CN1090381C - 绝缘体上的硅衬底的制造方法 - Google Patents

绝缘体上的硅衬底的制造方法 Download PDF

Info

Publication number
CN1090381C
CN1090381C CN96123922A CN96123922A CN1090381C CN 1090381 C CN1090381 C CN 1090381C CN 96123922 A CN96123922 A CN 96123922A CN 96123922 A CN96123922 A CN 96123922A CN 1090381 C CN1090381 C CN 1090381C
Authority
CN
China
Prior art keywords
etching
substrate
porous
silicon
monocrystalline silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN96123922A
Other languages
English (en)
Other versions
CN1160285A (zh
Inventor
阿闭忠司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Publication of CN1160285A publication Critical patent/CN1160285A/zh
Application granted granted Critical
Publication of CN1090381C publication Critical patent/CN1090381C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02021—Edge treatment, chamfering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Weting (AREA)
  • Element Separation (AREA)

Abstract

常规SOI衬底制造方法使用湿法刻蚀除去多孔单晶硅区，难于高真空中控制SOI衬底的浓度，会降低产生率。这里的方法包括：在有至少具有多孔单晶硅区的单晶硅衬底上的多孔单晶硅区表面上形成无孔单晶硅区；借助于绝缘区将支撑衬底键合到所述无孔单晶硅区的表面上；以及除去所述多孔单晶硅区，其中除去多孔单晶硅区的步骤包括进行干法刻蚀的步骤，在此步骤中，多孔单晶硅区的刻蚀速率大于无孔单晶硅区的刻蚀速率。

Description

绝缘体上的硅衬底的制造方法
本发明涉及一种制造绝缘体上的硅衬底的方法及设备，能使膜厚均匀性极佳，并可很好地抑制膜的空位(或空隙)及界面态，特别涉及一种制造绝缘体上的硅(以下称为SOI)衬底的方法及制造设备，适用于在玻璃之类的透明绝缘衬底或有氧化膜的硅衬底上的单晶半导体层上制造功能强、性能佳的电子器件及大规模集成电路等等。
众所周知，在绝缘体上形成单晶硅半导体层是在绝缘体上的硅(SOI)技术，因为该衬底有许多制造一般硅集成电路的体硅衬底所不具有的优点，所以，已对此作了大量研究。
[SOS和SIMOX]
一种常规的SOI技术被称之为SOS(兰宝石上的硅)，这是一种在兰宝石上异质外延生长硅层的技术，但异质外延生长的硅单晶质量很差。而且，这种SIMOX(注入氧隔离)技术已实际用作SOI形成技术，用于在硅中离子注入大量氧离子，然后，把所得制品退火，由此由离子注入的氧形成埋于硅表面下约0.2μm处的SiO2层。然而，这样离子注入大量氧和进行退火需要很多时间，于是便产生了生产率低和成本高的问题，而且离子注入在SOI硅层中产生了大量晶体缺陷。目前减少氧离子的注入以保持氧化层的膜质量还很难，而且一般认为很难改变离子注入的SiO2膜层的厚度。
[键合SOI]
最近报道的SOI形成技术中，有一种一般被称之为“键合SOI”的技术，其质量特别好。这是一种这样的技术，即，使在至少一个晶片上通过氧化等形成有绝缘膜的两晶片的镜面相互紧密键合，并对它们进行热处理，以加强键合界面的耦合，然后，从两侧抛光或刻蚀衬底，在绝缘膜上留下任意厚的硅单晶薄膜。此技术最重要的一点是将硅衬底减薄成薄膜的步骤。更具体地，约几百微米厚的硅衬底一般需要均匀地抛光或刻蚀到几微米或甚至1微米或更薄，在技术上很难保证其可控制性和均匀性。大致有两种把硅衬底减薄成薄膜的方法。一是通过抛光进行减薄的方法(BPSOI：键合和抛光SOI)，另一种方法是直接在要保留的薄膜上提供刻蚀停止层(实际上在制造单晶衬底期间直接在薄膜下)，并进行衬底刻蚀和刻蚀停止层的刻蚀这两步工艺(BESOI：键合和背面刻蚀SOI)。由于在BESOI中，经常是在预先形成的刻蚀停止层上外延生长硅有源层，所以，到目前为止，一般认为BESOI的优点是为了保证膜厚的均匀性。然而，由于刻蚀停止层经常含有高浓度的杂质，这会引起晶格畸变，从而引起晶体缺陷延伸至外延层的问题。而且，很可能由于键合后外延层的氧化或退火引起杂质扩散，从而改变刻蚀特性。
在这些键合的SOI中，若键合表面存在沾污或粗糙不平，由于键合表面的平整度很差，键合界面会出现大量被称之为“空位”的空隙。由此看来上面讨论的BESOI还有许多缺点。原因如下：通常，例如由CVD异质外延生长或掺杂高浓度的杂质的外延生长来形成刻蚀停止层。利用CVD时，特别是异质外延生长时，所得的平整度经常比抛光所得平面的平整度差。有时离子注入形成刻蚀停止层，但这种情况下的平整度也很差。
[新BESOI技术]
获得优良平整度的键合表面、象BESOI中一样膜厚均匀的有源层及比常规BESOI大几个数量级的背面刻蚀选择性的技术的一个实例是，通过在硅衬底表面上阳极氧化和外延生长硅有源层使硅衬底表面多孔(日本特许公开5-21338)的技术。在这种情况下，多孔层相当于BESOI中的刻蚀停止层。然而，由于用氢氟酸为基的刻蚀剂刻蚀多孔硅的速率比单晶硅的刻蚀速度高，所以，认为其高刻蚀选择性比刻蚀停止层更重要。因此不用CVD技术形成多孔硅层，而是用平整的单晶硅衬底表面的阳极氧化，所以外延生长有源层的平整度变得比利用CVD等形成腐停止层的BESOI的好。在此表面上生长的外延层具有的结晶度几乎等于在无孔单晶衬底上生长的外延层的结晶度。这使我们可以用具有高可靠性、等效于单晶硅衬底上的外延层的单晶薄膜作有源层，从而提供具有极佳结晶度和极佳膜厚均匀性的SOI衬底。
K.Sakaguchi等人报道，通过阳极氧化硅单晶衬底的表面使之多孔，并在其上进行外延生长，得到衬底，将此衬底键合到有氧化表面的硅衬底上，用磨床研磨无孔单晶衬底部分，暴露多孔层，用HF/H2O2混合溶液只选择地刻蚀多孔层，于是获得SOI硅层膜厚分布为507nm±15nm(±3％)或96.8nm±4.5nm(±4.7％)的5英寸晶片。显然，用HF/H2O2混合溶液进行的刻蚀中，多孔硅层的刻蚀速率比无孔硅层的刻蚀速率大105倍，所以，多孔硅层很好地起到了BESOI中的刻蚀停止层的作用。
除将有热氧化表面的单晶硅衬底或透明石英玻璃衬底键合到在此多孔硅上生长的外延硅膜上外，还可以使两个衬底的SiO2表面相互键合。作为有源层的外延硅膜和SiO2(外延层的热氧化膜)间界面的界面态密度足够地低，并且可以随意控制SiO2层的厚度。这样便可制造充分利用SOI特性的衬底。然后，通过等离子工艺，激活键合界面上的SiO2表面，从而充分增强键合强度，抑制空位的产生。
上述新BESOI技术可使我们获得高质量的SOI衬底，其中，由于对多孔硅区的高选择刻蚀，使膜厚分布可保证平整度而膜厚分布取决于外延生长。然而，上述新BESOI技术在去除多孔硅区方面还存在以下问题。
由于在去除多孔硅区时，采用湿型的氢氟酸为基的刻蚀剂进行湿法刻蚀，处理了大量衬底的液体更换及刻蚀浓度的可控性不容易掌握，所以，生产率差。
因此，多孔硅的形成和刻蚀都要花费大量时间。
K.Sakaguchi在EP0554795中提出了制备半导体衬底的另一种方法。在单晶硅衬底上形成多孔硅表面层，在多孔硅表面层上形成无孔单晶硅区；在支撑硅衬底表面形成绝缘层，将两个衬底键合到一起；通过选择性刻蚀除去多孔硅层。该种方法同样能够获得上述BESOI技术中得到的高质量SOI衬底。但是，由于在该方法中使用氟化氢和过氧化氢的混合溶液进行湿法刻蚀，因此也存在上述生产效率差的问题。
因此，本发明的目的在于提供一种制造SOI衬底的方法和设备，克服由于用湿型氢氟酸为基的刻蚀剂去除多孔硅层时产生的刻蚀浓度控制性造成的生产率下降问题。
为了实现上述目的，本发明者为实现下述发明作了极大努力。根据本发明的制造SOI衬底的方法包括下列步骤：在至少具有多孔单晶硅区的单晶硅衬底上的多孔单晶硅区表面上形成无孔单晶硅区；借助于绝缘区将支撑衬底键合到所述无孔单晶硅区的表面上；以及除去所述多孔单晶硅区，其中除去多孔单晶硅区的步骤包括进行干法刻蚀的步骤，在此步骤中，多孔单晶硅区的刻蚀速率大于无孔单晶硅区的刻蚀速率。这里，除去多孔单晶硅区的步骤最好是这样一种步骤，至少在电或光能的作用下分解产生的激活的各种游离基进入多孔区的孔中，从其内部开始刻蚀。而且，除去多孔单晶硅区的步骤最好包括加热或振动刻蚀衬底的步骤。
在多孔单晶硅区只形成于单晶硅衬底的表面上时，该工艺需要有一步在除去多孔单晶硅区之前除去单晶硅衬底的无孔区的步骤。如下所述，除去无孔区的最佳方式是利用磨床等研磨，或利用无孔单晶硅区的刻蚀速率大于多孔单晶硅区的刻蚀速率的干法刻蚀。可以通过施加如剪切力或张力，在多孔单晶硅区分开衬底，来除去单晶硅衬底的无孔区。这种情况下，多孔单晶硅区保留在无孔单晶硅区上，并可由本发明的方法除去。当使整个单晶硅衬底皆为多孔时，没有保留无孔区，也就不需要进行除去无孔区的步骤。
本发明还包括制造SOI衬底的设备。即，本发明的制造SOI衬底的设备是一种在线设备，包括：
进行键合步骤的室，用于在合适的环境中，以很强的附着力，将通过阳极氧化使硅单晶衬底的表面层变成多孔、并通过外延生长在多孔表面上形成硅单晶薄膜而获得的第一衬底键合到在其表面上具有SiO2的第二衬底上；
加强键合的衬底的附着力而进行退火步骤用的室；
除去紧密键合的所述第一衬底的无孔单晶硅衬底部分的进行第一选择干法刻蚀步骤用的室；
除去所述多孔硅部分的进行第二选择干法刻蚀步骤用的室，其中上述所有室相互连接，并由抽真空装置将它们与外界隔绝。
这里，在合适的环境中，以很强的附着力，将通过阳极氧化使硅单晶衬底的表面层变成多孔、并通过外延生长在多孔表面上形成硅单晶薄膜而获得的第一衬底键合到在其表面上具有SiO2的第二衬底上，这是一步键合步骤，进行此步骤用的室最好设置成如下结构：
把在键合表面上适当地形成OH键的含氧原子和氢原子的气体引入该室，该室被分成由光或电能激活键合表面的部分，和能被抽成高真空以去除键合表面上的杂质和沾污的部分。
除去所述第一衬底侧上无孔单晶硅衬底部分的进行选择干法刻蚀步骤用的室最好是反应离子刻蚀室，此室具有能施加RF(射频)功率以便以电容耦合等离子体形式电离气体分子。
最好将该反应离子刻蚀室设置成具有能施加DC电场以加速离子的表面反应的装置。
最好还将该反应离子刻蚀室设置成具有基于在多孔硅部分暴露于整个表面上时自偏压的改变来确定刻蚀终点的装置。
进行多孔硅部分选择干法刻蚀的室最好是游离基刻蚀室，该室被分成两部分，一部分用来施加光或电能，以分解气体分子，从而形成游离基，另一部分用来将游离基送进刻蚀衬底的多孔层的孔中，以便从其内部开始刻蚀。
最好将游离基刻蚀室设置成具有加速游离基扩散进多孔层的孔中的衬底加热装置。
最好将游离基刻蚀室设置成具有加速游离基扩散进多孔层的孔中的衬底振动装置。
本发明的制造设备的关键在于多孔硅和无孔硅的刻蚀特性，可利用生产率极佳的干法刻蚀进行具有相反刻蚀选择性的刻蚀技术，代替常规的湿法刻蚀，并能用作在线(in-line)设备。
首先，本发明阐明多孔硅的刻蚀机制，由此会发现，通过选择合适的刻蚀条件，甚至利用干法刻蚀也能获得多孔硅的刻蚀速率象湿法刻蚀一样快的刻蚀选择特性。这种刻蚀机制如下所述。
在几十到几百埃的多孔硅中，从表面到内部都存在着高密度的孔。参与刻蚀的游离基进入孔中，贴到孔壁上，从侧壁开始刻蚀。然后，柱状结构中的柱变得越来越薄，使得多孔硅部分最终从内部解体，从而将之除去。另一方面，由于无孔硅不包括孔，刻蚀只发生在其表面。假定在刻蚀无孔表面几十埃期间，参与刻蚀的游离基深入到多孔硅的孔中达几十微米深贴到其上，例如，也会刻蚀相同量的孔壁表面，所以，通过孔引入游离基的部分中的柱会解体，于是刻蚀掉几十微米的多孔硅。
这里重要的一点是，进入并贴在多孔硅的孔上的参与刻蚀的游离基刻蚀速率远大于表面刻蚀速率。因此，本发明的要点是，按化学游离基刻蚀的方式刻蚀除去多孔硅，在该方式中只是通过参与刻蚀的游离基扩散进孔中来进行刻蚀。这里，在刻蚀时不用按电场的方向各向异性的反应离子刻蚀，即RIE，因为它会加速表面刻蚀。首先，由电或光能分解各刻蚀气体，然后，在输送过程中发生二次汽相反应，使得到达刻蚀衬底的刻蚀游离基更稳定且寿命更长。在进一步加热或振动进行刻蚀时，它会加速游离基各向同性地扩散到较稳定的格点，从而加速游离基进入多孔硅的孔中，由此，可获得选择性比无孔硅的选择性大105至106的多孔硅的刻蚀速率。
本发明人发现，在常规湿法刻蚀中，无法获得选择性完全相反的刻蚀条件，在选择地除去无孔单晶硅衬底部分时，根据条件不同，湿法刻蚀的多孔硅的刻蚀速率比无孔硅的刻蚀速率小几倍或更多倍。到目前为止，还没有完全搞清楚多孔硅和无孔硅的刻蚀选择性完全相反的刻蚀机理，但可认为是如下那样。
本发明的要点是这里在与上述多孔硅的选择刻蚀完全相反的无孔硅部分的选择刻蚀时，表面刻蚀速率等于或大于引入游离基之类的刻蚀速率。因此，可以利用在电场方向各向异性的反应离子刻蚀方式，例如，这里是RIE，预先刻蚀表面。而且，因为多孔部分的表面被氧化，或因为其密度低，在离子刻蚀方式中多孔硅的DC电场成分不同于无孔硅，因而多孔硅的刻蚀速率可想象地低。
为了加速在该离子刻蚀中的表面刻蚀，除在RF等离子放电时适当地选择压力、功率、刻蚀气体等等来增加自偏压外，有效的方法是从外部加一DC偏压。施加100至几百伏的电压，会使多孔硅的刻蚀速率比无孔硅的低约几到几十倍。键合后，在除去无孔晶片部分时，由于晶片的厚度分布和刻蚀厚度的分布，将导致下面的多孔硅部分暴露，但因为该部分的刻蚀速率低，保留的多孔硅厚度分散性减小，从而改善了均匀性。
由于刻蚀速率的选择性和刻蚀速率的平面分布均匀性相当高，在刻蚀无孔硅衬底部分，以通过整个表面暴露多孔硅部分时，控制便足以确定刻蚀终止点。然而，考虑到更高的生产率，为了确定终点，在设计时，可以设置监测自偏压的装置。即，因为在暴露出多孔硅时自偏压降低，所以可以准确地确定终点。
本发明解决了这样一个问题，即，由于在处理过许多衬底后，更换液体的问题，和在利用湿式常规氢氟酸为基的刻蚀剂或碱基刻蚀剂除去多孔硅区时，刻蚀剂浓度处理的可控制性问题，而造成的生产率很差的问题。
图1A至1F是说明本发明的一个实施例和第一实例的各步骤的示意剖面图；
图2A至2F是说明本发明的第二实例的各步骤的示意剖面图；
图3A至3F是说明本发明的第三实例的各步骤的示意剖面图；
图4A至4F是说明本发明的第四实例的各步骤的示意剖面图；
图5是说明按本发明第五实例制造的设备的示意剖面图；
图6A和6B是使硅衬底多孔化的装置的示意剖面图。
下面参照图1A-1F说明本发明的一个实施例。
(图1A)阳极氧化单晶硅衬底100，形成多孔硅101，此时在衬底一侧表面的多孔层的厚度可以是几微米到几十微米之间。而且应注意的是，可以阳极氧化整个衬底。下面将参照图6A和6B说明形成多孔硅的方法。首先，预备P型单晶硅衬底600作为衬底。不可为N型，但限于低电阻率衬底，或必须在用光辐射衬底表面以加速孔的产生的状态下进行阳极氧化。将衬底600设置在如图6A所示的装置中。即，其表面一侧与氢氟酸为基的溶液604接触，负电极606设置的溶液侧，衬底的另一侧与金属正电极605接触。如图6B所示，也可以使正电极侧605’浸入溶液604’中。
在两种情况下，多孔层的形成皆从与氢氟酸为基的溶液接触的负电极侧开始。氢氟酸为基的溶液604一般为浓氢氟酸(49％HF)。在用纯水(H2O)稀释该氢氟酸溶液时，刻蚀从某一浓度开始，尽管刻蚀随电流而不同，但这并不是优先要考虑的。在某些情况下，在阳极氧化期间，衬底600表面产生气泡，所以，为了有效地除去气泡，要加入醇类作为表面活性剂。可用的醇有甲醇、乙醇、丙醇、丁醇等等。利用搅拌器代替表面活性剂，可在搅拌溶液的同时进行阳极氧化。
负电极606由不会被氢氟酸溶液刻蚀的材料制成，例如，金(Au)、铂(Pt)等等。用于正电极605的材料可以选自通常所用的金属材料，但，因为在整个衬底600阳极氧化完成后，氢氟酸为基的溶液604会到达正电极605，所以用耐氢氟酸溶液的金属膜镀敷正电极605的表面较好。阳极氧化的电流值可在几百mA/cm2的最大值到大于零的最小值之间选取。将该值确定在允许在多孔硅表面上高质量生长外延层的范围内。通常，随着电流值的增加，阳极氧化的速率加快，多孔层的密度增加。也即，孔所占的体积增大。这将改变外延生长条件。
(图1B)在上述形成的多孔层101上外延生长无孔单晶硅层102。可以进行外延生长的原因是多孔层101是单晶层。外延生长是利用一般的热CVD、低压CVD、等离子CVD、分子束外延、溅射之类的方法进行的。可以将这样的生长层膜厚确定为与SOI层的设计值一样，但是膜厚不超过2μm较好。理由如下。如果在主要含SiO2的绝缘衬底上存在厚2μm以上的单晶硅膜，则因为这两种材料的热膨胀系数不同，在器件处理过程中，由于退火会在键合界面处发生热应力，这会使引起硅膜破裂、衬底弯曲、界面处发生剥离等等。由于在膜厚不大于2μm的情况下这种应力较小，所以这种情况下几乎不可能发生膜破裂、剥离、弯曲等等。最好是膜厚不大于0.5μm。这是因为在膜厚不小于0.5μm时，尽管在后续工艺中不会因退火而发生剥离、破裂等等，但可能会在结晶好的区域产生滑移线。
通过退火密封在多孔硅层101表面中的孔，可以形成无孔单晶硅层102。
(图1C)氧化外延层102的表面(103)。这是必要的，因为在下一步的直接将外延层键合到支撑衬底上时，杂质容易在键合界面分凝，界面处原子的非耦连键(悬挂键)会增加，这是致使薄膜器件的特性不稳定的因素。
可以在使从大气中吸收到键合界面的杂质不产生影响的膜厚范围内，确定足够厚的氧化膜。
(图1D)制备具有氧化了表面的外延表面的上述衬底100，和其表面上具有SiO2的支撑衬底110。支撑衬底110的具体实例包括氧化了表面的硅衬底、石英玻璃、结晶玻璃、淀积在任意衬底上的SiO2等等。
然后，使这两种衬底全部或其一暴露于等离子气氛中，激活表面的SiO2。此时所用的气体最好是氧气，此外可用的气体还有空气(氧和氮的混合气体)、氮气、氢气、诸如氩或氦之类的惰性气体、氨分子气体等等。
(图1E)清洗在上述步骤中制备的两衬底，然后将它们键合。较好的清洗方法是用纯水漂洗，可用的其它溶液还有用纯水稀释过的过氧化氢溶液和用足量的纯水稀释过的盐酸或硫酸溶液。
给键合后的衬底整个表面加压可有效的加强键合强度。
然后，将键合的衬底退火。退火温度最好尽可能的高，但太高的温度会使多孔层101的结构发生变化，或使衬底中所含杂质扩散进外延层。因此，必须选择不会产生这些问题的温度和时间。具体地，温度最好不大于1200℃。另外，某些衬底不耐高温退火。例如，在支撑衬底为石英玻璃的情况下，由于硅和石英之间的热膨胀系数不同，所以，退火必须在不大于约200℃的温度下进行。高于该温度时，由于应力会使键合的衬底剥离或破裂。然而，应注意的是，只要界面能承受对体硅100的研磨和下一工艺步骤中的刻蚀所产生的应力，就应进行充分的退火。因此，通过使激活的表面处理条件最佳，甚至可以在不高于200℃的温度下进行该工艺。
(图1F)然后，选择除去硅衬底部分100和多孔部分101，而保留外延层102。
首先，利用表面磨床部分研磨无孔硅衬底部分100，然后，进行RIE刻蚀，或不用研磨而利用RIE刻蚀整个硅衬底部分100。
这里关于无孔硅衬底部分的刻蚀，本发明的要点在于表面的刻蚀速率等于或大于游离基等进入的速率。因此，利用在电场方向各向异性的反应离子刻蚀方式，例如RIE，可更好地刻蚀表面。另外，由于对多孔硅表面的氧化或由于其密度小，离子刻蚀方式中的DC电场成分在无孔和多孔硅之间变化，所以认为多孔硅的刻蚀速率可降低。
为了加速这种离子刻蚀方式的表面刻蚀，需合适地选择RF等离子放电中的压力、电功率、刻蚀气体等等。按如H2气或含F原子的CF4或SF6等刻蚀气体与如O2或N2气体或如He或Ar等惰性气体混合的方式，进行反应离子刻蚀，借助RF或微波功率获得或借助光能获得的等离子体进行分解，随着在电场方向被加速，被激活的离子到达被刻蚀衬底的表面，于是刻蚀表面。
在设置放电条件时，尤其重要的是，通过降低放电压力来保证气体分子有长平均自由行程，容易获得电离化能量。较大的RF功率会增加加速离子刻蚀的电极间的DC偏压成分，但另一方面，这也加速了游离基的分解反应，所以，也混有游离基刻蚀。因此，在这种情况下必须小心。除通过RF功率增加自偏压外，从外部施加DC偏压的方法也是有效的。施加100到几百伏的偏压可加速无孔硅的刻蚀速率，在几小时内甚至可以完成几百微米的刻蚀。此时多孔硅的刻蚀速率慢约几到几十倍。因此，在键合后除去无孔晶片部分时，由于晶片的厚度分布和刻蚀厚度的分布，部分暴露出了底部的多孔硅，但由于该部分的刻蚀速率低，保留下来的多孔硅的厚度分布变均匀，从而改善了均匀性。利用磁控或ECR等离子的等离子体对进一步加速离子刻蚀也是有效的。
在刻蚀无孔硅衬底部分100后，一旦暴露出多孔部分101，应立即停止刻蚀。由于刻蚀速率具有足够的选择性和足够的均匀性，所以通过控制时间可更好地确定此时的刻蚀终点，但也可通过监测自偏压来确定终点。也即，由于在露出多孔时，自偏压下降，所以可以确保终点的确定。
可通过给键合的衬底施加剪切力或张力，除去无孔硅衬底。在此情况下，有可能再利用该无孔硅衬底。
然后，通过游离基刻蚀底层多孔部分101。多孔硅中，从表面到其内部有几十到上百埃高密度的孔，进入这些孔并参与刻蚀的游离基附着在孔壁上，开始从侧壁进行刻蚀，减薄柱状结构的柱，从而使多孔部分最终解体被除去。另一方面，无孔硅没有孔，所以刻蚀只发生在其表面。例如，假定在对无孔表面的几十埃的刻蚀过程中，参与刻蚀的游离基深入到几十微米深，到达多孔硅的孔，那么孔壁也会被刻蚀掉与表面同样的厚度，所以游离基通过孔进入其中的那部分中的柱将被分化，于是对多孔硅有效地刻蚀了几十微米。
这里，重要的一点是，在参与刻蚀的游离基进入并到达多孔硅的孔的速率远大于表面的刻蚀速率。因此，本发明的要点是以化学法刻蚀，即只有通过参与刻蚀的游离基扩散进孔中才能进行刻蚀以除去多孔硅，且该刻蚀是各向同性的。由于在电场方向各向异性的反应离子刻蚀，如RIE，能加速表面刻蚀，所以这里不用它进行刻蚀。然而，应注意的是，通过适当地选择气体、流速、压力等等条件，甚至可以在RIE刻蚀设备中进行刻蚀。需设置放电条件，尤其是要保持高放电压力，使气体分子的平均自由程短，从而加速二次离子反应，保持衬底的低自偏压，使激活的离子很难发生表面刻蚀。使用在与自偏压相反的方向从外部施加DC偏压的方法，或使用把刻蚀的衬底设置在电极的阳极侧方法，也是有效的，但很难抑制离子完全到达表面。最好是将游离基产生部分和刻蚀部分从空间上彼此分开，提供一种在两者之间输送游离基的过程。
另外，如H2气或含F原子的CF4或SF6等刻蚀气体与如O2或N2气体或如He或Ar等惰性气体混合，由RF或微波功率或光能形成的等离子体将之分解成游离基，在输送过程中，与承载气体等发生汽相二次反应，从而获得更稳定且寿命更长的游离基。这是因为刻蚀气体到达刻蚀衬底上。另外，当在刻蚀时加热或振动衬底，会加速游离基各向同性地扩散到较稳定的晶格点，所以可以加速它们进入多孔硅的孔中，从而获得选择性比无孔硅大105到106倍的多孔硅刻蚀速率。此时，由于底层的外延部分102是无孔的，其刻蚀速率比多孔硅的刻蚀速率小5到6个数量级，所以几乎不可能发生刻蚀，因而外延层102保留下来，作为保持由外延生长而得的膜厚均匀的薄膜。
另外，在某些情况下，可以将下面的步骤加到上述各步骤中去。
(1)氧化多孔层中的孔内壁(预氧化)
多孔硅层中相邻孔间的壁厚非常薄，只有几nm到几十nm。在多孔层的高温处理过程中，有时会使孔壁相互粘着在一起，例如，在形成外延硅层时、在键合后的退火时，孔壁变厚和堵塞，从而封闭了孔，于是降低了刻蚀速率。如果在形成多孔层后，在孔壁上形成薄氧化层，将会防止孔壁变厚和堵塞。然而，由于需在多孔层上外延生长无孔单晶硅层，因而只需氧化孔的内壁表面，以保持多孔层的孔壁内的单晶性。这里按要求形成的氧化膜厚为几埃到几十埃。在氧气氛中，在200-700℃温度范围内，最好在250-500℃温度范围内热处理，可形成这种厚度的氧化膜。
(2)氢焙烧处理
EP553852A2公开了一种在氢气氛中热处理能除去硅表面的微细粗糙度从而获得非常光滑的硅表面的方法。在氢气氛中的焙烧可用于本发明。例如，在形成多孔硅层后，和形成外延硅层前，可进行氢焙烧。与此不同的是，可对刻蚀除去了多孔硅层后获得的SOI衬底进行氢焙烧。在形成外延硅层前进行氢焙烧处理，会导致孔的最外表面被构成多孔硅表面的硅原子的迁移堵塞的现象。当在孔的最外表面被堵塞的情况下形成外延硅层时，获得的外延硅层只有较少晶体缺陷。另一方面，在刻蚀多孔硅层后进行的氢焙烧具有使由于刻蚀而或多或少变粗糙的外延硅表面变光滑的作用，和使在键合时不可避免地从净化室的空气中进入键合界面和扩散到外延硅层中的硼、以及从多孔硅层中热扩散到外延硅层中的硼向外扩散，以便将这些硼逐出。
进行上述步骤可使我们获得膜厚分布均匀的SOI衬底或具有形成于其中的单晶硅的透明绝缘衬底。
按上述制造SOI衬底的工艺一个可能的改型，是将外延生长的无孔单晶硅区102的表面键合到具有氧化膜的硅晶片110，而不是在区102的表面上形成氧化膜103。按另一可能的改型，在无孔单晶硅区102的表面上形成氧化膜，并将它键合到没有氧化膜的硅晶片110上。
[实施例1]
下面将参照图1A-1F及图6A和6B说明本发明的第一实施例。
(图1A)制备约300μm厚的6英寸P型(100)单晶硅衬底(0.1-0.2Ωcm)，将它放置在如图6A所示的装置中，进行阳极氧化，只把10μm厚的硅衬底表面转化成多孔硅101。此时的溶液604为49％的HF溶液，电流密度为100mA/cm2。多孔层形成速率为5μm/分钟，两分钟后，获得10μm厚的多孔层。
(图1B)在多孔硅101上，利用CVD外延生长0.25μm厚的单晶硅层102。淀积条件如下：
所用气体：SiH4/H2
气体流速：0.62/140(升/分钟)
温度：    750℃
压力：    80乇
生长速率：0.12μm/分钟
(图1C)在蒸气气氛中，在900℃条件下，处理上述方法制备的衬底，以制得0.05μm厚的氧化膜103。
(图1D)把具有氧化膜的上述衬底100和具有0.5μm厚的二氧化硅膜的支撑衬底(硅晶片)110放置在平行板等离子处理系统中，用氧等离子体对各衬底的表面进行激活处理。处理条件如下：
RF频率：  13.56MHz
RF功率：  400W
氧气流速：30sccm
压力：    20Pa
加压时间：1分钟
不特别控制等离子体与衬底间的偏压，只是利用等离子体的自偏压处理表面。
(图1E)将在上述步骤处理过表面的两衬底浸入纯水中5分钟，然后甩干，把处理过的表面相互键合在一起。此后，在400℃退火6小时。
(图1F)退火后，与上述情况一样，在平行板等离子刻蚀系统中，选择地刻蚀无孔单晶衬底100，由此暴露出多孔硅101。此时键合的晶片厚度有所变化，多孔硅层的厚度也因阳极氧化而发生变化，无孔单晶衬底部分100厚度变化的最大值约为300±5μm。此时的刻蚀条件如下：
RF频率：       13.56MHz
RF功率：       1KW
SF6气体的流速：1000sccm
氧气流速：     300sccm
压力：         20Pa
衬底偏压：     500V
处理时间：     63分钟
上述条件下的无孔硅的刻蚀速率为5μm/分钟，而多孔硅的刻蚀速率为1μm/分钟。如果在最坏的情况下无孔单晶衬底部分100约295μm那么薄，则过刻蚀3分钟；如果无孔单晶衬底部分100厚305μm，则过刻蚀1分钟。此时，底层多孔硅101的刻蚀厚度分别为4μm和2μm，所以在最坏的情况下多孔硅101为10μm厚时可以停止刻蚀。此时，不用具体确定终点，但对于在刻蚀系统中设置六片衬底的情况，所有衬底的多孔硅层在设定的处理时间暴露于整个表面，其剩余厚度的晶片平面分布在±10％范围内。
然后，将该衬底置于微波激发化学干刻蚀系统中，只选择地刻蚀多孔部分101。该系统在空间上分成由微波功率产生等离子体的部分，和进行刻蚀的部分，因而各离子不会到达刻蚀衬底。此时的刻蚀条件如下：
微波频率：     1GHz
微波功率：     100W
SF6气体的流速：100sccm
O2气体的流速： 500sccm
N2气体的流速： 500sccm
压力：         100Pa
加压时间：     30分钟
在上述条件下无孔单晶硅的刻蚀速率为约5×10-4μm/分钟。然而，由于刻蚀首先是在多孔硅的孔内进行的，所以没观察到表面刻蚀。在刻蚀开始后约20分钟，多孔硅层突然解体，刻蚀开始30分钟后，完成刻蚀。保留的多孔硅厚度的变化在最坏的情况下约为6-8μm。假定刻蚀30分钟时，对底层外延单晶硅层102的过刻蚀为10分钟，对单晶硅的过刻蚀不大于50埃，这不会影响外延生长的均匀性。可利用监测从刻蚀表面发出的荧光的方法来确定刻蚀的终点，但因为选择性非常大，控制刻蚀时间便足够。
结果，获得了具有在0.6μm的二氧化硅上膜厚分布约为180nm±5.4(±3％)的极好超薄单晶硅膜的SOI衬底。
[实施例2]
下面将参照图2A-2F说明本发明的第二实施例。
(图2A)制备厚度为300μm、电阻率为0.01Ωcm的6英寸P型(100)硅衬底200，其表面层只有10μm按与第一实施例相同的方法转变成多孔硅201。
(图2B)在按与第一实施例相同的方法获得的多孔表面上形成0.15μm厚的外延层202。
(图2C)在1000℃的蒸气中氧化上述方法所得的衬底0.1μm(203)。
(图2D)按与第一实施例相同的方法，等离子处理预制备的上述衬底和6英寸的合成石英衬底210的表面。
(图2E)把上述硅衬底200和石英衬底210浸入纯水中5分钟，并甩干，然后，将处理过的表面相互键合在一起。再在300℃下退火10小时。
(图2F)首先，在与实施例1相同的条件下，利用RIE刻蚀厚为290μm的硅衬底部分200。在把多孔硅层201暴露于表面上后，也在与实施例1相同的条件下，利用化学干法刻蚀选择地刻蚀多孔层201。此时，根本没刻蚀到石英衬底。可利用监测从刻蚀表面发出的荧光的方法，来确定刻蚀终点，但由于选择性非常大，控制刻蚀时间便足够。
结果，获得具有在石英衬底上的、膜厚分布为98.2nm±3.4nm(±3.5％)的硅单晶薄膜的SOI衬底。
[实施例3]
下面将参照图3A-3F说明本发明的第三实施例。
(图3A)制备厚度为300μm、电阻率为0.01Ωcm的5英寸P型(100)硅衬底300，其表面层只有5μm形成多孔硅层301。
(图3B)在按与第一实施例相同的方法获得的多孔表面上形成0.15μm厚的外延层302。
(图3C)在900℃的蒸气气氛中处理上述方法所得的衬底，从而得到0.05μm的氧化膜303。
(图3D)把上述衬底300和具有0.2μm二氧化硅膜的支撑衬底(硅晶片)310放置在平行板等离子处理系统中，在与实施例1相同的氧等离子条件下激活各衬底的表面。
(图3E)把这样处理过表面的两衬底浸入纯水中5分钟，并甩干，然后，将处理过的表面相互键合在一起。再在400℃下退火6小时。
(图3F)退火后，在平行板等离子刻蚀系统中，在下述条件下，与上述情况相似，选择地刻蚀衬底300的一侧，从而暴露多孔硅301。
RF频率：           13.56MHz
RF功率：           1KW
CF4气体的流速：800sccm
Ar气的流速：   200sccm
压力：         5Pa
衬底偏压：     500V
处理时间：     99-102分钟
上述条件下的无孔硅的刻蚀速率为3.1μm/分钟，而多孔硅的刻蚀速率为0.43μm/分钟。与实施例1相似，在最坏的情况下无孔单晶衬底部分300从300-305μm变化，例如，在刻蚀100分钟的情况下，将过刻蚀多孔硅1.6-4.8分钟。此时，底层多孔硅301的刻蚀厚度分别为0.69μm和2.1μm，所以甚至在最坏的情况下，5μm厚的多孔硅301的剩余厚度为2.9-4.3μm时可以停止刻蚀。通过监测自偏压来确定终点，当到达多孔硅的刻蚀终点时，自偏压变成900V-700V，此时停止放电。对于在刻蚀系统中设置六片衬底的情况，所有衬底的多孔硅层暴露于表面时，剩余厚度的晶片平面分布在±10％范围内。
然后，将该衬底置于微波激发化学干刻蚀系统中，只选择地刻蚀多孔部分301。此时的刻蚀条件与实施例1相同，只不过加热并利用超声波振动衬底。
微波频率：    1GHz
微波功率：    100W
SF6气的流速： 100sccm
O2气的流速：  500sccm
N2气的流速：  500sccm
压力：        100Pa
衬底温度：    300℃
超声波：      1KW
处理时间：    10分钟
在上述条件下无孔单晶硅的刻蚀速率也约为5×10-4μm/分钟。加热和超声波振动衬底的作用首先是加速扩散到多孔硅的孔中，还可加速由于刻蚀孔壁而造成的物理解体，因而在处理开始7-8分钟后，几乎暴露出所有底层外延层，在10分钟后完成刻蚀。即使底层外延单晶硅层302过刻蚀10分钟，过刻蚀的厚度也不大于50埃，这不会影响外延生长的均匀性。可利用监测从刻蚀表面发出的荧光的方法来确定刻蚀的终点，但因为选择性非常大，控制刻蚀时间便足够。
结果，获得了具有在0.25μm的二氧化硅膜上的、膜厚分布约为100.8nm±3.4(±3.4％)的极好超薄单晶硅膜的SOI衬底。
[实施例4]
下面将参照图4A-4F说明本发明的第四实施例。
(图4A)制备厚度为300μm、电阻率为0.01Ωcm的5英寸P型(100)硅衬底400，其表面层只有5μm形成多孔硅层401。
(图4B)在按与第一实施例相同的方法获得的多孔表面上形成0.15μm厚的外延层402。
(图4C)在900℃的蒸气气氛中，处理上述方法所得的衬底，从而得到0.05μm的氧化膜403。
(图4D)把具有氧化膜的上述衬底400和具有0.2μm二氧化硅膜的支撑衬底(硅晶片)410放置在平行板等离子处理系统中，在与实施例1相同的氧等离子条件下激活各衬底的表面。
(图4E)把这样处理过表面的两衬底浸入纯水中5分钟，并甩干，然后，将处理过的表面相互键合在一起。再在400℃下退火6小时。
(图4F)退火后，在与上述情况相同的平行板等离子刻蚀系统中，在与实施例3相同的条件下，选择地刻蚀衬底400的一侧，从而暴露多孔硅401。这种条件下的无孔硅的刻蚀速率为3.1μm/分钟，而多孔硅的刻蚀速率为0.43μm/分钟。与实施例1相似，在最坏的情况下无孔单晶衬底部分400从300-305μm变化，例如，在刻蚀100分钟的情况下，将过刻蚀多孔硅1.6-4.8分钟。此时，与实施例3相同，甚至在最坏的情况下，5μm厚的多孔硅401的剩余厚度为2.9-4.3μm时可以停止刻蚀。通过监测自偏压来确定终点，当到达刻蚀终点时，自偏压变成900V-700V，此时停止放电。
将该衬底置于光激发H2游离基产生系统中，只选择地刻蚀多孔部分401。由于产生H2游离基的部分与进行刻蚀的部分在空间上隔开，还由于在光激发情况下不用等离子体，所以各离子不会到达衬底。此时的刻蚀条件如下所述：
激发光源：    低压汞灯(253.7ev)
H2气的流速：  100sccm
压力：        10Pa
衬底温度：    300℃
超声波：      1KW
处理时间：    30分钟
在上述条件下的光分解H2游离基刻蚀的情况下，无孔单晶硅的刻蚀速率为约2×10-4μm/分钟。
加热和超声波振动衬底的作用是加速到多孔硅的孔中的扩散，还可加速由于刻蚀孔壁而造成的物理解体，因而在处理开始20分钟后，几乎暴露出所有底层外延层，在30分钟后，完成刻蚀。即使底层外延单晶硅层402过刻蚀10分钟，过刻蚀的厚度也不大于50埃，这不会影响外延生长的均匀性。可利用监测从刻蚀表面发出的荧光的方法来确定刻蚀的终点，但因为选择性非常大，控制刻蚀时间便足够。
结果，获得了具有在0.25μm的二氧化硅膜上的、膜厚分布约为99.8nm±3.6(±3.6％)的极好超薄单晶硅膜的SOI衬底。
[实施例5]
图5示出了根据本发明制造SOI衬底的设备的一个实施例。
首先，制备厚度为300μm、电阻率为0.01Ωcm的5英寸P型(100)硅衬底，其表面层只有5μm形成多孔硅层。在这样获得的多孔表面上形成0.15μm厚的外延层。另外，在900℃的蒸气气氛中处理该衬底，在表面上形成0.05μm的氧化膜，然后清洗，把它们置于本实施例的设备中。另外，也清洗将要键合到上述衬底上的具有0.2μm厚的二氧化硅膜的SOI支撑衬底，然后将它们以及上述衬底放置在本实施例的设备中。
在本实施例的设备中，首先将各衬底置于用于输送的相应衬底夹具上，然后把它们送到开口对着大气的室1的装片室。然后把装片室抽成真空。在约10-4Pa的真空下打开门阀，将衬底送到室2的表面激活室。然后关闭室1的门阀，引入气体，在下述条件下进行表面激活处理：
RF频率：     13.56MHz
RF功率：     300W
CF4气的流速：50sccm
氧气的流速： 30sccm
压力：       20Pa
处理时间：   1分钟
在抽成真空后，将上述表面激活的衬底送到室3的键合室，使激活的表面相互键合在一起。键合是在这样的条件下进行的，在同是800sccm的流速下分别引入O2和N2，在约400Pa的压力下开动真空吸盘，从衬底夹具上把晶片移送到相关的衬底上，给它们加压。此后，把衬底移送到室4的退火室中，在N2的流速为1000sccm，退火气氛为400Pa的条件下，在400℃退火6个小时。
退火后，在400Pa的真空下打开门阀，把衬底移送到室5的刻蚀室中。然后，关闭室4的门阀，把该室抽成真空，引入气体，在下述条件下进行第一刻蚀处理：
RF频率：     13.56MHz
RF功率：     1KW
CF4气的流速：100sccm
Ar气的流速： 200sccm
压力：       7Pa
衬底偏压：   800V
终点的确定：    监测衬底间的DC电压
在室5中的刻蚀是在与上述实施例相同的平行板等离子刻蚀设备中按RIE方式进行的，选择且高速地刻蚀结晶硅晶片部分，以暴露多孔硅。在该设备中在上述条件下无孔硅的刻蚀速率为5.1μm/分钟，而多孔硅的刻蚀速率为0.33μm/分钟。与其它实施例相似，无孔单晶衬底部分的厚度变化最大为5μm，例如，暴露多孔硅后，过刻蚀多孔硅，该腐硅具有约1分钟的变化。然而，由于多孔硅的刻蚀速率低，所以，在剩余厚度的变化不大于0.5μm时，可以停止刻蚀5μm厚的多孔硅。可以通过监测自偏压来确定该终点，当到达刻蚀终点时，自偏压变成900V-700V，停止放电。
然后，将衬底移送到抽成真空的室6的刻蚀室中。该刻蚀室是微波激发化学干法刻蚀系统，这样构成该室，使之能加热衬底，并能给衬底施加超声波振动。这种结构能只选择地刻蚀多孔部分。此时的刻蚀条件如下所述：
微波频率：     1GHz
微波功率：     200W
SF6气体的流速：200sccm
O2气的流速：   500sccm
N2气的流速：   500sccm
压力：         100Pa
衬底温度：     300℃
超声波：       1KW
处理时间：     10分钟
在上述条件下无孔单晶硅的刻蚀速率也为约5×10-4μm/分钟。加热和超声波振动衬底的作用首先是加速扩散到多孔硅的孔中，还可加速由于刻蚀孔壁而造成的物理解体，因而在处理开始7-8分钟后，几乎暴露出所有底层外延层，在10分钟后完成刻蚀。即使过刻蚀底层外延单晶硅层10分钟，过刻蚀的厚度也不大于50埃，这不会影响外延生长的均匀性。可利用监测从刻蚀表面发出的荧光的方法来确定刻蚀的终点，但因为选择性非常大，控制刻蚀时间便足够。
最后，将衬底移送到室7的取片室，然后在空气中打开取片室，取出这样制备的SOI衬底。
由于本发明的制造设备制备的SOI衬底是在真空室中传送的，所以衬底尤其不会受杂质淀积和由于键合产生的颗粒及由此产生的空位的影响。本实施例的设备是一种在线型的设备，它能处理许多衬底。例如，该设备能制造具有在0.25μm的二氧化硅上的、膜厚分布约为97.8nm±3.8(±3.9％)的极好超薄单晶硅膜的高可靠性SOI衬底，还能减少批量生产的成本。

Claims (7)

1.绝缘体上的硅衬底的制造方法，包括下列步骤：
在单晶硅衬底表面上形成的多孔单晶硅区的表面上形成无孔单晶硅区；
在无孔单晶硅区表面上形成绝缘区；
将支撑衬底键合到绝缘区表面；以及
除去多孔单晶硅区；
其特征在于：除去多孔单晶硅区的步骤包括进行游离基干法刻蚀的步骤，在此步骤中，多孔单晶硅区的刻蚀速率大于无孔单晶硅区的刻蚀速率。
2.根据权利要求1的绝缘体上的硅衬底的制造方法，其特征在于：在除去多孔单晶硅区的步骤中，通过由至少电能或光能导致的分解反应产生的激活游离基穿入所述多孔单晶硅区的孔中来从内部刻蚀多孔区。
3.根据权利要求1的绝缘体上的硅衬底的制造方法，其特征在于：除去多孔单晶硅区的步骤包括加热或振动所述衬底对其进行刻蚀的步骤。
4.根据权利要求1的绝缘体上的硅衬底的制造方法，其特征在于：还包括在形成所述无孔单晶硅区的所述步骤之前氧化所述多孔单晶硅区的孔内壁表面的步骤。
5.根据权利要求1的绝缘体上的硅衬底的制造方法，其特征在于：还包括在形成所述无孔单晶硅区的所述步骤之前在氢气氛中热处理所述多孔单晶硅区的步骤。
6.根据权利要求1的绝缘体上的硅衬底的制造方法，其特征在于：还包括在形成所述无孔单晶硅区的所述步骤之前，氧化所述多孔单晶硅区的孔内壁表面，然后在氢气氛中热处理所得多孔单晶硅区的步骤。
7.绝缘体上的硅衬底的制造方法，包括下列步骤：
在单晶硅衬底表面上形成的多孔单晶硅区的表面上形成无孔单晶硅区；
将具有绝缘表面的支撑衬底键合到无孔单晶硅区的表面；以及
除去多孔单晶硅区；
其特征在于：除去多孔单晶硅区的步骤包括进行游离基干法刻蚀的步骤，在此步骤中，多孔单晶硅区的刻蚀速率大于无孔单晶硅区的刻蚀速率。
CN96123922A 1995-12-12 1996-12-12 绝缘体上的硅衬底的制造方法 Expired - Fee Related CN1090381C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP32292195 1995-12-12
JP322921/95 1995-12-12
JP325106/96 1996-12-05
JP32510696A JP3250722B2 (ja) 1995-12-12 1996-12-05 Ｓｏｉ基板の製造方法および製造装置

Publications (2)

Publication Number Publication Date
CN1160285A CN1160285A (zh) 1997-09-24
CN1090381C true CN1090381C (zh) 2002-09-04

Family

ID=26570983

Family Applications (1)

Application Number Title Priority Date Filing Date
CN96123922A Expired - Fee Related CN1090381C (zh) 1995-12-12 1996-12-12 绝缘体上的硅衬底的制造方法

Country Status (7)

Country Link
US (1) US5876497A (zh)
EP (1) EP0779649A3 (zh)
JP (1) JP3250722B2 (zh)
KR (1) KR100225699B1 (zh)
CN (1) CN1090381C (zh)
CA (1) CA2192630C (zh)
TW (1) TW346670B (zh)

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6232142B1 (en) 1997-12-09 2001-05-15 Seiko Epson Corporation Semiconductor device and method for making the same, electro-optical device using the same and method for making the electro-optical device, and electronic apparatus using the electro-optical device
DE19843984B4 (de) * 1998-09-25 2013-10-24 Robert Bosch Gmbh Verfahren zur Herstellung von Strahlungssensoren
JP4343295B2 (ja) * 1998-11-06 2009-10-14 キヤノン株式会社 試料の処理システム
JP2000150836A (ja) 1998-11-06 2000-05-30 Canon Inc 試料の処理システム
TW484184B (en) * 1998-11-06 2002-04-21 Canon Kk Sample separating apparatus and method, and substrate manufacturing method
US6672358B2 (en) * 1998-11-06 2004-01-06 Canon Kabushiki Kaisha Sample processing system
US6165873A (en) * 1998-11-27 2000-12-26 Nec Corporation Process for manufacturing a semiconductor integrated circuit device
US6890827B1 (en) * 1999-01-13 2005-05-10 Agere Systems Inc. Method of fabricating a silicon on insulator transistor structure for imbedded DRAM
JP2000299263A (ja) * 1999-04-14 2000-10-24 Seiko Epson Corp シリコン系部材の固体接合方法
FR2794893B1 (fr) * 1999-06-14 2001-09-14 France Telecom Procede de fabrication d'un substrat de silicium comportant une mince couche d'oxyde de silicium ensevelie
US6372151B1 (en) 1999-07-27 2002-04-16 Applied Materials, Inc. Storage poly process without carbon contamination
US6489241B1 (en) * 1999-09-17 2002-12-03 Applied Materials, Inc. Apparatus and method for surface finishing a silicon film
US6984571B1 (en) 1999-10-01 2006-01-10 Ziptronix, Inc. Three dimensional device integration method and integrated device
US6902987B1 (en) 2000-02-16 2005-06-07 Ziptronix, Inc. Method for low temperature bonding and bonded structure
US6398348B1 (en) 2000-09-05 2002-06-04 Hewlett-Packard Company Printing structure with insulator layer
US6774010B2 (en) 2001-01-25 2004-08-10 International Business Machines Corporation Transferable device-containing layer for silicon-on-insulator applications
EP1382565B1 (en) * 2001-03-29 2010-12-29 Kabushiki Kaisha Toyota Chuo Kenkyusho A method of forming a hollow structure from a silicon structure
KR100456526B1 (ko) * 2001-05-22 2004-11-09 삼성전자주식회사 식각저지막을 갖는 에스오아이 기판, 그 제조방법, 그위에 제작된 에스오아이 집적회로 및 그것을 사용하여에스오아이 집적회로를 제조하는 방법
JP2002353081A (ja) 2001-05-25 2002-12-06 Canon Inc 板部材の分離装置及び分離方法
JP2002353423A (ja) * 2001-05-25 2002-12-06 Canon Inc 板部材の分離装置及び処理方法
AU2002339592A1 (en) * 2001-10-29 2003-05-12 Analog Devices Inc. A method for bonding a pair of silicon wafers together and a semiconductor wafer
US6679587B2 (en) * 2001-10-31 2004-01-20 Hewlett-Packard Development Company, L.P. Fluid ejection device with a composite substrate
US6685302B2 (en) 2001-10-31 2004-02-03 Hewlett-Packard Development Company, L.P. Flextensional transducer and method of forming a flextensional transducer
KR100442105B1 (ko) * 2001-12-03 2004-07-27 삼성전자주식회사 소이형 기판 형성 방법
KR100465630B1 (ko) * 2002-05-03 2005-01-13 주식회사 하이닉스반도체 웨이퍼의 제조방법
US20040124088A1 (en) * 2002-12-26 2004-07-01 Canon Kabushiki Kaisha Processing apparatus
US6883903B2 (en) * 2003-01-21 2005-04-26 Martha A. Truninger Flextensional transducer and method of forming flextensional transducer
US20040245571A1 (en) * 2003-02-13 2004-12-09 Zhiyuan Cheng Semiconductor-on-insulator article and method of making same
FR2851846A1 (fr) * 2003-02-28 2004-09-03 Canon Kk Systeme de liaison et procede de fabrication d'un substrat semi-conducteur
US7109092B2 (en) 2003-05-19 2006-09-19 Ziptronix, Inc. Method of room temperature covalent bonding
US7410883B2 (en) * 2005-04-13 2008-08-12 Corning Incorporated Glass-based semiconductor on insulator structures and methods of making same
KR100729208B1 (ko) * 2005-12-22 2007-06-19 한국야금 주식회사 표면 조도 및 광택이 우수한 경질 박막 및 이의제조방법
US7790565B2 (en) * 2006-04-21 2010-09-07 Corning Incorporated Semiconductor on glass insulator made using improved thinning process
US7803690B2 (en) * 2006-06-23 2010-09-28 Taiwan Semiconductor Manufacturing Company, Ltd. Epitaxy silicon on insulator (ESOI)
US7875881B2 (en) * 2007-04-03 2011-01-25 Semiconductor Energy Laboratory Co., Ltd. Memory device and semiconductor device
US7635617B2 (en) * 2007-04-27 2009-12-22 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor substrate and manufacturing method of semiconductor device
US20090032873A1 (en) * 2007-07-30 2009-02-05 Jeffrey Scott Cites Ultra thin single crystalline semiconductor TFT and process for making same
JP5430846B2 (ja) * 2007-12-03 2014-03-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
US20090152663A1 (en) * 2007-12-18 2009-06-18 Xiang Zheng Tu Perforated silicon plate assembly for forming and transferring of silicon thin film solar cells
JP5354900B2 (ja) * 2007-12-28 2013-11-27 株式会社半導体エネルギー研究所 半導体基板の作製方法
JP5700617B2 (ja) 2008-07-08 2015-04-15 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
CN102259875B (zh) * 2010-05-25 2013-04-03 中国科学院微电子研究所 一种发光多孔硅的制备方法
DE102010048043A1 (de) 2010-10-15 2012-04-19 Ev Group Gmbh Vorrichtung und Verfahren zur Prozessierung von Wafern
CN102184881B (zh) * 2011-04-01 2012-08-15 百力达太阳能股份有限公司 一种硅片干法刻蚀前的整理方法
US20140311676A1 (en) * 2012-01-17 2014-10-23 Tokyo Electron Limited Substrate mounting table and plasma treatment device
JP2014090186A (ja) * 2013-12-04 2014-05-15 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
CN106252219A (zh) * 2016-07-29 2016-12-21 浙江大学 一种制备高平整度绝缘层上半导体结构的方法
CN108456930A (zh) * 2018-02-24 2018-08-28 常熟华融太阳能新型材料有限公司 一种多晶硅铸锭用多孔硅籽晶及其制备方法和应用
US11232975B2 (en) 2018-09-26 2022-01-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor-on-insulator (SOI) substrate having dielectric structures that increase interface bonding strength
CN109346495A (zh) * 2018-11-21 2019-02-15 德淮半导体有限公司 晶圆键合方法
US11232974B2 (en) * 2018-11-30 2022-01-25 Taiwan Semiconductor Manufacturing Company, Ltd. Fabrication method of metal-free SOI wafer
US10950631B1 (en) 2019-09-24 2021-03-16 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor-on-insulator wafer having a composite insulator layer

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0554795A1 (en) * 1992-01-31 1993-08-11 Canon Kabushiki Kaisha Semiconductor device substrate and process for preparing the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69133004T2 (de) * 1990-08-03 2002-10-02 Canon Kk Verfahren zur Herstellung eines Halbleiterkörpers
JPH0817166B2 (ja) * 1991-04-27 1996-02-21 信越半導体株式会社 超薄膜ｓｏｉ基板の製造方法及び製造装置
TW211621B (zh) * 1991-07-31 1993-08-21 Canon Kk
JPH0726382A (ja) * 1993-05-10 1995-01-27 Canon Inc 半導体膜の形成方法及び該半導体膜を有する半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0554795A1 (en) * 1992-01-31 1993-08-11 Canon Kabushiki Kaisha Semiconductor device substrate and process for preparing the same

Also Published As

Publication number Publication date
US5876497A (en) 1999-03-02
KR100225699B1 (ko) 1999-10-15
EP0779649A2 (en) 1997-06-18
EP0779649A3 (en) 1997-07-02
CN1160285A (zh) 1997-09-24
KR19980046273A (ko) 1998-09-15
TW346670B (en) 1998-12-01
CA2192630C (en) 2001-03-13
JP3250722B2 (ja) 2002-01-28
CA2192630A1 (en) 1997-06-13
JPH09223783A (ja) 1997-08-26

Similar Documents

Publication Publication Date Title
CN1090381C (zh) 绝缘体上的硅衬底的制造方法
CN1076862C (zh) 绝缘体上的硅(soi)衬底的制造工艺
CN1157768C (zh) 腐蚀半导体工件的方法和制备半导体工件的方法
CN1175498C (zh) 复合部件及其分离方法和半导体衬底的制备方法
CN1058354C (zh) 半导体部件的制造方法
CN1187792C (zh) 清洗多孔体的方法
CN1036813C (zh) 半导体衬底及其制造方法
CN1155065C (zh) 半导体衬底的制造方法
CN1136604C (zh) 制造半导体基底部件的方法
CN1082720C (zh) 半导体基片及其制造方法
CN1118085C (zh) 半导体衬底及其制备方法
TW409418B (en) SOI silicon wafer and its manufacturing method
CN1127120C (zh) 半导体衬底及其制造方法
CN1249531A (zh) 半导体衬底的制造工艺
CN1250945A (zh) 半导体基片及其制造方法
CN1076861C (zh) 半导体衬底及其制造方法
US20030008477A1 (en) Smoothing method for cleaved films made using a release layer
CN1950938A (zh) 智能剥离分开后的热处理
CN1241803A (zh) 半导体衬底、半导体薄膜以及多层结构的制造工艺
CN1107254A (zh) 制造半导体集成电路的方法和设备
CN1663045A (zh) 半导体器件及其制造方法
KR20110052456A (ko) 웨이퍼 접합 방법
CN1227964A (zh) Soi衬底及其制造方法和装置
CN1860604A (zh) 键合层消失的间接键合
CN1849700A (zh) 多层基板的洗涤方法及基板的贴合方法、以及贴合晶片的制造方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee