JP2002353081A - 板部材の分離装置及び分離方法 - Google Patents

板部材の分離装置及び分離方法

Info

Publication number
JP2002353081A
JP2002353081A JP2001157934A JP2001157934A JP2002353081A JP 2002353081 A JP2002353081 A JP 2002353081A JP 2001157934 A JP2001157934 A JP 2001157934A JP 2001157934 A JP2001157934 A JP 2001157934A JP 2002353081 A JP2002353081 A JP 2002353081A
Authority
JP
Japan
Prior art keywords
plate member
separation
substrate
layer
separation layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001157934A
Other languages
English (en)
Inventor
Kazutaka Yanagida
一隆 柳田
Kiyobumi Sakaguchi
清文 坂口
Mitsuharu Eda
光治 江田
Akira Fujimoto
亮 藤本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2001157934A priority Critical patent/JP2002353081A/ja
Priority to EP02011266A priority patent/EP1261019A2/en
Priority to KR1020020028641A priority patent/KR20020090151A/ko
Priority to US10/152,830 priority patent/US6833312B2/en
Priority to TW091111121A priority patent/TW569296B/zh
Publication of JP2002353081A publication Critical patent/JP2002353081A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/12—Surface bonding means and/or assembly means with cutting, punching, piercing, severing or tearing
    • Y10T156/1374—Surface bonding means and/or assembly means with cutting, punching, piercing, severing or tearing with means projecting fluid against work
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/19—Delaminating means
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/19—Delaminating means
    • Y10T156/1906—Delaminating means responsive to feed or shape at delamination

Abstract

(57)【要約】 【課題】貼り合わせ基板等の板部材を水平な状態でその
片面に接触することなく支持し、かつ、分離を効率的に
進行させる。 【解決手段】シード基板１０とハンドル基板２０とを貼
り合わせて作成された貼り合わせ基板５０をシード基板
１０が下側になるように配置して分離を実施する。第１
段階では、第１基板支持部１０１で貼り合わせ基板５０
の下面の中央部を吸着して支持して外周部を分離する。
その後、第２段階では、第２基板支持部１０２で貼り合
わせ基板５０の下面の外周部及び側面を支持して中央部
を分離する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、貼り合わせ基板等
の板部材の分離装置及び分離方法、半導体基板の製造方
法、並びに、半導体装置の製造方法に関する。
【０００２】
【従来の技術】絶縁層上に単結晶Ｓｉ層を有する基板と
して、ＳＯＩ（silicon on insulator)構造を有する基
板（ＳＯＩ基板）が知られている。このＳＯＩ基板を採
用したデバイスは、通常のＳｉ基板では到達し得ない数
々の優位点を有する。この優位点としては、例えば、以
下のものが挙げられる。 （１）誘電体分離が容易で高集積化に適している。 （２）放射線耐性に優れている。 （３）浮遊容量が小さく、素子の動作速度の高速化が可
能である。 （４）ウェル工程が不要である。 （５）ラッチアップを防止できる。 （６）薄膜化による完全な空乏型電界効果トランジスタ
の形成が可能である。
【０００３】ＳＯＩ構造は、上記のような様々な優位点
を有するため、ここ数十年、その形成方法に関する研究
が進められている。
【０００４】単結晶Ｓｉ基板を、熱酸化した別の単結晶
Ｓｉ基板に、熱処理又は接着剤により貼り合わせて、Ｓ
ＯＩ構造を形成する方法がある。この方法では、デバイ
スを形成するための活性層を均一に薄膜化する必要があ
る。すなわち、数百ミクロンもの厚さを有する単結晶Ｓ
ｉ基板をミクロンオーダー或いはそれ以下に薄膜化する
必要がある。
【０００５】薄膜化の方法としては、研磨による方法
と、選択エッチングによる方法とがある。
【０００６】研磨による方法では、単結晶Ｓｉを均一に
薄膜化することが困難である。特にサブミクロンオーダ
ーへの薄膜化では、ばらつきが数十％になる。ウェハの
大口径化が進めば、その困難性は増す一方である。
【０００７】本出願人は、特開平５−２１３３８号公報
において、新たなＳＯＩ技術を開示した。この技術は、
単結晶Ｓｉ基板に多孔質層を形成し、その上に非多孔質
層単結晶層を形成した第１の基板を、絶縁層を介して第
２の基板に貼り合わせ、その後、貼り合わせ基板を多孔
質層の部分で２枚に分離することにより、第２の基板に
非多孔質単結晶層を移し取るものである。この技術は、
ＳＯＩ層の膜厚均一性が優れていること、ＳＯＩ層の結
晶欠陥密度を低減し得ること、ＳＯＩ層の表面平坦性が
良好であること、高価な特殊仕様の製造装置が不要であ
ること、数１００Å〜１０μｍ程度の範囲のＳＯＩ膜を
有するＳＯＩ基板を同一の製造装置で製造可能なこと等
の点で優れている。
【０００８】貼り合わせ基板を第１及び第２の基板の双
方を破壊することなく２枚に分離する方法としては、例
えば、貼り合わせ面に対して垂直な方向に力が加わるよ
うにして両基板を互いに反対方向に引っ張る方法、貼り
合わせ面に対して平行に剪断応力を加える方法（例え
ば、貼り合わせ面に平行な面内で両基板を互いに反対方
向に移動させる方法や、円周方向に力が加わるようにし
て両基板を反対方向に回転させる方法など）、貼り合わ
せ面に対して垂直な方向に加圧する方法、分離領域に超
音波などの波動エネルギーを印加する方法、分離領域に
対して貼り合わせ基板の側面側から貼り合わせ面に平行
に剥離用部材（例えばナイフのような鋭利なブレード）
を挿入する方法、分離領域として機能する多孔質層に染
み込ませた物質の膨張エネルギーを利用する方法、分離
領域として機能する多孔質層を貼り合わせ基板の側面か
ら熱酸化させることにより、該多孔質層を体積膨張させ
て分離する方法、分離領域として機能する多孔質層を貼
り合わせ基板の側面から選択的にエッチングして分離す
る方法などがある。
【０００９】貼り合わせ基板の分離方法として、本出願
人は、特開平１０−７７３４７号公報（特許第２８７７
８００号）において画期的な技術を開示した。特開平１
０−７７３４７号公報に記載された分離方法では、多孔
質層を有する貼り合わせ基板の側面に流体を吹き付ける
ことにより該貼り合わせ基板を２枚の基板に分離する方
法である。
【００１０】より具体的な例を挙げると、特開平１０−
７７３４７号公報に記載された分離方法では、例えば、
貼り合わせ基板よりも径が小さい一対のホルダ（基板保
持部）で該貼り合わせ基板を保持し、該貼り合わせ基板
を回転させながら該貼り合わせ基板の側面に流体を吹き
付けることにより、該貼り合わせ基板を多孔質層の部分
で２枚の基板に分離する。
【００１１】さらに、本出願人は、特開平１０−７７３
４７号公報に記載された分離方法の改良技術を特開平２
０００−０７７２８６号公報において開示した。特開平
２０００−０７７２８６号公報に記載された分離方法
は、一対の支持部によって貼り合わせ基板を両側から挟
むようにして支持しながら該貼り合わせ基板を分離す
る。この分離方法では、分離処理の中途で、一対の支持
部による貼り合わせ基板の両側から挟んで支持する支持
領域を変更する。このような貼り合わせ基板の支持領域
の変更は、現在分離が進行している領域以外の領域が一
対の支持部によって支持されるようになされる。この方
法によれば、分離の進行が一対の支持部による影響を受
けないため、分離が効率的かつ再現性よく進行する。
【００１２】
【発明が解決しようとする課題】しかし、両側から基板
を挟んで支持すると、支持部分に汚れ、傷等が付着する
恐れがある。
【００１３】また、半導体装置の微細化や高集積化に伴
って、ＳＯＩ基板等の基板に対して新たな要求がでてき
た。従来は、ＳＯＩ基板等の基板は、その表面のみが重
視され、裏面状態についての要求は比較的寛容であっ
た。とことが、半導体装置の微細化や高集積化に伴っ
て、基板の裏面の傷が問題となってきた。裏面に傷があ
ると、露光装置等のウェハステージに基板を載せて露光
を行う際に、基板の平坦性が確保されないため、微細な
パターンを正確に転写することが難しいためである。
【００１４】そこで、本発明は、上記の背景に鑑み、例
えば、貼り合わせ基板等の板部材をその片面に接触する
ことなく支持し、かつ、分離を効率的に進行させること
を目的とする。
【００１５】
【課題を解決するための手段】本発明の第１の側面は、
分離層を有する板部材を水平に支持した状態で前記板部
材を前記分離層の部分で２枚に分離する分離装置に係
り、この分離装置は、外周側面に凹部を有する板部材を
その分離層で分離するための流体を前記凹部に向けて噴
射する噴射部と、前記板部材の下面の中央部である第１
領域と接触する一方で前記板部材の上面とは接触しない
で前記板部材を支持する第１支持部と、前記板部材の下
面の中央部でもなく前記板部材の上面でもない前記板部
材の第２領域とのみ接触して、前記板部材の水平方向の
位置を規制しながら前記板部材を支持する第２支持部
と、前記板部材の分離処理の第１段階では、前記第１支
持部に前記板部材を支持させ、前記分離処理の第２段階
では、前記第２支持部に前記板部材を支持させる制御部
とを備え、前記板部材の上面上に空間が確保された状態
で分離処理を実施することを特徴とする。
【００１６】ここで、本発明の好適な実施の形態によれ
ば、前記第２領域は、例えば前記板部材の端部である。
また、前記板部材の上面上に空間が確保された状態と
は、例えば、前記板部材の上面が支持部材と非接触の状
態である。
【００１７】本発明の好適な実施の形態によれば、この
分離装置は、前記第１支持部を回転させることにより前
記板部材を水平面内で回転させる回転機構を更に備える
ことが好ましい。
【００１８】本発明の好適な実施の形態によれば、前記
第２支持部は、前記板部材を静止させた状態で支持する
ことが好ましい。
【００１９】本発明の好適な実施の形態によれば、この
分離装置は、前記第１支持部及び前記第２支持部の少な
くとも一方を移動させる駆動機構を更に備え、前記制御
部は、分離処理の第１段階から第２段階に移行する際
に、前記駆動機構を動作させることにより、前記第１支
持部によって支持されていた板部材を前記第２支持部に
支持させることが好ましい。
【００２０】本発明の好適な実施の形態によれば、この
分離装置は、前記噴射部から噴射される流体が前記板部
材の分離層に打ち込まれるように、前記噴射部の位置を
調整する位置調整機構を更に備えることが好ましい。
【００２１】本発明の好適な実施の形態によれば、前記
板部材は、例えば円盤形状を有する。
【００２２】本発明の好適な実施の形態によれば、前記
分離層は、例えば、陽極化成によって形成された層又は
イオン注入によって形成された層である。
【００２３】本発明の第２の側面は、分離層と該分離層
の上の移設層とを有するシード基板とハンドル基板とを
貼り合わせて作成された貼り合わせ基板を該分離層の部
分で２枚の基板に分離する分離方法に係り、前記ハンド
ル基板が上側になるように前記貼り合わせ基板を上記の
本発明の第１の側面に係る分離装置の前記第１支持部に
支持させ、前記分離装置により前記貼り合わせ基板を前
記分離層の部分で２枚の基板に分離することを特徴とす
る。
【００２４】本発明の第３の側面は、分離層を有する板
部材を水平に支持した状態で、流体を前記分離層に打ち
込むことにより、前記板部材を前記分離層の部分で分離
する分離方法に係り、この方法は、外周側面に凹部を有
する板部材の上面上に空間が確保された状態で、前記板
部材の下面の中央部である第１領域と接触する一方で前
記板部材の上面とは接触しないで前記板部材を支持し、
流体により前記板部材の外周部をその分離層の部分で分
離する第１工程と、前記板部材の上面上に空間が確保さ
れた状態で、前記板部材の下面の中央部でもなく前記板
部材の上面でもない前記板部材の第２領域とのみ接触し
て前記板部材の水平方向の位置を規制しながら前記板部
材を支持し、流体により前記板部材の中央部を前記分離
層の部分で分離する第２工程とを含むことを特徴とす
る。
【００２５】ここで、本発明の好適な実施の形態によれ
ば、前記第２領域は、例えば前記板部材の端部である。
また、前記板部材の上面上に空間が確保された状態と
は、例えば、前記板部材の上面が支持部材と非接触の状
態である。
【００２６】本発明の好適な実施の形態によれば、前記
第１工程では、前記板部材を水平面内で回転させながら
前記板部材の前記分離層に流体を打ち込むことにより、
前記板部材の外周部を前記分離層の部分で分離すること
が好ましい。
【００２７】本発明の好適な実施の形態によれば、前記
第２工程では、前記板部材を静止させた状態で支持しな
がら前記板部材の中央部を前記分離層の部分で分離する
ことが好ましい。
【００２８】本発明の好適な実施の形態によれば、前記
板部材は、例えば円盤形状を有する。
【００２９】本発明の好適な実施の形態によれば、前記
分離層は、例えば、陽極化成によって形成された層又は
イオン注入によって形成された層である。
【００３０】本発明の好適な実施の形態によれば、前記
板部材は、分離層と該分離層の上の移設層とを有するシ
ード基板とハンドル基板とを貼り合わせて作成された貼
り合わせ基板であり、前記第１及び第２工程では、前記
ハンドル基板が上側になるように前記貼り合わせ基板を
支持することが好ましい。
【００３１】本発明の第４の側面は、半導体基板の製造
方法に係り、分離層と該分離層の上の移設層とを有する
シード基板とハンドル基板とを貼り合わせて、板部材と
しての貼り合わせ基板を作成する工程と、前記ハンドル
基板が上側になるように前記貼り合わせ基板を水平にし
た状態で、上記の本発明の第３の側面に係る分離方法を
適用して前記貼り合わせ基板を前記分離層の部分で２枚
の基板に分離する工程とを含むことを特徴とする。
【００３２】本発明の第５の側面は、半導体装置の製造
方法に係り、上記の本発明の第４の側面に係る製造方法
を適用して製造されたＳＯＩ基板を準備する工程と、前
記ＳＯＩ基板のＳＯＩ層を素子分離して、素子分離され
たＳＯＩ層にトランジスタを作り込む工程とを含むこと
を特徴とする。
【００３３】本発明の好適な実施の形態によれば、前記
トランジスタは、部分空乏型のＦＥＴ又は完全空乏型の
ＦＥＴである。
【００３４】
【発明の実施の形態】以下、図面を参照しながら本発明
の好適な実施の形態を説明する。
【００３５】図１は、本発明の好適な実施の形態に係る
ＳＯＩ構造等を有する基板の製造方法を説明する図であ
る。
【００３６】まず、図１（ａ）に示す工程では、第１の
基板（seed wafer）１０を形成するための単結晶Ｓｉ基
板１１を用意して、その主表面上に分離層としての多孔
質Ｓｉ層１２を形成する。多孔質Ｓｉ層１２は、例え
ば、電解質溶液（化成液）中で単結晶Ｓｉ基板１１に陽
極化成処理を施すことによって形成することができる。
【００３７】ここで、電解質溶液としては、例えば、弗
化水素を含む溶液、弗化水素及びエタノールを含む溶
液、弗化水素及びイソプロピルアルコールを含む溶液等
が好適である。より具体的な例を挙げると、電解質溶液
としては、例えば、ＨＦ水溶液（ＨＦ濃度＝４９ｗｔ
％）とエタノールを体積比２：１で混合した混合液が好
適である。
【００３８】また、多孔質Ｓｉ層１２を互いに多孔度の
異なる２層以上の層からなる多層構造としてもよい。こ
こで、多層構造の多孔質Ｓｉ層１２は、表面側に第１の
多孔度を有する第１の多孔質Ｓｉ層、その下に、第１の
多孔度より大きい第２の多孔度を有する第２の多孔質Ｓ
ｉ層を含むことが好ましい。このような多層構造を採用
することにより、後の非多孔質層１３の形成工程におい
て、第１の多孔質Ｓｉ層上に、欠陥等の少ない非多孔質
層１３を形成することができると共に、後の分離工程に
おいて、所望の位置で貼り合わせ基板を分離することが
できる。ここで、第１の多孔度としては、１０％〜３０
％が好ましく、１５％〜２５％が更に好ましい。また、
第２の多孔度としては、３５％〜７０％が好ましく、４
０％〜６０％が更に好ましい。
【００３９】電解質溶液として上記の混合液（ＨＦ濃度
が４９ｗｔ％の弗化水素酸：エタノール＝２：１）を利
用する場合は、例えば、電流密度８ｍＡ／ｃｍ２、処理
時間５〜１１ｍｉｎの条件で第１層（表面側）を生成
し、次いで、電流密度２３〜３３ｍＡ／ｃｍ２、処理時
間８０ｓｅｃ〜２ｍｉｎの条件で第２層（内部側）を生
成することが好ましい。
【００４０】次いで、次の（１）〜（４）の少なくとも
１つの工程を実施することが好ましい。ここで、
（１）、（２）を順に実施することが好ましく、
（１）、（２）、（３）を順に実施すること、或いは、
（１）、（２）、（４）を順に実施することが更に好ま
しく、（１）、（２）、（３）、（４）を順に実施する
ことが最も好ましい。
【００４１】（１）多孔質Ｓｉ層の孔壁に保護膜を形成
する工程（プリ酸化工程） この工程では、多孔質Ｓｉ層１２の孔壁に酸化膜や窒化
膜等の保護膜を形成し、これにより、後の熱処理による
孔の粗大化を防止する。保護膜は、例えば、酸素雰囲気
中で熱処理（例えば、２００℃〜７００℃が好ましく、
３００℃〜５００℃が更に好ましい）を実施することに
より形成され得る。その後、多孔質Ｓｉ層１２の表面に
形成された酸化膜等を除去することが好ましい。これ
は、例えば、弗化水素を含む溶液に多孔質Ｓｉ層１２の
表面を晒すことによって実施され得る。
【００４２】（２）水素ベ−キング工程（プリベーキン
グ工程） この工程では、水素を含む還元性雰囲気中において８０
０℃〜１２００℃で、多孔質Ｓｉ層１２が形成された第
１の基板１に熱処理を実施する。この熱処理により、多
孔質Ｓｉ層１２の表面の孔をある程度封止することがで
きると共に、多孔質Ｓｉ層１２の表面に自然酸化膜が存
在する場合には、それを除去することができる。
【００４３】（３）微量原料供給工程（プリインジェク
ション工程） 多孔質Ｓｉ層１２上に非多孔質層１３を成長させる場合
は、成長の初期段階で非多孔質層１３の原料物質の供給
を微少量として、低速度で非多孔質膜１３を成長させる
ことが好ましい。このような成長方法により、多孔質Ｓ
ｉ層１２の表面の原子のマイグレーションが促進され、
多孔質Ｓｉ層１２の表面の孔を封止することができる。
具体的には、成長速度が２０ｎｍ／ｍｉｎ以下、好まし
くは１０ｎｍ／ｍｉｎ以下、より好ましくは２ｎｍ／ｍ
ｉｎ以下になるように原料の供給を制御する。
【００４４】（４）高温ベーキング工程（中間ベーキン
グ工程） 上記の水素ベーキング工程及び／又は微量原料供給工程
における処理温度よりも高い温度で、水素を含む還元性
雰囲気中で熱処理を実施することにより、多孔質Ｓｉ層
１２の更なる封止及び平坦化が実現することができる。
【００４５】次いで、図１（ｂ）に示す工程の第１段階
では、多孔質Ｓｉ層１２上に第１の非多孔質層１３を形
成する。第１の非多孔質層１３としては、単結晶Ｓｉ
層、多結晶Ｓｉ層、非晶質Ｓｉ層等のＳｉ層、Ｇｅ層、
ＳｉＧｅ層、ＳｉＣ層、Ｃ層、ＧａＡｓ層、ＧａＮ層、
ＡｌＧａＡｓ層、ＩｎＧａＡｓ層、ＩｎＰ層、ＩｎＡｓ
層等が好適である。
【００４６】次いで、図１（ｂ）に示す工程の第２段階
では、第１の非多孔質層１３の上に第２の非多孔質層と
してＳｉＯ２層（絶縁層）１４を形成する。これにより
第１の基板１０が得られる。ＳｉＯ２層１４は、例え
ば、Ｏ２／Ｈ２雰囲気、１１００℃、１０〜３３ｍｉｎ
の条件で生成され得る。
【００４７】次いで、図１（ｃ）に示す工程では、第２
の基板（handle wafer）２０を準備し、第１の基板１０
と第２の基板２０とを、第２の基板２０と絶縁層１４と
が面するように室温で密着させて貼り合わせ基板３０を
作成する。
【００４８】なお、絶縁層１４は、上記のように単結晶
Ｓｉ層１３側に形成しても良いし、第２の基板２０上に
形成しても良く、両者に形成しても良く、結果として、
第１の基板と第２の基板を密着させた際に、図１（ｃ）
に示す状態になれば良い。しかしながら、上記のよう
に、絶縁層１４を活性層となる第１の非多孔質層（例え
ば、単結晶Ｓｉ層）１３側に形成することにより、第１
の基板１０と第２の基板２０との貼り合せの界面を活性
層から遠ざけることができるため、より高品位のＳＯＩ
基板等の半導体基板を得ることができる。
【００４９】基板１０、２０が完全に密着した後、両者
の結合を強固にする処理を実施することが好ましい。こ
の処理の一例としては、例えば、１）Ｎ２雰囲気、１１
００℃、１０ｍｉｎの条件で熱処理を実施し、２）Ｏ２
／Ｈ２雰囲気、１１００℃、５０〜１００ｍｉｎの条件
で熱処理（酸化処理）を実施する処理が好適である。こ
の処理に加えて、或いは、この処理に代えて、陽極接合
処理及び／又は加圧処理を実施してもよい。
【００５０】第２の基板２０としては、Ｓｉ基板、Ｓｉ
基板上にＳｉＯ２層を形成した基板、石英等の光透過性
の基板、サファイヤ等が好適である。しかし、第２の基
板２０は、貼り合わせに供される面が十分に平坦であれ
ば十分であり、他の種類の基板であってもよい。
【００５１】次いで、図１（ｄ）に示す工程では、後述
の分離方法により貼り合わせ基板３０を機械的強度が脆
弱な多孔質層１２の部分で分離する。なお、図１（ｄ）
では、分離が分離層内部で起こるように描かれている
が、１２と１３の界面、及び／又は、１１と１２の界面
で分離されることもある。勿論、分離層の層構成等を制
御することにより、ほぼ１２と１３の界面で分割される
ようにすることも好ましい。
【００５２】図１（ｅ）に示す工程では、分離後の第１
の基板１０’の単結晶Ｓｉ基板１１上の多孔質層１２ｂ
をエッチング等により選択的に除去する。このようにし
て得られる単結晶Ｓｉ基板１１は、再び第１の基板１０
を形成するための基板、又は第２の基板２０として利用
され得る。
【００５３】貼り合わせ基板としては、次のような方法
により作成されたものを採用してもよい。まず、ミラー
ウェハやエピタキシャルウェハ等の単結晶Ｓｉ基板に代
表される半導体を準備する。ここで、必要に応じて、該
基板の表面に熱酸化シリコン等の絶縁膜を形成する。次
いで、ラインビームによるイオン打ち込み法、プラズマ
イマージョン法等により、水素イオン、希ガスイオン等
のイオンを該基板に注入し、表面から所定の深さに、分
離層として、比較的高濃度のイオン注入層を形成する。
このようにして第１の基板を得る。なお、水素イオンを
打ち込み形成されるイオン注入層を用いたSOI基板の製
造方法は、例えば特開平5-211128号公報に記載されてい
る。
【００５４】次いで、上記と同様の方法により作成され
た第２の基板を前述の貼り合わせ方法に従って第１の基
板と貼り合せる。これにより、移設すべき層（移設層）
を内部に有する貼り合わせ基板が得られる。
【００５５】このイオン注入層は、ひずみが生じたり、
欠陥が生じたり、或いは、注入イオンによる微小気泡が
生じて多孔質体となっていたりする。このようなイオン
注入層は、機械的強度が相対的に弱いため、分離層とし
て機能する。
【００５６】次に、図１（ｄ）に示す分離工程に適用可
能な本発明の好適な実施の形態に係る分離方法及び分離
装置について説明する。本発明の好適な実施の形態に係
る分離装置は、例えば陽極化成により形成された多孔質
層やイオン注入により形成されたイオン注入層のような
分離層を有する貼り合わせ基板（板部材の一例）を該分
離層の部分で２枚の基板に分離するために有用である。
【００５７】この分離装置は、貼り合わせ基板５０を分
離層としての多孔質層１２の部分で２枚の基板に分離す
るための流体を噴射する噴射部（ノズル）と、貼り合わ
せ基板５０の下面の中央部（第１領域）とのみ接触して
貼り合わせ基板５０を水平に支持する第１基板支持部
と、貼り合わせ基板５０の下面の中央部でもなく貼り合
わせ基板の上面でもない領域（第２領域）とのみ接触し
て、貼り合わせ基板５０の水平方向の位置を規制しなが
ら貼り合わせ基板５０を水平に支持する第２基板支持部
とを備えている。
【００５８】貼り合わせ基板５０は、それを構成する第
１の基板（シード基板或いはシードウエハ）１０が下側
になり、第２の基板（ハンドル基板或いはハンドルウエ
ハ）２０が上側になるようにして取り扱われる。ここ
で、第２の基板（ハンドル基板或いはハンドルウエハ）
２０は、第１の基板１０から分離された後、図１を参照
して説明したように、所定の処理が施されてＳＯＩ基板
となる。前述のように、ＳＯＩ基板等の基板は、その表
面のみならず、その裏面についても傷等がないことが好
ましい。そこで、この分離装置では、貼り合わせ基板５
０の第２の基板２０側の面に対して支持部材等が接触し
ない方法で貼り合わせ基板５０を支持しながら分離処理
を実施する。すなわち、この分離装置では、貼り合わせ
基板５０の第２の基板２０側の面上に支持部或いは支持
装置又は他の装置が存在しない空間が確保された状態、
例えば、当該面が大気その他の周囲環境に露出した状態
で分離処理を実施する。
【００５９】分離装置に貼り合わせ基板５０を引き渡す
搬送装置もまた、貼り合わせ基板５０の第２の基板２０
側の面に対して接触せずに貼り合わせ基板５０を支持す
ることが好ましい。また、この分離装置では、貼り合わ
せ基板５０の第２の基板２０が上側になるように水平に
支持しながら貼り合わせ基板５０を分離するので、搬送
装置は、分離装置に対して、第２の基板２０側が上側に
なるように水平に支持しながら貼り合わせ基板５０を引
き渡すことが好ましい。このために好適な搬送装置は、
例えばベルヌーイチャックのような非接触で搬送対象を
搬送することができる装置である。
【００６０】以下、図２〜図６を参照しながら本発明の
好適な実施の形態に係る分離装置及びそれを用いた分離
方法を説明する。図２〜図５は、分離装置を側方から見
た図、図６は、分離装置を上方から見た図である。
【００６１】本発明の好適な実施の形態に係る分離装置
１００は、水平に支持された貼り合わせ基板５０の分離
層（多孔質層１２）に向けて流体（例えば、水、エッチ
ング液等の液体、空気、窒素、アルゴン等の基気体）を
噴射する噴射部（ノズル）１２０を有する。噴射部１２
０は、位置調整機構１１０によって上下方向及び水平方
向の位置が調整される。
【００６２】貼り合わせ基板５０は、分離処理及びその
前後の処理（搬送装置との間の受渡し）において、それ
を構成する第１の基板（シード基板或いはシードウエ
ハ）１０が下側になり、第２の基板（ハンドル基板或い
はハンドルウエハ）２０が上側になるように水平な状態
で取り扱われる。
【００６３】分離処理の第１段階では、貼り合わせ基板
５０は、その下側の面、すなわち第１の基板１０側の面
の中央部（第１領域）のみと接触する第１基板支持部１
０１によって吸着して支持される。この吸着は、例えば
真空吸着チャックによりなされる。この第１段階では、
貼り合わせ基板５０は、回転駆動されながら、噴射部１
２０から噴射され貼り合わせ界面、あるいは分離層（多
孔質層１２）に打ち込まれる流体により、その外周部が
分離層の部分で分離にされる。特に、２枚のウエハか張
り合わせられた場合のべべリングにより形成される外周
側面の凹部に流体を打ち込むと、効果的に分離力が働
く。第１基板支持部１０１は、回転軸１０３並びにギア
１０４及び１０６を介して、モータ１０７が発生する回
転力が伝達されて、回転する。また、第１基板支持部１
０１は、回転軸１０３及びギア１０４を介してシリンダ
（アクチュエータ）１０５の駆動軸に連結されており、
シリンダ１０５により昇降される。回転軸１０３は、軸
受１０８を介してテーブル１０９によって軸支されてい
る。
【００６４】分離処理の第１段階では、貼り合わせ基板
５０は、少なくとも１回転されて、その外周部が分離層
の部分で分離される。第１基板支持部１０１の支持面の
サイズは、分離処理の第１段階における貼り合わせ基板
５０の分離の進行を妨げないように設計される。典型的
には、第１基板支持部１０１は、分離処理の第１段階の
後に残る未分離の多孔質層の領域よりも小さいサイズ
（好ましくは所定距離以上小さいサイズ）とされる。こ
れは、貼り合わせ基板５０の全領域のうち第１基板支持
部１０１によって吸着されている領域は、形状変化が制
限されるため、分離の進行が妨げられるからである。
【００６５】図２は、分離装置１００に対する貼り合わ
せ基板５０の引渡しの様子を示す図である。貼り合わせ
基板５０は、第１の基板１０が下側、第２の基板２０が
上側になるように水平な状態で、ベルヌーイチャック等
の非接触で搬送対象を支持するチャックを有する搬送装
置１３０によって分離装置１００の第１基板支持部１０
１の所定位置に載置される。なお、ベルヌイチャックに
ついては、例えば特開平9-181026号公報に記載されてい
る。このとき、コントローラ１４０により制御されるシ
リンダ１０５により、第１基板支持部１０１は、貼り合
わせ基板５０の受け取り位置に調整される。この位置で
は、第２基板支持部１０２は、第１基板支持部１０１に
よって支持される貼り合わせ基板１０１に接触しない。
第１基板支持部１０１は、真空吸着チャック等のチャッ
クを有し、コントローラ１４０からの指令にしたがっ
て、貼り合わせ基板５０の下面（第１の基板１０側の
面）の中央部を吸着して支持する。
【００６６】図３は、分離装置１００における分離処理
の第１段階の様子を示す図である。分離処理の第１の段
階では、コントローラ１４０により制御される位置調整
機構１１０により噴射部１２０は、それから噴射される
流体が、第１基板支持部１０１によって支持されている
貼り合わせ基板５０の分離層（多孔質層）に打ち込まれ
るように、その位置が調整される。次いで、コントロー
ラ１４０による制御の下、噴射部１２０から流体を噴射
させるとともに、シリンダ１０５により貼り合わせ基板
５０（第１基板支持部１０１）を回転させながら貼り合
わせ基板５０の外周部を分離層として機能する多孔質層
の部分で分離する。なお、分離処理の第１段階が終了し
たら、噴射部１２０からの流体の噴射を停止させてもよ
いし、継続して噴射させておいてもよい。
【００６７】分離処理の第１段階が終了したら、図４に
示すように、コントローラ１４０による制御の下、貼り
合わせ基板５０（第１基板支持部１０１）をシリンダ１
０５により下降させて、第１基板支持部１０１によって
支持されている貼り合わせ基板５０を第２支持基板１０
２に支持させる。
【００６８】第２基板支持部１０２は、貼り合わせ基板
５０の下面の中央部でもなく貼り合わせ基板の上面でも
ない領域（第２領域）とのみ接触して、貼り合わせ基板
５０の水平方向の位置を規制しながら、貼り合わせ基板
５０を水平に支持する。第２領域は、例えば、貼り合わ
せ基板５０のべべリング部であってもよいし、貼り合わ
せ基板５０の下面の周辺部及び側面であってもよい。
【００６９】この実施の形態では、第１基板支持部１０
１を移動させることにより貼り合わせ基板５０を第１基
板支持部１０１から第２基板支持部１０２に渡すが、こ
れとは逆に第２基板支持部１０２を移動させることによ
り貼り合わせ基板５０を第１基板支持部１０１から第２
基板支持部１０２に渡してもよいし、第１基板支持部１
０１及び第２基板支持部１０２の双方を移動させること
により貼り合わせ基板５０を第１基板支持部１０１から
第２基板支持部１０２に渡してもよいし、他の装置（例
えば、チャック装置、搬送装置）を利用して貼り合わせ
基板５０を第１基板支持部１０１から第２基板支持部１
０２に移動させてもよい。
【００７０】図５は、分離装置１００における分離処理
の第２段階の様子を示す図である。貼り合わせ基板５０
を第２基板支持部１０２によって支持した後、図５に示
すように、コントローラ１４０により制御される位置調
整機構１１０により噴射部１２０は、それから噴射され
る流体が、第１基板支持部１０１によって支持されてい
る貼り合わせ基板５０の分離層（多孔質層）に打ち込ま
れるように、その位置が調整される。なお、分離処理の
第１段階の終了時に噴射部１２０からの流体の噴射を停
止させた場合には、噴射部１２０から流体を噴射させる
必要がある。第２段階では、貼り合わせ基板５０の中央
部の多孔質層、すなわち、未だ分離されている領域の多
孔質層の部分の分離が進み、最終的に、貼り合わせ基板
５０は、多孔質層の部分で完全に２枚の基板に分離され
る。
【００７１】ここで、貼り合わせ基板５０は、第２基板
支持部１０２により水平方向の位置が規制されているた
め、２枚の基板に分離された後においても、上側の基板
が流体により飛ばされ、落下等することはない。勿論、
ウエハの飛び防止のために、第２の基板支持部１０２
に、図８に示すような、第２の基板上面には接触しない
飛び防止部１５０を設けても良い。
【００７２】なお、この実施の形態では、分離処理の第
２段階では、貼り合わせ基板５０を回転させることなく
支持するが、回転させながら支持してもよい。
【００７３】貼り合わせ基板５０が完全に２枚の基板に
分離された後、分離後の各基板は、搬送装置により他の
装置又はウエハカセット等に搬送される。この際、上側
の基板は、ベルヌーイチャック等の非接触で搬送対象を
支持するチャックを有する搬送装置１３０によって搬送
されることが好ましい。上側の基板は、前述のように、
所定の処理が施されてＳＯＩ基板となる。下側の基板
は、例えば、該下側の基板と第１基板支持部１０１との
間にロボットハンド等を差し込み、該ロボットハンドに
より吸着され他の装置又はウエハカセット等に搬送され
る。
【００７４】この実施の形態によれば、貼り合わせ基板
５０の表及び裏の面のうち、後にＳＯＩ基板の裏面にな
る面（第２の基板２０、すなわちハンドル基板の裏面）
が上側になるように貼り合わせ基板５０を支持する。そ
して、貼り合わせ基板５０の上側の面上に空間を確保し
た状態、すなわち、貼り合わせ基板５０の上側の面に支
持部材或いは支持装置又は他の装置が接触しない状態で
該貼り合わせ基板を分離するため、後にＳＯＩ基板の裏
面となる面に傷等がつくことを効果的に防止することが
できる。
【００７５】また、この実施の形態によれば、分離処理
の第１段階では、貼り合わせ基板５０の下面（第１の基
板１０、すなわちシード基板の裏面）の中央部（第１領
域）とのみ接触する第１基板支持部によって貼り合わせ
基板５０を支持する。また、分離処理の第２段階では、
貼り合わせ基板５０の下面（第１の基板１０、すなわち
シード基板の裏面）の中央部でもなく貼り合わせ基板の
上面でもない領域（第２領域）とのみ接触する第２基板
支持部によって、貼り合わせ基板５０の水平方向の位置
を規制しながら貼り合わせ基板５０を支持する。したが
って、分離処理の進行は、貼り合わせ基板５０を支持す
るための基板支持部によって不必要に妨げられられな
い。その結果、分離処理は効率的に進行する。
【００７６】また、この実施の形態によれば、貼り合わ
せ基板５０を水平な状態で取り扱うため、分離処理及び
その前後の処理において貼り合わせ基板又は分離後の基
板が落下することを防止することができ、また、他の装
置（通常は、基板は水平な状態で搬送され、処理され
る）との整合性がよい。なお、分離処理の第１段階、あ
るいは第２段階の時点から、非接触支持が可能なベルヌ
イチャックで第２の基板表面を非接触で支持しながら分
離しても良い。
【００７７】［半導体装置の例］次いで、上記の基板の
製造方法（図１参照）により製造され得る半導体基板を
利用した半導体装置及びその製造方法について図７を参
照しながら説明する。
【００７８】図７は、本発明の好適な実施の形態に係る
基板の製造方法を適用して製造され得る半導体基板を利
用した半導体装置の製造方法を示す図である。
【００７９】まず、非多孔質層１３として半導体層、非
多孔質層１４として絶縁層を有するＳＯＩ基板を上記の
基板の製造方法を適用して製造する。そして、埋め込み
絶縁膜１４上の非多孔質半導体層（ＳＯＩ層）１３を島
状にパタニングする方法、又は、ＬＯＣＯＳと呼ばれる
酸化法等により、トランジスタを形成すべき活性領域１
３’及び素子分離領域５４を形成する（図７（ａ）参
照）。
【００８０】次いで、ＳＯＩ層の表面にゲート絶縁膜５
６を形成する（図７（ａ）参照）。ゲート絶縁膜５６の
材料としては、例えば、酸化シリコン、窒化シリコン、
酸化窒化シリコン、酸化アルミニウム、酸化タンタル、
酸化ハフニウム、酸化チタン、酸化スカンジウム、酸化
イットリウム、酸化ガドリニウム、酸化ランタン、酸化
ジルコニウム、及びこれらの混合物ガラス等が好適であ
る。ゲート酸化膜５６は、例えば、ＳＯＩ層の表面を酸
化させたり、ＣＶＤ法又はＰＶＤ法によりＳＯＩ層の表
面に該当する物質を堆積させたりすることにより形成さ
れ得る。
【００８１】次いで、ゲート絶縁膜５６上にゲート電極
５５を形成する（図７（ａ）参照）。ゲート電極５５
は、例えば、Ｐ型又はＮ型不純物がドープされた多結晶
シリコンや、タングステン、モリブデン、チタン、タン
タル、アルミニウム、銅などの金属又はこれらの少なく
とも１種を含む合金や、モリブデンシリサイド、タング
ステンシリサイド、コバルトシリサイドなどの金属珪化
物や、チタンナイトライド、タングステンナイトライ
ド、タンタルナイトライドなどの金属窒化物などで構成
され得る。ゲート絶縁膜５６は、例えばポリサイドゲー
トのように、互いに異なる材料からなる複数の層を積層
して形成されてもよい。ゲート電極５５は、例えば、サ
リサイド（セルフアラインシリサイド）と呼ばれる方法
で形成されてもよいし、ダマシンゲートプロセスと呼ば
れる方法で形成してもよいし、他の方法で形成してもよ
い。以上の工程により図７（ａ）に示す構造体が得られ
る。
【００８２】次いで、燐、砒素、アンチモンなどのＮ型
不純物又はボロンなどのＰ型不純物を活性領域１３’に
導入することにより、比較的低濃度のソース、ドレイン
領域５８を形成する（図７（ｂ）参照）。不純物は、例
えば、イオン打ち込み及び熱処理などにより導入するこ
とができる。
【００８３】次いで、ゲート電極５５を覆うようにして
絶縁膜を形成した後に、これをエッチバックすることに
より、ゲート電極５９の側部にサイドウォール５９を形
成する。
【００８４】次いで、再び上記と同一の導電型の不純物
を活性領域１３’に導入し、比較的高濃度のソース、ド
レイン領域５７を形成する。以上の工程により図７
（ｂ）に示す構造体が得られる。
【００８５】次いで、ゲート電極５５の上面並びにソー
ス及びドレイン領域５７の上面に金属珪化物層６０を形
成する。金属珪化物層６０の材料としては、例えば、ニ
ッケルシリサイド、チタンシリサイド、コバルトシリサ
イド、モリブデンシリサイド、タングステンシリサイド
などが好適である。これらの珪化物は、ゲート電極５５
の上面並びにソース及びドレイン領域５７の上面を覆う
ように金属を堆積させて、その後、熱処理を施すことに
よって、該金属とその下部のシリコンとを反応させた後
に、該金属のうち未反応部分を硫酸などのエッチャント
で除去することによって形成することができる。ここ
で、必要に応じて、珪化物層の表面を窒化させてもよ
い。以上の工程により図７（ｃ）に示す構造体が得られ
る。
【００８６】次いで、シリサイド化したゲート電極の上
面並びにソース及びドレイン領域の上面を覆うように絶
縁膜６１を形成する（図７（ｄ）参照）。絶縁膜６１の
材料としては、燐及び／又はボロンを含む酸化シリコン
などが好適である。
【００８７】次いで、必要に応じて、ＣＭＰ法により絶
縁膜６１にコンタクトホールを形成する。ＫｒＦエキシ
マレーザ、ＡｒＦエキシマレーザ、Ｆ２エキシマレー
ザ、電子ビーム、Ｘ線等を利用したフォトリソグラフィ
ー技術を適用すると、一辺が０．２５ミクロン未満の矩
形のコンタクトホール、又は、直径が０．２５ミクロン
未満の円形のコンタクトホールを形成することができ
る。
【００８８】次いで、コンタクトホール内に導電体を充
填する。導電体の充填方法としては、バリアメタル６２
となる高融点金属やその窒化物の膜をコンタクトホール
の内壁に形成した後に、タングステン合金、アルミニウ
ム、アルミニウム合金、銅、銅合金などの導電体６３
を、ＣＶＤ法、ＰＶＤ法、めっき法などを利用して堆積
させる方法が好適である。ここで、絶縁膜６１の上面よ
りも高く堆積した導電体をエッチバック法やＣＭＰ法に
より除去してもよい。また、導電体の充填に先立って、
コンタクトホールの底部に露出したソース及びドレイン
領域の珪化物層の表面を窒化させてもよい。以上の工程
によりＳＯＩ層にＦＥＴ等のトランジスタを作り込むこ
とができ、図７（ｄ）に示す構造のトランジスタを有す
る半導体装置が得られる。
【００８９】ここで、ゲート電極に電圧を印加してゲー
ト絶縁膜下に広がる空乏層が埋め込み絶縁膜１４の上面
に届くように活性層（ＳＯＩ層）１０’の厚さ及び不純
物濃度を定めると、形成されたトランジスタは、完全空
乏型トランジスタとして動作する。また、空乏層が埋め
込み酸化膜１４の上面に届かないように活性層（ＳＯＩ
層）１０’の厚さ及び不純物濃度を定めると、形成され
たトランジスタは、部分空乏型トランジスタとして動作
する。
【００９０】
【発明の効果】本発明によれば、例えば、貼り合わせ基
板等の板部材を水平な状態でその片面に接触することな
く支持し、かつ、分離を効率的に進行させることができ
る。
【図面の簡単な説明】
【図１】本発明の好適な実施の形態に係る基板の製造方
法における多孔質層の形成工程を説明するための模式図
である。
【図２】分離装置に対する貼り合わせ基板の引渡しの様
子を示す図である。
【図３】分離装置における分離処理の第１段階の様子を
示す図である。
【図４】貼り合わせ基板を第１基板支持部から第２基板
支持部に渡す様子を示す図である。
【図５】分離装置における分離処理の第２段階の様子を
示す図である。
【図６】分離装置を上方から見た図である。
【図７】本発明の好適な実施の形態に係る基板の製造方
法を適用して製造され得る半導体基板を利用した半導体
装置の製造方法を示す図である。
【図８】第２基板支持部の変形例を示す図である。
【符号の説明】
１０ 第１の基板 １１ 単結晶Ｓｉ基板 １２ 多孔質Ｓｉ層 １３ 第１の非多孔質層 １４ 第２の非多孔質層 ２０ 第２の基板 ５０ 貼り合わせ基板 １０１ 第１基板支持部 １０２ 第２基板支持部
フロントページの続き (72)発明者 江田 光治 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内 (72)発明者 藤本 亮 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内 Ｆターム(参考） 5F048 AA04 AC04 BA14 BA15 BA16 BG05 5F052 KB04

Claims (24)

    【特許請求の範囲】
  1. 【請求項１】 分離層を有する板部材を水平に支持した
    状態で前記板部材を前記分離層の部分で分離する分離装
    置であって、 外周側面に凹部を有する板部材をその分離層で分離する
    ための流体を前記凹部に向けて噴射する噴射部と、 前記板部材の下面の中央部である第１領域と接触する一
    方で前記板部材の上面とは接触しないで前記板部材を支
    持する第１支持部と、 前記板部材の下面の中央部でもなく前記板部材の上面で
    もない前記板部材の第２領域とのみ接触して、前記板部
    材の水平方向の位置を規制しながら前記板部材を支持す
    る第２支持部と、 前記板部材の分離処理の第１段階では、前記第１支持部
    に前記板部材を支持させ、前記分離処理の第２段階で
    は、前記第２支持部に前記板部材を支持させる制御部
    と、 を備え、前記板部材の上面上に空間が確保された状態で
    分離処理を実施することを特徴とする分離装置。
  2. 【請求項２】 前記第２領域は、前記板部材の端部であ
    ることを特徴とする請求項１に記載の分離装置。
  3. 【請求項３】 前記板部材の上面上に空間が確保された
    状態とは、前記板部材の上面が支持部材と非接触の状態
    であることを特徴とする請求項１又は請求項２に記載の
    分離装置。
  4. 【請求項４】 前記第１支持部を回転させることにより
    前記板部材を水平面内で回転させる回転機構を更に備え
    ることを特徴とする請求項１乃至請求項３のいずれか１
    項に記載の分離装置。
  5. 【請求項５】 前記第２支持部は、前記板部材を静止さ
    せた状態で支持することを特徴とする請求項４に記載の
    分離装置。
  6. 【請求項６】 前記第１支持部及び前記第２支持部の少
    なくとも一方を移動させる駆動機構を更に備え、前記制
    御部は、分離処理の第１段階から第２段階に移行する際
    に、前記駆動機構を動作させることにより、前記第１支
    持部によって支持されていた板部材を前記第２支持部に
    支持させることを特徴とする請求項１乃至請求項５のい
    ずれか１項に記載の分離装置。
  7. 【請求項７】 前記噴射部から噴射される流体が前記板
    部材の分離層に打ち込まれるように、前記噴射部の位置
    を調整する位置調整機構を更に備えることを特徴とする
    請求項１乃至請求項６のいずれか１項に記載の分離装
    置。
  8. 【請求項８】 前記板部材は、円盤形状を有することを
    特徴とする請求項１乃至請求項７のいずれか１項に記載
    の分離装置。
  9. 【請求項９】 前記分離層は、陽極化成によって形成さ
    れた層であることを特徴とする請求項１乃至請求項８の
    いずれか１項に記載の分離装置。
  10. 【請求項１０】 前記分離層は、イオン注入によって形
    成された層であることを特徴とする請求項１乃至請求項
    ８のいずれか１項に記載の分離装置。
  11. 【請求項１１】 分離層と該分離層の上の移設層とを有
    するシード基板とハンドル基板とを貼り合わせて作成さ
    れた貼り合わせ基板を該分離層の部分で２枚の基板に分
    離する分離方法であって、 前記ハンドル基板が上側になるように前記貼り合わせ基
    板を請求項１乃至請求項１０のいずれか１項に記載の分
    離装置の前記第１支持部に支持させ、前記分離装置によ
    り前記貼り合わせ基板を前記分離層の部分で２枚の基板
    に分離することを特徴とする分離方法。
  12. 【請求項１２】 分離層を有する板部材を水平に支持し
    た状態で、流体を前記分離層に打ち込むことにより、前
    記板部材を前記分離層の部分で分離する分離方法であっ
    て、 外周側面に凹部を有する板部材の上面上に空間が確保さ
    れた状態で、前記板部材の下面の中央部である第１領域
    と接触する一方で前記板部材の上面とは接触しないで前
    記板部材を支持し、流体により前記板部材の外周部をそ
    の分離層の部分で分離する第１工程と、 前記板部材の上面上に空間が確保された状態で、前記板
    部材の下面の中央部でもなく前記板部材の上面でもない
    前記板部材の第２領域とのみ接触して前記板部材の水平
    方向の位置を規制しながら前記板部材を支持し、流体に
    より前記板部材の中央部を前記分離層の部分で分離する
    第２工程と、 を含むことを特徴とする分離方法。
  13. 【請求項１３】 前記第２領域は、前記板部材の端部で
    あることを特徴とする請求項１２に記載の分離方法。
  14. 【請求項１４】 前記板部材の上面上に空間が確保され
    た状態とは、前記板部材の上面が支持部材と非接触の状
    態であることを特徴とする請求項１２又は請求項１３に
    記載の分離方法。
  15. 【請求項１５】 前記第１工程では、前記板部材を水平
    面内で回転させながら前記板部材の前記分離層に流体を
    打ち込むことにより、前記板部材の外周部を前記分離層
    の部分で分離することを特徴とする請求項１２乃至請求
    項１４のいずれか１項に記載の分離方法。
  16. 【請求項１６】 前記第２工程では、前記板部材を静止
    させた状態で支持しながら前記板部材の中央部を前記分
    離層の部分で分離することを特徴とする請求項１５に記
    載の分離方法。
  17. 【請求項１７】 前記板部材は、円盤形状を有すること
    を特徴とする請求項１２乃至請求項１６のいずれか１項
    に記載の分離方法。
  18. 【請求項１８】 前記分離層は、陽極化成によって形成
    された層であることを特徴とする請求項１２乃至請求項
    １７のいずれか１項に記載の分離方法。
  19. 【請求項１９】 前記分離層は、イオン注入によって形
    成された層であることを特徴とする請求項１２乃至請求
    項１７のいずれか１項に記載の分離方法。
  20. 【請求項２０】 前記板部材は、分離層と該分離層の上
    の移設層とを有するシード基板とハンドル基板とを貼り
    合わせて作成された貼り合わせ基板であり、前記第１及
    び第２工程では、前記ハンドル基板が上側になるように
    前記貼り合わせ基板を支持することを特徴とする請求項
    １２乃至請求項１９のいずれか１項に記載の分離方法。
  21. 【請求項２１】 半導体基板の製造方法であって、 分離層と該分離層の上の移設層とを有するシード基板と
    ハンドル基板とを貼り合わせて、板部材としての貼り合
    わせ基板を作成する工程と、 前記ハンドル基板が上側になるように前記貼り合わせ基
    板を水平にした状態で、請求項１２乃至請求項１９のい
    ずれか１項に記載の分離方法を適用して前記貼り合わせ
    基板を前記分離層の部分で２枚の基板に分離する工程
    と、 を含むことを特徴とする半導体基板の製造方法。
  22. 【請求項２２】 半導体装置の製造方法であって、 請求項２１に記載の製造方法を適用して製造されたＳＯ
    Ｉ基板を準備する工程と、 前記ＳＯＩ基板のＳＯＩ層を素子分離して、素子分離さ
    れたＳＯＩ層にトランジスタを作り込む工程と、 を含むことを特徴とする半導体装置の製造方法。
  23. 【請求項２３】 前記トランジスタは、部分空乏型のＦ
    ＥＴであることを特徴とする請求項２２に記載の半導体
    装置の製造方法。
  24. 【請求項２４】 前記トランジスタは、完全空乏型のＦ
    ＥＴであることを特徴とする請求項２２に記載の半導体
    装置の製造方法。
JP2001157934A 2001-05-25 2001-05-25 板部材の分離装置及び分離方法 Withdrawn JP2002353081A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2001157934A JP2002353081A (ja) 2001-05-25 2001-05-25 板部材の分離装置及び分離方法
EP02011266A EP1261019A2 (en) 2001-05-25 2002-05-22 Plate member separating apparatus and method
KR1020020028641A KR20020090151A (ko) 2001-05-25 2002-05-23 판부재의 분리장치 및 분리방법
US10/152,830 US6833312B2 (en) 2001-05-25 2002-05-23 Plate member separating apparatus and method
TW091111121A TW569296B (en) 2001-05-25 2002-05-24 Plate member separating apparatus and method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001157934A JP2002353081A (ja) 2001-05-25 2001-05-25 板部材の分離装置及び分離方法

Publications (1)

Publication Number Publication Date
JP2002353081A true JP2002353081A (ja) 2002-12-06

Family

ID=19001722

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001157934A Withdrawn JP2002353081A (ja) 2001-05-25 2001-05-25 板部材の分離装置及び分離方法

Country Status (5)

Country Link
US (1) US6833312B2 (ja)
EP (1) EP1261019A2 (ja)
JP (1) JP2002353081A (ja)
KR (1) KR20020090151A (ja)
TW (1) TW569296B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011105100A1 (ja) * 2010-02-25 2011-09-01 株式会社ニコン 基板分離装置、ロードロック装置、基板貼り合わせ装置および基板分離方法

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2823373B1 (fr) * 2001-04-10 2005-02-04 Soitec Silicon On Insulator Dispositif de coupe de couche d'un substrat, et procede associe
JP2003017667A (ja) 2001-06-29 2003-01-17 Canon Inc 部材の分離方法及び分離装置
JP2003017668A (ja) * 2001-06-29 2003-01-17 Canon Inc 部材の分離方法及び分離装置
FR2851846A1 (fr) * 2003-02-28 2004-09-03 Canon Kk Systeme de liaison et procede de fabrication d'un substrat semi-conducteur
FR2888400B1 (fr) 2005-07-08 2007-10-19 Soitec Silicon On Insulator Procede de prelevement de couche
JP5013400B2 (ja) * 2006-09-29 2012-08-29 国立大学法人東北大学 塗布膜コーティング装置
US20080268753A1 (en) * 2007-04-24 2008-10-30 Tetsuya Ishikawa Non-contact wet wafer holder
US8178419B2 (en) 2008-02-05 2012-05-15 Twin Creeks Technologies, Inc. Method to texture a lamina surface within a photovoltaic cell
US8970820B2 (en) * 2009-05-20 2015-03-03 Nikon Corporation Object exchange method, exposure method, carrier system, exposure apparatus, and device manufacturing method
US8268645B2 (en) 2010-12-29 2012-09-18 Twin Creeks Technologies, Inc. Method and apparatus for forming a thin lamina
US8173452B1 (en) 2010-12-29 2012-05-08 Twin Creeks Technologies, Inc. Method to form a device by constructing a support element on a thin semiconductor lamina
US8536448B2 (en) 2010-12-29 2013-09-17 Gtat Corporation Zener diode within a diode structure providing shunt protection
US8435804B2 (en) * 2010-12-29 2013-05-07 Gtat Corporation Method and apparatus for forming a thin lamina
US8841161B2 (en) 2012-02-05 2014-09-23 GTAT.Corporation Method for forming flexible solar cells
US8916954B2 (en) 2012-02-05 2014-12-23 Gtat Corporation Multi-layer metal support
US8785294B2 (en) 2012-07-26 2014-07-22 Gtat Corporation Silicon carbide lamina
CN104303277B (zh) * 2012-12-21 2017-05-10 株式会社新川 覆晶黏晶机以及黏晶平台的平坦度与变形量补正方法
US9028628B2 (en) 2013-03-14 2015-05-12 International Business Machines Corporation Wafer-to-wafer oxide fusion bonding
US9058974B2 (en) 2013-06-03 2015-06-16 International Business Machines Corporation Distorting donor wafer to corresponding distortion of host wafer
US9929121B2 (en) * 2015-08-31 2018-03-27 Kulicke And Soffa Industries, Inc. Bonding machines for bonding semiconductor elements, methods of operating bonding machines, and techniques for improving UPH on such bonding machines

Family Cites Families (80)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2191513A (en) 1937-03-13 1940-02-27 William P Bigelow Bottle washer
US2517394A (en) 1945-02-19 1950-08-01 Pate Oil Company Apparatus for conditioning containers and the like
US3094207A (en) 1961-05-24 1963-06-18 Ajem Lab Inc Power washer and the like
US3489608A (en) 1965-10-26 1970-01-13 Kulicke & Soffa Ind Inc Method and apparatus for treating semiconductor wafers
GB1193267A (en) 1966-08-17 1970-05-28 Triplex Safety Glass Co Improvements in or relating to Laminated Transparent Assemblies
US3549446A (en) 1968-05-16 1970-12-22 Corning Glass Works Decal applying
GB1297954A (ja) 1969-05-01 1972-11-29
US3493155A (en) 1969-05-05 1970-02-03 Nasa Apparatus and method for separating a semiconductor wafer
US3730410A (en) 1971-06-16 1973-05-01 T Altshuler Wafer breaker
US3970471A (en) 1975-04-23 1976-07-20 Western Electric Co., Inc. Methods and apparatus for treating wafer-like articles
US4047973A (en) 1976-10-27 1977-09-13 Xerox Corporation Recovery of selenium and selenium alloys by hydraulic lathing
US4208760A (en) 1977-12-19 1980-06-24 Huestis Machine Corp. Apparatus and method for cleaning wafers
US4215928A (en) 1978-04-11 1980-08-05 Uniroyal Limited Apparatus for treating the surfaces of cylindrical objects in a number of sequential steps
JPS605530A (ja) 1984-04-25 1985-01-12 Hitachi Ltd 半導体ウエハ洗浄装置
JPS62229832A (ja) * 1986-03-31 1987-10-08 Canon Inc ２平板分離装置
JPS62230537A (ja) * 1986-03-31 1987-10-09 Canon Inc ２平板分離装置
US4850381A (en) 1988-02-01 1989-07-25 Rolf Moe Machine for stripping wafers
US4899581A (en) * 1988-02-19 1990-02-13 Massachusetts Institute Of Technology Method and apparatus for the quantitative measurement of adhesion of thin films
DE68914228T2 (de) 1988-09-30 1994-08-18 Daikin Ind Ltd Vorrichtung für die Trennung von Flüssigkeiten.
US4962879A (en) 1988-12-19 1990-10-16 Duke University Method for bubble-free bonding of silicon wafers
US5357645A (en) 1989-04-09 1994-10-25 System Seiko Co., Ltd. Apparatus for cleaning and drying hard disk substrates
US5100494A (en) * 1989-09-05 1992-03-31 Hughes Aircraft Company Structural bonding and debonding system
US5133284A (en) 1990-07-16 1992-07-28 National Semiconductor Corp. Gas-based backside protection during substrate processing
JP2608351B2 (ja) 1990-08-03 1997-05-07 キヤノン株式会社 半導体部材及び半導体部材の製造方法
EP0688048A3 (en) 1990-08-03 1996-02-28 Canon Kk Semiconductor substrate with SOI structure
JPH05275511A (ja) 1991-03-01 1993-10-22 Tokyo Electron Ltd 被処理体の移載システム及び処理装置
JP3194592B2 (ja) 1991-03-20 2001-07-30 ソニー株式会社 枚葉式ウェハー洗浄装置
US5255853A (en) 1991-04-02 1993-10-26 Ingersoll-Rand Company Adjustable fluid jet cleaner
DE69216292T2 (de) 1991-05-21 1997-06-05 Jack Fisher System und Verfahren zur Messung von mechanischen Eigenschaften von elastischen Materialien
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
US5661171A (en) 1992-07-02 1997-08-26 Oramed, Inc. Controlled release pilocarpine delivery system
CA2128968C (en) 1993-07-30 2000-05-02 Junsuke Yabumoto Bubble separating apparatus
JPH07211677A (ja) 1993-11-30 1995-08-11 M Setetsuku Kk 基板のスクラビング方法とその装置
JP3257580B2 (ja) 1994-03-10 2002-02-18 キヤノン株式会社 半導体基板の作製方法
US5934856A (en) 1994-05-23 1999-08-10 Tokyo Electron Limited Multi-chamber treatment system
JPH0878372A (ja) 1994-09-01 1996-03-22 Hitachi Ltd 有機物除去方法及びその装置
US6074442A (en) 1994-10-28 2000-06-13 Shin-Etsu Handotai Co., Ltd. Method of separating slice base mounting member from wafer and jig adapted therefor
US5849602A (en) 1995-01-13 1998-12-15 Tokyo Electron Limited Resist processing process
US5724803A (en) 1995-05-04 1998-03-10 Hubbell Incorporated Power supply chain with roller bar carrier
US5492469A (en) 1995-05-04 1996-02-20 Eaton Corporation Gaseous fuel burner and dual probe spark electrode therefor
US5482501A (en) 1995-05-04 1996-01-09 Frits; Benjamin D. Deer skinning apparatus
US5653247A (en) 1995-08-14 1997-08-05 D.I.S. Inc. Wheel cleaning assembly
KR0165467B1 (ko) 1995-10-31 1999-02-01 김광호 웨이퍼 디본더 및 이를 이용한 웨이퍼 디본딩법
JP3250722B2 (ja) 1995-12-12 2002-01-28 キヤノン株式会社 Ｓｏｉ基板の製造方法および製造装置
US5792709A (en) 1995-12-19 1998-08-11 Micron Technology, Inc. High-speed planarizing apparatus and method for chemical mechanical planarization of semiconductor wafers
JPH09181026A (ja) 1995-12-25 1997-07-11 Toshiba Corp 半導体装置の製造装置
JP2828027B2 (ja) * 1996-04-25 1998-11-25 日本電気株式会社 基板処理装置
JPH105704A (ja) 1996-06-25 1998-01-13 Speedfam Co Ltd ディスク形ワークの洗浄装置
US5944940A (en) 1996-07-09 1999-08-31 Gamma Precision Technology, Inc. Wafer transfer system and method of using the same
US5928389A (en) 1996-10-21 1999-07-27 Applied Materials, Inc. Method and apparatus for priority based scheduling of wafer processing within a multiple chamber semiconductor wafer processing tool
EP0840381A3 (en) 1996-10-31 1999-08-04 Sony Corporation Thin-film semiconductor device and its manufacturing method and apparatus and thin-film semiconductor solar cell module and its manufacturing method
KR19980033377A (ko) 1996-10-31 1998-07-25 이데이노부유끼 박막 반도체 소자와 그 제조 방법 및 제조 장치, 및 박막 단결정 반도체 태양 전지와 그 제조 방법
SG55413A1 (en) 1996-11-15 1998-12-21 Method Of Manufacturing Semico Method of manufacturing semiconductor article
US6054363A (en) * 1996-11-15 2000-04-25 Canon Kabushiki Kaisha Method of manufacturing semiconductor article
JP2877800B2 (ja) 1997-03-27 1999-03-31 キヤノン株式会社 複合部材の分離方法、分離された部材、分離装置、半導体基体の作製方法および半導体基体
SG68035A1 (en) 1997-03-27 1999-10-19 Canon Kk Method and apparatus for separating composite member using fluid
US5820329A (en) 1997-04-10 1998-10-13 Tokyo Electron Limited Vacuum processing apparatus with low particle generating wafer clamp
US6155909A (en) 1997-05-12 2000-12-05 Silicon Genesis Corporation Controlled cleavage system using pressurized fluid
AU8675798A (en) 1997-07-29 1999-02-22 Silicon Genesis Corporation Cluster tool method and apparatus using plasma immersion ion implantation
SG70141A1 (en) * 1997-12-26 2000-01-25 Canon Kk Sample separating apparatus and method and substrate manufacturing method
US6171982B1 (en) 1997-12-26 2001-01-09 Canon Kabushiki Kaisha Method and apparatus for heat-treating an SOI substrate and method of preparing an SOI substrate by using the same
US6071795A (en) * 1998-01-23 2000-06-06 The Regents Of The University Of California Separation of thin films from transparent substrates by selective optical processing
US5954888A (en) 1998-02-09 1999-09-21 Speedfam Corporation Post-CMP wet-HF cleaning station
US6122566A (en) 1998-03-03 2000-09-19 Applied Materials Inc. Method and apparatus for sequencing wafers in a multiple chamber, semiconductor wafer processing system
KR100303396B1 (ko) 1998-05-26 2001-11-30 윤종용 반도체장치제조용웨이퍼그라인딩장치
JP2000077286A (ja) 1998-09-02 2000-03-14 Canon Inc 試料の分離装置及び分理方法並びに基板の製造方法
JP2000100677A (ja) * 1998-09-25 2000-04-07 Canon Inc 試料の分離装置及び分離方法並びに基板の製造方法
JP2000124092A (ja) 1998-10-16 2000-04-28 Shin Etsu Handotai Co Ltd 水素イオン注入剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
TW484184B (en) * 1998-11-06 2002-04-21 Canon Kk Sample separating apparatus and method, and substrate manufacturing method
JP4343295B2 (ja) 1998-11-06 2009-10-14 キヤノン株式会社 試料の処理システム
JP2000150836A (ja) * 1998-11-06 2000-05-30 Canon Inc 試料の処理システム
US6672358B2 (en) * 1998-11-06 2004-01-06 Canon Kabushiki Kaisha Sample processing system
US6274224B1 (en) * 1999-02-01 2001-08-14 3M Innovative Properties Company Passive electrical article, circuit articles thereof, and circuit articles comprising a passive electrical article
JP2000223683A (ja) 1999-02-02 2000-08-11 Canon Inc 複合部材及びその分離方法、貼り合わせ基板及びその分離方法、移設層の移設方法、並びにｓｏｉ基板の製造方法
US6277234B1 (en) 1999-06-01 2001-08-21 Lucent Technologies, Inc. Method and apparatus for removing work pieces adhered to a support
FR2796491B1 (fr) 1999-07-12 2001-08-31 Commissariat Energie Atomique Procede de decollement de deux elements et dispositif pour sa mise en oeuvre
US6263941B1 (en) * 1999-08-10 2001-07-24 Silicon Genesis Corporation Nozzle for cleaving substrates
WO2001010644A1 (en) 1999-08-10 2001-02-15 Silicon Genesis Corporation Method and apparatus for cleaving a substrate
US6221740B1 (en) 1999-08-10 2001-04-24 Silicon Genesis Corporation Substrate cleaving tool and method
US6672031B2 (en) 2002-01-15 2004-01-06 Tse-Wei Huang Environment protective liner plank structure

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011105100A1 (ja) * 2010-02-25 2011-09-01 株式会社ニコン 基板分離装置、ロードロック装置、基板貼り合わせ装置および基板分離方法
US8932432B2 (en) 2010-02-25 2015-01-13 Nikon Corporation Substrate separating apparatus, load lock apparatus, substrate bonding apparatus, substrate separating method, and manufacturing method of a semiconductor apparatus
JP5733300B2 (ja) * 2010-02-25 2015-06-10 株式会社ニコン 基板分離方法、半導体装置の製造方法、基板分離装置、ロードロック装置、及び、基板貼り合わせ装置
KR101770009B1 (ko) * 2010-02-25 2017-08-21 가부시키가이샤 니콘 기판 분리 방법, 반도체 장치의 제조 방법, 기판 분리 장치, 로드 락 장치 및 기판 접합 장치

Also Published As

Publication number Publication date
US20020174959A1 (en) 2002-11-28
US6833312B2 (en) 2004-12-21
TW569296B (en) 2004-01-01
EP1261019A2 (en) 2002-11-27
KR20020090151A (ko) 2002-11-30

Similar Documents

Publication Publication Date Title
JP2002353081A (ja) 板部材の分離装置及び分離方法
KR100478685B1 (ko) 판부재의 분리장치 및 처리방법
US6376332B1 (en) Composite member and separating method therefor, bonded substrate stack and separating method therefor, transfer method for transfer layer, and SOI substrate manufacturing method
KR100483909B1 (ko) 부재의 분리방법 및 분리장치
EP0938129B1 (en) Composite member, its separation method, and preparation method of semiconductor substrate by utilization thereof
US6426270B1 (en) Substrate processing method and method of manufacturing semiconductor substrate
EP0940483A2 (en) Anodizing method and apparatus and semiconductor substrate manufacturing method
JP2002050749A (ja) 複合部材の分離方法及び装置
US6852187B2 (en) Method and apparatus for separating member
KR100481647B1 (ko) 시료의 분리장치 및 분리방법
JP2002075915A (ja) 試料の分離装置及び分離方法
JP3031904B2 (ja) 複合部材とその分離方法、及びそれを利用した半導体基体の製造方法
JP2003078118A (ja) 半導体部材の製造方法及び半導体装置の製造方法
JP2002016239A (ja) 基板の処理方法及び製造方法
JP2003017669A (ja) 部材の分離方法及び分離装置
JP2002075916A (ja) 試料の分離装置及び分離方法
JP2004099965A (ja) 陽極化成装置及び陽極化成方法、基板製造方法、並びに、基板処理装置及び基板処理方法
JPH11288860A (ja) 部材の分離方法及び半導体基板の製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080805