CN1150594C - 半导体产品的制造方法 - Google Patents

半导体产品的制造方法 Download PDF

Info

Publication number
CN1150594C
CN1150594C CNB971072868A CN97107286A CN1150594C CN 1150594 C CN1150594 C CN 1150594C CN B971072868 A CNB971072868 A CN B971072868A CN 97107286 A CN97107286 A CN 97107286A CN 1150594 C CN1150594 C CN 1150594C
Authority
CN
China
Prior art keywords
substrate
layer
porous
film
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB971072868A
Other languages
English (en)
Other versions
CN1190248A (zh
Inventor
坂口清文
米原隆夫
־
西田彰志
山方宪二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Publication of CN1190248A publication Critical patent/CN1190248A/zh
Application granted granted Critical
Publication of CN1150594C publication Critical patent/CN1150594C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76259—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along a porous layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28D—WORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1892—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof methods involving the use of temporary, removable substrates
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Sustainable Development (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Element Separation (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Photovoltaic Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

提供一种生产半导体产品的工艺，包括下列步骤，把膜粘接到具有多孔半导体层的衬底上，通过在剥离方向对膜施加力，在多孔半导体层从衬底上剥离该膜。

Description

半导体产品的制造方法
技术领域
本发明涉及半导体产品的制造工艺，该工艺能稳定的适于制造如半导体集成电路、太阳能电池、半导体激光器或发光二极管等的半导体器件。特别涉及具有分离衬底的步骤的半导体产品的制造工艺。
背景技术
半导体产品通常指半导体晶片、半导体衬底和各种半导体器件，并且包括利用半导体区制造半导体器件的元件和用做制造半导体器件的元件。
要考虑的这类半导体器件包括在绝缘体上设置的半导体层。
在绝缘体上形成单晶硅的技术称做绝缘体上形成硅(SOI)技术，该技术已广泛公知。现已进行了各种研究探索SOI引人注目的优点，SOI不能用制造常规的Si集成电路的体Si衬底得到。SOI技术的优点包括：
1.易于介质隔离，能够增加集程度；
2.优良的抗辐射性；
3.减少浮动电容，提高器件的工作速率；
4.省却了阱形成步骤；
5.防止了闩锁效应；并且
6.使利用薄膜技术制造全耗尽场效应晶体管成为可能。在Journal of Crystal Growth的63卷，No.3，pp429-590(1983)G.W.Cullen编辑的文章“非单晶绝缘体上的单晶硅”中作为专题详尽地讨论了SOI技术的优点。
近年来，已公开了许多报道关于提供能实现MOSFET的高工作速率和低功率消耗衬底的SOI技术(IEEE SOI conference 1994)。如果与在体Si晶片上制造器件的工艺相比，由于实行了非常简化的器件隔离步骤，使用SOI结构的半导体器件制造工艺可以有效地缩减。因此，如果从体Si衬底上制造MOSFET或IC的常规技术来看，特别是就晶片成本和工艺成本而论，使用SOI技术可显著地降低半导体器件的制造成本，更不必说这种半导体器件的显著特性。
假设提高驱动功率，全耗尽MOSFET很有希望获得高工作速率和低功率消耗。一般来说，MOSFET的阈值电压(Vth)由它的沟道部分的杂质浓度的函数决定，对于全耗尽(FD)MOSFET，耗尽层的特性受SOI膜厚度影响。因此，要严格控制SOI膜的厚度，以改善制造LSI的成品率。
同时，特别是就高工作速率和发光而论，由化合物半导体形成的器件显示出优良的的特性，这是硅器件所无法比拟的。这种器件目前是在GaAs或类似的化合物制成的化合物半导体衬底上外延生长形成的。然而，化合物半导体衬底成本很高并且机械性能不够强，所以不适于生产大晶片。
因此，现已研究在Si晶片上进行异质结外延生长形成化合物衬底，这种衬底便宜、机械强度高并且适于生产大晶片。
关于形成SOI衬底的研究在七十年代就已引人注目。最初，关注的是在蓝宝石衬底(SOS：蓝宝石上形成硅)上进行外延生长制造单晶硅的技术，即通过多孔氧化硅(FIPOS)完全隔离和氧离子注入技术制造SOI结构。FIPOS方法包括以下步骤：通过质子/离子注入(Imaietal.，J.Crystal Growth，Vol.63，547(1983))或外延生长和构图，P型单晶硅Si衬底上形成隔离的N型Si层；通过在HF溶液中阳极化仅将P型硅Si衬底转变(transform)成多孔衬底；从表面上遮蔽Si岛(island)；然后通过加速氧化对N型Si岛进行介质隔离。然而，该技术也存在一个问题，在制造器件的工艺之前限定隔离的Si区，限制了器件设计的自由度。
氧离子注入法也称做SIMOX法，是由K.Izumi首次提出的。使用该技术，注入到Si晶片中的氧离子浓度为1017-1018/cm2，然后在氩气/氧气的气氛中在约1,320℃的高温下对Si晶片退火。结果，注入的氧离子与Si原子化学地结合产生硅氧化层，该层的中心对应于注入离子的射程(Rp)的深度。在此情况下，通过氧离子注入变为非晶硅状态的Si氧化层的上部分再结晶产生单晶Si层。而表面Si层显示出高达105/cm2的缺陷率，目前的技术发展通过选择约4×1017/cm2的氧注入速率，可以将缺陷率降到约102/cm2。然而，如果表面Si层的结晶度和Si氧化层的膜质量分别保持在所需的级别，那么能量注入和离子注入的允许范围受到限制，因此表面Si层和掩埋的Si氧化物(BOX；掩埋的氧化物)的膜厚度只能取有限的数值。换句话说，损耗氧化或外延生长的工艺为形成具有所需厚度的表面Si层必不可少的工艺。反过来，由于该工艺的本征反型效应，产生了膜厚不均匀的问题。
也有报道称SIMOX在Si氧化层中可产生有缺陷的Si氧化区，称做管道(pipes)。引起这种现象的可能原因之一是如灰尘等的异物在离子注入期间进入层中。由于有源层和下面的衬底之间的漏电流，使管区中产生的器件显示出特性下降。
SIMOX技术使用大量的离子，其量远大于常规半导体工艺中使用的量，因此，如果使用专门设计的装置，离子注入工艺需要很长时间。由于离子注入工艺一般借助具有预定流速的电流的离子束光栅扫描或分散离子束来进行，所以生长大晶片需要很长时间。此外，在高温下生长大晶片时，晶片内温度分布不均匀会使特性退化(slip)问题变得更严重。由于SIMOX工艺要求使用高达1,320℃的非常高的温度，这在常规Si半导体工艺中是观察不到的，如果要预备大晶片，温度分布不均匀的问题会变得更严重，除非非常有效的装置不能实现。
除了以上介绍的形成SOI已知技术之外，最近提出了将单晶Si衬底粘接到已进行热氧化的另一单晶Si衬底上产生SOI结构的技术。该方法要求具有均匀厚度的有源层形成在器件上。特别是，厚度为几百微米的单晶Si衬底要制作薄至几微米或更小。减薄单晶Si层已知有三种技术：
(1)抛光
(2)局部等离子腐蚀
(3)选择性腐蚀
借助以上的抛光技术(1)很难获得均匀的膜厚度。特别是，当膜要减薄到亚微米数量级时，膜厚度的偏差大到百分之几十，使得该技术不可行。对于具有大直径的晶片，该问题尤其显著。
技术(2)一般与技术(1)结合使用。具体地说，通过技术(1)将膜厚减薄到约1到3μm，通过在许多点处观察膜厚度来决定膜厚度的分布。然后，在用直径为几微米的SF6颗粒等离子扫描对膜进行腐蚀操作，校正膜厚度的分布，直至达到所需的膜厚度。有报道称通过该技术可以将膜厚度限制在约±10μm或更小。然而，该工艺也存在不足，如果在等离子腐蚀期间衬底上有颗粒状异物存在，当腐蚀操作结束时，它们充当了大量的腐蚀掩模，在衬底上形成突起。
此外，由于腐蚀操作后衬底表面很粗糙，所以在等离子腐蚀结束后，在表面上进行接触抛光(touch-polishing)操作，仅在接触抛光操作期间进行控制。然后，由于抛光引起的膜厚度问题再次出现。再者，一般含有硅胶(colloidal silica)的抛光剂用于抛光操作，因此抛光剂直接摩擦制成有源层的层，所以产生划破和/或变形。当处理大晶片时，由于等离子腐蚀操作的周期的延长与待处理的晶片表面积成函数关系，所以工艺的产量明显下降。
技术(3)利用用于待减薄衬底的膜构形，包括适于选择性地腐蚀一或多层膜。例如，假设含有多于1019/cm3的P+型Si薄层和P型Si薄层通过外延生长依次生长在P型衬底上形成第一衬底，然后将其粘接在第二衬底上，在两者之间插有绝缘层，绝缘层一般为氧化膜，通过摩擦和抛光首先使第一衬底的背表面变得足够薄。随后，通过选择性腐蚀上面的P型层露出P+层，然后选择性腐蚀P+层P露出型衬底，形成SOI结构。该技术在Maszara的报告中有详尽的讨论(W.P.Maszara，J.Electrochem.Soc.，Vol.138，341(1991))。
虽然选择性腐蚀可以有效的产生具有均匀膜厚度的薄膜，但也存在以下不足。
--选择性腐蚀速率不另人满意，很低，至多102。
--由于腐蚀操作产生粗糙表面，所以腐蚀操作后需要进行接触抛光以平滑表面。因此，随着抛光的进行，膜厚度不再均匀。特别是，当抛光操作由操作周期控制时，由于抛光速率不同时刻变化很大，所以很难严格控制操作。因此，当形成薄至100nm的极薄SOI层时，该问题变得不可忽略。
--由于使用在重掺杂B的Si层上进行离子注入和外延或异质结外延生长的膜形成技术，所以产生的SOI层显示出较差的结晶度。此外，相对于常规Si晶片，衬底的粘接表面显示出较差的平整度(C.Harendt，et al.，J.Elect.Mater.Vol.20，267(1991)，H.Baumgart，et al.，Extended Abstractof ECS first International symposium of WaferBonding，pp-773(1991)，C.E.Hunt，Extended Abstract of ECS firstInternational symposium of Wafer Bonding，pp-696(1991))。再者，选择性腐蚀技术的选择很大程度上取决于含在衬底中的如硼等的杂质之间的浓度差异和杂质沿衬底的深度的浓度分布的陡峭程度。因此，如果在高温下进行粘接退火以改善层的粘接强度，并且外延生长也在高温下进行，以增强SOI层的结晶度，那么沿深度的杂质浓度分布变得平坦，减小了腐蚀操作的选择性。简单地说，改善腐蚀的选择性和结晶度与提高粘接强度的要求相冲突，不能同时满足。
在这些情况下，本发明的发明人在日本专利申请特许公开No.5-21338中提出一种制造半导体产品的新颖方法。根据该发明，提出的方法的特征在于以下步骤：在多孔单晶半导体区上设置无孔单晶半导体区，将其上有绝缘材料的表面粘接到所述多孔单晶半导体区的对应表面上，随后腐蚀除去所述多孔单晶半导体区，由此形成半导体产品。
本发明的发明人T.Yonehara等人也报道了均匀膜厚度和结晶度的，粘接优良的SOI，其能够进行批量生产(T.Yonehara et al.，Appl.Phys.Lett.Vol.64，2108(1994))。现在，结合附图的图16A到16C概括性地介绍制造粘接的SOI的方法。
提出的方法使用第一Si衬底901上形成的多孔层902作为要腐蚀的层。通过外延生长在多孔层902上形成无孔单晶Si层903，将其粘接在第二衬底904上，Si氧化层905夹在其中(图16A)。然后，通过从背侧上刮掉第一衬底，在第一衬底的整个表面上露出多孔Si层(图16B)。然后通过一般含有KOH或HF+H2O2的选择性腐蚀溶液将露出的多孔Si腐蚀掉(图16C)。由于相对于腐蚀体Si层(无孔单晶Si层)，该技术腐蚀多孔Si层的选择性腐蚀率高达几十万，预先形成在多孔层上的无孔单晶Si层生长到第二衬底上，形成SOI衬底，并且不会减小无孔单晶Si层的厚度。因此，在外延生长步骤期间，可以决定SOI衬底的均匀的膜厚度。根据Sato等人的报道，由于适于常规半导体工艺的CVD系统可以用做外延生长，所以可实现高达100nm±2％的均匀膜厚度。此外，外延的Si层显示出约为3.5×102/cm2优良的结晶度。
如上所述，由于任何常规选择性腐蚀技术的选择性很大程度取决于衬底内含有的杂质的浓度差异和杂质沿衬底的深度的浓度分布的陡峭程度，因此热处理的温度(用于粘接、外延生长、氧化等等)限制为至多800℃，是由于在该温度限以上杂质浓度分布变得平缓。另一方面，提出的腐蚀技术的腐蚀速率主要由多孔层和体层之间的结构差异决定，所以不能对热处理进行这种严格的限制，可以使用高达1,180℃的温度。现已公知，在粘接操作之后进行热处理工艺可以显著地提高晶片间的粘接强度，并能减小粘接界面上产生的空隙的尺寸和数量。此外，由于选择性腐蚀操作依赖于多孔层和体层之间的结构差异，粘附到多孔Si层上的微小颗粒不会有害地影响膜厚度的均匀性。
然而，通过粘接工艺制造的半导体衬底不可避免地要求至少两个晶片作为初始材料，其中一个在抛光和腐蚀过程中基本上被浪费掉，毫无收获地消耗掉了有限的自然资源。换句话说，除了能增强工艺的可控程度并改善厚度的均匀性以外，还要求SOI制造工艺能实现低成本和经济的可行性。
换个角度说，制造高质量的SOI衬底的工艺要求包括优良的再现性、通过重复使用相同地晶片提高节约能源的能力，和低制造成本。
在这种情况下，本发明的发明人在日本专利申请特许公开No.7-302889中公开了一种制造半导体衬底的工艺，其中两个衬底粘接在一起，粘接的衬底在多孔层处分开，去掉其余的多孔层后，可以重新使用分开的一个衬底。下面结合图17A和17C介绍该公开工艺的一个例子。
第一Si衬底1001的表面层制成多孔态形成多孔层1002，然后单晶Si层1003形成在其上。该第一Si衬底上的单晶Si层粘接到第二Si衬底1004的主表面上，绝缘层1005夹在两者之间(图17A)。然后晶片在多孔层处分开(图17B)。选择性地除去第二衬底表面上露出的多孔Si层，形成SOI衬底(图17C)。去掉多孔层后，可以再次使用第一衬底1001。
在日本专利申请特许公开No.7-302889公开的以上工艺中，相对于无孔硅层，利用了多孔硅层的易碎性将衬底分开，能够在半导体工艺中再次使用已使用过的衬底，以降低生产成本。
日本专利申请特许公开No.8-213645中公开了一种工艺，其中用于太阳能电池的光电转换部分的半导体层形成在多孔Si层上，之后在多孔层处将半导体层分开，再次使用具有多孔硅层的衬底。在日本专利申请特许公开No.8-213645公开的工艺中，将半导体层用粘合剂固定到紧固的夹具(rigid jig)上，具有形成的多孔硅层的硅衬底固定到另一个紧固的夹具上，之后，分别从相反的方向拉夹具，将半导体层与多孔层分离。在该方法中，要求力能在一个行程(stroke)中将夹具与晶片的整个表面分离。由于所需的拉力与晶片直径的平方成正比，所以晶片直径越大用于分离所需的拉力越大。此外，由于力的控制的灵活性较低并且很困难，所以不容易在所需的区域进行分离。
在制造太阳能电池的过程中，从制造成本的角度看，用于元件的衬底最好比较廉价。一般来说，适用硅作为半导体构成太阳能电池。对于硅，从光电转换效率的角度看，单晶硅最合适。然而，对于较大面积的电池和较低的电池制造成本来看，非晶硅更有利。近些年来，已对多晶硅进行了研究，以得到如非晶硅的低制造成本，和如单晶硅的高能量转换效率。
然而，在使用非晶硅和多晶硅的常规方法中，由于晶体块被切成衬底片，所以衬底的厚度限制在至少0.3mm。该厚度远大于有效地吸收光能所需的厚度。因此，没有有效地利用材料。为了降低制造成本，还需要减小厚度。近来，公开了使用旋转(spinning)形成硅薄片的方法，其中将融化的硅液滴引入到模具中形成薄片。在该方法中，得到的薄板的厚度约为0.1到0.2mm，但对于所需的厚度(20μm到50μm)仍然很厚。
在公开的另一个方法中，将生长在单晶硅衬底上并从衬底上分离(剥离)的薄外延层用于太阳能电池，得到更高的能量转换效率和更低的制造成本，(Milness，A.G.and Feucht D.L.：“Peeled FilmTechnology Solar Cells”，IEEE Photovolatic Specialist Conference，p.338，1975)。在该方法中，在作为衬底的单晶硅层和生长的外延层之间形成中间层SiGe，异质结外延生长后，通过选择性融化中间层剥离生长层。然而，由于晶格常数的差异在生长界面产生缺陷，并由于使用不同的材料，在制造成本方面通常异质结外延生长并不有利。
USP4,816,420公开了一种制造薄晶体太阳能电池的工艺。在该工艺中，在晶体衬底上通过掩模形成片形晶体，通过选择性外延生长和以后的生长，所得片与衬底分离。在该方法中，掩模的开口为线形，通过选择性外延生长和横向生长，由线形引晶生长晶体，利用晶体的解离(cleavage)机械地剥离晶片。因此，线晶粒的尺寸大于某个限制，晶片与衬底接触面越大越易于在剥离操作中发生晶片破裂。特别是，在更大面积的太阳能电池的制造中，既使在最小的开口线宽度(实际上约1μm)几毫米到几厘米或更大的线长度，该方法仍不适用。
本发明的发明人在日本专利申请特许公开No.6-45622中公开了一种太阳能电池的制造工艺，其中通过阳极氧化在硅晶片表面上形成多孔的硅层，剥离多孔的硅层并固定到金属基板上，在多孔层上形成外延层，得到具有优良特性的薄膜晶体太阳能电池。然而，由于在高温下处理金属基板，因此外延层会粘污杂质，所以该方法并不另人满意。
日本专利申请特许公开No.5-211128中公开了另一种工艺，使用与以上提到的多孔层不同但功能类似的气泡(bubble)层分离衬底。在该工艺中，通过离子注入在硅衬底内形成气泡层，通过热处理在气泡层内产生晶体重新排列和气泡的合并，在气泡层剥除硅衬底的表面区(称做薄半导体膜)。在该特许公开中的薄半导体膜是指没有或存在极少注入离子的体Si的最外区。
然而，该工艺仅在晶体重新排列和气泡的合并的温度下有效地进行。但创造离子注入条件和优化该工艺的热处理并不容易。
发明内容
本发明的目的在于提供一种制造半导体产品的工艺，包括分离衬底，其中部分分离的衬底重新作为半导体产品的材料使用的步骤。
根据本发明的一个方案，提供一种生产半导体产品的方法，包括提供具有表面的半导体衬底；以第一电流密度阳极氧化所述半导体衬底，从而邻近所述表面形成具有第一孔隙率的第一多孔半导体层；以高于所述第一电流密度的第二电流密度阳极氧化所述衬底，从而邻近所述第一多孔半导体层与所述表面相对形成具有第二孔隙率的第二多孔半导体层，第二孔隙率大于所述第一孔隙率；粘接柔性膜到所述半导体衬底上；以及通过在剥离方向给所述柔性膜的边缘施加力，在所述第二多孔半导体层处从所述衬底上剥离所述第一多孔半导体层；从而使所述第一多孔半导体层转移到所述柔性膜上。
根据本发明的另一个方案，提供一种生产半导体产品的方法，包括提供具有表面的第一半导体衬底；以第一电流密度阳极氧化所述第一半导体衬底，从而邻近所述表面形成具有第一孔隙率的第一多孔半导体层；以高于所述第一电流密度的第二电流密度阳极氧化所述第一半导体衬底，从而邻近所述第一多孔半导体层与所述表面相对形成具有第二孔隙率的第二多孔半导体层，第二孔隙率大于所述第一孔隙率；在所述第一多孔半导体层上形成无孔半导体层；粘接柔性膜到所述第一半导体衬底上，并且；通过在剥离方向给所述柔性膜的边缘施加力，在所述第二多孔半导体层处从所述第一半导体衬底上剥离所述无孔半导体层；从而使所述无孔半导体层转移到所述柔性膜上。
根据本发明的再一个方案，提供一种生产半导体产品的方法，包括提供具有表面的第一半导体衬底；以第一电流密度阳极氧化所述第一半导体衬底，从而邻近所述表面形成具有第一孔隙率的第一多孔半导体层；以高于所述第一电流密度的第二电流密度阳极氧化所述第一半导体衬底，从而邻近所述第一多孔半导体层与所述表面相对形成具有第二孔隙率的第二多孔半导体层，第二孔隙率大于所述第一孔隙率；在所述第一多孔半导体层上形成无孔半导体层；粘接柔性膜到所述第一半导体衬底上；通过在剥离方向给所述柔性膜的边缘施加力，在所述第二多孔半导体层处从所述第一半导体衬底上剥离所述无孔半导体层；以及把所述剥离的无孔半导体层粘接到第二衬底上；从而使所述无孔半导体层转移到所述第二衬底上。
通过分离无孔半导体层和从第一衬底上除去剩下的多孔层重新恢复的衬底，可再次用做本发明中第一衬底的材料。在实施例中多孔层与分离的衬底也可以重新使用。
在本发明的制造半导体产品的工艺中，利用多孔半导体层的易碎性分离衬底。此外，在本发明中，在将膜与衬底剥离的方向内对膜施加力，在多孔层处分离膜。从衬底的边缘将剥离力集中在剥离部分的前面逐渐地将膜剥离，这样可容易地进行衬底的分离，而常规方法中的简单的机械分离会造成晶片的破裂。在本发明的方法中，晶片极少破裂。
由于在本发明中仅利用多孔层的易碎性，不会出现如热处理中气泡的合并的复杂物理现象。因此，可以简单的方式有效的剥离衬底。
根据本发明，衬底上的一层或多层可由衬底转移到膜上。该方法适用于各种应用。
此外，本发明制造半导体产品的工艺重复地使用衬底，有效地利用了材料，使如SOI衬底和太阳能电池的半导体产品成本降低。
附图说明
图1A、1B、1C和1D为介绍本发明的实施例的示意分布图。
图2A、2B、2C、2D和2E为介绍本发明的另一实施例的示意分布图。
图3A、3B、3C和3D为介绍本发明再一的实施例示意分布图。
图4为介绍本发明又一的实施例示意分布图。
图5A、5B、5C、5D、5E、5FA、5FB、5GA和5GB为介绍本发明再一的实施例示意分布图。
图6A、6B、6C、6D、6EA、6EB、6FA和6FB为介绍本发明再一的实施例示意分布图。
图7A、7B、7C、7D、7E、7FA、7FB、7GA和7GB为介绍本发明再一的实施例示意分布图。
图8A、8B、8C、8D、8E、8FA、8FB、8GA和8GB为介绍本发明再一的实施例示意分布图。
图9A、9B、9CA、9CB、9CC、9DA、9DB和9DC为介绍本发明再一的实施例示意分布图。
图10为使用本发明的半导体产品工艺制备的太阳能电池的结构示意分布图。
图11为根据本发明的工艺制备的太阳能电池的工艺图。
图12为根据本发明的工艺制备的太阳能电池的另一工艺图。
图13为在根据图12的工艺制造的在多孔层上形成的GaAs/AlGaAs薄膜太阳能电池的结构示意分布图。
图14为根据本发明的工艺制备的太阳能电池的工艺图。
图15为根据本发明的工艺制备的太阳能电池的另一工艺图。
图16A、16B和16C为介绍现有技术工艺的示意分布图。
图17A、17B和17C为介绍另一现有技术工艺的示意分布图。
具体实施方式
现在就进行本发明的优选方式和不同阶段详细的介绍本发明。然而，本发明并不受此限制，本发明覆盖用于本发明的目的来实现本发明的其它任何方式。
[多孔半导体层]
适合多孔半导体层的材料为硅(Si)。多孔Si首先由研究电抛光半导体材料工艺的Uhlir等人在1956年发现的(A.Uhlir，Bell Syst.Tech.J.卷.35，333(1956))。在HF溶液中通过Si衬底的阳极氧化制备多孔Si。Unagami报道了他关于Si阳极氧化工艺中Si的溶解反应的研究结果，Si阳极氧化需要存在空穴，反应以下面介绍的方式进行(T.Unagami，J.Electrochem.Soc.Vol.127，476(1980))。
或
其中e+和e-分别代表空穴和电子，n和λ代表溶解单晶Si原子所要求的空穴数。报道称当满足条件n＞2或λ＞4时，形成多孔Si。
虽然可从上面得出结论在空穴存在的条件下P型Si可制作成多孔，而N型Si不能制作成多孔，实际上，在某种条件下，N型和P型都能变成多孔。
根据本发明，可以通过在一般HF溶液中阳极氧化单晶硅衬底形成单晶多孔硅。多孔硅层呈现海绵结构，其中孔径为10-1-10nm的孔按10-1-10nm的间隔排列。与等于2.33g/cm3的单晶硅密度相比，在50％-20％之间改变HF溶液的浓度，和/或改变电流密度时，多孔硅的密度可以在2.1-0.6g/cm3之间变化。换言之。多孔硅的孔隙度是可变的。尽管可使多孔硅的密度小于单晶硅密度的一半，但它仍能保持单晶硅的性质，所以可以在多孔硅层上外延生长单晶硅层。
由于多孔硅层内部含有大量的空隙，所以多孔硅层的密度小于单晶硅层密度。因而，多孔硅层相对其所占体积来说具有相当大的表面积。这意味着可以比正常腐蚀普通单晶硅层快得多的速率腐蚀多孔硅层。尽管多孔硅层的机械强度随其孔隙率变化，但估计可能低于体硅，例如，如果多孔硅层的孔隙率为50％，则假定其机械强度约为可比的体硅层的一半是可靠的。换言之，在对通过键合一对衬底形成的晶片加压力、张力或剪切应力时，设置于其间的多孔硅层会首先损坏。如果该层的孔隙度较大，则只用一点力它便会损坏。在本发明中，通过在阳极氧化期间改变电流密度，可在不同孔率的层中形成多孔层。反之，通过在Si衬底的一面上形成高浓度杂质层并阳极化(anodizing)该面，形成的多孔层的厚度大于高浓度杂质层。
有报道称通过注入氦离子或氢离子并热处理特别是离子注入的区域，在体Si的部分中形成直径为几到十几纳米的微腔(micro-cavities)，微腔的密度可达1016-1017/cm2(参见A.Van Veen，C.C.Griffioen和J.H.Evans，Mat.Res.Soc.Symp.Proc.107(1988，Material Res.Soc.Pittsburgh，Pennsylvania)p.449)。近来，进行了许多研究工作利用微腔组(group)作为吸收剂吸收金属杂质。
在V.Raineri和S.U.Campisano进行的实验中，将氦离子注入到体Si的衬底中，然后加热在其中形成微腔组，并随后进行氧化处理，再在衬底中形成槽，露出微腔组的侧边。他们称选择性地氧化微腔组，产生掩埋的Si氧化层，显示出SOI结构(V.Raineri和S.U.Campisano Appl.Phys.Lett.66(1995)p.3654)。然而，他们使用的技术将表面Si层和掩埋的Si氧化层的厚度限制在可允许形成的微腔裙，释放在氧化时体积增加引起的应力，形成槽的操作对于选择性氧化很必要，所以SOI结构不能在衬底的整个表面上形成。本发明的多孔半导体层包括具有微腔或微气泡的层。
[膜]
本发明使用的膜包括如聚酰亚胺膜、导电树脂膜的粘合剂树脂膜、导电金属膜、通过光能、电射线加热或类似的作用改变粘附性的膜、含玻璃纤维的铝箔膜，但不仅限于此。具体的例子为DuPont Co.，生产的Tefzel膜，Scotch Co.，生产的铝箔玻璃纤维带(No.363)和热阻铝箔带(No.433)，Nitto Denko Co.，生产的释放带(releasetapes)(No.3200A，NO.31RH，和BT-315)。为了将膜粘接到衬底上，如果粘接力不够，可使用粘合剂增加粘附力。粘合剂包括如环氧型粘合剂、蜡、SOG(旋涂玻璃)等的树脂型粘合剂。可用导电膏树脂部分代替粘合剂，可加热导电膏树脂部件除去挥发性部分。
本发明的膜厚度的选择取决于使用的膜的材料和性质，优选5μm到3cm，最后为10μm到1cm。
[无孔半导体层]
为实现本发明的目的，本发明中的无孔半导体层最好由选自单晶Si、多晶硅、无定形硅，和如GaAs、Inp、GaAsP、InAs、AlGaSb、InGaAs、ZnS、CdSe、CdTe和SiGe等的化合物半导体等的材料形成。能够用于本发明的的无孔半导体层实质上可以含有一个或多个如FET(场效应晶体管)的半导体元件。
[第一衬底]
为实现本发明的目的，可通过在硅衬底中多孔硅层上形成无孔半导体层来制备，或通过在具有无孔半导体衬底的硅衬底的部分中形成多孔硅层来制备。
此外，第一衬底不仅包括具有产生微气泡的离子注入层形成其内的硅衬底和无孔半导体层，也包括附加有如氮化膜和氧化膜的绝缘层的衬底、具有外延的半导体层和形成在硅衬底和随后将离子注入到硅衬底中形成的离子注入层上的绝缘层的衬底、具有形成在硅衬底和随后离子注入形成的离子注入层上的无孔半导体层的衬底，及类似的衬底。
本发明中在多孔层上形成硅层的外延生长法包括热CVD、LPCVD、溅射、等离子CVD、光辅助(photo-assisted)CVD，和液相生长。
在如热CVD、LP CVD、溅射、等离子CVD、光辅助CVD的气相生长中，源气一般包括如SiH2Cl2、SiCl4、SiH4、Si2H6、SiH2F2和Si2F6的硅烷和卤化硅烷。要得到以上源气，加入氢气(H2)载体气体中或用于形成还原气氛。源气与氢气的比例选择取决于形成层的方法、源气的种类，和层形成条件，优选范围1∶10到1∶1000(引入的流速比例)，最好为1∶20到1∶800。
在液相生长中，在H2或氮气气氛中，硅溶解在如Ga、In、Sb、Bi和Sn的溶剂中，通过逐渐冷却溶剂或在溶剂中产生温差进行外延生长。
在多孔层上形成化合物半导体层，可使用MOCVD、MBE、液相生长或类似方法。晶体生长的原材料的选择取决于化合物半导体的种类和生长方法。例如，对于形成GaAs，在MOCVD中使用Ga(CH3)3、AsH3、Al(CH3)3、或类似物。在液相生长中，将As或As和Al溶解在Ga中作为溶剂进行液相生长。
在本发明的外延生长中，温度和压力的选择取决于形成工艺和源气。在通常的热CVD的硅生长中，温度优选范围约800℃到1250℃，最好从850℃到1200℃。在液相生长中，温度取决于溶剂，温度的优选范围为600℃到1050℃。在用Ga作溶剂的GaAs生长中，温度的优选范围为650℃到850℃。在通过MOCVD的GaAs生长中，温度的的优选范围为650℃到900℃。在如等离子CVD的低温工艺中，温度的优选范围为200℃到600℃，最好从200℃到500℃。除了MBE，压力优选范围为10-1Torr到760Torr，最好从10-2Torr到760Torr。在MBE中，抽真空压力优选不高于10-5Torr，最好不高于10-6Torr。
[第二衬底]
为实现本发明的目的，无孔半导体层生长其上的第二衬底包括如单晶硅衬底的半导体衬底、具有如氧化膜(包括热氧化膜)和氮化膜的绝缘膜的衬底、如氧化硅玻璃衬底和玻璃衬底的透光衬底、金属衬底、如矾土的绝缘衬底，以及类似的衬底。第二衬底的适当选择取决于半导体产品的应用领域。
[无孔半导体层和第二衬底的粘接]
在本发明中，以上提到的膜上的无孔半导体层粘接到第二衬底上得到无孔半导体层置于其内的多层结构。在本发明中，具有无孔半导体层置于其内的多层结构不仅包括膜上与第一衬底分离的无孔半导体层直接粘接到第二衬底的结构，也包括在无孔半导体层表面上形成的氧化膜、氮化膜，或类似膜粘接到第二衬底的结构。即，具有无孔半导体层置于其内的结构是指无孔半导体层设置在多层结构中膜或支撑件(support member)内的多层结构。
例如，在室温下，使两个粘接面变得平坦，将两者相互紧密接触，从而将无孔半导体层和第二衬底粘接在一起。阳极粘接、按压，或热处理都可以形成更牢固的粘接。
[除去多孔层]
通过把第一衬底与第二衬底键合在一起制备的多层结构沿多孔硅层分离，之后，可以根据多孔硅层机械强度低和表面积大的事实，选择性地除去留在衬底上的残留多孔硅层。选择性除去残留多孔硅层的方法包括如研磨和抛光的机械法、使用腐蚀溶液的化学刻蚀法，和离子刻蚀法(如反应离子刻蚀)。
可用于利用腐蚀液选择性地除去多孔硅层的腐蚀液，除可用49％的氢氟酸和30％的过氧化氢水溶液的混合液外，还包括：氢氟酸，氢氟酸中加乙醇的混合液，氢氟酸中加乙醇和过氧化氢的混合液，缓冲氢氟酸，缓冲氢氟酸中加乙醇的混合液，缓冲氢氟酸中加过氧化氢的混合液，缓冲氢氟酸中加乙醇和过氧化氢的混合液，及氢氟酸、硝酸和乙酸的混合液。
具有转移的无孔半导体层的半导体产品最好在含氢气氛中进行热处理，随后，选择性地去除多孔硅层，以提高无孔半导体层的平整度。
下面参考附图具体地介绍本发明的实施例。
实施例1
本实施例中的半导体产品的工艺包括以下步骤：至少在衬底的一个主表面上形成多孔层，将膜粘接到多孔层的表面，并在多孔层处分离衬底侧和膜侧。下面参考图1A到1D介绍工艺。
多孔Si层102形成在第一单晶Si衬底101的主表面(图1A)。在多孔Si层的表面，用粘合剂将柔性粘膜103或柔性膜粘接在多孔Si层的表面(图1B)。当然，在本实施例和以后介绍的其它实施例中，用导电膏粘接膜。然后，将柔性膜从第一单晶Si衬底101上剥离，从而在多孔Si层处将衬底侧和膜侧分离(图1C)。因此薄多孔Si膜与Si衬底101分离(图1D)。膜103上的多孔Si层102适用于如光发射元件和气体吸附传感器等的不同用途。
除去剩余的多孔Si层后，第一单晶Si衬底101可作为衬底重复使用。如果第一单晶Si衬底101的表面变得非常粗糙，那么在重新使用前，处理表面以平整化。
实施例2
在该实施例中的工艺包括以下步骤：至少在第一衬底的一个主表面上形成多孔层，将膜粘接到无孔层的表面，并在多孔层处将无孔层和膜与第一衬底分离。下面参考图2A到2E介绍工艺。
多孔Si层202形成在第一单晶Si衬底201的主表面(图2A)。在多孔Si层的表面上，形成无孔层203(图2B)。在无孔层的表面，用粘合剂将柔性粘膜103或柔性膜粘接在多孔Si层的表面(图2C)。然后，在将柔性膜与第一衬底201剥离的方向内施加力(图2D)。因此，在多孔Si层处，无孔层和多孔Si层以及膜与衬底侧分离。这样，多孔Si/无孔层与衬底201分离(图2E)。多孔Si/无孔层适用于如光发射元件和传感器等的不同用途。
除去剩余的多孔Si层后，第一单晶Si衬底201可作为衬底重复使用。如果第一单晶Si衬底201的表面变得非常粗糙，那么在重新使用前，处理表面以平整化。
实施例3
在该实施例中的工艺包括以下步骤：至少在第一衬底内形成多孔层，衬底表面为无孔状，将膜粘接到第一衬底的无孔层表面，分离第一衬底侧与膜侧。下面参考图3A到3D介绍工艺。
通过从衬底表面侧注入离子，在第一单晶Si衬底301内形成多孔离子注入层302(图3A)。第一衬底具有初始地形成其表面上的无孔层。换句话说，无孔层初始地形成在第一衬底上。另外，也可在离子注入后形成无孔层。在离子注入前，如SiO2膜的保护膜最后形成在主表面层上，以防止表面粗糙。用粘合剂将柔性粘膜304或柔性膜粘接在第一Si衬底的表面(图3B)。此后，将柔性膜从第一单晶Si衬底301上剥离，从而在多孔离子注入层处将衬底侧和膜侧分离(图3C)。因此多孔层303与Si衬底301分离(图3D)。
除去剩余的多孔Si层后，第一单晶Si衬底301可作为衬底重复使用。如果第一单晶Si衬底301的表面变得非常粗糙，那么在重新使用前，处理表面以平整化。
实施例4
在该实施例中的工艺包括以下步骤：将膜粘接到具有多孔半导体层和无孔半导体层的第一衬底上，在剥离方向内对膜施加力，在多孔半导体层处将无孔半导体层与第一衬底分离，将分离的无孔半导体层粘接到第二衬底上。下面参考图4介绍工艺。
形成具有多孔半导体层2002和无孔半导体层2003的第一衬底(图4(C))。例如通过使第一单晶硅衬底2000多孔(图4(A))形成多孔层2002(图4(B))并随后形成无孔半导体层2003(例如外延的Si)(图4(C))制备第一衬底，或通过介绍第一衬底之前提到的离子注入技术形成微孔制备第一衬底。
将膜2005粘接到无孔半导体层2003上(图4(D))。膜2005将粘接的表面可以是无孔半导体层2003自身的表面，或形成在无孔半导体层2003上的如SiO2层(例如热氧化膜)和SiN层的绝缘层表面。在无孔半导体层2003上将形成的层的选择取决于设计的半导体产品所要求的性质。
然后在剥离膜2005的方向内对膜2005施加力分离第一衬底(图4(E))。从包括第一单晶硅基板2000的分离衬底上除去多孔半导体层(Si)2002(图4(Z1))，以再生单晶硅基板2000(图4(Z2))，重新作为基底材料用于随后的半导体产品的生产(图4(Z2)→(A))。
通过三个方法之一处理包括无孔半导体层2003的膜2005侧的其它分离的衬底。在图W1到W4显示的方法中，除去留在膜2005反面的多孔半导体层2002，无孔半导体层2003粘接到第二衬底2200上，除去膜2005。在图X1到X6和Y1到Y5显示的方法中，膜2005反面上的部件表面(如无孔半导体层2003和多孔半导体层2002)粘接到支撑部件2100(膜、片、基板、或类似物)，除去膜2005露出的无孔半导体层2003粘接到第二衬底2200，然后除去支撑部件2100。X1到X6的方法和Y1到Y5的方法的不同处在于在粘接到支撑部件2100之前(图4(X2))之前，或粘接之后(图4(Y5))除去多孔半导体层2002。
根据该实施例，半导体部件适合制造SOI衬底、传感器、太阳能电池、液晶显示器，等等。
实施例5
在该实施例中的工艺包括以下步骤：至少在第一衬底的主表面上形成多孔层，在多孔层上形成无孔层，将膜粘接到无孔层的表面，并在多孔层处将第一衬底侧与膜侧分离，将膜侧的多层结构转移到支撑部件(或膜)上，将转移的多层结构的无孔层的表面侧粘合到第二衬底上，并除去多层结构的多孔层。
在以上的步骤中，膜侧的多层结构可以转移到支撑部件(或膜)上，并且转移的多层结构的无孔层的表面侧粘接到第二衬底上的方式为：多层结构粘接到粘附力大于膜的粘附力的支撑部件上，剥离膜，剥离后的无孔层的表面侧粘接到第二衬底。此后，支撑部件(或膜)剥离，或膜被腐蚀掉。
在以上的步骤中，使用通过紫外线辐射粘接性变差的膜在剥离层或多层结构中利用初始较高的粘接力，并通过从结构上剥离在转移到支撑部件或膜过程中，利用紫外线辐射变弱的粘接力。
反之，不使用支撑部件，通过在液体中腐蚀溶解膜，或使用紫外线辐射后粘性变弱的膜，紫外线辐射后在液体中剥离膜。在液体中剥离后，通过网状物、网、或类似物收集剩下的多层结构，并放在第二衬底上，以将多层结构的无孔层的表面粘接到第二衬底上。
在其它实施例中可使用与以上类似的步骤。
下面结合图5A到5GB具体地介绍本实施例的工艺。
多孔硅层402形成在第一单晶Si衬底401的主表面上(图5A)。在多孔硅层402的表面上，至少形成一个无孔层403(图5B)。无孔层403适当地选自单晶Si、多晶Si、非晶Si、金属膜、薄化合物半导体膜、超导薄膜等等。膜可形成在如MOSFET等的元件结构内。对于最外层，最好形成SiO2404代替有源层的结合界面。用粘合剂将柔性粘性膜405或柔性膜粘接到无孔层的表面(图5C)。然后，将柔性膜405从第一单晶Si衬底401上剥离(图5D)，从而在多孔Si层处将第一衬底侧和膜侧分离。这样，多孔Si层402/无孔Si层403/SiO2404与衬底401分离(图5E)。
分离多孔Si层402/无孔Si层403/SiO2404后，在室温下，SiO2404的表面与第二衬底406紧密接触，如图5FA和5FB所示。然后，通过阳极烧结(anode-junctioning)、按压、加热、或这些方法的组合加强粘接。
当通过淀积形成单晶Si时，在粘接之前，最好通过热氧化或类似方法在单晶Si的表面上形成Si氧化物。第二衬底可以选自简单的Si衬底、具有Si氧化膜形成其上的Si衬底、如石英的轻发射衬底，当如果粘接表面足够平整，也不仅限于这些衬底。图5FA和5FB显示了用中间插入绝缘层404的粘接。然而，当无孔薄膜403不是由Si制成时，或当第二衬底不是由Si制成时，绝缘层404可以省去。在粘接时，薄绝缘板为夹层结构。
随后，选择性的除去多孔Si层402。当无孔薄膜由单晶Si组成时，通过非电解湿化学腐蚀仅除去多孔Si层402，非电解湿化学腐蚀使用至少选自以下的通常的Si腐蚀溶液之一：选择性除去多孔Si的腐蚀剂、氢氟酸与乙醇和过氧化氢溶液中之一的混合液、缓冲的氢氟酸、缓冲的氢氟酸与乙醇和过氧化氢溶液中之一的混合液。因此，以前形成在第一衬底上多孔膜上的膜留在第二衬底上。正如以前所提到的，既使用通常的Si腐蚀溶液，也可以选择性的腐蚀具有极大表面面积的多孔Si。否则，利用薄无孔层403作为抛光终止层，选择性的抛光选择性的除去多孔Si层402。
当化合物半导体层形成在多孔层上时，使用腐蚀Si的速率高于腐蚀腐蚀化合物半导体速率的化学腐蚀仅除去多孔Si层402，将单晶化合物半导体层403留在第二衬底406上。否则，利用薄无孔层403作为抛光终止层，选择性的抛光选择性的除去多孔Si层402。
图5GA和5GB显示了根据本发明得到的半导体衬底。在第二衬底406上，在整个晶片的大面积内，如薄单晶Si膜403的无孔薄膜平坦地形成在薄层内。使用绝缘衬底做第二衬底406，对于制造通过绝缘分离的电子元件，该衬底制备的半导体衬底很有用。
除去剩余的多孔Si层后，第一单晶Si衬底401可作为第一衬底和第二衬底重复使用。如果第一单晶Si衬底401的表面变得非常粗糙，那么在重新用做第一或第二衬底之前，处理表面以平整化。
本实施例中介绍的步骤也可以用在其它实施例中。
实施例6
在本实施例中的工艺包括步骤：至少在第一衬底的主表面侧的衬底内形成无孔层，且表面为无孔，将膜粘接到无孔层的表面，在无孔层处分离第一衬底侧和膜侧，将膜的多层结构转移到支撑部件上，将转移的多层结构的表面侧粘接到第二衬底上，除去多层结构的多孔层。下面结合图6A和6FB介绍工艺。
通过在表面为无孔层503的衬底主表面层侧注入稀有气体、氢气、和氮气中的至少一种元素的离子，至少在第一单晶Si衬底501的内部形成多孔的离子注入层502(图6A)。在离子注入之前，最好在主表面层上形成如SiO2膜的保护膜504，以防止表面粗糙。形成SiO2504对于代替有源层的粘接界面也很有利。
在无孔层的表面，用粘合剂将柔性粘性膜505或柔性膜粘接到无孔层的表面(图6B)。然后，将柔性膜505从第一单晶Si衬底501上剥离(图6C)，从而在多孔离子注入层处将第一衬底侧和膜侧分离。这样，多孔离子注入层502/无孔层503/SiO2层504与衬底501分离(图6D)。
将多孔离子注入层502/无孔层503/SiO2层504与膜505分离后，第二衬底506粘接到SiO2层504的表面，如图6EA所示。此外，与以前提到的相同方式选择性的除去多孔离子注入层502。
图6FA和6FB显示了根据本实施例得到的半导体衬底。
除去剩余的多孔离子注入层后，第一单晶Si衬底501可作为第一单晶衬底或第二衬底重复使用。
实施例7
在本实施例中的工艺包括步骤：至少在第一衬底的主表面侧的衬底内形成无孔层，表面为无孔，在衬底的无孔表面上形成无孔层，将膜粘接到无孔层的表面，在无孔层处分离第一衬底侧和膜侧，将膜的多层结构转移到支撑部件上，将转移的多层结构的表面侧粘接到第二衬底上，除去多层结构的多孔层。下面结合图7A和7GB介绍工艺。
通过在表面为无孔层603的衬底表面层侧注入稀有气体、氢气、和氮气中的至少一种元素的离子，至少在第一单晶Si衬底601的内部形成多孔的离子注入层602(图7A)。在离子注入之前，最好在主表面层上形成如SiO2膜的保护膜604，以防止表面粗糙。此外，在第一单晶Si衬底601的表面无孔层上形成至少一层无孔层604(图7B)。
在离子注入之前，最好在主表面层上形成如SiO2膜的保护膜605，以防止表面粗糙。形成SiO2605对于代替有源层粘接界面也很有利。
在无孔层的表面，用粘合剂将柔性粘性膜605或柔性膜粘接到无孔层的表面(图7C)。然后，将柔性膜606从第一单晶Si衬底601上剥离(图7D)，从而在多孔离子注入层602处将第一衬底侧和膜侧分离。这样，多孔离子注入层602/无孔层603/无孔薄膜604/SiO2层605与衬底601分离(图7E)。
将多孔离子注入层602/无孔层603/无孔薄膜604/SiO2层605与膜606分离后，第二衬底607粘接到SiO2层605的表面，如图7FA和7FB所示。此后，选择性的除去多孔离子注入层602。
图7GA和7GB显示了根据本实施例得到的半导体衬底。在第二衬底607上，如薄单晶Si膜603/604的无孔薄膜在整个晶片上较大面积内平坦地形成薄层。使用绝缘衬底作为第二衬底607，这样制备的半导体衬底对绝缘分离的电子元件的生产很有利。
除去剩余的多孔离子注入层后，第一单晶Si衬底601可作为第一单晶衬底和第二衬底重复使用。
实施例8
在本实施例中的工艺包括步骤：至少在第一衬底的主表面上形成无孔层，在第一衬底内形成多孔层，表面为无孔，将薄膜粘接到无孔层的表面，在无孔层处分离第一衬底侧和膜侧，将膜的多层结构转移到支撑部件上，将转移的多层结构的表面侧粘接到第二衬底上，除去多层结构的多孔层。下面结合图8A和8GB介绍工艺。
在第一单晶硅衬底701的主表面上形成至少一层无孔层702(图8A)。形成SiO2703最好作为最外层代替有源层的接合界面。通过在表面为无孔层702的第一衬底表面层侧注入稀有气体、氢气、和氮气中的至少一种元素的离子，至少在第一单晶Si衬底701的内部形成多孔的离子注入层704(图8B)。在离子注入之前，最好在主表面层上形成如SiO2膜的保护膜704，以防止表面粗糙。最好在第一单晶Si衬底701和无孔层702之间或无孔层702内的界面周围形成多孔离子注入层704。
在无孔层的表面，用粘合剂将柔性粘性膜705或柔性膜粘接到无孔层的表面(图8C)。然后，将柔性膜705从第一单晶Si衬底701上剥离(图8D)，从而在多孔离子注入层704处将第一衬底侧和膜侧分离。这样，多孔离子注入层704/无孔层702/SiO2层703与衬底701分离(图8E)。
将多孔离子注入层704/无孔层702/SiO2层703与膜705分离后，第二衬底706粘接到SiO2层703的表面，如图8FA所示。此后，选择性的除去多孔离子注入层704。
图8GA显示了根据本实施例得到的半导体衬底。在第二衬底706上，如薄单晶Si膜702的无孔薄膜在整个晶片上较大面积内平坦并均匀地形成薄层。使用绝缘衬底作为第二衬底706，这样制备的半导体衬底对绝缘分离的电子元件的生产很有利。
除去剩余的多孔离子注入层后，第一单晶Si衬底701可作为第一单晶衬底或第二衬底重复使用。
实施例9
以上实施例的工艺可以在单晶Si衬底的两个面上进行，同时制成两个半导体衬底。作为例子，图9A到图9DC显示了以上实施例5的工艺基础上的两面工艺。该两面工艺适用于以上任意实施例。在图9A到图9DC中，数字801代表第一单晶Si衬底；802和803为多孔Si层；804和805为无孔层；806和807为SiO2；808和809为柔性膜；以及810和811为第二衬底(支撑衬底)。
除去剩余的多孔离子注入层后，第一单晶Si衬底801可作为第一单晶衬底或第二衬底重复使用。如果第一单晶Si衬底401的表面变得非常粗糙，那么在作为第一衬底或第二衬底重新使用前，处理表面以平整化。
支撑衬底810和811不必采用相同的材料、厚度等。无孔薄膜804和805不必采用相同的材料、厚度等。
实施例10
下面介绍根据本发明制造太阳能电池的工艺。该工艺包括以下步骤：
(a)通过阳极氧化在至少一个衬底主表面上形成多孔层的步骤，
(b)在多孔层上形成半导体层的步骤，
(c)将膜粘接到半导体层的表面的步骤，以及(d)在多孔层处分离衬底侧和膜侧，并将半导体层转移到膜上的步骤。
太阳能电池使用的膜最好低抗热(low heat resistance)温度不超过400℃。
首先，通过热扩散将B(硼)引入单晶硅衬底1201的表面层内(图11(a))。通过阳极氧化在例如HF溶液中将多孔具有p+表面层的单晶衬底1201制成多孔的，这样起始时在一定时间内电流级别保持较低，电流级别然后升高很快在短时间内完成阳极氧化(图11(b))。B的热扩散并不重要，没有B(硼)的热扩散也可以进行阳极氧化。在形成多孔率的阳极氧化中，通过控制电流级别，可促进多孔层处两侧的分离，从初始的低级别到较高级别改变形成的多孔层结构的密度。
通过热CVD在已制成多孔的表面层1202上形成必要和足够厚度的硅层1203，作为太阳能电池的有源层(图11(c))。形成硅层1203时，加入极小量的掺杂剂控制有源层为p+型(或n+型)。
在有源层1203上，通过等离子CVD淀积，或通过在形成以上的有源层1203的结尾增加掺杂剂的量，形成p+层(或n+层)1204(图11(d))。
单独地，背电极(back electrode)1209用铜膏印刷在高聚合膜衬底1205上。该聚合膜衬底1205与单晶硅衬底1201在有源层1203侧紧密接触。在烘箱(oven)中加热组合物(未显示在图中)，以将高聚合膜衬底1205粘接到单晶硅衬底1201上(图11(e))。
施加力将高聚合膜衬底1205和单晶硅衬底120l分离。利用高聚合膜的柔韧性在多孔层1202的部分处分离，从单晶硅衬底1201的边缘剥离，逐渐分离两个衬底(图11(f))。
选择性的除去从单晶硅衬底上分离仍留在有源层1203上的多孔层1202a。
除去多孔层后，通过等离子CVD或类似方法在有源层1203的表面上形成n+层(或p+层)1206(图11(g))。此外在其上，真空淀积作为防止表面反射层的透光导电层(ITO)1207和栅型收集电极1208，以完成太阳能电池(图11(h))。图10显示了以这种方式制备的太阳能电池。
与以上介绍的实施例中相同的方式除去剩余的多孔Si层1202b后，单晶硅衬底1201可以重复地用于步骤(a)中(图11(i))。如果第一单晶Si衬底1201的表面变得非常粗糙，那么在作为第一衬底和第二衬底重新使用前，处理表面以平整化。
实施例11
在另一工艺中，除了用多晶硅衬底代替实施例10中的单晶硅衬底1201和形成多晶硅衬底1203之外，以实施例10中相同的方式制备多晶太阳能电池。
实施例12
以下面的方法制备化合物半导体太阳能电池。
首先，通过热扩散将B(硼)引入单晶硅衬底1301的表面层内(图12(a))。通过阳极氧化在例如HF溶液中将多孔具有p+表面层的单晶衬底1301制成多孔的，这样起始时在一定时间内电流级别保持较低，然后使电流逐渐升高，从而完成阳极氧化(图12(b))。
首先，通过MOCVD在制成多孔的表面层1302上依次形成n+层(或p+层)1306、n-型有源层1303、p+层(或n+层)1304(图12(c))。
单独地，背电极1309用铜膏印刷在高聚合膜衬底1305上。该聚合膜衬底1305与化合物半导体单晶硅衬底1301在化合物半导体1303侧紧密接触。在烘箱中加热组合物(未显示在图中)，以将高聚合膜衬底1305粘接到单晶硅衬底1301上(图12(d))。
施加力将高聚合膜衬底1305和单晶硅衬底1301分离。利用高聚合膜的柔韧性在多孔层1302的部分分离，从单晶硅衬底1301的边缘剥离，逐渐分离两个衬底(图12(e))。
使用腐蚀硅的速率高于腐蚀化合物半导体速率的腐蚀溶液，选择性的除去从单晶硅衬底上分离后仍留在有源层1303上的多孔层1302a(图12(f))。
除去多孔层后，在化合物半导体层1303的表面上真空淀积栅型收集电极1308和防止表面反射层1307，以完成太阳能电池(图12(G))。
与以上介绍的实施例中相同的方式除去剩余的多孔Si层1302b后，单晶硅衬底1301可以重复地用于步骤(a)中(图12(h))。如果第一单晶Si衬底1301的表面变得非常粗糙，那么在作为重新使用前，处理表面以平整化。
根据本发明的工艺制造太阳能电池中，用插入如铜膏和银膏的导电金属膏并烧结(firing)以固定，适当的粘接衬底和薄晶体半导体层。烧结后如铜或银的金属也可作为背电极和背反射层。当高聚合膜用做衬底时，通过将衬底和薄晶体半导体层(表面上具有背电极)紧密接触并加热到衬底膜的软化温度以上，进行粘接。
在本发明的太阳能电池中，为了减少入射光的反射，处理半导体层的表面形成结构(texture)图形。对于硅，用联氨、NaOH、KOH或类似物进行该处理。形成的结构的金字塔形高度最好在几到几十温米的范围内。
下面参考实例具体地介绍本发明。
[实例1]
在HF溶液中阳极氧化单晶Si衬底晶片衬底的表面层，阳极氧化在以下条件下进行。
电流密度：7(mA/cm2)
阳极氧化溶液：HF∶H2O∶C2H5OH＝1∶1∶1
时间：11分钟
多孔Si厚度：12μm
然后，将粘合剂膜(Nitto Denko Co.，Ltd.提供的剥离带No.3200A)施加到所得多孔层的表面，通过真空夹盘(chuck)固定住衬底的后表面，接下来，将膜从晶片上剥离。结果，多孔Si层被分离并留在粘性膜上。这种多孔Si层适用于轻发射器件。
用49％的氢氟酸和30％的过氧化氢水溶液的混合液，边不停地搅拌溶液边选择性地腐蚀衬底上残留的多孔Si。在如氢气退火或表面抛光的表面处理后，晶片可用做工艺中的第一衬底。
[实例2]
在HF溶液中阳极氧化单晶Si衬底晶片衬底的表面层，阳极氧化在以下条件下进行。
电流密度：7(mA/cm2)
阳极氧化溶液：HF∶H2O∶C2H5OH＝1∶1∶1
时间：11分钟
多孔Si厚度：12μm
然后，在氧气气氛中，在400℃氧化衬底1小时。因而，所得的多孔Si层的孔壁表面覆盖了硅热氧化膜。利用CVD(化学汽相淀积)技术，在多孔Si层上外延生长0.15μm厚的单晶硅。此操作在以下条件下进行。
源气：SiH2Cl2//H2
气体流速：0.5/180L/min
气压：80Torr
温度：950℃
生长速率：0.3μm/min
然后，将粘合剂膜(Nitto Denko Co.，Ltd.提供的剥离带No.3200A)施加到所得多孔层的表面，通过真空夹盘固定住衬底的后表面，将膜从晶片上剥离。结果，外延层和多孔Si层留在粘性膜上。
用49％的氢氟酸和30％的过氧化氢水溶液的混合液，边不停地搅拌溶液边选择性地腐蚀衬底上残留的多孔Si。结果，未腐蚀单晶Si并留下来，利用单晶Si作腐蚀终止材料，选择性的腐蚀完全除去多孔Si。
上述腐蚀液对无孔单晶Si的腐蚀速率极低，腐蚀多孔硅的速率相对于腐蚀无孔单晶硅的速率的选择率达到大于105，所以由于腐蚀而使无孔层高度的减小(约几十埃)实际上可以忽略不计。
用透射电子显微镜观察分布时，证实硅层中没有产生新晶格缺陷，且保持了其优良的结晶度。
用49％的氢氟酸和30％的过氧化氢水溶液的混合液，边不停地搅拌溶液边选择性地腐蚀衬底上残留的多孔Si。在如氢气退火或表面抛光的表面处理后，晶片可用做工艺中的第一衬底。
[实例3]
在HF溶液中阳极氧化单晶Si衬底晶片衬底的表面层，阳极氧化在以下条件下进行。
电流密度：7(mA/cm2)
阳极氧化溶液：HF∶H2O∶C2H5OH＝1∶1∶1
时间：4分钟
多孔Si厚度：4.5μm
后接：
电流密度：30(mA/cm2)
阳极氧化溶液：HF∶H2O∶C2H5OH＝1∶1∶1
时间：1分钟
多孔Si厚度：约4μm
在这些条件下，形成具有不同性质的两层结构的多孔Si层。在电流密度为30mA/cm2的阳极氧化中，形成较大多孔性的结构上易碎的多孔Si层。
然后，在氧气气氛中，在400℃氧化衬底1小时。因而，所得的多孔Si层的孔壁表面覆盖了硅热氧化膜。利用CVD(化学汽相淀积)技术，在多孔Si层上外延生长0.15μm厚的单晶硅。此操作在以下条件下进行。
源气：SiH2Cl2/H2
气体流速：0.5/180L/min
气压：80Torr
温度：950℃
生长速率：0.3μm/min
然后，将粘合剂膜(Nitto Denko Co.，Ltd.提供的剥离带No.3200A)施加到所得多孔层的表面，通过真空夹盘固定住衬底的后表面，将膜从晶片上剥离。结果，在具有较高多孔性的易碎多孔Si层的边界上分离晶片，外延层和多孔Si层与晶片分离并留在粘性膜上。
用49％的氢氟酸和30％的过氧化氢水溶液的混合液，边不停地搅拌溶液边选择性地腐蚀衬底上残留的多孔Si。结果，未腐蚀单晶Si并留下来，利用单晶Si作腐蚀终止材料，选择性的腐蚀完全除去多孔Si。
用透射电子显微镜观察分布时，证实硅层中没有产生新晶格缺陷，且保持了其优良的结晶度。
用49％的氢氟酸和30％的过氧化氢水溶液的混合液，边不停地搅拌溶液边选择性地腐蚀衬底上残留的多孔Si。在如氢气退火或表面抛光的表面处理后，晶片可用做工艺中的第一衬底。
[实例4]
在未指定电阻率的单晶Si衬底的表面层中，用不同的工艺形成，厚度为5μm的高浓度p+层构成高浓度杂质层。同时高浓度p+层也形成在表面的背面。然后在HF溶液中阳极氧化单晶Si衬底晶片衬底的表面层，阳极氧化在以下条件下进行。
电流密度：7(mA/cm2)
阳极氧化溶液：HF∶H2O∶C2H5OH＝1∶1∶1
时间：11分钟
多孔Si厚度：12μm
所得的多孔Si层具有两层结构，与表面层部分相比，下多孔Si层具有更细小和易碎的结构。
然后，在氧气气氛中，在400℃氧化衬底1小时。因而，所得的多孔Si层的孔壁表面覆盖了硅热氧化膜。利用CVD(化学汽相淀积)技术，在多孔Si层上外延生长0.15μm厚的单晶硅。此操作在以下条件下进行。
源气：SiH2Cl2/H2
气体流速：0.5/180L/min
气压：80Torr
温度：950℃
生长速率：0.3μm/min
然后和实例3一样将粘合剂膜施加到表面上，然后将膜从晶片上剥离。
结果，在具有较少多孔性的易碎多孔Si层的边界上分离晶片，外延层和多孔Si层与晶片分离并留在粘性膜上。
用49％的氢氟酸和30％的过氧化氢水溶液的混合液，边不停地搅拌溶液边选择性地腐蚀衬底上残留的多孔Si。结果，未腐蚀单晶Si并留下来，利用单晶Si作腐蚀终止材料，选择性的腐蚀完全除去多孔Si。
用透射电子显微镜观察分布时，证实硅层中没有产生新晶格缺陷，且保持了其优良的结晶度。
用49％的氢氟酸和30％的过氧化氢水溶液的混合液，边不停地搅拌溶液边选择性地腐蚀衬底上残留的多孔Si。在如氢气退火或表面抛光的表面处理后，晶片可用做高浓度的p+层的扩散工艺中的第一衬底。
[实例5]
用40kev和5×1016ion/cm2的浓度，在单晶硅衬底表面上进行H+离子注入。在距表面大约0.2μm的深度，保持非晶结构。为了避免离子注入引起表面粗糙的目的，最好预先在表面上形成sio2层。
然后把和实例1相同的粘合剂膜粘接到硅衬底的表面上，再如同实例1那样从晶片剥离该粘合剂膜。
结果，在作为界面的离子注入层分离晶片，sio2层和单晶硅层留在粘合剂膜上面。
然后，利用49％氢氟酸和30％过氧化氢的混合物，在搅拌的情况下，选择地腐蚀留在膜上的离子注入层。结果，利用单晶硅作为腐蚀停止材料，不腐蚀单晶硅，但是，通过选择腐蚀可能全部地除掉多孔硅。
通过利用透射电子显微镜观查横截面证实，硅层没有显示出引入新结晶缺陷，并且保持令人满意的结晶性。
而且，利用49％氢氟酸和30％过氧化氢的混合物，通过搅拌，选择地腐蚀，除掉位于第1衬底上的离子注入层。在经过诸如氢气退火或表面抛光的表面处理以后，可以利用该晶片作为第1衬底用在工艺中。
[实例6]
用20kev和5×1016ion/cm2的浓度，在单晶硅衬底表面上进行H+离子注入。在距表面大约0.1μm的深度，保持非晶结构。为了避免离子注入引起表面粗糙的目的，最好预先在表面上形成sio2层。
在剥掉表面保护sio2层以后，利用CVD(化学汽相淀积)按照下列条件在单晶硅上外延生长厚度为0.3μm的单晶硅：
源气体：     SiH2Cl2/H2
气体流速：    0.5/180l/min
气体气压：    80乇
温度：        950℃
生长速度：    0.3μm/min
然后把和实例1相同的粘合剂膜粘接到硅衬底的表面上，再如同实例1那样从晶片剥离该粘合剂膜。
结果，在作为界面的离子注入层分离晶片，单晶硅层和离子注入层留在粘合剂膜上面。
然后，利用49％氢氟酸和30％过氧化氢的混合物，在搅拌的情况下，选择地腐蚀留在膜上的离子注入层。结果，利用单晶硅作为腐蚀停止材料，不腐蚀单晶硅，但是，通过选择腐蚀可能全部地除掉多孔硅。
通过利用透射电子显微镜观查横截面证实，硅层没有显示出引入新结晶缺陷，并且保持令人满意的结晶性。
而且，利用49％氢氟酸和30％过氧化氢的混合物，通过搅拌，选择地腐蚀，除掉位于第1衬底上的离子注入层。在经过诸如氢气退火或表面抛光的表面处理以后，可以利用该晶片作为第1衬底用在工艺中。
[实例7]
利用CVD(化学汽相淀积)按照下列条件在第1单晶硅衬底上外延生长厚度为0.3μm的单晶硅：
源气体：     SiH2Cl2/H2
气体流速：    0.5/180l/min
气体气压：    80乇
温度：        950℃
生长速度：    0.3μm/min
用40kev和5×1016ion/cm2的浓度，在单晶硅衬底表面上进行H+离子注入。在距表面大约0.2μm的深度，保持非晶结构。为了避免离子注入引起表面粗糙的目的，最好预先在表面上形成sio2层。
然后把和实例2相同的粘合剂膜粘接到硅衬底的表面上，再如同实例2那样从晶片剥离该粘合剂膜。
结果，在作为界面的离子注入层分离晶片，sio2层和单晶硅层以及离子注入层留在粘合剂膜上面。
然后，利用49％氢氟酸和30％过氧化氢的混合物，在搅拌的情况下，选择地腐蚀留在膜上的离子注入层。结果，利用单晶硅作为腐蚀停止材料，不腐蚀单晶硅，但是，通过选择腐蚀可能全部地除掉多孔硅。
通过利用透射电子显微镜观查横截面证实，硅层没有显示出引入新结晶缺陷，并且保持令人满意的结晶性。
而且，利用49％氢氟酸和30％过氧化氢的混合物，通过搅拌，选择地腐蚀，除掉位于第1衬底上的离子注入层。在经过诸如氢气退火或表面抛光的表面处理以后，可以利用该晶片作为第1衬底用在工艺中。
[实例8]
按照下列条件在HF溶液中，阳极氧化第1单晶硅片衬底的表面层：
电流密度：     7(mA/cm2)
阳极氧化液：  HF∶H2O∶C2H5OH＝1∶1∶1
时间：         11分
多孔硅厚度：   12μm
然后，在氧气氛中在400℃氧化衬底1小时，由此利用热氧化膜覆盖多孔硅中孔隙的内壁。然后，利用CVD(化学汽相淀积)，按照下列条件，在多孔硅上，外延生长单晶硅，厚度为0.15μm：
源气体：     SiH2Cl2/H2
气体流速：    0.5/180l/min
气体气压：    80乇
温度：        950℃
生长速度：    0.3μm/min
然后，利用热氧化，在外延硅层表面上，形成厚度为100nm的sio2层。
然后把和实例2相同的粘合剂膜粘接到硅衬底的表面上，再如同实例2那样从晶片剥离该粘合剂膜。
结果，在作为界面的多孔硅层分离晶片，sio2层，外延层和多孔硅层留在粘合剂膜上面。
然后，利用环氧树脂粘合剂材料把位于膜背面上的多孔层粘合到丙烯酸衬底上后，再把该膜腐蚀掉。然后，把露出sio2层表面粘和到单独制造的硅衬底(第2衬底)的表面。由于sio2表面和硅衬底表面非常平，仅通过在室温加压可获得牢固的粘接。
利用丙烯酸衬底作为支撑件的该例，也可能用于通过紫外线照射(例如，由Nitto Denko Co.Ltd提供的)减弱膜的粘接力，于是，在从第1衬底剥离单层或多层结构时，利用初始高粘合力，然后，通过紫外线照射减弱粘附力，转移到另一个支撑件，由此从该结构剥离薄膜。
也可不利用另一个支撑件，通过把薄膜溶解到腐蚀液中，把多层结构的无孔层的表面粘接到第2衬底上，或通过紫外线照射，在液体中剥离通过如上所述的紫外线照射减弱粘接力的膜，然后，利用网状结构或网捞出留下的多层结构，并且把它放置在第2衬底上。
接着，在通过磨蚀多孔硅层除掉留在第二衬底上的聚丙稀衬底后，利用49％氢氟酸和30％过氧化氢的混合物，在搅拌的情况下，选择地腐蚀多孔硅层。结果，利用单晶硅作为腐蚀停止材料，不腐蚀单晶硅，但是，通过选择腐蚀可能全部地除掉多孔硅。
利用这种方法，在硅氧化膜上形成厚度为0.1μm的单晶硅层。这样形成单晶硅层的厚度，通过在整个晶片上测量100点，测得其均匀度是在101±3nm。
然后，在氢气氛中在1100℃热处理1小时。利用原子作用显微镜评价的表面粗糙度是大约0.2nm，其利用5μm见方中的平均方块粗糙度来表示，它类似于市场上供应硅片的情况。
通过利用透射电子显微镜观查横截面证实，硅层没有显示出引入新结晶缺陷，并且保持令人满意的结晶性。
代替外延层的表面，在第2衬底的表面或在其两面上，形成氧化膜，则具有相等的效果。
而且，利用49％氢氟酸和30％过氧化氢的混合物，通过搅拌，选择地腐蚀，除掉位于第1衬底上的多孔硅层。在经过诸如氢气退火或表面抛光的表面处理以后，可以利用该晶片作为第1或第2衬底用在工艺中。
[实例9]
按照下列条件，在HF溶液中阳极氧化第1单晶硅片衬底的表面层：
电流密度：      7(mA/cm2)
阳极氧化液：   HF∶H2O∶C2H5OH＝1∶1∶1
时间：          4分
多孔硅厚度：    4.5μm
接着进行阳极氧化：
电流密度：      30(mA/cm2)
阳极氧化液：   HF∶H2O∶C2H5OH＝1∶1∶1
时间：          1分
多孔硅厚度：    约4μm
利用电流密度为30mA/cm2的阳极氧化  则形成非常易碎的多孔硅层，其具有较大的多孔性。
然后，在氧气氛中在400℃氧化衬底1小时，由此利用热氧化膜覆盖多孔硅中孔隙的内壁。然后，利用CVD(化学汽相淀积)，按照下列条件，在多孔硅上，外延生长单晶硅，厚度为0.3μm：
源气体：     SiH2Cl2/H2
气体流速：    0.5/180l/min
气体气压：    80乇
温度：        950℃
生长速度：    0.3μm/min.
然后，利用热氧化，在外延硅层表面上，形成厚度为200nm的sio2层。
然后把和实例8相同的粘合剂膜粘接到sio2的表面上，再剥离该膜。
结果，在作为界面的较低易碎的多孔硅层分离晶片，sio2层外延层和多孔硅层留在粘合剂膜上面。
按照和实例8相同的方法进行后面的工艺。
利用这种方法，在硅氧化膜上形成厚度为0.2μm的单晶硅层。通过在整个晶片上测量100点，证实这样形成单晶硅层的厚度，在201±6nm内是均匀的。
然后，在氢气氛中在1100℃热处理1小时。利用原子作用显微镜评价的表面粗糙度是大约0.2nm，其利用5μm见方中的平均方块粗糙度来表示，它类似于市场上供应硅片的情况。
通过利用透射电子显微镜观查横截面证实，硅层没有显示出引入新结晶缺陷，并且保持令人满意的结晶性。
[实例10]
在没有预定电阻率的单晶硅衬底的表面层中，通过扩散工艺形成厚度为5μm的高浓度p+层。同时，在背面也形成高浓度p+层。然后，按照下列条件，从高浓度层上表面在HF溶液中进行阳极氧化：
电流密度：      7(mA/cm2)
阳极氧化液：   HF∶H2O∶C2H5OH＝1∶1∶1
时间：          11分
多孔硅厚度：    12μm
获得的多孔硅具有二层结构，和表面层部分比较，是具有精细和易碎结构的较低的多孔硅。
然后，在氧气氛中在400℃氧化衬底1小时，由此利用热氧化膜覆盖多孔硅中孔隙的内壁。然后，利用CVD(化学汽相淀积)，按照下列条件，在多孔硅上，外延生长单晶硅，厚度为0.3μm：
源气体：     SiH2Cl2/H2
气体流速：    0.5/180l/min
气体气压：    80乇
温度：        950℃
生长速度：    0.3μm/min
然后，利用热氧化，在外延硅层上，形成厚度为200nm的sio2层。
然后把和实例8相同的粘合剂膜粘接到表面上，再从晶片上剥离该膜。
结果，在作为界面的较低易碎的多孔硅层分离晶片，sio2层外延层和多孔硅层留在粘合剂膜上面。
利用和实例8相同的后续工艺，制备SOI衬底。
利用这种方法，在硅氧化膜上形成厚度为0.2μm的单晶硅层。通过在整个晶片上测量100点，证实这样形成单晶硅层的厚度，在201±6nm内是均匀的。
然后，在氢气氛中，在1100℃热处理1小时。利用原子作用显微镜评价的表面粗糙度是大约0.2nm，其利用5μm见方中的平均方块粗糙度来表示，它类似于市场上供应硅片的情况。
通过利用透射电子显微镜观查横截面证实，硅层没有显示出引入新结晶缺陷，并且保持令人满意的结晶性。
代替外延层的表面，在第2衬底的表面上，或在两个表面上，形成氧化层，可能获得类似的结果。
而且，利用49％氢氟酸和30％过氧化氢的混合物，通过搅拌，选择地腐蚀，除掉位于第1衬底上的多孔硅层。结果，利用单晶硅作为腐蚀停止材料，不腐蚀单晶硅，但是，通过选择腐蚀可能全部地除掉多孔硅。然后，在进行高浓度p+层的扩散工艺中，可能利用该晶片作为第1或第2衬底。
[实例11]
用40kev和5×1016ion/cm2的浓度，在第一单晶硅衬底表面上进行H+离子注入。在距表面大约0.2μm的深度，保持非晶结构。在该表面上形成热氧化膜(sio2)。
然后和实例8相同将粘合剂膜粘接到硅衬底的表面上，再如同实例8那样从晶片剥离该粘合剂膜。
利用这种方法，在硅氧化膜上形成厚度为0.2μm的单晶硅层。这样形成单晶硅层的厚度，通过在整个晶片上测量100点，证实这样形成单晶硅层的厚度在201±6nm是均匀的。
然后，在氢气氛中在1100℃热处理1小时。利用原子作用显微镜评价的表面粗糙度是大约0.2nm，其利用5μm见方中的平均方块粗糙度来表示，它类似于市场上供应硅片的情况。
通过利用透射电子显微镜观查横截面证实，硅层没有显示出引入新结晶缺陷，并且保持令人满意的结晶性。
代替外延层的表面，在第2衬底的表面或在其两面上，可以形成氧化膜，则具有相等的效果。
[实例12]
用20kev和5×1016ion/cm2的浓度，在第一单晶硅衬底表面上进行H+离子注入。在距表面大约0.1μm的深度，保持非晶结构。为了避免离子注入引起表面粗糙的目的，最好预先在表面上形成sio2层。
在剥掉表面保护sio2层后，利用CVD(化学汽相淀积)按照下列条件在单晶硅上外延生长厚度为0.3μm的单晶硅：
源气体：     SiH2Cl2/H2
气体流速：    0.5/180l/min
气体气压：    80乇
温度：        950℃
生长速度：    0.3μm/min
然后，利用热氧化，在外延硅层上，形成厚度为200nm的sio2层。
然后利用和实例8相同的方法，把粘合剂膜粘接到sio2的表面上，再同实例8一样从晶片剥离该膜。
结果，在作为界面的离子注入层分离晶片，sio2层，单晶硅层和离子注入层留在粘合剂膜上面。
利用和实例8相同的方法进行后续工艺。
利用这种方法，在硅氧化膜上形成厚度为0.2μm的单晶硅层。通过在整个晶片上测量100点，证实这样形成单晶硅层的厚度，在201±6nm内是均匀的。
然后，在氢气氛中，在1100℃热处理1小时。利用原子作用显微镜评价的表面粗糙度是大约0.2nm，其利用5μm见方中的平均方块粗糙度来表示，它类似于市场上供应硅片的情况。
通过利用透射电子显微镜观查横截面证实，硅层没有显示出引入新结晶缺陷，并且保持令人满意的结晶性。
代替外延层的表面，在第2衬底的表面或在其两面上，可以形成氧化膜，则具有类似的结果。
而且，利用49％氢氟酸和30％过氧化氢的混合物，通过搅拌，选择地腐蚀，除掉位于第1衬底上的离子注入层。在经过诸如氢气退火或表面抛光的表面处理以后，可以利用该晶片作为第1或第2衬底用在工艺中。
[实例13]
利用CVD(化学汽相淀积)按照下列条件在第1单晶硅上外延生长厚度为0.3μm的单晶硅：
源气体：     SiH2Cl2/H2
气体流速：    0.5/180l/min
气体气压：    80乇
温度：        950℃
生长速度：    0.3μm/min
用40kev和5×1016ion/cm2的浓度，在单晶硅衬底表面上进行H+离子注入。在距表面大约0.2μm的深度，保持非晶结构。为了避免离子注入引起表面粗糙的目的，最好预先在表面上形成sio2层。
然后，利用热氧化，在外延硅层上，形成厚度为200nm的sio2层。
然后利用和实例8相同的方法，把粘合剂膜粘接到sio2的表面上，再和实例8一样从晶片剥离该膜。
结果，在作为界面的离子注入层分离晶片，sio2层，单晶硅层和离子注入层留在粘合剂膜上面。
利用和实例8相同的方法进行后续工艺。
利用这种方法，在硅氧化膜上形成厚度为0.2μm的单晶硅层。通过在整个晶片上测量100点，证实这样形成单晶硅层的厚度，在201±6nm内是均匀的。
然后，在氢气氛中，在1100℃热处理1小时。利用原子作用显微镜评价的表面粗糙度是大约0.2nm，其利用5μm见方中的平均方块粗糙度来表示，它类似于市场上供应硅片的情况。
通过利用透射电子显微镜观查横截面证实，硅层没有显示出引入新结晶缺陷，并且保持令人满意的结晶性。
代替外延层的表面，在第2衬底的表面或在其两面上，可以形成氧化膜，则具有类似的结果。
而且，利用49％氢氟酸和30％过氧化氢的混合物，通过搅拌，选择地腐蚀，除掉位于第1衬底上的离子注入层。在经过诸如氢气退火或表面抛光的表面处理以后，可以利用该晶片作为第1或第2衬底用在工艺中。
[实例14]
按照下列条件，在HF溶液中阳极氧化第1单晶硅片衬底的表面层：
电流密度：      7(mA/cm2)
阳极氧化液：   HF∶H2O∶C2H5OH＝1∶1∶1
时间：          11分
多孔硅厚度：    12μm
然后，在氧气氛中在400℃氧化衬底1小时，由此利用热氧化膜覆盖多孔硅中孔隙的内壁。然后，利用MOCVD(金属有机化学汽相淀积)，按照下列条件，在多孔硅上，外延单晶硅GaAs，厚度为0.3μm：
源气体：    TMG/AsH3/H2
气压：      80乇
温度：      700℃
然后把和实例1相同的粘合剂膜粘接到硅衬底的表面上，再如同实例1那样从晶片剥离该粘合剂膜。
结果，在作为界面的多孔硅分离晶片，外延层和多孔硅层留在粘合剂膜上面。然后，利用环氧树脂粘合剂材料把位于膜背面上的多孔层粘合到丙烯酸衬底上后，再把该膜腐蚀掉。然后，把外延层露出的表面粘接到单独制造的硅衬底(第2衬底)的表面。在通过抛光腐蚀掉丙烯酸衬底后，利用乙二胺，邻苯二酚和去离子水的混合物(17ml∶3g∶8ml)在110℃腐蚀第2衬底的表面。
用单晶GaAs层作为腐蚀停止材料，不腐蚀单晶GaAs，但是，通过选择腐蚀可能全部地除掉离子注入层和第1Si衬底的剩余部分。
利用这种方法，在硅衬底上形成厚度为0.5μm的单晶GaAs层。通过在整个晶片上测量100点，证实这样形成单晶GaAs层的厚度，在504±16nm内是均匀的。
利用原子作用显微镜评价的表面粗糙度是大约0.3nm，其利用50μm见方中的平均方块粗糙度来表示，它类似于市场上供应硅片的情况。
通过利用透射电子显微镜观查横截面证实，硅层没有显示出引入新结晶缺陷，并且保持令人满意的结晶性。
在其它化合物半导体材料中可获得类似的结果。
通过sio2层也可获得与第二衬底的粘接。
而且，利用49％氢氟酸和30％过氧化氢的混合物，通过搅拌，选择地腐蚀，除掉位于第1衬底上的多孔硅。在经过诸如氢气退火的表面处理或表面抛光以后，在各工艺中可能利用该晶片作为第1或第2衬底。
[实例15]
按照下列条件，在HF溶液中阳极氧化第1单晶硅片衬底的表面层：
电流密度：      7(mA/cm2)
阳极氧化液：   HF∶H2O∶C2H5OH＝1∶1∶1
时间：          11分
多孔硅厚度：    12μm
然后，在氧气氛中在400℃氧化衬底1小时，由此利用热氧化膜覆盖多孔硅中孔隙的内壁。然后，利用CVD(化学汽相淀积)，按照下列条件，在多孔硅上，外延单晶硅，厚度为0.15μm：
源气体：      SiH2Cl2/H2
气体流速：     0.5/180l/min
气体气压：     80乇
温度：         950℃
生长速度：     0.3μm/min
利用热氧化在外延硅层上形成厚度为100nm的sio2层。
把和实例3相同的粘合剂膜粘接到sio2层上，然后，利用相同的方法从该晶片剥离它。
结果，在作为界面的多孔硅分离晶片，外延层和多孔硅层留在粘合剂膜上面。
然后，利用49％氢氟酸和30％过氧化氢的混合物，在搅拌的情况下，选择地腐蚀留在膜上的多孔硅。结果，利用单晶硅作为腐蚀停止材料，不腐蚀单晶硅，但是，通过选择腐蚀可能全部地除掉多孔硅。
于是，在该膜上可能形成厚度为0.1μm的单晶硅层和厚度为0.1μm的sio2层。
从该膜剥离上述的多层结构，并且把它粘接到单独制造的硅衬底(第2衬底)。
利用该方法可在氧化硅膜上形成厚度为0.1μm的单晶硅层。
通过在整个晶片上测量100点，证实这样形成单晶硅层的厚度，在101±3nm内是均匀的。
然后，在氢气氛中在1100℃热处理1小时。利用原子作用显微镜评价的表面粗糙度是大约0.2nm，其利用5μm见方中的平均方块粗糙度来表示，它类似于市场上供应硅片的情况。
通过利用透射电子显微镜观查横截面证实，硅层没有显示出引入新结晶缺陷，并且保持令人满意的结晶性。
代替外延层的表面，在第2衬底的表面或在其两面上，可形成氧化膜，则具有类似的结果。
而且，利用49％氢氟酸和30％过氧化氢的混合物，通过搅拌，选择地腐蚀，除掉位于第1衬底上的多孔硅。在经过诸如氢气退火的表面处理或表面抛光以后，在各工艺中可能利用该晶片作为第1或第2衬底。
[实例16]
按照下列条件，在HF溶液中阳极氧化第1单晶硅片衬底的表面层：
电流密度：      7(mA/cm2)
阳极氧化液：   HF∶H2O∶C2H5OH＝1∶1∶1
时间：          11分
多孔硅厚度：    12μm
然后，在氧气氛中在400℃氧化衬底1小时，由此利用热氧化膜覆盖多孔硅中孔隙的内壁。然后，利用CVD(化学汽相淀积)，按照下列条件，在多孔硅上，外延单晶硅，厚度为0.15μm：
源气体：       SiH2Cl2/H2
气体流速：      0.5/180l/min
气体气压：      80乇
温度：          950℃
生长速度：      0.3μm/min
利用热氧化在外延硅层上形成厚度为100nm的sio2层。
用100kev和3×1016ion/cm2的浓度，从sio2层的表面上进行H+离子注入，因此，在注入射程内阳极氧化的多孔硅层的多孔性显著的增加。
然后用和实例3相同方法把粘合剂膜粘接到该表面上，再如同实例3那样从晶片剥离该粘合剂膜。
利用这种方法在作为较高孔隙率(在注入射程内)的多孔硅上剥离晶片，并且，二氧化硅层，外延层和多孔硅层留在该膜上。用和实例8相同的方法进行后续工艺步骤。
在硅氧化膜上形成厚度为0.1μm的单晶硅层。通过在整个晶片上测量100点，证实这样形成单晶硅层的厚度，在101±3nm内是均匀的。
然后，在氢气氛中，在1100℃热处理1小时。利用原子作用显微镜评价的表面粗糙度是大约0.2nm，其利用5μm见方中的平均方块粗糙度来表示，它类似于市场上供应硅片的情况。
通过利用透射电子显微镜观查横截面证实，硅层没有显示出引入新结晶缺陷，并且保持令人满意的结晶性。
代替外延层的表面，在第2衬底的表面或在其两面上，可形成氧化膜，则具有相等的效果。
而且，利用49％氢氟酸和30％过氧化氢的混合物，通过搅拌，选择地腐蚀，除掉位于第1衬底上的多孔硅。在经过诸如氢气退火的表面处理或表面抛光以后，在各工艺中可能利用该晶片作为第1或第2衬底。
[实例17]
该例表示通过转移单晶硅层到聚酰亚胺膜上来制备太阳电池，通过图11所示的工艺。
利用BCl3作为热扩散源，在1200℃，厚度为500μm的单晶硅片表面上，热扩散硼，形成大约3μm厚的p+扩散层，(如图11(a)所示)。然后，在HF酸容液中，按照表1所示的条件进行阳极氧化，在晶片上形成多孔硅(如图11(b)所示)。阳极氧化开始时，采用低电流密度5mA/cm2，时间为2.5分，然后，逐渐增加电流密度，当电流密度达到30mA/cm2时，经过30秒后，停止阳极氧化。
表1
    阳极氧化液     HF∶H2O∶C2H5OH＝1∶1∶1
    电流密度     5→30mA/cm2
    阳极氧化时间     2.5min.→(30sec.)→0sec.
按照表2的条件，在普通热CVD设备中，在多孔硅层表面外延生长单晶硅，厚度为30μm。
表2
  气体流速   衬底温度     气压   生长时间
SiH2cl2/H2＝0.5/100(l/min) 1050℃     大气压   30分
在生长过程中，加入小量的B2H6(比例为几ppm)，以便生长p-型层的硅层，在生长结束阶段，把B2H6的数量增加到几百ppm，以便获得p+层(如图11的(c)和(d)所示)。
利用丝网印刷，在50μm厚的聚酰亚胺膜上，施加10到30μm厚的铜膏，使其表面和上述晶片的p+硅层紧密接触和粘接。
在360℃的炉中以这种状态烧结铜膏20分，以便固定聚酰亚胺膜和该晶片(如图11的(e)所示)。
利用真空夹具固定已固定到聚酰亚胺膜上的晶片的露出的表面，然后，拉聚酰亚胺膜的端部，以便利用聚酰亚胺膜的柔软性，从该晶片逐渐剥离该膜，利用这种方法从该晶片剥离硅层，并且，转移到聚酰亚胺膜上(如图11的(f)所示)。
利用氢氟酸和过氧化氢及去离子水的混合物，在搅拌的情况下，选择地腐蚀从硅片上剥离的位于硅层上的多孔层。结果，不腐蚀硅层，但是，全部地除掉多孔硅。
无孔的单晶硅的腐蚀速率在上述的腐蚀液中非常低，和多孔层腐蚀速率相比，选择率高到105，使无孔层的腐蚀量实际上可忽略不记(在几十埃数量级)。
通过利用透射电子显微镜观查横截面证实，硅层没有显示出引入新结晶缺陷，并且保持令人满意的结晶性。
利用氢氟酸/硝酸混合物进行腐蚀，清除在聚酰亚胺膜上获得的硅表面，在普通等离子CVD设备中，按照表3所示的条件，在硅层上淀积200埃厚的n-型μc-Si层(如图11的(g)所示)。μc-Si层的暗电导率是大约5s/(西门子)/cm，西门子是欧姆(Ω)的倒数。
表3
    气体流速   衬底温度     气压     放电功率
SiH4/H2＝1cc/20ccPH3/SiH4＝2.0×10-3     250℃     0.5Torr     20w
最后，利用EB(电子束)蒸发在μc-Si层上形成ITO透明导电膜(82nm)/电流收集极(Ti/Pd/Ag(400nm/200nm/1μm)，以便获得太阳电池(如图11的(h)所示)。
在AM1.5(100mw/cm2)的光照下，测量这样获得的位于聚酰亚胺膜上的薄膜单晶硅太阳电池的I-V特性。对于6cm2电池面积，则获得开路电压为0.6v，短路光电流为35mA/cm2，占空因数为0.79，能量转换效率为16.6％。
在剥离后利用上述的方法进行腐蚀，除掉留在硅片上的多孔硅层，因此露出光滑的表面(如图11的(i)所示)。使这样获得的再生晶片重复上述工艺，以便获得具有高质量半导体层的薄膜单晶硅太阳电池的多个单元。
[实例18]
该例表示利用图11所示的工艺，通过把多晶硅转移到聚酰亚胺膜上来制备太阳电池。
在1mm厚的熔炼(cast)硅(多晶硅)片的表面，利用BCl3作为热扩散源在12000℃热扩散硼，形成大约3μm的p+扩散层，(如图11的(a)所示)。然后，在HF酸溶液中，按照表4所示的条件进行阳极氧化，在晶片上形成多孔硅(如图11(b)所示)。阳极氧化开始时，采用低电流密度5mA/cm2，时间为2.5分，然后，突然增加电流密度达到100mA/cm2时，经过8秒后，停止阳极氧化。
表4
    阳极氧化液     HF∶H2O∶C2H5OH＝1∶1∶1
    电流密度     5→100mA/cm2
    阳极氧化时间     2.5min.→8sec.
按照表5的条件，在普通热CVD设备中，在多孔硅层表面生长单晶硅，厚度为30μm。
在生长过程中，加入小量的PH3(比例为几ppm)，以便生长n-型层的硅层，在生长结束阶段，把PH3的数量增加到几百ppm，以便获得n+层(如图11的(c)和(d)所示)。
表5
    气体流速   衬底温度     气压   生长时间
SiH2cl2/H2＝0.4/100(l/min.)   1050℃ 100Torr     25分
利用丝网印刷，在50μm厚的聚酰亚胺膜上，施加10到30μm厚的铜膏，使其表面和上述晶片的n+硅层紧密接触和粘接。
在360℃的炉中以这种状态烧结铜膏20分，以便固定聚酰亚胺膜和该晶片(如图11的(e)所示)。
利用真空夹具固定已固定到聚酰亚胺膜上的晶片的露出的表面，然后，拉聚酰亚胺膜的端部，以便利用聚酰亚胺膜的柔软性，从该晶片逐渐剥离该膜，利用这种方法从该晶片剥离硅层，并且，转移到聚酰亚胺膜上(如图11的(f)所示)。
利用氢氟酸和过氧化氢及去离子水的混合物，在搅拌的情况下，选择地腐蚀从硅片上剥离的留在硅层上的多孔硅。结果，不腐蚀硅层，但是，全部地除掉多孔硅。
无孔的单晶硅的腐蚀速率在上述的腐蚀液中非常低，和多孔层腐蚀速率相比，选择性高到105，使无孔层的腐蚀量实际上可忽略不记(在几十埃数量级)。
通过利用透射电子显微镜观查横截面证实，硅层没有显示出引入新结晶缺陷，并且保持令人满意的结晶性。
利用氢氟酸/硝酸混合物进行腐蚀，清除在聚酰亚胺膜上获得的硅表面，在普通等离子CVD设备中，按照表6所示的条件，在硅层上淀积200埃厚的p-型μc-Si层(如图11的(g)所示)。μc-Si层的暗电导率是大约1s/cm。
表6
    气体流速 衬底温度     气压   放电功率
  SiH4/H2＝1cc/20ccB2H6/SiH4＝2.0×10-3   250℃   0.5Torr     20w
最后，利用EB(电子束)蒸发在μc-Si层上形成ITO透明导电膜(82nm)/电流收集极(Ti/Pd/Ag(400nm/200nm/1μm)，以便获得太阳电池(如图11的(h)所示)。
在AM1.5(100mw/cm2)的光照下，测量这样获得的位于聚酰亚胺膜上的薄膜多晶硅太阳电池的I-V特性。对于6cm2电池面积，则获得开路电压为0.58v，短路光电流为33mA/cm2，占空因数为0.78，能量转换效率为14.9％。
在剥离后利用上述的方法进行腐蚀，除掉留在硅片上的多孔层，因此露出光滑的表面(如图11的(i)所示)。使这样获得的再生晶片重复上述工艺，以便获得具有高质量半导体层的薄膜多晶硅太阳电池的多个单元。
[实例19]
该例表示通过把化合物半导体转移到聚酰亚胺膜上来制备太阳电池。
在500μm厚的单晶硅片的表面上，利用BCl3作为热扩散源在1200℃热扩散硼，形成大约3μm的p+扩散层，(如图12的(a)所示)。然后，在HF酸溶液中，按照表7所示的条件进行阳极氧化，在晶片上形成多孔硅层(如图12(b)所示)。阳极氧化开始时，采用低电流密度5mA/cm2，时间为2和2.5分，然后，逐渐增加电流密度，当电流密度达到40mA/cm2时，经过20秒后，停止阳极氧化。
表7
    阳极氧化液     HF∶H2O∶C2H5OH＝1∶1∶1
    电流密度     1→5→40mA/cm2
    阳极氧化时间     2min.→2.5min.(20sec.)→0see.
在氢气氛中在1050℃退火多孔硅层的表面7分钟，然后其淀积叠层结构的GaAs/AlGaAs(单晶)层(如图12的12(c)在所示)。在图13中利用1403到1413代替图12中的1306，1303，1304，其中如下表示：晶体衬底1401；多孔硅层1402；n+-GaAs1403，n+-AlxGa1-xAs1404；n-Al0.37Ga0.63As1405；p-Al0.37Ga0.63As1406；P+-AlxGa1-xAs1407；p-Al0.37Ga0.63As1408；n+-AlxGa1-xAs1409；n-Al0.37Ga0.63As1410；n+-Al0.9Ga0.1As1411；n-GaAs1412；p-GaAs1413.
利用EV蒸发在生长的p-GaAs层的最外表面上，形成pd/Au。然后，利用丝网印刷，在50μm厚的聚酰亚胺膜上，施加10到30μm厚的铜膏，使其表面和上述晶片的GaAs/AlGaAs层紧密接触和粘接。
在370℃的炉中以这种状态热处理铜膏20分，以便固定聚酰亚胺膜和该晶片(如图12的(d)所示)。
利用真空夹具(未显示)固定已经固定到聚酰亚胺膜上的晶片的露出的表面，然后，拉聚酰亚胺膜的端部，以便利用聚酰亚胺膜的柔软性，从该晶片逐渐剥离该膜，利用这种方法断开多孔层，从该晶片剥离GaAs/AlGaAs层，并且，转移到聚酰亚胺膜上(如图12的(e)所示)。
利用乙二胺，邻苯二酚和去离子水的混合物在110℃选择地腐蚀从硅片剥离的留在硅层上的多孔硅。没有腐蚀保留的GaAs/AlGaAs层，但是，全部腐蚀掉多孔硅(如图12的(f)所示)。
单晶GaAs的腐蚀速率在上述的腐蚀液中非常低，使无孔层的腐蚀量实际上可忽略不计。
通过利用透射电子显微镜观查横截面证实，GaAs/AlGaAs层没有显示出引入新结晶缺陷，并且保持令人满意的结晶性。
在栅格图形中腐蚀位于聚酰亚胺膜上的GaAs/AlGaAs层的最外层n+-GaAs层，以便露出n+-AlxGa1-xAs层，然后，利用电子束蒸发和光刻，仅在形成栅格图形的n+-GaAs层上，形成表面电极(Au/Ge/Ni/Au)，利用等离子CVD淀积TiO2/Mgo抗反射膜以便形成太阳电池。
在AM1.5(100mw/cm2)的光照下，测量这样获得的位于聚酰亚胺膜上的薄膜单晶GaAs/AlGaAs太阳电池的I-V特性。对于4cm2电池面积，则获得开路电压为2.3v，短路光电流为12.8mA/cm2，占空因数为0.81，能量转换效率为23.8％。
在剥离后利用和实例17与18相同的方法进行腐蚀，除掉留在硅片上的多孔硅层，因此露出光滑的表面(如图12的(h)所示)。使这样获得的再生晶片重复上述工艺，以便获得具有高质量半导体层的薄膜化合物半导体太阳电池的多个单元。
[实例20]
按照下列条件，在HF溶液中阳极氧化第1单晶硅片衬底的表面层：
电流密度：      7(mA/cm2)
阳极氧化液：   HF∶H2O∶C2H5OH＝1∶1∶1
时间：          11分
多孔硅厚度：    12μm
然后，在氧气氛中在400℃氧化衬底1小时，由此利用热氧化膜覆盖多孔硅中孔隙的内壁。然后，利用CVD(化学汽相淀积)，按照下列条件，在多孔硅上，外延生长单晶硅，厚度为0.15μm：
源气体：     SiH2Cl2/H2
气体流速：    0.5/180l/min
气体气压：    80乇
温度：        950℃
生长速度：    0.3m/min
利用热氧化在外延硅层上形成厚度为20nm的sio2层。设置氧化膜用于保护粘合剂膜。
然后用和实例1相同方法把粘合剂膜粘接到该表面上，再从该晶片剥离该粘合剂膜。
结果，在多孔硅层上发生剥离，二氧化硅层，外延层和多孔硅层从该晶片分离，并且留在粘合剂膜上。
然后，利用49％氢氟酸和30％过氧化氢的混合物，在搅拌的情况下，选择地腐蚀留在膜上的多孔硅。结果，利用单晶硅作为腐蚀停止材料，不腐蚀单晶硅，但是，通过选择腐蚀可能全部地除掉多孔硅。
把通过腐蚀露出的单晶硅表面粘接到硅衬底的表面，硅衬底表面上为200nm厚的氧化膜。
在通过腐蚀除掉该膜后，在第2衬底上形成0.1μm厚的单晶硅层。通过在整个晶片上测量100点，证实这样形成单晶硅层的厚度，在101±3nm内是均匀的。
然后，在氢气氛中在1100℃热处理1小时。利用原子作用显微镜评价的表面粗糙度是大约0.2nm，其利用5μm见方中的平均方块粗糙度来表示，它类似于市场上供应硅片的情况。
通过利用透射电子显微镜观查横截面证实，硅层没有显示出引入新结晶缺陷，并且保持令人满意的结晶性。
而且，利用49％氢氟酸和30％过氧化氢的混合物，通过搅拌，选择地腐蚀，除掉位于第1衬底上的多孔硅。在经过诸如氢气退火或表面抛光的表面处理以后，可以利用该晶片作为第1或第2衬底用在工艺中。
[实例21]
用40kev和5×1016ion/cm2的浓度，在第1单晶硅衬底表面上进行H+离子注入。在距表面大约0.2μm的深度，保持非晶结构。为了避免离子注入引起表面粗糙的目的，最好预先在表面上形成sio2层。
然后把和实例3相同的粘合剂膜粘接到硅衬底的表面上，再如同实例3那样从晶片剥离该粘合剂膜。
结果，在作为界面的离子注入层分离晶片，sio2层和单晶硅层及离子注入层留在粘合剂膜上面。
然后，利用49％氢氟酸和30％过氧化氢的混合物，在搅拌的情况下，选择地腐蚀留在膜上离子注入层。结果，利用单晶硅作为腐蚀停止材料，不腐蚀单晶硅，但是，通过选择腐蚀可能全部地除掉多孔硅。
把通过腐蚀露出的单晶硅表面粘接到单独制造的第二衬底的表面上。利用了两种第二衬底；即，具有厚度为200nm的表面氧化膜的硅衬底和石英衬底。
通过剥离或腐蚀除掉该膜后，在第2衬底上形成厚度为0.2μm的单晶硅层。这样形成单晶硅层的厚度，通过在整个晶片上测量100点，证实这样形成单晶硅层的厚度在201±6nm是均匀的。
然后，对于硅衬底在氢气氛中在1100℃热处理1小时，对于石英衬底在氢气氛中在900℃热处理4小时。利用原子作用显微镜评价的表面粗糙度是大约0.2nm，其利用5μm见方中的平均方块粗糙度来表示，它类似于市场上供应硅片的情况。
通过利用透射电子显微镜观查横截面证实，硅层没有显示出引入新结晶缺陷，并且保持令人满意的结晶性。
而且，利用49％氢氟酸和30％过氧化氢的混合物，通过搅拌，选择地腐蚀，除掉位于第1衬底上的离子注入层。在经过诸如氢气退火或表面抛光的表面处理以后，可以利用该晶片作为第1或第2衬底用在工艺中。
[实例22]
用20kev和5×1016ion/cm2的浓度，在第1单晶硅衬底表面上进行H+离子注入。在距表面大约0.1μm的深度，保持非晶结构。为了避免离子注入引起表面粗糙的目的，最好预先在表面上形成sio2层。用于粘接粘合剂膜。
在剥掉表面保护sio2层以后，利用CVD(化学汽相淀积)按照下列条件在单晶硅上外延生长厚度为0.3μm的单晶硅：
源气体：     SiH2Cl2/H2
气体流速：    0.5/180l/min
气体气压：    80乇
温度：        950℃
生长速度：    0.3μm/min
然后，利用热氧化，在外延硅层上，形成厚度为20nm的sio2层。形成该层作为保护层，用于粘接粘合剂膜。
然后把和实例3相同的粘合剂膜粘接到该表面上，再利用类似的方法从该晶片剥离该粘合剂膜。
结果，在作为界面的离子注入层分离晶片，sio2层和单晶硅层及离子注入层留在粘合剂膜上面。
然后，利用49％氢氟酸和30％过氧化氢的混合物，在搅拌的情况下，选择地腐蚀留在该膜上离子注入层。结果，利用单晶硅作为腐蚀停止材料，不腐蚀单晶硅，但是，通过选择腐蚀可能全部地除掉多孔硅。
把通过腐蚀露出的单晶硅表面粘接到单独制造的石英衬底的表面上。
通过腐蚀除掉该膜后，在第2衬底上形成厚度为0.2μm的单晶硅层。这样形成单晶硅层的厚度，通过在整个晶片上测量100点，证实这样形成单晶硅层的厚度在201±6nm是均匀的。
然后，在氢气氛中在900℃热处理4小时。利用原子作用显微镜评价的表面粗糙度是大约0.2nm，其利用5μm见方中的平均方块粗糙度来表示，它类似于市场上供应硅片的情况。
通过利用透射电子显微镜观查横截面证实，硅层没有显示出引入新结晶缺陷，并且保持令人满意的结晶性。
而且，利用49％氢氟酸和30％过氧化氢的混合物，通过搅拌，选择地腐蚀，除掉位于第1衬底上的离子注入层。在经过诸如氢气退火或表面抛光的表面处理以后，可以利用该晶片作为第1或第2衬底用在工艺。
[实例23]
在第1单晶硅衬底上，利用CVD(化学汽相淀积)按照下列条件在单晶硅上外延生长厚度为0.3μm的单晶硅：
源气体：     SiH2Cl2/H2
气体流速：    0.5/180l/min
气体气压：    80乇
温度：        950℃
生长速度：    0.3μm/min
然后，用40kev和5×1016ion/cm2的浓度(剂量)，在单晶硅衬底表面上进行H+离子注入。在距表面大约0.2μm的深度，保持非晶结构。为了避免离子注入引起表面粗糙的目的，最好预先在表面上形成sio2层。
然后，利然后用热氧化，在外延硅层上，形成厚度为20nm的sio2层。形成该层作为保护层，用于粘接粘合剂膜。
然后把和实例3相同的方式将粘合剂膜粘接到该表面上，再利用类似的方法从该晶片剥离该粘合剂膜。
结果，在作为界面的离子注入层分离晶片，sio2层和单晶硅层及离子注入层留在粘合剂膜上面。
利用和实例22相同的方法进行后续的工艺。
利用原子作用显微镜评价的表面粗糙度是大约0.2nm，其利用5μm见方中的平均方块粗糙度来表示，它类似于市场上供应硅片的情况。
通过利用透射电子显微镜观查横截面证实，硅层没有显示出引入新结晶缺陷，并且保持令人满意的结晶性。
而且，利用49％氢氟酸和30％过氧化氢的混合物，通过搅拌，选择地腐蚀，除掉位于第1衬底上的离子注入层。在经过诸如氢气退火或表面抛光的表面处理以后，可以利用该晶片作为第1或第2衬底用在工艺中。
[实例24]
用40kev和5×1016ion/cm2的浓度，在第一单晶硅衬底表面上进行H+离子注入。在距表面大约0.2μm的深度，保持非晶结构。为了避免离子注入引起表面粗糙的目的，最好预先在表面上形成sio2层。
然后把和实例3相同的方式将粘合剂膜粘接到该表面上，再实例3一样从该晶片剥离该粘合剂膜。
结果，在作为界面的离子注入层分离晶片，sio2层，单晶硅层和离子注入层留在粘合剂膜上面。
然后，利用49％氢氟酸和30％过氧化氢的混合物，在搅拌的情况下，选择地腐蚀留在该膜上离子注入层。结果，利用单晶硅作为腐蚀停止材料，不腐蚀单晶硅，但是，通过选择腐蚀可能全部地除掉多孔硅。
在剥离粘合剂膜后，把露出的二氧化硅表面粘接到单独制备的硅(第2)衬底的表面上。
利用这种方法，在硅氧化膜上形成厚度为0.2μm的单晶硅层。通过在整个晶片上测量100点，证实这样形成单晶硅层的厚度，在201±6nm内是均匀的。
然后，在氢气氛中，在1100℃热处理1小时。利用原子作用显微镜评价的表面粗糙度是大约0.2nm，其利用5μm见方中的平均方块粗糙度来表示，它类似于市场上供应硅片的情况。
通过利用透射电子显微镜观查横截面证实，硅层没有显示出引入新结晶缺陷，并且保持令人满意的结晶性。
代替第1衬底的表面，在第2衬底的表面或在其两面上，可形成氧化膜，则具有类似的结果。
而且，利用49％氢氟酸和30％过氧化氢的混合物，通过搅拌，选择地腐蚀，除掉位于第1衬底上的离子注入层。在经过诸如氢气退火或表面抛光的表面处理以后，可以利用该晶片作为第1或第2衬底用在工艺中。
[实例25]
用20kev和5×1016ion/cm2的浓度，在单晶硅衬底表面上进行H+离子注入。在距表面大约0.1μm的深度，保持非晶结构。为了避免离子注入引起表面粗糙的目的，最好预先在表面上形成sio2层。
在剥掉表面保护sio2层以后，利用CVD(化学汽相淀积)按照下列条件在单晶硅上外延生长厚度为0.3μm的单晶硅：
源气体：      SiH2Cl2/H2
气体流速：     0.5/180l/min
气体气压：     80乇
温度：         950℃
生长速度：     0.3μm/min
然后，利用热氧化，在外延硅层上，形成厚度为200nm的sio2层。形成该层作为保护层，用于粘接粘合剂膜。
然后把和实例2相同的方式将粘合剂膜粘接到该表面上，再和实例2一样从该晶片剥离该粘合剂膜。
结果，在作为界面的离子注入层分离晶片，sio2层和单晶硅层及离子注入层留在粘合剂膜上面。
利用和实例24相同的方法，进行后续的步骤。
利用这种方法，在硅氧化膜上形成厚度为0.2μm的单晶硅层。通过在整个晶片上测量100点，证实这样形成单晶硅层的厚度，在201±6nm内是均匀的。
通过利用透射电子显微镜观查横截面证实，硅层没有显示出引入新结晶缺陷，并且保持令人满意的结晶性。
[实例26]
利用CVD(化学汽相淀积)按照下列条件在第1单晶硅上外延生长厚度为0.3μm的单晶硅：
源气体：     SiH2Cl2/H2
气体流速：    0.5/180l/min
气体气压：    80乇
温度：        950℃
生长速度：    0.3μm/min
用40kev和5×1016ion/cm2的浓度(剂量)，在单晶硅衬底表面上进行H+离子注入。在距表面大约0.2μm的深度，保持非晶结构。为了避免离子注入引起表面粗糙的目的，最好预先在表面上形成sio2层。
然后，利用热氧化，在外延硅层上，形成厚度为200nm的sio2层。
然后把和实例2相同的方式将粘合剂膜粘接到该表面上，再利用类似的方法从该晶片剥离该粘合剂膜。
结果，在作为界面的离子注入层分离晶片，sio2层和单晶硅层及离子注入层留在粘合剂膜上面。
利用和实例24相同的方法进行后续的工艺。
利用这种方法，在硅氧化膜上形成厚度为0.2μm的单晶硅层。通过在整个晶片上测量100点，证实这样形成单晶硅层的厚度，在201±6nm内是均匀的。
然后，在氢气氛中，在1100℃热处理1小时。利用原子作用显微镜评价的表面粗糙度是大约0.2nm，其利用5μm见方中的平均方块粗糙度来表示，它类似于市场上供应硅片的情况。
通过利用透射电子显微镜观查横截面证实，硅层没有显示出引入新结晶缺陷，并且保持令人满意的结晶性。
[实例27]
该实例表示利用图14所示工艺通过把单晶硅到层转换Tefzel膜上(由Dupont de Nemeurs制造的透明膜)来制备太阳电池。
在500μm厚的单晶硅片的表面上，利用BCl3作为热热扩散源在12000℃热扩散硼，形成大约3μm的p+扩散层，(如图14的(a)所示)。然后，在HF酸溶液中，按照表8所示的条件进行阳极氧化，在晶片上形成多孔硅(如图14(b)所示)。阳极氧化开始时，采用低电流密度5mA/cm2，时间为2.5分，然后，逐渐增加电流密度，当电流密度达到30mA/cm2时，经过30秒后，停止阳极氧化。
表8
    阳极氧化液     HF∶H2O∶C2H5OH＝1∶1∶1
    电流密度     5→30mA/cm2
    阳极氧化时间     2.5min.→(30sec.)→0sec.
按照表9的条件，在普通热CVD设备中，在多孔硅层表面生长单晶硅，厚度为30μm。
表9
  气体流速 衬底温度     气压   生长时间
SiH2cl2/H2＝0.5/100(l/min.) 1050℃   大气压   30分
在生长过程中，加入几百ppm的小量B2H6，以便生长p+型层的硅层，然后，把B2H6的数量减少到小于1ppm到大约几pm以便获得p-层，在生长结束阶段，输入几百ppm数量的pH3代替B2H6，以便获得0.2μm的n+层，由此形成结(如图14的(c)所示)。
在生长后，利用EB(电子束)蒸发在n+层上形成ITO透明导电膜(82nm)/电流收集极(Ti/Pd/Ag(400nm/200nm/1μm)，以便获得太阳电池(如图14的(d)所示)。利用丝网印刷，在80μm厚的Tefzel膜上，设置10到30μm厚的铜膏，使其涂层和上述晶片的透明导电膜/收集电流电极紧密接触和粘接(如图14的(e)所示)。
粘性材料充分施加后，利用真空夹具(没有表示)把固定到聚酰亚胺膜上的晶片的露出的表面固定，然后，拉Tefzel膜的端部，以便利用该膜的柔软性，从该晶片逐渐剥离该膜，利用这种方法从该晶片剥离硅层，并且，转移到Tefzel膜上(如图14的(f)所示)。
利用氢氟酸和过氧化氢及去离子水的混合物，在搅拌的情况下，选择地腐蚀从硅片上剥离的位于硅层上的多孔硅。结果，不腐蚀硅层，但是，全部地除掉多孔硅。
通过在位于Tefzel膜上硅层的背面溅射0.1μm厚的Al形成背面电极(如图14的(g)所示)。
在AM1.5(100mw/cm2)的光照下，测量这样获得的位于Tefzel膜上的薄膜单晶硅太阳电池的I-V特性。对于6cm2电池面积，则获得开路电压为0.59v，短路光电流为34mA/cm2，占空因数为0.79，能量转换效率为15.8％。
利用上述的方法进行腐蚀，除掉在剥离后留在硅片上的多孔硅层，因此露出光滑的表面(如图14的(h)所示)。使这样获得的再生晶片重复上述工艺，以便获得具有高质量半导体层的薄膜单晶硅太阳电池的多个单元。
[实例28]
该实例表示利用图15所示工艺通过把单晶硅到层转换树脂膜上和再把硅层转换到第2衬底来制备太阳电池。
在500μm厚的单晶硅片的表面上，利用BCl3作为热热扩散源在12000℃热扩散硼，形成大约3μm的p+扩散层，(如图15的(a)所示)。然后，在HF酸溶液中，按照表10所示的条件进行阳极氧化，在晶片上形成多孔硅(如图15(b)所示)。阳极氧化开始时，采用低电流密度5mA/cm2，时间为2.5分，然后，逐渐增加电流密度，当电流密度达到30mA/cm2时，经过30秒后，停止阳极氧化。
表10
    阳极氧化液     HF∶H2O∶C2H5OH＝1∶1∶1
    电流密度     5→30mA/cm2
    阳极氧化时间     2.5min.→(30sec.)→0sec.
按照表11的条件，在普通热CVD设备中，在多孔硅层表面生长单晶硅，厚度为40μm。
表11
  气体流速   衬底温度     气压   生长时间
SiH2cl2/H2＝0.5/100(l/min.)   1050℃   大气压   40分
在生长过程中，加入几百ppm的小量B2H6，以便生长1μm厚的p+型层的硅层，然后，把B2H6的数量减少到小于1ppm到大约几pm以便获得p-层，在生长结束阶段，输入几百ppm数量的pH3代替B2H6，以便获得0.2μm的n+层，由此形成结(如图15的(c)所示)。
然后，把90μm厚的UV可固化的粘合剂带的粘性表面粘接到上述片的n+层上(如图15的(d)所示)。
利用真空夹具(没有表示)把固定到粘合剂膜上的晶片的露出的表面固定，然后，拉粘合剂膜的端部，以便利用该膜的柔软性，从该晶片逐渐剥离该膜，利用这种方法从该晶片剥离硅层，并且，转移到粘合剂膜上(如图15的(e)所示)。
利用氢氟酸和过氧化氢及去离子水的混合物，在搅拌的情况下，选择地腐蚀从硅片上剥离的位于硅层上的多孔硅。结果，不腐蚀硅层，但是，全部地除掉多孔硅。
通过在位于粘合剂膜上硅层的背面溅射0.1μm厚的Ao成背面电极(如图15的(f)所示)。把其上为锡/铅焊料上的不锈钢背面板和上述的硅层的背面电极接触，在这种状态进行加热，以便熔化焊料，由此使背面板和硅层固定(如图15的(g)所示)。
最后，在通过紫外线照射减少了粘接力后，剥离位于硅层上的粘合剂膜，并且利用EB(电子束)蒸发在n+层上形成ITO透明导电膜(82nm)/电流收集极(Ti/Pd/Ag(400nm/200nm/1μm)(如图15的(h)所示)。
在AM1.5(100mw/cm2)的光照下，测量通过两次转换获得的薄膜单晶硅太阳电池的I-V特性。对于6cm2电池面积，则获得开路电压为0.6v，短路光电流为34mA/cm2，占空因数为0.78，能量转换效率为15.9％。
利用上述的方法进行腐蚀，除掉在剥离后留在硅片上的多孔硅层，因此露出光滑的表面(如图15的(i)所示)。使这样获得的再生晶片重复上述工艺，以便获得具有高质量半导体层的薄膜单晶硅太阳电池的多个单元。
[实例29]
该例表示把利用如图11所示的工艺在冶金级(metallurgicalgrade)硅衬底上形成的硅层转变到到聚酰亚胺膜上来制备太阳电池。
冶金级硅衬底是指硅具有大约1ppm到2％的杂质浓度。
利用CZ(Czochralski)方法从98％杂质的冶金级硅制备硅锭，然后，切成0.5mm厚的硅片再镜面抛光，以便获得冶金级硅衬底。表12表示在这样制备的冶金级硅衬底中初步分析的结果。
表12
    杂质     冶金级硅衬底
    B     8ppm
    Al     2ppm
    Ni     ＜5ppm
    Fe     1ppm
    Cr     0.6ppm
    Mn     ＜0.2ppm
    Ti     ＜1ppm
冶金级硅衬底具有几毫米到几厘米的晶粒尺寸和0.05Ωcm的具体电阻率(p型)  (如图11(a)所示。
然后，在HF酸溶液中，按照表13所示的条件进行阳极氧化，在冶金级硅片上形成多孔硅(如图11(b)所示)。阳极氧化开始时，采用低电流密度2mA/cm2，时间为2分，然后，逐渐增加电流密度，当电流密度达到25mA/cm2时，经过6秒后，停止阳极氧化。
             表13
    阳极氧化液     HF∶H2O∶C2H5OH＝1∶1∶1
    电流密度     2→25mA/cm2
    阳极氧化时间     2min.→(1min.)→6sec.
按照表14的条件，在普通热CVD设备中，在多孔硅层表面晶体生长多晶硅，厚度为30μm。
在生长过程中，加入小量的B2H6(比例为几ppm)，以便生长p-型层的硅层，在生长结束阶段，把B2H6的数量增加到几百ppm，以便获得p+层(如图11的(c)和(d)所示)。
表14
  气体流速   衬底温度     气压   生长时间
SiH4/H2＝0.4/100(l/min.) 1050℃     100Torr   25分
利用丝网印刷，在50μm厚的聚酰亚胺膜上，施加10到30μm厚的铜膏，使其表面和上述晶片的p+硅层紧密接触和粘接。
在360℃的炉中以这种状态烧结铜膏，以便固定聚酰亚胺膜和该晶片(如图11的(e)所示)。
利用真空夹具(未显示)固定已固定到聚酰亚胺膜上的晶片的露出的表面，然后，拉聚酰亚胺膜的端部，以便利用聚酰亚胺膜的柔软性，从该晶片逐渐剥离该膜，利用这种方法从该晶片剥离硅层，并且，转移到聚酰亚胺膜上(如图11的(f)所示)。
利用氢氟酸和过氧化氢及去离子水的混合物，在搅拌的情况下，选择地腐蚀从冶金级硅晶片上剥离的位于硅层上的多孔硅。结果，不腐蚀硅层，但是，全部地除掉多孔硅。
通过利用透射电子显微镜观查横截面证实，硅层没有显示出引入新结晶缺陷，并且保持令人满意的结晶性。
利用氢氟酸/硝酸混合物进行腐蚀，清除在聚酰亚胺膜上获得的硅表面，在普通等离子CVD设备中，按照表3所示的条件，在硅层上淀积200埃厚的p-型μc-Si层(如图11的(g)所示)。
最后，利用EB(电子束)蒸发在μc-Si层上形成ITO透明导电膜(82nm)/电流收集极(Ti/Pd/Ag(400nm/200nm/1μm)，以便获得太阳电池(如图11的(h)所示)。
在AM1.5(100mw/cm2)的光照下，测量这样获得的位于聚酰亚胺膜上的薄膜单晶硅太阳电池的I-V特性。对于6cm2电池面积，则获得开路电压为0.57v，短路光电流为32mA/cm2，占空因数为0.77，能量转换效率为14％。
利用上述的方法进行腐蚀，除掉在剥离后留在硅片上的多孔硅层，因此露出光滑的表面(如图11的(i)所示)。使这样获得的再生晶片重复上述工艺，以便获得具有高质量半导体层的薄膜多晶硅太阳电池的多个单元。
[实例30]
按照下列条件，在HF溶液中阳极氧化第1单晶硅片衬底的表面层：
电流密度：       7(mA/cm2)
阳极氧化液：    HF∶H2O∶C2H5OH＝1∶1∶1
时间：           4分
多孔硅厚度：     4.5μm
接着进行阳极氧化：
电流密度：       30(mA/cm2)
阳极氧化液：    HF∶H2O∶C2H5OH＝1∶1∶1
时间：           1分
多孔硅厚度：     约4μm
利用电流密度为30mA/cm2的阳极氧化  则形成非常易碎的多孔硅层，其具有较大的孔隙率。
然后，在氧气氛中在400℃氧化衬底1小时，由此利用热氧化膜覆盖多孔硅中孔隙的内壁。
该热氧化，预先利用低温(在多孔层保持单晶性)在孔内壁上形成氧化膜，因此避免重设置孔并能稳定多孔层的结构。
然后，把位于衬底上的多孔层的外表面浸入1.25％HF溶液中，由此除掉最外层上的薄氧化膜。把这样获得的衬底在1050℃，760Torr和230l/min H2气流的条件下热处理1小时，接着在50sccmSiH4的气流中热处理5分钟。
把少量含硅原材料气体输入到成膜室，通过热处理逐渐的形成硅膜，因此密封多孔层孔的外表面。
然后，利用CVD(化学汽相淀积)，按照下列条件，在多孔硅上，外延单晶硅，厚度为0.3μm：
源气体：        SiH2Cl2/H2
气体流速：       0.5/180l/min
气体气压：       80乇
温度：           950℃
生长速度：       0.3m/min
然后，利用热氧化，在外延硅层表面上，形成厚度为200nm的sio2层。
然后把粘合剂膜粘接到二氧化硅的表面上，再利用如同实例8那样的方法从该晶片剥离该粘合剂膜。
结果，在作为界面的低易碎的多孔硅层分离晶片，sio2层，外延层和多孔硅层留在粘合剂膜上面。
用和实例8相同的方法进行后续步骤。
利用这种方法，在硅氧化膜上形成厚度为0.2μm的单晶硅层。通过在整个晶片上测量100点，证实这样形成单晶硅层的厚度，在201±6nm内是均匀的。
然后，在氢气氛中在1100℃热处理1小时。利用原子作用显微镜评价的表面粗糙度是大约0.2nm，其利用5μm见方中的平均方块粗糙度来表示，它类似于市场上供应硅片的情况。
通过利用透射电子显微镜观查横截面证实，硅层没有显示出引入新结晶缺陷，并且保持令人满意的结晶性。

Claims (33)

1.一种生产半导体产品的方法，包括
提供具有表面的半导体衬底；
以第一电流密度阳极氧化所述半导体衬底，从而邻近所述表面形成具有第一孔隙率的第一多孔半导体层；
以高于所述第一电流密度的第二电流密度阳极氧化所述衬底，从而邻近所述第一多孔半导体层与所述表面相对形成具有第二孔隙率的第二多孔半导体层，第二孔隙率大于所述第一孔隙率；
粘接柔性膜到所述半导体衬底上；以及
通过在剥离方向给所述柔性膜的边缘施加力，在所述第二多孔半导体层处从所述衬底上剥离所述第一多孔半导体层；
从而使所述第一多孔半导体层转移到所述柔性膜上。
2.按照权利要求1的生产半导体产品的方法，其特征是，所述膜由树脂膜组成。
3.按照权利要求1的生产半导体产品的方法，其特征是，所述膜由导电膜组成。
4.按照权利要求1的生产半导体产品的方法，其特征是，
所述膜是粘接膜。
5.按照权利要求1的生产半导体产品的方法，其特征是，通过插入粘合剂将该膜与衬底粘接。
6.一种生产半导体产品的方法，包括
提供具有表面的第一半导体衬底；
以第一电流密度阳极氧化所述第一半导体衬底，从而邻近所述表面形成具有第一孔隙率的第一多孔半导体层；
以高于所述第一电流密度的第二电流密度阳极氧化所述第一半导体衬底，从而邻近所述第一多孔半导体层与所述表面相对形成具有第二孔隙率的第二多孔半导体层，第二孔隙率大于所述第一孔隙率；
在所述第一多孔半导体层上形成无孔半导体层；
粘接柔性膜到所述第一半导体衬底上，并且；
通过在剥离方向给所述柔性膜的边缘施加力，在所述第二多孔半导体层处从所述第一半导体衬底上剥离所述无孔半导体层；
从而使所述无孔半导体层转移到所述柔性膜上。
7.按照权利要求6的生产半导体产品的方法，其特征是，所述膜由树脂膜组成。
8.按照权利要求6的生产半导体产品的方法，其特征是，所述膜由导电膜组成。
9.按照权利要求6的生产半导体产品的方法，其特征是，所述膜是粘接膜。
10.按照权利要求6的生产半导体产品的方法，其特征是，通过插入粘合剂将所述膜与衬底粘接。
11.按照权利要求6的生产半导体产品的方法，其特征是，所述第一半导体衬底由硅衬底构成。
12.按照权利要求11的生产半导体产品的方法，其特征是，所述硅衬底是单晶硅衬底。
13.按照权利要求6的生产半导体产品的方法，其特征是，由硅形成所述无孔半导体层。
14.按照权利要求6的生产半导体产品的方法，其特征是，由化合物半导体形成所述无孔半导体层。
15.按照权利要求6的生产半导体产品的方法，其特征是，通过外延生长形成所述无孔半导体层。
16.按照权利要求6的生产半导体产品的方法，用其生产太阳电池。
17.一种生产半导体产品的方法，包括
提供具有表面的第一半导体衬底；
以第一电流密度阳极氧化所述第一半导体衬底，从而邻近所述表面形成具有第一孔隙率的第一多孔半导体层；
以高于所述第一电流密度的第二电流密度阳极氧化所述第一半导体衬底，从而邻近所述第一多孔半导体层与所述表面相对形成具有第二孔隙率的第二多孔半导体层，第二孔隙率大于所述第一孔隙率；
在所述第一多孔半导体层上形成无孔半导体层；
粘接柔性膜到所述第一半导体衬底上；
通过在剥离方向给所述柔性膜的边缘施加力，在所述第二多孔半导体层处从所述第一半导体衬底上剥离所述无孔半导体层；以及
把所述剥离的无孔半导体层粘接到第二衬底上；
从而使所述无孔半导体层转移到所述第二衬底上。
18.按照权利要求17的生产半导体产品的方法，其特征是，所述膜由树脂膜组成。
19.按照权利要求17的生产半导体产品的方法，其特征是，所述膜由导电膜组成。
20.按照权利要求17的生产半导体产品的方法，其特征是，所述膜是粘接膜。
21.按照权利要求17的生产半导体产品的方法，其特征是，插入粘合剂将所述膜粘接到衬底上。
22.按照权利要求17的生产半导体产品的方法，其特征是，由硅衬底形成所述第一半导体衬底。
23.按照权利要求22的生产半导体产品的方法，其特征是，所述硅衬底是单晶硅衬底。
24.按照权利要求17的生产半导体产品的方法，其特征是，利用硅衬底作为所述第二衬底。
25.按照权利要求24的生产半导体产品的方法，其特征是，把其上形成有绝缘膜的衬底作为所述第二衬底。
26.按照权利要求17的生产半导体产品的方法，其特征是，利用透光衬底作为所述第二衬底。
27.按照权利要求17的生产半导体产品的方法，其特征是，把剥离膜上的无孔半导体层粘接到支撑件上，再利用粘接的支撑件把所述无孔半导体层连接到第二衬底上。
28.按照权利要求27的生产半导体产品的方法，其特征是，将通过从所述无孔层表面除掉保留的多孔层露出并保留在剥离膜上的无孔层，粘接到所述支撑件上。
29.按照权利要求27的生产半导体产品的方法，其特征是，把位于剥离膜上所述无孔层表面上的保留的多孔层粘接到所述支撑件上。
30.按照权利要求27的生产半导体产品的方法，其特征是，在把所述无孔半导体层连接到所述第二衬底后，除掉所述支撑件。
31.按照权利要求17的生产半导体产品的方法，其特征是，在把所述无孔半导体层连接到所述第二衬底后，除掉所述柔性膜。
32.按照权利要求17的生产半导体产品的方法，其特征是，把剥离步骤后通过除掉留在第一衬底上的多孔半导体层获得的衬底再用作第一衬底的材料。
33.按照权利要求17的生产半导体产品的方法，其特征是，把剥离步骤后通过除掉留在第一衬底上的多孔半导体层获得的衬底再用作第二衬底的材料。
CNB971072868A 1996-12-18 1997-12-18 半导体产品的制造方法 Expired - Fee Related CN1150594C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP354342/1996 1996-12-18
JP354342/96 1996-12-18
JP35434296 1996-12-18

Publications (2)

Publication Number Publication Date
CN1190248A CN1190248A (zh) 1998-08-12
CN1150594C true CN1150594C (zh) 2004-05-19

Family

ID=18436912

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB971072868A Expired - Fee Related CN1150594C (zh) 1996-12-18 1997-12-18 半导体产品的制造方法

Country Status (11)

Country Link
US (3) US6100166A (zh)
EP (1) EP0849788B1 (zh)
KR (1) KR100304161B1 (zh)
CN (1) CN1150594C (zh)
AT (1) ATE261612T1 (zh)
AU (1) AU743331B2 (zh)
CA (1) CA2225131C (zh)
DE (1) DE69728022T2 (zh)
MY (1) MY115477A (zh)
SG (1) SG67458A1 (zh)
TW (1) TW410477B (zh)

Families Citing this family (488)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050280155A1 (en) * 2004-06-21 2005-12-22 Sang-Yun Lee Semiconductor bonding and layer transfer method
US8018058B2 (en) * 2004-06-21 2011-09-13 Besang Inc. Semiconductor memory device
US8058142B2 (en) 1996-11-04 2011-11-15 Besang Inc. Bonded semiconductor structure and method of making the same
CA2225131C (en) * 1996-12-18 2002-01-01 Canon Kabushiki Kaisha Process for producing semiconductor article
SG71094A1 (en) 1997-03-26 2000-03-21 Canon Kk Thin film formation using laser beam heating to separate layers
CA2233096C (en) 1997-03-26 2003-01-07 Canon Kabushiki Kaisha Substrate and production method thereof
US6382292B1 (en) 1997-03-27 2002-05-07 Canon Kabushiki Kaisha Method and apparatus for separating composite member using fluid
US20070122997A1 (en) 1998-02-19 2007-05-31 Silicon Genesis Corporation Controlled process and resulting device
FR2773261B1 (fr) 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
SG70141A1 (en) * 1997-12-26 2000-01-25 Canon Kk Sample separating apparatus and method and substrate manufacturing method
DE19803013B4 (de) * 1998-01-27 2005-02-03 Robert Bosch Gmbh Verfahren zum Ablösen einer Epitaxieschicht oder eines Schichtsystems und nachfolgendem Aufbringen auf einen alternativen Träger
JP3697106B2 (ja) * 1998-05-15 2005-09-21 キヤノン株式会社 半導体基板の作製方法及び半導体薄膜の作製方法
JP3619058B2 (ja) 1998-06-18 2005-02-09 キヤノン株式会社 半導体薄膜の製造方法
US6180497B1 (en) * 1998-07-23 2001-01-30 Canon Kabushiki Kaisha Method for producing semiconductor base members
TW522488B (en) 1998-07-27 2003-03-01 Canon Kk Sample processing apparatus and method
US6344375B1 (en) * 1998-07-28 2002-02-05 Matsushita Electric Industrial Co., Ltd Substrate containing compound semiconductor, method for manufacturing the same and semiconductor device using the same
EP0989616A3 (en) * 1998-09-22 2006-05-10 Canon Kabushiki Kaisha Method and apparatus for producing photoelectric conversion device
JP2000124092A (ja) * 1998-10-16 2000-04-28 Shin Etsu Handotai Co Ltd 水素イオン注入剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
JP2000124341A (ja) * 1998-10-21 2000-04-28 Sony Corp 半導体装置およびその製造方法
JP2000349264A (ja) 1998-12-04 2000-12-15 Canon Inc 半導体ウエハの製造方法、使用方法および利用方法
US20050124142A1 (en) * 1998-12-31 2005-06-09 Bower Robert W. Transposed split of ion cut materials
US20040229443A1 (en) * 1998-12-31 2004-11-18 Bower Robert W. Structures, materials and methods for fabrication of nanostructures by transposed split of ion cut materials
JP2000223683A (ja) * 1999-02-02 2000-08-11 Canon Inc 複合部材及びその分離方法、貼り合わせ基板及びその分離方法、移設層の移設方法、並びにｓｏｉ基板の製造方法
US6410436B2 (en) * 1999-03-26 2002-06-25 Canon Kabushiki Kaisha Method of cleaning porous body, and process for producing porous body, non-porous film or bonded substrate
KR100434537B1 (ko) * 1999-03-31 2004-06-05 삼성전자주식회사 다공질 실리콘 혹은 다공질 산화 실리콘을 이용한 두꺼운 희생층을 가진 다층 구조 웨이퍼 및 그 제조방법
FR2794893B1 (fr) * 1999-06-14 2001-09-14 France Telecom Procede de fabrication d'un substrat de silicium comportant une mince couche d'oxyde de silicium ensevelie
US6162702A (en) * 1999-06-17 2000-12-19 Intersil Corporation Self-supported ultra thin silicon wafer process
FR2795866B1 (fr) * 1999-06-30 2001-08-17 Commissariat Energie Atomique Procede de realisation d'une membrane mince et structure a membrane ainsi obtenue
US6452091B1 (en) * 1999-07-14 2002-09-17 Canon Kabushiki Kaisha Method of producing thin-film single-crystal device, solar cell module and method of producing the same
JP2001094136A (ja) 1999-09-22 2001-04-06 Canon Inc 半導体素子モジュールの製造方法および太陽電池モジュールの製造方法
JP2001160540A (ja) 1999-09-22 2001-06-12 Canon Inc 半導体装置の製造方法、液相成長法及び液相成長装置、太陽電池
US6653205B2 (en) 1999-12-08 2003-11-25 Canon Kabushiki Kaisha Composite member separating method, thin film manufacturing method, and composite member separating apparatus
JP4450126B2 (ja) 2000-01-21 2010-04-14 日新電機株式会社 シリコン系結晶薄膜の形成方法
US6602767B2 (en) * 2000-01-27 2003-08-05 Canon Kabushiki Kaisha Method for transferring porous layer, method for making semiconductor devices, and method for making solar battery
JP3580227B2 (ja) * 2000-06-21 2004-10-20 三菱住友シリコン株式会社 複合基板の分離方法及び分離装置
JP4502547B2 (ja) * 2000-08-07 2010-07-14 日東電工株式会社 半導体ウエハの保護テープ除去方法およびその装置
JP3556916B2 (ja) * 2000-09-18 2004-08-25 三菱電線工業株式会社 半導体基材の製造方法
KR100586241B1 (ko) * 2000-10-28 2006-06-02 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판 및 제조방법
FR2817395B1 (fr) * 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
FR2840731B3 (fr) * 2002-06-11 2004-07-30 Soitec Silicon On Insulator Procede de fabrication d'un substrat comportant une couche utile en materiau semi-conducteur monocristallin de proprietes ameliorees
US7407869B2 (en) * 2000-11-27 2008-08-05 S.O.I.Tec Silicon On Insulator Technologies Method for manufacturing a free-standing substrate made of monocrystalline semiconductor material
US8507361B2 (en) 2000-11-27 2013-08-13 Soitec Fabrication of substrates with a useful layer of monocrystalline semiconductor material
FR2894990B1 (fr) * 2005-12-21 2008-02-22 Soitec Silicon On Insulator Procede de fabrication de substrats, notamment pour l'optique,l'electronique ou l'optoelectronique et substrat obtenu selon ledit procede
FR2817394B1 (fr) * 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
US6774010B2 (en) * 2001-01-25 2004-08-10 International Business Machines Corporation Transferable device-containing layer for silicon-on-insulator applications
JP2002229473A (ja) * 2001-01-31 2002-08-14 Canon Inc 表示装置の製造方法
JP4708577B2 (ja) 2001-01-31 2011-06-22 キヤノン株式会社 薄膜半導体装置の製造方法
JP4803884B2 (ja) 2001-01-31 2011-10-26 キヤノン株式会社 薄膜半導体装置の製造方法
US6468824B2 (en) * 2001-03-22 2002-10-22 Uni Light Technology Inc. Method for forming a semiconductor device having a metallic substrate
TW574753B (en) * 2001-04-13 2004-02-01 Sony Corp Manufacturing method of thin film apparatus and semiconductor device
FR2823596B1 (fr) 2001-04-13 2004-08-20 Commissariat Energie Atomique Substrat ou structure demontable et procede de realisation
FR2823599B1 (fr) 2001-04-13 2004-12-17 Commissariat Energie Atomique Substrat demomtable a tenue mecanique controlee et procede de realisation
JP2003017667A (ja) * 2001-06-29 2003-01-17 Canon Inc 部材の分離方法及び分離装置
JP2003017668A (ja) * 2001-06-29 2003-01-17 Canon Inc 部材の分離方法及び分離装置
US6717213B2 (en) * 2001-06-29 2004-04-06 Intel Corporation Creation of high mobility channels in thin-body SOI devices
US8415208B2 (en) 2001-07-16 2013-04-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and peeling off method and method of manufacturing semiconductor device
JP2003109773A (ja) * 2001-07-27 2003-04-11 Semiconductor Energy Lab Co Ltd 発光装置、半導体装置およびそれらの作製方法
JP5057619B2 (ja) * 2001-08-01 2012-10-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
FR2828428B1 (fr) * 2001-08-07 2003-10-17 Soitec Silicon On Insulator Dispositif de decollement de substrats et procede associe
TW554398B (en) 2001-08-10 2003-09-21 Semiconductor Energy Lab Method of peeling off and method of manufacturing semiconductor device
US7351300B2 (en) 2001-08-22 2008-04-01 Semiconductor Energy Laboratory Co., Ltd. Peeling method and method of manufacturing semiconductor device
SG139508A1 (en) * 2001-09-10 2008-02-29 Micron Technology Inc Wafer dicing device and method
SG102639A1 (en) * 2001-10-08 2004-03-26 Micron Technology Inc Apparatus and method for packing circuits
KR100944886B1 (ko) * 2001-10-30 2010-03-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제조 방법
US6656528B2 (en) * 2001-11-16 2003-12-02 Dalsa Semiconductor Inc. Method of making specular infrared mirrors for use in optical devices
TWI264121B (en) * 2001-11-30 2006-10-11 Semiconductor Energy Lab A display device, a method of manufacturing a semiconductor device, and a method of manufacturing a display device
EP1453096B1 (en) * 2001-12-04 2017-02-22 Shin-Etsu Handotai Co., Ltd. Method for producing a bonded wafer
US6638835B2 (en) * 2001-12-11 2003-10-28 Intel Corporation Method for bonding and debonding films using a high-temperature polymer
JP3968566B2 (ja) * 2002-03-26 2007-08-29 日立電線株式会社 窒化物半導体結晶の製造方法及び窒化物半導体ウエハ並びに窒化物半導体デバイス
FR2839199B1 (fr) * 2002-04-30 2005-06-24 Soitec Silicon On Insulator Procede de fabrication de substrats avec detachement d'un support temporaire, et substrat associe
DE60325669D1 (de) 2002-05-17 2009-02-26 Semiconductor Energy Lab Verfahren zum Transferieren eines Objekts und Verfahren zur Herstellung eines Halbleiterbauelements
KR100476901B1 (ko) * 2002-05-22 2005-03-17 삼성전자주식회사 소이 반도체기판의 형성방법
SG142115A1 (en) * 2002-06-14 2008-05-28 Micron Technology Inc Wafer level packaging
FR2842349B1 (fr) * 2002-07-09 2005-02-18 Transfert d'une couche mince a partir d'une plaquette comprenant une couche tampon
US6953736B2 (en) 2002-07-09 2005-10-11 S.O.I.Tec Silicon On Insulator Technologies S.A. Process for transferring a layer of strained semiconductor material
TWI272641B (en) * 2002-07-16 2007-02-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
FR2842647B1 (fr) * 2002-07-17 2004-09-17 Soitec Silicon On Insulator Procede de transfert de couche
US7008857B2 (en) 2002-08-26 2006-03-07 S.O.I.Tec Silicon On Insulator Technologies S.A. Recycling a wafer comprising a buffer layer, after having separated a thin layer therefrom
EP1532676A2 (en) 2002-08-26 2005-05-25 S.O.I.Tec Silicon on Insulator Technologies Mechanical recycling of a wafer comprising a buffer layer, after having taken a layer therefrom
US6780703B2 (en) * 2002-08-27 2004-08-24 Freescale Semiconductor, Inc. Method for forming a semiconductor device
JP2004103600A (ja) * 2002-09-04 2004-04-02 Canon Inc 基板及びその製造方法
EP1396883A3 (en) * 2002-09-04 2005-11-30 Canon Kabushiki Kaisha Substrate and manufacturing method therefor
JP2004103855A (ja) * 2002-09-10 2004-04-02 Canon Inc 基板及びその製造方法
JP2004103946A (ja) * 2002-09-11 2004-04-02 Canon Inc 基板及びその製造方法
FR2844634B1 (fr) 2002-09-18 2005-05-27 Soitec Silicon On Insulator Formation d'une couche utile relaxee a partir d'une plaquette sans couche tampon
JP2004134672A (ja) * 2002-10-11 2004-04-30 Sony Corp 超薄型半導体装置の製造方法および製造装置、並びに超薄型の裏面照射型固体撮像装置の製造方法および製造装置
WO2004040648A1 (ja) 2002-10-30 2004-05-13 Semiconductor Energy Laboratory Co., Ltd. 半導体装置および半導体装置の作製方法
FR2848336B1 (fr) 2002-12-09 2005-10-28 Commissariat Energie Atomique Procede de realisation d'une structure contrainte destinee a etre dissociee
JP2004200209A (ja) * 2002-12-16 2004-07-15 Fuji Xerox Co Ltd 電極等の導電パターンの形成方法およびこれを用いた面発光型半導体レーザ並びにその製造方法
FR2849269B1 (fr) * 2002-12-20 2005-07-29 Soitec Silicon On Insulator Procede de realisation de cavites dans une plaque de silicium
JP4373085B2 (ja) 2002-12-27 2009-11-25 株式会社半導体エネルギー研究所 半導体装置の作製方法、剥離方法及び転写方法
TWI330269B (en) * 2002-12-27 2010-09-11 Semiconductor Energy Lab Separating method
US20100133695A1 (en) * 2003-01-12 2010-06-03 Sang-Yun Lee Electronic circuit with embedded memory
US7799675B2 (en) * 2003-06-24 2010-09-21 Sang-Yun Lee Bonded semiconductor structure and method of fabricating the same
CN102290422A (zh) 2003-01-15 2011-12-21 株式会社半导体能源研究所 显示装置及其制造方法、剥离方法及发光装置的制造方法
FR2850390B1 (fr) * 2003-01-24 2006-07-14 Soitec Silicon On Insulator Procede d'elimination d'une zone peripherique de colle lors de la fabrication d'un substrat composite
KR100504180B1 (ko) * 2003-01-29 2005-07-28 엘지전자 주식회사 질화물 화합물 반도체의 결정성장 방법
US20040192067A1 (en) * 2003-02-28 2004-09-30 Bruno Ghyselen Method for forming a relaxed or pseudo-relaxed useful layer on a substrate
US7018909B2 (en) * 2003-02-28 2006-03-28 S.O.I.Tec Silicon On Insulator Technologies S.A. Forming structures that include a relaxed or pseudo-relaxed layer on a substrate
US6911379B2 (en) * 2003-03-05 2005-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming strained silicon on insulator substrate
US6949451B2 (en) 2003-03-10 2005-09-27 Taiwan Semiconductor Manufacturing Company, Ltd. SOI chip with recess-resistant buried insulator and method of manufacturing the same
US7122095B2 (en) * 2003-03-14 2006-10-17 S.O.I.Tec Silicon On Insulator Technologies S.A. Methods for forming an assembly for transfer of a useful layer
US20040188684A1 (en) * 2003-03-31 2004-09-30 Glass Glenn A. Selective deposition of smooth silicon, germanium, and silicon-germanium alloy epitaxial films
US6902962B2 (en) * 2003-04-04 2005-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Silicon-on-insulator chip with multiple crystal orientations
AU2003224143A1 (en) * 2003-04-10 2004-11-01 S.O.I.Tec Silicon On Insulator Technologies Method of producing a hybrid device and hybrid device
US7592239B2 (en) * 2003-04-30 2009-09-22 Industry University Cooperation Foundation-Hanyang University Flexible single-crystal film and method of manufacturing the same
US20040218133A1 (en) * 2003-04-30 2004-11-04 Park Jong-Wan Flexible electro-optical apparatus and method for manufacturing the same
SG119185A1 (en) * 2003-05-06 2006-02-28 Micron Technology Inc Method for packaging circuits and packaged circuits
ATE504082T1 (de) * 2003-05-27 2011-04-15 Soitec Silicon On Insulator Verfahren zur herstellung einer heteroepitaktischen mikrostruktur
FR2855909B1 (fr) * 2003-06-06 2005-08-26 Soitec Silicon On Insulator Procede d'obtention concomitante d'au moins une paire de structures comprenant au moins une couche utile reportee sur un substrat
FR2855908B1 (fr) * 2003-06-06 2005-08-26 Soitec Silicon On Insulator Procede d'obtention d'une structure comprenant au moins un substrat et une couche ultramince
FR2856844B1 (fr) 2003-06-24 2006-02-17 Commissariat Energie Atomique Circuit integre sur puce de hautes performances
US20100190334A1 (en) * 2003-06-24 2010-07-29 Sang-Yun Lee Three-dimensional semiconductor structure and method of manufacturing the same
US8071438B2 (en) * 2003-06-24 2011-12-06 Besang Inc. Semiconductor circuit
US7632738B2 (en) * 2003-06-24 2009-12-15 Sang-Yun Lee Wafer bonding method
US8471263B2 (en) * 2003-06-24 2013-06-25 Sang-Yun Lee Information storage system which includes a bonded semiconductor structure
US7863748B2 (en) * 2003-06-24 2011-01-04 Oh Choonsik Semiconductor circuit and method of fabricating the same
US7867822B2 (en) 2003-06-24 2011-01-11 Sang-Yun Lee Semiconductor memory device
FR2857503B1 (fr) * 2003-07-10 2005-11-11 Soitec Silicon On Insulator Procede d'implantation au travers d'une surface irreguliere
FR2857953B1 (fr) 2003-07-21 2006-01-13 Commissariat Energie Atomique Structure empilee, et procede pour la fabriquer
US7456932B2 (en) * 2003-07-25 2008-11-25 Asml Netherlands B.V. Filter window, lithographic projection apparatus, filter window manufacturing method, device manufacturing method and device manufactured thereby
FR2858461B1 (fr) * 2003-07-30 2005-11-04 Soitec Silicon On Insulator Realisation d'une structure comprenant une couche protegeant contre des traitements chimiques
JP4130167B2 (ja) * 2003-10-06 2008-08-06 日東電工株式会社 半導体ウエハの剥離方法
FR2860642B1 (fr) * 2003-10-07 2006-02-24 Commissariat Energie Atomique Procede de realisation d'un multicouche composite.
FR2861497B1 (fr) 2003-10-28 2006-02-10 Soitec Silicon On Insulator Procede de transfert catastrophique d'une couche fine apres co-implantation
US7084045B2 (en) * 2003-12-12 2006-08-01 Seminconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
FR2864970B1 (fr) * 2004-01-09 2006-03-03 Soitec Silicon On Insulator Substrat a support a coefficient de dilatation thermique determine
FR2866983B1 (fr) * 2004-03-01 2006-05-26 Soitec Silicon On Insulator Realisation d'une entite en materiau semiconducteur sur substrat
EP1571705A3 (fr) * 2004-03-01 2006-01-04 S.O.I.Tec Silicon on Insulator Technologies Réalisation d'une entité en matériau semiconducteur sur substrat
EP1751788B1 (en) * 2004-04-28 2018-11-28 Iucf-Hyu (Industry-University Cooperation Foundation Hanyang University) Flexible single-crystal film and method of manufacturing the same
CN104716170B (zh) * 2004-06-04 2019-07-26 伊利诺伊大学评议会 用于制造并组装可印刷半导体元件的方法和设备
US7521292B2 (en) 2004-06-04 2009-04-21 The Board Of Trustees Of The University Of Illinois Stretchable form of single crystal silicon for high performance electronics on rubber substrates
US7601649B2 (en) * 2004-08-02 2009-10-13 Micron Technology, Inc. Zirconium-doped tantalum oxide films
US7235812B2 (en) 2004-09-13 2007-06-26 International Business Machines Corporation Method of creating defect free high Ge content (>25%) SiGe-on-insulator (SGOI) substrates using wafer bonding techniques
KR101134485B1 (ko) * 2004-09-21 2012-04-24 소이텍 공동 주입 및 후속 주입에 의해 박막을 획득하는 방법
US7179719B2 (en) * 2004-09-28 2007-02-20 Sharp Laboratories Of America, Inc. System and method for hydrogen exfoliation
US7482248B2 (en) * 2004-12-03 2009-01-27 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
DE102004059651A1 (de) * 2004-12-10 2006-06-14 Robert Bosch Gmbh Verfahren zur Bildung einer kristallinen Schicht auf einem Silizium-Substrat
FR2880189B1 (fr) * 2004-12-24 2007-03-30 Tracit Technologies Sa Procede de report d'un circuit sur un plan de masse
JP2008526010A (ja) * 2004-12-28 2008-07-17 エス． オー． アイ． テック シリコン オン インシュレーター テクノロジーズ 低いホール密度を有する薄層を得るための方法
FR2880988B1 (fr) * 2005-01-19 2007-03-30 Soitec Silicon On Insulator TRAITEMENT D'UNE COUCHE EN SI1-yGEy PRELEVEE
US7442597B2 (en) * 2005-02-02 2008-10-28 Texas Instruments Incorporated Systems and methods that selectively modify liner induced stress
US7585792B2 (en) 2005-02-09 2009-09-08 S.O.I.Tec Silicon On Insulator Technologies Relaxation of a strained layer using a molten layer
KR20070107180A (ko) * 2005-02-28 2007-11-06 실리콘 제너시스 코포레이션 기판 강화 방법 및 그 결과물인 디바이스
TWI413152B (zh) 2005-03-01 2013-10-21 Semiconductor Energy Lab 半導體裝置製造方法
US8367524B2 (en) * 2005-03-29 2013-02-05 Sang-Yun Lee Three-dimensional integrated circuit structure
US20110143506A1 (en) * 2009-12-10 2011-06-16 Sang-Yun Lee Method for fabricating a semiconductor memory device
US8455978B2 (en) 2010-05-27 2013-06-04 Sang-Yun Lee Semiconductor circuit structure and method of making the same
US7560789B2 (en) * 2005-05-27 2009-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7605055B2 (en) * 2005-06-02 2009-10-20 S.O.I.Tec Silicon On Insulator Technologies Wafer with diamond layer
KR101272097B1 (ko) 2005-06-03 2013-06-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 집적회로 장치 및 그의 제조방법
TWI282629B (en) * 2005-06-21 2007-06-11 Unit Light Technology Inc Method for fabricating LED
US7820495B2 (en) * 2005-06-30 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7674687B2 (en) * 2005-07-27 2010-03-09 Silicon Genesis Corporation Method and structure for fabricating multiple tiled regions onto a plate using a controlled cleaving process
US20070029043A1 (en) * 2005-08-08 2007-02-08 Silicon Genesis Corporation Pre-made cleavable substrate method and structure of fabricating devices using one or more films provided by a layer transfer process
US7166520B1 (en) * 2005-08-08 2007-01-23 Silicon Genesis Corporation Thin handle substrate method and structure for fabricating devices using one or more films provided by a layer transfer process
US7427554B2 (en) * 2005-08-12 2008-09-23 Silicon Genesis Corporation Manufacturing strained silicon substrates using a backing material
FR2889887B1 (fr) 2005-08-16 2007-11-09 Commissariat Energie Atomique Procede de report d'une couche mince sur un support
FR2891281B1 (fr) 2005-09-28 2007-12-28 Commissariat Energie Atomique Procede de fabrication d'un element en couches minces.
FR2895563B1 (fr) * 2005-12-22 2008-04-04 Soitec Silicon On Insulator Procede de simplification d'une sequence de finition et structure obtenue par le procede
US20070148917A1 (en) * 2005-12-22 2007-06-28 Sumco Corporation Process for Regeneration of a Layer Transferred Wafer and Regenerated Layer Transferred Wafer
DE102006003464A1 (de) * 2006-01-25 2007-07-26 Degussa Gmbh Verfahren zur Erzeugung einer Siliciumschicht auf einer Substratoberfläche durch Gasphasenabscheidung
US8173519B2 (en) 2006-03-03 2012-05-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8222116B2 (en) 2006-03-03 2012-07-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5128781B2 (ja) * 2006-03-13 2013-01-23 信越化学工業株式会社 光電変換素子用基板の製造方法
EP1997126A2 (en) * 2006-03-13 2008-12-03 Nanogram Corporation Thin silicon or germanium sheets and photovoltaics formed from thin sheets
US20070219541A1 (en) * 2006-03-14 2007-09-20 Intralase Corp. System and method for ophthalmic laser surgery on a cornea
US7863157B2 (en) * 2006-03-17 2011-01-04 Silicon Genesis Corporation Method and structure for fabricating solar cells using a layer transfer process
DE102006013313A1 (de) * 2006-03-21 2007-09-27 Institut Für Solarenergieforschung Gmbh Verfahren zur Erzeugung eines gezielt dotierten Bereichs in einer Halbleiterschicht unter Verwendung von Aus-Diffusion und entsprechendes Halbleiterbauelement
US7598153B2 (en) * 2006-03-31 2009-10-06 Silicon Genesis Corporation Method and structure for fabricating bonded substrate structures using thermal processing to remove oxygen species
EP2002484A4 (en) 2006-04-05 2016-06-08 Silicon Genesis Corp METHOD AND STRUCTURE FOR MANUFACTURING PHOTOVOLTAIC CELLS USING A LAYER TRANSFER PROCESS
EP1863100A1 (en) * 2006-05-30 2007-12-05 INTERUNIVERSITAIR MICROELEKTRONICA CENTRUM vzw (IMEC) Method for the production of thin substrates
CN100442560C (zh) * 2006-05-18 2008-12-10 洲磊科技股份有限公司 制造发光二极管的方法
US7910456B1 (en) * 2006-05-26 2011-03-22 Silicon Genesis Corporation Liquid based substrate method and structure for layer transfer applications
TWI424499B (zh) * 2006-06-30 2014-01-21 Semiconductor Energy Lab 製造半導體裝置的方法
US8153513B2 (en) * 2006-07-25 2012-04-10 Silicon Genesis Corporation Method and system for continuous large-area scanning implantation process
US20100203730A1 (en) * 2009-02-09 2010-08-12 Emcore Solar Power, Inc. Epitaxial Lift Off in Inverted Metamorphic Multijunction Solar Cells
US20100047959A1 (en) * 2006-08-07 2010-02-25 Emcore Solar Power, Inc. Epitaxial Lift Off on Film Mounted Inverted Metamorphic Multijunction Solar Cells
TWI450387B (zh) 2006-09-29 2014-08-21 Semiconductor Energy Lab 半導體裝置的製造方法
US8137417B2 (en) * 2006-09-29 2012-03-20 Semiconductor Energy Laboratory Co., Ltd. Peeling apparatus and manufacturing apparatus of semiconductor device
JP2008112840A (ja) * 2006-10-30 2008-05-15 Shin Etsu Chem Co Ltd 単結晶シリコン太陽電池の製造方法及び単結晶シリコン太陽電池
JP2008112843A (ja) * 2006-10-30 2008-05-15 Shin Etsu Chem Co Ltd 単結晶シリコン太陽電池の製造方法及び単結晶シリコン太陽電池
JP2008112848A (ja) * 2006-10-30 2008-05-15 Shin Etsu Chem Co Ltd 単結晶シリコン太陽電池の製造方法及び単結晶シリコン太陽電池
JP2008112847A (ja) * 2006-10-30 2008-05-15 Shin Etsu Chem Co Ltd 単結晶シリコン太陽電池の製造方法及び単結晶シリコン太陽電池
JP5090716B2 (ja) * 2006-11-24 2012-12-05 信越化学工業株式会社 単結晶シリコン太陽電池の製造方法
FR2910179B1 (fr) 2006-12-19 2009-03-13 Commissariat Energie Atomique PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART
JP5166745B2 (ja) * 2007-03-07 2013-03-21 信越化学工業株式会社 単結晶シリコン太陽電池の製造方法
KR101503675B1 (ko) * 2007-04-06 2015-03-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 광기전력 장치 및 그 제조 방법
JP5048380B2 (ja) 2007-04-09 2012-10-17 信越化学工業株式会社 単結晶シリコン太陽電池の製造方法
US9059247B2 (en) 2007-05-18 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate and method for manufacturing semiconductor device
JP5788173B2 (ja) * 2007-06-25 2015-09-30 ブルーワー サイエンス アイ エヌシー． 高温スピンオン仮接合用組成物
JP5498670B2 (ja) * 2007-07-13 2014-05-21 株式会社半導体エネルギー研究所 半導体基板の作製方法
US20090206275A1 (en) * 2007-10-03 2009-08-20 Silcon Genesis Corporation Accelerator particle beam apparatus and method for low contaminate processing
WO2009057667A1 (en) 2007-10-29 2009-05-07 Semiconductor Energy Laboratory Co., Ltd. Formation method of single crystal semiconductor layer, formation method of crystalline semiconductor layer, formation method of polycrystalline layer, and method for manufacturing semiconductor device
US8440129B2 (en) 2007-11-02 2013-05-14 President And Fellows Of Harvard College Production of free-standing solid state layers by thermal processing of substrates with a polymer
ES2422256T3 (es) * 2007-11-09 2013-09-10 Sunpreme Inc Celdas solares de bajo coste y métodos para su producción
JP5248995B2 (ja) * 2007-11-30 2013-07-31 株式会社半導体エネルギー研究所 光電変換装置の製造方法
FR2925221B1 (fr) 2007-12-17 2010-02-19 Commissariat Energie Atomique Procede de transfert d'une couche mince
US20090242019A1 (en) * 2007-12-19 2009-10-01 Silexos, Inc Method to create high efficiency, low cost polysilicon or microcrystalline solar cell on flexible substrates using multilayer high speed inkjet printing and, rapid annealing and light trapping
CN101471347B (zh) * 2007-12-26 2012-02-01 上海新傲科技股份有限公司 半导体衬底、半导体衬底的制备方法及三维封装方法
DE202009018064U1 (de) 2008-01-24 2010-12-02 Brewer Science, Inc. Gegenstände beim reversiblen Anbringen eines Vorrichtungswafers an einem Trägersubstrat
US8481845B2 (en) * 2008-02-05 2013-07-09 Gtat Corporation Method to form a photovoltaic cell comprising a thin lamina
US8178419B2 (en) 2008-02-05 2012-05-15 Twin Creeks Technologies, Inc. Method to texture a lamina surface within a photovoltaic cell
US8563352B2 (en) * 2008-02-05 2013-10-22 Gtat Corporation Creation and translation of low-relief texture for a photovoltaic cell
US8129613B2 (en) * 2008-02-05 2012-03-06 Twin Creeks Technologies, Inc. Photovoltaic cell comprising a thin lamina having low base resistivity and method of making
EP2105972A3 (en) 2008-03-28 2015-06-10 Semiconductor Energy Laboratory Co, Ltd. Photoelectric conversion device and method for manufacturing the same
US7974119B2 (en) 2008-07-10 2011-07-05 Seagate Technology Llc Transmission gate-based spin-transfer torque memory unit
US7936580B2 (en) 2008-10-20 2011-05-03 Seagate Technology Llc MRAM diode array and access method
US9030867B2 (en) 2008-10-20 2015-05-12 Seagate Technology Llc Bipolar CMOS select device for resistive sense memory
US7936583B2 (en) 2008-10-30 2011-05-03 Seagate Technology Llc Variable resistive memory punchthrough access method
US7951640B2 (en) * 2008-11-07 2011-05-31 Sunpreme, Ltd. Low-cost multi-junction solar cells and methods for their production
US8796066B2 (en) 2008-11-07 2014-08-05 Sunpreme, Inc. Low-cost solar cells and methods for fabricating low cost substrates for solar cells
US7825478B2 (en) 2008-11-07 2010-11-02 Seagate Technology Llc Polarity dependent switch for resistive sense memory
US8178864B2 (en) 2008-11-18 2012-05-15 Seagate Technology Llc Asymmetric barrier diode
JP5586920B2 (ja) * 2008-11-20 2014-09-10 株式会社半導体エネルギー研究所 フレキシブル半導体装置の作製方法
US8203869B2 (en) 2008-12-02 2012-06-19 Seagate Technology Llc Bit line charge accumulation sensing for resistive changing memory
CN101752455B (zh) * 2008-12-15 2011-12-07 中芯国际集成电路制造(上海)有限公司 太阳能电池的制造方法
US7785989B2 (en) * 2008-12-17 2010-08-31 Emcore Solar Power, Inc. Growth substrates for inverted metamorphic multijunction solar cells
TWI496189B (zh) * 2008-12-23 2015-08-11 Siltectra Gmbh 製造具結構表面之固態材料之薄獨立層的方法
US8778199B2 (en) 2009-02-09 2014-07-15 Emoore Solar Power, Inc. Epitaxial lift off in inverted metamorphic multijunction solar cells
US20110303281A1 (en) * 2009-02-26 2011-12-15 Tomoya Kodama Method for manufacturing thin film compound solar cell
FR2943848B1 (fr) * 2009-03-27 2012-02-03 Jean Pierre Medina Procede et machine de fabrication d'un semi-conducteur, du type cellule photovoltaique ou composant electronique similaire
US8373439B2 (en) 2009-04-14 2013-02-12 Monolithic 3D Inc. 3D semiconductor device
US8058137B1 (en) 2009-04-14 2011-11-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US9711407B2 (en) 2009-04-14 2017-07-18 Monolithic 3D Inc. Method of manufacturing a three dimensional integrated circuit by transfer of a mono-crystalline layer
US9577642B2 (en) 2009-04-14 2017-02-21 Monolithic 3D Inc. Method to form a 3D semiconductor device
US8754533B2 (en) 2009-04-14 2014-06-17 Monolithic 3D Inc. Monolithic three-dimensional semiconductor device and structure
US7986042B2 (en) 2009-04-14 2011-07-26 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8669778B1 (en) 2009-04-14 2014-03-11 Monolithic 3D Inc. Method for design and manufacturing of a 3D semiconductor device
US8384426B2 (en) * 2009-04-14 2013-02-26 Monolithic 3D Inc. Semiconductor device and structure
US8427200B2 (en) 2009-04-14 2013-04-23 Monolithic 3D Inc. 3D semiconductor device
US8405420B2 (en) * 2009-04-14 2013-03-26 Monolithic 3D Inc. System comprising a semiconductor device and structure
US9509313B2 (en) 2009-04-14 2016-11-29 Monolithic 3D Inc. 3D semiconductor device
US8362482B2 (en) 2009-04-14 2013-01-29 Monolithic 3D Inc. Semiconductor device and structure
US8378715B2 (en) 2009-04-14 2013-02-19 Monolithic 3D Inc. Method to construct systems
US8362800B2 (en) 2010-10-13 2013-01-29 Monolithic 3D Inc. 3D semiconductor device including field repairable logics
US8395191B2 (en) 2009-10-12 2013-03-12 Monolithic 3D Inc. Semiconductor device and structure
US8329557B2 (en) 2009-05-13 2012-12-11 Silicon Genesis Corporation Techniques for forming thin films by implantation with reduced channeling
WO2010143475A1 (ja) * 2009-06-09 2010-12-16 株式会社村田製作所 圧電デバイスの製造方法
US8633097B2 (en) * 2009-06-09 2014-01-21 International Business Machines Corporation Single-junction photovoltaic cell
FR2947098A1 (fr) 2009-06-18 2010-12-24 Commissariat Energie Atomique Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince
US8159856B2 (en) 2009-07-07 2012-04-17 Seagate Technology Llc Bipolar select device for resistive sense memory
US8158964B2 (en) 2009-07-13 2012-04-17 Seagate Technology Llc Schottky diode switch and memory units containing the same
US8183126B2 (en) 2009-07-13 2012-05-22 Seagate Technology Llc Patterning embedded control lines for vertically stacked semiconductor elements
US9847243B2 (en) 2009-08-27 2017-12-19 Corning Incorporated Debonding a glass substrate from carrier using ultrasonic wave
US10043781B2 (en) 2009-10-12 2018-08-07 Monolithic 3D Inc. 3D semiconductor device and structure
US8742476B1 (en) 2012-11-27 2014-06-03 Monolithic 3D Inc. Semiconductor device and structure
US8581349B1 (en) 2011-05-02 2013-11-12 Monolithic 3D Inc. 3D memory semiconductor device and structure
US10388863B2 (en) 2009-10-12 2019-08-20 Monolithic 3D Inc. 3D memory device and structure
US12027518B1 (en) 2009-10-12 2024-07-02 Monolithic 3D Inc. 3D semiconductor devices and structures with metal layers
US11374118B2 (en) 2009-10-12 2022-06-28 Monolithic 3D Inc. Method to form a 3D integrated circuit
US10157909B2 (en) 2009-10-12 2018-12-18 Monolithic 3D Inc. 3D semiconductor device and structure
US9099424B1 (en) 2012-08-10 2015-08-04 Monolithic 3D Inc. Semiconductor system, device and structure with heat removal
US8536023B2 (en) 2010-11-22 2013-09-17 Monolithic 3D Inc. Method of manufacturing a semiconductor device and structure
US8450804B2 (en) 2011-03-06 2013-05-28 Monolithic 3D Inc. Semiconductor device and structure for heat removal
US10354995B2 (en) 2009-10-12 2019-07-16 Monolithic 3D Inc. Semiconductor memory device and structure
US11984445B2 (en) 2009-10-12 2024-05-14 Monolithic 3D Inc. 3D semiconductor devices and structures with metal layers
US10910364B2 (en) 2009-10-12 2021-02-02 Monolitaic 3D Inc. 3D semiconductor device
US10366970B2 (en) 2009-10-12 2019-07-30 Monolithic 3D Inc. 3D semiconductor device and structure
US8476145B2 (en) 2010-10-13 2013-07-02 Monolithic 3D Inc. Method of fabricating a semiconductor device and structure
US11018133B2 (en) 2009-10-12 2021-05-25 Monolithic 3D Inc. 3D integrated circuit
US8294159B2 (en) 2009-10-12 2012-10-23 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
DE102009053262A1 (de) * 2009-11-13 2011-05-19 Institut Für Solarenergieforschung Gmbh Verfahren zum Bilden von dünnen Halbleiterschichtsubstraten sowie Verfahren zum Herstellen eines Halbleiterbauelements, insbesondere einer Solarzelle, mit einem solchen Halbleiterschichtsubstrat
KR101156437B1 (ko) * 2010-01-27 2012-07-03 삼성모바일디스플레이주식회사 레이저 열전사 장치 및 이를 이용한 유기 발광 표시 장치의 제조방법
US8541819B1 (en) 2010-12-09 2013-09-24 Monolithic 3D Inc. Semiconductor device and structure
US9099526B2 (en) 2010-02-16 2015-08-04 Monolithic 3D Inc. Integrated circuit device and structure
US8461035B1 (en) 2010-09-30 2013-06-11 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8026521B1 (en) 2010-10-11 2011-09-27 Monolithic 3D Inc. Semiconductor device and structure
US8492886B2 (en) 2010-02-16 2013-07-23 Monolithic 3D Inc 3D integrated circuit with logic
US8373230B1 (en) 2010-10-13 2013-02-12 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8349626B2 (en) * 2010-03-23 2013-01-08 Gtat Corporation Creation of low-relief texture for a photovoltaic cell
US8723335B2 (en) 2010-05-20 2014-05-13 Sang-Yun Lee Semiconductor circuit structure and method of forming the same using a capping layer
US8852391B2 (en) 2010-06-21 2014-10-07 Brewer Science Inc. Method and apparatus for removing a reversibly mounted device wafer from a carrier substrate
JP5902406B2 (ja) * 2010-06-25 2016-04-13 株式会社半導体エネルギー研究所 分離方法および半導体装置の作製方法
KR101134819B1 (ko) 2010-07-02 2012-04-13 이상윤 반도체 메모리 장치의 제조 방법
US9219005B2 (en) 2011-06-28 2015-12-22 Monolithic 3D Inc. Semiconductor system and device
US8901613B2 (en) 2011-03-06 2014-12-02 Monolithic 3D Inc. Semiconductor device and structure for heat removal
US9953925B2 (en) 2011-06-28 2018-04-24 Monolithic 3D Inc. Semiconductor system and device
US8642416B2 (en) 2010-07-30 2014-02-04 Monolithic 3D Inc. Method of forming three dimensional integrated circuit devices using layer transfer technique
US10217667B2 (en) 2011-06-28 2019-02-26 Monolithic 3D Inc. 3D semiconductor device, fabrication method and system
US9263314B2 (en) 2010-08-06 2016-02-16 Brewer Science Inc. Multiple bonding layers for thin-wafer handling
DE102010046215B4 (de) 2010-09-21 2019-01-03 Infineon Technologies Austria Ag Halbleiterkörper mit verspanntem Bereich, Elektronisches Bauelement und ein Verfahren zum Erzeugen des Halbleiterkörpers.
US8617952B2 (en) 2010-09-28 2013-12-31 Seagate Technology Llc Vertical transistor with hardening implatation
US8273610B2 (en) 2010-11-18 2012-09-25 Monolithic 3D Inc. Method of constructing a semiconductor device and structure
US10497713B2 (en) 2010-11-18 2019-12-03 Monolithic 3D Inc. 3D semiconductor memory device and structure
US8163581B1 (en) 2010-10-13 2012-04-24 Monolith IC 3D Semiconductor and optoelectronic devices
US11482440B2 (en) 2010-12-16 2022-10-25 Monolithic 3D Inc. 3D semiconductor device and structure with a built-in test circuit for repairing faulty circuits
US11315980B1 (en) 2010-10-11 2022-04-26 Monolithic 3D Inc. 3D semiconductor device and structure with transistors
US11024673B1 (en) 2010-10-11 2021-06-01 Monolithic 3D Inc. 3D semiconductor device and structure
US11158674B2 (en) 2010-10-11 2021-10-26 Monolithic 3D Inc. Method to produce a 3D semiconductor device and structure
US11600667B1 (en) 2010-10-11 2023-03-07 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US8114757B1 (en) 2010-10-11 2012-02-14 Monolithic 3D Inc. Semiconductor device and structure
US10896931B1 (en) 2010-10-11 2021-01-19 Monolithic 3D Inc. 3D semiconductor device and structure
US11227897B2 (en) 2010-10-11 2022-01-18 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US10290682B2 (en) 2010-10-11 2019-05-14 Monolithic 3D Inc. 3D IC semiconductor device and structure with stacked memory
US11469271B2 (en) 2010-10-11 2022-10-11 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US11257867B1 (en) 2010-10-11 2022-02-22 Monolithic 3D Inc. 3D semiconductor device and structure with oxide bonds
US11018191B1 (en) 2010-10-11 2021-05-25 Monolithic 3D Inc. 3D semiconductor device and structure
US11855114B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11163112B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US11855100B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11327227B2 (en) 2010-10-13 2022-05-10 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US10679977B2 (en) 2010-10-13 2020-06-09 Monolithic 3D Inc. 3D microdisplay device and structure
US11605663B2 (en) 2010-10-13 2023-03-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US12094892B2 (en) 2010-10-13 2024-09-17 Monolithic 3D Inc. 3D micro display device and structure
US10978501B1 (en) 2010-10-13 2021-04-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US11929372B2 (en) 2010-10-13 2024-03-12 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11404466B2 (en) 2010-10-13 2022-08-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US10943934B2 (en) 2010-10-13 2021-03-09 Monolithic 3D Inc. Multilevel semiconductor device and structure
US10998374B1 (en) 2010-10-13 2021-05-04 Monolithic 3D Inc. Multilevel semiconductor device and structure
US10833108B2 (en) 2010-10-13 2020-11-10 Monolithic 3D Inc. 3D microdisplay device and structure
US12080743B2 (en) 2010-10-13 2024-09-03 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11063071B1 (en) 2010-10-13 2021-07-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US11437368B2 (en) 2010-10-13 2022-09-06 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11869915B2 (en) 2010-10-13 2024-01-09 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11694922B2 (en) 2010-10-13 2023-07-04 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US9197804B1 (en) 2011-10-14 2015-11-24 Monolithic 3D Inc. Semiconductor and optoelectronic devices
US8379458B1 (en) 2010-10-13 2013-02-19 Monolithic 3D Inc. Semiconductor device and structure
US11984438B2 (en) 2010-10-13 2024-05-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11164898B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11043523B1 (en) 2010-10-13 2021-06-22 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11133344B2 (en) 2010-10-13 2021-09-28 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11854857B1 (en) 2010-11-18 2023-12-26 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11862503B2 (en) 2010-11-18 2024-01-02 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11004719B1 (en) 2010-11-18 2021-05-11 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US12068187B2 (en) 2010-11-18 2024-08-20 Monolithic 3D Inc. 3D semiconductor device and structure with bonding and DRAM memory cells
US12033884B2 (en) 2010-11-18 2024-07-09 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11164770B1 (en) 2010-11-18 2021-11-02 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US11355380B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. Methods for producing 3D semiconductor memory device and structure utilizing alignment marks
US12100611B2 (en) 2010-11-18 2024-09-24 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11901210B2 (en) 2010-11-18 2024-02-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11031275B2 (en) 2010-11-18 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11121021B2 (en) 2010-11-18 2021-09-14 Monolithic 3D Inc. 3D semiconductor device and structure
US11923230B1 (en) 2010-11-18 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11569117B2 (en) 2010-11-18 2023-01-31 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11355381B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11495484B2 (en) 2010-11-18 2022-11-08 Monolithic 3D Inc. 3D semiconductor devices and structures with at least two single-crystal layers
US11610802B2 (en) 2010-11-18 2023-03-21 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with single crystal transistors and metal gate electrodes
US11482439B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device comprising charge trap junction-less transistors
US11784082B2 (en) 2010-11-18 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11615977B2 (en) 2010-11-18 2023-03-28 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11735462B2 (en) 2010-11-18 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11443971B2 (en) 2010-11-18 2022-09-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11804396B2 (en) 2010-11-18 2023-10-31 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11018042B1 (en) 2010-11-18 2021-05-25 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11094576B1 (en) 2010-11-18 2021-08-17 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11482438B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11107721B2 (en) 2010-11-18 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure with NAND logic
US11521888B2 (en) 2010-11-18 2022-12-06 Monolithic 3D Inc. 3D semiconductor device and structure with high-k metal gate transistors
US11211279B2 (en) 2010-11-18 2021-12-28 Monolithic 3D Inc. Method for processing a 3D integrated circuit and structure
US11508605B2 (en) 2010-11-18 2022-11-22 Monolithic 3D Inc. 3D semiconductor memory device and structure
US8648426B2 (en) 2010-12-17 2014-02-11 Seagate Technology Llc Tunneling transistors
FR2969664B1 (fr) * 2010-12-22 2013-06-14 Soitec Silicon On Insulator Procede de clivage d'un substrat
US8975670B2 (en) 2011-03-06 2015-03-10 Monolithic 3D Inc. Semiconductor device and structure for heat removal
US9818901B2 (en) * 2011-05-13 2017-11-14 International Business Machines Corporation Wafer bonded solar cells and fabrication methods
US8709914B2 (en) * 2011-06-14 2014-04-29 International Business Machines Corporation Method for controlled layer transfer
US9040392B2 (en) * 2011-06-15 2015-05-26 International Business Machines Corporation Method for controlled removal of a semiconductor device layer from a base substrate
US10388568B2 (en) 2011-06-28 2019-08-20 Monolithic 3D Inc. 3D semiconductor device and system
US8687399B2 (en) 2011-10-02 2014-04-01 Monolithic 3D Inc. Semiconductor device and structure
US9029173B2 (en) 2011-10-18 2015-05-12 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
FR2985601B1 (fr) * 2012-01-06 2016-06-03 Soitec Silicon On Insulator Procede de fabrication d'un substrat et structure semiconducteur
US8916954B2 (en) 2012-02-05 2014-12-23 Gtat Corporation Multi-layer metal support
US8841161B2 (en) 2012-02-05 2014-09-23 GTAT.Corporation Method for forming flexible solar cells
US9000557B2 (en) 2012-03-17 2015-04-07 Zvi Or-Bach Semiconductor device and structure
US11164811B2 (en) 2012-04-09 2021-11-02 Monolithic 3D Inc. 3D semiconductor device with isolation layers and oxide-to-oxide bonding
US11616004B1 (en) 2012-04-09 2023-03-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11088050B2 (en) 2012-04-09 2021-08-10 Monolithic 3D Inc. 3D semiconductor device with isolation layers
US11694944B1 (en) 2012-04-09 2023-07-04 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11594473B2 (en) 2012-04-09 2023-02-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US8557632B1 (en) 2012-04-09 2013-10-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US11735501B1 (en) 2012-04-09 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US10600888B2 (en) 2012-04-09 2020-03-24 Monolithic 3D Inc. 3D semiconductor device
US11881443B2 (en) 2012-04-09 2024-01-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11410912B2 (en) 2012-04-09 2022-08-09 Monolithic 3D Inc. 3D semiconductor device with vias and isolation layers
US11476181B1 (en) 2012-04-09 2022-10-18 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US8936961B2 (en) * 2012-05-26 2015-01-20 International Business Machines Corporation Removal of stressor layer from a spalled layer and method of making a bifacial solar cell using the same
US8785294B2 (en) 2012-07-26 2014-07-22 Gtat Corporation Silicon carbide lamina
US8574929B1 (en) 2012-11-16 2013-11-05 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US8686428B1 (en) 2012-11-16 2014-04-01 Monolithic 3D Inc. Semiconductor device and structure
US11217565B2 (en) 2012-12-22 2022-01-04 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11309292B2 (en) 2012-12-22 2022-04-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11967583B2 (en) 2012-12-22 2024-04-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11916045B2 (en) 2012-12-22 2024-02-27 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US12051674B2 (en) 2012-12-22 2024-07-30 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11961827B1 (en) 2012-12-22 2024-04-16 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11063024B1 (en) 2012-12-22 2021-07-13 Monlithic 3D Inc. Method to form a 3D semiconductor device and structure
US8674470B1 (en) 2012-12-22 2014-03-18 Monolithic 3D Inc. Semiconductor device and structure
US11018116B2 (en) 2012-12-22 2021-05-25 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11784169B2 (en) 2012-12-22 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US10651054B2 (en) 2012-12-29 2020-05-12 Monolithic 3D Inc. 3D semiconductor device and structure
US10892169B2 (en) 2012-12-29 2021-01-12 Monolithic 3D Inc. 3D semiconductor device and structure
US9871034B1 (en) 2012-12-29 2018-01-16 Monolithic 3D Inc. Semiconductor device and structure
US11177140B2 (en) 2012-12-29 2021-11-16 Monolithic 3D Inc. 3D semiconductor device and structure
US11430667B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US9385058B1 (en) 2012-12-29 2016-07-05 Monolithic 3D Inc. Semiconductor device and structure
US10115663B2 (en) 2012-12-29 2018-10-30 Monolithic 3D Inc. 3D semiconductor device and structure
US10600657B2 (en) 2012-12-29 2020-03-24 Monolithic 3D Inc 3D semiconductor device and structure
US11430668B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11004694B1 (en) 2012-12-29 2021-05-11 Monolithic 3D Inc. 3D semiconductor device and structure
US11087995B1 (en) 2012-12-29 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US10903089B1 (en) 2012-12-29 2021-01-26 Monolithic 3D Inc. 3D semiconductor device and structure
WO2014129519A1 (en) 2013-02-20 2014-08-28 Semiconductor Energy Laboratory Co., Ltd. Peeling method, semiconductor device, and peeling apparatus
CN105027273B (zh) * 2013-03-07 2019-01-22 住友电木株式会社 粘接膜、叠层体及其固化物、和半导体装置及其制造方法
US12094965B2 (en) 2013-03-11 2024-09-17 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US8902663B1 (en) 2013-03-11 2014-12-02 Monolithic 3D Inc. Method of maintaining a memory state
US11869965B2 (en) 2013-03-11 2024-01-09 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US11935949B1 (en) 2013-03-11 2024-03-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US10325651B2 (en) 2013-03-11 2019-06-18 Monolithic 3D Inc. 3D semiconductor device with stacked memory
US12100646B2 (en) 2013-03-12 2024-09-24 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US10840239B2 (en) 2014-08-26 2020-11-17 Monolithic 3D Inc. 3D semiconductor device and structure
US11088130B2 (en) 2014-01-28 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US11923374B2 (en) 2013-03-12 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US8994404B1 (en) 2013-03-12 2015-03-31 Monolithic 3D Inc. Semiconductor device and structure
US11398569B2 (en) 2013-03-12 2022-07-26 Monolithic 3D Inc. 3D semiconductor device and structure
US10224279B2 (en) 2013-03-15 2019-03-05 Monolithic 3D Inc. Semiconductor device and structure
US9117749B1 (en) 2013-03-15 2015-08-25 Monolithic 3D Inc. Semiconductor device and structure
US11487928B2 (en) 2013-04-15 2022-11-01 Monolithic 3D Inc. Automation for monolithic 3D devices
US11574109B1 (en) 2013-04-15 2023-02-07 Monolithic 3D Inc Automation methods for 3D integrated circuits and devices
US9021414B1 (en) 2013-04-15 2015-04-28 Monolithic 3D Inc. Automation for monolithic 3D devices
US11720736B2 (en) 2013-04-15 2023-08-08 Monolithic 3D Inc. Automation methods for 3D integrated circuits and devices
US11030371B2 (en) 2013-04-15 2021-06-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US11270055B1 (en) 2013-04-15 2022-03-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US11341309B1 (en) 2013-04-15 2022-05-24 Monolithic 3D Inc. Automation for monolithic 3D devices
TWI685026B (zh) 2013-08-06 2020-02-11 日商半導體能源研究所股份有限公司 剝離方法
TWI777433B (zh) 2013-09-06 2022-09-11 日商半導體能源研究所股份有限公司 發光裝置以及發光裝置的製造方法
US9937698B2 (en) 2013-11-06 2018-04-10 Semiconductor Energy Laboratory Co., Ltd. Peeling method and light-emitting device
WO2015087192A1 (en) 2013-12-12 2015-06-18 Semiconductor Energy Laboratory Co., Ltd. Peeling method and peeling apparatus
US11031394B1 (en) 2014-01-28 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure
US12094829B2 (en) 2014-01-28 2024-09-17 Monolithic 3D Inc. 3D semiconductor device and structure
US10297586B2 (en) 2015-03-09 2019-05-21 Monolithic 3D Inc. Methods for processing a 3D semiconductor device
US11107808B1 (en) 2014-01-28 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure
FR3019374A1 (fr) 2014-03-28 2015-10-02 Soitec Silicon On Insulator Procede de separation et de transfert de couches
TWI695525B (zh) 2014-07-25 2020-06-01 日商半導體能源研究所股份有限公司 剝離方法、發光裝置、模組以及電子裝置
FR3024953A1 (fr) * 2014-08-25 2016-02-26 Commissariat Energie Atomique Procede de detourage d'une couche mince reportee
JP6208646B2 (ja) * 2014-09-30 2017-10-04 信越化学工業株式会社 貼り合わせ基板とその製造方法、および貼り合わせ用支持基板
US10032870B2 (en) * 2015-03-12 2018-07-24 Globalfoundries Inc. Low defect III-V semiconductor template on porous silicon
US11056468B1 (en) 2015-04-19 2021-07-06 Monolithic 3D Inc. 3D semiconductor device and structure
US10825779B2 (en) 2015-04-19 2020-11-03 Monolithic 3D Inc. 3D semiconductor device and structure
US11011507B1 (en) 2015-04-19 2021-05-18 Monolithic 3D Inc. 3D semiconductor device and structure
US10381328B2 (en) 2015-04-19 2019-08-13 Monolithic 3D Inc. Semiconductor device and structure
US11956952B2 (en) 2015-08-23 2024-04-09 Monolithic 3D Inc. Semiconductor memory device and structure
CN115942752A (zh) 2015-09-21 2023-04-07 莫诺利特斯3D有限公司 3d半导体器件和结构
US12100658B2 (en) 2015-09-21 2024-09-24 Monolithic 3D Inc. Method to produce a 3D multilayer semiconductor device and structure
US11978731B2 (en) 2015-09-21 2024-05-07 Monolithic 3D Inc. Method to produce a multi-level semiconductor memory device and structure
US11937422B2 (en) 2015-11-07 2024-03-19 Monolithic 3D Inc. Semiconductor memory device and structure
US11114427B2 (en) 2015-11-07 2021-09-07 Monolithic 3D Inc. 3D semiconductor processor and memory device and structure
US10522225B1 (en) 2015-10-02 2019-12-31 Monolithic 3D Inc. Semiconductor device with non-volatile memory
US12120880B1 (en) 2015-10-24 2024-10-15 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US11991884B1 (en) 2015-10-24 2024-05-21 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US10418369B2 (en) 2015-10-24 2019-09-17 Monolithic 3D Inc. Multi-level semiconductor memory device and structure
US10847540B2 (en) 2015-10-24 2020-11-24 Monolithic 3D Inc. 3D semiconductor memory device and structure
US12016181B2 (en) 2015-10-24 2024-06-18 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US12035531B2 (en) 2015-10-24 2024-07-09 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US11296115B1 (en) 2015-10-24 2022-04-05 Monolithic 3D Inc. 3D semiconductor device and structure
US11114464B2 (en) 2015-10-24 2021-09-07 Monolithic 3D Inc. 3D semiconductor device and structure
FR3046874B1 (fr) * 2016-01-15 2018-04-13 Soitec Procede de fabrication de structures semi-conductrices incluant une couche a haute resistivite, et structures semi-conductrices apparentees
US10259207B2 (en) 2016-01-26 2019-04-16 Semiconductor Energy Laboratory Co., Ltd. Method for forming separation starting point and separation method
US10177002B2 (en) * 2016-04-29 2019-01-08 Applied Materials, Inc. Methods for chemical etching of silicon
US20180019169A1 (en) * 2016-07-12 2018-01-18 QMAT, Inc. Backing substrate stabilizing donor substrate for implant or reclamation
KR20230106750A (ko) 2016-07-29 2023-07-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박리 방법, 표시 장치, 표시 모듈, 및 전자 기기
TWI753868B (zh) 2016-08-05 2022-02-01 日商半導體能源研究所股份有限公司 剝離方法、顯示裝置、顯示模組及電子裝置
TWI730017B (zh) 2016-08-09 2021-06-11 日商半導體能源研究所股份有限公司 顯示裝置的製造方法、顯示裝置、顯示模組及電子裝置
WO2018042284A1 (en) 2016-08-31 2018-03-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US10923350B2 (en) 2016-08-31 2021-02-16 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US10369664B2 (en) 2016-09-23 2019-08-06 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
DE102016118268A1 (de) * 2016-09-27 2018-03-29 Infineon Technologies Ag Verfahren zum Bearbeiten eines einkristallinen Substrats und mikromechanische Struktur
US11251149B2 (en) 2016-10-10 2022-02-15 Monolithic 3D Inc. 3D memory device and structure
US11930648B1 (en) 2016-10-10 2024-03-12 Monolithic 3D Inc. 3D memory devices and structures with metal layers
US11812620B2 (en) 2016-10-10 2023-11-07 Monolithic 3D Inc. 3D DRAM memory devices and structures with control circuits
US11869591B2 (en) 2016-10-10 2024-01-09 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11329059B1 (en) 2016-10-10 2022-05-10 Monolithic 3D Inc. 3D memory devices and structures with thinned single crystal substrates
US11711928B2 (en) 2016-10-10 2023-07-25 Monolithic 3D Inc. 3D memory devices and structures with control circuits
CN106384711A (zh) * 2016-10-19 2017-02-08 成都海威华芯科技有限公司 一种GaN功率半导体器件的衬底转移方法
DE102017003698B8 (de) 2017-04-18 2019-11-07 Azur Space Solar Power Gmbh Herstellung einer dünnen Substratschicht
CN110603651B (zh) 2017-05-05 2023-07-18 加利福尼亚大学董事会 移除衬底的方法
FR3068510B1 (fr) 2017-07-03 2019-08-30 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de realisation d'une interface destinee a assembler temporairement un support microelectronique et une poignee de manipulation, et interface d'assemblage temporaire
DE102017119568B4 (de) 2017-08-25 2024-01-04 Infineon Technologies Ag Siliziumkarbidbauelemente und Verfahren zum Herstellen von Siliziumkarbidbauelementen
FR3073083B1 (fr) 2017-10-31 2019-10-11 Soitec Procede de fabrication d'un film sur un feuillet flexible
DE102018000748A1 (de) 2018-01-31 2019-08-01 Azur Space Solar Power Gmbh Herstellung einer dünnen Substartschicht
FR3079532B1 (fr) * 2018-03-28 2022-03-25 Soitec Silicon On Insulator Procede de fabrication d'une couche monocristalline de materiau ain et substrat pour croissance par epitaxie d'une couche monocristalline de materiau ain
WO2019232230A1 (en) * 2018-05-30 2019-12-05 The Regents Of The University Of California Method of removing semiconducting layers from a semiconducting substrate
US11018156B2 (en) 2019-04-08 2021-05-25 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11296106B2 (en) 2019-04-08 2022-04-05 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11158652B1 (en) 2019-04-08 2021-10-26 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US10892016B1 (en) 2019-04-08 2021-01-12 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11763864B2 (en) 2019-04-08 2023-09-19 Monolithic 3D Inc. 3D memory semiconductor devices and structures with bit-line pillars
CN112775539A (zh) * 2019-11-07 2021-05-11 大族激光科技产业集团股份有限公司 激光加工方法及装置
US11908723B2 (en) * 2021-12-03 2024-02-20 International Business Machines Corporation Silicon handler with laser-release layers

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1289831B (de) * 1961-12-22 1969-02-27 Siemens Ag Verfahren zur Herstellung duenner frei tragender Folien aus einkristallinem Halbleitermaterial
DE3176676D1 (en) * 1980-04-10 1988-04-07 Massachusetts Inst Technology Methods of producing sheets of crystalline material and devices amde therefrom
US4445965A (en) * 1980-12-01 1984-05-01 Carnegie-Mellon University Method for making thin film cadmium telluride and related semiconductors for solar cells
US4582559A (en) * 1984-04-27 1986-04-15 Gould Inc. Method of making thin free standing single crystal films
US5200362A (en) * 1989-09-06 1993-04-06 Motorola, Inc. Method of attaching conductive traces to an encapsulated semiconductor die using a removable transfer film
JP2608351B2 (ja) * 1990-08-03 1997-05-07 キヤノン株式会社 半導体部材及び半導体部材の製造方法
US5750000A (en) * 1990-08-03 1998-05-12 Canon Kabushiki Kaisha Semiconductor member, and process for preparing same and semiconductor device formed by use of same
US5618739A (en) * 1990-11-15 1997-04-08 Seiko Instruments Inc. Method of making light valve device using semiconductive composite substrate
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
EP1043768B1 (en) * 1992-01-30 2004-09-08 Canon Kabushiki Kaisha Process for producing semiconductor substrates
JP3250673B2 (ja) * 1992-01-31 2002-01-28 キヤノン株式会社 半導体素子基体とその作製方法
JP3237888B2 (ja) * 1992-01-31 2001-12-10 キヤノン株式会社 半導体基体及びその作製方法
JP3191972B2 (ja) * 1992-01-31 2001-07-23 キヤノン株式会社 半導体基板の作製方法及び半導体基板
JP3242452B2 (ja) * 1992-06-19 2001-12-25 三菱電機株式会社 薄膜太陽電池の製造方法
JP2943126B2 (ja) * 1992-07-23 1999-08-30 キヤノン株式会社 太陽電池及びその製造方法
JP3192000B2 (ja) * 1992-08-25 2001-07-23 キヤノン株式会社 半導体基板及びその作製方法
US5391257A (en) * 1993-12-10 1995-02-21 Rockwell International Corporation Method of transferring a thin film to an alternate substrate
TW330313B (en) * 1993-12-28 1998-04-21 Canon Kk A semiconductor substrate and process for producing same
JP3257580B2 (ja) * 1994-03-10 2002-02-18 キヤノン株式会社 半導体基板の作製方法
JP3293736B2 (ja) * 1996-02-28 2002-06-17 キヤノン株式会社 半導体基板の作製方法および貼り合わせ基体
JP2669368B2 (ja) * 1994-03-16 1997-10-27 日本電気株式会社 Ｓｉ基板上化合物半導体積層構造の製造方法
JP3381443B2 (ja) * 1995-02-02 2003-02-24 ソニー株式会社 基体から半導体層を分離する方法、半導体素子の製造方法およびｓｏｉ基板の製造方法
KR970009156A (ko) * 1995-07-07 1997-02-24 김광호 보호모드를 가지는 팩시밀리 시스템
US6103598A (en) 1995-07-13 2000-08-15 Canon Kabushiki Kaisha Process for producing semiconductor substrate
DE69627252T2 (de) * 1995-08-02 2004-01-29 Canon Kk Halbleitersubstrat und Herstellungsverfahren
FR2738671B1 (fr) * 1995-09-13 1997-10-10 Commissariat Energie Atomique Procede de fabrication de films minces a materiau semiconducteur
CN1132223C (zh) 1995-10-06 2003-12-24 佳能株式会社 半导体衬底及其制造方法
US6090688A (en) * 1996-11-15 2000-07-18 Komatsu Electronic Metals Co., Ltd. Method for fabricating an SOI substrate
CA2225131C (en) * 1996-12-18 2002-01-01 Canon Kabushiki Kaisha Process for producing semiconductor article

Also Published As

Publication number Publication date
CA2225131A1 (en) 1998-06-18
CN1190248A (zh) 1998-08-12
TW410477B (en) 2000-11-01
AU743331B2 (en) 2002-01-24
SG67458A1 (en) 1999-09-21
MY115477A (en) 2003-06-30
CA2225131C (en) 2002-01-01
US6534382B1 (en) 2003-03-18
EP0849788A2 (en) 1998-06-24
ATE261612T1 (de) 2004-03-15
DE69728022T2 (de) 2004-08-12
DE69728022D1 (de) 2004-04-15
EP0849788A3 (en) 1999-02-10
US6100166A (en) 2000-08-08
AU4846297A (en) 1998-06-25
KR19980064201A (ko) 1998-10-07
US20030203547A1 (en) 2003-10-30
EP0849788B1 (en) 2004-03-10
KR100304161B1 (ko) 2001-11-30

Similar Documents

Publication Publication Date Title
CN1150594C (zh) 半导体产品的制造方法
CN1135601C (zh) 半导体衬底的制造方法
CN1123915C (zh) 半导体制品的制造方法
CN1139969C (zh) 半导体基片及其制备方法
CN1132223C (zh) 半导体衬底及其制造方法
CN1079989C (zh) 制造半导体产品的工艺
CN1118085C (zh) 半导体衬底及其制备方法
CN1104036C (zh) 半导体产品的制造工艺
CN1114936C (zh) 半导体衬底及其制作方法
CN1269599A (zh) 制造半导体部件的方法
CN1056940C (zh) 半导体部件及其制造方法
CN1294618C (zh) 半导体器件及剥离方法以及半导体器件的制造方法
CN1156027C (zh) 制造半导体衬底的方法
CN1259758A (zh) 半导体晶片的制造方法及其使用和利用方法
CN1239754C (zh) 阳极化处理设备
CN1272684A (zh) 衬底及其制造方法
CN1082720C (zh) 半导体基片及其制造方法
CN1076861C (zh) 半导体衬底及其制造方法
CN1314701A (zh) 半导体衬底及其生产工艺
CN1227405A (zh) 阳极氧化方法和装置以及半导体衬底制造方法
CN1127120C (zh) 半导体衬底及其制造方法
CN1272682A (zh) 分离合成件的方法和用来生产薄膜的过程
CN1249531A (zh) 半导体衬底的制造工艺
CN1104038C (zh) 半导体衬底的制造工艺
CN1225500A (zh) 半导体产品及其制造方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040519

Termination date: 20141218

EXPY Termination of patent right or utility model