CN105027273B - 粘接膜、叠层体及其固化物、和半导体装置及其制造方法 - Google Patents

粘接膜、叠层体及其固化物、和半导体装置及其制造方法 Download PDF

Info

Publication number
CN105027273B
CN105027273B CN201480012073.0A CN201480012073A CN105027273B CN 105027273 B CN105027273 B CN 105027273B CN 201480012073 A CN201480012073 A CN 201480012073A CN 105027273 B CN105027273 B CN 105027273B
Authority
CN
China
Prior art keywords
terminal
adhesive film
resin
mentioned
weight
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201480012073.0A
Other languages
English (en)
Other versions
CN105027273A (zh
Inventor
前岛研三
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Bakelite Co Ltd
Original Assignee
Sumitomo Bakelite Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Bakelite Co Ltd filed Critical Sumitomo Bakelite Co Ltd
Publication of CN105027273A publication Critical patent/CN105027273A/zh
Application granted granted Critical
Publication of CN105027273B publication Critical patent/CN105027273B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J163/00—Adhesives based on epoxy resins; Adhesives based on derivatives of epoxy resins
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G59/00—Polycondensates containing more than one epoxy group per molecule; Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups
    • C08G59/18—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing
    • C08G59/40—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing characterised by the curing agents used
    • C08G59/62—Alcohols or phenols
    • C08G59/621—Phenols
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J11/00—Features of adhesives not provided for in group C09J9/00, e.g. additives
    • C09J11/02—Non-macromolecular additives
    • C09J11/04—Non-macromolecular additives inorganic
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/30—Adhesives in the form of films or foils characterised by the adhesive composition
    • C09J7/35—Heat-activated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13017—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/13076—Plural core members being mutually engaged together, e.g. through inserts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/16057—Shape in side view
    • H01L2224/16058—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2743—Manufacturing methods by blanket deposition of the material of the layer connector in solid form
    • H01L2224/27436—Lamination of a preform, e.g. foil, sheet or layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/819—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector with the bump connector not providing any mechanical bonding
    • H01L2224/81901—Pressing the bump connector against the bonding areas by means of another connector
    • H01L2224/81903—Pressing the bump connector against the bonding areas by means of another connector by means of a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Adhesive Tapes (AREA)
  • Wire Bonding (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明的目的在于提供一种兼备充分的透明性和焊接部的可靠性的粘接膜(10)。本发明为一种端子间连接用粘接膜(10)，其介于表面具有多个第一端子(21)的电子部件(20)和具有与上述端子(21)对应的多个第二端子(31)的电路部件(30)之间，将上述第一端子和第二端子电连接，上述第一端子(21)的宽度为3μm以上100μm以下，上述第一端子(21)具有覆盖端子表面的至少一部分的低熔点的金属组合物，将上述第一端子(21)的宽度设为A、上述金属组合物的宽度设为B时，满足0.6＜A/B＜1.4，B满足2μm以上170μm以下，相邻的第一端子(21)彼此所具有的金属组合物间的距离为3μm以上60μm以下，所述粘接膜(10)由含有10重量％以上70重量％以下的填充材料的树脂组合物构成，表面粗糙度Ra为0.03μm以上1.0μm以下。

Description

粘接膜、叠层体及其固化物、和半导体装置及其制造方法
技术领域
本发明涉及种粘接膜、切割膜片(Dicing Sheet)一体型粘接膜、 背磨胶带(BackGrinding Tape)一体型粘接膜、背磨胶带兼切割膜片 一体型粘接膜、叠层体、叠层体的固化物、和半导体装置及半导体装 置的制造方法。
本申请基于2013年3月7日在日本申请的特愿2013-045020号主 张优先权，并在此引用其内容。
背景技术
伴随近年来电子设备的高功能化和轻薄短小化的要求，这些电子 设备所使用的半导体装置也比以往增加，小型化且多针化逐步发展。 为了得到这些半导体装置中的电子部件彼此之间、以及电子部件与电 路部件间等的电连接，广泛使用焊接。作为该焊接，例如可以列举半 导体芯片彼此之间的导通接合部、由倒装片搭载的如封装之类的半导 体芯片与电路基板间的导通接合部、半导体芯片与作入了电子电路的 半导体晶片的导通接合部、电路基板彼此之间的导通接合部等。为了 确保电连接强度和机械性连接强度，该焊接部通常使用树脂材料进行 密封。例如在半导体芯片与电路基板间通常注入有称为底部填充材料 的密封树脂(底部填充密封)。
在利用液态密封树脂(底部填充材料)加强由于焊接部而产生的 空隙(间隙)时，在焊接后供给液态密封树脂(底部填充材料)并使 其固化，由此来加强焊接部。然而，伴随半导体装置的薄型化、小型 化，焊接部变得窄节距化/窄间隙化，因此，即使在焊接后供给液态密 封树脂(底部填充材料)，液态密封树脂(底部填充材料)也不会遍布 间隙间，产生难以完全填充的问题。针对这样的问题，已知有利用称为NCF(非导电膜：Non-Conductive-Film)的粘接膜来将焊接部密封的方法(例如参照专利文献1)。
现有技术文献
专利文献
专利文献1：日本特开2009-277818号公报
发明内容
发明所要解决的课题
然而，现有的称为NCF的粘接膜难以兼顾充分的透明性和焊接部的可靠性，存在更窄节距化/窄间隙化的焊接部中的接合性、和制造半导体装置时的成品率难以提高的问题。
本发明的目的在于提供一种兼备充分的透明性和焊接部的可靠性、并提高了更窄节距化/窄间隙化的焊接部中的接合性和制造半导体装置时的成品率的粘接膜，还提供一种焊接部的可靠性得到了提高的半导体装置。
用于解决课题的技术方案
这样的目的可以通过下述(1)～(23)的本发明来实现。
(1)一种粘接膜，其介于表面具有多个第一端子的电子部件、和具有与上述端子对应的多个第二端子的电路部件之间，将上述第一端子和第二端子电连接，上述第一端子的宽度为3μm以上100μm以下，上述第一端子具有覆盖端子表面的至少一部分的低熔点的金属组合物，将上述第一端子的宽度设为A、上述金属组合物的宽度设为B时，满足0.6＜A/B＜1.4，B满足2μm以上170μm以下，相邻的第一端子彼此所具有的金属组合物间的距离为3μm以上60μm以下，上述粘接膜由含有10重量％以上70重量％以下的填充材料的树脂组合物构成，表面粗糙度Ra为0.03μm以上1.0μm以下，上述表面粗糙度Ra是依据日本工业标准JIS-B0601测得的算术平均粗糙度。
(2)根据(1)所述的粘接膜，上述粘接膜的700nm时的透光率为15％以上100％以下。
(3)根据(1)或(2)所述的粘接膜，将上述表面粗糙度Ra设为C、上述粘接膜的700nm时的透光率设为D时，上述表面粗糙度Ra 与上述透光率之比[C/D]为1.8×10-2μm/％以下。
(4)根据(1)～(3)中任一项所述的粘接膜，上述填充材料的平均粒径为0.01μm以上0.5μm以下。
(5)根据(1)～(4)中任一项所述的粘接膜，上述填充材料为无机填充材料。
(6)根据(1)～(5)中任一项所述的粘接膜，上述树脂组合物包含环氧树脂、固化剂和成膜性树脂。
(7)根据(1)～(6)中任一项所述的粘接膜，上述树脂组合物包含具有酚羟基和/或羧基的化合物。
(8)根据(7)所述的粘接膜，上述化合物在树脂组合物内含有 3％以上20％以下。
(9)根据(7)或(8)所述的粘接膜，上述化合物在1分子中具备2个以上的酚羟基和1个以上的羧基。
(10)根据(7)或(8)所述的粘接膜，上述化合物在1分子中含有1个以上的苯醚基。
(11)根据(1)～(10)中任一项所述的粘接膜，上述第一端子具有柱形状。
(12)一种将切割膜片和(1)～(11)中任一项所述的粘接膜叠层而成的切割膜片一体型粘接膜。
(13)一种将背磨胶带和(1)～(11)中任一项所述的粘接膜叠层而成的背磨胶带一体型粘接膜。
(14)一种将背磨胶带兼切割膜片和(1)～(11)中任一项所述的粘接膜叠层而成的背磨胶带兼切割膜片一体型粘接膜。
(15)一种叠层体，具备表面具有多个第一端子的电子部件、和设置于上述电子部件的第一端子侧的(1)～(11)中任一项所述的粘接膜，上述第一端子的宽度为3μm以上100μm以下，上述第一端子具有覆盖端子表面的至少一部分的低熔点的金属组合物，将上述第一端子的宽度设为A、上述金属组合物的宽度设为B时，满足0.6＜A/B＜1.4，B满足2μm以上170μm以下，相邻的第一端子彼此所具有的金属组合物间的距离为3μm以上60μm以下。
(16)根据(15)所述的叠层体，具有多个上述电子部件和介于上述多个电子部件与上述电路部件之间的多个(1)～(11)中任一项所述的粘接膜。
(17)一种叠层体的固化物，具备表面具有多个第一端子的电子部件、具有与上述第一端子对应的多个第二端子的电路部件、和介于上述电子部件与上述电路部件之间的(1)～(11)中任一项所述的粘接膜的固化物层，上述第一端子的宽度为3μm以上100μm以下，上述第一端子具有覆盖端子表面的至少一部分的低熔点的金属组合物，将上述第一端子的宽度设为A、上述金属组合物的宽度设为B时，满足 0.6＜A/B＜1.4，B满足2μm以上170μm以下，相邻的第一端子彼此所具有的金属组合物间的距离为3μm以上60μm以下。
(18)根据(17)所述的叠层体的固化物，具有多个上述电子部件、和介于多个上述电子部件与上述电路部件之间的多个(1)～(11) 中任一项所述的粘接膜的固化物层。
(19)根据(17)或(18)所述的叠层体的固化物，上述电路部件为内插件(interposer)。
(20)根据(17)或(18)所述的叠层体的固化物，上述电路部件为半导体晶片。
(21)一种将(20)所述的叠层体单片化而得到的叠层体的固化物。
(22)一种半导体装置，其包括(17)～(19)、(21)中任一项所述的叠层体的固化物。
(23)一种半导体装置的制造方法，在表面具有多个第一端子的电子部件、和具有与上述端子对应的多个第二端子的电路部件之间介设(1)～(11)中任一项所述的所述粘接膜，将上述第一端子和第二端子电连接，上述第一端子的宽度为3μm以上100μm以下，上述第一端子具有覆盖端子表面的至少一部分的低熔点的金属组合物，将上述第一端子的宽度设为A、上述金属组合物的宽度设为B时，满足0.6 ＜A/B＜1.4，B满足2μm以上170μm以下，相邻的第一端子彼此所具有的金属组合物间的距离为3μm以上60μm以下。
发明效果
根据本发明，能够提供一种兼备充分的透明性和焊接部的可靠性、并提高了更窄节距化/窄间隙化的焊接部中的接合性和制造电子部件时的成品率的粘接膜，并且能够提供一种焊接部的可靠性得到了提高的半导体装置。
附图说明
图1为表示使用本发明的粘接膜制造的半导体装置100的一个例子的示意图(图1(a)为俯视图、图1(b)为图1(a)中的X-X线剖面图)。
图2为表示本发明的半导体装置100中使用的电子部件20的一个例子的示意图(图2(a)为俯视图、图2(b)为图2(a)中的Y-Y线剖面图)。
图3为表示本发明的半导体装置100的制造方法的一个例子的示意图。
图4为表示本发明的半导体装置100的制造方法的一个例子的示意图。
图5为表示本发明的半导体装置100的制造方法的一个例子的示意图。
图6为表示本发明的切割胶带(Dicing Tape)一体型粘接膜的一个方式的剖面图。
图7为表示本发明的背磨胶带兼切割胶带一体型粘接膜的一个方式的剖面图。
图8为表示本发明的背磨胶带兼切割胶带一体型粘接膜的一个方式的剖面图。
图9为显示本发明的半导体装置的制造工序的剖面图。
图10为显示本发明的半导体装置的制造工序的剖面图。
图11为显示本发明的半导体装置的制造工序的剖面图。
具体实施方式
本发明的粘接膜为端子间连接用粘接膜10，其介于表面具有多个第一端子21的电子部件20、和具有与上述端子对应的多个第二端子 31的电路部件30之间，将上述第一端子和第二端子电连接，其特征在于：上述第一端子的宽度为3μm以上100μm以下，上述第一端子具有覆盖端子表面的至少一部分的低熔点的金属组合物，将上述第一端子的宽度设为A、上述金属组合物的宽度设为B时，满足0.6＜A/B＜1.4， B满足2μm以上170μm以下，相邻的第一端子各自所具有的金属组合物间的距离为3μm以上60μm以下，上述粘接膜由含有10重量％以上 70重量％以下的填充材料的树脂组合物构成，表面粗糙度Ra为0.03μm 以上1.0μm以下。
本发明的切割膜片一体型粘接膜通过将切割膜片和上述粘接膜叠层而成。
本发明的叠层体37具备表面具有多个第一端子的电子部件20和设置于上述电子部件的第一端子侧的上述粘接膜10。
本发明的叠层体的固化物38具备上述电子部件20、具有与上述第一端子21对应的多个第二端子31的上述电路部件30、和介于上述电子部件与上述电路部件之间的上述粘接膜的固化物层80。
另外，本发明的半导体装置100包括上述叠层体的固化物。
以下基于附图所示的实施方式，详细说明本发明的粘接膜10、叠层体37、叠层体的固化物38、半导体装置100。
＜半导体装置>
图1为表示使用本发明的粘接膜10制造的半导体装置100的一个例子的示意图(图1(a)为俯视图、图1(b)为图1(a)中的X-X 线剖面图)。其中，以下说明中，图1中的上侧称为“上”、下侧称为“下”。
图1所示的半导体装置100具有半导体芯片(相当于本发明的电子部件的一个例子)20、支承半导体芯片20的内插件(相当于本发明的电路部件的一个例子)30和多个具有导电性的凸块70。
半导体芯片20的俯视形状如图1(a)所示为正方形。另外，半导体芯片20在其下表面具有用于与内插件30电接合的多个端子21(相当于本发明的第一端子的一个例子)。该端子21形成于半导体芯片20 的下表面，没有特别限定，例如由铜等导电性金属材料构成。
另外，内插件30为绝缘基板，例如由聚酰亚胺·环氧·氰酸酯·双马来酰亚胺三嗪(BT树脂)等各种树脂材料构成。该内插件30的俯视形状如图1(a)所示为正方形。并且，内插件30在其上表面(一侧表面)具有例如由铜等导电性金属材料构成的多个端子(相当于本发明的第二端子)31。
在半导体装置100中，端子31以与设置于半导体芯片20的端子 21对应的方式设置在内插件30上表面。并且，分别对应的端子21和端子31经由连接部81而电连接。连接部81由导电性金属构成。构成连接部81的导电性金属例如通过预先设置于半导体芯片20所设的端子21表面的、覆盖端子21的表面的至少一部分的低熔点的金属组合物变形而构成。端子21的形状没有特别限定，可使用具有柱形状的金属柱。金属柱只要由导电性金属形成即可，没有特别限定，可使用铜、镍、钛、钽、钨、金等。
另外，在上述端子21与上述金属组合物之间可设置利用金属形成的薄膜。例如，通过具有由金等构成的薄膜，具有促进上述金属组合物的润湿性的效果，通过具有镍等的阻隔金属层，具有防止金属组合物扩散到端子21内的效果。这样的薄膜可以为单层，也可以具有多层。另外，在具有多层的情况下，可以具有多个由相同金属构成的层，也可以具有多个由不同金属构成的层。另外，这样的薄膜优选为0.01μm 以上2μm以下，更优选0.05μm以上1μm以下。通过在上述下限值以上，能够在与上述金属组合物的密合性方面具有令人满意的效果，另外，通过在上述下限值以下，从成本的观点考虑有利。进而，也可以预先在端子31上设置低熔点的金属组合物、或者端子31本身由构成连接部81的低熔点的金属组合物构成，还可以将它们组合。
这样的低熔点的金属组合物只要是具有导电性且为低熔点的物质就没有特别限定，例如可以举出含有选自锡、银、铅、锌、铋、铟和铜中的至少2种以上的合金等。另外，金属的熔点优选为280℃以下，更优选为240℃以下。通过为上述优选的范围，能够以更低的温度进行形成连接部时的加热，由此可抑制后述的密封层的发泡。由此，能够进一步提高本发明的半导体装置的可靠性。
另外，在本实施方式中，如图1所示，端子31设置在形成于内插件30的凹部内。另外，端子21形成从半导体芯片20突出的柱形状。在此，端子21为金属柱，形成为圆柱形状，但并不限于圆柱形状，也可以为长方体形状、圆锥形状等。
另外，内插件30形成有贯穿其厚度方向的未图示的多个导通孔 (through hole：贯通孔)。
各凸块70分别通过各导通孔使得一端(上端)与端子31的一部分电连接，另一端(下端)从内插件30的下表面(另一侧面)突出。
凸块70从内插件30突出的部分大致形成球形(Ball状)。
该凸块70例如以焊锡、银焊料、铜焊料、磷铜焊料之类的焊料为主材料而构成。
另外，在半导体芯片20与内插件30之间的间隙填充有由各种树脂材料构成的密封材料，由该密封材料的固化物来形成密封层80。该密封层80具有提高半导体芯片20与内插件30的接合强度的功能、和防止异物或水分等侵入上述间隙的功能。
在这种结构的半导体装置100中，密封层80的形成可应用本发明的粘接膜10。
如上所述，以图1中记载的实施方式为中心对本发明的半导体装置100进行了说明，但并不限于该实施形态。例如电子部件20除半导体芯片以外，也可使用已作入电子电路的半导体晶片和硅基板、或内插件、刚性基板、挠性基板、刚性挠性基板等印刷电路板。电路部件 30除使用内插件以外，也可使用半导体芯片、已作入电子电路的半导体晶片和硅基板、或刚性基板、挠性基板、刚性挠性基板等印刷电路板。另外，对于电子部件和电路部件，对正方形的情况进行了说明，但也可使用长方形的电子部件和电路部件。另外，本发明的半导体装置100也包括如下电子部件：将多个半导体芯片在内插件上沿其厚度方向叠层多个，具有将多个半导体芯片间、以及半导体芯片与内插件间电接合的接合部，具有将该接合部密封的多个密封层，这些密封层使用本发明的粘接膜。这样的电子部件中，半导体芯片适合使用TSV 芯片(硅通孔芯片：Through Silicon Vear Chip)。
图2为表示使用本发明的粘接膜10制造的半导体装置100所包括的电子部件20的一个例子的示意图(图2(a)为俯视图、图2(b) 为图1(a)中的Y-Y线剖面图)。其中，以下说明中，图2中的上侧称为“上”、下侧称为“下”。
图1所示的电子部件20为半导体芯片，具有多个第一端子21。该多个端子的下侧具有覆盖端子表面的至少一部分的低熔点的金属组合物22。作为第一端子，具有圆柱状的柱形状，但并不限于这样的形状，也可使用具有长方体形状或圆锥形状等的端子。另外，第一端子并不限于具有自电子部件凸状的形状，也可与上述内插件30同样地设置在电子部件所设的凹部内。在这样的情况下，优选将上述金属组合物形成为凸状。
关于本发明的电子部件20，在将上述第一端子的宽度设为A、上述金属组合物的宽度设为B时，满足0.6＜A/B＜1.4。更优选为0.8＜ A/B＜1.2。通过具有这样的结构，能够防止相邻的端子间产生漏电流，提高焊接部的可靠性。另外，在与电路部件接合时，能够防止由于错位的影响所致的连接不良。另外，B为2μm以上170μm以下，优选为 4μm以上150μm以下，更优选为10μm以上100μm以下。通过在上述下限值以上，端子间的接合面积充分，能够提高焊接部的可靠性。另外，通过在上述上限值以下，能够防止相邻的端子间产生漏电流，提高焊接部的可靠性。另外，本发明中，由于使上述第一端子的宽度和上述金属组合物的宽度具有上述构成，并且利用粘接膜的充分的透明性，在将电子部件和电路部件接合时，能够通过本发明的粘接膜充分地辨识电子部件中的上述第一端子的形状、排列，因此，能够防止接合时的错位。由此，能够进一步提高本发明的半导体装置中的接合部的可靠性。另外，通过防止错位，能够防止生产率降低，并且提高制造半导体装置时的成品率。在此，所谓第一端子的宽度表示与端子的高度方向垂直形成的剖面中具有最大面积的剖面中的最长距离(参照图2)。例如在端子具有圆柱形状的情况下，其剖面中具有最大面积的剖面的直径为宽度；在端子为椭圆形状时，其剖面中具有最大面积的剖面的长径为宽度；在端子具有长方体形状的情况下，其剖面中具有最大面积的剖面的对角线为宽度。另外，对于金属组合物的宽度，与第一端子同样表示剖面中的最长距离(参照图2)。
另外，本发明的电子部件20中，上述金属组合物间的距离为3μm 以上60μm以下，优选为5μm以上50μm以下，更优选为7μm以上30μm 以下。通过在上述下限值以上、并结合粘接膜的充分的透明性，能够通过粘接膜充分地辨识电子部件中的第一端子的形状、排列，因此，在与电路部件接合时，能够充分地防止错位(相当于图2中的W)。由此，能够防止因错位的影响所致的连接不良。另外，端子间的接合面积充足，能够提高焊接部的可靠性。另外，通过防止错位，能够防止生产率降低，并且提高制造半导体装置时的成品率。通过在上述下限值以上，能够防止相邻的端子间产生漏电流，提高焊接部的可靠性。另外，通过在上述上限值以下，能够相对于每单位面积配置多个端子，因此能够实现高密度的端子连接。
另外，本发明的电子部件20中，上述第一端子间的距离优选为5μm 以上62μm以下，更优选为7μm以上52μm以下，进一步优选为9μm 以上32μm以下。通过在上述下限值以上、并结合粘接膜的充分的透明性，能够通过粘接膜充分地辨识电子部件中的第一端子的形状、排列，因此，在与电路部件接合时，能够充分地防止错位。由此，能够防止因错位的影响所致的连接不良。另外，端子间的接合面积充足，能够提高焊接部的可靠性。另外，通过防止错位，能够防止生产率降低，并且提高制造半导体装置时的成品率。通过在上述上限值以下，能够防止相邻的端子间产生漏电流，提高焊接部的可靠性。
＜粘接膜>
本发明的粘接膜10为介于表面具有多个第一端子21的电子部件 20和具有与上述端子对应的多个第二端子31的电路部件30之间、将上述第一端子和第二端子电连接的端子间连接用粘接膜10，其特征在于，上述粘接膜由含有10重量％以上70重量％以下的填充材料的树脂组合物构成，表面粗糙度Ra为0.03μm以上1.0μm以下。
上述粘接膜10由于具有如上所述的构成，能够提供一种兼备充分的透明性和焊接部的可靠性、并提高了更窄节距化/窄间隙化的焊接部中的接合性和制造电子部件时的成品率的粘接膜，还提供提高了焊接部的可靠性的半导体装置。
上述粘接膜10由含有填充材料的树脂组合物构成，因而能够在所接合的上述电子部件与上述电路部件之间构成均匀厚度的密封层，由此能够提高接合部的可靠性。
另外，上述粘接膜关于表面粗糙度具有上述的构成，由此，在将上述电子部件和上述电路部件接合时，具有充分的透明性，从而能够防止错位。即，假设上述粘接膜在将上述电子部件和上述电路部件接合时，以预先贴附在上述电子部件表面的状态接合，但此时以覆盖上述第一端子的方式贴附。在此，通过结合上述电子部件具有上述构成的特征，能够通过粘接膜充分地辨识电子部件中的第一端子的形状、排列，因此，在与电路部件接合时，能够充分地防止错位。由此，能够防止因错位的影响所致的连接不良。另外，端子间的接合面积充足，能够提高焊接部的可靠性。另外，通过防止错位，能够防止生产率降低，并提高制造半导体装置时的成品率。即，通过使表面粗糙度Ra小于上述第一端子的宽度以及上述金属组合物的宽度，能够通过粘接膜充分地辨识电子部件所具有的多个上述第一端子的形状、排列，因此，能够防止错位。
上述粘接膜由含有填充材料的树脂组合物构成。该树脂组合物没有特别限定，优选固化型树脂组合物。作为固化型树脂组合物，可以举出通过加热而固化的热固型树脂组合物、和通过照射化学射线而固化的固化型树脂组合物等，其中，优选使用通过加热而固化的热固型树脂组合物。通过加热而固化的热固型树脂组合物在固化后的机械特性优异，并且保存稳定性优异。
通过加热而固化的热固型树脂组合物含有热固型树脂成分，除了热固型树脂成分以外，也可以根据需要含有具有助焊功能的化合物、成膜性树脂、固化剂、固化促进剂、硅烷偶联剂等。
(i)热固型树脂成分
热固型树脂成分只要是通过加热而熔融并固化的树脂就没有特别限定，通常可使用用作半导体装置制造用的粘接剂成分的物质。
作为这样的热固型树脂成分，没有特别限定，例如可以举出：环氧树脂、苯氧树脂、硅酮树脂、氧杂环丁烷树脂、酚醛树脂、(甲基) 丙烯酸酯树脂、聚酯树脂(不饱和聚酯树脂)、邻苯二甲酸二烯丙酯树脂、马来酰亚胺树脂、聚酰亚胺树脂(聚酰亚胺前体树脂)、双马来酰亚胺-三嗪树脂等。特别优选使用含有选自环氧树脂、(甲基)丙烯酸酯树脂、苯氧树脂、聚酯树脂、聚酰亚胺树脂、硅酮树脂、马来酰亚胺树脂、双马来酰亚胺-三嗪树脂中的至少1种的热固型树脂。其中，从固化性和保存性、固化物的耐热性、耐湿性、耐化学药品性优异的观点考虑，特别优选环氧树脂。通过使用环氧树脂，能够进一步增强上述电子部件与上述电路部件的密合，由此，能够提高本发明的半导体装置中的第一端子与第二端子的连接部的可靠性。另外，由于固化所致的体积收缩小，因此，密封层形成时的厚度均匀性更好。其中，这些固化型树脂成分可以单独使用1种，也可以并用2种以上。
作为上述环氧树脂，没有特别限定，室温时为液态以及室温时为固态的任意的环氧树脂均可使用。另外，也可以将室温时为液态的环氧树脂和室温时为固态的环氧树脂并用。在使用液态的环氧树脂的情况下，特别是在单独使用液态的环氧树脂的情况下，更优选采用固化型树脂组合物含有成膜性树脂成分的构成。
作为在室温(25℃)时为液态的环氧树脂，没有特别限定，可以举出双酚A型环氧树脂、双酚F型环氧树脂等，可使用其中的1种或组合使用2种。
在室温时为液态的环氧树脂的环氧当量优选150～300g/eq，更优选160～250g/eq，特别优选170～220g/eq。上述环氧当量低于上述下限时，根据所使用的环氧树脂的种类，存在固化物的收缩率增大的倾向，包含上述粘接膜的半导体装置或具备该半导体装置的电子设备有可能产生翘曲。另外，超过上述上限时，在固化型树脂组合物中并用成膜性树脂成分而构成的情况下，有时显示出与成膜性树脂成分、特别是与聚酰亚胺树脂的反应性降低的倾向。
另外，作为在室温(25℃)时为固态的环氧树脂，没有特别限定，可以举出：双酚A型环氧树脂、双酚S型环氧树脂、苯酚酚醛清漆型环氧树脂、甲酚酚醛清漆型环氧树脂、缩水甘油胺型环氧树脂、缩水甘油酯型环氧树脂、3官能环氧树脂、4官能环氧树脂等，可使用其中的1种或组合使用2种以上。其中，优选使用固态3官能环氧树脂、甲酚酚醛清漆型环氧树脂等。
其中，在室温时为固态的环氧树脂的环氧当量优选150～3000g/eq，更优选160～2500g/eq，特别优选170～2000g/eq。
在室温时为固态的环氧树脂的软化点优选为40～120℃左右，更优选为50～110℃左右，特别优选为60～100℃左右。上述软化点在上述范围内时，粘附抑制上述树脂组合物的粘性，粘接膜容易操作。
另外，上述树脂组合物中，上述固化型树脂成分的配合量可根据所使用的固化型树脂组合物的形态适当设定。
例如，在上述树脂组合物中固化型树脂成分的配合量优选为5重量％以上，更优选为10重量％以上，进一步优选为15重量％以上，特别优选为20重量％以上。另外，优选为90重量％以下，更优选为85 重量％以下，进一步优选为80重量％以下，更进一步优选为75重量％以下，还优选为65重量％以下，特别优选为60重量％以下。
上述树脂组合物中的固化型树脂成分的配合量在上述范围内时，能够充分地确保上述电子部件与上述电路部件的粘接强度。
(ii)成膜性树脂成分
如上所述，上述树脂组合物优选除了含有上述固化型树脂成分以外，还含有成膜性树脂成分。通过含有成膜性树脂成分，上述粘接膜的成膜性提高且生产率提高。同时，上述粘接膜的厚度均匀性提高，形成密封层时的厚度均匀性也提高。
作为这样的成膜性树脂成分，只要单独具有成膜性就没有特别限定，可使用热塑型树脂或热固型树脂中的任意树脂，也可将它们组合使用。
具体而言，作为成膜性树脂成分，没有特别限定，例如可以举出： (甲基)丙烯酸系树脂、苯氧树脂、聚酯树脂、聚氨酯树脂、聚酰亚胺树脂、聚酰胺酰亚胺树脂、硅氧烷改性聚酰亚胺树脂、聚丁二烯树脂、聚丙烯树脂、苯乙烯-丁二烯-苯乙烯共聚物、苯乙烯-乙烯-丁烯- 苯乙烯共聚物、聚缩醛树脂、聚乙烯醇缩丁醛树脂、聚乙烯基乙缩醛树脂、丁基橡胶、氯丁二烯橡胶、聚酰胺树脂、丙烯腈-丁二烯共聚物、丙烯腈-丁二烯-丙烯酸共聚物、丙烯腈-丁二烯-苯乙烯共聚物、聚乙酸乙烯酯、尼龙等，可使用其中的1种或组合使用2种以上。其中，优选(甲基)丙烯酸系树脂、苯氧树脂、聚酯树脂、聚酰胺树脂和聚酰亚胺树脂。
其中，本说明书中，“(甲基)丙烯酸系树脂”是指(甲基)丙烯酸及其衍生物的聚合物、或(甲基)丙烯酸及其衍生物与其它单体的共聚物。在此，记作“(甲基)丙烯酸”等时意味着“丙烯酸或甲基丙烯酸”等。
作为(甲基)丙烯酸系树脂，没有特别限定，例如可以举出：聚丙烯酸、聚甲基丙烯酸、聚丙烯酸甲酯、聚丙烯酸乙酯、聚丙烯酸丁酯、聚丙烯酸-2-乙基己酯等聚丙烯酸酯、聚甲基丙烯酸甲酯、聚甲基丙烯酸乙酯、聚甲基丙烯酸丁酯等聚甲基丙烯酸酯、聚丙烯腈、聚甲基丙烯腈、聚丙烯酰胺、丙烯酸丁酯-丙烯酸乙酯-丙烯腈共聚物、丙烯腈-丁二烯共聚物、丙烯腈-丁二烯-丙烯酸共聚物、丙烯腈-丁二烯-苯乙烯共聚物、丙烯腈-苯乙烯共聚物、甲基丙烯酸甲酯-苯乙烯共聚物、甲基丙烯酸甲酯-丙烯腈共聚物、甲基丙烯酸甲酯-α-甲基苯乙烯共聚物、丙烯酸丁酯-丙烯酸乙酯-丙烯腈-甲基丙烯酸-2-羟基乙酯-甲基丙烯酸共聚物、丙烯酸丁酯-丙烯酸乙酯-丙烯腈-甲基丙烯酸-2-羟基乙酯-丙烯酸共聚物、丙烯酸丁酯-丙烯腈-甲基丙烯酸-2-羟基乙酯共聚物、丙烯酸丁酯-丙烯腈-丙烯酸共聚物、丙烯酸乙酯-丙烯腈-N,N-二甲基丙烯酰胺共聚物等，可使用其中的1种或组合使用2种以上。其中，优选丙烯酸丁酯-丙烯酸乙酯-丙烯腈共聚物、丙烯酸乙酯-丙烯腈-N,N-二甲基丙烯酰胺共聚物。
另外，苯氧树脂的骨架没有特别限定，例如可以举出：双酚A型、双酚F型、联苯酚型和联苯型等。另外，苯氧树脂优选吸水率低，优选吸水率为2％以下，更优选为1％以下。另外，对苯氧树脂的环氧当量没有特别限定，环氧当量越大，越能够控制粘接膜的固化性而不会作为热固型树脂成分发挥作用，不会成为弊端，因而优选，具体而言，环氧当量优选为3000g/eq以上，更优选为5000g/eq以上。
另外，作为聚酰亚胺树脂，只要是重复单元中具有酰亚胺键的树脂就没有特别限定，例如可以举出：使二胺与酸二酐反应，将所得到的聚酰胺酸加热、脱水闭环而得到的树脂。
作为二胺，没有特别限定，例如可以举出：3,3'-二甲基-4,4'-二氨基联苯、4,6-二甲基-间苯二胺、2,5-二甲基-对苯二胺等芳香族二胺、1,3- 双(3-氨基丙基)-1,1,3,3-四甲基二硅氧烷等硅氧烷二胺，可使用其中的1 种或组合使用2种以上。
另外，作为酸二酐，例如可以举出：3,3'、4,4'-联苯四羧酸、均苯四酸二酐、4,4'-氧基二邻苯二甲酸二酐等，可使用其中的1种或组合使用2种以上。
作为聚酰亚胺树脂，可以为可溶于溶剂的树脂，也可以为不溶于溶剂的树脂，从与其它成分(固化型树脂成分)混合时的清漆化容易、操作性优异的观点考虑，优选可溶于溶剂的树脂。特别是从可溶解于各种有机溶剂的观点考虑，优选使用硅氧烷改性聚酰亚胺树脂。
成膜性树脂的重均分子量没有特别限定，优选为8,000～1,000,000 左右，更优选为8,500～950,000左右，进一步优选为9,000～900,000 左右。成膜性树脂的重均分子量为上述范围时，能够提高成膜性，并且能够抑制固化前的上述粘接膜的流动性。
其中，成膜性树脂的重均分子量例如可以通过GPC(凝胶渗透色谱)测定。
另外，作为成膜性树脂成分，可使用其本身的市售品，也可以在不破坏本发明的效果的范围内使用配合了增塑剂、稳定剂、无机填料、防静电剂、低应力剂、抗氧化剂、流平剂或颜料等各种添加剂的成膜性树脂成分。
另外，上述树脂组合物中，上述成膜性树脂成分的配合量可以对应于所使用的固化型树脂组合物的形态适当设定。
例如，在上述树脂组合物中，成膜性树脂成分的配合量优选为0.1 重量％以上，更优选为3重量％以上，进一步优选为5重量％以上。另外，优选为50重量％以下，更优选为35重量％以下，进一步优选为 20重量％以下。成膜性树脂成分的配合量在上述范围内时，能够抑制熔融前的树脂组合物的流动性，粘接膜容易操作。
(iii)具有助焊功能的化合物
上述树脂组合物优选除了含有上述固化型树脂成分以外，还含有具有助焊功能的化合物。具有助焊功能的化合物具有将形成在端子等的表面的金属氧化膜除去的作用。因此，树脂组合物中含有这样的化合物时，如后述的半导体装置的制造方法所详细说明的那样，即使在端子等的表面中的低熔点的金属的表面形成有氧化膜，也可以通过该化合物的作用可靠地除去氧化膜。其结果，在使上述电子部件和上述电路部件电连接的接合工序中，低熔点的金属组合物的湿润性提高，由此，在上述第一端子和上述第二端子之间湿润扩展成宽的范围，在宽范围接合，因而能够使上述第一端子和上述第二端子可靠地电连接。由此，接合部的可靠性提高，在温度循环试验等中也显示令人满意的结果，能够提高制造半导体装置时的成品率。
作为这样的具有助焊功能的化合物，没有特别限定，例如优选使用具有酚羟基和/或羧基的化合物。
作为具有酚羟基的化合物，例如可以举出：苯酚、邻甲酚、2,6- 二甲苯酚、对甲酚、间甲酚、邻乙基苯酚、2,4-二甲苯酚、2,5-二甲苯酚、间乙基苯酚、2,3-二甲苯酚、2,4,6-三甲基苯酚(mesitol)、3,5-二甲苯酚、对叔丁基苯酚、儿茶酚、对叔戊基苯酚、间苯二酚、对辛基苯酚、对苯基苯酚、双酚F、双酚A、联苯酚、二烯丙基双酚F、二烯丙基双酚A、三苯酚、四苯酚等含有酚羟基的单体类、苯酚酚醛清漆树脂、邻甲酚酚醛清漆树脂、双酚F酚醛清漆树脂、双酚A酚醛清漆树脂等含有酚羟基的树脂等，可使用其中的1种或组合使用2种以上。
另外，作为具有羧基的化合物，例如可以举出：脂肪族酸酐、脂环式酸酐、芳香族酸酐、脂肪族羧酸、芳香族羧酸等。作为上述脂肪族酸酐，可以举出琥珀酸酐、聚己二酸酐、聚壬二酸酐、聚癸二酸酐等。作为上述脂环族酸酐，可以举出甲基四氢邻苯二甲酸酐、甲基六氢邻苯二甲酸酐、甲基纳迪克酸酐、六氢邻苯二甲酸酐、四氢邻苯二甲酸酐、三烷基四氢邻苯二甲酸酐、甲基环己烯二羧酸酐等。作为上述芳香族酸酐，可以举出邻苯二甲酸酐、偏苯三酸酐、苯均四酸酐、二苯甲酮四羧酸酐、双偏苯三甲酸乙二醇酯、三偏苯三甲酸甘油酯等，可使用其中的1种或组合使用2种以上。
作为脂肪族羧酸，没有特别限定，例如可以举出：甲酸、乙酸、丙酸、丁酸、戊酸、特戊酸、己酸、辛酸、月桂酸、肉豆蔻酸、棕榈酸、硬脂酸、丙烯酸、甲基丙烯酸、巴豆酸、油酸、富马酸、马来酸、草酸、丙二酸、琥珀酸、戊二酸、己二酸、癸二酸、十二烷二酸、庚二酸等，可使用其中的1种或组合使用2种以上。其中，优选使用下述式(1)所示的脂肪族羧酸，其中，更优选使用己二酸、癸二酸、十二烷二酸。
HOOC—(CH2)n—COOH (1)
(式(1)中，n为1～20的整数。)
芳香族羧酸的结构没有特别限定，优选下述式(2)或下述式(3) 所示的化合物。
[式中，R1～R5分别独立地为1价的有机基团，R1～R5的至少一个为羟基。]
[式中，R6～R20分别独立地为1价的有机基团，R6～R20的至少一个为羟基或羧基。]
作为这样的芳香族羧酸，例如可以举出：苯甲酸、邻苯二甲酸、间苯二甲酸、对苯二甲酸、连苯三酸、偏苯三酸、均苯三酸、偏苯四酸、连苯四酸、均苯四酸、苯六甲酸、二甲苯酸、2,3-二甲基苯甲酸(hemellitic acid)、均三甲苯酸、2,3,4-连三甲苯酸、甲苯甲酸、肉桂酸、 2-羟基苯甲酸、3-羟基苯甲酸、4-羟基苯甲酸、2,3-二羟基苯甲酸、2,4- 二羟基苯甲酸、龙胆酸(2,5-二羟基苯甲酸)、2,6-二羟基苯甲酸、3,5- 二羟基苯甲酸、没食子酸(3,4,5-三羟基苯甲酸)等苯甲酸衍生物、1,4- 二羟基-2-萘甲酸、3,5-二羟基-2-萘甲酸、3,5-二羟基-2-萘甲酸等萘甲酸衍生物、还原酚酞、双酚酸等，可使用其中的1种或组合使用2种以上。
作为这样的具有助焊功能的化合物，更优选使用具有酚羟基和/或羧基、且进一步含有苯醚基的化合物。作为含有酚羟基和/或羧基、以及苯醚基的化合物，例如可以举出：2-苯氧基苯酚、3-苯氧基苯酚、4- 苯氧基苯酚、2-(4-羟基苯氧基)苯酚、3-(4-羟基苯氧基)苯酚、4- (4-羟基苯氧基)苯酚、3-羟基呫吨-9-酮、5-硝基荧光素、6-硝基荧光素、9-苯基呫吨-9-醇、2,6,7-三羟基-9-苯基-3-异呫吨酮、1,3-双(4-羟基苯氧基)苯、1,4-双(3-羟基苯氧基)苯、4,4'-二羟基二苯醚、2,2'- 二羟基二苯醚、荧光素等含有酚羟基和苯醚基的化合物；2-苯氧基苯甲酸、3-苯氧基苯甲酸、4-苯氧基苯甲酸、2-(4-羧基苯氧基)苯甲酸、 3-(4-羧基苯氧基)苯甲酸、4-(4-羧基苯氧基)苯甲酸、2-(9-氧代呫吨-2-基)丙酸、呫吨-9-羧酸、3,5-双(4-氨基苯氧基)苯甲酸、4,4'- 氧基双苯甲酸等含有羧基和苯醚基的化合物；2-(4-羟基苯氧基)苯甲酸、3-(4-羟基苯氧基)苯甲酸、4-(4-羟基苯氧基)苯甲酸、二氢荧光素、DL-甲状腺氨酸等含有酚羟基、羧基和苯醚基的化合物，可使用其中的1种或组合使用2种以上。优选含有羧基和苯醚基的化合物，更优选含有酚羟基、羧基和苯醚基的化合物。
这样的具有助焊功能的化合物优选表现助焊作用、并且具有作为使固化型树脂成分固化的固化剂的功能、即具有可与固化型树脂成分反应的官能团的化合物。
这样的官能团可根据固化型树脂成分的种类适当选择，例如在固化型树脂成分为环氧树脂的情况下，可以举出如羧基、羟基、氨基之类的可与环氧基反应的官能团。这样的具有助焊功能的化合物，能够在固化型树脂组合物熔融时将在低熔点的金属组合物表面形成的氧化膜除去，提高这些表面的湿润性，容易形成连接部81，将上述第一端子和上述第二端子电连接。并且，通过连接部完成端子间电连接后，该化合物作为固化剂发挥作用，附加于固化型树脂成分而发挥提高树脂的弹性模量或Tg的功能。因此，在使用这样的具有助焊功能的化合物作为助焊剂，不需要助焊剂清洗，并且粘附可靠地抑制或防止因助焊剂残留而引起发生离子迁移等。
作为具备这样的作用的具有助焊(flux)功能的化合物，可以举出具有至少1个羧基的化合物。例如在固化型树脂成分为环氧树脂的情况下，可以举出脂肪族二羧酸、以及具有羧基和酚羟基的化合物等。
作为上述脂肪族二羧酸，没有特别限定，可以举出在脂肪族烃基上键合有2个羧基的化合物。上述脂肪族烃基可以为饱和或不饱和的非环式烃基，也可以为饱和或不饱和的环式烃基。另外，在脂肪族烃基为非环式的情况下，可以为直链状，也可以为支链状。
作为这样的脂肪族二羧酸，例如可以举出上述式(1)中n为1～ 20的整数的化合物。上述式(1)中的n在上述范围内时，助焊活性、粘接时的逸出气体以及固化型树脂组合物的固化后的弹性模量和玻璃化转变温度的平衡良好。特别是从抑制固化型树脂组合物的固化后的弹性模量的增加、提供与内插件30等被粘接物的粘接性的观点考虑， n优选为3以上，从抑制弹性模量的降低、且进一步提高连接可靠性的观点考虑，n优选为10以下。
另外，作为上述式(1)所示的脂肪族二羧酸，可以举出戊二酸、己二酸、庚二酸、辛二酸、壬二酸、癸二酸、十一烷二酸、十二烷二酸、十三烷二酸、十四烷二酸、十五烷二酸、十八烷二酸、十九烷二酸、二十烷二酸等。其中，优选己二酸、辛二酸、癸二酸、十二烷二酸，更优选癸二酸。
另外，作为具有羧基和酚羟基的化合物，可以举出：2-羟基苯甲酸、 3-羟基苯甲酸、4-羟基苯甲酸、2,3-二羟基苯甲酸、2,4-二羟基苯甲酸、龙胆酸(2,5-二羟基苯甲酸)、2,6-二羟基苯甲酸、3,4-二羟基苯甲酸、没食子酸(3,4,5-三羟基苯甲酸)等苯甲酸衍生物、1,4-二羟基-2-萘甲酸、3,5-二羟基-2-萘甲酸等萘甲酸衍生物、还原酚酞、双酚酸等。其中，优选还原酚酞、龙胆酸、2,4-二羟基苯甲酸、2,6-二羟基苯甲酸，更优选还原酚酞、龙胆酸。
如上所述的具有助焊功能的化合物可单独使用1种，也可以并用2 种以上。
另外，由于任一化合物均易吸湿、成为产生空隙(void)的原因，因此，在本发明中，优选在使用前预先使其干燥。
具有助焊功能的化合物的含量可以根据所使用的树脂组合物的形态适当设定。
这样的具有助焊功能的化合物的含量，相对于上述树脂组合物的总重量，优选为1重量％以上，更优选为3重量％以上，特别优选为5 重量％以上。并且，优选为50重量％以下，更优选为40重量％以下，进一步优选为30重量％以下，特别优选25重量％以下。
具有助焊功能的化合物的含量在上述范围内时，能够将在低熔点的金属组合物等的表面等形成的氧化膜可靠地除去，由此能够使上述电子部件和上述电路部件可靠地电接合。并且，在具有助焊功能的化合物为能够与固化型树脂成分反应的化合物的情况下，在固化时能够有效地附加于固化型树脂成分而提高固化型树脂组合物的弹性模量或 Tg。并且，能够抑制因未反应的具有助焊功能的化合物而引起的离子迁移的发生。由此，接合部中的可靠性提高，在温度循环试验等中也可实现高可靠性，能够提高制造半导体装置时的成品率。
(iv)固化剂
作为固化剂，没有特别限定，例如可以举出：酚类、胺类、硫醇类等。这样的固化剂可根据固化型树脂成分的种类等适当选择。例如在使用环氧树脂作为固化型树脂成分的情况下，从可得到与环氧树脂的良好的反应性、固化时的低尺寸变化以及固化后的适当的物性(例如耐热性、耐湿性等)的方面考虑，优选使用酚类作为固化剂，从固化型树脂成分的固化后的物性优异的观点考虑，更优选使用2官能以上的酚类。并且，这样的固化剂可以单独使用1种，也可以并用2种以上。
作为酚类，例如可以举出：双酚A、四甲基双酚A、二烯丙基双酚A、联苯酚、双酚F、二烯丙基双酚F、三苯酚、四苯酚、苯酚酚醛清漆树脂、甲酚酚醛清漆树脂等，可以使用其中的1种或组合使用2 种以上。其中，从熔融粘度、与环氧树脂的反应性良好、固化后的物性优异的观点考虑，优选苯酚酚醛清漆树脂和甲酚酚醛清漆树脂。
另外，固化型树脂组合物中，上述固化剂的配合量，可以根据所使用的固化型树脂成分和固化剂的种类、以及具有助焊功能的化合物具有作为固化剂发挥作用的官能团时其官能团的种类和使用量，适当设定。
例如在使用环氧树脂作为固化型树脂的情况下，固化剂的含量相对于上述树脂组合物的总重量优选为0.1～50重量％左右，更优选为 2～40重量％左右，进一步优选为4～40重量％左右，特别优选为8～ 30重量％。固化剂的含量在上述范围内时，能够充分确保端子间形成的连接部的电连接强度和机械性粘接强度。
(v)固化促进剂
另外，如上所述，上述树脂组合物可以进一步添加固化促进剂。由此，能够使上述树脂组合物可靠且容易地固化。
作为固化促进剂，没有特别限定，例如可以举出：咪唑、2-甲基咪唑、2-十一烷基咪唑、2-十七烷基咪唑、1,2-二甲基咪唑、2-乙基-4-甲基咪唑、2-苯基咪唑、2-苯基-4-甲基咪唑、1-苄基-2-苯基咪唑、1-苄基 -2-甲基咪唑、1-氰基乙基-2-甲基咪唑、1-氰基乙基-2-乙基-4-甲基咪唑、 1-氰基乙基-2-十一烷基咪唑、1-氰基乙基-2-苯基咪唑、2-苯基-4,5-二羟基二甲基咪唑、2-苯基-4-甲基-5-羟甲基咪唑等咪唑化合物、1-氰基乙基-2-十一烷基咪唑鎓偏苯三酸盐、1-氰基乙基-2-苯基咪唑鎓偏苯三酸盐、2,4-二氨基-6-[2'-甲基咪唑基(1')]-乙基-s-三嗪、2,4-二氨基-6-[2'- 十一烷基咪唑基(1')]-乙基-s-三嗪、2,4-二氨基-6-[2'-乙基-4-甲基咪唑基(1')]-乙基-s-三嗪、2,4-二氨基-6-[2'-甲基咪唑基(1')]-乙基-s-三嗪的三聚异氰酸加合物、2-苯基咪唑的三聚异氰酸加合物、2-甲基咪唑的三聚异氰酸加合物、1,8-二氮杂双环(5,4,0)十一碳烯等胺系固化剂、三苯基膦或四取代鏻与多官能酚化合物的盐等的磷系固化促进剂，可使用其中的1种或组合使用2种以上。另外，其中，优选兼备膜状的树脂层的固化性、保存性、对于半导体元件上的金属电极的耐腐蚀性的咪唑化合物、磷系固化促进剂。
另外，树脂组合物中，上述固化促进剂的配合量可以根据所使用的固化促进剂的种类适当设定。
例如在使用咪唑化合物的情况下，咪唑化合物的配合量在上述树脂组合物中优选为0.001重量％以上，更优选为0.003重量％以上，进一步优选为0.005重量％以上。另外，优选为1.0重量％以下，更优选为0.7重量％以下，进一步优选为0.5重量％以下。咪唑化合物的配合量低于上述下限时，因所使用的固化促进剂的种类，有时显示出无法充分地发挥作为固化促进剂的作用、固化型树脂组合物无法充分固化的倾向。另外，咪唑化合物的配合量超过上述上限时，熔融状态的低熔点的金属组合物无法在固化型树脂组合物的固化完成前发挥充分的湿润性，电连接有可能不充分。
(vi)硅烷偶联剂
另外，如上所述，上述树脂组合物可以进一步添加硅烷偶联剂。
作为硅烷偶联剂，没有特别限定，例如可以举出：环氧硅烷偶联剂、含芳香族的氨基硅烷偶联剂等。通过添加这样的硅烷偶联剂，能够提高粘接膜与被粘物的密合性，特别是与内插件等的密合性。
另外，这样的硅烷偶联剂可以单独使用1种，也可以并用使用2 种以上。
另外，固化型树脂组合物中，上述硅烷偶联剂的配合量可以根据上述被粘物和固化型树脂成分等的种类适当设定。例如在上述树脂组合物中优选为0.01重量％以上，更优选为0.05重量％以上，进一步优选为0.1重量％以上。并且，优选为2重量％以下，更优选为1.5重量％以下，进一步优选为1重量％以下。
(vii)填充材料
另外，上述树脂组合物含有填充材料。由此能够对粘接膜赋予各种物性、或实现可靠性的提高。作为填充材料，可以举出橡胶颗粒等由有机材料得到的填充材料、或二氧化硅等无机填充材料，从提高可靠性的观点考虑，优选无机填充材料。通过含有无机填充材料，能够降低密封层的线膨胀系数，由此能够提高可靠性。
无机填充材料没有特别限定，例如可以举出：银、氧化钛、二氧化硅、云母、氧化铝等，也可以包含它们的多种。如上所述，无机填充材料可从多种中选择，从成本等观点考虑，优选使用二氧化硅。另外，从热传导性等观点考虑，也可以使用氧化铝、氮化铝、氧化钛、氮化硅、氮化硼等。作为二氧化硅的形状，有破碎二氧化硅和球状二氧化硅，优选球状二氧化硅。
上述无机填充材料的平均粒径没有特别限定，优选为0.01μm以上 0.5μm以下，更优选为0.05μm以上0.3μm以下。通过为上述范围，并进一步调节填充材料的种类、填充材料的含量、树脂清漆的调整条件、膜的树脂组合物、成膜条件和膜的膜厚等，能够使粘接膜的表面粗糙度处于优选的范围，能够进一步提高粘接膜的透明性。并且，能够抑制粘接膜中的凝聚，提高外观。
上述填充材料的含量相对于上述树脂组合物为10重量％以上70 重量％以下，优选为20重量％以上65重量％以下，更优选为30重量％以上60重量％以下，进一步优选为30重量％以上50重量％以下。通过为上述范围，并进一步调节填充材料的种类、填充材料的平均粒径、树脂清漆的调整条件、膜的树脂组合物、成膜条件和膜的膜厚等，可能够使粘接膜的表面粗糙度处于优选的范围，能够进一步提高粘接膜的透明性。并且，能够抑制粘接膜中的凝聚，提高外观。另外，通过为上述范围，固化后的密封层与被粘物之间的线膨胀系数差减小，能够降低热冲击时产生的应力，进一步提高与被粘物的密合。并且，能够抑制固化后的密封层的弹性模量变得过高，并防止填充材料被卷入接合部，因此，能够进一步提高半导体装置的可靠性。
另外，上述树脂组合物中，除了上述各成分以外，还可以进一步配合增塑剂、稳定剂、粘接赋予剂、润滑剂、抗氧化剂、防静电剂、低应力剂、流平剂和颜料等。另外，也可以与热固化成分一起配合潜在性固化剂。作为潜在性固化剂，可以举出双氰胺型潜在性固化剂、胺加合物型潜在性固化剂、有机酸酰肼型潜在性固化剂、芳香族锍盐型潜在性固化剂、微胶囊型潜在性固化剂、光固化型潜在性固化剂，其中，通过含有胺加合物型潜在性固化剂等，能够取得上述粘接膜的保存稳定性和快固化性的平衡。
上述粘接膜例如可以通过如下所述的制造方法制造。
将构成上述粘接膜的树脂组合物溶解于有机溶剂中，将所得到的清漆涂布在基材等上，之后，以规定温度使其干燥，由此能够得到基材层和粘接膜的叠层体。上述基材只要能够支承粘接膜并且在使用粘接膜时能够剥离就没有特别限定，例如可以使用聚酯片或聚乙烯片、聚丙烯片、聚酰亚胺片、聚苯乙烯片、聚碳酸酯片等。另外，为了适当地将粘接膜从基材剥离，也可以对表面进行剥离处理。剥离处理可以举出在表面形成硅脱模剂的方法、或形成醇酸树脂脱模剂的方法等，但并不限于这些方法。
在此，基材的断裂强度没有特别限定，优选160MPa以上300MPa 以下，更优选180MPa以上280MPa以下。通过在上述下限值以上，能够防止粘接膜的制造中或使用时意外地断裂，通过在上述下限值以下，在制造中或使用时可适当地供料，易操作、生产率提高。
上述粘接膜的表面粗糙度Ra为0.03μm以上1.0μm以下，更优选为0.05μm以上0.8μm以下，进一步优选为0.1μm以上0.5μm以下。通过在上述上限值以下，上述粘接剂具有充分的透明性，通过在上述下限值以上，在辨识电子部件的表面时，能够防止漫反射，因而，电子部件的第一端子的形状、排列等的可见性提高。并且，滑动性提高，上述粘接膜的操作性提高。
这样的粘接膜的表面粗糙度Ra为算术平均粗糙度，没有特别限定，可依据JISB0601测定。即，对于测定距离1，设定X轴为测定方向，设定Y轴为高度方向，通过由市售的表面粗糙度计测得的表面粗糙度曲线y＝f(x)，使用以下的数学式1进行测定。
市售的表面粗糙度计可以使用东京精密制、表面粗糙度计 SURFCOM1400D。
上述粘接膜的700nm时的透光率优选为15％以上100％以下，更优选为20％以上100％以下，进一步优选为25％以上100％以下。通过在上述下限值以上，上述粘接剂具有充分的透明性，通过在上述上限值以下，在辨识电子部件的表面时，能够防止漫反射，由此，电子部件的第一端子的形状、排列等的可见性提高。
这样的粘接膜的透光率没有特别限定，例如可依据JISK7375等中记载的透过率测定，使用市售的分光透光率测定机测定。作为市售的分光透光率测定机，可使用例如岛津制作所制分光光度计UV-160等。在此，在波长400nm～900nm下使入射光入射到测定的粘接膜，由透过的平行光线的比例测定透射率，将其中在700nm时的测定值作为透光率。
将上述粘接膜的表面粗糙度Ra设为C、上述粘接膜的700nm时的透光率设为D时，上述表面粗糙度Ra与上述透光率之比[C/D]优选为 1.8×10-2μm/％以下，更优选为1.1×10-2μm/％以下，进一步优选为 5.0×10-4μm/％以上1.0×10-2μm/％以下。通过在上述上限值以下、或上述下限值以上，在辨识电子部件的表面时，防止膜表面的漫反射和膜中的散射，由此电子部件的第一端子的形状、排列等的可见性提高。并且，滑动性提高，上述粘接膜的操作性提高。
上述粘接膜的最低熔融粘度优选50,000Pa·s以下，更优选 20,000Pa·s以下，进一步优选10,000Pa·s以下。并且，优选为0.01Pa·s 以上，更优选0.05Pa·s以上，进一步优选0.1Pa·s以上。通过在上述上限值以下，粘接膜的湿润性提高，能够防止在密封材内部残留空隙。另外，通过在上述下限值以上，能够防止由于上述粘接膜过于流动、粘接膜从电子部件渗出而造成污染工具等的不良情况。
这样的最低熔融粘度没有特别限定，可使用市售的粘弹性测定装置、流变仪等测定。其中，优选使用将粘接膜夹持于平行设置的圆形板之间、以一定条件施加转矩来测定的旋转式流变仪进行测定。通过采用这样的测定方法，能够测定基于实际将电子部件和电路部件粘接的工序的条件下的熔融粘度。本发明中，使用粘弹性测定装置(Thermo FisherScientific公司制“MARS”)，在平行板间隙0.05mm、频率0.1Hz、升温速度10℃/分钟的条件下进行测定，将测得的熔融粘度达到最小的值作为测定值。
上述树脂组合物的Tg优选80℃以上，更优选100℃以上。通过在上述优选的范围内，本发明的半导体装置的可靠性进一步提高。另外，作为上述粘接膜的平均线膨胀系数，α1优选100ppm以下，更优选 75ppm以下，进一步优选50ppm以下。通过在上述优选的范围内，本发明的半导体装置的可靠性进一步提高。
这样的Tg、α1可通过在假定的固化条件下，例如180℃、2小时等固化条件下对粘接膜进行处理，使用常用的TMA等进行测定。
粘接膜的厚度可根据所使用的电子部件的种类、电路部件的种类适当设定。特别优选通过上述电子部件所具有的第一端子和连接部的设计而适当设定。例如粘接膜的厚度优选为100μm以下，更优选为 80μm以下。并且，优选为3μm以上，更优选为5μm以上。
＜半导体装置的制造方法>
接着，对使用本发明的粘接膜10的半导体装置100的制造方法进行说明。
[1]叠层工序
[1-1]贴附工序
如图3(a)所示，使粘接膜10与半导体晶片40密合，同时将粘接膜10和半导体晶片40(多个电子部件20的集合体)叠层。在此，粘接膜10预先制成与半导体晶片40大致相同的尺寸。另外，半导体晶片40中，与粘接膜10粘接的面具有凸状的多个第一端子(未图示)。以覆盖半导体晶片40的第一端子的方式将粘接膜10贴附于半导体晶片40(图3(a))。
作为将粘接膜10贴附于半导体晶片40的方法，例如可以举出：利用辊层压机、平板压制机、晶片层压机、弹性体压制机等将粘接膜 10层压于半导体晶片40的方法。其中，为了层压时不卷入空气，优选在真空下进行层压的方法(真空层压机)。
另外，作为层压的条件，没有特别限定，只要能够无空隙地层压即可，具体而言，优选以50～150℃加热1秒～120秒的条件，特别优选以60～120℃加热5～60秒的条件。层压条件在上述范围内时，粘接性、抑制树脂渗出的效果和树脂的固化度的平衡优异。另外，加压条件也没有特别限定，优选0.2～2.0MPa，特别优选0.5～1.5MPa。
上述叠层的结果，如图3(b)所示，得到粘接膜10和半导体晶片 40叠层而成的叠层体37。
接着，如图3(c)所示，在半导体晶片40的与粘接有粘接膜的面相反侧的面，贴附切割膜片50。切割膜片50没有特别限定，可以使用包含支承膜和粘合剂层的常用的切割膜片。在此，上述粘合剂层，可以使用丙烯酸系粘合剂、橡胶系粘合剂等由树脂组合物构成的粘合剂，其中，优选丙烯酸系粘合剂。另外，为了控制粘合性，也可以添加聚氨酯丙烯酸酯、丙烯酸酯单体等光反应性单体及低聚物、和光聚合引发剂。另外，上述支承膜没有特别限定，在粘合剂层含有光反应性单体等的情况下，优选具有放射线透射性。作为支承膜，可使用例如聚乙烯、聚丙烯、乙烯-丙烯共聚物等。切割膜片50的贴附可以使用晶片层压机等。此时，优选同时贴附晶片环51，将半导体晶片固定。晶片环51一般由不锈钢、铝等各种金属材料等构成，因此，刚性高，能够可靠地防止叠层体变形。
[2]切割工序
接着，准备未图示的切割台，以切割台与切割膜片50接触的方式在切割台上载置叠层体。
接下来，如图4(d)所示，使用切割刀52在叠层体上形成多个切口53(切割)。切割刀52由圆盘状的金刚石刀等构成，通过使其一边旋转一边抵接于叠层体的半导体晶片40侧的面，形成切口53。然后，沿着半导体晶片40上形成的电路图案彼此的间隙，使切割刀52相对地移动，由此半导体晶片40被单片化，成为多个单片化的半导体芯片 20。此时单片化了的半导体芯片20分别具有用于与外部电连接的端子 21。另外，粘接膜10也同样地单片化成多个粘接层。在这样的切割时，虽然半导体晶片40受到振动或冲击，但由于半导体晶片40的下表面由切割胶带50支承，因此，能够缓解上述振动或冲击。其结果，能够可靠地防止半导体晶片40和半导体芯片20的裂纹或缺损等不良情况的发生。
[3]拾取工序
[3-1]扩展工序
接着，将形成有多个切口53的叠层体37利用未图示的扩展装置放射状地伸长(扩展)。由此，如图4(e)所示，叠层体上形成的切口 53的宽度扩大，伴随该扩大，单片化了的半导体芯片20彼此之间的间隔也扩大。其结果，不必担心单片化了的半导体芯片20彼此干扰，拾取单片化了的各个半导体芯片20变得容易。其中，扩展装置以在后述工序种也能够维持这样的扩展状态的方式构成。
[3-2]拾取工序
然后，使用未图示的芯片接合机或芯片分拣机(die sorter)将半导体芯片20中的1个用筒(collet)(芯片吸附部)吸附并且向上方拉起，得到带有粘接膜10的半导体芯片20(拾取)。此时，可以使用将切割胶带50从下方向上突起的针状体(needle)等(未图示)。另外，由于切割胶带50由于紫外线照射或加热而使其粘接性降低，因而在提高拾取性的情况下，也可以在拾取前进行紫外线的照射或加热处理。
[4]接合工序
[4-1]粘接工序
然后，准备用于搭载(安装)单片化了的半导体芯片(电子部件) 20的内插件(电路部件)30。
该内插件30在与上述粘接膜粘接的面上具有端子(未图示)。
接着，如图4(f)所示，将拾取的半导体芯片20隔着粘接膜载置在内插件30上。此时，一边将单片化了的半导体芯片(电子部件)20 的第一端子21和内插件(电路部件)30的第二端子31进行对位，一边隔着粘接膜10进行预压接。
内插件30如图5(a)所示，在基材32上设有配线电路33，具有电极垫34作为端子。配线电路52除了电极垫34以外还设有绝缘部35。另外，绝缘部35设有多个对准记号36作为用于对位的图案。
另外，内插件30中，可以使用例如图5(a)所示的电极垫34(凹部)等的内插件30的规定部位作为对准记号，以代替该对准记号36。
图5(b)例示单片化了的半导体芯片(电子部件)20和粘接膜10 叠层而成的叠层体37的详细情况。单片化了的半导体芯片20的第一端子21为表面具有低熔点的导电性金属的金属凸块。另外，单片化了的半导体芯片20设有多个对准记号22作为用于对位的图案。
另外，单片化了的半导体芯片20可以使用例如图5(b)所示的第一端子21(突起)等的单片化了的半导体芯片20的规定部位作为对准记号以代替对准记号22。
即，作为用于内插件(电路部件)30和单片化了的半导体芯片(电子部件)20的对位的图案，并不限于该对位专用的对准记号36、22，除此之外，也可以举出例如：端子、电极、凸块、配线图案(配线)、垫部(例如接合垫、电极垫)、切割线等。
通过使内插件30的对准记号36与单片化了的半导体芯片20的对准记号22从内插件30或单片化了的半导体芯片20的厚度方向看一致，由此进行单片化了的半导体芯片20与内插件30的对位。然后，将内插件30和单片化了的半导体芯片20隔着粘接膜10预压接，将单片化了的半导体芯片20固定在内插件30上(图5(c))。作为预压接的方法，没有特别限定，可以使用压接机、倒装片接合器等实施。预压接的条件没有特别限定，温度优选40℃～200℃，特别优选60℃～180℃。另外，时间优选0.1秒～60秒，特别优选1～60秒。另外，压力优选0.1MPa～2.0MPa，特别优选0.3MPa～1.5MPa。预压接的条件在上述范围内时，能够将单片化了的半导体芯片20可靠地预压接在内插件30 上。
[4-2]接合工序
接着，将内插件30和半导体芯片20电接合。
内插件30和半导体芯片20的电接合可以通过如下操作进行：将第一端子21表面的低熔点的金属组合物熔融，与电极垫34焊接，由此形成电连接的连接部81(图5(d))。
焊接条件也取决于所使用的低熔点的金属组合物的种类，例如在 Sn-Ag的情况下，优选以220～260℃加热5～500秒进行焊接，特别优选以230～240℃下热10～100秒。
该焊接优选在低熔点的金属组合物熔解后粘接膜10发生固化的条件下进行。即，焊接优选在使低熔点的金属组合物熔解、但粘接膜10 的固化反应不太进行的条件下实施。由此，能够使连接时的连接部81 的形状形成为连接可靠性优异的稳定的形状。
[4-3]固化工序
接着，对粘接膜10进行加热使其固化，形成密封层80。固化条件没有特别限定，温度优选130～220℃，特别优选150～200℃。另外，时间优选30～500分钟，特别优选60～180分钟。并且，也可以在加压气氛下使粘接膜10固化。作为加压方法，没有特别限定，可以通过在烘箱中导入空气、氮、氩气等加压流体来进行。上述压力优选 0.1MPa～10MPa，特别优选0.5MPa～5MPa。固化条件在上述范围内时，能够降低粘接膜10中的空隙。
如上所述，能够得到内插件30和单片化了的半导体芯片20由粘接膜的固化物形成的密封层80粘接而成的叠层体的固化物38。
[5]凸块形成工序
接着，在母插板上形成用于安装半导体装置100的凸块70(图5(e))。凸块70只要是具有导电性的金属材料就没有特别限定，优选导电性和应力缓和性优异的焊料。另外，凸块70的形成方法没有特别限定，可以通过利用焊剂将焊球连接来形成。
如上所述，在本实施方式中，能够得到如图5(e)所示那样的半导体装置100，其包括：内插件30和单片化了的半导体芯片20由粘接膜的固化物形成的密封层80粘接而成的叠层体的固化物38和凸块70。
根据如上所述的方法，不需要另外准备底部填充剂和助溶剂等，能够进一步提高将半导体芯片20和内插件30电连接而成的半导体装置100的制造效率。
其中，本实施方式中，按照在半导体晶片40上贴附粘接膜10、进一步贴附切割膜片50的顺序进行了说明，但也可以以使用预先将切割膜片50和粘接膜10一体化而成的切割膜片一体型粘接膜，在其上贴附半导体晶片40这样的实施方式进行。另外，除切割膜片以外，也可以使用在硅晶片的背磨工序中使用的背磨胶带或背磨胶带兼切割胶带等半导体制造工序中使用的工序用片上叠层有粘接膜10的一体型粘接膜。
另外，本实施方式中，将粘接膜10贴附在半导体晶片40上，但并不限于这样的制造方法，也可以采用将粘接膜10单片化并贴附在预先单片化了的半导体芯片上，再将粘接膜10的与贴附有半导体芯片的面相反侧的面预压接于内插件30，然后使其电连接的制造方法。
另外，本实施方式中，将单片化了的半导体芯片20接合于内插件 30，但并不限于这样的制造方法，也可以采用将单片化了的多个半导体芯片与多个另外的半导体晶片接合，制作在半导体晶片上具有多个半导体芯片和多个粘接膜的叠层体，切割该半导体晶片实现单片化，将单片化了的叠层体进一步与内插件等连接而制造半导体装置的制造方法。
＜切割胶带一体型粘接膜>
接着，对本发明的切割胶带一体型粘接膜进行说明。
本发明的切割胶带一体型粘接膜的特征在于，具有上述本发明的粘接膜和切割胶带。
图6表示本发明的切割胶带一体型粘接膜的一个方式。图6中，切割胶带一体型粘接膜210具有在切割胶带213上形成有粘接膜211 的结构。在图6所示的方式中，切割胶带213由切割胶带的基材层213a 和切割胶带的粘合层213b这两层构成，以切割胶带的粘合层213b与粘接膜211相接的方式叠层。
本发明的切割胶带一体型粘接膜的形态并不限于图6所示的形态，例如也可以为切割胶带的粘合层213b与粘接膜211之间具有介设层的形态。此时，优选切割胶带的粘合层的粘合性比介设层高。由此，切割胶带的粘合层与介设层和基材层的密合力大于介设层与粘接膜211 的密合力。因此，在电子部件的制造工序中，例如在半导体芯片拾取工序之类的电子部件的制造工序中，能够在应发生剥离的期望的界面 (即介设层与粘接膜的界面)发生剥离。
＜切割胶带>
本发明的切割胶带一体型粘接膜所使用的切割胶带也可以使用常用的任意的切割胶带。
作为切割胶带的基材层213a的构成材料，没有特别限定，例如可以举出：聚乙烯、聚丙烯、聚丁烯、聚丁二烯、聚甲基戊烯、聚氯乙烯、氯乙烯共聚物、聚对苯二甲酸乙二醇酯、聚对苯二甲酸丁二醇酯、聚氨酯、乙烯乙酸乙烯酯共聚物、离聚物、乙烯-(甲基)丙烯酸共聚物、乙烯-(甲基)丙烯酸酯共聚物、聚苯乙烯、乙烯基聚异戊二烯、聚碳酸酯、聚烯烃等，可以使用其中的1种或2种以上的混合物。
切割胶带的基材层213a的平均厚度没有特别限定，优选为5μm～ 200μm，更优选为30μm～150μm左右。由此，基材层具有适度的刚性，因此，能够可靠地支承粘接膜，容易进行切割胶带一体型粘接膜的处理，并且通过切割胶带一体型粘接膜适度弯曲，能够提高粘接膜和具有电极的被粘物的密合性。
作为切割胶带的基材层213a的制法，没有特别限定，可以采用压延法、挤出成形法等一般的成形方法。优选与构成粘合层213b的材料反应的官能团、例如羟基或氨基等在基材层213a的表面露出。另外，为了提高基材层213a和粘合层213b的密合性，优选对基材层213a的表面预先进行电晕处理或通过锚涂等进行表面处理。
另外，作为切割胶带的粘合层213b的构成材料，没有特别限定，例如可以使用由包括丙烯酸系粘合剂、橡胶系粘合剂等的树脂组合物构成的材料。
作为丙烯酸系粘合剂，例如可以使用由(甲基)丙烯酸以及它们的酯构成的树脂、(甲基)丙烯酸以及它们的酯和能够与它们共聚的不饱和单体(例如乙酸乙烯酯、苯乙烯、丙烯腈等)的共聚物等。另外，这些共聚物也可以混合2种以上。
其中，优选选自(甲基)丙烯酸甲酯、(甲基)丙烯酸乙基己酯、和(甲基)丙烯酸丁酯中的1种以上、与选自(甲基)丙烯酸羟基乙酯和乙酸乙烯酯中的1种以上的共聚物。由此，与切割胶带的粘合层所粘合的对象(例如上述介设层、基材层等)的密合性或粘合性的控制变得容易。
上述切割胶带的粘合层213b的平均厚度没有特别限定，优选为 1μm～100μm左右，特别是更优选为3μm～20μm左右。切割胶带的粘合层213b的平均厚度在上述范围内时，能够确保切割胶带的粘合层 213b的形状追随性，能够进一步提高与半导体晶片等粘接膜的被粘物的密合性。
作为上述切割胶带的制造方法，没有特别限定，例如可以通过利用棒涂法、模涂法、凹版涂布法等在切割胶带的基材层213a上涂布粘合层213b来制造。另外，也可以在粘合层213b另外涂布在粘合层213b 用基材上后，层压到切割胶带的基材层213a上等的方法进行转印来制造。
在设置介设层的情况下，可以在上述粘合层213b上进一步涂布介设层，也可以通过将介设层另外涂布到介设层用基材上并进行层压等的方法来制造。
另外，本发明的切割胶带一体型粘接膜例如可以通过将基材层 213a、粘合层213b、以及具有介设层的切割胶带和本发明的粘接膜，以上述介设层和粘接膜相接的方式进行层压而得到。
＜背磨胶带一体型粘接膜>
接着，对本发明的背磨胶带一体型粘接膜进行说明。本发明的背磨胶带一体型粘接膜的特征在于，具有上述本发明的粘接膜和背磨胶带。
上述背磨胶带没有特别限定，可以举出在基材的单面形成有粘合剂层的背磨胶带。作为上述基材，没有特别限定，例如可以举出：由聚对苯二甲酸乙二醇酯(PET)、聚乙烯(PE)、聚丙烯(PP)、乙烯- 乙酸乙烯酯共聚物(EVA)等树脂构成的基材。
作为形成上述粘合剂层的粘接剂，没有特别限定，优选由含有聚合性低聚物且通过将其聚合交联而使粘合力降低的粘合剂构成。作为这样的粘接剂，例如可以举出含有分子内具有放射线聚合性不饱和键的丙烯酸烷基酯系和/或甲基丙烯酸烷基酯系的聚合性聚合物、和放射线聚合性的多官能低聚物或单体作为主要成分的光固化型粘合剂等。
上述聚合性聚合物例如可以通过预先合成分子内具有官能团的 (甲基)丙烯酸系聚合物，与分子内具有与上述官能团反应的官能团和放射线聚合性不饱和键的化合物反应而得到。其中，本说明书中，(甲基)丙烯酸系聚合物意味着丙烯酸系聚合物和甲基丙烯酸系聚合物。
上述光固化型粘合剂除了上述聚合性聚合物和上述多官能低聚物或单体以外，优选配合光聚合引发剂。由此，通过照射紫外线等活性光线，能够使粘合剂层与粘接膜层的界面的密合力可靠地降低，因此，能够将背磨胶带可靠地剥离而不会在粘接膜上残留粘合剂层的残渣。
作为上述背磨胶带的制造方法，没有特别限定，例如可通过利用棒涂法、模涂法、凹版涂布法等在背磨胶带的基材层上涂布粘合剂层来制造。另外，粘合剂层也可以通过在另外涂布在粘合剂层形成用基材上后，层压到背磨胶带的基材层上等的方法进行转印来制造。
通过在如上制作的背磨胶带上层压上述粘接膜，能够制作背磨胶带一体型粘接膜。
＜背磨胶带兼切割胶带一体型粘接膜>
接着，对本发明的背磨胶带兼切割胶带一体型粘接膜进行说明。
本发明的背磨胶带兼切割胶带一体型粘接膜300，如图7所示，由背磨胶带兼切割胶带301和粘接膜302构成。虽然未图示，但可以在背磨胶带兼切割胶带301与粘接膜302之间设置脱模膜。由此，背磨胶带兼切割胶带301与粘接膜302之间的剥离变得容易，能够提高切割半导体晶片后的半导体元件的拾取性。
另外，作为背磨胶带兼切割胶带301，只要是由例如聚乙烯、聚丙烯等聚烯烃、乙烯-乙酸乙烯酯共聚物、聚酯、聚酰亚胺、聚对苯二甲酸乙二醇酯、聚氯乙烯、聚酰胺、聚氨酯等制作的耐热性或耐化学药品性优异的膜就可使用。背磨胶带兼切割胶带1的厚度没有特别限定，通常优选30μm～500μm。
接着，对本发明的背磨胶带兼切割胶带一体型粘接膜300的制造方法简单地进行说明。
粘接膜302通过上述＜粘接膜>中所述的方法制作。将其切半，由此得到圆形的粘接膜302。
然后，在其上叠层背磨胶带兼切割胶带301，由此得到由背磨胶带兼切割胶带301、粘接膜302、剥离基材321构成的具备背磨胶带功能和具备切割胶带功能的粘接膜300(图8)。
如上所述形成的背磨胶带兼切割胶带一体型粘接膜300的粘接膜 302的厚度没有特别限定，优选3μm以上100μm以下，特别是进一步优选5μm以上50μm以下。厚度低于上述下限值时，有时作为背磨胶带兼切割胶带一体型粘接膜300的效果下降，超过上述上限值时，有时制品的制造困难、厚度精度降低。
(半导体装置的制造方法和半导体装置)
接着，对半导体装置的制造方法进行说明。
将通过上述方法得到的背磨胶带兼切割胶带一体型粘接膜300的剥离基材321剥离，以粘接膜302和半导体晶片303的功能面331接触的方式粘接(图9)。
接着，将背磨胶带兼切割胶带301的上侧的面(图10中的上侧) 固定于研磨装置的研磨台304上。研磨装置没有特别限定，可以使用市售品。在此，进行背面研磨后的半导体晶片303的厚度没有特别限定，优选为10μm～300μm左右，更优选为10μm以上100μm以下。
接着，将背面研磨后的半导体用晶片303以背磨胶带兼切割胶带 301与切割台305的上表面(图11中的上侧)接触的方式设置在切割台305上(图11)。接着，在半导体晶片303的周围设置晶片环306，将半导体晶片303固定。然后，用刀307将半导体晶片303切断，将半导体晶片303单片化而得到具有粘接膜302的半导体元件。此时，背磨胶带兼切割胶带一体型粘接膜300具有缓冲作用，防止将半导体晶片303切断时半导体元件的裂纹、缺损等。另外，也可以预先在背磨胶带兼切割胶带一体型粘接膜300上贴合半导体晶片303和晶片环306，之后设置在切割台305上。
接着，利用扩展装置使背磨胶带兼切割胶带一体型粘接膜300伸展，使具有单片化了的粘接膜302的半导体元件彼此隔开一定间隔，然后拾取并搭载在基板上，得到半导体装置。
如上所述，本发明的背磨胶带兼切割胶带一体型粘接膜具有背磨胶带功能和切割胶带功能，并且粘接膜具有助焊活性，因此，具有可省略助焊剂涂布工序等的功能等。因此，不需要助焊剂清洗工序，生产率优异，并且能够提高半导体晶片的操作性。
实施例
以下基于实施例和比较例详细地说明本发明，但本发明并不限定于此。
[粘接膜的制作]
(实施例1)
＜粘接膜的制作>
将甲酚酚醛清漆树脂(DIC公司制、KA-1160)14.26重量份、双酚F型环氧树脂(DIC公司制、EXA-830LVP)39.73重量份、具有助焊活性的化合物偏苯三酸(东京化成工业株式会社制)10.50重量份、作为成膜性树脂的苯氧树脂(三菱化学株式会社制、YX-6954)5.07 重量份、作为固化促进剂的2-苯基-4-甲基咪唑(四国化成工业株式会社制、2P4MZ)0.09重量份、作为硅烷偶联剂的3-环氧丙氧基丙基三甲氧基硅烷(信越化学工业株式会社制、KBM-403)0.35重量份和二氧化硅填料(Admatechs公司制、SC1050、平均粒径0.25μm)30.00 重量份溶解、分散于甲基乙基酮中，制备树脂浓度50％的树脂清漆。
将得到的粘接膜用清漆涂布于基材聚酯膜(基体膜、帝人杜邦薄膜株式会社制、商品名：Purex A53)使厚度达到50μm，以100℃干燥 5分钟，得到厚度25μm的粘接膜(以下，称为膜A)。
(实施例2)
＜粘接膜的制作>
将联苯芳烷基型酚醛树脂(明和化成株式会社制、MEH-7851)25.15 重量份、双酚F型环氧树脂(DIC公司制、EXA-830LVP)32.10重量份、具有助焊活性的化合物偏苯三酸(东京化成工业株式会社制)8.60 重量份、作为成膜性树脂的苯氧树脂(三菱化学株式会社制、YX-6954) 3.90重量份、作为固化促进剂的2-苯基-4-甲基咪唑(四国化成工业株式会社制、2P4MZ)0.05重量份、作为硅烷偶联剂的3-环氧丙氧基丙基三甲氧基硅烷(信越化学工业株式会社制、KBM-403)0.20重量份、二氧化硅填料(日本AEROSIL株式会社制、AEROSIL 200)5.00重量份和二氧化硅填料(Admatechs公司制、YA050C平均粒径0.05μm) 25.00重量份溶解、分散于甲基乙基酮中，制备树脂浓度50％的树脂清漆。
将得到的粘接膜用清漆涂布于基材聚酯膜(基体膜、帝人杜邦薄膜株式会社制、商品名：Purex A53)使厚度达到50μm，以100℃干燥 5分钟，得到厚度25μm的粘接膜(以下，称为膜B)。
(实施例3)
＜粘接膜的制作>
将苯酚芳烷基树脂(三井化学株式会社制XLC-4L)10.20重量份、双酚A型环氧树脂(DIC公司制、EPICLON 840-S)22.00重量份、具有助焊活性的化合物还原酚酞(东京化成工业株式会社制)8.20重量份、作为成膜性树脂的含环氧基的丙烯酸酯共聚物(NagaseChemteX Corporation制、SG-P3)9.30重量份、作为固化促进剂的2-甲基咪唑(四国化成工业株式会社制、2MZ-H)0.05重量份、作为硅烷偶联剂的3- 甲基丙烯酰氧丙基三乙氧基硅烷(信越化学工业株式会社制、KBE-503) 0.25重量份和二氧化硅填料(Admatechs公司制、SC1050平均粒径 0.25μm)50.00重量份溶解、分散于甲基乙基酮中，制作树脂浓度50％的树脂清漆。
将得到的粘接膜用清漆涂布于基材聚酯膜(基体膜、帝人杜邦薄膜株式会社制、商品名：Purex A53)使厚度达到50μm，以100℃干燥 5分钟，得到厚度25μm的粘接膜(以下，称为膜C)。
(实施例4)
＜粘接膜的制作>
将双酚F型环氧树脂(DIC公司制、EXA-830LVP)19.90重量份、三(羟基苯基)甲烷型环氧树脂(三菱化学株式会社制、jER1032H60) 19.00重量份、具有助焊活性的化合物偏苯三酸(东京化成工业株式会社制)16.30重量份、作为成膜性树脂的苯氧树脂(新日铁化学株式会社制、FX-280S)27.80重量份、作为固化促进剂的微胶囊型固化剂(旭化成E-materials公司制、Novacure HX-3941HP)6.50重量份、作为硅烷偶联剂的3-甲基丙烯酰氧丙基三乙氧基硅烷(信越化学工业株式会社制、KBE-503)0.50重量份和二氧化硅填料(Admatechs公司制、 SC1050平均粒径0.25μm)10.00重量份溶解、分散于甲基乙基酮中，制备树脂浓度50％的树脂清漆。
将得到的粘接膜用清漆涂布于基材聚酯膜(基体膜、帝人杜邦薄膜株式会社制、商品名：Purex A53)使厚度达到50μm，以100℃干燥 5分钟，得到厚度25μm的粘接膜(以下，称为膜D)。
(实施例5)
＜粘接膜的制作>
将苯酚酚醛清漆树脂(住友电木株式会社制、PR-55617)5.40重量份、双酚A型环氧树脂(DIC公司制、EPICLON 840-S)6.10重量份、三(羟基苯基)甲烷型环氧树脂(三菱化学株式会社制、jER1032H60) 6.10重量份、作为成膜性树脂的含环氧基的丙烯酸酯共聚物(Nagase ChemteX Corporation制、SG-P3)12.40重量份、作为固化促进剂的微胶囊型固化剂(旭化成E-materials公司制、Novacure HX-3941HP)4.50 重量份、作为硅烷偶联剂的3-甲基丙烯酰氧丙基三乙氧基硅烷(信越化学工业株式会社制、KBE-503)0.50重量份和二氧化硅填料 (Admatechs公司制、SE3050平均粒径1.0μm)65.00重量份溶解、分散于甲基乙基酮中，制备树脂浓度50％的树脂清漆。
将得到的粘接膜用清漆涂布于基材聚酯膜(基体膜、帝人杜邦薄膜株式会社制、商品名：Purex A53)使厚度达到50μm，以100℃干燥 5分钟，得到厚度25μm的粘接膜(以下，称为膜E)。
(实施例6)
＜粘接膜的制作>
将联苯芳烷基型酚醛树脂(明和化成株式会社制、MEH-7851)12.40 重量份、三(羟基苯基)甲烷型环氧树脂(三菱化学株式会社制、 jER1032H60)8.60重量份、具有助焊活性的化合物4-(4-羟基苯氧基) 苯甲酸(东京化成工业株式会社制)7.20重量份、作为成膜性树脂的含环氧基的丙烯酸酯共聚物(Nagase ChemteX Corporation制、SG-P3) 21.10重量份、作为固化促进剂的三苯基膦(北兴化学工业株式会社制、 TPP)0.20重量份、作为硅烷偶联剂的3-环氧丙氧基丙基三甲氧基硅烷 (信越化学工业株式会社制、KBM-403)0.50重量份和二氧化硅填料 (Admatechs公司制、YC100C平均粒径0.1μm)50.00重量份溶解、分散于甲基乙基酮中，制备树脂浓度50％的树脂清漆。
将得到的粘接膜用清漆涂布于基材聚酯膜(基体膜、帝人杜邦薄膜株式会社制、商品名：Purex A53)使厚度达到50μm，以100℃干燥 5分钟，得到厚度25μm的粘接膜(以下，称为膜F)。
(实施例7)
＜粘接膜的制作>
将甲酚酚醛清漆树脂(DIC公司制、KA-1160)7.05重量份、双酚 F型环氧树脂(DIC公司制、EXA-830LVP)16.10重量份、作为具有助焊活性的化合物的双酚酸(东京化成工业株式会社制)3.00重量份、作为成膜性树脂的含环氧基的丙烯酸酯共聚物(Nagase ChemteXCorporation制、SG-80H)3.20重量份、作为固化促进剂的2-苯基-4- 甲基咪唑(四国化成工业株式会社制、“2P4MZ”)0.15重量份、作为硅烷偶联剂的3-甲基丙烯酰氧丙基三乙氧基硅烷(信越化学工业株式会社制、KBE-503)0.50重量份和YA050C(平均粒径0.05μm)70重量份溶解、分散于甲基乙基酮中，制备树脂浓度50％的树脂清漆。
将得到的粘接膜用清漆涂布于基材聚酯膜(基体膜、帝人杜邦薄膜株式会社制、商品名：Purex A53)使厚度达到50μm，以100℃干燥 5分钟，得到厚度25μm的粘接膜(以下，称为膜G)。
(实施例8)
＜粘接膜的制作>
将苯酚芳烷基树脂(三井化学株式会社制、XLC-4L)9.40重量份、苯酚酚醛清漆树脂(住友电木株式会社制、PR-55617)9.00重量份、三(羟基苯基)甲烷型环氧树脂(三菱化学株式会社制、jER1032H60) 9.80重量份、作为成膜性树脂的含环氧基的丙烯酸酯共聚物(Nagase ChemteX Corporation制、SG-P3)21.10重量份、作为固化促进剂的三苯基膦(北兴化学工业株式会社制、TPP)0.20重量份、作为硅烷偶联剂的3-环氧丙氧基丙基三甲氧基硅烷(信越化学工业株式会社制、 KBM-403)0.50重量份和二氧化硅填料(Admatechs公司制、SC2050平均粒径0.5μm)50.00重量份溶解、分散于甲基乙基酮中，制备树脂浓度50％的树脂清漆。
将得到的粘接膜用清漆涂布于基材聚酯膜(基体膜、帝人杜邦薄膜株式会社制、商品名：Purex A53)使厚度达到50μm，以100℃干燥 5分钟，得到厚度25μm的粘接膜(以下，称为膜H)。
(实施例9)
＜粘接膜的制作>
将甲酚酚醛清漆树脂(DIC公司制、KA-1160)7.55重量份、酸酐 (三菱化学株式会社制、jER cureYH307)3.75重量份、二环戊二烯型环氧树脂(DIC公司制、EPICLON HP-7200H)13.30重量份、萘型环氧树脂(DIC公司制、EPICLON HP-4770)9.95重量份、作为成膜性树脂的含环氧基的丙烯酸酯共聚物(Nagase ChemteX Corporation制、 SG-80H)9.95重量份、作为固化促进剂的2-甲基咪唑(四国化成工业株式会社制、2MZ-H)0.10重量份、作为硅烷偶联剂的3-甲基丙烯酰氧丙基三乙氧基硅烷(信越化学工业株式会社制、KBE-503)1.00重量份、二氧化硅填料(Admatechs公司制、SC1050平均粒径0.25μm)50.00 重量份和丙烯酸系橡胶粒子(三菱丽阳株式会社制、Metablen W-450A 平均粒径0.2μm)4.40重量份溶解、分散于甲基乙基酮中，制备树脂浓度50％的树脂清漆。
将得到的粘接膜用清漆涂布于基材聚酯膜(基体膜、帝人杜邦薄膜株式会社制、商品名：Purex A53)使厚度达到50μm，以100℃干燥 5分钟，得到厚度25μm的粘接膜(以下，称为膜I)。
(实施例10)
＜粘接膜的制作>
将联苯芳烷基型酚醛树脂(明和化成株式会社制MEH-7851)14.20 重量份、双酚A型环氧树脂(DIC公司制、EPICLON840-S)36.40重量份、二环戊二烯型环氧树脂(DIC公司制、EPICLON HP-7200H)12.50 重量份、作为具有助焊活性的化合物的4-(4-羟基苯氧基)苯甲酸(东京化成工业株式会社制)10.30重量份、作为成膜性树脂的苯氧树脂(新日铁住金株式会社制、FX-280S)15.30重量份、作为固化促进剂的三苯基膦(北兴化学工业株式会社制、TPP)0.30重量份、作为硅烷偶联剂的3-甲基丙烯酰氧丙基三乙氧基硅烷(信越化学工业株式会社制、 KBE-503)1.00重量份和二氧化硅填料(Admatechs公司制、SE3050平均粒径1.0μm)10.00重量份溶解、分散于甲基乙基酮中，制备树脂浓度50％的树脂清漆。
将得到的粘接膜用清漆涂布于基材聚酯膜(基体膜、帝人杜邦薄膜株式会社制、商品名：Purex A53)使厚度达到50μm，以100℃干燥 5分钟，得到厚度25μm的粘接膜(以下，称为膜J)。
(实施例11)
＜粘接膜的制作>
将苯酚芳烷基树脂(三井化学株式会社制、Milex XLC-4L)7.10 重量份、双酚A型环氧树脂(DIC公司制、EPICLON840-S)18.25重量份、作为具有助焊活性的化合物的还原酚酞(东京化成工业株式会社制)5.10重量份、作为成膜性树脂的苯氧树脂(三菱化学株式会社制、YX-6954)3.90重量份、作为固化促进剂的2-甲基咪唑(四国化成工业株式会社制2MZ-H)0.15重量份、作为硅烷偶联剂的3-甲基丙烯酰氧丙基三乙氧基硅烷(信越化学工业株式会社制、KBE-503)0.50 重量份和二氧化硅填料(Admatechs公司制、SC2050平均粒径0.5μm)65.00重量份溶解、分散于甲基乙基酮中，制备树脂浓度50％的树脂清漆。
将得到的粘接膜用清漆涂布于基材聚酯膜(基体膜、帝人杜邦薄膜株式会社制、商品名：Purex A53)使厚度达到50μm，以100℃干燥 5分钟，得到厚度25μm的粘接膜(以下，称为膜K)。
(实施例12)
＜粘接膜的制作>
将苯酚酚醛清漆树脂(住友电木株式会社制、PR-55617)11.20重量份、双酚F型环氧树脂(DIC公司制、EXA-830LVP)27.70重量份、萘型环氧树脂(DIC公司制、EPICLON HP-4770)8.20重量份、具有助焊活性的化合物双酚酸(东京化成工业株式会社制)7.30重量份、作为成膜性树脂的含环氧基的丙烯酸酯共聚物(Nagase ChemteX Corporation制、SG-80H)14.60重量份、作为固化促进剂的微胶囊型固化剂(旭化成E-materials公司制、NovacureHX-3941HP)5.00重量份、作为硅烷偶联剂的3-环氧丙氧基丙基三甲氧基硅烷(信越化学工业株式会社制、KBM-403)1.00重量份和二氧化硅填料(Tokuyama公司制、SS-07平均粒径0.7μm)25.00重量份溶解、分散于甲基乙基酮中，制备树脂浓度50％的树脂清漆。
将得到的粘接膜用清漆涂布于基材聚酯膜(基体膜、帝人杜邦薄膜株式会社制、商品名：Purex A53)使厚度达到50μm，以100℃干燥 5分钟，得到厚度25μm的粘接膜(以下，称为膜L)。
(实施例13)
＜粘接膜的制作>
将甲酚酚醛清漆树脂(DIC公司制、KA-1160)7.13重量份、双酚 F型环氧树脂(DIC公司制、EXA-830LVP)19.86重量份、作为具有助焊活性的化合物的偏苯三酸(东京化成工业株式会社制)5.25重量份、作为成膜性树脂的苯氧树脂(三菱化学株式会社制、YX-6954)2.54 重量份、作为固化促进剂的2-苯基-4-甲基咪唑(四国化成工业株式会社制、2P4MZ)0.04重量份、作为硅烷偶联剂的3-环氧丙氧基丙基三甲氧基硅烷(信越化学工业株式会社制、KBM-403)0.18重量份和二氧化硅填料(Admatechs公司制、SC1050、平均粒径0.25μm)65.00 重量份溶解、分散于甲基乙基酮中，制备树脂浓度50％的树脂清漆。
将得到的粘接膜用清漆涂布于基材聚酯膜(基体膜、帝人杜邦薄膜株式会社制、商品名：Purex A53)使厚度达到50μm，以100℃干燥 5分钟，得到厚度25μm的粘接膜(以下，称为膜M)。
(比较例1)
＜粘接膜的制作>
将甲酚酚醛清漆树脂(DIC公司制、KA-1160)5.09重量份、双酚F型环氧树脂(DIC公司制、EXA-830LVP)14.19重量份、具有助焊活性的化合物偏苯三酸(东京化成工业株式会社制)3.75重量份、作为成膜性树脂的苯氧树脂(三菱化学株式会社制、YX-6954)1.81重量份、作为固化促进剂的2-苯基-4-甲基咪唑(四国化成工业株式会社制、 2P4MZ)0.03重量份、作为硅烷偶联剂的3-环氧丙氧基丙基三甲氧基硅烷(信越化学工业株式会社制、KBM-403)0.13重量份和二氧化硅填料(Admatechs公司制、SC1050)75.00重量份溶解、分散于甲基乙基酮中，制备树脂浓度50％的树脂清漆。
将得到的粘接膜用清漆涂布于基材聚酯膜(基体膜、帝人杜邦薄膜株式会社制、商品名：Purex A53)使厚度达到50μm，以100℃干燥 5分钟，得到厚度25μm的粘接膜(以下，称为膜N)。
(比较例2)
＜粘接膜的制作>
将甲酚酚醛清漆树脂(DIC公司制、KA-1160)20.37重量份、双酚F型环氧树脂(DIC公司制、EXA-830LVP)56.76重量份、具有助焊活性的化合物偏苯三酸(东京化成工业株式会社制)15.00重量份、作为成膜性树脂的苯氧树脂(三菱化学株式会社制、YX-6954)7.24 重量份、作为固化促进剂的2-苯基-4-甲基咪唑(四国化成工业株式会社制、2P4MZ)0.13重量份和作为硅烷偶联剂的3-环氧丙氧基丙基三甲氧基硅烷(信越化学工业株式会社制、KBM-403)0.50重量份溶解、分散于甲基乙基酮中，制备树脂浓度50％的树脂清漆。
将得到的粘接膜用清漆涂布于基材聚酯膜(基体膜、帝人杜邦薄膜株式会社制、商品名：Purex A53)使厚度达到50μm，以100℃干燥 5分钟，得到厚度25μm的粘接膜(以下，称为膜O)。
(比较例3)
＜粘接膜的制作>
将苯酚芳烷基树脂(三井化学株式会社制、Milex XLC-4L)22.90 重量份、双酚A型环氧树脂(DIC株式会社制、EPICLON 840-S)43.00 重量份、具有助焊活性的化合物双酚酸(东京化成工业株式会社制) 11.80重量份、作为成膜性树脂的含环氧基的丙烯酸酯共聚物(Nagase ChemteX Corporation制、SG-P3)10.70重量份、作为固化促进剂的三苯基膦(北兴化学工业株式会社制、TPP)0.60重量份、作为硅烷偶联剂的3-甲基丙烯酰氧丙基三乙氧基硅烷(信越化学工业株式会社制、 KBE-503)1.00重量份和二氧化硅填料(日本AEROSIL公司制、 AEROSIL200平均粒径0.012μm)10.00重量份溶解、分散于甲基乙基酮中，制备树脂浓度50％的树脂清漆。
将得到的粘接膜用清漆涂布于基材聚酯膜(基体膜、帝人杜邦薄膜株式会社制、商品名：Purex A53)使厚度达到50μm，以100℃干燥 5分钟，得到厚度25μm的粘接膜(以下，称为膜P)。
(比较例4)
＜粘接膜的制作>
将甲酚酚醛清漆树脂(DIC公司制、KA-1160)5.90重量份、双酚 F型环氧树脂(DIC公司制、EXA-830LVP)17.50重量份、作为成膜性树脂的含环氧基的丙烯酸酯共聚物(NagaseChemteX Corporation制、 SG-80H)5.30重量份、作为固化促进剂的2-甲基咪唑(四国化成工业株式会社制、2MZ-H)0.30重量份、作为硅烷偶联剂的3-甲基丙烯酰氧丙基三乙氧基硅烷(信越化学工业株式会社制、KBE-503)1.00重量份和二氧化硅填料(Admatechs公司制、SE3050平均粒径1.0μm)70.00 重量份溶解、分散于甲基乙基酮中，制备树脂浓度50％的树脂清漆。
将得到的粘接膜用清漆涂布于基材聚酯膜(基体膜、帝人杜邦薄膜株式会社制、商品名：Purex A53)使厚度达到50μm，以100℃干燥 5分钟，得到厚度25μm的粘接膜(以下，称为膜Q)。
(比较例5)
＜粘接膜的制作>
将甲酚酚醛清漆树脂(DIC公司制、KA-1160)20.37重量份、双酚F型环氧树脂(DIC公司制、EXA-830LVP)56.76重量份、具有助焊活性的化合物偏苯三酸(东京化成工业株式会社制)15.00重量份、作为成膜性树脂的苯氧树脂(三菱化学株式会社制、YX-6954)7.24 重量份、作为固化促进剂的2-苯基-4-甲基咪唑(四国化成工业株式会社制、2P4MZ)0.13重量份和作为硅烷偶联剂的3-环氧丙氧基丙基三甲氧基硅烷(信越化学工业株式会社制、KBM-403)0.50重量份溶解、分散于甲基乙基酮中，制备树脂浓度50％的树脂清漆。
将得到的粘接膜用清漆涂布于基材聚酯膜(基体膜、帝人杜邦薄膜株式会社制、商品名：Purex A53)使厚度达到50μm，以100℃干燥 5分钟，得到厚度25μm的粘接膜(以下，称为膜R)，然后，对得到的膜的表面实施电晕处理。
[粘接膜的评价]
＜表面粗糙度Ra测定>
对于各实施例和比较例中得到的粘接膜，将粘接膜固定在载玻片上使粘接膜的基体膜面与载玻片密合，使用东京精密制表面粗糙度计 SURFCOM1400D的探针扫描粘接膜表面，由此测定表面粗糙度Ra。上述表面粗糙度Ra为依据日本工业标准JIS-B0601测得的算术平均粗糙度。将结果示于表1、2。
＜透光率测定>
对于各实施例和比较例中得到的粘接膜，使用岛津制作所制分光光度计UV-160测定700nm时的透光率。将结果示于表1、2。
＜表面粗糙度Ra与透光率之比>
对于各实施例和比较例中得到的粘接膜，将使用东京精密制表面粗糙度计SURFCOM1400D测得的表面粗糙度Ra设为C、使用岛津制作所制分光光度计UV-160测得的700nm时的透光率设为D时，求出表面粗糙度Ra与透光率之比C/D(μm/％)。将结果示于表1、2。
＜熔融粘度测定＞
叠层各实施例和比较例中得到的粘接膜，制作厚度100μm的测定用样品，使用粘弹性测定装置(Thermo fisher scientific公司制“MARS”)，在平行板间隙0.05mm、频率0.1Hz、升温速度 10℃/分钟的条件下测定熔融粘度，将成为最低的熔融粘度作为测定值。将结果示于表1、2。
＜平均线膨胀系数测定>
将各实施例和比较例中得到的粘接膜以180℃处理2小时，使用宽 4mm、厚度100μm的条状样品测定线膨胀系数。测定条件以拉伸模式、升温速度10℃/分钟、负荷30mN、夹头间距离10mm进行测定，将作为α1的25～75℃时的平均线膨胀系数的结果示于表1、2。
＜半导体装置的制造>
对于各实施例和比较例中得到的各粘接膜10，按照以下的方法制造半导体装置100。首先，准备单面具有多个第一端子的多种硅晶片 A～C，其中，上述第一端子的表面具有作为低熔点导电性金属的由含有锡、银的合金构成的焊料(直径8英寸、厚度100μm、半导体芯片尺寸10mm×10mm、第一端子的高度、第一端子的宽度、被覆第一端子表面的低熔点的金属组合物的组成、金属组合物的宽度、金属组合物间的距离、第一端子间的距离、每1个半导体芯片的第一端子数等示于表3)。将预先切成与硅晶片相同尺寸的粘接膜，以与各硅晶片的具有第一端子的面相接的方式，将粘接膜和硅晶片叠层。使用层压机将其以贴合温度80℃、压力0.8MPa、2mm/s进行层压，得到粘接膜和硅晶片的叠层体37。
接着，使用层压机，将切割胶带贴合在各硅晶片的与贴合粘接膜的面相反的面上。此时，以贴合温度25℃、压力0.8MPa、2mm/s将粘接膜与硅晶片的叠层体和切割胶带贴合。
接着，将切割胶带固定于晶片环，叠层在切割机(DFD6360、Disco 公司制)的切割台上，并将硅晶片固定，然后将基材层剥离。接着，使用切割机，从硅晶片侧以下述条件进行切割(切断)。由此，将硅晶片单片化，得到以下的切割尺寸的半导体芯片20。
《切割条件》
切割尺寸：10mm×10mm正方形
切割速度：50mm/sec
心轴转速：40,000rpm
切割最大深度：0.130mm(距硅晶片的表面的切入量)
切割刀的厚度：15μm
接着，利用针(needle)使1个半导体芯片从切割胶带一体型粘接膜的支承膜侧(背面)向上突起，用芯片接合机的夹头吸附向上突起的半导体芯片的表面并向上方拉起。由此拾取带有粘接膜的半导体芯片。
接着，使拾取的半导体芯片反转，使铜凸块和粘接膜为下侧。并且，准备具有与多种半导体芯片的第一端子的排列对应的垫的多种内插件，一边进行对位使得内插件的垫与各半导体芯片的多个第一端子接触，一边将半导体芯片以150℃、1秒、1kgf(＝9.8N)的条件贴附于内插件。
接着，使用倒装片接合器的头对半导体芯片以235℃、5秒、30N 进行热压接，使凸块表面的合金熔融，将半导体芯片和内插件焊接。
然后，以180℃、60分钟、0.8MPa的流体压力(空气压)的气氛进行加热，使粘接膜固化，得到叠层体的固化物38，该叠层体的固化物38具有半导体芯片20、内插件30、介于上述半导体芯片20和上述内插件30之间的粘接膜10的固化物层(密封层)80。得到包含上述叠层体的固化物38的半导体装置100，该半导体装置100中，上述半导体芯片20和上述内插件30由上述粘接膜10的固化物密封。
＜连接可靠性>
对于各实施例和比较例的粘接膜、以及使用各硅晶片得到的半导体装置100各20个，交替暴露于－55℃的条件下30分钟、125℃的条件下30分钟作为1个循环，进行100个循环的温度循环试验，对于试验后的半导体装置，利用数字多功能测定仪测定半导体芯片和电路基板的连接电阻值，评价连接可靠性。将结果示于表4。各符号如下所述。
◎：全部20个半导体装置的连接电阻值低于10Ω。
○：1个以上的半导体装置的连接电阻值为10Ω以上且低于20Ω。
×：1个以上的半导体装置的连接电阻值为20Ω以上。
＜连接部的错位>
对于使用各实施例和比较例的粘接膜得到的半导体装置100，切断并通过SEM确认连接部20处，观察连接部的错位，进行评价。将结果示于表4。各符号如下所述。
◎：全部20个连接部无错位。
○：在1个以上3个以下的连接部确认有错位。
×：在4个以上的连接部确认有错位。
[表1]
[表2]
[表3]
[表4]
由实施例、比较例可知，根据本发明，能够提供一种兼备充分的透明性和焊接部的可靠性、并提高了更窄节距化/窄间隙化的焊接部的接合性和制造半导体装置时的成品率的粘接膜10，以及焊接部的可靠性提高了的半导体装置100。
符号说明
10：粘接膜；20：半导体芯片(电子部件)；21：第一端子；22：对准记号；30：内插件(电路部件)；31：第二端子；32：基板；33：配线电路；34：电极垫；35：绝缘部；36：对准记号；37：叠层体； 38：叠层体的固化物；40：半导体晶片(多个电子部件20的集合体)； 50：切割膜片；51：晶片环；52：切割刀；53：切口部；70：凸块； 80：密封层(粘接膜的固化物层)；81：连接部；100：半导体装置； 210：切割胶带一体型粘接膜；211：粘接膜；213：切割胶带；213a：切割胶带的基材层；213b：切割胶带的粘合层；300：半导体用膜；301：背磨胶带兼切割胶带一体型粘接膜；302：粘接膜；321：剥离基材； 303：半导体晶片；331：功能面；304：研磨台；305：切割台；306：晶片环；307：刀。

Claims (20)

1.一种粘接膜，其为端子间连接用粘接膜，该粘接膜的特征在于：
介于表面具有多个第一端子的电子部件、和具有与所述第一端子对应的多个第二端子的电路部件之间，将所述第一端子和第二端子电连接，
所述第一端子具有柱形状，
所述第一端子的宽度为3μm以上100μm以下，其中，所述第一端子的宽度是与所述第一端子的高度方向垂直形成的剖面中具有最大面积的剖面中的最长距离，
所述第一端子具有覆盖端子表面的至少一部分的低熔点的金属组合物，
将所述第一端子的宽度设为A、所述金属组合物的宽度设为B时，满足0.6＜A/B＜1.4，B满足2μm以上170μm以下，其中，所述金属组合物的宽度是与所述金属组合物的高度方向垂直形成的剖面中具有最大面积的剖面中的最长距离，
相邻的第一端子彼此所具有的金属组合物间的距离为3μm以上60μm以下，
所述粘接膜由含有10重量％以上70重量％以下的填充材料的树脂组合物构成，表面粗糙度Ra为0.38μm以上1.0μm以下，
所述表面粗糙度Ra是依据日本工业标准JIS-B0601测得的算术平均粗糙度，
所述树脂组合物含有具有助焊功能的化合物，
所述具有助焊功能的化合物为选自具有酚羟基的化合物、具有羧基的化合物、以及具有酚羟基和羧基的化合物中的至少一种的化合物，
所述具有酚羟基的化合物为含有酚羟基的单体类，
所述具有助焊功能的化合物的含量相对于所述树脂组合物的总重量为1重量％以上50重量％以下。
2.根据权利要求1所述的粘接膜，其特征在于：
所述粘接膜的700nm时的透光率为15％以上100％以下。
3.根据权利要求1或2所述的粘接膜，其特征在于：
将所述表面粗糙度Ra设为C、所述粘接膜的700nm时的透光率设为D时，所述表面粗糙度Ra与所述透光率之比C/D为1.8×10-2μm/％以下。
4.根据权利要求1或2所述的粘接膜，其特征在于：
所述填充材料的平均粒径为0.01μm以上0.5μm以下。
5.根据权利要求1或2所述的粘接膜，其特征在于：
所述填充材料为无机填充材料。
6.根据权利要求1或2所述的粘接膜，其特征在于：
所述树脂组合物包含环氧树脂、固化剂和成膜性树脂。
7.根据权利要求1所述的粘接膜，其特征在于：
所述具有助焊功能的化合物的含量相对于所述树脂组合物的总重量为3％以上20％以下。
8.根据权利要求1或7所述的粘接膜，其特征在于：
所述具有助焊功能的化合物在1分子中具备2个以上的酚羟基和1个以上的羧基。
9.根据权利要求1或7所述的粘接膜，其特征在于：
所述具有助焊功能的化合物在1分子中含有1个以上的苯醚基。
10.一种将切割膜片和权利要求1～9中任一项所述的粘接膜叠层而成的切割膜片一体型粘接膜。
11.一种将背磨胶带和权利要求1～9中任一项所述的粘接膜叠层而成的背磨胶带一体型粘接膜。
12.一种将背磨胶带兼切割膜片和权利要求1～9中任一项所述的粘接膜叠层而成的背磨胶带兼切割膜片一体型粘接膜。
13.一种叠层体，其特征在于：
具备表面具有多个第一端子的电子部件、和设置于所述电子部件的第一端子侧的权利要求1～9中任一项所述的粘接膜，
所述第一端子具有柱形状，
所述第一端子的宽度为3μm以上100μm以下，其中，所述第一端子的宽度是与所述第一端子的高度方向垂直形成的剖面中具有最大面积的剖面中的最长距离，
所述第一端子具有覆盖端子表面的至少一部分的低熔点的金属组合物，
将所述第一端子的宽度设为A、所述金属组合物的宽度设为B时，满足0.6＜A/B＜1.4，B满足2μm以上170μm以下，其中，所述金属组合物的宽度是与所述金属组合物的高度方向垂直形成的剖面中具有最大面积的剖面中的最长距离，
相邻的第一端子彼此所具有的金属组合物间的距离为3μm以上60μm以下。
14.根据权利要求13所述的叠层体，其特征在于：
具有多个所述电子部件和多个权利要求1～9中任一项所述的粘接膜。
15.一种叠层体的固化物，其特征在于：
具备表面具有多个第一端子的电子部件、具有与所述第一端子对应的多个第二端子的电路部件、和介于所述电子部件与所述电路部件之间的权利要求1～9中任一项所述的粘接膜的固化物层，
所述第一端子具有柱形状，
所述第一端子的宽度为3μm以上100μm以下，其中，所述第一端子的宽度是与所述第一端子的高度方向垂直形成的剖面中具有最大面积的剖面中的最长距离，
所述第一端子具有覆盖端子表面的至少一部分的低熔点的金属组合物，
将所述第一端子的宽度设为A、所述金属组合物的宽度设为B时，满足0.6＜A/B＜1.4，B满足2μm以上170μm以下，其中，所述金属组合物的宽度是与所述金属组合物的高度方向垂直形成的剖面中具有最大面积的剖面中的最长距离，
相邻的第一端子彼此所具有的金属组合物间的距离为3μm以上60μm以下。
16.根据权利要求15所述的叠层体的固化物，其特征在于：
具有多个所述电子部件、和介于多个所述电子部件与所述电路部件之间的多个权利要求1～9中任一项所述的粘接膜的固化物层。
17.根据权利要求15或16所述的叠层体的固化物，其特征在于：
所述电路部件为内插件。
18.根据权利要求15或16所述的叠层体的固化物，其特征在于：
所述电路部件为半导体晶片。
19.一种半导体装置，其特征在于：
包括权利要求15～18中任一项所述的叠层体的固化物。
20.一种半导体装置的制造方法，其特征在于：
在表面具有多个第一端子的电子部件、和具有与所述第一端子对应的多个第二端子的电路部件之间介设权利要求1～9中任一项所述的所述粘接膜，将所述第一端子和第二端子电连接，
所述第一端子具有柱形状，
所述第一端子的宽度为3μm以上100μm以下，其中，所述第一端子的宽度是与所述第一端子的高度方向垂直形成的剖面中具有最大面积的剖面中的最长距离，
所述第一端子具有覆盖端子表面的至少一部分的低熔点的金属组合物，
将所述第一端子的宽度设为A、所述金属组合物的宽度设为B时，满足0.6＜A/B＜1.4，B满足2μm以上170μm以下，其中，所述金属组合物的宽度是与所述金属组合物的高度方向垂直形成的剖面中具有最大面积的剖面中的最长距离，
相邻的第一端子彼此所具有的金属组合物间的距离为3μm以上60μm以下。
CN201480012073.0A 2013-03-07 2014-03-05 粘接膜、叠层体及其固化物、和半导体装置及其制造方法 Active CN105027273B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013-045020 2013-03-07
JP2013045020 2013-03-07
PCT/JP2014/055629 WO2014136836A1 (ja) 2013-03-07 2014-03-05 接着フィルム、ダイシングシート一体型接着フィルム、バックグラインドテープ一体型接着フィルム、バックグラインドテープ兼ダイシングシート一体型接着フィルム、積層体、積層体の硬化物、および半導体装置、並び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN105027273A CN105027273A (zh) 2015-11-04
CN105027273B true CN105027273B (zh) 2019-01-22

Family

ID=51491345

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480012073.0A Active CN105027273B (zh) 2013-03-07 2014-03-05 粘接膜、叠层体及其固化物、和半导体装置及其制造方法

Country Status (5)

Country Link
JP (2) JP5991335B2 (zh)
KR (1) KR101735983B1 (zh)
CN (1) CN105027273B (zh)
TW (1) TWI583766B (zh)
WO (1) WO2014136836A1 (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6721325B2 (ja) 2015-12-14 2020-07-15 デクセリアルズ株式会社 熱硬化性接着シート、及び半導体装置の製造方法
WO2017175480A1 (ja) * 2016-04-05 2017-10-12 リンテック株式会社 三次元集積積層回路製造用シートおよび三次元集積積層回路の製造方法
JP6174292B1 (ja) * 2016-04-05 2017-08-02 リンテック株式会社 三次元集積積層回路製造用シートおよび三次元集積積層回路の製造方法
TWI722170B (zh) * 2016-04-28 2021-03-21 日商琳得科股份有限公司 保護膜形成用膜以及保護膜形成用複合片
JP6670177B2 (ja) * 2016-05-30 2020-03-18 日東電工株式会社 ダイボンドフィルム、ダイシングダイボンドフィルム、及び、半導体装置の製造方法
CN105826309A (zh) * 2016-05-31 2016-08-03 合肥芯福传感器技术有限公司 系统级晶圆封装结构及封装方法
US10517958B2 (en) 2016-10-04 2019-12-31 Zymeworks Inc. Compositions and methods for the treatment of platinum-drug resistant cancer
JP6880431B2 (ja) * 2017-04-11 2021-06-02 リンテック株式会社 離間装置および離間方法
JP7077529B2 (ja) * 2017-04-12 2022-05-31 大日本印刷株式会社 接着シートセットおよび物品の製造方法
JP7031141B2 (ja) * 2017-06-01 2022-03-08 昭和電工マテリアルズ株式会社 半導体加工用テープ
JP7046586B2 (ja) * 2017-12-14 2022-04-04 日東電工株式会社 接着フィルムおよびダイシングテープ付き接着フィルム
CN111630126B (zh) 2018-01-30 2023-07-25 株式会社力森诺科 粘接剂组合物、膜状粘接剂、粘接片材及半导体装置的制造方法
JP7282076B2 (ja) * 2018-03-23 2023-05-26 リンテック株式会社 フィルム状接着剤及び半導体加工用シート
KR102204964B1 (ko) * 2018-04-17 2021-01-19 주식회사 엘지화학 반도체 회로 접속용 접착제 조성물 및 이를 포함한 접착 필름
JP7214364B2 (ja) * 2018-05-01 2023-01-30 株式会社ディスコ ウエーハの加工方法
JP2022506877A (ja) * 2018-11-09 2022-01-17 ピーアイ・アドバンスド・マテリアルズ・カンパニー・リミテッド 金属層との接着力が向上したポリイミド複合フィルムおよびこれを製造する方法
KR102303632B1 (ko) * 2018-11-09 2021-09-23 피아이첨단소재 주식회사 금속층과의 접착력이 향상된 폴리이미드 복합 필름 및 이를 제조하는 방법
CN109500873B (zh) * 2018-12-26 2024-02-20 广东沃德精密科技股份有限公司 膜片的切割定型机
TWI829890B (zh) * 2019-03-22 2024-01-21 日商琳得科股份有限公司 膜狀接著劑以及半導體加工用片
CN114096628A (zh) * 2019-07-10 2022-02-25 大日本印刷株式会社 金属端子用粘接性膜、带有金属端子用粘接性膜的金属端子、使用了该金属端子用粘接性膜的蓄电器件和蓄电器件的制造方法
JPWO2021075207A1 (zh) * 2019-10-16 2021-04-22
US11756893B2 (en) * 2021-12-03 2023-09-12 Nanya Technology Corporation Semiconductor device with alignment marks and method for fabricating the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1189691A (zh) * 1997-01-20 1998-08-05 夏普公司 半导体装置及其制造方法和其测试方法
CN1190248A (zh) * 1996-12-18 1998-08-12 佳能株式会社 半导体产品的制造工艺
CN1395604A (zh) * 2000-01-19 2003-02-05 日立化成工业株式会社 半导体用粘接膜、带有半导体用粘接膜的导线框及使用了该导线框的半导体装置
CN1532255A (zh) * 2001-11-16 2004-09-29 日立化成工业株式会社 电路连接用粘结剂

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10189608A (ja) * 1996-12-27 1998-07-21 New Japan Radio Co Ltd はんだバンプの形成方法
JP2006253185A (ja) * 2005-03-08 2006-09-21 Toray Ind Inc ポリイミドフィルム、及びこれを用いた耐熱性樹脂積層フィルム、金属層付き積層フィルム
JP2008024900A (ja) * 2006-07-25 2008-02-07 Sumitomo Bakelite Co Ltd ベンゾオキサゾール前駆体、樹脂組成物およびそれを用いたコーティングワニス、樹脂膜並びに半導体装置
JP4943959B2 (ja) * 2007-07-04 2012-05-30 パナソニック株式会社 半導体装置
JP4801127B2 (ja) * 2008-09-01 2011-10-26 日東電工株式会社 ダイシング・ダイボンドフィルムの製造方法
JP2011066167A (ja) * 2009-09-16 2011-03-31 Sumitomo Bakelite Co Ltd スペーサ形成用フィルム、半導体ウエハー接合体の製造方法、半導体ウエハー接合体および半導体装置
JP5515811B2 (ja) * 2010-02-05 2014-06-11 日立化成株式会社 半導体装置の製造方法及び回路部材接続用接着シート
JP5367656B2 (ja) * 2010-07-29 2013-12-11 日東電工株式会社 フリップチップ型半導体裏面用フィルム及びその用途
JP2012109481A (ja) * 2010-11-19 2012-06-07 Toray Ind Inc 半導体装置の製造方法および半導体装置
TWI609917B (zh) * 2011-05-31 2018-01-01 Ajinomoto Co., Inc. 樹脂組成物
JP5573896B2 (ja) * 2012-08-01 2014-08-20 住友ベークライト株式会社 半導体用フィルム、半導体装置の製造方法および半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1190248A (zh) * 1996-12-18 1998-08-12 佳能株式会社 半导体产品的制造工艺
CN1189691A (zh) * 1997-01-20 1998-08-05 夏普公司 半导体装置及其制造方法和其测试方法
CN1395604A (zh) * 2000-01-19 2003-02-05 日立化成工业株式会社 半导体用粘接膜、带有半导体用粘接膜的导线框及使用了该导线框的半导体装置
CN1532255A (zh) * 2001-11-16 2004-09-29 日立化成工业株式会社 电路连接用粘结剂

Also Published As

Publication number Publication date
JP5991335B2 (ja) 2016-09-14
TWI583766B (zh) 2017-05-21
JP2016054304A (ja) 2016-04-14
WO2014136836A1 (ja) 2014-09-12
JP2014197675A (ja) 2014-10-16
TW201439269A (zh) 2014-10-16
KR101735983B1 (ko) 2017-05-15
CN105027273A (zh) 2015-11-04
KR20150126833A (ko) 2015-11-13

Similar Documents

Publication Publication Date Title
CN105027273B (zh) 粘接膜、叠层体及其固化物、和半导体装置及其制造方法
US9803111B2 (en) Adhesive for semiconductor, fluxing agent, manufacturing method for semiconductor device, and semiconductor device
CN104169383B (zh) 粘接片材及半导体装置的制造方法
KR101690626B1 (ko) 반도체 장치 및 그 제조 방법
WO2008010555A1 (fr) Adhésif pour composants électroniques, procédé de fabrication d'un laminé de puce semi-conductrice, et dispositif semi-conducteur
TWI818911B (zh) 半導體用接著劑、半導體裝置的製造方法及半導體裝置
US20150014842A1 (en) Semiconductor device and production method therefor
CN109075088A (zh) 半导体装置的制造方法
JP2014237811A (ja) 接着フィルム、接着シート、ダイシングシート一体型接着フィルム、バックグラインドテープ一体型接着フィルム、ダイシングシート兼バックグラインドテープ一体型接着フィルム及び半導体装置
KR20200016840A (ko) 반도체용 필름형 접착제, 반도체 장치의 제조 방법 및 반도체 장치
US20150035175A1 (en) Adhesive for semiconductor, fluxing agent, manufacturing method for semiconductor device, and semiconductor device
KR20230068398A (ko) 반도체용 접착제, 및, 반도체 장치 및 그 제조 방법
TW201945423A (zh) 底部填充材、及使用其之半導體裝置之製造方法
KR102012789B1 (ko) 반도체 장치
TW201705367A (zh) 半導體裝置之製造方法
JP7172167B2 (ja) 半導体装置の製造方法、及びそれに用いられる半導体用接着剤
JP2023505277A (ja) 半導体パッケージ用アンダーフィルフィルム及びこれを用いた半導体パッケージの製造方法
JP6690308B2 (ja) 半導体装置を製造する方法
JP2019175898A (ja) 半導体装置の製造方法
TWI807135B (zh) 半導體用膜狀接著劑、半導體裝置及其製造方法
JP7436240B2 (ja) アンダーフィル材、及びこれを用いた半導体装置の製造方法
WO2022024648A1 (ja) 半導体装置を製造する方法、及びフィルム状接着剤
JP5688278B2 (ja) 半導体実装体の製造方法
KR20230068394A (ko) 반도체용 접착제, 및, 반도체 장치 및 그 제조 방법
JP2014111680A (ja) 接着フィルム、電子部品の製造方法、および電子部品

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant