TW201705367A - 半導體裝置之製造方法 - Google Patents

半導體裝置之製造方法 Download PDF

Info

Publication number
TW201705367A
TW201705367A TW105109787A TW105109787A TW201705367A TW 201705367 A TW201705367 A TW 201705367A TW 105109787 A TW105109787 A TW 105109787A TW 105109787 A TW105109787 A TW 105109787A TW 201705367 A TW201705367 A TW 201705367A
Authority
TW
Taiwan
Prior art keywords
thermosetting adhesive
temperature
solder
semiconductor wafer
semiconductor device
Prior art date
Application number
TW105109787A
Other languages
English (en)
Inventor
Takayuki Saito
Taichi Koyama
Hirokazu Masubuchi
Original Assignee
Dexerials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dexerials Corp filed Critical Dexerials Corp
Publication of TW201705367A publication Critical patent/TW201705367A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本發明提供一種可抑制藉由熱壓接工具按壓經積層配置之半導體晶片群時之構裝偏移而獲得良好之接合性的半導體裝置之製造方法。本發明之半導體裝置之製造方法具有：配置步驟，其係介隔熱硬化性接著劑使具有貫通電極之半導體晶片多片地積層配置；及硬化步驟，其係藉由300℃~400℃之溫度之熱壓接工具按壓多片地積層配置熱硬化性接著劑與半導體晶片而成之半導體晶片群，使熱硬化性接著劑硬化；且熱硬化性接著劑之藉由使用示差掃描熱量計之小澤法算出之使溫度於5秒鐘上升至200℃時之反應率為40%以上且60%以下，使溫度於5秒鐘上升至250℃時之反應率為75%以上且85%以下。

Description

半導體裝置之製造方法
本發明係關於一種使用熱硬化性接著劑使多片半導體晶片積層之半導體裝置之製造方法。
先前，已知有使用熱硬化性接著劑將具有矽貫通電極(TSV：through silicon via)之半導體晶片逐片地積層構裝之方法(例如參照專利文獻1)。
[專利文獻1]日本特開2014-154697號公報
將半導體晶片逐片地積層構裝之方法其生產性較低，故而期待使積層配置之導體晶片群一次壓接之方法。
然而，使積層配置之半導體晶片群一次壓接之方法隨著距熱壓接工具之距離變長，傳遞至熱硬化性接著劑之溫度降低，從而硬化延遲。結果發生“於上下之電極偏移產生之狀態進行構裝的構裝偏移”之頻度變多。又，若單純地為了抑制構裝偏移而加快硬化，則存在接合性變差之傾 向。
本發明係鑒於此種習知之實際情況而提出者，提供一種可抑制藉由熱壓接工具按壓經積層配置之半導體晶片群時之構裝偏移而獲得良好之接合性的半導體裝置之製造方法。
本案發明人進行努力研究，結果發現：藉由規定焊料熔融前之溫度下的熱硬化性接著劑之反應率、及焊料熔融後之溫度下的熱硬化性接著劑之反應率，可抑制藉由熱壓接工具按壓多片積層配置之半導體晶片群時之構裝偏移而獲得良好之接合性，從而完成本發明。
即，本發明之半導體裝置之製造方法之特徵在於，具有如下步驟：配置步驟，其係介隔熱硬化性接著劑使半導體晶片多片地積層配置，其中，該半導體晶片具有貫通電極及形成於一面之附焊料之電極；及硬化步驟，其係藉由300℃~400℃之溫度之熱壓接工具按壓多片地積層配置上述熱硬化性接著劑與上述半導體晶片而成之半導體晶片群，使上述熱硬化性接著劑硬化；上述熱硬化性接著劑之藉由使用示差掃描熱量計之小澤法算出之使溫度於5秒鐘上升至200℃時之反應率為40%以上且60%以下，且使溫度於5秒鐘上升至250℃時之反應率為75%以上且85%以下。
又，本發明之半導體裝置之製造方法之特徵在於，具有如下步驟：配置步驟，其係介隔熱硬化性接著劑使半導體晶片多片地積層配置，其中，該半導體晶片具有貫通電極及形成於一面之附焊料之電極；及硬化步驟，其係藉由300℃~400℃之溫度之熱壓接工具按壓多片地積層配置上述熱硬化性接著劑與上述半導體晶片而成之半導體晶片群，使上述熱硬化性接著劑硬化；關於上述熱硬化性接著劑，以特定升溫速度上升至比上述 附焊料之電極之焊料的熔點低30℃之溫度時其反應率為40%以上且60%以下，以上述特定升溫速度上升至比上述焊料的熔點高20℃之溫度時其反應率為75%以上且85%以下。
根據本發明，焊料熔融前之溫度下之熱硬化性接著劑之反應率為40%以上且60%以下，焊料熔融後之溫度下之熱硬化性接著劑之反應率為75%以上且85%以下，藉此可抑制藉由熱壓接工具按壓經多片地積層配置之半導體晶片群時之構裝偏移，從而獲得良好之接合性。
1‧‧‧載置台
10‧‧‧中介層
11‧‧‧第1半導體晶片
12‧‧‧第2半導體晶片
13‧‧‧第3半導體晶片
14‧‧‧第4半導體晶片
21‧‧‧第1底部填充膜
22‧‧‧第2底部填充膜
23‧‧‧第3底部填充膜
24‧‧‧第4底部填充膜
圖1係示意性地表示搭載前之多片半導體晶片之剖視圖。
圖2係示意性地表示搭載時之半導體晶片群之剖視圖。
圖3係表示最上層之底部填充膜(點A)之溫度、及最下層之底部填充膜(點B)之溫度的圖表。
以下，對本發明之實施形態，以下述順序進行詳細說明。
1.半導體裝置之製造方法
2.實施例
<1.半導體裝置之製造方法>
本實施形態之半導體裝置之製造方法具有如下步驟：配置步驟，其係介隔熱硬化性接著劑使半導體晶片多片地積層配置，其中，該半導體晶片 具有貫通電極及形成於一面之附焊料之電極；及硬化步驟，其係藉由300℃~400℃之溫度之熱壓接工具按壓多片地積層配置熱硬化性接著劑與半導體晶片而成之半導體晶片群，而使熱硬化性接著劑硬化。
又，熱硬化性接著劑之藉由使用示差掃描熱量計之小澤法算出之使溫度於5秒鐘上升至200℃時之反應率為40%以上、60%以下。藉此，可於焊料熔融前使凸塊某種程度地固定，而可抑制構裝偏移。
又，熱硬化性接著劑之藉由使用示差掃描熱量計之小澤法算出之使溫度於5秒鐘上升至250℃時之反應率為75%以上、85%以下。藉此，可獲得焊料熔融後之焊料之良好之流動性及潤濕性，而獲得良好之接合性。
使溫度上升前之初始溫度較佳為未達附焊料之電極之焊料的熔融溫度，且與熱硬化性接著劑之達到最低熔融黏度之溫度大致相同，具體而言，較佳為50℃~150℃，更佳為60℃~100℃。又，附焊料之電極之焊料之熔點較佳為220℃~240℃。
根據此種半導體裝置之製造方法，將積層配置之半導體晶片群例如以10秒鐘一次壓接，藉此可實現良好之焊料接合性，並且可獲得更高可靠性之半導體積層封裝。
對以上情況換言之，本實施形態之半導體裝置之製造方法中所使用的熱硬化性接著劑，以特定升溫速度上升至比焊料之熔點低30℃之溫度時其反應率為40%以上、60%以下，以特定升溫速度上升至比焊料之熔點高20℃之溫度時其反應率為75%以上、85%以下。藉由如此般將焊料之熔融前及熔融後之熱硬化性接著劑之反應率設為特定範圍，可於焊料熔融前使凸塊某種程度地固定而抑制構裝偏移，並且藉由焊料熔融後之焊料之良 好之流動性及潤濕性而獲得良好之接合性。
又，於藉由300℃~400℃之溫度之熱壓接工具按壓積層配置之半導體晶片群時，最上層之熱硬化性接著劑之溫度與最下層之熱硬化性接著劑之溫度之差為40℃以上，較佳為40℃以上且60℃以下，更佳為40℃以上且80℃以下，進而較佳為40℃以上且100℃以下。使越多之半導體晶片積層配置，最上層之熱硬化性接著劑之溫度與最下層之熱硬化性接著劑之溫度之差會變得越大。
又，亦可為，於上述配置步驟中，介隔熱硬化性接著劑，使半導體晶片多片地積層配置於中介層上，於硬化步驟中，藉由熱壓接工具按壓含中介層之半導體晶片群而使熱硬化性接著劑硬化。
又，亦可為，使用膜狀之熱硬化性接著膜作為熱硬化性接著劑，於配置步驟中，使於附焊料之電極之形成面貼合有熱硬化性接著膜之半導體晶片多片地積層配置。
又，亦可為，於配置步驟中，使用相同熱硬化性接著劑使半導體晶片多片地積層配置。藉此，例如亦可不進行第1段用、第2段用等之熱硬化性接著劑之管理。
又，熱硬化性接著劑較佳為含有丙烯酸硬化系及環氧硬化系，丙烯酸硬化系與環氧硬化系之摻合比為70：30~30：70。藉由摻合快速硬化之丙烯酸硬化系與慢速硬化之環氧硬化系，可將焊料之熔融前及熔融後之熱硬化性接著劑之反應率設為特定範圍。
[具體例]
以下，使用圖1及圖2，對使半導體晶片積層構裝4段之具體例進行說 明。圖1係示意性地表示搭載前之多片半導體晶片之剖視圖，圖2係示意性地表示搭載時之半導體晶片群之剖視圖。
如圖1所示，於作為具體例所示之配置步驟中，使中間層之第1~第3半導體晶片11~13與最上層之第4半導體晶片14介隔第1~第4底部填充膜21~24地積層配置於中介層10上。
載置台1具有保持中介層10之功能，並且具有對包含中介層10之積層體進行加熱之功能。載置台1之溫度較佳為未達附焊料之電極a之焊料c之熔融溫度，且與第1~第4底部填充膜21~24之達到最低熔融黏度之溫度大致相同，具體而言，較佳為50℃~150℃，更佳為60℃~100℃。
中介層10具有機械地支持半導體晶片之功能、及使半導體晶片上之端子再配線而與封裝之端子(例如印刷基板構裝用之焊料球)電性連接之功能。
中間層之第1~第3半導體晶片11~13具有：矽貫通電極(TSV：through silicon via)、形成於一面之附焊料之電極a、及形成於另一面之電極b。矽貫通電極係將半導體晶片之內部垂直地貫通之電極，進行上下之晶片彼此之連接。附焊料之電極a係例如於Cu柱頂上鍍敷有焊料者。附焊料之電極a之焊料c為所謂無Pb焊料，作為焊料c，例如可列舉Sn/Ag/Cu焊料(熔點：220℃~240℃)、Sn/Ag焊料(熔點：220℃)等。電極b係與其他半導體晶片之附焊料之電極連接者，作為電極b，例如可列舉Cu柱等。
最上層之第4半導體晶片14具有形成於一面之附焊料之電極a。與中間層之第1~第3半導體晶片11~13同樣地，附焊料之電極a係 例如於Cu柱頂上鍍敷有焊料者。
又，於第1~第4半導體晶片11~14之形成有附焊料之電極a之一面，分別預先貼合有作為熱硬化性接著劑之第1~第4底部填充膜21~24。藉此，可削減將半導體晶片11~14積層配置之步驟數。
該等第1~第4半導體晶片11~14於第1~第4底部填充膜21~24產生流動性，於不產生正式硬化之程度之特定溫度、壓力、時間之條件下進行積層配置。
繼而，如圖2所示般，於作為具體例所示之硬化步驟中，藉由300℃~400℃之溫度之熱壓接工具按壓多片地積層配置第1~第4底部填充膜21~24與第1~第4半導體晶片11~14而成之半導體晶片群，使第1~第4底部填充膜21~24硬化。
於藉由熱壓接工具按壓半導體晶片群時，最上層之第4底部填充膜24之溫度、與最下層之第1底部填充膜21之溫度之差較佳為40℃以上。使越多之半導體晶片積層配置，最上層之第4底部填充膜24之溫度與最下層之第1底部填充膜21之溫度之差會變得越大。
於該硬化步驟中，於例如以特定升溫速度自第1溫度升溫至第2溫度之接合條件下，使附焊料之電極之焊料熔融而形成金屬結合，並且於120℃~200℃之溫度條件進行固化而使第1~第4底部填充膜21~24完全硬化。
第1溫度較佳為與第1~第4底部填充膜21~24之達到最低熔融黏度之溫度大致相同，較佳為50℃以上、150℃以下。藉此，可使底部填充材料之硬化舉動與接合條件吻合，而可抑制產生孔隙。
又，升溫速度較佳為50℃/sec以上、150℃/sec以下。又，第2溫度亦取決於焊料之種類，較佳為200℃以上、280℃以下，更佳為220℃以上、260℃以下。藉此，可使附焊料之電極a與電極b藉由焊料c結合，並且使底部填充膜21~24完全硬化，使中介層10與第1~第4半導體晶片11~14電性、機械地連接。
根據此種半導體裝置之製造方法，可抑制將中介層10、中間層之第1~第3半導體晶片11~13與最上層之第4半導體晶片14一次壓接時之構裝偏移，而獲得良好之接合性。
又，於如習知般將半導體晶片逐片地壓接構裝之方法中，構裝工站時間例如為1段壓接5sec×4段=20sec，相對於此，於本方法中，構裝工站時間例如可設為一次壓接10sec。又，於本方法中，藉由設為例如10sec之構裝，可獲得比習知良好之焊接性。
再者，於具體例中，介隔底部填充膜21~24，使第1~第4半導體晶片11~14多片地積層配置於中介層10上並一次壓接，亦可於使中介層10與第1半導體晶片11壓接後，使第2~第4半導體晶片12~14多片地積層配置於第1半導體晶片11上並一次壓接。又，例如亦可於使4段之半導體晶片多片地積層配置而一次壓接後，進而使4段之半導體晶片多片地積層配置並一次壓接，而獲得8段之半導體晶片之積層體。
[底部填充膜]
其次，對上述作為具體例所示之半導體裝置之製造方法中所使用的底部填充膜進行說明。底部填充膜係將作為熱硬化性接著劑之底部填充材料成形為膜狀者。
底部填充材料含有丙烯酸硬化系及環氧硬化系。又，丙烯酸硬化系與環氧硬化系之摻合比較佳為70：30~30：70。藉由摻合快速硬化之丙烯酸硬化系與慢速硬化之環氧硬化系，可將焊料之熔融前及熔融後之熱硬化性接著劑之反應率設為特定範圍。
丙烯酸硬化系較佳為含有(甲基)丙烯酸酯、及有機過氧化物。再者，於本說明書中，所謂(甲基)丙烯酸酯係包含丙烯酸酸酯(acrylate)與甲基丙烯酸酯(methacrylate)之含義。
作為(甲基)丙烯酸酯，可使用單官能(甲基)丙烯酸酯、2官能以上之(甲基)丙烯酸酯。作為單官能(甲基)丙烯酸酯，可列舉(甲基)丙烯酸甲酯、(甲基)丙烯酸乙酯、(甲基)丙烯酸正丙酯、(甲基)丙烯酸異丙酯、(甲基)丙烯酸正丁酯等。作為2官能以上之(甲基)丙烯酸酯，可列舉茀型(甲基)丙烯酸酯、雙酚F-EO改質二(甲基)丙烯酸酯、雙酚A-EO改質二(甲基)丙烯酸酯、三羥甲基丙烷PO改質(甲基)丙烯酸酯、多官能(甲基)丙烯酸胺酯等。該等(甲基)丙烯酸酯可單獨使用，亦可組合2種以上使用。該等之中，於本實施形態中，較佳為使用茀型(甲基)丙烯酸酯。
作為有機過氧化物，例如可列舉過氧縮酮、過氧酯、過氧化氫、過氧化二烷基、過氧化二醯基、過氧化二碳酸酯等。該等有機過氧化物可單獨使用，亦可組合2種以上使用。該等之中，於本實施形態中，較佳為使用過氧縮酮。
環氧硬化系較佳為含有環氧化合物、及酸酐。作為環氧化合物，例如可列舉二環戊二烯型環氧樹脂、縮水甘油醚型環氧樹脂、縮水甘油胺型環氧樹脂、雙酚A型環氧樹脂、雙酚F型環氧樹脂、雙酚S型環氧 樹脂、螺環型環氧樹脂、萘型環氧樹脂、聯苯型環氧樹脂、萜烯型環氧樹脂、四溴雙酚A型環氧樹脂、甲酚酚醛清漆型環氧樹脂、苯酚酚醛清漆型環氧樹脂、α-萘酚酚醛清漆型環氧樹脂、溴化苯酚酚醛清漆型環氧樹脂等。該等環氧化合物可單獨使用1種，亦可組合2種以上使用。該等之中，於本實施形態中，就高接著性、耐熱性之方面而言，較佳為使用多官能酚醛清漆型環氧化合物。
酸酐具有去除焊料表面之氧化膜之助焊劑功能，故而可獲得優異之連接可靠性。作為酸酐，例如可列舉四丙烯基琥珀酸酐、十二烯基琥珀酸酐等脂肪族酸酐、六氫鄰苯二甲酸酐、甲基四氫鄰苯二甲酸酐等脂環式酸酐、鄰苯二甲酸酐、苯偏三酸酐、焦蜜石酸二酐等芳香族酸酐等。該等環氧硬化劑可單獨使用1種，亦可組合2種以上使用。於該等酸酐之中，較佳為使用脂環式酸酐。
又，底部填充材料較佳為含有膜形成樹脂。膜形成樹脂相當於重量平均分子量為10×104以上之高分子量樹脂，就膜形成性之觀點而言，較佳為10×104~100×104之重量平均分子量。作為膜形成樹脂，可使用丙烯酸系橡膠聚合物、苯氧基樹脂、環氧樹脂、改質環氧樹脂、胺酯樹脂(urethane resin)等各種樹脂。該等膜形成樹脂可單獨使用1種，亦可組合2種以上使用。該等之中，於本實施形態中，就膜強度及接著性之觀點而言，較佳為使用丙烯酸橡膠聚合物。
又，底部填充材料較佳為含有硬化促進劑。作為硬化促進劑之具體例，可列舉2-甲基咪唑、2-乙基咪唑、2-乙基-4-甲基咪唑等咪唑類、1,8-二氮雙環(5,4,0)十一烯-7鹽(DBU鹽)、2-(二甲胺甲基)苯酚等三級胺類、 三苯基膦等膦類、辛酸錫(tin octylate)等金屬化合物等。
又，底部填充材料較佳為含有無機填料。藉由含有無機填料，可調整壓接時之樹脂層之流動性。作為無機填料，可使用二氧化矽、滑石、氧化鈦、碳酸鈣、氧化鎂等。
又，作為其他添加組成物，亦可視需要添加環氧系、胺基系、巰基-硫基系、脲基系等之矽烷偶合劑。
關於由此種構成所構成之底部填充材料，藉由使用示差掃描熱量計(DSC：Differential Scanning Calorimeter)之小澤法算出之使溫度於5秒鐘上升至200℃時其反應率為40%以上、60%以下，使溫度於5秒鐘上升至250℃時其反應率為75%以上、85%以下。藉此，可於焊料熔融前使凸塊某種程度地固定而抑制構裝偏移，並且獲得焊料熔融後焊料之良好之流動性及潤濕性，故而可獲得良好之接合性。
藉由DSC-小澤法之反應率之算出方法如下所述。首先，根據關於樣品之等速升溫資料，算出波峰整體熱量、波峰溫度及至峰頂之變化率。繼而，採用升溫速度之常用對數值為縱軸，採用波峰溫度之倒數值為橫軸，藉此製成小澤圖表，求出關於樣品之活化能、頻度因數、及反應次數。繼而，根據活化能、頻度因數及反應次數製成反應預測圖，藉此可算出以特定升溫速度上升至特定溫度時之反應率。
上述情況若換言之，則關於底部填充材料，以特定升溫速度上升至比焊料之熔點低30℃之溫度時其反應率為40%以上、60%以下，以特定升溫速度上升至比焊料之熔點高20℃之溫度時其反應率為75%以上、85%以下。藉由如此般將焊料之熔融前及熔融後之熱硬化性接著劑之反應率設 為特定範圍，可於焊料熔融前使凸塊某種程度地固定而抑制構裝偏移，並且可藉由焊料熔融後之焊料之良好之流動性及潤濕性而獲得良好之接合性。
[實施例]
<2.實施例>
以下，對本發明之實施例進行說明。於本實施例中，製作底部填充膜，並藉由DSC-小澤法算出以特定升溫速度使溫度上升至特定溫度時之反應率。繼而，使用底部填充膜製作三維構裝體，對三維構裝體之構裝偏移、及接合性進行評價。再者，本發明並不限定於該等實施例。
底部填充膜之反應率之算出、三維構裝體之製作、構裝偏移之評價、及接合性之評價以如下方式進行。
[特定溫度下之反應率之算出]
特定溫度下之反應率之算出係藉由以下順序而算出。
(1)使用示差掃描熱量計(DSC)，依照隨附於該裝置之DSC小澤法軟體之手冊之記述，根據關於各試樣之等速升溫資料(升溫速度5℃/min、10℃/min、20℃/min)求出波峰整體之熱量、波峰溫度、及至峰頂之變化率。變化率係將至波峰溫度之熱量除以波峰整體之熱量所得之值。
(2)於藉由採用升溫速度之常用對數值為縱軸，採用波峰溫度之倒數值為橫軸製成小澤圖表後，求出關於各試樣之活化能、頻度因數、反應次數。
(3)根據於(2)中求出之活化能、頻度因數及反應次數製成反應預測圖，並根據該圖，算出於5秒鐘使溫度自80℃上升至200℃時之反應率、 及於5秒鐘使溫度自80℃上升至250℃時之反應率。
[三維構裝體之製作]
如圖1及圖2所示，藉由熱壓接工具按壓包含使用底部填充膜積層配置於中介層上之中間層之3個半導體晶片與最上層之半導體晶片的半導體晶片群，並藉由矽貫通電極(TSV：through silicon via)連接，而製作三維構裝體。中介層、中間層之半導體晶片、及最上層之半導體晶片使用如下所述者。
中介層(Si)
大小：8×8mm□、厚度：200μm
凸塊規格：Cu柱(7μm)、鍍Ni/Au、 20μm、凸塊數1000接腳(pin)
中間層之半導體晶片
大小：6×6mm□、厚度：50μm
上側凸塊規格：Cu柱(7μm)、 20μm、凸塊數1000接腳
下側凸塊規格：Cu柱(7μm)+Sn/Ag焊料(5μm)、 20μm、凸塊數1000接腳、
底部填充膜厚度：20μm
最上層之半導體晶片
大小：6×6mm□、厚度：50μm
凸塊規格：Cu柱(7μm)+Sn/Ag焊料(5μm)、 20μm、凸塊數1000接腳
底部填充膜厚度：20μm
使用倒裝晶片接合機，於保持於80℃之載置台之中介層 上，將貼合有底部填充膜之中間層之半導體晶片3段、及貼合有底部填充膜之最上層之半導體晶片1段依序積層配置。
繼而，使用構裝裝置(FCB3、Panasonic(股))，以350℃-10秒之條件進行按壓。進而，以170℃-2小時之條件進行固化，而製作三維構裝體。
圖3係表示藉由350℃之溫度之熱壓接工具按壓包含積層配置於中介層上之中間層即3個半導體晶片與最上層之半導體晶片的半導體晶片群30秒鐘時最上層之底部填充膜(點A)的溫度、及最下層之底部填充膜(點B)之溫度的圖表。再者，點A及點B於圖1及圖2中，分別對應於第4底部填充膜24及第1底部填充膜21。又，底部填充膜之溫度係藉由熱電偶測定實際溫度所得者。
位於最上層之半導體晶片與中間層之半導體晶片之間的點A之底部填充膜之溫度於5秒時約為250℃。又，位於中介層與中間層之半導體晶片之間的點B之底部填充膜之溫度於5秒時約為200℃。即，點A與點B之底部填充膜之溫度差約為50℃，該溫度差於30秒時幾乎不變。
[構裝偏移之評價]
以X射線觀察凸塊部分，將構裝後之凸塊之偏移為10μm以上之情形時之評價設為「×」，將構裝後之凸塊之偏移未達10μm之情形時之評價設為「○」。
[接合性之評價]
使用數位萬用表(商品名：Digital Multimeter 7561、橫河電機公司製造)，測定構裝後之凸塊之偏移未達10μm的三維構裝體之導通電阻(Ω)。將 導通電阻為未達70Ω±20%之情形時之評價設為「○」，將除此以外之情形時之評價設為「×」。
<比較例1>
如表1所示，摻合丙烯酸橡膠聚合物(品名：Teisanresin SG-P3、長瀨化成公司製造)40質量份、2官能茀型丙烯酸酯(品名：Ogsol EA-0200、Osaka Gas Chemicals(股))98質量份、有機過氧化物(品名：Perhexa V、日油(股))2質量份、DBU系四苯基硼酸鹽(品名：U-CAT-5002、San-Apro(股))1質量份、及填料(品名：Aerosil RY200、日本Aerosil(股))15質量份，而製備丙烯酸硬化系與環氧硬化系之摻合比為100：0之底部填充膜之樹脂組成物。藉由DSC-小澤法算出之使溫度於5秒鐘上升至200℃時之反應率為70%，使溫度於5秒鐘上升至250℃時之反應率為95%。
使用棒式塗佈機，將其塗佈於經剝離處理之PET(Polyethylene terephthalate，聚對苯二甲酸乙二酯)，藉由80℃之烘箱乾燥3分鐘，而製作厚度20μm之底部填充膜(覆蓋剝離PET(25μm)/底部填充膜(20μm)/基底剝離PET(50μm))。
使用比較例1之底部填充膜製作三維構裝體，結果構裝偏移之評價為○，及接合性之評價為×。
<實施例1>
如表1所示，摻合丙烯酸橡膠聚合物(品名：Teisanresin SG-P3、長瀨化成公司製造)40質量份、2官能茀型丙烯酸酯(品名：Ogsol EA-0200、Osaka Gas Chemicals(股))68質量份、有機過氧化物(品名：Perhexa V、日油(股))2質量份、酚醛清漆型環氧化合物(4官能)(品名：JER 1031S、 三菱化學(股))20質量份、脂環式酸酐(品名：JER 1031S、三菱化學(股))10質量份、DBU系四苯基硼酸鹽(品名：U-CAT-5002、San-Apro(股))1質量份、及填料(品名：Aerosil RY200、日本Aerosil(股))15質量份，而製備丙烯酸硬化系與環氧硬化系之摻合比為70：30之底部填充膜之樹脂組成物。藉由DSC-小澤法算出之使溫度於5秒鐘上升至200℃時之反應率為60%，使溫度於5秒鐘上升至250℃時之反應率為85%。除此以外，與比較例1同樣地製作底部填充膜。使用實施例1之底部填充膜製作三維構裝體，結果構裝偏移之評價為○，及接合性之評價為○。
<實施例2>
如表1所示，摻合丙烯酸橡膠聚合物(品名：Teisanresin SG-P3、長瀨化成公司製造)40質量份、2官能茀型丙烯酸酯(品名：Ogsol EA-0200、Osaka Gas Chemicals(股))49質量份、有機過氧化物(品名：Pcrhexa V、日油(股))1質量份、酚醛清漆型環氧化合物(4官能)(品名：JER 1031S、三菱化學(股))30質量份、脂環式酸酐(品名：JER 1031S、三菱化學(股))20質量份、DBU系四苯基硼酸鹽(品名：U-CAT-5002、San-Apro(股))1質量份、及填料(品名：Aerosil RY200、日本Aerosil(股))15質量份，而製備丙烯酸硬化系與環氧硬化系之摻合比為50：50之底部填充膜之樹脂組成物。藉由DSC-小澤法算出之使溫度於5秒鐘上升至200℃時之反應率為50%，使溫度於5秒鐘上升至250℃時之反應率為80%。除此以外，與比較例1同樣地製作底部填充膜。使用實施例2之底部填充膜製作三維構裝體，結果構裝偏移之評價為○，及接合性之評價為○。
<實施例3>
如表1所示，摻合丙烯酸橡膠聚合物(品名：Teisanresin SG-P3、長瀨化成公司製造)40質量份、2官能茀型丙烯酸酯(品名：Ogsol EA-0200、Osaka Gas Chemicals(股))29質量份、有機過氧化物(品名：Perhexa V、日油(股))1質量份、酚醛清漆型環氧化合物(4官能)(品名：JER 1031S、三菱化學(股))40質量份、脂環式酸酐(品名：JER 1031S、三菱化學(股))30質量份、DBU系四苯基硼酸鹽(品名：U-CAT-5002、San-Apro(股))1質量份、及填料(品名：Aerosil RY200、日本Aerosil(股))15質量份，而製備丙烯酸硬化系與環氧硬化系之摻合比為30：70之底部填充膜之樹脂組成物。藉由DSC-小澤法算出之使溫度於5秒鐘上升至200℃時之反應率為40%，使溫度於5秒鐘上升至250℃時之反應率為75%。除此以外，與比較例1同樣地製作底部填充膜。使用實施例3之底部填充膜製作三維構裝體，結果構裝偏移之評價為○，及接合性之評價為○。
<比較例2>
如表1所示，摻合丙烯酸橡膠聚合物(品名：Teisanresin SG-P3、長瀨化成公司製造)40質量份、酚醛清漆型環氧化合物(4官能)(品名：JER 1031S、三菱化學(股))60質量份、脂環式酸酐(品名：MH-700、新日本理化(股))40質量份、DBU系四苯基硼酸鹽(品名：U-CAT-5002、San-Apro(股))1質量份、及填料(品名：Aerosil RY200、日本Aerosil(股))15質量份，而製備丙烯酸硬化系與環氧硬化系之摻合比為0：100之底部填充膜之樹脂組成物。藉由DSC-小澤法算出之使溫度於5秒鐘上升至200℃時之反應率為30%，使溫度於5秒鐘上升至250℃時之反應率為70%。除此以外，與比較例1同樣地製作底部填充膜。使用比較例2之底部填充膜製作三維 構裝體，結果構裝偏移之評價為×，及接合性之評價為○。
如比較例1般，於使用藉由DSC-小澤法算出之使溫度於5秒鐘上升至200℃時之反應率為70%，使溫度於5秒鐘上升至250℃時之反應率為95%的底部填充膜之情形時，未獲得良好之接合性。又，如比較例2般，於藉由Ds℃-小澤法算出之使溫度於5秒鐘上升至200℃時之反應率為30%，使溫度於5秒鐘上升至250℃時之反應率為70%之情形時，產生構裝偏移。
另一方面，如實施例1~3般，於使用藉由DSC-小澤法算出 之使溫度於5秒鐘上升至200℃時之反應率為40%~60%，使溫度於5秒鐘上升至250℃時之反應率為75%~85%的底部填充膜之情形時，可抑制構裝偏移而獲得良好之接合性。
1‧‧‧載置台
10‧‧‧中介層
11‧‧‧第1半導體晶片
12‧‧‧第2半導體晶片
13‧‧‧第3半導體晶片
14‧‧‧第4半導體晶片
21‧‧‧第1底部填充膜
22‧‧‧第2底部填充膜
23‧‧‧第3底部填充膜
24‧‧‧第4底部填充膜
a‧‧‧附焊料之電極
b‧‧‧電極
c‧‧‧焊料

Claims (10)

  1. 一種半導體裝置之製造方法，其具有如下步驟：配置步驟，其係介隔熱硬化性接著劑使半導體晶片多片地積層配置，該半導體晶片具有貫通電極及形成於一面之附焊料之電極；及硬化步驟，其係藉由300℃~400℃之溫度之熱壓接工具按壓多片地積層配置上述熱硬化性接著劑與上述半導體晶片而成之半導體晶片群，使上述熱硬化性接著劑硬化；上述熱硬化性接著劑之藉由使用示差掃描熱量計之小澤法算出之使溫度於5秒鐘上升至200℃時的反應率為40%以上且60%以下，使溫度於5秒鐘上升至250℃時的反應率為75%以上且85%以下。
  2. 如申請專利範圍第1項之半導體裝置之製造方法，其中，於藉由上述熱壓接工具按壓上述半導體晶片群時，最上層之熱硬化性接著劑之溫度與最下層之熱硬化性接著劑之溫度之差為40℃以上。
  3. 如申請專利範圍第1或2項之半導體裝置之製造方法，其中，上述附焊料之電極之焊料的熔點為220℃~240℃。
  4. 如申請專利範圍第1或2項之半導體裝置之製造方法，其中，上述熱硬化性接著劑含有丙烯酸硬化系及環氧硬化系，上述丙烯酸硬化系與上述環氧硬化系之摻合比為70：30~30：70。
  5. 如申請專利範圍第3項之半導體裝置之製造方法，其中，上述熱硬化性接著劑含有丙烯酸硬化系及環氧硬化系，上述丙烯酸硬化系與上述環氧硬化系之摻合比為70：30~30：70。
  6. 如申請專利範圍第4項之半導體裝置之製造方法，其中，上述丙烯酸 硬化系含有茀型(甲基)丙烯酸酯、及有機過氧化物，上述環氧硬化系含有多官能環氧化合物及酸酐。
  7. 如申請專利範圍第1或2項之半導體裝置之製造方法，其中，於上述配置步驟中，介隔熱硬化性接著劑使上述半導體晶片多片地積層配置於中介層上，於上述硬化步驟中，藉由上述熱壓接工具按壓包含上述中介層之半導體晶片群，使上述熱硬化性接著劑硬化。
  8. 如申請專利範圍第1或2項之半導體裝置之製造方法，其中，上述熱硬化性接著劑為膜狀之熱硬化性接著膜，於上述配置步驟中，使於上述附焊料之電極之形成面貼合有上述熱硬化性接著膜之半導體晶片多片地積層配置。
  9. 如申請專利範圍第1或2項之半導體裝置之製造方法，其中，於上述配置步驟中，使用相同熱硬化性接著劑而使半導體晶片多片地積層配置。
  10. 一種半導體裝置之製造方法，其具有如下步驟：配置步驟，其係介隔熱硬化性接著劑使半導體晶片多片地積層配置，該半導體晶片具有貫通電極及形成於一面之附焊料之電極；及硬化步驟，其係藉由300℃~400℃之溫度之熱壓接工具按壓多片地積層配置上述熱硬化性接著劑與上述半導體晶片而成之半導體晶片群，使上述熱硬化性接著劑硬化；關於上述熱硬化性接著劑，以特定升溫速度上升至比上述附焊料之電極之焊料之熔點低30℃之溫度時其反應率為40%以上且60%以下，以 上述特定升溫速度上升至比上述焊料之熔點高20℃之溫度時其反應率為75%以上且85%以下。
TW105109787A 2015-03-31 2016-03-29 半導體裝置之製造方法 TW201705367A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015071893A JP6483500B2 (ja) 2015-03-31 2015-03-31 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
TW201705367A true TW201705367A (zh) 2017-02-01

Family

ID=57004668

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105109787A TW201705367A (zh) 2015-03-31 2016-03-29 半導體裝置之製造方法

Country Status (3)

Country Link
JP (1) JP6483500B2 (zh)
TW (1) TW201705367A (zh)
WO (1) WO2016158960A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102220667B1 (ko) * 2016-11-21 2021-02-26 가부시키가이샤 신가와 전자부품 실장 장치
JP7255970B2 (ja) * 2018-03-08 2023-04-11 デクセリアルズ株式会社 積層半導体チップの製造方法及び中間基板

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9123830B2 (en) * 2011-11-11 2015-09-01 Sumitomo Bakelite Co., Ltd. Manufacturing method for semiconductor device
SG11201405431TA (en) * 2012-03-07 2014-10-30 Toray Industries Method and apparatus for manufacturing semiconductor device
JP6069143B2 (ja) * 2013-09-11 2017-02-01 デクセリアルズ株式会社 アンダーフィル材、及びこれを用いた半導体装置の製造方法
JP6069142B2 (ja) * 2013-09-11 2017-02-01 デクセリアルズ株式会社 アンダーフィル材、及びこれを用いた半導体装置の製造方法

Also Published As

Publication number Publication date
JP6483500B2 (ja) 2019-03-13
JP2016192501A (ja) 2016-11-10
WO2016158960A1 (ja) 2016-10-06

Similar Documents

Publication Publication Date Title
US10062625B2 (en) Underfill material and method for manufacturing semiconductor device using the same
JP6438790B2 (ja) 半導体装置の製造方法、及びアンダーフィルフィルム
US9840645B2 (en) Underfill material and method for manufacturing semiconductor device using the same
US9691677B2 (en) Underfill material and method for manufacturing semiconductor device using the same
KR102097346B1 (ko) 접착 필름, 반도체 장치의 제조 방법 및 반도체 장치
WO2015037631A1 (ja) アンダーフィル材、及びこれを用いた半導体装置の製造方法
TW201705367A (zh) 半導體裝置之製造方法
JP7144160B2 (ja) アンダーフィル材、及びこれを用いた半導体装置の製造方法
CN111480218A (zh) 半导体装置、半导体装置的制造方法和粘接剂
JP7149099B2 (ja) 半導体装置の製造方法
WO2015045878A1 (ja) アンダーフィル材、及びこれを用いた半導体装置の製造方法
JP2021097091A (ja) アンダーフィル材、及びこれを用いた半導体装置の製造方法
WO2018061982A1 (ja) 半導体装置の製造方法
CN110582840A (zh) 半导体装置及其制造方法
JP7255970B2 (ja) 積層半導体チップの製造方法及び中間基板