JP2016192501A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2016192501A
JP2016192501A JP2015071893A JP2015071893A JP2016192501A JP 2016192501 A JP2016192501 A JP 2016192501A JP 2015071893 A JP2015071893 A JP 2015071893A JP 2015071893 A JP2015071893 A JP 2015071893A JP 2016192501 A JP2016192501 A JP 2016192501A
Authority
JP
Japan
Prior art keywords
temperature
thermosetting adhesive
manufacturing
semiconductor device
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015071893A
Other languages
English (en)
Other versions
JP6483500B2 (ja
Inventor
崇之 齋藤
Takayuki Saito
崇之 齋藤
太一 小山
Taichi Koyama
太一 小山
広和 増渕
Hirokazu Masubuchi
広和 増渕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dexerials Corp
Original Assignee
Dexerials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dexerials Corp filed Critical Dexerials Corp
Priority to JP2015071893A priority Critical patent/JP6483500B2/ja
Priority to PCT/JP2016/060144 priority patent/WO2016158960A1/ja
Priority to TW105109787A priority patent/TW201705367A/zh
Publication of JP2016192501A publication Critical patent/JP2016192501A/ja
Application granted granted Critical
Publication of JP6483500B2 publication Critical patent/JP6483500B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】積層配置された半導体チップ群を熱圧着ツールにて押圧した際の実装ズレを抑制し、良好な接合性を得ることができる半導体装置の製造方法を提供する。【解決手段】熱硬化性接着剤を介して、貫通電極を有する半導体チップを複数積層配置させる配置工程と、熱硬化性接着剤と半導体チップとが複数積層配置された半導体チップ群を３００℃〜４００℃の温度の熱圧着ツールにて押圧し、熱硬化性接着剤を硬化させる硬化工程とを有し、熱硬化性接着剤は、示差走査熱量計を用いた小沢法により算出された５秒間に２００℃まで温度を上げたときの反応率が４０％以上６０％以下であり、５秒間に２５０℃まで温度を上げたときの反応率が７５％以上８５％以下である。【選択図】図１

Description

本発明は、熱硬化性接着剤を用いて半導体チップを複数積層させる半導体装置の製造方法に関する。
従来、熱硬化性接着剤を用いてシリコン貫通電極（TSV：through silicon via）を有する半導体チップを１段ずつ積層実装する方法が知られている（例えば、特許文献１参照。）。
特開２０１４−１５４６９７号公報
半導体チップを１段ずつ積層実装する方法は、生産性が低いため、積層配置された半導体チップ群を一括圧着させる方法が望まれている。
しかしながら、積層配置された半導体チップ群を一括圧着させる方法は、熱圧着ツールからの距離が長くなるに伴って、熱硬化性接着剤に伝わる温度が低くなり、硬化が遅延する。この結果、上下の電極ズレが生じた状態で実装される実装ズレが発生する頻度が多くなる。また、単純に、実装ズレを抑制するために硬化を早くすると、接合性が悪化してしまう傾向にある。
本発明は、このような従来の実情に鑑みて提案されたものであり、積層配置された半導体チップ群を熱圧着ツールにて押圧した際の実装ズレを抑制し、良好な接合性を得ることができる半導体装置の製造方法を提供する。
本件発明者は、鋭意検討を行った結果、はんだ溶融前の温度における熱硬化性接着剤の反応率と、はんだ溶融後の温度における熱硬化性接着剤の反応率とを規定することにより、複数積層配置された半導体チップ群を熱圧着ツールにて押圧した際の実装ズレを抑制し、良好な接合性が得られることを見出し、本発明を完成させるに至った。
すなわち、本発明に係る半導体装置の製造方法は、熱硬化性接着剤を介して、貫通電極と一方の面に形成されたはんだ付き電極とを有する半導体チップを複数積層配置させる配置工程と、前記熱硬化性接着剤と前記半導体チップとが複数積層配置された半導体チップ群を３００℃〜４００℃の温度の熱圧着ツールにて押圧し、前記熱硬化性接着剤を硬化させる硬化工程とを有し、前記熱硬化性接着剤は、示差走査熱量計を用いた小沢法により算出された５秒間に２００℃まで温度を上げたときの反応率が４０％以上６０％以下であり、５秒間に２５０℃まで温度を上げたときの反応率が７５％以上８５％以下であることを特徴とする。
また、本発明に係る半導体装置の製造方法は、熱硬化性接着剤を介して、貫通電極と一方の面に形成されたはんだ付き電極とを有する半導体チップを複数積層配置させる配置工程と、前記熱硬化性接着剤と前記半導体チップとが複数積層配置された半導体チップ群を３００℃〜４００℃の温度の熱圧着ツールにて押圧し、前記熱硬化性接着剤を硬化させる硬化工程とを有し、前記熱硬化性接着剤は、所定の昇温速度にて前記はんだ付き電極のはんだの融点より３０℃低い温度まで上げたときの反応率が４０％以上６０％以下であり、前記所定の昇温速度にて前記はんだの融点より２０℃高い温度まで上げたときの反応率が７５％以上８５％以下であることを特徴とする。
本発明によれば、はんだ溶融前の温度における熱硬化性接着剤の反応率が４０％以上６０％以下であり、はんだ溶融後の温度における熱硬化性接着剤の反応率が７５％以上８５％以下であることにより、複数積層配置された半導体チップ群を熱圧着ツールにて押圧した際の実装ズレを抑制し、良好な接合性を得ることができる。
搭載前の複数の半導体チップを模式的に示す断面図である。 搭載時の半導体チップ群を模式的に示す断面図である。 最上層のアンダーフィルフィルム（ポイントＡ）の温度、及び最下層のアンダーフィルフィルム（ポイントＢ）の温度を示すグラフである。
以下、本発明の実施の形態について、下記順序にて詳細に説明する。
１．半導体装置の製造方法
２．実施例
＜１．半導体装置の製造方法＞
本実施の形態に係る半導体装置の製造方法は、熱硬化性接着剤を介して、貫通電極と一方の面に形成されたはんだ付き電極とを有する半導体チップを複数積層配置させる配置工程と、熱硬化性接着剤と半導体チップとが複数積層配置された半導体チップ群を３００℃〜４００℃の温度の熱圧着ツールにて押圧し、熱硬化性接着剤を硬化させる硬化工程とを有するものである。
また、熱硬化性接着剤は、示差走査熱量計を用いた小沢法により算出された５秒間に２００℃まで温度を上げたときの反応率が４０％以上６０％以下である。これにより、はんだ溶融前に、バンプをある程度固定させることができ、実装ズレを抑制することができる。
また、熱硬化性接着剤は、示差走査熱量計を用いた小沢法により算出された５秒間に２５０℃まで温度を上げたときの反応率が７５％以上８５％以下である。これにより、はんだ溶融後のはんだの良好な流動性及び濡れ性が得られ、良好な接合性を得ることができる。
温度を上げる前の初期温度は、はんだ付き電極のはんだの溶融温度未満、且つ熱硬化性接着剤の最低溶融粘度到達温度と略同一であることが好ましく、具体的には５０℃〜１５０℃であることが好ましく、６０℃〜１００℃であることがより好ましい。また、はんだ付き電極のはんだの融点は、２２０℃〜２４０℃であることが好ましい。
このような半導体装置の製造方法によれば、積層配置された半導体チップ群を、例えば１０秒間、一括圧着することにより、良好なはんだ接合性を実現することができるとともに、より高信頼性の半導体積層パッケージを得ることができる。
以上を換言すれば、本実施の形態に係る半導体装置の製造方法に使用される熱硬化性接着剤は、所定の昇温速度にてはんだの融点より３０℃低い温度まで上げたときの反応率が４０％以上６０％以下であり、所定の昇温速度にてはんだの融点より２０℃高い温度まで上げたときの反応率が７５％以上８５％以下である。このようにはんだの溶融前及び溶融後の熱硬化性接着剤の反応率を所定範囲とすることにより、はんだ溶融前に、バンプをある程度固定させて実装ズレを抑制するとともに、はんだ溶融後のはんだの良好な流動性及び濡れ性により、良好な接合性を得ることができる。
また、積層配置された半導体チップ群を３００℃〜４００℃の温度の熱圧着ツールにて押圧した際、最上層の熱硬化性接着剤の温度と最下層の熱硬化性接着剤の温度との差は、４０℃以上、好ましくは４０℃以上６０℃以下、より好ましくは４０℃以上８０℃以下、さらに好ましくは４０℃以上１００℃以下である。多くの半導体チップを積層配置させるほど、最上層の熱硬化性接着剤の温度と最下層の熱硬化性接着剤の温度との差は大きくなる。
また、前述の配置工程において、熱硬化性接着剤を介して、インターポーザ上に半導体チップを複数積層配置させ、硬化工程において、インターポーザを含む半導体チップ群を熱圧着ツールにて押圧し、熱硬化性接着剤を硬化させてもよい。
また、熱硬化性接着剤として、フィルム状の熱硬化性接着フィルムを用い、配置工程において、熱硬化性接着フィルムがはんだ付き電極の形成面に貼り合わされた半導体チップを複数積層配置させてもよい。
また、配置工程において、同じ熱硬化性接着剤を使用して半導体チップを複数積層配置させてもよい。これにより、例えば、１段目用、２段目用といった熱硬化性接着剤の管理を行わなくてもよい。
また、熱硬化性接着剤は、アクリル硬化系とエポキシ硬化系とを含有し、アクリル硬化系とエポキシ硬化系との配合比が、７０：３０〜３０：７０であることが好ましい。速硬化のアクリル硬化系と、遅硬化のエポキシ硬化系とを配合することにより、はんだの溶融前及び溶融後の熱硬化性接着剤の反応率を所定範囲とすることができる。
［具体例］
以下、半導体チップを４段積層実装させる具体例について、図１及び図２を用いて説明する。図１は、搭載前の複数の半導体チップを模式的に示す断面図であり、図２は、搭載時の半導体チップ群を模式的に示す断面図である。
図１に示すように、具体例として示す配置工程において、インターポーザ１０上に、中間層の第１〜第３の半導体チップ１１〜１３と、最上層の第４の半導体チップ１４とを、第１〜第４のアンダーフィルフィルム２１〜２４を介して積層配置させる。
ステージ１は、インターポーザ１０を保持する機能を有するとともに、インターポーザ１０を含む積層体を加熱する機能を有する。ステージ１の温度は、はんだ付き電極ａのはんだｃの溶融温度未満、且つの最低溶融粘度到達温度と略同一であることが好ましく、具体的には５０℃〜１５０℃であることが好ましく、６０℃〜１００℃であることがより好ましい。
インターポーザ１０は、半導体チップを機械的に支持する機能と、半導体チップ上の端子を再配線してパッケージの端子（例えば、プリント基板実装用のはんだボール）に電気的に接続する機能とを有する。
中間層の第１〜第３の半導体チップ１１〜１３は、シリコン貫通電極（TSV：through silicon via）と、一方の面に形成されたはんだ付き電極ａと、他方の面に形成された電極ｂとを有する。シリコン貫通電極は、半導体チップの内部を垂直に貫通する電極であり、上下のチップ同士の接続を行う。はんだ付き電極ａは、例えばＣｕピラー頂上にはんだをメッキしたものである。はんだ付き電極ａのはんだｃは、所謂Ｐｂフリーはんだであり、はんだｃとしては、例えば、Ｓｎ／Ａｇ／Ｃｕはんだ（融点：２２０℃〜２４０℃）、Ｓｎ／Ａｇはんだ（融点：２２０℃）などが挙げられる。電極ｂは、他の半導体チップのはんだ付き電極と接続されるものであり、電極ｂとしては、例えばＣｕピラーなどが挙げられる。
最上層の第４の半導体チップ１４は、一方の面に形成されたはんだ付き電極ａを有する。はんだ付き電極ａは、中間層の第１〜第３の半導体チップ１１〜１３と同様、例えばＣｕピラー頂上にはんだをメッキしたものである。
また、第１〜第４の半導体チップ１１〜１４のはんだ付き電極ａが形成された一方の面には、それぞれ熱硬化性接着剤である第１〜第４のアンダーフィルフィルム２１〜２４が予め貼り合わされている。これにより、半導体チップ１１〜１４を積層配置する工程数を削減することができる。
これらの第１〜第４の半導体チップ１１〜１４は、第１〜第４のアンダーフィルフィルム２１〜２４に流動性は生じるが、本硬化は生じない程度の所定の温度、圧力、時間の条件で積層配置される。
次に、図２に示すように、具体例として示す硬化工程において、第１〜第４のアンダーフィルフィルム２１〜２４と第１〜第４の半導体チップ１１〜１４とが複数積層配置された半導体チップ群を３００℃〜４００℃の温度の熱圧着ツールにて押圧し、第１〜第４のアンダーフィルフィルム２１〜２４を硬化させる。
半導体チップ群を熱圧着ツールにて押圧した際、最上層の第４のアンダーフィルフィルム２４の温度と最下層の第１のアンダーフィルフィルム２１の温度との差は４０℃以上であることが好ましい。多くの半導体チップを積層配置させるほど、最上層の第４のアンダーフィルフィルム２４の温度と最下層の第１のアンダーフィルフィルム２１の温度との差は大きくなる。
この硬化工程では、例えば第１の温度から第２の温度まで所定の昇温速度で昇温させるボンディング条件で、はんだ付き電極のはんだを溶融させて金属結合を形成させるとともに、１２０℃〜２００℃の温度条件でキュアし、第１〜第４のアンダーフィルフィルム２１〜２４を完全硬化させる。
第１の温度は、第１〜第４のアンダーフィルフィルム２１〜２４の最低溶融粘度到達温度と略同一であることが好ましく、５０℃以上１５０℃以下であることが好ましい。これによりアンダーフィル材の硬化挙動をボンディング条件に合致させることができ、ボイドの発生を抑制することができる。
また、昇温速度は、５０℃／ｓｅｃ以上１５０℃／ｓｅｃ以下であることが好ましい。また、第２の温度は、はんだの種類にもよるが、２００℃以上２８０℃以下であることが好ましく、より好ましくは２２０℃以上２６０℃以下である。これにより、はんだ付き電極ａと電極ｂとをはんだｃにより結合させるとともに、アンダーフィルフィルム２１〜２４を完全硬化させ、インターポーザ１０と、第１〜第４の半導体チップ１１〜１４とを電気的、機械的に接続させることができる。
このような半導体装置の製造方法によれば、インターポーザ１０と、中間層の第１〜第３の半導体チップ１１〜１３と、最上層の第４の半導体チップ１４とを一括圧着した際の実装ズレを抑制し、良好な接合性を得ることができる。
また、従来のように半導体チップを１段ずつ圧着実装する方法では、例えば１段圧着５ｓｅｃ×４段＝２０ｓｅｃの実装タクトであったのに対し、本法では、例えば一括圧着１０ｓｅｃの実装タクトとすることができる。また、本法では、例えば１０ｓｅｃの実装とすることにより、従来よりも良好なはんだ付け性を得ることができる。
なお、具体例では、アンダーフィルフィルム２１〜２４を介して、インターポーザ１０上に第１〜第４の半導体チップ１１〜１４を複数積層配置させ、一括圧着させたが、インターポーザ１０と第１の半導体チップ１１とを圧着させた後、第１の半導体チップ１１上に、第２〜第４の半導体チップ１２〜１４を複数積層配置させ、一括圧着させるようにしてもよい。また、例えば４段の半導体チップを複数積層配置させて一括圧着させた後、さらに、４段の半導体チップを複数積層配置させて一括圧着させ、８段の半導体チップの積層体を得るようにしてもよい。
［アンダーフィルフィルム］
次に、前述した具体例として示す半導体装置の製造方法に用いられるアンダーフィルフィルムについて説明する。アンダーフィルフィルムは、熱硬化性接着剤であるアンダーフィル材をフィルム状に成形したものである。
アンダーフィル材は、アクリル硬化系とエポキシ硬化系とを含有する。また、アクリル硬化系とエポキシ硬化系との配合比は、７０：３０〜３０：７０であることが好ましい。速硬化のアクリル硬化系と、遅硬化のエポキシ硬化系とを配合することにより、はんだの溶融前及び溶融後の熱硬化性接着剤の反応率を所定範囲とすることができる。
アクリル硬化系は、（メタ）アクリレートと、有機過酸化物とを含有することが好ましい。なお、本明細書において、（メタ）アクリレートとは、アクリル酸エステル（アクリレート）とメタクリル酸エステル（メタクリレート）とを包含する意味である。
（メタ）アクリレートとしては、単官能（メタ）アクリレート、２官能以上の（メタ）アクリレートを使用可能である。単官能（メタ）アクリレートとしては、メチル（メタ）アクリレート、エチル（メタ）アクリレート、ｎ−プロピル（メタ）アクリレート、ｉ−プロピル（メタ）アクリレート、ｎ−ブチル（メタ）アクリレートなどが挙げられる。２官能以上の（メタ）アクリレートとしては、フルオレン型（メタ）アクリレート、ビスフェノールＦ―ＥＯ変性ジ（メタ）アクリレート、ビスフェノールＡ−ＥＯ変性ジ（メタ）アクリレート、トリメチロールプロパンＰＯ変性（メタ）アクリレート、多官能ウレタン（メタ）アクリレートなどを挙げることができる。これらの（メタ）アクリレートは、単独で用いてもよいし、２種以上を組み合わせて用いてもよい。これらの中でも、本実施の形態では、フルオレン型（メタ）アクリレートが好適に用いられる。
有機過酸化物としては、例えば、パーオキシケタール、パーオキシエステル、ハイドロパーオキサイド、ジアルキルパーオキサイド、ジアシルパーオキサイド、パーオキシジカーボネートなどを挙げることができる。これらの有機過酸化物は、単独で用いてもよいし、２種以上を組み合わせて用いてもよい。これらの中でも、本実施の形態では、パーオキシケタールが好適に用いられる。
エポキシ硬化系は、エポキシ化合物と、酸無水物とを含有することが好ましい。エポキシ化合物としては、例えば、ジシクロペンタジエン型エポキシ樹脂、グリシジルエーテル型エポキシ樹脂、グリシジルアミン型エポキシ樹脂、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、ビスフェノールＳ型エポキシ樹脂、スピロ環型エポキシ樹脂、ナフタレン型エポキシ樹脂、ビフェニル型エポキシ樹脂、テルペン型エポキシ樹脂、テトラブロムビスフェノールＡ型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、α−ナフトールノボラック型エポキシ樹脂、臭素化フェノールノボラック型エポキシ樹脂などを挙げることができる。これらのエポキシ化合物は、１種を単独で用いても、２種類以上を組み合わせて用いてもよい。これらの中でも、本実施の形態では、高接着性、耐熱性の点から、多官能ノボラック型エポキシ化合物を用いることが好ましい。
酸無水物は、はんだ表面の酸化膜を除去するフラックス機能を有するため、優れた接続信頼性を得ることができる。酸無水物としては、例えば、テトラプロペニル無水コハク酸、ドデセニル無水コハク酸などの脂肪族酸無水物、ヘキサヒドロ無水フタル酸、メチルテトラヒドロ無水フタル酸などの脂環式酸無水物、無水フタル酸、無水トリメリット酸、無水ピロメリット酸などの芳香族酸無水物などを挙げることができる。これらのエポキシ硬化剤は、１種を単独で用いても、２種類以上を組み合わせて用いてもよい。これらの酸無水物の中でも、脂環式酸無水物を用いることが好ましい。
また、アンダーフィル材は、膜形成樹脂を含有することが好ましい。膜形成樹脂は、重量平均分子量が１０×１０４以上の高分子量樹脂に相当し、フィルム形成性の観点から、１０×１０４〜１００×１０４の重量平均分子量であることが好ましい。膜形成樹脂としては、アクリルゴムポリマー、フェノキシ樹脂、エポキシ樹脂、変性エポキシ樹脂、ウレタン樹脂等の種々の樹脂を用いることができる。これらの膜形成樹脂は、１種を単独で用いても、２種類以上を組み合わせて用いてもよい。これらの中でも、本実施の形態では、膜強度及び接着性の観点から、アクリルゴムポリマーが好適に用いられる。
また、アンダーフィル材は、硬化促進剤を含有することが好ましい。硬化促進剤の具体例としては、２−メチルイミダゾール、２−エチルイミダゾール、２−エチル−４−メチルイミダゾールなどのイミダゾ−ル類、１，８−ジアザビシクロ（５，４，０）ウンデセン−７塩（ＤＢＵ塩）、２−（ジメチルアミノメチル）フェノールなどの第３級アミン類、トリフェニルホスフィンなどのホスフィン類、オクチル酸スズなどの金属化合物などが挙げられる。
また、アンダーフィル材は、無機フィラーを含有することが好ましい。無機フィラーを含有することにより、圧着時における樹脂層の流動性を調整することができる。無機フィラーとしては、シリカ、タルク、酸化チタン、炭酸カルシウム、酸化マグネシウム等を用いることができる。
また、その他の添加組成物として、必要に応じて、エポキシ系、アミノ系、メルカプト・スルフィド系、ウレイド系などのシランカップリング剤を添加してもよい。
このような構成からなるアンダーフィル材は、示差走査熱量計（ＤＳＣ：Differential Scanning Calorimeter）を用いた小沢法により算出された５秒間に２００℃まで温度を上げたときの反応率が４０％以上６０％以下であり、５秒間に２５０℃まで温度を上げたときの反応率が７５％以上８５％以下である。これにより、はんだ溶融前に、バンプをある程度固定させることができ、実装ズレを抑制するとともに、はんだ溶融後のはんだの良好な流動性及び濡れ性が得られるため、良好な接合性を得ることができる。
ＤＳＣ−小沢法による反応率の算出方法は、次の通りである。先ず、サンプルについての等速昇温データよりピーク全体の熱量、ピーク温度及びピークトップまでの変化率を算出する。次に、昇温スピードの常用対数値を縦軸にとり、ピーク温度の逆数値を横軸にとることにより小沢プロットを作成し、サンプルについての活性化エネルギー、頻度因子、及び反応次数を求める。そして、活性エネルギー、頻度因子及び反応次数より反応予測図を作成することにより、所定の昇温速度にて所定温度まで上げたときの反応率を算出することができる。
以上を換言すれば、アンダーフィル材は、所定の昇温速度にてはんだの融点より３０℃低い温度まで上げたときの反応率が４０％以上６０％以下であり、所定の昇温速度にてはんだの融点より２０℃高い温度まで上げたときの反応率が７５％以上８５％以下である。このようにはんだの溶融前及び溶融後の熱硬化性接着剤の反応率を所定範囲とすることにより、はんだ溶融前に、バンプをある程度固定させて実装ズレを抑制するとともに、はんだ溶融後のはんだの良好な流動性及び濡れ性により、良好な接合性を得ることができる。
＜２．実施例＞
以下、本発明の実施例について説明する。本実施例では、アンダーフィルフィルムを作製し、ＤＳＣ−小沢法により所定の昇温速度で所定温度まで温度を上げたときの反応率を算出した。そして、アンダーフィルフィルムを用いて３次元実装体を作製し、３次元実装体の実装ズレ、及び接合性について評価した。なお、本発明はこれらの実施例に限定されるものではない。
アンダーフィルフィルムの反応率の算出、３次元実装体の作製、実装ズレの評価、及び接合性の評価は、次のように行った。
［所定温度における反応率の算出］
所定温度における反応率の算出は、以下の手順により算出した。
（１）示差走査熱量計（ＤＳＣ）を使用して、同装置に添付されているＤＳＣ小沢法ソフトウエアのマニュアルの記述に従い、各試料についての等速昇温データ（昇温スピード５℃／ｍｉｎ，１０℃／ｍｉｎ，２０℃／ｍｉｎ）よりピーク全体の熱量、ピーク温度、及びピークトップまでの変化率を求めた。変化率は、ピーク温度までの熱量をピーク全体の熱量で除した値である。
（２）昇温スピードの常用対数値を縦軸にとり、ピーク温度の逆数値を横軸にとることにより小沢プロットを作成後、各試料についての活性化エネルギー、頻度因子、反応次数を求めた。
（３）（２）で求めた活性エネルギー、頻度因子及び反応次数より反応予測図を作成し、この図より、５秒間に８０℃から２００℃まで温度を上げたときの反応率、及び５秒間に８０℃から２５０℃まで温度を上げたときの反応率を算出した。
［３次元実装体の作製］
図１及び図２に示すように、アンダーフィルフィルムを用いて、インターポーザ上に積層配置された中間層の３個の半導体チップと最上層の半導体チップとを含む半導体チップ群を熱圧着ツールにて押圧し、シリコン貫通電極（TSV：through silicon via）にて接続させ、３次元実装体を作製した。インターポーザ、中間層の半導体チップ、及び最上層の半導体チップは、次のものを使用した。
インターポーザ（Ｓｉ）
大きさ：８×８ｍｍ□、厚み：２００μｍ
バンプ仕様：Ｃｕピラー（７μｍ）、Ｎｉ／Ａｕメッキ、φ２０μｍ、バンプ数１０００ｐｉｎ
中間層の半導体チップ
大きさ：６×６ｍｍ□、厚み：５０μｍ
上側バンプ仕様：Ｃｕピラー（７μｍ）、φ２０μｍ、バンプ数１０００ｐｉｎ
下側バンプ仕様：Ｃｕピラー（７μｍ）＋Ｓｎ／Ａｇはんだ（５μｍ）、φ２０μｍ、バンプ数１０００ｐｉｎ、
アンダーフィル厚み：２０μｍ
最上層の半導体チップ
大きさ：６×６ｍｍ□、厚み：５０μｍ
バンプ仕様：Ｃｕピラー（７μｍ）＋Ｓｎ／Ａｇはんだ（５μｍ）、φ２０μｍ、バンプ数１０００ｐｉｎ
アンダーフィル厚み：２０μｍ
フリップチップボンダーを用いて、８０℃のステージに保持されたインターポーザ上に、アンダーフィルフィルムが貼り合わされた中間層の半導体チップを３段、及びアンダーフィルフィルムが貼り合わされた最上層の半導体チップを１段、順次積層配置した。
そして、実装装置（ＦＣＢ３、Ｐａｎａｓｏｎｉｃ（株））を用いて、３５０℃−１０秒の条件にて押圧した。さらに、１７０℃−２時間の条件でキュアし、３次元実装体を作製した。
図３は、インターポーザ上に積層配置された中間層の３個の半導体チップと最上層の半導体チップとを含む半導体チップ群を３５０℃の温度の熱圧着ツールにて３０秒間押圧したときの最上層のアンダーフィルフィルム（ポイントＡ）の温度、及び最下層のアンダーフィルフィルム（ポイントＢ）の温度を示すグラフである。なお、ポイントＡ及びポイントＢは、図１及び図２において、それぞれ第４のアンダーフィルフィルム２４及び第１のアンダーフィルム２１に対応する。また、アンダーフィルフィルムの温度は、熱電対により実温を測定したものである。
最上層の半導体チップと中間層の半導体チップとの間にあるポイントＡのアンダーフィルフィルムの温度は、５秒において約２５０℃であった。また、インターポーザと中間層の半導体チップとの間にあるポイントＢのアンダーフィルフィルムの温度は、５秒において約２００℃であった。すなわち、ポイントＡとポイントＢのアンダーフィルムの温度差は約５０℃であり、この温度差は、３０秒でもほとんど変わらなかった。
［実装ズレの評価］
バンプ部分をＸ線観察し、実装後のバンプのズレが１０μｍ以上あった場合の評価を「×」とし、実装後のバンプのズレが１０μｍ未満である場合の評価を「○」とした。
［接合性の評価］
デジタルマルチメーター（商品名：デジタルマルチメーター７５６１、横河電機社製）を用いて、実装後のバンプのズレが１０μｍ未満である３次元実装体の導通抵抗（Ω）を測定した。導通抵抗が７０Ω±２０％未満の場合の評価を「○」、それ以外の場合の評価を「×」とした。
＜比較例１＞
表１に示すように、アクリルゴムポリマー（品名：テイサンレジンＳＧ−Ｐ３、ナガセケムテックス社製）を４０質量部、２官能フルオレン型アクリレート（品名：オグソールＥＡ−０２００、大阪ガスケミカル（株））を９８質量部、有機過酸化物（品名：パーヘキサＶ、日油（株））２質量部、ＤＢＵ系テトラフェニルボレート塩（品名：Ｕ−ＣＡＴ−５００２、サンアプロ（株））を１質量部、及びフィラー（品名：アエロジルＲＹ２００、日本アエロジル（株））を１５質量部配合し、アクリル硬化系とエポキシ硬化系との配合比が、１００：０であるアンダーフィルフィルムの樹脂組成物を調製した。ＤＳＣ−小沢法により算出された５秒間で２００℃まで温度をあげたときの反応率は７０％であり、５秒間で２５０℃まで温度をあげたときの反応率は９５％であった。
これを、剥離処理されたＰＥＴ（Polyethylene terephthalate）にバーコーターを用いて塗布し、８０℃のオーブンで３分間乾燥させ、厚み２０μｍのアンダーフィルフィルムを作製した（カバー剥離ＰＥＴ（２５μｍ）／アンダーフィルフィルム（２０μｍ）／ベース剥離ＰＥＴ（５０μｍ））。
比較例１のアンダーフィルフィルムを用いて３次元実装体を作製したところ、実装ズレの評価は○、及び接合性の評価は×であった。
＜実施例１＞
表１に示すように、アクリルゴムポリマー（品名：テイサンレジンＳＧ−Ｐ３、ナガセケムテックス社製）を４０質量部、２官能フルオレン型アクリレート（品名：オグソールＥＡ−０２００、大阪ガスケミカル（株））を６８質量部、有機過酸化物（品名：パーヘキサＶ、日油（株））２質量部、ノボラック型エポキシ化合物（４官能）（品名：ＪＥＲ１０３１Ｓ、三菱化学（株））２０質量部、脂環式酸無水物（品名：ＪＥＲ１０３１Ｓ、三菱化学（株））１０質量部、ＤＢＵ系テトラフェニルボレート塩（品名：Ｕ−ＣＡＴ−５００２、サンアプロ（株））を１質量部、及びフィラー（品名：アエロジルＲＹ２００、日本アエロジル（株））を１５質量部配合し、アクリル硬化系とエポキシ硬化系との配合比が、７０：３０であるアンダーフィルフィルムの樹脂組成物を調製した。ＤＳＣ−小沢法により算出された５秒間で２００℃まで温度をあげたときの反応率は６０％であり、５秒間で２５０℃まで温度をあげたときの反応率は８５％であった。これ以外は、比較例１と同様にして、アンダーフィルフィルムを作製した。実施例１のアンダーフィルフィルムを用いて３次元実装体を作製したところ、実装ズレの評価は○、及び接合性の評価は○であった。
＜実施例２＞
表１に示すように、アクリルゴムポリマー（品名：テイサンレジンＳＧ−Ｐ３、ナガセケムテックス社製）を４０質量部、２官能フルオレン型アクリレート（品名：オグソールＥＡ−０２００、大阪ガスケミカル（株））を４９質量部、有機過酸化物（品名：パーヘキサＶ、日油（株））１質量部、ノボラック型エポキシ化合物（４官能）（品名：ＪＥＲ１０３１Ｓ、三菱化学（株））３０質量部、脂環式酸無水物（品名：ＪＥＲ１０３１Ｓ、三菱化学（株））２０質量部、ＤＢＵ系テトラフェニルボレート塩（品名：Ｕ−ＣＡＴ−５００２、サンアプロ（株））を１質量部、及びフィラー（品名：アエロジルＲＹ２００、日本アエロジル（株））を１５質量部配合し、アクリル硬化系とエポキシ硬化系との配合比が、５０：５０であるアンダーフィルフィルムの樹脂組成物を調製した。ＤＳＣ−小沢法により算出された５秒間で２００℃まで温度をあげたときの反応率は５０％であり、５秒間で２５０℃まで温度をあげたときの反応率は８０％であった。これ以外は、比較例１と同様にして、アンダーフィルフィルムを作製した。実施例２のアンダーフィルフィルムを用いて３次元実装体を作製したところ、実装ズレの評価は○、及び接合性の評価は○であった。
＜実施例３＞
表１に示すように、アクリルゴムポリマー（品名：テイサンレジンＳＧ−Ｐ３、ナガセケムテックス社製）を４０質量部、２官能フルオレン型アクリレート（品名：オグソールＥＡ−０２００、大阪ガスケミカル（株））を２９質量部、有機過酸化物（品名：パーヘキサＶ、日油（株））１質量部、ノボラック型エポキシ化合物（４官能）（品名：ＪＥＲ１０３１Ｓ、三菱化学（株））４０質量部、脂環式酸無水物（品名：ＪＥＲ１０３１Ｓ、三菱化学（株））３０質量部、ＤＢＵ系テトラフェニルボレート塩（品名：Ｕ−ＣＡＴ−５００２、サンアプロ（株））を１質量部、及びフィラー（品名：アエロジルＲＹ２００、日本アエロジル（株））を１５質量部配合し、アクリル硬化系とエポキシ硬化系との配合比が、３０：７０であるアンダーフィルフィルムの樹脂組成物を調製した。ＤＳＣ−小沢法により算出された５秒間で２００℃まで温度をあげたときの反応率は４０％であり、５秒間で２５０℃まで温度をあげたときの反応率は７５％であった。これ以外は、比較例１と同様にして、アンダーフィルフィルムを作製した。実施例３のアンダーフィルフィルムを用いて３次元実装体を作製したところ、実装ズレの評価は○、及び接合性の評価は○であった。
＜比較例２＞
表１に示すように、アクリルゴムポリマー（品名：テイサンレジンＳＧ−Ｐ３、ナガセケムテックス社製）を４０質量部、ノボラック型エポキシ化合物（４官能）（品名：ＪＥＲ１０３１Ｓ、三菱化学（株））６０質量部、脂環式酸無水物（品名：ＭＨ−７００、新日本理化（株））４０質量部、ＤＢＵ系テトラフェニルボレート塩（品名：Ｕ−ＣＡＴ−５００２、サンアプロ（株））を１質量部、及びフィラー（品名：アエロジルＲＹ２００、日本アエロジル（株））を１５質量部配合し、アクリル硬化系とエポキシ硬化系との配合比が、０：１００であるアンダーフィルフィルムの樹脂組成物を調製した。ＤＳＣ−小沢法により算出された５秒間で２００℃まで温度をあげたときの反応率は３０％であり、５秒間で２５０℃まで温度をあげたときの反応率は７０％であった。これ以外は、比較例１と同様にして、アンダーフィルフィルムを作製した。比較例２のアンダーフィルフィルムを用いて３次元実装体を作製したところ、実装ズレの評価は×、及び接合性の評価は○であった。
Figure 2016192501
比較例１のようにＤＳＣ−小沢法により算出された５秒間で２００℃まで温度をあげたときの反応率が７０％であり、５秒間で２５０℃まで温度をあげたときの反応率が９５％であるアンダーフィルフィルムを用いた場合、良好な接合性が得られなかった。また、比較例２のようにＤＳＣ−小沢法により算出された５秒間で２００℃まで温度をあげたときの反応率が３０％であり、５秒間で２５０℃まで温度をあげたときの反応率が７０％である場合、実装ズレが生じた。
一方、実施例１〜３のように、ＤＳＣ−小沢法により算出された５秒間で２００℃まで温度をあげたときの反応率が４０％〜６０％であり、５秒間で２５０℃まで温度をあげたときの反応率が７５％〜８５％であるアンダーフィルフィルムを用いた場合、実装ズレを抑制し、良好な接合性が得られた。
１ ステージ、１０ インターポーザ、１１ 第１の半導体チップ、１２ 第２の半導体チップ、１３ 第３の半導体チップ、１４ 第４の半導体チップ、２１ 第１のアンダーフィルフィルム、２２ 第２のアンダーフィルフィルム、２３ 第３のアンダーフィルフィルム、２４ 第４のアンダーフィルフィルム

Claims (9)

  1. 熱硬化性接着剤を介して、貫通電極と一方の面に形成されたはんだ付き電極とを有する半導体チップを複数積層配置させる配置工程と、
    前記熱硬化性接着剤と前記半導体チップとが複数積層配置された半導体チップ群を３００℃〜４００℃の温度の熱圧着ツールにて押圧し、前記熱硬化性接着剤を硬化させる硬化工程とを有し、
    前記熱硬化性接着剤は、示差走査熱量計を用いた小沢法により算出された５秒間に２００℃まで温度を上げたときの反応率が４０％以上６０％以下であり、５秒間に２５０℃まで温度を上げたときの反応率が７５％以上８５％以下である半導体装置の製造方法。
  2. 前記半導体チップ群を前記熱圧着ツールにて押圧した際、最上層の熱硬化性接着剤の温度と最下層の熱硬化性接着剤の温度との差が４０℃以上である請求項１記載の半導体装置の製造方法。
  3. 前記はんだ付き電極のはんだの融点が、２２０℃〜２４０℃である請求項１又は２記載の半導体装置の製造方法。
  4. 前記熱硬化性接着剤が、アクリル硬化系とエポキシ硬化系とを含有し、
    前記アクリル硬化系と前記エポキシ硬化系との配合比が、７０：３０〜３０：７０である請求項１乃至３のいずれか１項に記載の半導体装置の製造方法。
  5. 前記アクリル硬化系が、フルオレン型（メタ）アクリレートと、有機過酸化物とを含有し、
    前記エポキシ硬化系が、多官能エポキシ化合物と、酸無水物とを含有する請求項４記載の半導体装置の製造方法。
  6. 前記配置工程では、熱硬化性接着剤を介して、インターポーザ上に前記半導体チップを複数積層配置させ、
    前記硬化工程では、前記インターポーザを含む半導体チップ群を前記熱圧着ツールにて押圧し、前記熱硬化性接着剤を硬化させる請求項１乃至５のいずれか１項に記載の半導体装置の製造方法。
  7. 前記熱硬化性接着剤が、フィルム状の熱硬化性接着フィルムであり、
    前記配置工程では、前記熱硬化性接着フィルムが前記はんだ付き電極の形成面に貼り合わされた半導体チップを複数積層配置させる請求項１乃至６のいずれか１項に記載の半導体装置の製造方法。
  8. 前記配置工程では、同じ熱硬化性接着剤を使用して半導体チップを複数積層配置させる請求項１乃至７のいずれか１項に記載の半導体装置の製造方法。
  9. 熱硬化性接着剤を介して、貫通電極と一方の面に形成されたはんだ付き電極とを有する半導体チップを複数積層配置させる配置工程と、
    前記熱硬化性接着剤と前記半導体チップとが複数積層配置された半導体チップ群を３００℃〜４００℃の温度の熱圧着ツールにて押圧し、前記熱硬化性接着剤を硬化させる硬化工程とを有し、
    前記熱硬化性接着剤は、所定の昇温速度にて前記はんだ付き電極のはんだの融点より３０℃低い温度まで上げたときの反応率が４０％以上６０％以下であり、前記所定の昇温速度にて前記はんだの融点より２０℃高い温度まで上げたときの反応率が７５％以上８５％以下である半導体装置の製造方法。
JP2015071893A 2015-03-31 2015-03-31 半導体装置の製造方法 Active JP6483500B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2015071893A JP6483500B2 (ja) 2015-03-31 2015-03-31 半導体装置の製造方法
PCT/JP2016/060144 WO2016158960A1 (ja) 2015-03-31 2016-03-29 半導体装置の製造方法
TW105109787A TW201705367A (zh) 2015-03-31 2016-03-29 半導體裝置之製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015071893A JP6483500B2 (ja) 2015-03-31 2015-03-31 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2016192501A true JP2016192501A (ja) 2016-11-10
JP6483500B2 JP6483500B2 (ja) 2019-03-13

Family

ID=57004668

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015071893A Active JP6483500B2 (ja) 2015-03-31 2015-03-31 半導体装置の製造方法

Country Status (3)

Country Link
JP (1) JP6483500B2 (ja)
TW (1) TW201705367A (ja)
WO (1) WO2016158960A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018092306A1 (ja) * 2016-11-21 2018-05-24 株式会社新川 電子部品実装装置
JP2019160886A (ja) * 2018-03-08 2019-09-19 デクセリアルズ株式会社 積層半導体チップの製造方法及び中間基板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013133015A1 (ja) * 2012-03-07 2013-09-12 東レ株式会社 半導体装置の製造方法および半導体装置の製造装置
JP2013225642A (ja) * 2011-11-11 2013-10-31 Sumitomo Bakelite Co Ltd 半導体装置の製造方法
JP2015056464A (ja) * 2013-09-11 2015-03-23 デクセリアルズ株式会社 アンダーフィル材、及びこれを用いた半導体装置の製造方法
JP2015056479A (ja) * 2013-09-11 2015-03-23 デクセリアルズ株式会社 アンダーフィル材、及びこれを用いた半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013225642A (ja) * 2011-11-11 2013-10-31 Sumitomo Bakelite Co Ltd 半導体装置の製造方法
WO2013133015A1 (ja) * 2012-03-07 2013-09-12 東レ株式会社 半導体装置の製造方法および半導体装置の製造装置
JP2015056464A (ja) * 2013-09-11 2015-03-23 デクセリアルズ株式会社 アンダーフィル材、及びこれを用いた半導体装置の製造方法
JP2015056479A (ja) * 2013-09-11 2015-03-23 デクセリアルズ株式会社 アンダーフィル材、及びこれを用いた半導体装置の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018092306A1 (ja) * 2016-11-21 2018-05-24 株式会社新川 電子部品実装装置
JPWO2018092306A1 (ja) * 2016-11-21 2019-10-10 株式会社新川 電子部品実装装置
US10734259B2 (en) * 2016-11-21 2020-08-04 Shinkawa Ltd. Electronic component mounting apparatus
JP2019160886A (ja) * 2018-03-08 2019-09-19 デクセリアルズ株式会社 積層半導体チップの製造方法及び中間基板
JP7255970B2 (ja) 2018-03-08 2023-04-11 デクセリアルズ株式会社 積層半導体チップの製造方法及び中間基板

Also Published As

Publication number Publication date
TW201705367A (zh) 2017-02-01
WO2016158960A1 (ja) 2016-10-06
JP6483500B2 (ja) 2019-03-13

Similar Documents

Publication Publication Date Title
US10062625B2 (en) Underfill material and method for manufacturing semiconductor device using the same
JP6438790B2 (ja) 半導体装置の製造方法、及びアンダーフィルフィルム
US9840645B2 (en) Underfill material and method for manufacturing semiconductor device using the same
WO2015037633A1 (ja) アンダーフィル材、及びこれを用いた半導体装置の製造方法
JP6069143B2 (ja) アンダーフィル材、及びこれを用いた半導体装置の製造方法
WO2015037631A1 (ja) アンダーフィル材、及びこれを用いた半導体装置の製造方法
JP6483500B2 (ja) 半導体装置の製造方法
JP7144160B2 (ja) アンダーフィル材、及びこれを用いた半導体装置の製造方法
WO2015045878A1 (ja) アンダーフィル材、及びこれを用いた半導体装置の製造方法
JP7149099B2 (ja) 半導体装置の製造方法
JP2021097091A (ja) アンダーフィル材、及びこれを用いた半導体装置の製造方法
JP2016066802A (ja) 半導体装置の製造方法
WO2018061982A1 (ja) 半導体装置の製造方法
JP7255970B2 (ja) 積層半導体チップの製造方法及び中間基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180314

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180904

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190115

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190214

R150 Certificate of patent or registration of utility model

Ref document number: 6483500

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250