CN110582840A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN110582840A
CN110582840A CN201880025917.3A CN201880025917A CN110582840A CN 110582840 A CN110582840 A CN 110582840A CN 201880025917 A CN201880025917 A CN 201880025917A CN 110582840 A CN110582840 A CN 110582840A
Authority
CN
China
Prior art keywords
adhesive
semiconductor
semiconductor device
semiconductor chip
connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201880025917.3A
Other languages
English (en)
Inventor
本田一尊
佐藤慎
上野惠子
小关裕太
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Showa Denko Materials Co ltd
Original Assignee
Hitachi Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd filed Critical Hitachi Chemical Co Ltd
Publication of CN110582840A publication Critical patent/CN110582840A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J201/00—Adhesives based on unspecified macromolecular compounds
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J5/00—Adhesive processes in general; Adhesive processes not provided for elsewhere, e.g. relating to primers
    • C09J5/06—Adhesive processes in general; Adhesive processes not provided for elsewhere, e.g. relating to primers involving heating of the applied adhesive
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/10—Adhesives in the form of films or foils without carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Wire Bonding (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Adhesive Tapes (AREA)

Abstract

本发明涉及半导体装置及其的制造方法，所述半导体装置的制造方法具备下述工序：通过粘接剂将具有连接部的第一部件与具有连接部的第二部件在比第一部件的连接部的熔点及第二部件的连接部的熔点更低的温度下进行预压接，从而得到第一部件的连接部与第二部件的连接部相对配置的预压接体的工序，和将预压接体在利用气压进行加压的同时加热到第一部件的连接部或第二部件的连接部中的至少一个的熔点以上的温度，由此将相对配置的连接部彼此以电连接的方式进行接合的工序，其中，第一部件为半导体芯片或半导体晶片，第二部件为布线电路基板、半导体芯片或半导体晶片。

Description

半导体装置及其制造方法
技术领域
本发明涉及半导体装置及其制造方法。
背景技术
以往，在将半导体芯片与基板连接时，广泛地应用使用金线等金属细线的引线接合方式。
近年来，由于可应对针对半导体装置的高功能、高集成、高速化等的要求，在半导体芯片或基板上形成被称为凸块的导电性突起、在半导体芯片与基板之间直接连接的倒装片连接方式(FC连接方式)正在广泛应用。
作为倒装片连接方式，已知有使用焊锡、锡、金、银、铜等使连接部金属接合的方法、施加超声波振动使连接部金属接合的方法、利用树脂的收缩力保持机械接触的方法等。从连接部的可靠性的观点出发，通常使用焊锡、锡、金、银、铜等使连接部金属接合的方法。
例如，在半导体芯片与基板间的连接中，BGA(球栅阵列，Ball Grid Array)、CSP(芯片尺寸封装，Chip Size Package)等中广泛使用的COB(板上芯片，Chip On Board)型的连接方式也是FC连接方式。
在CPU、MPU等中使用的面阵列(Area Array)型的半导体封装中，强烈要求高功能化。因此，存在芯片的大型化、针(凸块、布线)数的增加、间距以及间隙的高密度化的倾向。
FC连接方式也广泛用于在半导体芯片上形成凸块或布线、在半导体芯片间连接的COC(叠层芯片，Chip On Chip)型连接方式。
另外，将上述的连接方式多段化的芯片堆叠型封装、POP(堆栈式封装，Package OnPackage)、TSV(硅通孔技术，Through-Silicon Via)等封装也开始广泛普及。这些技术通过将半导体芯片不是平面状而是立体地配置，能够缩小封装，因此能够追求半导体装置的进一步的小型化、薄型化、高功能化。
这些对于半导体的性能提高及噪声降低、安装面积的削减、省电化也是有效的，作为下一代的半导体布线技术而受到关注。
另外，从提高生产率的观点出发，在晶片上连接半导体芯片后进行单片化、制作半导体封装的COW(晶片上芯片，Chip On Wafer)、将晶片彼此压接后进行单片化而制作半导体封装的WOW(多晶片堆栈，Wafer On Wafer)也受到关注(例如参照专利文献1)。
此外，从生产率提高的观点出发，在晶片上或MAP基板(map board)上使芯片位置对准并进行多次预压接，将多个芯片一并压接来确保连接的群接合(gang bonding)方式也受到关注。
在上述倒装片连接方式的封装的组装中，首先，利用夹头对从切割后的晶片拾取供给有半导体芯片或半导体粘接剂的半导体芯片，并经由夹头供给至压接工具。接着，进行芯片-芯片或芯片-基板的位置对准，将它们压接。在压接时，使压接工具的温度上升，使某一方或双方的连接部的金属达到熔点以上，以形成金属结合。之后，将达到高温的压接工具冷却后，再次用压接工具拾取半导体芯片。在半导体芯片上供给有半导体粘接剂的情况下，压接工具吸附半导体芯片的供给有半导体粘接剂的面(连接的面)的相反面，拾取半导体芯片。在该情况下，需要将压接工具从连接部的金属熔融的高温冷却至能够拾取供给有半导体粘接剂的半导体芯片的低温。
现有技术文献
专利文献
专利文献1：日本特开2008-294382号公报
发明内容
发明所要解决的课题
在通过连接部的金属熔点以上的加热来确保连接的倒装片连接方式中，刚压接后的压接工具为高温(为焊锡时，例如为240℃以上)。若不对高温的压接工具进行冷却而从夹头拾取半导体芯片，则压接工具的热向夹头转移，夹头自身的温度上升而发生不良情况，生产率降低。
对于供给有半导体粘接剂的半导体芯片而言，由于压接工具的热向夹头转移，当半导体粘接剂的温度上升而表现出粘性时，半导体粘接剂会附着于夹头，生产率降低。即使在仅为半导体芯片的情况下，当夹头高温化时，在从切割带拾取经单片化的半导体芯片之际，热经由夹头向切割带传导，拾取性降低，生产率降低。
通过分成将在比连接部的金属的熔点更低的温度下进行预压接的工序和在金属的熔点以上进行加热处理的工序，考虑能够避免上述那样的问题。但是，通过本发明者们的研究可知，在该方法的情况下，在预压接的工序中产生的空隙未被除去，这可能导致可靠性的降低。
因此，本发明的一个方面的目的在于提供一种能够兼顾空隙抑制和确保连接的半导体装置的制造方法。
用于解决课题的手段
本发明的一个方面是为了解决上述课题的技术方案，本发明提供一种半导体装置的制造方法，其具备下述工序：通过粘接剂将具有连接部的第一部件与具有连接部的第二部件在比第一部件的连接部的熔点及第二部件的连接部的熔点更低的温度下进行预压接，从而得到第一部件的连接部与第二部件的连接部相对配置的预压接体的工序，和将预压接体在利用气压进行加压的同时加热到第一部件的连接部或第二部件的连接部中的至少一个的熔点以上的温度，由此将相对配置的连接部彼此以电连接的方式进行接合的工序。第一部件为半导体芯片或半导体晶片，第二部件为布线电路基板、半导体芯片或半导体晶片。
通过分别进行拾取后的半导体芯片等第一部件在低温下预压接的工序和将相对配置的连接部彼此以电连接的方式进行接合的正式压接的工序，能够省略压接工具的冷却时间及冷却工序，与不设置预压接的工序的情况相比，生产率提高。此外，通过在利用气压进行加压的同时进行正式压接，能够有效地除去在预压接后残留于粘接剂中的空隙。
粘接剂可以含有重均分子量小于10000的热固性树脂及其固化剂。粘接剂还可以含有重均分子量为10000以上的高分子成分。高分子成分的重均分子量可以为30000以上。高分子成分的玻璃化转变温度可以为100℃以下。粘接剂也可以是膜状粘接剂。
发明效果
根据本发明的一个方面，提供一种能够兼顾抑制空隙和确保连接的半导体装置的制造方法。另外，本发明的方法在能够短时间内制造多个高可靠性的半导体装置这点上也优异。
附图说明
图1是表示半导体装置的一个实施方式的剖面图。
图2是表示半导体装置的一个实施方式的剖面图。
图3是表示半导体装置的一个实施方式的剖面图。
具体实施方式
以下，对本发明的几个实施方式进行详细说明。但是，本发明并不限定于以下的实施方式。
(半导体装置)
图1、图2及图3分别是表示能够通过后述的实施方式的方法制造的半导体装置的一个实施方式的剖视图。
图1是表示半导体芯片及基板的CO B型的连接方式的示意剖面图。图1的(a)所示的半导体装置100具备半导体芯片1及基板2(布线电路基板)和介于它们之间的粘接剂层40。在半导体装置100的情况下，半导体芯片1具有半导体芯片主体10、配置在半导体芯片主体10的基板2一侧的面上的布线15、以及配置在布线15上的作为连接部的凸块30。基板2具有基板主体20和配置在基板主体20的半导体芯片1一侧的面上的作为连接部的布线16。半导体芯片1的凸块30与基板2的布线16通过金属接合电连接。半导体芯片1和基板2通过布线16和凸块30进行倒装片连接。布线15、16和凸块30通过粘合剂层40密封而与外部环境隔离。
图1的(b)所示的半导体装置200具备半导体芯片1、基板2、以及介于它们之间的粘接剂层40。在半导体装置200的情况下，半导体芯片1具有配置在半导体芯片1的基板2一侧的面上的凸块32作为连接部。基板2具有配置在基板主体20的半导体芯片1一侧的面上的凸块33作为连接部。半导体芯片1的凸块32与基板2的凸块33通过金属接合电连接。半导体芯片1及基板2通过凸块32、33进行倒装片连接。凸块32、33通过粘合剂层40密封而与外部环境隔离。
图2表示半导体芯片彼此的COC型的连接方式。图2的(a)所示的半导体装置300的构成除了2个半导体芯片1经由布线15及凸块30进行倒装片连接这点外，与半导体装置100相同。图2的(b)所示的半导体装置400的构成除了2个半导体芯片1经由凸块32进行倒装片连接这点外，与半导体装置200相同。
在图1和图2中，布线15、凸块32等连接部可以是被称为连接盘的金属膜(例如镀金)，也可以是柱电极(post electrode，例如铜柱)。例如，在图2的(b)中，一个半导体芯片具有铜柱及连接凸块(焊锡：锡-银)作为连接部，在另一个半导体芯片具有镀金作为连接部的方式中，若连接部达到连接部的金属材料中熔点最低的焊锡的熔点以上的温度，则焊锡熔融而在连接部间形成金属接合，能够实现连接部间的电连接。
作为半导体芯片主体10，没有特别限制，可以使用由硅、锗等同一种类的元素构成的元素半导体、砷化镓、磷化铟等化合物半导体等各种半导体。
作为基板2，只要是布线电路基板则没有特别限制，可以使用对在以玻璃环氧、聚酰亚胺、聚酯、陶瓷、环氧、双马来酰亚胺三嗪等为主成分的绝缘基板的表面上形成的金属层的不需要的部位进行蚀刻除去而形成有布线(布线图案)的电路基板、在上述绝缘基板的表面通过金属镀覆等形成有布线(布线图案)的电路基板、在上述绝缘基板的表面印刷导电性物质而形成有布线(布线图案)的电路基板等。
作为布线15及16、凸块30、凸块32及33等连接部的材质，使用金、银、铜、焊锡(主成分例如为锡-银、锡-铅、锡-铋、锡-铜、锡-银-铜)、锡、镍等作为主成分，可以仅由单一成分构成，也可以由多种成分构成。连接部也可以具有将这些金属层叠而成的结构。金属材料中，铜、焊锡比较廉价，因此优选。从提高连接可靠性以及抑制翘曲的观点出发，连接部也可以包含焊锡。
作为连接盘的材质，使用金、银、铜、焊锡(主成分例如为锡-银、锡-铅、锡-铋、锡-铜、锡-银-铜)、锡、镍等作为主成分，可以仅由单一的成分构成，也可以由多种成分构成。连接盘也可以具有这些金属层叠而成的结构。从连接可靠性的观点出发，连接盘也可以包含金或焊锡。
在布线15、16(布线图案)的表面可以形成有以金、银、铜、焊锡(主成分例如为锡-银、锡-铅、锡-铋、锡-铜)、锡、镍等为主成分的金属层。该金属层可以仅由单一成分构成，也可以由多种成分构成。金属层也可以具有多个金属层层叠而成的结构。金属层也可以包含比较廉价的铜或焊锡。从提高连接可靠性及抑制翘曲的观点出发，金属层也可以包含焊锡。
可以层叠如图1或图2所示那样的半导体装置(封装)，通过金、银、铜、焊锡(主成分例如为锡-银、锡-铅、锡-铋、锡-铜、锡-银-铜)、锡、镍等电连接。用于连接的金属也可以是比较廉价的铜或焊锡。例如，也可以通过如在TSV技术中所见的、将粘接剂层介于半导体芯片间进行倒装片连接或层叠，形成贯通半导体芯片的孔，与图案面的电极连接。
图3是表示半导体装置的另一实施方式(半导体芯片层叠型的方式(TSV))的剖视图。在图3所示的半导体装置500中，通过作为基板的内插件主体50上形成的布线15与半导体芯片1的凸块30连接，半导体芯片1与内插件5进行倒装片连接。粘接剂层40介于半导体芯片1与内插件5之间。在上述半导体芯片1的与内插件5相反侧的表面上，隔着布线15、凸块30及粘接剂层40而反复层叠有半导体芯片1。半导体芯片1的表背的图案面的布线15通过填充在贯通半导体芯片主体10的内部的孔内的贯通电极34而相互连接。作为贯通电极34的材质，可以使用铜、铝等。
通过这样的TSV技术，能够从通常不使用的半导体芯片的背面也获得信号。此外，为了使贯通电极34垂直地通过半导体芯片1内，可以缩短相对的半导体芯片1间、以及半导体芯片1及内插件5间的距离，进行灵活的连接。粘接剂层在这样的TSV技术中，可作为相对的半导体芯片1间、以及半导体芯片1及内插件5间的密封材料应用。
(半导体装置的制造方法)
半导体装置的制造方法的一个实施方式包含下述工序：通过粘接剂将具有连接部的第一部件与具有连接部的第二部件在比第一部件的连接部的熔点及第二部件的连接部的熔点更低的温度下进行预压接，从而得到第一部件的连接部与第二部件的连接部相对配置的预压接体的第一工序(预压接工序)，和将预压接体在利用气压进行加压的同时加热到相对配置的连接部的熔点以上的温度，由此将相对配置的连接部彼此以电连接的方式进行接合的第二工序(正式压接工序)。第一部件为半导体芯片或半导体晶片，第二部件为布线电路基板、半导体芯片或半导体晶片。
在预压接工序中，例如拾取在切割带上经单片化的半导体芯片，使其吸附在压接机的压接工具(压接头)上，预压接到布线电路基板、其他半导体芯片或半导体晶片上。另外，也可以将半导体晶片预压接到其他半导体晶片上。
在预压接之前，例如在作为第一部件的半导体芯片或半导体晶片上粘贴膜状粘接剂。粘贴可以通过热压、辊层压、真空层压等进行。所粘贴的膜状粘接剂的面积及厚度可根据半导体芯片或基板的尺寸、连接部(凸块)的高度等来适当设定。可以将膜状粘接剂粘贴在半导体芯片上，也可以在切割粘贴有膜状粘接剂的半导体晶片后，将其单片化成半导体芯片。
在预压接工序中，为了将连接部彼此电连接而需要位置对准。因此，通常使用倒装片接合机等压接机。
为了预压接，在压接工具拾取半导体芯片时，优选压接工具为低温，以使热不会转移到半导体芯片上的半导体粘接剂等。另一方面，在预压接时，优选将半导体芯片加热至高温，以提高粘接剂的流动性、有效地排除被卷入的空隙。不过，优选比粘接剂的反应起始温度低的温度的加热。为了缩短冷却时间，优选拾取半导体芯片时的压接工具的温度与预压接时的压接工具的温度之差较小。该温度差优选为100℃以下，更优选为60℃以下，进一步优选实质上为0℃。温度差为100℃以上时，压接工具的冷却耗费时间，因此存在生产率降低的倾向。粘接剂的反应起始温度是指使用DSC(株式会社Perkin Elmer制、DSC-Pyirs1)，在样品量为10mg、升温速度为10℃/分钟、空气或氮气气氛的条件下测定时的开始(onset)温度。
为了预压接而施加的载荷考虑连接部(凸块)的数量、连接部(凸块)的高度偏差的吸收、连接部(凸块)的变形量等的控制来适当设定。优选在预压接后，相对的连接部彼此接触。若在预压接后连接部彼此接触，则在正式压接中容易形成连接部的金属结合，并且存在粘接剂的咬入少的倾向。为了排除空隙、确保连接部的接触，优选用于预压接的载荷较大，例如优选连接部(例如凸块)每1个为0.009N～0.2N。
从提高生产率的观点出发，预压接工序优选越短时间越好，例如可以为5秒以下、3秒以下、或2秒以下。
通过继预压接工序之后的正式压接工序，相对的连接部通过金属结合而接合，并且通常连接部间的空隙被粘接剂填充。正式压接工序使用能够加热至连接部的金属的熔点以上、能够利用气压进行加压的装置来进行。作为装置的例子，可举出加压回流炉和加压烘箱。
用于正式压接的加热温度只要为相对的连接部(例如凸块-凸块、凸块-连接盘、凸块-布线)中的至少一个的金属熔点以上即可。例如，在连接部的金属为焊锡的情况下，优选为220℃以上且330℃以下。正式压接的温度为低温时，连接部的金属不熔融，有可能无法形成充分的金属结合。正式压接的温度过高时，存在抑制空隙的效果相对变小、焊锡容易飞散的倾向。
正式压接工序的加热温度优选为比粘接剂的反应起始温度高的温度。在正式压接期间，由于不仅形成连接部的金属结合，而且促进粘接剂的固化，能够在抑制空隙及连接性这点上获得更为优异的效果。若使用压接机进行正式压接工序的加压，则压接机的热难以传递到溢出到连接部的侧面的粘接剂(焊缝)，因此在正式压接工序之后，大多还需要用于使粘接剂的固化充分进行的加热处理。与此相对，如果不是压接机，而是在加压回流炉、加压烘箱等内利用气压进行加压，则能够对整体施加热，能够缩短或不需要正式压接后的加热处理，生产率提高。另外，如果是利用气压进行加压，则容易一并进行多个预压接体的正式压接。此外，从抑制焊缝的观点出发，也优选不是使用压接机的直接加压，而是利用气压进行的加压。焊缝抑制对于半导体装置的小型化及高密度化的倾向是重要的。
进行正式压接的气氛没有特别限制，优选含有空气、氮气、甲酸等的气氛。
用于正式压接的压力根据所连接的部件的尺寸以及数量等来适当设定。用于正式压接的压力例如可以超过大气压且为1MPa以下。从抑制空隙、提高连接性的观点出发，优选压力较大，从抑制焊缝的观点出发，优选压力较小。因此，用于正式压接的压力更优选为0.05～0.5MPa。
如TSV结构的半导体装置那样，在立体地层叠有多个半导体芯片的情况下，也可以将多个半导体芯片逐个地层叠并预压接，之后，通过将层叠的多个半导体芯片一并加热及加压来进行正式压接。
在预压接工序与正式压接工序之间，从提高连接部彼此的润湿性(或连接性)的观点出发，也可以追加一边通过压接机(压接工具)将预压接体加热到连接部金属的熔点以上的温度(焊锡的情况下为230℃以上的温度)一边进行加压的工序。从提高生产率的观点出发，该工序的压接机优选与用于预压接的压接机(压接工具)不是同一个。从提高生产率的观点出发，加压时间优选为5秒以下、3秒以下、或2秒以下。
(粘接剂)
以下，对能够在上述半导体装置的制造方法中使用的粘接剂(半导体粘接剂)进行说明。
一个实施方式的粘接剂含有热固性树脂及其固化剂。粘接剂还可以含有重均分子量为10000以上的高分子成分。
<热固性树脂>
热固性树脂优选重均分子量小于10000。通过使重均分子量小于10000的热固性树脂与固化剂反应，粘接剂的固化性提高。另外，从抑制空隙及耐热性的观点出发也是优选的。
作为热固性树脂，例如可举出环氧树脂和丙烯酸树脂。
环氧树脂只要在分子内具有2个以上的环氧基，则没有特别限制。作为环氧树脂，可以使用双酚A型、双酚F型、萘型、苯酚酚醛清漆型、甲酚酚醛清漆型、苯酚芳烷基型、联苯型、三苯基甲烷型、二环戊二烯型、各种多官能环氧树脂等。它们可以单独使用或以2种以上的混合物形式使用。
丙烯酸树脂只要在分子内具有1个以上的(甲基)丙烯酸基则没有特别限制。作为丙烯酸树脂，例如可以使用双酚A型、双酚F型、萘型、苯酚酚醛清漆型、甲酚酚醛清漆型、苯酚芳烷基型、联苯型、三苯基甲烷型、二环戊二烯型、芴型、金刚烷型、各种多官能丙烯酸树脂等。它们可以单独使用或以2种以上的混合物形式使用。需要说明的是，本说明书中，“(甲基)丙烯酸基”作为表示丙烯酸基或甲基丙烯酸基中的任一种的用语使用。
丙烯酸树脂优选在室温(25℃)下为固态。与液态相比，固态更不易产生空隙，并且存在固化前的B阶段的粘接剂的粘性小、处理优异的倾向。
丙烯酸树脂所具有的(甲基)丙烯酸基的数量优选每1分子为3以下。(甲基)丙烯酸基的数量为4以上时，官能团数多，因此在短时间内的固化无法充分进行、固化反应率降低(固化的网络急速地进行、有时会有未反应基团残留)。
粘接剂中的热固性树脂的含量相对于粘接剂的整体质量100质量份例如为10～50质量份。热固性树脂的含量为10质量份以下时，存在难以充分地控制固化后的树脂流动的倾向。热固性树脂的含量为50质量份以上时，存在固化物变得过硬而半导体装置的翘曲变大的倾向。
<固化剂>
作为固化剂，例如可举出酚醛树脂系固化剂、酸酐系固化剂、胺系固化剂、咪唑系固化剂、膦系固化剂、偶氮化合物、及有机过氧化物。其中，优选咪唑系固化剂。
作为酚醛树脂系固化剂，只要在分子内具有2个以上的酚性羟基则没有特别限制，例如可以使用苯酚酚醛清漆、甲酚酚醛清漆、苯酚芳烷基树脂、甲酚萘酚甲醛缩聚物、三苯基甲烷型多官能苯酚及各种多官能酚醛树脂。它们可以单独使用或以2种以上的混合物形式使用。
酚醛树脂系固化剂与热固性树脂的当量比(酚性羟基/环氧基、摩尔比)从良好的固化性、粘接性及保存稳定性的观点出发，优选为0.3～1.5，更优选为0.4～1.0，进一步优选为0.5～1.0。当量比为0.3以上时，存在固化性提高、粘接力提高的倾向，为1.5以下时，未反应的酚性羟基不会过量残留，具有吸水率被抑制得较低、绝缘可靠性提高的倾向。
作为酸酐系固化剂，例如可以使用甲基环己烷四羧酸二酐、偏苯三酸酐、均苯四甲酸酐、二苯甲酮四羧酸二酐及乙二醇双偏苯三酸酐酯。它们可以单独使用或以2种以上的混合物形式使用。
酸酐系固化剂与热固性树脂的当量比(酸酐基/环氧基、摩尔比)从良好的固化性、粘接性及保存稳定性的观点出发，优选为0.3～1.5，更优选为0.4～1.0，进一步优选为0.5～1.0。当量比为0.3以上时，存在固化性提高、粘接力提高的倾向，为1.5以下时，未反应的酸酐不会过量残留，存在吸水率被抑制得较低、绝缘可靠性提高的倾向。
作为胺系固化剂，例如可以使用双氰胺。
胺系固化剂与热固性树脂的当量比(胺/环氧基、摩尔比)从良好的固化性、粘接性及保存稳定性的观点出发，优选为0.3～1.5，更优选为0.4～1.0，进一步优选为0.5～1.0。当量比为0.3以上时，存在固化性提高、粘接力提高的倾向，为1.5以下时，存在未反应的胺不会过量残留、绝缘可靠性提高的倾向。
作为咪唑系固化剂，例如可举出2-苯基咪唑、2-苯基-4-甲基咪唑、1-苄基-2-甲基咪唑、1-苄基-2-苯基咪唑、1-氰基乙基-2-十一烷基咪唑、1-氰基-2-苯基咪唑、1-氰基乙基-2-十一烷基咪唑偏苯三酸、1-氰基乙基-2-苯基咪唑鎓偏苯三酸、2,4-二氨基-6-[2’-甲基咪唑基-(1’)]-乙基-均三嗪、2,4-二氨基-6-[2’-十一烷基咪唑基-(1’)]-乙基-均三嗪、2,4-二氨基-6-[2’-乙基-4’-甲基咪唑基-(1’)]-乙基-均三嗪、2,4-二氨基-6-[2’-甲基咪唑基-(1’)]-乙基-均三嗪三聚异氰酸加成物、2-苯基咪唑基三聚异氰酸加成物、2-苯基-4,5-二羟基甲基咪唑、2-苯基-4-甲基-5-羟基甲基咪唑、以及环氧树脂与咪唑类的加成物。其中，从优异的固化性、保存稳定性和连接可靠性的观点出发，优选1-氰基乙基-2-十一烷基咪唑、1-氰基-2-苯基咪唑、1-氰基乙基-2-十一烷基咪唑偏苯三酸、1-氰基乙基-2-苯基咪唑鎓偏苯三酸、2,4-二氨基-6-[2’-甲基咪唑基-(1’)]-乙基-均三嗪、2,4-二氨基-6-[2’-乙基-4’-甲基咪唑基-(1’)]-乙基-均三嗪、2,4-二氨基-6-[2’-甲基咪唑基-(1’)]-乙基-均三嗪三聚异氰酸加成物、2-苯基咪唑基三聚异氰酸加成物、2-苯基-4,5-二羟基甲基咪唑、及2-苯基-4-甲基-5-羟基甲基咪唑。它们可以单独使用或者将2种以上组合使用。另外，也可以将它们制成微胶囊化的潜在性固化剂。
咪唑系固化剂的含量相对于热固性树脂100质量份，优选为0.1～20质量份，更优选为0.1～10质量份。咪唑系固化剂的含量为0.1质量份以上时，存在固化性提高的倾向，为20质量份以下时，在形成金属接合之前粘接剂不会固化，存在不易发生连接不良的倾向。
作为膦系固化剂，例如可举出三苯基膦、四苯基鏻四苯基硼酸酯、四苯基鏻四(4-甲基苯基)硼酸酯及四苯基鏻(4-氟苯基)硼酸酯。
膦系固化剂的含量相对于热固性树脂100质量份，优选为0.1～10质量份，更优选为0.1～5质量份。膦系固化剂的含量为0.1质量份以上时，存在固化性提高的倾向，为10质量份以下时，在形成金属接合之前粘接剂不会固化，存在不易发生连接不良的倾向。
酚醛树脂系固化剂、酸酐系固化剂和胺系固化剂可以分别单独使用1种或以2种以上的混合物形式使用。咪唑系固化剂和膦系固化剂可以分别单独使用，也可以与酚醛树脂系固化剂、酸酐系固化剂或胺类固化剂一起使用。
作为有机过氧化物，例如可举出酮过氧化物、过氧化缩酮、氢过氧化物、二烷基过氧化物、二酰基过氧化物、过氧化二碳酸酯、过氧化酯等。从保存稳定性的观点出发，优选氢过氧化物、二烷基过氧化物、过氧化酯。此外，从耐热性的观点出发，优选氢过氧化物、二烷基过氧化物。它们可以单独使用或以2种以上的混合物形式使用。
有机过氧化物的含量相对于丙烯酸树脂，优选为0.5～10质量％，更优选为1～5质量％。在有机过氧化物的含量小于0.5质量％的情况下，存在固化不易充分进行的倾向。有机过氧化物的含量超过10质量％时，固化急剧地进行，反应点增多，因此存在分子链变短、未反应基团残留、可靠性降低的倾向。
与环氧树脂或丙烯酸树脂组合的固化剂只要固化进行则没有特别限制。从操作性、保存稳定性、固化性的观点出发，与环氧树脂组合的固化剂优选酚醛树脂系固化剂和咪唑系固化剂的组合、酸酐系固化剂和咪唑系固化剂的组合、胺系固化剂和咪唑系固化剂的组合、或者单独使用咪唑系固化剂。若在短时间内连接，则生产率提高，因此更优选单独使用快速固化性优异的咪唑系固化剂。若在短时间内固化，则能够抑制低分子成分等挥发成分，因此也能够抑制空隙产生。另外，从操作性、保存稳定性的观点出发，与丙烯酸树脂组合的固化剂优选有机过氧化物。
<重均分子量为10000以上的高分子成分>
重均分子量为10000以上的高分子成分可举出环氧树脂、苯氧树脂、聚酰亚胺树脂、聚酰胺树脂、聚碳二亚胺树脂、氰酸酯树脂、丙烯酸树脂、聚酯树脂、聚乙烯树脂、聚醚砜树脂、聚醚酰亚胺树脂、聚乙烯醇缩醛树脂、聚氨酯树脂、丙烯酸橡胶等，其中，优选耐热性和膜形成性优异的环氧树脂、苯氧树脂、聚酰亚胺树脂、丙烯酸树脂、丙烯酸橡胶、氰酸酯树脂、聚碳二亚胺树脂等，进一步更优选耐热性、膜形成性优异的环氧树脂、苯氧树脂、聚酰亚胺树脂、丙烯酸树脂、丙烯酸橡胶。这些高分子成分可以单独使用或以2种以上的混合物或共聚物形式使用。重均分子量为10000以上的高分子成分可以是与固化剂反应的热固性树脂。
高分子成分与上述环氧树脂的质量比没有特别限制。为了保持粘接剂为膜状的形态，环氧树脂与高分子成分的质量比优选为0.01～5、0.05～4、或0.1～3。该质量比小于0.01时，可能固化性降低、粘接力降低。该质量比大于5时，可能膜形成性降低。
对高分子成分与丙烯酸树脂的质量比没有特别限制。丙烯酸树脂与高分子成分的质量比优选为0.01～10，更优选为0.05～5，进一步优选为0.1～5。该质量比小于0.01时，可能固化性降低、粘接力降低。该质量比大于10时，可能膜形成性降低。
从粘接剂对基板或半导体芯片的粘贴性优异的观点出发，高分子成分的玻璃化转变温度(Tg)优选为120℃以下，更优选为100℃以下，进一步优选为85℃以下。高分子成分的Tg超过120℃时，难以通过粘接剂填埋半导体芯片的凸块、形成于基板的电极及布线图案等的凹凸，因此有空隙抑制的效果相对变小的可能。此处的Tg是使用DSC(株式会社PerkinElmer制、DSC-7型)，在样品量为10mg、升温速度为10℃/分钟、空气气氛下的条件下测定的Tg。
高分子成分的重均分子量为10000以上。为了单独显示良好的膜形成性，高分子成分的重均分子量优选为30000以上，更优选为40000以上，进一步优选为50000以上。需要说明的是，本说明书中，重均分子量是指通过凝胶渗透色谱(GPC)测定的标准聚苯乙烯换算的值。
粘接剂可以含有助熔剂成分、即显示助熔活性(除去氧化物和杂质的活性)的化合物即助熔活化剂。作为助熔活化剂，可举出如咪唑类和胺类那样具有非共价电子对的含氮化合物、羧酸类、酚类以及醇类。与醇等相比，有机酸更强地表现出助熔活性，连接性提高。
为了控制粘度及固化物的物性、以及为了抑制将半导体芯片彼此或半导体芯片与基板连接时的空隙的产生及吸湿率，也可以在粘接剂中配合填料。作为绝缘性无机填料，例如可举出玻璃、二氧化硅、氧化铝、氧化钛、炭黑、云母、氮化硼等。其中，优选二氧化硅、氧化铝、氧化钛、氮化硼，更优选二氧化硅、氧化铝、氮化硼。作为晶须，可举出硼酸铝、钛酸铝、氧化锌、硅酸钙、硫酸镁、氮化硼等。作为树脂填料，可以使用聚氨酯、聚酰亚胺、甲基丙烯酸甲酯树脂、甲基丙烯酸甲酯-丁二烯-苯乙烯共聚树脂(MBS)等。这些填料和晶须可以单独使用或以2种以上的混合物形式使用。填料的形状、粒径和配合量没有特别限制。
树脂填料与无机填料相比，能够在260℃等的高温下赋予柔软性，因此适于提高耐回流性。另外，由于赋予柔软性，对膜形成性提高也具有效果。
从绝缘可靠性的观点出发，填料优选为绝缘性。优选不含有银填料、焊锡填料等导电性的金属填料的半导体粘接剂。
从分散性和粘接力提高的观点出发，优选表面处理填料。作为表面处理，可举出缩水甘油基系(环氧系)、胺系、苯基系、苯基氨基系、(甲基)丙烯酸系、乙烯基系。从分散性、流动性、粘接力的观点出发，优选缩水甘油基系、苯基氨基系、(甲基)丙烯酸系。从保存稳定性的观点出发，更优选苯基系、丙烯酸系、(甲基)丙烯酸系。从表面处理的容易性出发，优选硅烷处理(环氧硅烷系、氨基硅烷系、丙烯酸硅烷系等)。
这些填料和晶须可以单独使用或以2种以上的混合物形式使用。填料的形状、粒径和配合量没有特别限制。另外，也可以通过表面处理来适当调整物性。
从防止倒装片连接时的咬入的观点出发，填料的平均粒径优选为1.5μm以下，从视认性和透明性的观点出发，进一步优选为1.0μm以下。
填料的含量以粘接剂的固体成分质量(除溶剂以外的成分的质量)为基准计，优选为30～90质量％，更优选为40～80质量％。填料的含量低于30质量％时，散热性低，另外，存在空隙产生、吸湿率变大的倾向。填料的含量超过90质量％时，粘接剂的粘度增高，存在发生流动性降低、填料向连接部咬入(trapping)、连接可靠性降低的倾向。
粘接剂还可以含有离子捕获剂、抗氧化剂、硅烷偶联剂、钛偶联剂、流平剂。它们可以单独使用1种，也可以组合使用2种以上。关于它们的配合量，可以适当调整以表现出各添加剂的效果。
粘接剂优选为膜状。为膜状时，生产率提高。膜状粘接剂(膜状)的制作方法如下所示。
将热固性树脂、固化剂、高分子成分、填料、其它添加剂等加入到有机溶剂中，通过搅拌混合、混炼等使其溶解或分散，制备树脂清漆。使用刮刀涂布机、辊涂机或敷料器、模涂机、逗号涂布机在实施了脱模处理的基材膜上涂布树脂清漆，然后通过加热使有机溶剂减少，在基材膜上形成膜状粘接剂。另外，也可以在通过加热使有机溶剂减少之前，将树脂清漆旋涂在晶片等上而形成膜，然后通过进行溶剂干燥的方法，在晶片上形成膜状粘接剂。
作为基材膜，只要具有能够耐受使有机溶剂挥发时的加热条件的耐热性则没有特别限制，可例示出聚酯膜、聚丙烯膜、聚对苯二甲酸乙二醇酯膜、聚酰亚胺膜、聚醚酰亚胺膜、聚醚萘二甲酸乙二醇酯膜、甲基戊烯膜等。基材膜不限于由这些膜构成的单层膜，也可以是由2种以上的材料构成的多层膜。
关于使有机溶剂从涂布后的树脂清漆挥发时的条件，具体而言优选进行50～200℃、0.1～90分钟的加热。只有对安装后的空隙或粘度调节没有影响即可，优选为有机溶剂挥发至1.5％以下的条件。
实施例
以下，列举实施例进一步具体地说明本发明。但是，本发明并不限定于这些实施例。
(1)膜状粘接剂
制作具有表1所示的组成的膜状粘接剂。
表1
表中的各原材料的详细情况如下所述。
(i)热固性树脂(重均分子量(Mw)小于10000)
环氧树脂
EP1032H60：含有三苯酚甲烷骨架的多官能固态环氧树脂(三菱化学株式会社制、重均分子量：800～2000)
YL983U：双酚F型液态环氧树脂(三菱化学株式会社制、分子量：约336)
YL7175-1000：可挠性半固态状环氧树脂(三菱化学株式会社制、重均分子量：1000～5000)
(ii)固化剂
2MAOK-PW：2,4-二氨基-6-[2’-(甲基咪唑基-(1’)]-乙基-均三嗪三聚异氰酸加成物(四国化成株式会社制)
(iii)重均分子量(Mw)为10000以上的高分子成分
ZX 1356-2：苯氧树脂(东都化成株式会社、玻璃化转变温度：约71℃、重均分子量：约63000)
(iv)助熔剂(羧酸)
2-甲基戊二酸(Aldrich公司制、熔点：约77℃)
(v)填料
无机填料
SE2050：二氧化硅填料(株式会社Admatechs制、平均粒径为0.5μm)
YA050C-SP：苯基表面处理纳米二氧化硅填料(株式会社Admatechs、平均粒径：约50nm)
树脂填料
EXL-2655：有机填料(Rohm&Haas Japan株式会社制、核壳型有机微粒)
(vi)添加材料
FCA107：固态硅烷醇(Toray Dow Corning株式会社制、重均分子量：约3000)
(2)半导体装置的制作
(预压接工序)
将上述制作的膜状粘接剂切成8mm见方、厚0.045mm的尺寸，将其粘贴到半导体芯片(10mm、厚度为0.1mm厚、连接部金属：Au、产品名：WALTS-TEG IP80、株式会社Waltz制)上。然后，用倒装片接合机(FCB3、Panasonic株式会社制)对带有焊锡凸块的半导体芯片(芯片尺寸：7.3mm×7.3mm，厚度为0.05mm、凸块(连接部)高度：约45μm(铜柱与焊锡的合计)、凸块数：1048针、间距为80μm、产品名：WALTS-TEG CC80、株式会社Waltz制)进行加热及加压，由此进行预压接。预压接的条件为130℃、75N、2秒。
(正式压接工序)
通过在以下条件下对预压接后的层叠体(预压接体)进行加热及加压，将半导体芯片的连接部彼此接合，制作连接评价用的样品。
(实施例1)
·装置：加压式回流装置(VSU28、株式会社Shinapex制)
·加热温度/时间：以170℃/5分钟、260℃/5分钟的顺序加热
·压力：0.4MPa(气压)
(实施例2)
·装置：加压式回流装置(VSU28、株式会社Shinapex制)
·加热温度/时间：260度/5分钟
·压力：0.4MPa(气压)
(比较例1)
·装置：烘箱(DKN402、Yamato科学株式会社制)
·加热温度/时间：以170度/5分钟、260度/5分钟的顺序加热
·压力：大气压
(比较例2)
·装置：烘箱(DKN402、Yamato科学株式会社制)
·加热温度/时间：260度/5分钟
·压力：大气压
(2)连接评价
关于正式压接后的上述样品，使用万用表(R6871E、株式会社ADC制)测定能否进行初始导通。将外围部分的内周的初始连接电阻值为45Ω以下、外周的初始连接电阻值为85Ω以下的样品评价为“A”，将比其高的电阻值或未连接的样品评价为“B”。
(3)空隙评价
利用超声波影像诊断装置(Insight-300、Insight株式会社制)拍摄正式压接后的上述样品的外观图像。从得到的图像用扫描仪(GT-9300UF、SEIKO EPSON株式会社制)获得芯片间的粘接剂层的图像。在获得的图像中，使用图像处理软件(Adobe Photoshop(商品名))通过色调校正、黑白转化来识别空隙部分，通过直方图计算空隙部分所占的比例。将包含空隙部分的粘接层整体的面积记为100面积％。将空隙的面积比例为5％以下的评价为“A”、将空隙的面积比例多于55％的情况评价为“B”。将评价结果示于表2。
表2
通过在正式压接时伴随利用气压进行加压的本发明的制造方法，确认能够同时兼顾抑制空隙和确保连接。
符号说明
1 半导体芯片
2 基板
10 半导体芯片主体
15、16 布线
20 基板主体
30、32、33 凸块
34 贯通电极
40 粘接剂层
50 内插件主体
100、200、300、400、500 半导体装置

Claims (6)

1.一种半导体装置的制造方法，其具备下述工序：
通过粘接剂将具有连接部的第一部件与具有连接部的第二部件在比所述第一部件的连接部的熔点及所述第二部件的连接部的熔点更低的温度下进行预压接，从而得到所述第一部件的连接部与所述第二部件的连接部相对配置的预压接体的工序，和
将所述预压接体在利用气压进行加压的同时加热到所述第一部件的连接部或所述第二部件的连接部中的至少一个的熔点以上的温度，由此将相对配置的所述连接部彼此以电连接的方式进行接合的工序；
其中，所述第一部件为半导体芯片或半导体晶片，所述第二部件为布线电路基板、半导体芯片或半导体晶片。
2.根据权利要求1所述的半导体装置的制造方法，其中，
所述粘接剂含有重均分子量小于10000的热固化性树脂及其固化剂。
3.根据权利要求2所述的半导体装置的制造方法，其中，
所述粘接剂还含有重均分子量为10000以上的高分子成分。
4.根据权利要求3所述的半导体装置的制造方法，其中，
所述高分子成分的重均分子量为30000以上，所述高分子成分的玻璃化转变温度为100℃以下。
5.根据权利要求1～4中任一项所述的半导体装置的制造方法，其中，
所述粘接剂是膜状粘接剂。
6.一种半导体装置，其是通过权利要求1～5中任一项所述的制造方法得到的。
CN201880025917.3A 2017-04-21 2018-04-20 半导体装置及其制造方法 Pending CN110582840A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017084658 2017-04-21
JP2017-084658 2017-04-21
PCT/JP2018/016280 WO2018194156A1 (ja) 2017-04-21 2018-04-20 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
CN110582840A true CN110582840A (zh) 2019-12-17

Family

ID=63855780

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880025917.3A Pending CN110582840A (zh) 2017-04-21 2018-04-20 半导体装置及其制造方法

Country Status (5)

Country Link
JP (2) JPWO2018194156A1 (zh)
KR (2) KR20230133407A (zh)
CN (1) CN110582840A (zh)
TW (1) TWI799412B (zh)
WO (1) WO2018194156A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022078574A (ja) * 2020-11-13 2022-05-25 昭和電工マテリアルズ株式会社 半導体装置の製造方法及びこれに用いられる接着剤

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012074636A (ja) * 2010-09-29 2012-04-12 Sumitomo Bakelite Co Ltd 接合方法、半導体装置、多層回路基板および電子部品
JP2013222859A (ja) * 2012-04-17 2013-10-28 Sumitomo Bakelite Co Ltd 積層体の製造方法
JP2017045891A (ja) * 2015-08-27 2017-03-02 日立化成株式会社 半導体装置及びそれを製造する方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4083601B2 (ja) * 2003-03-10 2008-04-30 住友ベークライト株式会社 接着フィルムおよびこれを用いた半導体パッケージならびに半導体装置
JP5217260B2 (ja) 2007-04-27 2013-06-19 住友ベークライト株式会社 半導体ウエハーの接合方法および半導体装置の製造方法
JP2009010057A (ja) * 2007-06-27 2009-01-15 Toray Ind Inc 電子素子の実装方法
JP5130939B2 (ja) * 2008-02-13 2013-01-30 東レ株式会社 半導体用接着組成物およびそれを用いた半導体装置の製造方法
JP5830847B2 (ja) * 2010-10-21 2015-12-09 富士通株式会社 半導体装置の製造方法及び接合方法
TW201330217A (zh) * 2011-11-11 2013-07-16 Sumitomo Bakelite Co 半導體裝置之製造方法
JP5527395B2 (ja) * 2011-12-16 2014-06-18 日立化成株式会社 接着剤組成物、接着シート及び接続構造体
JP5838903B2 (ja) * 2012-04-17 2016-01-06 住友ベークライト株式会社 積層体の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012074636A (ja) * 2010-09-29 2012-04-12 Sumitomo Bakelite Co Ltd 接合方法、半導体装置、多層回路基板および電子部品
JP2013222859A (ja) * 2012-04-17 2013-10-28 Sumitomo Bakelite Co Ltd 積層体の製造方法
JP2017045891A (ja) * 2015-08-27 2017-03-02 日立化成株式会社 半導体装置及びそれを製造する方法

Also Published As

Publication number Publication date
TWI799412B (zh) 2023-04-21
KR20230133407A (ko) 2023-09-19
KR20190142333A (ko) 2019-12-26
TW201843751A (zh) 2018-12-16
JPWO2018194156A1 (ja) 2020-02-27
JP2024023787A (ja) 2024-02-21
WO2018194156A1 (ja) 2018-10-25

Similar Documents

Publication Publication Date Title
CN108352333B (zh) 半导体用粘接剂、半导体装置以及制造该半导体装置的方法
CN109075088B (zh) 半导体装置的制造方法
JP2017220519A (ja) 半導体装置の製造方法
JP2017045891A (ja) 半導体装置及びそれを製造する方法
JP2024023787A (ja) 半導体装置の製造方法
JP6544146B2 (ja) 半導体装置及びそれを製造する方法
KR102455212B1 (ko) 반도체 장치, 반도체 장치의 제조 방법 및 접착제
JP6859708B2 (ja) 半導体装置を製造する方法
TWI820200B (zh) 半導體裝置及其製造方法
JP7172167B2 (ja) 半導体装置の製造方法、及びそれに用いられる半導体用接着剤
JP7547876B2 (ja) 半導体装置の製造方法
JP2019125691A (ja) 半導体装置の製造方法及び半導体用接着剤
JP7238453B2 (ja) 半導体用接着剤
WO2022102181A1 (ja) 半導体装置の製造方法及びこれに用いられる接着剤
WO2022024648A1 (ja) 半導体装置を製造する方法、及びフィルム状接着剤
JP2017162927A (ja) 半導体装置を製造する方法
JP2019160839A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: Tokyo

Applicant after: Lishennoco Co.,Ltd.

Address before: Tokyo

Applicant before: HITACHI CHEMICAL Co.,Ltd.

CB02 Change of applicant information