JPWO2018194156A1 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JPWO2018194156A1
JPWO2018194156A1 JP2019513700A JP2019513700A JPWO2018194156A1 JP WO2018194156 A1 JPWO2018194156 A1 JP WO2018194156A1 JP 2019513700 A JP2019513700 A JP 2019513700A JP 2019513700 A JP2019513700 A JP 2019513700A JP WO2018194156 A1 JPWO2018194156 A1 JP WO2018194156A1
Authority
JP
Japan
Prior art keywords
adhesive
semiconductor chip
semiconductor
connection portion
connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019513700A
Other languages
English (en)
Inventor
一尊 本田
一尊 本田
慎 佐藤
慎 佐藤
恵子 上野
恵子 上野
裕太 小関
裕太 小関
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Corporation
Showa Denko Materials Co Ltd
Original Assignee
Resonac Corporation
Hitachi Chemical Co Ltd
Showa Denko Materials Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Resonac Corporation, Hitachi Chemical Co Ltd, Showa Denko Materials Co Ltd filed Critical Resonac Corporation
Publication of JPWO2018194156A1 publication Critical patent/JPWO2018194156A1/ja
Priority to JP2023215945A priority Critical patent/JP2024023787A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52Mounting semiconductor bodies in containers
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00Soldering, e.g. brazing, or unsoldering
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09JADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J201/00Adhesives based on unspecified macromolecular compounds
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09JADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J5/00Adhesive processes in general; Adhesive processes not provided for elsewhere, e.g. relating to primers
    • C09J5/06Adhesive processes in general; Adhesive processes not provided for elsewhere, e.g. relating to primers involving heating of the applied adhesive
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09JADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00Adhesives in the form of films or foils
    • C09J7/10Adhesives in the form of films or foils without carriers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16135Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32135Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Wire Bonding (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Adhesive Tapes (AREA)

Abstract

接続部を有する第一の部材と接続部を有する第二の部材とを、接着剤を介して、第一の部材の接続部の融点及び第二の部材の接続部の融点よりも低い温度で仮圧着することによって、第一の部材の接続部と第二の部材の接続部とが対向配置されている仮圧着体を得る工程と、仮圧着体を、気圧によって加圧しながら、第一の部材の接続部又は第二の部材の接続部のうち少なくとも一方の融点以上の温度に加熱し、それによって対向配置された接続部同士を電気的に接続されるように接合する工程と、を備え、第一の部材が半導体チップ又は半導体ウエハで、第二の部材が配線回路基板、半導体チップ又は半導体ウエハである、半導体装置の製造方法。

Description

本発明は、半導体装置及びその製造方法に関する。
従来、半導体チップと基板を接続する際には、金ワイヤ等の金属細線を用いるワイヤーボンディング方式が広く適用されてきた。
近年、半導体装置に対する高機能、高集積、高速化等の要求に対応するため、半導体チップ又は基板にバンプと呼ばれる導電性突起を形成して、半導体チップと基板間で直接接続するフリップチップ接続方式(FC接続方式)が広まりつつある。
フリップチップ接続方式としては、はんだ、スズ、金、銀、銅等を用いて接続部を金属接合させる方法、超音波振動を印加して接続部を金属接合させる方法、樹脂の収縮力によって機械的接触を保持する方法などが知られている。接続部の信頼性の観点から、はんだ、スズ、金、銀、銅等を用いて接続部を金属接合させる方法が一般的である。
例えば、半導体チップと基板間の接続においては、BGA(Ball Grid Array)、CSP(Chip Size Package)等に盛んに用いられているCOB(Chip On Board)型の接続方式もFC接続方式である。
CPU、MPU等に用いられるエリアアレイ型の半導体パッケージでは、高機能化が強く要求される。そのため、チップの大型化、ピン(バンプ、配線)数の増加、ピッチ及びギャップの高密度化の傾向がある。
FC接続方式は半導体チップ上にバンプ又は配線を形成して、半導体チップ間で接続するCOC(Chip On Chip)型接続方式にも広く用いられている。
また、上述した接続方式を多段化したチップスタック型パッケージ、POP(Package On Package)、TSV(Through−Silicon Via)等のパッケージも広く普及し始めている。これらの技術は、半導体チップを平面状でなく立体的に配置することでパッケージを小さくできることから、半導体装置のさらなる小型化、薄型化、高機能化を追求できる。
これらは半導体の性能向上及びノイズ低減、実装面積の削減、省電力化にも有効であり、次世代の半導体配線技術として注目されている。
また、生産性向上の観点から、ウエハ上に半導体チップを接続した後に個片化し、半導体パッケージを作製するCOW(Chip On Wafer)、ウエハ同士を圧着した後に個片化して半導体パッケージを作製するWOW(Wafer On Wafer)も注目されている(例えば、特許文献1参照)。
さらに、ウエハ上又はマップ基板にチップを位置合わせして複数仮圧着し、複数のチップを一括に圧着して接続を確保するギャングボンディング方式も生産性向上の観点から注目されている。
上述したフリップチップ接続方式のパッケージの組立では、まず、ダイシングしたウエハから半導体チップ又は半導体接着剤が供給された半導体チップをコレットでピックアップし、コレットを介して圧着ツールに供給する。次に、チップ−チップ又はチップ−基板の位置合わせを行い、これらを圧着する。圧着の際、金属結合が形成されるように、どちらかの一方又は両方の接続部の金属が融点以上に達するように圧着ツールの温度を上昇させる。その後、高温になった圧着ツールを冷却してから、再び半導体チップを圧着ツールでピックアップする。半導体チップ上に半導体接着剤が供給されている場合、圧着ツールは、半導体チップの半導体接着剤が供給された面(接続される面)の反対面を吸着し、半導体チップをピックアップする。この場合、圧着ツールを、接続部の金属が溶融する高温から、半導体接着剤が供給された半導体チップをピックアップ可能な低温まで冷却する必要がある。
特開2008−294382号公報
接続部の金属の融点以上の加熱によって接続を確保するフリップチップ接続方式では、圧着直後の圧着ツールは高温(はんだであれば、例えば240℃以上)である。高温の圧着ツールを冷却せずに半導体チップをコレットからピックアップすると、圧着ツールの熱がコレットに転写して、コレット自体の温度が上昇して不具合が生じ、生産性が低下する。
半導体接着剤が供給されている半導体チップでは、圧着ツールの熱がコレットに転写することで、半導体接着剤の温度が上昇して粘性が発現すると、半導体接着剤がコレットに付着し、生産性が低下する。半導体チップのみの場合でも、コレットが高温化すると、ダイシングテープから個片化された半導体チップをピックアップする際に、ダイシングテープにコレットを経由して熱が伝わり、ピックアップ性が低下し、生産性が低下する。
接続部の金属の融点より低温で仮圧着する工程と、金属の融点以上で加熱処理する工程とを分けることによって、上記のような問題を回避できると考えられる。しかし、この方法の場合、仮圧着の工程で発生したボイドが除去されず、このことが信頼性の低下を招く可能性があることが、本発明者らの検討により明らかとなった。
そこで本発明の一側面の目的は、ボイド抑制と接続確保の両立が可能な、半導体装置の製造方法を提供することにある。
本発明の一側面は、上述した課題を解決するためのものであり、接続部を有する第一の部材と接続部を有する第二の部材とを、接着剤を介して、第一の部材の接続部の融点及び第二の部材の接続部の融点よりも低い温度で仮圧着することによって、第一の部材の接続部と第二の部材の接続部とが対向配置されている仮圧着体を得る工程と、仮圧着体を、気圧によって加圧しながら、第一の部材の接続部又は第二の部材の接続部のうち少なくとも一方の融点以上の温度に加熱し、それによって対向配置された接続部同士を電気的に接続されるように接合する工程と、を備える、半導体装置の製造方法を提供する。第一の部材が半導体チップ又は半導体ウエハで、第二の部材が配線回路基板、半導体チップ又は半導体ウエハである。
ピックアップされた半導体チップ等の第一の部材の低温での仮圧着の工程と、対向配置された接続部同士を電気的に接続されるように接合する本圧着の工程とを別々に行うことで、圧着ツールの冷却時間及び冷却工程を省くことができ、仮圧着の工程を設けない場合よりも生産性が向上する。さらに、気圧によって加圧しながら本圧着を行うことで、仮圧着後に接着剤中に残存するボイドを効率的に除去することができる。
接着剤が、重量平均分子量10000未満の熱硬化性樹脂、及びその硬化剤を含有していてもよい。接着剤が、重量平均分子量10000以上の高分子成分を更に含有していてもよい。高分子成分の重量平均分子量が30000以上であってもよい。高分子成分のガラス転移温度が100℃以下であってもよい。接着剤がフィルム状接着剤であってもよい。
本発明の一側面によれば、ボイド抑制と接続確保の両立が可能な、半導体装置の製造方法が提供される。また、本発明の方法は、多数の高信頼性の半導体装置を短時間で製造できる点でも優れる。
半導体装置の一実施形態を示す断面図である。 半導体装置の一実施形態を示す断面図である。 半導体装置の一実施形態を示す断面図である。
以下、本発明のいくつかの実施形態について詳細に説明する。ただし、本発明は以下の実施形態に限定されるものではない。
(半導体装置)
図1、図2及び図3は、それぞれ、後述する実施形態に係る方法によって製造され得る半導体装置の一実施形態を示す断面図である。
図1は、半導体チップ及び基板のCOB型の接続態様を示す模式断面図である。図1の(a)に示す半導体装置100は、半導体チップ1及び基板2(配線回路基板)と、これらの間に介在する接着剤層40とを備える。半導体装置100の場合、半導体チップ1は、半導体チップ本体10と、半導体チップ本体10の基板2側の面上に配置された配線15と、配線15上に配置された接続部としてのバンプ30とを有する。基板2は、基板本体20と、基板本体20の半導体チップ1側の面上に配置された接続部としての配線16とを有する。半導体チップ1のバンプ30と、基板2の配線16とは、金属接合によって電気的に接続されている。半導体チップ1及び基板2は、配線16及びバンプ30によりフリップチップ接続されている。配線15,16及びバンプ30は、接着剤層40によって封止されることで、外部環境から遮断されている。
図1の(b)に示す半導体装置200は、半導体チップ1と、基板2と、これらの間に介在する接着剤層40とを備える。半導体装置200の場合、半導体チップ1は、接続部として、半導体チップ1の基板2側の面に配置されたバンプ32を有する。基板2は、接続部として、基板本体20の半導体チップ1側の面上に配置されたバンプ33を有する。半導体チップ1のバンプ32と、基板2のバンプ33とは、金属接合によって電気的に接続されている。半導体チップ1及び基板2は、バンプ32,33によりフリップチップ接続されている。バンプ32,33は、接着剤層40によって封止されることで、外部環境から遮断されている。
図2は、半導体チップ同士のCOC型の接続態様を示す。図2の(a)に示す半導体装置300の構成は、2つの半導体チップ1が配線15及びバンプ30を介してフリップチップ接続されている点を除き、半導体装置100と同様である。図2の(b)に示す半導体装置400の構成は、2つの半導体チップ1がバンプ32を介してフリップチップ接続されている点を除き、半導体装置200と同様である。
図1及び図2において、配線15、バンプ32等の接続部は、パッドと呼ばれる金属膜(例えば、金めっき)であってもよく、ポスト電極(例えば、銅ピラー)であってもよい。例えば、図2の(b)において、一方の半導体チップが接続部として銅ピラー及び接続バンプ(はんだ:スズ−銀)を有し、他方の半導体チップが接続部として金めっきを有する態様では、接続部が、接続部の金属材料のうち最も融点が低いはんだの融点以上の温度に達すれば、はんだが溶融して接続部間に金属接合が形成され、接続部間の電気的な接続が可能となる。
半導体チップ本体10としては、特に制限はなく、シリコン、ゲルマニウム等の同一種類の元素から構成される元素半導体、ガリウムヒ素、インジウムリン等の化合物半導体などの各種半導体を用いることができる。
基板2としては、配線回路基板であれば特に制限はなく、ガラスエポキシ、ポリイミド、ポリエステル、セラミック、エポキシ、ビスマレイミドトリアジン等を主な成分とする絶縁基板の表面に形成された金属層の不要な箇所をエッチング除去して配線(配線パターン)が形成された回路基板、上記絶縁基板の表面に金属めっき等によって配線(配線パターン)が形成された回路基板、上記絶縁基板の表面に導電性物質を印刷して配線(配線パターン)が形成された回路基板などを用いることができる。
配線15及び16、バンプ30、バンプ32及び33等の接続部の材質としては、主成分として、金、銀、銅、はんだ(主成分は、例えば、スズ−銀、スズ−鉛、スズ−ビスマス、スズ−銅、スズ−銀−銅)、スズ、ニッケル等が用いられ、単一の成分のみで構成されていてもよく、複数の成分から構成されていてもよい。接続部は、これらの金属が積層された構造を有していてもよい。金属材料のうち、銅、はんだが、比較的安価であり、好ましい。接続信頼性の向上及び反り抑制の観点から、接続部がはんだを含んでいてもよい。
パッドの材質としては、主成分として、金、銀、銅、はんだ(主成分は、例えば、スズ−銀、スズ−鉛、スズ−ビスマス、スズ−銅、スズ−銀−銅)、スズ、ニッケル等が用いられ、単一の成分のみで構成されていてもよく、複数の成分から構成されていてもよい。パッドは、これらの金属が積層された構造を有していてもよい。接続信頼性の観点から、パッドが金又ははんだを含んでいてもよい。
配線15,16(配線パターン)の表面には、金、銀、銅、はんだ(主成分は、例えば、スズ−銀、スズ−鉛、スズ−ビスマス、スズ−銅)、スズ、ニッケル等を主成分とする金属層が形成されていてもよい。この金属層は単一の成分のみで構成されていてもよく、複数の成分から構成されていてもよい。金属層が複数の金属層が積層された構造を有していてもよい。金属層が、比較的安価な銅又ははんだを含んでいてもよい。接続信頼性の向上及び反り抑制の観点から、金属層が、はんだを含んでいてもよい。
図1又は図2に示すような半導体装置(パッケージ)を積層して、金、銀、銅、はんだ(主成分は、例えば、スズ−銀、スズ−鉛、スズ−ビスマス、スズ−銅、スズ−銀−銅)、スズ、ニッケル等で電気的に接続してもよい。接続するための金属は、比較的安価な銅又ははんだであってもよい。例えば、TSV技術で見られるような、接着剤層を半導体チップ間に介して、フリップチップ接続又は積層し、半導体チップを貫通する孔を形成し、パターン面の電極とつなげてもよい。
図3は、半導体装置の他の実施形態(半導体チップ積層型の態様(TSV))を示す断面図である。図3に示す半導体装置500では、基板としてのインターポーザー本体50上に形成された配線15が半導体チップ1のバンプ30と接続されることにより、半導体チップ1とインターポーザー5とがフリップチップ接続されている。半導体チップ1とインターポーザー5との間には接着剤層40が介在している。上記半導体チップ1におけるインターポーザー5と反対側の表面上に、配線15、バンプ30及び接着剤層40を介して半導体チップ1が繰り返し積層されている。半導体チップ1の表裏におけるパターン面の配線15は、半導体チップ本体10の内部を貫通する孔内に充填された貫通電極34により互いに接続されている。貫通電極34の材質としては、銅、アルミニウム等を用いることができる。
このようなTSV技術により、通常は使用されない半導体チップの裏面からも信号を取得することができる。更には、半導体チップ1内に貫通電極34を垂直に通すため、対向する半導体チップ1間、並びに、半導体チップ1及びインターポーザー5間の距離を短くし、柔軟な接続が可能である。接着剤層は、このようなTSV技術において、対向する半導体チップ1間、並びに、半導体チップ1及びインターポーザー5間の封止材料として適用することができる。
(半導体装置の製造方法)
半導体装置の製造方法の一実施形態は、接続部を有する第一の部材と接続部を有する第二の部材とを、接着剤を介して、第一の部材の接続部の融点及び第二の部材の接続部の融点よりも低い温度で仮圧着することによって、第一の部材の接続部と第二の部材の接続部とが対向配置されている仮圧着体を得る第一工程(仮圧着工程)と、仮圧着体を、気圧によって加圧しながら、対向配置された接続部の融点以上の温度に加熱し、それによって対向配置された接続部同士を電気的に接続されるように接合する第二工程(本圧着工程)と、を含む。第一の部材は、半導体チップ又は半導体ウエハであり、第二の部材は、配線回路基板、半導体チップ又は半導体ウエハである。
仮圧着工程では、例えば、ダイシングテープ上で個片化された半導体チップをピックアップして、圧着機の圧着ツール(圧着ヘッド)に吸着させ、配線回路基板、他の半導体チップ又は半導体ウエハに仮圧着する。または、半導体ウエハを他の半導体ウエハに仮圧着してもよい。
仮圧着の前に、例えば、第一の部材としての半導体チップ又は半導体ウエハ上にフィルム状接着剤を貼付する。貼付は加熱プレス、ロールラミネート、真空ラミネート等によって行うことができる。貼付されるフィルム状接着剤の面積及び厚みは、半導体チップ又は基板のサイズ、接続部(バンプ)の高さ等によって適宜設定される。フィルム状接着剤を半導体チップに貼付してもよいし、フィルム状接着剤が貼付された半導体ウエハをダイシングした後、これを半導体チップに個片化してもよい。
仮圧着工程では、接続部同士を電気的に接続するために位置あわせが必要である。そのため、一般的にはフリップチップボンダー等の圧着機が使用される。
仮圧着のために圧着ツールが半導体チップをピックアップする際に、半導体チップ上の半導体接着剤等に熱が転写しないように、圧着ツールが低温であることが好ましい。一方、仮圧着時には、接着剤の流動性を高めて、巻き込まれたボイドを効率的に排除できるように、半導体チップが高温に加熱されることが好ましい。ただし、接着剤の反応開始温度よりも低温の加熱が好ましい。冷却時間を短縮するため、半導体チップをピックアップする際の圧着ツールの温度と、仮圧着の際の圧着ツールの温度との差は、小さい方が好ましい。この温度差は、100℃以下が好ましく、60℃以下がより好ましく、実質的に0℃であることがさらに好ましい。温度差が100℃以上であると、圧着ツールの冷却に時間がかかるため生産性が低下する傾向がある。接着剤の反応開始温度とはDSC(株式会社パーキンエルマー製、DSC−Pyirs1)を用いて、サンプル量10mg、昇温速度10℃/分、空気又は窒素雰囲気の条件で測定したときのオンセット温度をいう。
仮圧着のために加えられる荷重は、接続部(バンプ)の数、接続部(バンプ)の高さばらつきの吸収、接続部(バンプ)の変形量等の制御を考慮して適宜設定される。仮圧着後に、対向する接続部同士が接触していることが好ましい。仮圧着後に接続部同士が接触していると、本圧着において接続部の金属結合が形成しやすく、また、接着剤の噛み込みが少ない傾向がある。仮圧着のための荷重は、ボイドを排除し、接続部の接触のために、大きい方が好ましく、例えば、接続部(例えばバンプ)1個辺り、0.009N〜0.2Nが好ましい。
仮圧着工程は、生産性向上の観点から、短時間であるほど好ましく、例えば、5秒以下、3秒以下、又は2秒以下であってもよい。
仮圧着工程に続く本圧着工程によって、対向する接続部が金属結合によって接合するとともに、通常、接着剤によって接続部間の空隙が充てんされる。本圧着工程は、接続部の金属の融点以上に加熱可能であり、気圧による加圧が可能な装置を用いて行われる。装置の例としては、加圧リフロ炉、及び加圧オーブンが挙げられる。
本圧着のための加熱温度は、対向する接続部(例えば、バンプ−バンプ、バンプ−パッド、バンプ−配線)のうち、少なくとも一方の金属の融点以上であればよい。例えば、接続部の金属がはんだである場合、220℃以上、330℃以下が好ましい。本圧着の温度が低温であると接続部の金属が溶融せず、十分な金属結合が形成されない可能性がある。本圧着の温度が過度に高温であると、ボイド抑制の効果が相対的に小さくなったり、はんだが飛散し易くなったりする傾向がある。
本圧着工程の加熱温度は、接着剤の反応開始温度よりも高温であることが好ましい。本圧着の間に、接続部の金属結合の形成だけでなく、接着剤の硬化を促進することで、ボイド抑制及び接続性の点でよりいっそう優れた効果が得られる。本圧着工程の加圧を圧着機を用いて行うと、接続部の側面にはみ出た接着剤(フィレット)には圧着機の熱が伝わり難いため、本圧着工程の後、接着剤の硬化を十分に進行させるための加熱処理がさらに必要となることが多い。これに対して、圧着機ではなく、加圧リフロ炉、加圧オーブン等内での気圧による加圧であれば、全体に熱を加えることができ、本圧着後の加熱処理を短縮、又は無くすことができ、生産性が向上する。また、気圧による加圧であれば、複数の仮圧着体の本圧着を、一括して行い易い。さらに、圧着機を用いた直接的な加圧ではなく、気圧による加圧の方が、フィレット抑制の観点からも、好ましい。フィレット抑制は、半導体装置の小型化及び高密度化の傾向に対して、重要である。
本圧着が行われる雰囲気は、特に制限はないが、空気、窒素、蟻酸等を含む雰囲気が好ましい。
本圧着のための圧力は、接続される部材のサイズ及び数等に応じて適宜設定される。本圧着のための圧力は、例えば、大気圧を超えて1MPa以下であってもよい。圧力が大きいほうがボイド抑制、接続性向上の観点から好ましく、フィレット抑制の観点からは圧力は小さいほうが好ましい。そのため、本圧着のための圧力は0.05〜0.5MPaがより好ましい。
TSV構造の半導体装置のように、立体的に複数の半導体チップが積層される場合、複数の半導体チップを一つずつ積み重ねて仮圧着し、その後、積層された複数の半導体チップを一括して加熱及び加圧することで本圧着を行ってもよい。
仮圧着工程と本圧着工程との間に、接続部同士の濡れ性(又は接続性)の向上の観点から、圧着機(圧着ツール)によって、仮圧着体を、接続部金属の融点以上の温度(はんだの場合、230℃以上の温度)に加熱しながら加圧する工程を追加してもよい。この工程の圧着機は、生産性向上の観点から、仮圧着のための圧着機(圧着ツール)とは別のものであることが好ましい。生産性向上の観点から、加圧時間は、5秒以下、3秒以下、又は2秒以下が好ましい。
(接着剤)
以下、上述の半導体装置の製造方法で用いることのできる接着剤(半導体接着剤)について説明する。
一実施形態に係る接着剤は、熱硬化性樹脂、及びその硬化剤を含有する。接着剤は、重量平均分子量10000以上の高分子成分を更に含有してもよい。
<熱硬化性樹脂>
熱硬化性樹脂は、重量平均分子量10000未満であることが好ましい。重量平均分子量10000未満の熱硬化性樹脂が硬化剤と反応することで、接着剤の硬化性が向上する。また、ボイドの抑制、及び耐熱性の観点からも好ましい。
熱硬化性樹脂としては、例えば、エポキシ樹脂、及びアクリル樹脂が挙げられる。
エポキシ樹脂は、分子内に2個以上のエポキシ基を有するものであれば特に制限はない。エポキシ樹脂としては、ビスフェノールA型、ビスフェノールF型、ナフタレン型、フェノールノボラック型、クレゾールノボラック型、フェノールアラルキル型、ビフェニル型、トリフェニルメタン型、ジシクロペンタジエン型、各種多官能エポキシ樹脂等を用いることができる。これらは単独又は2種以上の混合体として用いることができる。
アクリル樹脂は、分子内に1個以上の(メタ)アクリル基を有するものであれば特に制限はない。アクリル樹脂として、例えば、ビスフェノールA型、ビスフェノールF型、ナフタレン型、フェノールノボラック型、クレゾールノボラック型、フェノールアラルキル型、ビフェニル型、トリフェニルメタン型、ジシクロペンタジエン型、フルオレン型、アダマンタン型、各種多官能アクリル樹脂等を用いることができる。これらは単独又は2種以上の混合体として用いることができる。なお、本明細書において、「(メタ)アクリル基」はアクリル基又はメタクリル基のいずれかを意味する用語として用いられる。
アクリル樹脂は、室温(25℃)で固形であることが好ましい。液状に比べて固形の方が、ボイドが発生しにくく、また、硬化前のBステージの接着剤の粘性(タック)が小さく、取り扱いに優れる傾向がある。
アクリル樹脂が有する(メタ)アクリル基の数は、1分子当たり3以下が好ましい。(メタ)アクリル基の数が4以上であると、官能基数が多いため、短時間での硬化が十分に進行せず、硬化反応率が低下する(硬化のネットワークが急速に進み、未反応基が残存する場合がある)。
接着剤における熱硬化性樹脂の含有量は、接着剤の全体質量100質量部に対して、例えば10〜50質量部である。熱硬化性樹脂の含有量が10質量部以下であると、硬化後の樹脂の流動を十分に制御することが難しい傾向がある。熱硬化性樹脂の含有量が50質量部以上であると、硬化物が硬くなりすぎて半導体装置の反りが大きくなる傾向がある。
<硬化剤>
硬化剤としては、例えば、フェノール樹脂系硬化剤、酸無水物系硬化剤、アミン系硬化剤、イミダゾール系硬化剤、ホスフィン系硬化剤、アゾ化合物、及び有機過酸化物が挙げられる。これらの中でも、イミダゾール系硬化剤が好ましい。
フェノール樹脂系硬化剤としては、分子内に2個以上のフェノール性水酸基を有するものであれば特に制限はなく、例えば、フェノールノボラック、クレゾールノボラック、フェノールアラルキル樹脂、クレゾールナフトールホルムアルデヒド重縮合物、トリフェニルメタン型多官能フェノール及び各種多官能フェノール樹脂を用いることができる。これらは単独で又は2種以上の混合物として用いることができる。
熱硬化性樹脂に対するフェノール樹脂系硬化剤の当量比(フェノール性水酸基/エポキシ基、モル比)は、良好な硬化性、接着性及び保存安定性の観点から、0.3〜1.5が好ましく、0.4〜1.0がより好ましく、0.5〜1.0が更に好ましい。当量比が0.3以上であると、硬化性が向上し接着力が向上する傾向があり、1.5以下であると未反応のフェノール性水酸基が過剰に残存することがなく、吸水率が低く抑えられ、絶縁信頼性が向上する傾向がある。
酸無水物系硬化剤としては、例えば、メチルシクロヘキサンテトラカルボン酸二無水物、無水トリメリット酸、無水ピロメリット酸、ベンゾフェノンテトラカルボン酸二無水物及びエチレングリコールビスアンヒドロトリメリテートを用いることができる。これらは単独で又は2種以上の混合物として用いることができる。
熱硬化性樹脂に対する酸無水物系硬化剤の当量比(酸無水物基/エポキシ基、モル比)は、良好な硬化性、接着性及び保存安定性の観点から、0.3〜1.5が好ましく、0.4〜1.0がより好ましく、0.5〜1.0が更に好ましい。当量比が0.3以上であると、硬化性が向上し接着力が向上する傾向があり、1.5以下であると未反応の酸無水物が過剰に残存することがなく、吸水率が低く抑えられ、絶縁信頼性が向上する傾向がある。
アミン系硬化剤としては、例えば、ジシアンジアミドを用いることができる。
熱硬化性樹脂に対するアミン系硬化剤の当量比(アミン/エポキシ基、モル比)は、良好な硬化性、接着性及び保存安定性の観点から0.3〜1.5が好ましく、0.4〜1.0がより好ましく、0.5〜1.0が更に好ましい。当量比が0.3以上であると、硬化性が向上し接着力が向上する傾向があり、1.5以下であると未反応のアミンが過剰に残存することがなく、絶縁信頼性が向上する傾向がある。
イミダゾール系硬化剤としては、例えば、2−フェニルイミダゾール、2−フェニル−4−メチルイミダゾール、1−ベンジル−2−メチルイミダゾール、1−ベンジル−2−フェニルイミダゾール、1−シアノエチル−2−ウンデシルイミダゾール、1−シアノ−2−フェニルイミダゾール、1−シアノエチル−2−ウンデシルイミダゾールトリメリテイト、1−シアノエチル−2−フェニルイミダゾリウムトリメリテイト、2,4−ジアミノ−6−[2’−メチルイミダゾリル−(1’)]−エチル−s−トリアジン、2,4−ジアミノ−6−[2’−ウンデシルイミダゾリル−(1’)]−エチル−s−トリアジン、2,4−ジアミノ−6−[2’−エチル−4’−メチルイミダゾリル−(1’)]−エチル−s−トリアジン、2,4−ジアミノ−6−[2’−メチルイミダゾリル−(1’)]−エチル−s−トリアジンイソシアヌル酸付加体、2−フェニルイミダゾールイソシアヌル酸付加体、2−フェニル−4,5−ジヒドロキシメチルイミダゾール、2−フェニル−4−メチル−5−ヒドロキシメチルイミダゾール、及び、エポキシ樹脂とイミダゾール類の付加体が挙げられる。これらの中でも、優れた硬化性、保存安定性及び接続信頼性の観点から、1−シアノエチル−2−ウンデシルイミダゾール、1−シアノ−2−フェニルイミダゾール、1−シアノエチル−2−ウンデシルイミダゾールトリメリテイト、1−シアノエチル−2−フェニルイミダゾリウムトリメリテイト、2,4−ジアミノ−6−[2’−メチルイミダゾリル−(1’)]−エチル−s−トリアジン、2,4−ジアミノ−6−[2’−エチル−4’−メチルイミダゾリル−(1’)]−エチル−s−トリアジン、2,4−ジアミノ−6−[2’−メチルイミダゾリル−(1’)]−エチル−s−トリアジンイソシアヌル酸付加体、2−フェニルイミダゾールイソシアヌル酸付加体、2−フェニル−4,5−ジヒドロキシメチルイミダゾール及び2−フェニル−4−メチル−5−ヒドロキシメチルイミダゾールが好ましい。これらは単独で又は2種以上を併用して用いることができる。また、これらをマイクロカプセル化した潜在性硬化剤としてもよい。
イミダゾール系硬化剤の含有量は、熱硬化性樹脂100質量部に対して、0.1〜20質量部が好ましく、0.1〜10質量部がより好ましい。イミダゾール系硬化剤の含有量が0.1質量部以上であると硬化性が向上する傾向があり、20質量部以下であると金属接合が形成される前に接着剤が硬化することがなく、接続不良が発生しにくい傾向がある。
ホスフィン系硬化剤としては、例えば、トリフェニルホスフィン、テトラフェニルホスホニウムテトラフェニルボレート、テトラフェニルホスホニウムテトラ(4−メチルフェニル)ボレート及びテトラフェニルホスホニウム(4−フルオロフェニル)ボレートが挙げられる。
ホスフィン系硬化剤の含有量は、熱硬化性樹脂100質量部に対して、0.1〜10質量部が好ましく、0.1〜5質量部がより好ましい。ホスフィン系硬化剤の含有量が0.1質量部以上であると硬化性が向上する傾向があり、10質量部以下であると金属接合が形成される前に接着剤が硬化することがなく、接続不良が発生しにくい傾向がある。
フェノール樹脂系硬化剤、酸無水物系硬化剤及びアミン系硬化剤は、それぞれ1種を単独で又は2種以上の混合物として用いることができる。イミダゾール系硬化剤及びホスフィン系硬化剤はそれぞれ単独で用いてもよいが、フェノール樹脂系硬化剤、酸無水物系硬化剤又はアミン系硬化剤と共に用いてもよい。
有機過酸化物としては、例えば、ケトンパーオキサイド、パーオキシケタール、ハイドロパーオキサイド、ジアルキルパーオキサイド、ジアシルパーオキサイド、パーオキシジカーボネイト、パーオキシエステル等が挙げられる。保存安定性の観点から、ハイドロパーオキサイド、ジアルキルパーオキサイド、パーオキシエステルが好ましい。さらに、耐熱性の観点から、ハイドロパーオキサイド、ジアルキルパーオキサイドが好ましい。これらは単独又は2種以上の混合体として用いることができる。
有機過酸化物の含有量は、アクリル樹脂に対して0.5〜10質量%が好ましく、1〜5質量%がより好ましい。有機過酸化物の含有量が0.5質量%未満の場合、十分に硬化が進行しにくい傾向がある。有機過酸化物の含有量が10質量%を超える場合、硬化が急激に進行し、反応点が多くなるため、分子鎖が短くなったり、未反応基が残存し信頼性が低下する傾向がある。
エポキシ樹脂又はアクリル樹脂と組み合わせられる硬化剤は、硬化が進行すれば特に制限はない。エポキシ樹脂と組み合わせられる硬化剤は、取り扱い性、保存安定性、硬化性の観点から、フェノール樹脂系硬化剤及びイミダゾール系硬化剤の組み合わせ、酸無水物系硬化剤及びイミダゾール系硬化剤の組み合わせ、アミン系硬化剤及びイミダゾール系硬化剤の組み合わせ、又はイミダゾール系硬化剤を単独で用いることが好ましい。短時間で接続すると生産性が向上することから、速硬化性に優れたイミダゾール系硬化剤を単独で用いることがより好ましい。短時間で硬化すると低分子成分等の揮発分が抑制できることから、ボイド発生抑制も可能である。なお、アクリル樹脂と組み合わせられる硬化剤は、取り扱い性、保存安定性の観点から、有機過酸化物が好ましい。
<重量平均分子量10000以上の高分子成分>
重量平均分子量10000以上の高分子成分は、エポキシ樹脂、フェノキシ樹脂、ポリイミド樹脂、ポリアミド樹脂、ポリカルボジイミド樹脂、シアネートエステル樹脂、アクリル樹脂、ポリエステル樹脂、ポリエチレン樹脂、ポリエーテルスルホン樹脂、ポリエーテルイミド樹脂、ポリビニルアセタール樹脂、ウレタン樹脂、アクリルゴム等が挙げられ、その中でも耐熱性およびフィルム形成性に優れるエポキシ樹脂、フェノキシ樹脂、ポリイミド樹脂、アクリル樹脂、アクリルゴム、シアネートエステル樹脂、ポリカルボジイミド樹脂等が好ましく、さらに耐熱性、フィルム形成性に優れるエポキシ樹脂、フェノキシ樹脂、ポリイミド樹脂、アクリル樹脂、アクリルゴムがより好ましい。これらの高分子成分は単独又は2種以上の混合体又は共重合体として用いることもできる。重量平均分子量10000以上の高分子成分は、硬化剤と反応する熱硬化性樹脂であってもよい。
高分子成分と上述のエポキシ樹脂との質量比は、特に制限されない。接着剤がフィルム状の形態を保持するために、高分子成分に対するエポキシ樹脂の質量比は、好ましくは0.01〜5、0.05〜4、又は0.1〜3である。この質量比が0.01より小さいと硬化性が低下し、接着力が低下する可能性がある。この質量比が5より大きいと、フィルム形成性が低下する可能性がある。
高分子成分とアクリル樹脂の質量比は、特に制限されない。高分子成分に対するアクリル樹脂の質量比は、0.01〜10が好ましく、0.05〜5がより好ましく、0.1〜5が更に好ましい。この質量比が0.01より小さいと硬化性が低下し、接着力が低下する可能性がある。この質量比が10より大きいと、フィルム形成性が低下する可能性がある。
高分子成分のガラス転移温度(Tg)は、接着剤の基板又は半導体チップへの貼付性に優れる観点から、120℃以下が好ましく、100℃以下がより好ましく、85℃以下が更に好ましい。高分子成分のTgが120℃を超えると、半導体チップのバンプ、基板に形成された電極及び配線パターン等の凹凸を接着剤により埋め込むことが難しくなるため、ボイド抑制の効果が相対的に小さくなる可能性がある。ここでのTgは、DSC((株)パーキンエルマー製、DSC−7型)を用いて、サンプル量10mg、昇温速度10℃/分、空気雰囲気下の条件で測定されるTgである。
高分子成分の重量平均分子量は、10000以上である。単独で良好なフィルム形成性を示すために、高分子成分の重量平均分子量は30000以上が好ましく、40000以上がより好ましく、50000以上が更に好ましい。なお、本明細書において、重量平均分子量とは、ゲル浸透クロマトグラフィー(GPC)で測定される、標準ポリスチレン換算の値を意味する。
接着剤は、フラックス成分、すなわち、フラックス活性(酸化物及び不純物を除去する活性)を示す化合物であるフラックス活性剤を含有することができる。フラックス活性剤としては、イミダゾール類及びアミン類のように非共有電子対を有する含窒素化合物、カルボン酸類、フェノール類及びアルコール類が挙げられる。アルコール等に比べて有機酸の方がフラックス活性を強く発現し、接続性が向上する。
粘度及び硬化物の物性を制御するため、並びに、半導体チップ同士又は半導体チップと基板とを接続した際のボイドの発生及び吸湿率の抑制のために、接着剤にフィラを配合してもよい。絶縁性無機フィラとしては、例えば、ガラス、シリカ、アルミナ、酸化チタン、カーボンブラック、マイカ、窒化ホウ素等が挙げられる。これらの中でも、シリカ、アルミナ、酸化チタン、窒化ホウ素が好ましく、シリカ、アルミナ、窒化ホウ素がより好ましい。ウィスカーとしては、ホウ酸アルミニウム、チタン酸アルミニウム、酸化亜鉛、珪酸カルシウム、硫酸マグネシウム、窒化ホウ素等が挙げられる。樹脂フィラとしては、ポリウレタン、ポリイミド、メタクリル酸メチル樹脂、メタクリル酸メチル−ブタジエン−スチレン共重合樹脂(MBS)、などを用いることができる。これらのフィラおよびウィスカーは単独又は2種以上の混合体として用いることもできる。フィラの形状、粒径、および配合量については、特に制限されない。
樹脂フィラは無機フィラに比べて、260℃等の高温で柔軟性を付与することができるため、耐リフロ性向上に適している。また、柔軟性付与のため、フィルム形成性向上にも効果がある。
絶縁信頼性の観点から、フィラは絶縁性であることが好ましい。銀フィラ、はんだフィラ等導電性の金属フィラは含有していない半導体接着剤が好ましい。
分散性及び接着力向上の観点から、表面処理フィラが好ましい。表面処理としては、グリシジル系(エポキシ系)、アミン系、フェニル系、フェニルアミノ系また、(メタ)アクリル系、ビニル系が挙げられる。分散性、流動性、接着力の観点から、グリシジル系、フェニルアミノ系、(メタ)アクリル系が好ましい。保存安定性の観点から、フェニル系、アクリル系、(メタ)アクリル系が更に好ましい。表面処理のし易さから、シラン処理(エポキシシラン系、アミノシラン系、アクリルシラン系等)が好ましい。
これらのフィラおよびウィスカーは単独又は2種以上の混合体として用いることもできる。フィラの形状、粒径、および配合量については、特に制限されない。また、表面処理によって物性を適宜調整してもよい。
フィラの平均粒径は、フリップチップ接続時のかみ込み防止の観点から、1.5μm以下が好ましく、視認性及び透明性の観点から、1.0μm以下がさらに好ましい。
フィラの含有量は、接着剤の固形分質量(溶剤以外の成分の質量)を基準として、30〜90質量%が好ましく、40〜80質量%がより好ましい。フィラの含有量が30質量%未満では放熱性が低く、また、ボイド発生、吸湿率が大きくなる傾向がある。フィラの含有量が90質量%を超えると接着剤の粘度が高くなって、流動性の低下、接続部へのフィラの噛み込み(トラッピング)が生じ、接続信頼性が低下する傾向がある。
接着剤は、イオントラッパー、酸化防止剤、シランカップリング剤、チタンカップリング剤、レベリング剤を含んでもよい。これらは1種を単独で用いてもよいし、2種以上組み合わせて用いてもよい。これらの配合量については、各添加剤の効果が発現するように適宜調整すればよい。
接着剤はフィルム状であることが好ましい。フィルム状であると生産性が向上する。フィルム状接着剤(フィルム状)の作製方法を以下に示す。
熱硬化性樹脂、硬化剤、高分子成分、フィラ、その他添加剤等を有機溶媒中に加え、攪拌混合、混錬などにより、溶解又は分散させて、樹脂ワニスを調製する。樹脂ワニスを、離型処理を施した基材フィルム上に、樹脂ワニスをナイフコーター、ロールコーターやアプリケーター、ダイコーター、コンマコーターを用いて塗布した後、加熱により有機溶媒を減少させて、基材フィルム上にフィルム状接着剤を形成する。また、加熱により有機溶媒を減少させる前に、樹脂ワニスをウエハ等にスピンコートして膜を形成して、その後、溶媒乾燥を行う方法で、ウエハ上にフィルム状接着剤を形成してもよい。
基材フィルムとしては、有機溶媒を揮発させる際の加熱条件に耐え得る耐熱性を有するものであれば特に制限はなく、ポリエステルフィルム、ポリプロピレンフィルム、ポリエチレンテレフタレートフィルム、ポリイミドフィルム、ポリエーテルイミドフィルム、ポリエーテルナフタレートフィルム、メチルペンテンフィルム等が例示できる。基材フィルムは、これらのフィルムからなる単層のものに限られず、2種以上の材料からなる多層フィルムであってもよい。
塗布後の樹脂ワニスから有機溶媒を揮発させる際の条件は、具体的には、50〜200℃、0.1〜90分間の加熱を行うことが好ましい。実装後のボイドや粘度調製に影響がなければ、有機溶媒が1.5%以下まで揮発する条件とすることが好ましい。
以下、実施例を挙げて本発明についてさらに具体的に説明する。ただし、本発明はこれら実施例に限定されるものではない。
(1)フィルム状接着剤
表1に示す組成を有するフィルム状接着剤を作製した。
Figure 2018194156
表中の各原材料の詳細は以下のとおりである。
(i)熱硬化性樹脂(重量平均分子量(Mw)が10000未満)
エポキシ樹脂
EP1032H60:トリフェノールメタン骨格含有多官能固形エポキシ樹脂(三菱化学株式会社製、重量平均分子量:800〜2000)
YL983U:ビスフェノールF型液状エポキシ樹脂(三菱化学株式会社製、分子量:約336)
YL7175−1000:可とう性半固形状エポキシ樹脂(三菱化学株式会社製、重量平均分子量:1000〜5000)
(ii)硬化剤
2MAOK−PW:2,4−ジアミノ−6−[2’−メチルイミダゾリル−(1’)]−エチル−s−トリアジンイソシアヌル酸付加体(四国化成株式会社製)
(iii)重量平均分子量(Mw)10000以上の高分子成分
ZX1356−2:フェノキシ樹脂(東都化成株式会社、ガラス転移温度:約71℃、重量平均分子量:約63000)
(iv)フラックス剤(カルボン酸)
2−メチルグルタル酸(アルドリッチ社製、融点:約77℃)
(v)フィラ
無機フィラ
SE2050:シリカフィラ(株式会社アドマテックス製、平均粒径0.5μm)
YA050C−SP:フェニル表面処理ナノシリカフィラ(株式会社アドマテックス、平均粒径:約50nm)
樹脂フィラ
EXL−2655:有機フィラ(ロームアンドハースジャパン株式会社製、コアシェルタイプ有機微粒子)
(vi)添加材
FCA107:固形シラノール(東レダウコーニング株式会社製、重量平均分子量:約3000)
(2)半導体装置の作製
(仮圧着工程)
上記で作製したフィルム状接着剤を8mm四方、厚さ0.045mmのサイズに切り抜き、これを半導体チップ(10mm、厚さ0.1mm厚、接続部金属:Au、製品名:WALTS−TEG IP80、株式会社ウォルツ製)上に貼付した。そこに、はんだバンプ付き半導体チップ(チップサイズ:7.3mm×7.3mm、厚さ0.05mm、バンプ(接続部)高さ:約45μm(銅ピラーとはんだの合計)、バンプ数:1048ピン、ピッチ80μm、製品名:WALTS−TEG CC80、株式会社ウォルツ製)を、フリップチップボンダー(FCB3、パナソニック株式会社製)で加熱及び加圧することにより仮圧着した。仮圧着の条件は、130℃、75N、2秒とした。
(本圧着工程)
仮圧着後の積層体(仮圧着体)を以下の条件で加熱及び加圧することにより、半導体チップの接続部同士を接合して接続評価用のサンプルを作製した。
(実施例1)
・装置:加圧式リフロ装置(VSU28、株式会社シンアペックス製)
・加熱温度/時間:170℃/5分、260℃/5分の順で加熱
・圧力:0.4MPa(気圧)
(実施例2)
・装置:加圧式リフロ装置(VSU28、株式会社シンアペックス製)
・加熱温度/時間:260度/5分
・圧力:0.4MPa(気圧)
(比較例1)
・装置:オーブン(DKN402、ヤマト科学株式会社製)
・加熱温度/時間:170度/5分、260度/5分の順で加熱
・圧力:大気圧
(比較例2)
・装置:オーブン(DKN402、ヤマト科学株式会社製)
・加熱温度/時間:260度/5分
・圧力:大気圧
(2)接続評価
本圧着後の上記サンプルに関して、マルチメータ(R6871E、株式会社エーディーシー製)を用いて初期導通の可否を測定した。ペリフェラル部分の内周の初期接続抵抗値が45Ω以下、外周の初期接続抵抗値が85Ω以下であるサンプルを「A」、それよりも高い抵抗値又は未接続のサンプルを「B」とした。
(3)ボイド評価
本圧着後の上記サンプルの外観画像を、超音波映像診断装置(Insight−300、インサイト株式会社製)によって撮影した。得られた画像から、スキャナ(GT−9300UF、セイコーエプソン株式会社製)でチップ間の接着剤層の画像を取り込んだ。取り込んだ画像において、画像処理ソフト(Adobe Photoshop(商品名))を用いて、色調補正、二階調化によりボイド部分を識別し、ヒストグラムによりボイド部分の占める割合を算出した。ボイド部分を含む接着層全体の面積を100面積%とした。ボイドの面積割合が5%以下を「A」とし、ボイドの面積割合が55%より多い場合を「B」とした。表2に評価結果を示す。
Figure 2018194156
本圧着時に気圧による加圧を伴う本発明の製造方法によれば、ボイド抑制と接続確保の両立が可能であることが確認された。
1…半導体チップ、2…基板、10…半導体チップ本体、15,16…配線、20…基板本体、30,32,33…バンプ、34…貫通電極、40…接着剤層、50…インターポーザー本体、100,200,300,400,500…半導体装置。

Claims (6)

  1. 接続部を有する第一の部材と接続部を有する第二の部材とを、接着剤を介して、前記第一の部材の接続部の融点及び前記第二の部材の接続部の融点よりも低い温度で仮圧着することによって、前記第一の部材の接続部と前記第二の部材の接続部とが対向配置されている仮圧着体を得る工程と、
    前記仮圧着体を、気圧によって加圧しながら、前記第一の部材の接続部又は前記第二の部材の接続部のうち少なくとも一方の融点以上の温度に加熱し、それによって対向配置された前記接続部同士を電気的に接続されるように接合する工程と、
    を備え、
    前記第一の部材が半導体チップ又は半導体ウエハで、前記第二の部材が配線回路基板、半導体チップ又は半導体ウエハである、
    半導体装置の製造方法。
  2. 前記接着剤が、重量平均分子量10000未満の熱硬化性樹脂、及びその硬化剤を含有する、請求項1に記載の半導体装置の製造方法。
  3. 前記接着剤が、重量平均分子量10000以上の高分子成分を更に含有する、請求項2に記載の半導体装置の製造方法。
  4. 前記高分子成分の重量平均分子量が30000以上で、前記高分子成分のガラス転移温度が100℃以下である、請求項3に記載の半導体装置の製造方法。
  5. 前記接着剤がフィルム状接着剤である、請求項1〜4のいずれか一項に記載の半導体装置の製造方法。
  6. 請求項1〜5のいずれか一項に記載の製造方法によって得られる、半導体装置。
JP2019513700A 2017-04-21 2018-04-20 半導体装置及びその製造方法 Pending JPWO2018194156A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2023215945A JP2024023787A (ja) 2017-04-21 2023-12-21 半導体装置の製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017084658 2017-04-21
JP2017084658 2017-04-21
PCT/JP2018/016280 WO2018194156A1 (ja) 2017-04-21 2018-04-20 半導体装置及びその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023215945A Division JP2024023787A (ja) 2017-04-21 2023-12-21 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPWO2018194156A1 true JPWO2018194156A1 (ja) 2020-02-27

Family

ID=63855780

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2019513700A Pending JPWO2018194156A1 (ja) 2017-04-21 2018-04-20 半導体装置及びその製造方法
JP2023215945A Pending JP2024023787A (ja) 2017-04-21 2023-12-21 半導体装置の製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2023215945A Pending JP2024023787A (ja) 2017-04-21 2023-12-21 半導体装置の製造方法

Country Status (5)

Country Link
JP (2) JPWO2018194156A1 (ja)
KR (2) KR20230133407A (ja)
CN (1) CN110582840A (ja)
TW (1) TWI799412B (ja)
WO (1) WO2018194156A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022078574A (ja) * 2020-11-13 2022-05-25 昭和電工マテリアルズ株式会社 半導体装置の製造方法及びこれに用いられる接着剤

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004273809A (ja) * 2003-03-10 2004-09-30 Sumitomo Bakelite Co Ltd 接着フィルムおよびこれを用いた半導体パッケージならびに半導体装置
JP2009010057A (ja) * 2007-06-27 2009-01-15 Toray Ind Inc 電子素子の実装方法
JP2009194054A (ja) * 2008-02-13 2009-08-27 Toray Ind Inc 半導体用接着組成物およびそれを用いた半導体装置の製造方法
JP2012074636A (ja) * 2010-09-29 2012-04-12 Sumitomo Bakelite Co Ltd 接合方法、半導体装置、多層回路基板および電子部品
JP2012089740A (ja) * 2010-10-21 2012-05-10 Fujitsu Ltd 半導体装置の製造方法及び接合方法
JP2013144793A (ja) * 2011-12-16 2013-07-25 Hitachi Chemical Co Ltd 接着剤組成物、フィルム状接着剤、接着シート、接続構造体、及び、接続構造体の製造方法
JP2013239469A (ja) * 2012-04-17 2013-11-28 Sumitomo Bakelite Co Ltd 積層体の製造方法
JP2017045891A (ja) * 2015-08-27 2017-03-02 日立化成株式会社 半導体装置及びそれを製造する方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5217260B2 (ja) 2007-04-27 2013-06-19 住友ベークライト株式会社 半導体ウエハーの接合方法および半導体装置の製造方法
US9123830B2 (en) * 2011-11-11 2015-09-01 Sumitomo Bakelite Co., Ltd. Manufacturing method for semiconductor device
JP5867259B2 (ja) * 2012-04-17 2016-02-24 住友ベークライト株式会社 積層体の製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004273809A (ja) * 2003-03-10 2004-09-30 Sumitomo Bakelite Co Ltd 接着フィルムおよびこれを用いた半導体パッケージならびに半導体装置
JP2009010057A (ja) * 2007-06-27 2009-01-15 Toray Ind Inc 電子素子の実装方法
JP2009194054A (ja) * 2008-02-13 2009-08-27 Toray Ind Inc 半導体用接着組成物およびそれを用いた半導体装置の製造方法
JP2012074636A (ja) * 2010-09-29 2012-04-12 Sumitomo Bakelite Co Ltd 接合方法、半導体装置、多層回路基板および電子部品
JP2012089740A (ja) * 2010-10-21 2012-05-10 Fujitsu Ltd 半導体装置の製造方法及び接合方法
JP2013144793A (ja) * 2011-12-16 2013-07-25 Hitachi Chemical Co Ltd 接着剤組成物、フィルム状接着剤、接着シート、接続構造体、及び、接続構造体の製造方法
JP2013239469A (ja) * 2012-04-17 2013-11-28 Sumitomo Bakelite Co Ltd 積層体の製造方法
JP2017045891A (ja) * 2015-08-27 2017-03-02 日立化成株式会社 半導体装置及びそれを製造する方法

Also Published As

Publication number Publication date
CN110582840A (zh) 2019-12-17
TW201843751A (zh) 2018-12-16
KR20230133407A (ko) 2023-09-19
WO2018194156A1 (ja) 2018-10-25
KR20190142333A (ko) 2019-12-26
JP2024023787A (ja) 2024-02-21
TWI799412B (zh) 2023-04-21

Similar Documents

Publication Publication Date Title
KR102064584B1 (ko) 반도체용 접착제, 반도체 장치 및 그것을 제조하는 방법
JP6477971B2 (ja) 半導体装置の製造方法
JP2017220519A (ja) 半導体装置の製造方法
JP2017045891A (ja) 半導体装置及びそれを製造する方法
JP2024023787A (ja) 半導体装置の製造方法
JP6544146B2 (ja) 半導体装置及びそれを製造する方法
JP7176532B2 (ja) 半導体装置、半導体装置の製造方法及び接着剤
JP6859708B2 (ja) 半導体装置を製造する方法
TWI820200B (zh) 半導體裝置及其製造方法
JP2017171817A (ja) 半導体用接着剤、半導体装置、及び半導体装置の製造方法
JP7547876B2 (ja) 半導体装置の製造方法
JP2019125691A (ja) 半導体装置の製造方法及び半導体用接着剤
JP2019220619A (ja) 半導体装置の製造方法、及びそれに用いられる半導体用接着剤
JP7238453B2 (ja) 半導体用接着剤
WO2022102181A1 (ja) 半導体装置の製造方法及びこれに用いられる接着剤
JP2017218532A (ja) 半導体用接着剤、半導体装置、及び半導体装置の製造方法
JP2017162927A (ja) 半導体装置を製造する方法
JP2019160839A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210323

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220524

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220704

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230112

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230516

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230803

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20230814

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231031

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231221

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20240202