KR20230133407A - 반도체 장치 및 그 제조 방법 - Google Patents

반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20230133407A
KR20230133407A KR1020237030762A KR20237030762A KR20230133407A KR 20230133407 A KR20230133407 A KR 20230133407A KR 1020237030762 A KR1020237030762 A KR 1020237030762A KR 20237030762 A KR20237030762 A KR 20237030762A KR 20230133407 A KR20230133407 A KR 20230133407A
Authority
KR
South Korea
Prior art keywords
adhesive
semiconductor
semiconductor chip
connection
semiconductor device
Prior art date
Application number
KR1020237030762A
Other languages
English (en)
Inventor
가즈타카 혼다
마코토 사토우
게이코 우에노
유타 고세키
Original Assignee
가부시끼가이샤 레조낙
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 레조낙 filed Critical 가부시끼가이샤 레조낙
Publication of KR20230133407A publication Critical patent/KR20230133407A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J201/00—Adhesives based on unspecified macromolecular compounds
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J5/00—Adhesive processes in general; Adhesive processes not provided for elsewhere, e.g. relating to primers
    • C09J5/06—Adhesive processes in general; Adhesive processes not provided for elsewhere, e.g. relating to primers involving heating of the applied adhesive
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/10—Adhesives in the form of films or foils without carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Wire Bonding (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Adhesive Tapes (AREA)

Abstract

접속부를 갖는 제1 부재와 접속부를 갖는 제2 부재를, 접착제를 통해, 제1 부재의 접속부의 융점 및 제2 부재의 접속부의 융점보다 낮은 온도에서 가압착함으로써, 제1 부재의 접속부와 제2 부재의 접속부가 대향 배치되어 있는 가압착체를 얻는 공정과, 가압착체를, 기압에 의해 가압하면서, 제1 부재의 접속부 또는 제2 부재의 접속부 중 적어도 한쪽의 융점 이상의 온도로 가열하고, 그에 의해 대향 배치된 접속부끼리를 전기적으로 접속되도록 접합하는 공정을 구비하고, 제1 부재가 반도체 칩 또는 반도체 웨이퍼이고, 제2 부재가 배선 회로 기판, 반도체 칩 또는 반도체 웨이퍼인, 반도체 장치의 제조 방법.

Description

반도체 장치 및 그 제조 방법{SEMICONDUCTOR DEVICE, AND METHOD FOR MANUFACTURING SAME}
본 발명은 반도체 장치 및 그 제조 방법에 관한 것이다.
종래, 반도체 칩과 기판을 접속할 때에는, 금 와이어 등의 금속 세선을 이용하는 와이어 본딩 방식이 널리 적용되어 왔다.
최근, 반도체 장치에 대한 고기능, 고집적, 고속화 등의 요구에 대응하기 위해, 반도체 칩 또는 기판에 범프라고 불리는 도전성 돌기를 형성하여, 반도체 칩과 기판 사이에서 직접 접속하는 플립 칩 접속 방식(FC 접속 방식)이 널리 알려져 있다.
플립 칩 접속 방식으로서는, 땜납, 주석, 금, 은, 구리 등을 이용하여 접속부를 금속 접합시키는 방법, 초음파 진동을 인가하여 접속부를 금속 접합시키는 방법, 수지의 수축력에 의해 기계적 접촉을 유지하는 방법 등이 알려져 있다. 접속부의 신뢰성의 관점에서, 땜납, 주석, 금, 은, 구리 등을 이용하여 접속부를 금속 접합시키는 방법이 일반적이다.
예컨대, 반도체 칩과 기판 사이의 접속에 있어서는, BGA(Ball Grid Array), CSP(Chip Size Package) 등에 자주 이용되고 있는 COB(Chip On Board)형의 접속 방식도 FC 접속 방식이다.
CPU, MPU 등에 이용되는 에리어 어레이형의 반도체 패키지에서는, 고기능화가 강하게 요구된다. 그 때문에, 칩의 대형화, 핀(범프, 배선)수의 증가, 피치 및 갭의 고밀도화의 경향이 있다.
FC 접속 방식은 반도체 칩 상에 범프 또는 배선을 형성하여, 반도체 칩 사이에서 접속하는 COC(Chip On Chip)형 접속 방식에도 널리 이용되고 있다.
또한, 전술한 접속 방식을 다단화한 칩 스택형 패키지, POP(Package On Package), TSV(Through-Silicon Via) 등의 패키지도 널리 보급되기 시작하고 있다. 이들 기술은, 반도체 칩을 평면형이 아니라 입체적으로 배치함으로써 패키지를 작게 할 수 있기 때문에, 반도체 장치의 추가적인 소형화, 박형화, 고기능화를 추구할 수 있다.
이들은 반도체의 성능 향상 및 노이즈 저감, 실장 면적의 삭감, 전력 절약화에도 유효하여, 차세대의 반도체 배선 기술로서 주목되고 있다.
또한, 생산성 향상의 관점에서, 웨이퍼 상에 반도체 칩을 접속한 후에 개편화하여, 반도체 패키지를 제작하는 COW(Chip On Wafer), 웨이퍼끼리를 압착한 후에 개편화하여 반도체 패키지를 제작하는 WOW(Wafer On Wafer)도 주목되고 있다(예컨대, 특허문헌 1 참조).
또한, 웨이퍼 상 또는 맵 기판에 칩을 위치 맞춤하여 복수 가압착하고, 복수의 칩을 일괄로 압착하여 접속을 확보하는 갱본딩 방식도 생산성 향상의 관점에서 주목되고 있다.
전술한 플립 칩 접속 방식의 패키지의 조립에서는, 먼저, 다이싱한 웨이퍼로부터 반도체 칩 또는 반도체 접착제가 공급된 반도체 칩을 콜릿으로 픽업하고, 콜릿을 통해 압착 툴에 공급한다. 다음에, 칩-칩 또는 칩-기판의 위치 맞춤을 행하고, 이들을 압착한다. 압착 시, 금속 결합이 형성되도록, 어느 한쪽 또는 양쪽의 접속부의 금속이 융점 이상에 달하도록 압착 툴의 온도를 상승시킨다. 그 후, 고온이 된 압착 툴을 냉각하고 나서, 재차 반도체 칩을 압착 툴로 픽업한다. 반도체 칩 상에 반도체 접착제가 공급되어 있는 경우, 압착 툴은, 반도체 칩의 반도체 접착제가 공급된 면(접속되는 면)의 반대면을 흡착하여, 반도체 칩을 픽업한다. 이 경우, 압착 툴을, 접속부의 금속이 용융하는 고온으로부터, 반도체 접착제가 공급된 반도체 칩을 픽업 가능한 저온까지 냉각해야 한다.
특허문헌 1: 일본 특허 공개 제2008-294382호 공보
접속부의 금속의 융점 이상의 가열에 의해 접속을 확보하는 플립 칩 접속 방식에서는, 압착 직후의 압착 툴은 고온(땜납이면, 예컨대 240℃ 이상)이다. 고온의 압착 툴을 냉각하지 않고 반도체 칩을 콜릿으로부터 픽업하면, 압착 툴의 열이 콜릿에 전사하여, 콜릿 자체의 온도가 상승하여 문제가 생겨, 생산성이 저하한다.
반도체 접착제가 공급되어 있는 반도체 칩에서는, 압착 툴의 열이 콜릿에 전사함으로써, 반도체 접착제의 온도가 상승하여 점성이 발현되면, 반도체 접착제가 콜릿에 부착되어, 생산성이 저하한다. 반도체 칩만의 경우라도, 콜릿이 고온화하면, 다이싱 테이프로부터 개편화된 반도체 칩을 픽업할 때에, 다이싱 테이프에 콜릿을 경유하여 열이 전해져, 픽업성이 저하하여, 생산성이 저하한다.
접속부의 금속의 융점보다 저온에서 가압착하는 공정과, 금속의 융점 이상에서 가열 처리하는 공정을 나눔으로써, 상기와 같은 문제를 회피할 수 있다고 생각된다. 그러나, 이 방법의 경우, 가압착의 공정에서 발생한 보이드가 제거되지 않고, 이것이 신뢰성의 저하를 초래할 가능성이 있는 것이, 본 발명자들의 검토에 의해 분명해졌다.
그래서 본 발명의 일측면의 목적은, 보이드 억제와 접속 확보의 양립이 가능한, 반도체 장치의 제조 방법을 제공하는 것에 있다.
본 발명의 일측면은, 전술한 과제를 해결하기 위한 것이며, 접속부를 갖는 제1 부재와 접속부를 갖는 제2 부재를, 접착제를 통해, 제1 부재의 접속부의 융점 및 제2 부재의 접속부의 융점보다 낮은 온도에서 가압착함으로써, 제1 부재의 접속부와 제2 부재의 접속부가 대향 배치되어 있는 가압착체를 얻는 공정과, 가압착체를, 기압에 의해 가압하면서, 제1 부재의 접속부 또는 제2 부재의 접속부 중 적어도 한쪽의 융점 이상의 온도로 가열하고, 그에 의해 대향 배치된 접속부끼리를 전기적으로 접속되도록 접합하는 공정을 구비하는, 반도체 장치의 제조 방법을 제공한다. 제1 부재가 반도체 칩 또는 반도체 웨이퍼이고, 제2 부재가 배선 회로 기판, 반도체 칩 또는 반도체 웨이퍼이다.
픽업된 반도체 칩 등의 제1 부재의 저온에서의 가압착의 공정과, 대향 배치된 접속부끼리를 전기적으로 접속되도록 접합하는 본압착의 공정을 따로따로 행함으로써, 압착 툴의 냉각 시간 및 냉각 공정을 생략할 수 있어, 가압착의 공정을 마련하지 않는 경우보다 생산성이 향상한다. 또한, 기압에 의해 가압하면서 본압착을 행함으로써, 가압착 후에 접착제 중에 잔존하는 보이드를 효율적으로 제거할 수 있다.
접착제가, 중량 평균 분자량 10000 미만의 열경화성 수지 및 그 경화제를 함유하고 있어도 좋다. 접착제가, 중량 평균 분자량 10000 이상의 고분자 성분을 더 함유하고 있어도 좋다. 고분자 성분의 중량 평균 분자량이 30000 이상이어도 좋다. 고분자 성분의 유리 전이 온도가 100℃ 이하여도 좋다. 접착제가 필름형 접착제여도 좋다.
본 발명의 일측면에 따르면, 보이드 억제와 접속 확보의 양립이 가능한, 반도체 장치의 제조 방법이 제공된다. 또한, 본 발명의 방법은, 다수의 고신뢰성의 반도체 장치를 단시간에 제조할 수 있는 점에서도 우수하다.
도 1은 반도체 장치의 일실시형태를 나타내는 단면도이다.
도 2는 반도체 장치의 일실시형태를 나타내는 단면도이다.
도 3은 반도체 장치의 일실시형태를 나타내는 단면도이다.
이하, 본 발명의 몇 가지의 실시형태에 대해서 상세하게 설명한다. 단, 본 발명은 이하의 실시형태에 한정되는 것이 아니다.
(반도체 장치)
도 1, 도 2 및 도 3은 각각, 후술하는 실시형태에 따른 방법에 따라 제조될 수 있는 반도체 장치의 일실시형태를 나타내는 단면도이다.
도 1은 반도체 칩 및 기판의 COB형의 접속 양태를 나타내는 모식 단면도이다. 도 1의 (a)에 나타내는 반도체 장치(100)는, 반도체 칩(1) 및 기판(2)(배선 회로 기판)과, 이들 사이에 개재되는 접착제층(40)을 구비한다. 반도체 장치(100)의 경우, 반도체 칩(1)은, 반도체 칩 본체(10)와, 반도체 칩 본체(10)의 기판(2)측의 면 상에 배치된 배선(15)과, 배선(15) 상에 배치된 접속부로서의 범프(30)를 갖는다. 기판(2)은, 기판 본체(20)와, 기판 본체(20)의 반도체 칩(1)측의 면 상에 배치된 접속부로서의 배선(16)을 갖는다. 반도체 칩(1)의 범프(30)와, 기판(2)의 배선(16)은, 금속 접합에 의해서 전기적으로 접속되어 있다. 반도체 칩(1) 및 기판(2)은, 배선(16) 및 범프(30)에 의해 플립 칩 접속되어 있다. 배선(15, 16) 및 범프(30)는, 접착제층(40)에 의해 밀봉됨으로써, 외부 환경으로부터 차단되어 있다.
도 1의 (b)에 나타내는 반도체 장치(200)는, 반도체 칩(1)과, 기판(2)과, 이들 사이에 개재되는 접착제층(40)을 구비한다. 반도체 장치(200)의 경우, 반도체 칩(1)은, 접속부로서, 반도체 칩(1)의 기판(2)측의 면에 배치된 범프(32)를 갖는다. 기판(2)은, 접속부로서, 기판 본체(20)의 반도체 칩(1)측의 면 상에 배치된 범프(33)를 갖는다. 반도체 칩(1)의 범프(32)와, 기판(2)의 범프(33)는, 금속 접합에 의해 전기적으로 접속되어 있다. 반도체 칩(1) 및 기판(2)은, 범프(32, 33)에 의해 플립 칩 접속되어 있다. 범프(32, 33)는, 접착제층(40)에 의해 밀봉됨으로써, 외부 환경으로부터 차단되어 있다.
도 2는 반도체 칩끼리의 COC형의 접속 양태를 나타낸다. 도 2의 (a)에 나타내는 반도체 장치(300)의 구성은, 2개의 반도체 칩(1)이 배선(15) 및 범프(30)를 통해 플립 칩 접속되어 있는 점을 제외하고, 반도체 장치(100)와 동일하다. 도 2의 (b)에 나타내는 반도체 장치(400)의 구성은, 2개의 반도체 칩(1)이 범프(32)를 통해 플립 칩 접속되어 있는 점을 제외하고, 반도체 장치(200)와 동일하다.
도 1 및 도 2에 있어서, 배선(15), 범프(32) 등의 접속부는, 패드라고 불리는 금속막(예컨대, 금 도금)이어도 좋고, 포스트 전극(예컨대, 구리 필러)이어도 좋다. 예컨대, 도 2의 (b)에 있어서, 한쪽의 반도체 칩이 접속부로서 구리 필러 및 접속 범프(땜납: 주석-은)를 가지고, 다른쪽의 반도체 칩이 접속부로서 금 도금을 갖는 양태에서는, 접속부가, 접속부의 금속 재료 중 가장 융점이 낮은 땜납의 융점 이상의 온도에 달하면, 땜납이 용융하여 접속부 사이에 금속 접합이 형성되어, 접속부 사이의 전기적인 접속이 가능해진다.
반도체 칩 본체(10)로서는, 특별히 제한은 없고, 실리몬, 게르마늄 등의 동일 종류의 원소로 구성되는 원소 반도체, 갈륨비소, 인듐인 등의 화합물 반도체 등의 각종 반도체를 이용할 수 있다.
기판(2)으로서는, 배선 회로 기판이면 특별히 제한은 없고, 유리 에폭시, 폴리이미드, 폴리에스테르, 세라믹, 에폭시, 비스말레이미드트리아진 등을 주된 성분으로 하는 절연 기판의 표면에 형성된 금속층이 불필요한 부분을 에칭 제거하여 배선(배선 패턴)이 형성된 회로 기판, 상기 절연 기판의 표면에 금속 도금 등에 의해 배선(배선 패턴)이 형성된 회로 기판, 상기 절연 기판의 표면에 도전성 물질을 인쇄하여 배선(배선 패턴)이 형성된 회로 기판 등을 이용할 수 있다.
배선(15 및 16), 범프(30), 범프(32 및 33) 등의 접속부의 재질로서는, 주성분으로서, 금, 은, 구리, 땜납(주성분은, 예컨대, 주석-은, 주석-납, 주석-비스무트, 주석-구리, 주석-은-구리), 주석, 니켈 등이 이용되고, 단일의 성분만으로 구성되어 있어도 좋고, 복수의 성분으로 구성되어 있어도 좋다. 접속부는, 이들 금속이 적층된 구조를 가지고 있어도 좋다. 금속 재료 중, 구리, 땜납이, 비교적 염가이며, 바람직하다. 접속 신뢰성의 향상 및 휨 억제의 관점에서, 접속부가 땜납을 포함하고 있어도 좋다.
패드의 재질로서는, 주성분으로서, 금, 은, 구리, 땜납(주성분은, 예컨대, 주석-은, 주석-납, 주석-비스무트, 주석-구리, 주석-은-구리), 주석, 니켈 등이 이용되고, 단일의 성분만으로 구성되어 있어도 좋고, 복수의 성분으로 구성되어 있어도 좋다. 패드는, 이들 금속이 적층된 구조를 가지고 있어도 좋다. 접속 신뢰성의 관점에서, 패드가 금 또는 땜납을 포함하고 있어도 좋다.
배선(15, 16)(배선 패턴)의 표면에는, 금, 은, 구리, 땜납(주성분은, 예컨대, 주석-은, 주석-납, 주석-비스무트, 주석-구리), 주석, 니켈 등을 주성분으로 하는 금속층이 형성되어 있어도 좋다. 이 금속층은 단일의 성분만으로 구성되어 있어도 좋고, 복수의 성분으로 구성되어 있어도 좋다. 금속층이 복수의 금속층이 적층된 구조를 가지고 있어도 좋다. 금속층이, 비교적 저렴한 구리 또는 땜납을 포함하고 있어도 좋다. 접속 신뢰성의 향상 및 휨 억제의 관점에서, 금속층이, 땜납을 포함하고 있어도 좋다.
도 1 또는 도 2에 나타내는 바와 같은 반도체 장치(패키지)를 적층하여, 금, 은, 구리, 땜납(주성분은, 예컨대, 주석-은, 주석-납, 주석-비스무트, 주석-구리, 주석-은-구리), 주석, 니켈 등으로 전기적으로 접속하여도 좋다. 접속하기 위한 금속은, 비교적 저렴한 구리 또는 땜납이어도 좋다. 예컨대, TSV 기술에서 보는 바와 같이, 접착제층을 반도체 칩 사이에 개재하고, 플립 칩 접속 또는 적층하여, 반도체 칩을 관통하는 구멍을 형성하고, 패턴면의 전극과 연결하여도 좋다.
도 3은 반도체 장치의 다른 실시형태[반도체 칩적층형의 양태(TSV)]를 나타내는 단면도이다. 도 3에 나타내는 반도체 장치(500)에서는, 기판으로서의 인터포저 본체(50) 상에 형성된 배선(15)이 반도체 칩(1)의 범프(30)와 접속됨으로써, 반도체 칩(1)과 인터포저(5)가 플립 칩 접속되어 있다. 반도체 칩(1)과 인터포저(5) 사이에는 접착제층(40)이 개재되어 있다. 상기 반도체 칩(1)에 있어서의 인터포저(5)와 반대측의 표면 상에, 배선(15), 범프(30) 및 접착제층(40)을 통해 반도체 칩(1)이 반복 적층되어 있다. 반도체 칩(1)의 표리에 있어서의 패턴면의 배선(15)은, 반도체 칩 본체(10)의 내부를 관통하는 구멍 내에 충전된 관통 전극(34)에 의해 서로 접속되어 있다. 관통 전극(34)의 재질로서는, 구리, 알루미늄 등을 이용할 수 있다.
이러한 TSV 기술에 의해, 통상은 사용되지 않는 반도체 칩의 이면으로부터도 신호를 취득할 수 있다. 또한, 반도체 칩(1) 내에 관통 전극(34)을 수직으로 통과시키기 때문에, 대향하는 반도체 칩(1) 사이와, 반도체 칩(1) 및 인터포저(5) 사이의 거리를 짧게 하여, 유연한 접속이 가능하다. 접착제층은, 이러한 TSV 기술에 있어서, 대향하는 반도체 칩(1) 사이와, 반도체 칩(1) 및 인터포저(5) 사이의 밀봉 재료로서 적용할 수 있다.
(반도체 장치의 제조 방법)
반도체 장치의 제조 방법의 일실시형태는, 접속부를 갖는 제1 부재와 접속부를 갖는 제2 부재를, 접착제를 통해, 제1 부재의 접속부의 융점 및 제2 부재의 접속부의 융점보다 낮은 온도에서 가압착함으로써, 제1 부재의 접속부와 제2 부재의 접속부가 대향 배치되어 있는 가압착체를 얻는 제1 공정(가압착 공정)과, 가압착체를, 기압에 의해 가압하면서, 대향 배치된 접속부의 융점 이상의 온도로 가열하고, 그에 의해 대향 배치된 접속부끼리를 전기적으로 접속되도록 접합하는 제2 공정(본압착 공정)을 포함한다. 제1 부재는, 반도체 칩 또는 반도체 웨이퍼이고, 제2 부재는, 배선 회로 기판, 반도체 칩 또는 반도체 웨이퍼이다.
가압착 공정에서는, 예컨대, 다이싱 테이프 상에서 개편화된 반도체 칩을 픽업하여, 압착기의 압착 툴(압착 헤드)에 흡착시키고, 배선 회로 기판, 다른 반도체 칩 또는 반도체 웨이퍼에 가압착한다. 또는, 반도체 웨이퍼를 다른 반도체 웨이퍼에 가압착하여도 좋다.
가압착 전에, 예컨대, 제1 부재로서의 반도체 칩 또는 반도체 웨이퍼 상에 필름형 접착제를 첩부한다. 첩부는 가열 프레스, 롤 라미네이트, 진공 라미네이트 등에 의해 행할 수 있다. 첩부되는 필름형 접착제의 면적 및 두께는, 반도체 칩 또는 기판의 사이즈, 접속부(범프)의 높이 등에 따라 적절하게 설정된다. 필름형 접착제를 반도체 칩에 첩부하여도 좋고, 필름형 접착제가 첩부된 반도체 웨이퍼를 다이싱한 후, 이것을 반도체 칩으로 개편화하여도 좋다.
가압착 공정에서는, 접속부끼리를 전기적으로 접속하기 위해 위치 맞춤이 필요하다. 그 때문에, 일반적으로는 플립 칩 본더 등의 압착기가 사용된다.
가압착을 위해 압착 툴이 반도체 칩을 픽업할 때에, 반도체 칩 상의 반도체 접착제 등에 열이 전사하지 않도록, 압착 툴이 저온인 것이 바람직하다. 한편, 가압착 시에는, 접착제의 유동성을 높여, 말려 들어간 보이드를 효율적으로 배제할 수 있도록, 반도체 칩이 고온으로 가열되는 것이 바람직하다. 단, 접착제의 반응 개시 온도보다 저온의 가열이 바람직하다. 냉각 시간을 단축하기 위해, 반도체 칩을 픽업할 때의 압착 툴의 온도와, 가압착 시의 압착 툴의 온도의 차는, 작은 쪽이 바람직하다. 이 온도차는, 100℃ 이하가 바람직하고, 60℃ 이하가 보다 바람직하고, 실질적으로 0℃인 것이 더욱 바람직하다. 온도차가 100℃ 이상이면, 압착 툴의 냉각에 시간이 걸리기 때문에 생산성이 저하하는 경향이 있다. 접착제의 반응 개시 온도란 DSC(가부시키가이샤 퍼킨엘머 제조, DSC-Pyirs1)를 이용하여, 샘플량 10 ㎎, 승온 속도 10℃/분, 공기 또는 질소 분위기의 조건에서 측정하였을 때의 온셋 온도를 말한다.
가압착을 위해 부가되는 하중은, 접속부(범프)의 수, 접속부(범프)의 높이 편차의 흡수, 접속부(범프)의 변형량 등의 제어를 고려하여 적절하게 설정된다. 가압착 후에, 대향하는 접속부끼리가 접촉하고 있는 것이 바람직하다. 가압착 후에 접속부끼리가 접촉하고 있으면, 본압착에 있어서 접속부의 금속 결합이 형성되기 쉽고, 또한, 접착제의 물림이 적은 경향이 있다. 가압착을 위한 하중은, 보이드를 배제하고, 접속부의 접촉을 위해, 큰 쪽이 바람직하고, 예컨대, 접속부(예컨대 범프) 1개당, 0.009 N∼0.2 N이 바람직하다.
가압착 공정은, 생산성 향상의 관점에서, 단시간일수록 바람직하고, 예컨대, 5초 이하, 3초 이하, 또는 2초 이하여도 좋다.
가압착 공정에 이어지는 본압착 공정에 의해, 대향하는 접속부가 금속 결합에 의해 접합하며, 통상, 접착제에 의해 접속부 사이의 공극이 충전된다. 본압착 공정은, 접속부의 금속의 융점 이상으로 가열 가능하고, 기압에 의한 가압이 가능한 장치를 이용하여 행해진다. 장치의 예로서는, 가압 리플로노 및 가압 오븐을 들 수 있다.
본압착을 위한 가열 온도는, 대향하는 접속부(예컨대, 범프-범프, 범프-패드, 범프-배선) 중, 적어도 한쪽의 금속의 융점 이상이면 좋다. 예컨대, 접속부의 금속이 땜납인 경우, 220℃ 이상, 330℃ 이하가 바람직하다. 본압착의 온도가 저온이면 접속부의 금속이 용융하지 않아, 충분한 금속 결합이 형성되지 않을 가능성이 있다. 본압착의 온도가 과도하게 고온이면, 보이드 억제의 효과가 상대적으로 작아지거나, 땜납이 비산하기 쉬워지거나 하는 경향이 있다.
본압착 공정의 가열 온도는, 접착제의 반응 개시 온도보다 고온인 것이 바람직하다. 본압착 동안에, 접속부의 금속 결합의 형성뿐만 아니라, 접착제의 경화를 촉진함으로써, 보이드 억제 및 접속성의 점에서 한층 더 우수한 효과가 얻어진다. 본압착 공정의 가압을 압착기를 이용하여 행하면, 접속부의 측면에는 비어져 나온 접착제(필렛)에는 압착기의 열이 전해지기 어렵기 때문에, 본압착 공정 후, 접착제의 경화를 충분히 진행시키기 위한 가열 처리가 더 필요해지는 일이 많다. 이에 대하여, 압착기가 아니라, 가압 리플로노, 가압 오븐 등 내에서의 기압에 의한 가압이면, 전체에 열을 가할 수 있어, 본압착 후의 가열 처리를 단축, 또는 없앨 수 있어, 생산성이 향상한다. 또한, 기압에 의한 가압이면, 복수의 가압 착체의 본압착을, 일괄하여 행하기 쉽다. 또한, 압착기를 이용한 직접적인 가압이 아니라, 기압에 의한 가압 쪽이, 필렛 억제의 관점에서도, 바람직하다. 필렛 억제는, 반도체 장치의 소형화 및 고밀도화의 경향에 대하여, 중요하다.
본압착이 행해지는 분위기는, 특별히 제한은 없지만, 공기, 질소, 포름산 등을 포함하는 분위기가 바람직하다.
본압착을 위한 압력은, 접속되는 부재의 사이즈 및 수 등에 따라 적절하게 설정된다. 본압착을 위한 압력은, 예컨대, 대기압을 넘어 1 ㎫ 이하여도 좋다. 압력이 큰 쪽이 보이드 억제, 접속성 향상의 관점에서 바람직하고, 필렛 억제의 관점에서는 압력은 작은 쪽이 바람직하다. 그 때문에, 본압착을 위한 압력은 0.05∼0.5 ㎫가 더욱 바람직하다.
TSV 구조의 반도체 장치와 같이, 입체적으로 복수의 반도체 칩이 적층되는 경우, 복수의 반도체 칩을 하나씩 중첩하여 가압착하고, 그 후, 적층된 복수의 반도체 칩을 일괄하여 가열 및 가압함으로써 본압착을 행하여도 좋다.
가압착 공정과 본압착 공정 사이에, 접속부끼리의 젖음성(또는 접속성)의 향상의 관점에서, 압착기(압착 툴)에 의해, 가압착체를, 접속부 금속의 융점 이상의 온도(땜납의 경우, 230℃ 이상의 온도)로 가열하면서 가압하는 공정을 추가하여도 좋다. 이 공정의 압착기는, 생산성 향상의 관점에서, 가압착을 위한 압착기(압착 툴)와는 별도의 것인 것이 바람직하다. 생산성 향상의 관점에서, 가압 시간은, 5초 이하, 3초 이하, 또는 2초 이하가 바람직하다.
(접착제)
이하, 전술한 반도체 장치의 제조 방법에서 이용할 수 있는 접착제(반도체 접착제)에 대해서 설명한다.
일실시형태에 따른 접착제는, 열경화성 수지 및 그 경화제를 함유한다. 접착제는, 중량 평균 분자량 10000 이상의 고분자 성분을 더 함유하여도 좋다.
<열경화성 수지>
열경화성 수지는, 중량 평균 분자량 10000 미만인 것이 바람직하다. 중량 평균 분자량 10000 미만의 열경화성 수지가 경화제와 반응함으로써, 접착제의 경화성이 향상한다. 또한, 보이드의 억제 및 내열성의 관점에서도 바람직하다.
열경화성 수지로서는, 예컨대, 에폭시 수지 및 아크릴 수지를 들 수 있다.
에폭시 수지는, 분자 내에 2개 이상의 에폭시기를 갖는 것이면 특별히 제한은 없다. 에폭시 수지로서는, 비스페놀 A형, 비스페놀 F형, 나프탈렌형, 페놀노볼락형, 크레졸노볼락형, 페놀아랄킬형, 비페닐형, 트리페닐메탄형, 디시클로펜타디엔형, 각종 다관능 에폭시 수지 등을 이용할 수 있다. 이들은 단독 또는 2종 이상의 혼합체로서 이용할 수 있다.
아크릴 수지는, 분자 내에 1개 이상의 (메타)아크릴기를 갖는 것이면 특별히 제한은 없다. 아크릴 수지로서, 예컨대, 비스페놀 A형, 비스페놀 F형, 나프탈렌형, 페놀노볼락형, 크레졸노볼락형, 페놀아랄킬형, 비페닐형, 트리페닐메탄형, 디시클로펜타디엔형, 플루오렌형, 아다만탄형, 각종 다관능 아크릴 수지 등을 이용할 수 있다. 이들은 단독 또는 2종 이상의 혼합체로서 이용할 수 있다. 또한, 본 명세서에 있어서, 「(메타)아크릴기」는 아크릴기 또는 메타크릴기 중 어느 하나를 의미하는 용어로서 이용된다.
아크릴 수지는, 실온(25℃)에서 고형인 것이 바람직하다. 액형에 비해서 고형 쪽이, 보이드가 발생하기 어렵고, 또한, 경화 전의 B 스테이지의 접착제의 점성(태크)이 작아, 취급이 우수한 경향이 있다.
아크릴 수지가 갖는 (메타)아크릴기의 수는, 1분자당 3 이하가 바람직하다. (메타)아크릴기의 수가 4 이상이면, 관능기수가 많기 때문에, 단시간에서의 경화가 충분히 진행되지 않아, 경화 반응률이 저하한다(경화의 네트워크가 급속하게 진행되어, 미반응기가 잔존하는 경우가 있다).
접착제에 있어서의 열경화성 수지의 함유량은, 접착제의 전체질량 100 질량부에 대하여, 예컨대 10∼50 질량부이다. 열경화성 수지의 함유량이 10 질량부 이하이면, 경화 후의 수지의 유동을 충분히 제어하는 것이 어려운 경향이 있다. 열경화성 수지의 함유량이 50 질량부 이상이면, 경화물이 지나치게 딱딱해져 반도체 장치의 휨이 커지는 경향이 있다.
<경화제>
경화제로서는, 예컨대, 페놀 수지계 경화제, 산무수물계 경화제, 아민계 경화제, 이미다졸계 경화제, 포스핀계 경화제, 아조 화합물 및 유기 과산화물을 들 수 있다. 이들 중에서도, 이미다졸계 경화제가 바람직하다.
페놀 수지계 경화제로서는, 분자 내에 2개 이상의 페놀성 수산기를 갖는 것이면 특별히 제한은 없고, 예컨대, 페놀노볼락, 크레졸노볼락, 페놀아랄킬 수지, 크레졸나프톨포름알데히드 중축합물, 트리페닐메탄형 다관능 페놀 및 각종 다관능 페놀 수지를 이용할 수 있다. 이들은 단독으로 또는 2종 이상의 혼합물로서 이용할 수 있다.
열경화성 수지에 대한 페놀 수지계 경화제의 당량비(페놀성 수산기/에폭시기, 몰비)는, 양호한 경화성, 접착성 및 보존 안정성의 관점에서, 0.3∼1.5가 바람직하고, 0.4∼1.0이 보다 바람직하고, 0.5∼1.0이 더욱 바람직하다. 당량비가 0.3 이상이면, 경화성이 향상하여 접착력이 향상하는 경향이 있고, 1.5 이하이면 미반응의 페놀성 수산기가 과잉으로 잔존하는 일이 없어, 흡수율이 낮게 억제되고, 절연 신뢰성이 향상하는 경향이 있다.
산무수물계 경화제로서는, 예컨대, 메틸시클로헥산테트라카르복실산2무수물, 무수트리멜리트산, 무수피로멜리트산, 벤조페논테트라카르복실산2무수물 및 에틸렌글리콜비스안히드로트리멜리테이트를 이용할 수 있다. 이들은 단독으로 또는 2종 이상의 혼합물로서 이용할 수 있다.
열경화성 수지에 대한 산무수물계 경화제의 당량비(산무수물기/에폭시기, 몰비)는, 양호한 경화성, 접착성 및 보존 안정성의 관점에서, 0.3∼1.5가 바람직하고, 0.4∼1.0이 보다 바람직하고, 0.5∼1.0이 더욱 바람직하다. 당량비가 0.3 이상이면, 경화성이 향상하여 접착력이 향상하는 경향이 있고, 1.5 이하이면 미반응의 산무수물이 과잉으로 잔존하는 일이 없어, 흡수율이 낮게 억제되고, 절연 신뢰성이 향상하는 경향이 있다.
아민계 경화제로서는, 예컨대, 디시안디아미드를 이용할 수 있다.
열경화성 수지에 대한 아민계 경화제의 당량비(아민/에폭시기, 몰비)는, 양호한 경화성, 접착성 및 보존 안정성의 관점에서 0.3∼1.5가 바람직하고, 0.4∼1.0이 보다 바람직하고, 0.5∼1.0이 더욱 바람직하다. 당량비가 0.3 이상이면, 경화성이 향상하여 접착력이 향상하는 경향이 있고, 1.5 이하이면 미반응의 아민이 과잉으로 잔존하는 일이 없어, 절연 신뢰성이 향상하는 경향이 있다.
이미다졸계 경화제로서는, 예컨대, 2-페닐이미다졸, 2-페닐-4-메틸이미다졸, 1-벤질-2-메틸이미다졸, 1-벤질-2-페닐이미다졸, 1-시아노에틸-2-운데실이미다졸, 1-시아노-2-페닐이미다졸, 1-시아노에틸-2-운데실이미다졸트리멜리테이트, 1-시아노에틸-2-페닐이미다졸륨트리멜리테이트, 2,4-디아미노-6-[2'-메틸이미다졸릴-(1')]-에틸-s-트리아진, 2,4-디아미노-6-[2'-운데실이미다졸릴-(1')]-에틸-s-트리아진, 2,4-디아미노-6-[2'-에틸-4'-메틸이미다졸릴-(1')]-에틸-s-트리아진, 2,4-디아미노-6-[2'-메틸이미다졸릴-(1')]-에틸-s-트리아진이소시아누르산부가체, 2-페닐이미다졸이소시아누르산부가체, 2-페닐-4,5-디히드록시메틸이미다졸, 2-페닐-4-메틸-5-히드록시메틸이미다졸 및 에폭시 수지와 이미다졸류의 부가체를 들 수 있다. 이들 중에서도, 우수한 경화성, 보존 안정성 및 접속 신뢰성의 관점에서, 1-시아노에틸-2-운데실이미다졸, 1-시아노-2-페닐이미다졸, 1-시아노에틸-2-운데실이미다졸트리멜리테이트, 1-시아노에틸-2-페닐이미다졸륨트리멜리테이트, 2,4-디아미노-6-[2'-메틸이미다졸릴-(1')]-에틸-s-트리아진, 2,4-디아미노-6-[2'-에틸-4'-메틸이미다졸릴-(1')]-에틸-s-트리아진, 2,4-디아미노-6-[2'-메틸이미다졸릴-(1')]-에틸-s-트리아진이소시아누르산부가체, 2-페닐이미다졸이소시아누르산부가체, 2-페닐-4,5-디히드록시메틸이미다졸 및 2-페닐-4-메틸-5-히드록시메틸이미다졸이 바람직하다. 이들은 단독으로 또는 2종 이상을 병용하여 이용할 수 있다. 또한, 이들을 마이크로 캡슐화한 잠재성 경화제로 하여도 좋다.
이미다졸계 경화제의 함유량은, 열경화성 수지 100 질량부에 대하여, 0.1∼20 질량부가 바람직하고, 0.1∼10 질량부가 보다 바람직하다. 이미다졸계 경화제의 함유량이 0.1 질량부 이상이면 경화성이 향상하는 경향이 있고, 20 질량부 이하이면 금속 접합이 형성되기 전에 접착제가 경화하는 일이 없어, 접속 불량이 발생하기 어려운 경향이 있다.
포스핀계 경화제로서는, 예컨대, 트리페닐포스핀, 테트라페닐포스포늄테트라페닐보레이트, 테트라페닐포스포늄테트라(4-메틸페닐)보레이트 및 테트라페닐포스포늄(4-플루오로페닐)보레이트를 들 수 있다.
포스핀계 경화제의 함유량은, 열경화성 수지 100 질량부에 대하여, 0.1∼10 질량부가 바람직하고, 0.1∼5 질량부가 보다 바람직하다. 포스핀계 경화제의 함유량이 0.1 질량부 이상이면 경화성이 향상하는 경향이 있고, 10 질량부 이하이면 금속 접합이 형성되기 전에 접착제가 경화하는 일이 없어, 접속 불량이 발생하기 어려운 경향이 있다.
페놀 수지계 경화제, 산무수물계 경화제 및 아민계 경화제는, 각각 1종을 단독으로 또는 2종 이상의 혼합물로서 이용할 수 있다. 이미다졸계 경화제 및 포스핀계 경화제는 각각 단독으로 이용하여도 좋지만, 페놀 수지계 경화제, 산무수물계 경화제 또는 아민계 경화제와 함께 이용하여도 좋다.
유기 과산화물로서는, 예컨대, 케톤퍼옥사이드, 퍼옥시케탈, 하이드로퍼옥사이드, 디알킬퍼옥사이드, 디아실퍼옥사이드, 퍼옥시디카르보네이트, 퍼옥시에스테르 등을 들 수 있다. 보존 안정성의 관점에서, 하이드로퍼옥사이드, 디알킬퍼옥사이드, 퍼옥시에스테르가 바람직하다. 또한, 내열성의 관점에서, 하이드로퍼옥사이드, 디알킬퍼옥사이드가 바람직하다. 이들은 단독 또는 2종 이상의 혼합체로서 이용할 수 있다.
유기 과산화물의 함유량은, 아크릴 수지에 대하여 0.5∼10 질량％가 바람직하고, 1∼5 질량％가 보다 바람직하다. 유기 과산화물의 함유량이 0.5 질량％ 미만인 경우, 충분히 경화가 진행되기 어려운 경향이 있다. 유기 과산화물의 함유량이 10 질량％를 넘는 경우, 경화가 급격하게 진행되어, 반응점이 많아지기 때문에, 분자쇄가 짧아지거나, 미반응기가 잔존하여 신뢰성이 저하하는 경향이 있다.
에폭시 수지 또는 아크릴 수지와 조합되는 경화제는, 경화가 진행되면 특별히 제한은 없다. 에폭시 수지와 조합되는 경화제는, 취급성, 보존 안정성, 경화성의 관점에서, 페놀 수지계 경화제 및 이미다졸계 경화제의 조합, 산무수물계 경화제 및 이미다졸계 경화제의 조합, 아민계 경화제 및 이미다졸계 경화제의 조합, 또는 이미다졸계 경화제를 단독으로 이용하는 것이 바람직하다. 단시간에 접속하면 생산성이 향상하기 때문에, 속경화성이 우수한 이미다졸계 경화제를 단독으로 이용하는 것이 더욱 바람직하다. 단시간에서 경화하면 저분자 성분 등의 휘발분을 억제할 수 있기 때문에, 보이드 발생 억제도 가능하다. 또한, 아크릴 수지와 조합되는 경화제는, 취급성, 보존 안정성의 관점에서, 유기 과산화물이 바람직하다.
<중량 평균 분자량 10000 이상의 고분자 성분>
중량 평균 분자량 10000 이상의 고분자 성분은, 에폭시 수지, 페녹시 수지, 폴리이미드 수지, 폴리아미드 수지, 폴리카르보디이미드 수지, 시아네이트에스테르 수지, 아크릴 수지, 폴리에스테르 수지, 폴리에틸렌 수지, 폴리에테르술폰 수지, 폴리에테르이미드 수지, 폴리비닐아세탈 수지, 우레탄 수지, 아크릴 고무 등을 들 수 있고, 그 중에서도 내열성 및 필름 형성성이 우수한 에폭시 수지, 페녹시 수지, 폴리이미드 수지, 아크릴 수지, 아크릴 고무, 시아네이트에스테르 수지, 폴리카르보디이미드 수지 등이 바람직하고, 또한 내열성, 필름 형성성이 우수하는 에폭시 수지, 페녹시 수지, 폴리이미드 수지, 아크릴 수지, 아크릴 고무가 더욱 바람직하다. 이들 고분자 성분은 단독 또는 2종 이상의 혼합체 또는 공중합체로서 이용할 수도 있다. 중량 평균 분자량 10000 이상의 고분자 성분은, 경화제와 반응하는 열경화성 수지여도 좋다.
고분자 성분과 전술한 에폭시 수지의 질량비는, 특별히 제한되지 않는다. 접착제가 필름형의 형태를 유지하기 위해, 고분자 성분에 대한 에폭시 수지의 질량비는, 바람직하게는 0.01∼5, 0.05∼4, 또는 0.1∼3이다. 이 질량비가 0.01보다 작으면 경화성이 저하하여, 접착력이 저하할 가능성이 있다. 이 질량비가 5보다 크면, 필름 형성성이 저하할 가능성이 있다.
고분자 성분과 아크릴 수지의 질량비는, 특별히 제한되지 않는다. 고분자 성분에 대한 아크릴 수지의 질량비는, 0.01∼10이 바람직하고, 0.05∼5가 보다 바람직하고, 0.1∼5가 더욱 바람직하다. 이 질량비가 0.01보다 작으면 경화성이 저하하여, 접착력이 저하할 가능성이 있다. 이 질량비가 10보다 크면, 필름 형성성이 저하할 가능성이 있다.
고분자 성분의 유리 전이 온도(Tg)는, 접착제의 기판 또는 반도체 칩에의 첩부성이 우수한 관점에서, 120℃ 이하가 바람직하고, 100℃ 이하가 보다 바람직하고, 85℃ 이하가 더욱 바람직하다. 고분자 성분의 Tg가 120℃를 넘으면, 반도체 칩의 범프, 기판에 형성된 전극 및 배선 패턴 등의 요철을 접착제에 의해 매립하는 것이 어려워지기 때문에, 보이드 억제의 효과가 상대적으로 작아질 가능성이 있다. 여기서의 Tg는, DSC[(주)퍼킨엘머 제조, DSC-7형]를 이용하여, 샘플량 10 ㎎, 승온 속도 10℃/분, 공기 분위기 하의 조건에서 측정되는 Tg이다.
고분자 성분의 중량 평균 분자량은, 10000 이상이다. 단독으로 양호한 필름 형성성을 나타내기 위해, 고분자 성분의 중량 평균 분자량은 30000 이상이 바람직하고, 40000 이상이 보다 바람직하고, 50000 이상이 더욱 바람직하다. 또한, 본 명세서에 있어서, 중량 평균 분자량이란, 겔 침투 크로마토그래피(GPC)로 측정되는, 표준 폴리스티렌 환산의 값을 의미한다.
접착제는, 플럭스 성분, 즉, 플럭스 활성(산화물 및 불순물을 제거하는 활성)을 나타내는 화합물인 플럭스 활성제를 함유할 수 있다. 플럭스 활성제로서는, 이미다졸류 및 아민류와 같이 비공유 전자쌍을 갖는 함질소 화합물, 카르복실산류, 페놀류 및 알코올류를 들 수 있다. 알코올 등에 비해서 유기산 쪽이 플럭스 활성을 강하게 발현하여, 접속성이 향상한다.
점도 및 경화물의 물성을 제어하기 위해, 및, 반도체 칩끼리 또는 반도체 칩과 기판을 접속하였을 때의 보이드의 발생 및 흡습율의 억제를 위해, 접착제에 필러를 배합하여도 좋다. 절연성 무기 필러로서는, 예컨대, 유리, 실리카, 알루미나, 산화티탄, 카본 블랙, 운모, 질화붕소 등을 들 수 있다. 이들 중에서도, 실리카, 알루미나, 산화티탄, 질화붕소가 바람직하고, 실리카, 알루미나, 질화붕소가 보다 바람직하다. 위스커로서는, 붕산알루미늄, 티탄산알루미늄, 산화아연, 규산칼슘, 황산마그네슘, 질화붕소 등을 들 수 있다. 수지 필러로서는, 폴리우레탄, 폴리이미드, 메타크릴산메틸 수지, 메타크릴산메틸-부타디엔-스티렌 공중합 수지(MBS) 등을 이용할 수 있다. 이들 필러 및 위스커는 단독 또는 2종 이상의 혼합체로서 이용할 수도 있다. 필러의 형상, 입경 및 배합량에 대해서는, 특별히 제한되지 않는다.
수지 필러는 무기 필러에 비해서, 260℃ 등의 고온에서 유연성을 부여할 수 있기 때문에, 내리플로성 향상에 적합하다. 또한, 유연성 부여 때문에, 필름 형성성 향상에도 효과가 있다.
절연 신뢰성의 관점에서, 필러는 절연성인 것이 바람직하다. 은 필러, 땜납 필러 등도 전성의 금속 필러는 함유하지 않는 반도체 접착제가 바람직하다.
분산성 및 접착력 향상의 관점에서, 표면 처리 필러가 바람직하다. 표면 처리로서는, 글리시딜계(에폭시계), 아민계, 페닐계, 페닐아미노계 또는, (메타)아크릴계, 비닐계를 들 수 있다. 분산성, 유동성, 접착력의 관점에서, 글리시딜계, 페닐아미노계, (메타)아크릴계가 바람직하다. 보존 안정성의 관점에서, 페닐계, 아크릴계, (메타)아크릴계가 더욱 바람직하다. 표면 처리의 용이함에서, 실란 처리(에폭시실란계, 아미노실란계, 아크릴실란계 등)가 바람직하다.
이들 필러 및 위스커는 단독 또는 2종 이상의 혼합체로서 이용할 수도 있다. 필러의 형상, 입경 및 배합량에 대해서는, 특별히 제한되지 않는다. 또한, 표면 처리에 의해서 물성을 적절하게 조정하여도 좋다.
필러의 평균 입경은, 플립 칩 접속 시의 물림 방지의 관점에서, 1.5 ㎛ 이하가 바람직하고, 시인성 및 투명성의 관점에서, 1.0 ㎛ 이하가 더 바람직하다.
필러의 함유량은, 접착제의 고형분 질량(용제 이외의 성분의 질량)을 기준으로 하여, 30∼90 질량％가 바람직하고, 40∼80 질량％가 보다 바람직하다. 필러의 함유량이 30 질량％ 미만에서는 방열성이 낮고, 또한, 보이드 발생, 흡습률이 커지는 경향이 있다. 필러의 함유량이 90 질량％를 넘으면 접착제의 점도가 높아져, 유동성의 저하, 접속부에의 필러의 물림(트래핑)이 생겨, 접속 신뢰성이 저하하는 경향이 있다.
접착제는, 이온 트래퍼, 산화 방지제, 실란 커플링제, 티탄 커플링제, 레벨링제를 포함하여도 좋다. 이들은 1종을 단독으로 이용하여도 좋고, 2종 이상 조합하여 이용하여도 좋다. 이들 배합량에 대해서는, 각 첨가제의 효과가 발현되도록 적절하게 조정하면 좋다.
접착제는 필름형인 것이 바람직하다. 필름형이면 생산성이 향상한다. 필름형 접착제(필름형)의 제작 방법을 이하에 나타낸다.
열경화성 수지, 경화제, 고분자 성분, 필러, 그 외 첨가제 등을 유기 용매 중에 부가하여, 교반 혼합, 혼련 등에 의해, 용해 또는 분산시켜, 수지 바니시를 조제한다. 수지 바니시를, 이형 처리를 실시한 기재 필름 상에, 수지 바니시를 나이프 코터, 롤 코터나 애플리케이터, 다이 코터, 콤마 코터를 이용하여 도포한 후, 가열에 의해 유기 용매를 감소시켜, 기재 필름 상에 필름형 접착제를 형성한다. 또한, 가열에 의해 유기 용매를 감소시키기 전에, 수지 바니시를 웨이퍼 등에 스핀 코트하여 막을 형성하고, 그 후, 용매 건조를 행하는 방법으로, 웨이퍼 상에 필름형 접착제를 형성하여도 좋다.
기재 필름으로서는, 유기 용매를 휘발시킬 때의 가열 조건에 견딜 수 있는 내열성을 갖는 것이면 특별히 제한은 없고, 폴리에스테르 필름, 폴리프로필렌 필름, 폴리에틸렌테레프탈레이트 필름, 폴리이미드 필름, 폴리에테르이미드 필름, 폴리에테르나프탈레이트 필름, 메틸펜텐 필름 등을 예시할 수 있다. 기재 필름은, 이들 필름으로 이루어지는 단층의 것에 한정되지 않고, 2종 이상의 재료로 이루어지는 다층 필름이어도 좋다.
도포 후의 수지 바니시로부터 유기 용매를 휘발시킬 때의 조건은, 구체적으로는, 50∼200℃, 0.1∼90분간의 가열을 헹하는 것이 바람직하다. 실장 후의 보이드나 점도 조제에 영향이 없으면, 유기 용매가 1.5％ 이하까지 휘발하는 조건으로 하는 것이 바람직하다.
실시예
이하, 실시예를 들어 본 발명에 대해서 더욱 구체적으로 설명한다. 단, 본 발명은 이들 실시예에 한정되는 것이 아니다.
(1) 필름형 접착제
표 1에 나타내는 조성을 갖는 필름형 접착제를 제작하였다.
표 중의 각 원재료의 상세는 이하와 같다.
(i) 열경화성 수지[중량 평균 분자량(Mw)이 10000 미만]
에폭시 수지 EP1032H60: 트리페놀메탄 골격 함유 다관능 고형 에폭시 수지(미쓰비시가가쿠 가부시키가이샤 제조, 중량 평균 분자량: 800∼2000)
YL983U: 비스페놀 F형 액형 에폭시 수지(미쓰비시가가쿠 가부시키가이샤 제조, 분자량: 약 336)
YL7175-1000: 가요성 반고형상 에폭시 수지(미쓰비시가가쿠 가부시키가이샤 제조, 중량 평균 분자량: 1000∼5000)
(ii) 경화제
2MAOK-PW: 2,4-디아미노-6-[2'-메틸이미다졸릴-(1')]-에틸-s-트리아진이소시아누르산부가체(시코쿠가세이 가부시키가이샤 제조)
(iii) 중량 평균 분자량(Mw) 10000 이상의 고분자 성분
ZX1356-2: 페녹시 수지(도토가세이 가부시키가이샤, 유리 전이 온도: 약 71℃, 중량 평균 분자량: 약 63000)
(iv) 플럭스제(카르복실산)
2-메틸글루타르산(알드리치사 제조, 융점: 약 77℃)
(v) 필러
무기 필러
SE2050: 실리카 필러(가부시키가이샤 애드마텍스 제조, 평균 입경 0.5 ㎛)
YA050C-SP: 페닐 표면 처리 나노 실리카 필러(가부시키가이샤 애드마텍스, 평균 입경: 약 50 ㎚)
수지 필러
EXL-2655: 유기 필러(롬앤하드 재팬 가부시키가이샤 제조, 코어 쉘 타입 유기 미립자)
(vi) 첨가재
FCA107: 고형 실라놀(도레이다우코닝 가부시키가이샤 제조, 중량 평균 분자량: 약 3000)
(2) 반도체 장치의 제작
(가압착 공정)
상기에서 제작한 필름형 접착제를 8 ㎜ 사방, 두께 0.045 ㎜의 사이즈로 오려내고, 이것을 반도체 칩(10 ㎜, 두께 0.1 ㎜두께, 접속부 금속: Au, 제품명: WALTS-TEG IP80, 가부시키가이샤 월츠 제조) 상에 첩부하였다. 거기에, 땜납 범프를 갖는 반도체 칩[칩 사이즈: 7.3 ㎜×7.3 ㎜, 두께 0.05 ㎜, 범프(접속부) 높이: 약 45 ㎛(구리 필러와 땜납의 합계), 범프수: 1048핀, 피치 80 ㎛, 제품명: WALTS-TEG CC80, 가부시키가이샤 월츠 제조]을, 플립 칩 본더(FCB3, 파나소닉 가부시키가이샤 제조)로 가열 및 가압함으로써 가압착하였다. 가압착의 조건은, 130℃, 75 N, 2초로 하였다.
(본압착 공정)
가압착 후의 적층체(가압착체)를 이하의 조건으로 가열 및 가압함으로써, 반도체 칩의 접속부끼리를 접합하여 접속 평가용의 샘플을 제작하였다.
(실시예 1)
·장치: 가압식 리플로 장치(VSU28, 가부시키가이샤 신아펙스 제조)
·가열 온도/시간: 170℃/5분, 260℃/5분의 순서로 가열
·압력: 0.4 ㎫(기압)
(실시예 2)
·장치: 가압식 리플로 장치(VSU28, 가부시키가이샤 신아펙스 제조)
·가열 온도/시간: 260도/5분
·압력: 0.4 ㎫(기압)
(비교예 1)
·장치: 오븐(DKN402, 야마토가가쿠 가부시키가이샤 제조)
·가열 온도/시간: 170도/5분, 260도/5분의 순서로 가열
·압력: 대기압
(비교예 2)
·장치: 오븐(DKN402, 야마토가가쿠 가부시키가이샤 제조)
·가열 온도/시간: 260도/5분
·압력: 대기압
(2) 접속 평가
본압착 후의 상기 샘플에 관해서, 멀티 미터(R6871E, 가부시키가이샤 에이디시 제조)를 이용하여 초기 도통의 가부를 측정하였다. 페리페랄 부분의 내주의 초기 접속 저항값이 45 Ω 이하, 외주의 초기 접속 저항값이 85 Ω 이하인 샘플을 「A」, 그보다 높은 저항값 또는 미접속의 샘플을 「B」로 하였다.
(3) 보이드 평가
본압착 후의 상기 샘플의 외관 화상을, 초음파 영상 진단 장치(Insight-300, 인사이트 가부시키가이샤 제조)에 의해 촬영하였다. 얻어진 화상으로부터, 스캐너(GT-9300 UF, 세이코엡슨 가부시키가이샤 제조)로 칩 사이의 접착제층의 화상을 취득하였다. 취득한 화상에 있어서, 화상 처리 소프트[Adobe Photoshop(상품명)]를 이용하여, 색조 보정, 2계 조화에 의해 보이드 부분을 식별하여, 히스토그램에 의해 보이드 부분이 차지하는 비율을 산출하였다. 보이드 부분을 포함하는 접착층 전체의 면적을 100 면적％로 하였다. 보이드의 면적 비율이 5％ 이하를 「A」로 하고, 보이드의 면적 비율이 55％보다 많은 경우를 「B」로 하였다. 표 2에 평가 결과를 나타낸다.
본압착 시에 기압에 의한 가압을 수반하는 본 발명의 제조 방법에 따르면, 보이드 억제와 접속 확보의 양립이 가능한 것이 확인되었다.
1…반도체 칩, 2…기판, 10…반도체 칩 본체, 15, 16…배선, 20…기판 본체, 30, 32, 33…범프, 34…관통 전극, 40…접착제층, 50…인터포저 본체, 100, 200, 300, 400, 500…반도체 장치.

Claims (6)

  1. 접속부를 갖는 제1 부재와 접속부를 갖는 제2 부재를, 접착제를 통해, 상기 제1 부재의 접속부의 융점 및 상기 제2 부재의 접속부의 융점보다 낮은 온도에서 가압착함으로써, 상기 제1 부재의 접속부와 상기 제2 부재의 접속부가 대향 배치되어 있는 가압착체를 얻는 공정과,
    상기 가압착체를, 기압(氣壓)만에 의해 대기압을 넘어 0.5 ㎫ 이하의 압력으로 가압하면서, 상기 제1 부재의 접속부 또는 상기 제2 부재의 접속부 중 적어도 한쪽의 융점 이상의 온도로 가열하고, 그에 의해 대향 배치된 상기 접속부끼리를 전기적으로 접속되도록 접합하는 공정을 포함하고,
    상기 제1 부재는 반도체 칩 또는 반도체 웨이퍼이고, 상기 제2 부재는 배선 회로 기판, 반도체 칩 또는 반도체 웨이퍼인 것인, 반도체 장치의 제조 방법.
  2. 제1항에 있어서, 상기 접착제는 중량 평균 분자량 10000 미만의 열경화성 수지 및 그 경화제를 함유하는 것인, 반도체 장치의 제조 방법.
  3. 제2항에 있어서, 상기 접착제는 중량 평균 분자량 10000 이상의 고분자 성분을 더 함유하는 것인, 반도체 장치의 제조 방법.
  4. 제3항에 있어서, 상기 고분자 성분의 중량 평균 분자량이 30000 이상이고, 상기 고분자 성분의 유리 전이 온도가 100℃ 이하인 것인, 반도체 장치의 제조 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 접착제는 필름형 접착제인 것인, 반도체 장치의 제조 방법.
  6. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 제1 부재는 반도체 칩 또는 반도체 웨이퍼이고, 상기 제2 부재는 반도체 칩 또는 반도체 웨이퍼인 것인, 반도체 장치의 제조 방법.
KR1020237030762A 2017-04-21 2018-04-20 반도체 장치 및 그 제조 방법 KR20230133407A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2017084658 2017-04-21
JPJP-P-2017-084658 2017-04-21
KR1020197030649A KR20190142333A (ko) 2017-04-21 2018-04-20 반도체 장치 및 그 제조 방법
PCT/JP2018/016280 WO2018194156A1 (ja) 2017-04-21 2018-04-20 半導体装置及びその製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020197030649A Division KR20190142333A (ko) 2017-04-21 2018-04-20 반도체 장치 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20230133407A true KR20230133407A (ko) 2023-09-19

Family

ID=63855780

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020197030649A KR20190142333A (ko) 2017-04-21 2018-04-20 반도체 장치 및 그 제조 방법
KR1020237030762A KR20230133407A (ko) 2017-04-21 2018-04-20 반도체 장치 및 그 제조 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020197030649A KR20190142333A (ko) 2017-04-21 2018-04-20 반도체 장치 및 그 제조 방법

Country Status (5)

Country Link
JP (2) JPWO2018194156A1 (ko)
KR (2) KR20190142333A (ko)
CN (1) CN110582840A (ko)
TW (1) TWI799412B (ko)
WO (1) WO2018194156A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022078574A (ja) * 2020-11-13 2022-05-25 昭和電工マテリアルズ株式会社 半導体装置の製造方法及びこれに用いられる接着剤

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008294382A (ja) 2007-04-27 2008-12-04 Sumitomo Bakelite Co Ltd 半導体ウエハーの接合方法および半導体装置の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4083601B2 (ja) * 2003-03-10 2008-04-30 住友ベークライト株式会社 接着フィルムおよびこれを用いた半導体パッケージならびに半導体装置
JP2009010057A (ja) * 2007-06-27 2009-01-15 Toray Ind Inc 電子素子の実装方法
JP5130939B2 (ja) * 2008-02-13 2013-01-30 東レ株式会社 半導体用接着組成物およびそれを用いた半導体装置の製造方法
JP2012074636A (ja) * 2010-09-29 2012-04-12 Sumitomo Bakelite Co Ltd 接合方法、半導体装置、多層回路基板および電子部品
JP5830847B2 (ja) * 2010-10-21 2015-12-09 富士通株式会社 半導体装置の製造方法及び接合方法
WO2013069798A1 (ja) * 2011-11-11 2013-05-16 住友ベークライト株式会社 半導体装置の製造方法
JP5527395B2 (ja) * 2011-12-16 2014-06-18 日立化成株式会社 接着剤組成物、接着シート及び接続構造体
JP5838903B2 (ja) * 2012-04-17 2016-01-06 住友ベークライト株式会社 積層体の製造方法
JP5867259B2 (ja) * 2012-04-17 2016-02-24 住友ベークライト株式会社 積層体の製造方法
JP2017045891A (ja) * 2015-08-27 2017-03-02 日立化成株式会社 半導体装置及びそれを製造する方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008294382A (ja) 2007-04-27 2008-12-04 Sumitomo Bakelite Co Ltd 半導体ウエハーの接合方法および半導体装置の製造方法

Also Published As

Publication number Publication date
TWI799412B (zh) 2023-04-21
JPWO2018194156A1 (ja) 2020-02-27
CN110582840A (zh) 2019-12-17
TW201843751A (zh) 2018-12-16
JP2024023787A (ja) 2024-02-21
KR20190142333A (ko) 2019-12-26
WO2018194156A1 (ja) 2018-10-25

Similar Documents

Publication Publication Date Title
JP6504263B2 (ja) 半導体用接着剤、半導体装置及びそれを製造する方法
CN109075088B (zh) 半导体装置的制造方法
JP2017220519A (ja) 半導体装置の製造方法
JP2024023787A (ja) 半導体装置の製造方法
JP6544146B2 (ja) 半導体装置及びそれを製造する方法
JP7176532B2 (ja) 半導体装置、半導体装置の製造方法及び接着剤
JP6859708B2 (ja) 半導体装置を製造する方法
TWI820200B (zh) 半導體裝置及其製造方法
JP7172167B2 (ja) 半導体装置の製造方法、及びそれに用いられる半導体用接着剤
JP2019125691A (ja) 半導体装置の製造方法及び半導体用接着剤
JP7238453B2 (ja) 半導体用接着剤
WO2022102181A1 (ja) 半導体装置の製造方法及びこれに用いられる接着剤
JP2017162927A (ja) 半導体装置を製造する方法
JP2022043572A (ja) 半導体装置の製造方法
JP2019160839A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal