CN105826309A - 系统级晶圆封装结构及封装方法 - Google Patents

系统级晶圆封装结构及封装方法 Download PDF

Info

Publication number
CN105826309A
CN105826309A CN201610372300.1A CN201610372300A CN105826309A CN 105826309 A CN105826309 A CN 105826309A CN 201610372300 A CN201610372300 A CN 201610372300A CN 105826309 A CN105826309 A CN 105826309A
Authority
CN
China
Prior art keywords
keyset
positioning convex
detent
wafer
convex point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610372300.1A
Other languages
English (en)
Inventor
赵照
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hefei Xinfoo Sensor Technology Co Ltd
Original Assignee
Hefei Xinfoo Sensor Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hefei Xinfoo Sensor Technology Co Ltd filed Critical Hefei Xinfoo Sensor Technology Co Ltd
Priority to CN201610372300.1A priority Critical patent/CN105826309A/zh
Publication of CN105826309A publication Critical patent/CN105826309A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

本发明提供一种系统级晶圆封装结构，包括形成有电路的衬底晶圆；设置在衬底晶圆上的转接板；设置在转接板上高度一致的多个功能芯片；以及用于将多个功能芯片封装起来的封装体，在所述功能芯片下表面和转接板上表面上还分别形成有用于将功能芯片卡合固定在转接板上的定位凸点和定位凹槽或者定位凹槽和定位凸点。本发明采用转接板和功能芯片上的定位凸点和定位凹槽的卡合代替传统贴片方式能够显著提高贴片对位精度，同时避免在键合过程中出现功能芯片的偏移，显著提高生产良率；另外，在贴片和键合过程中可以一次性地将所有功能芯片卡合并共晶键合至转接板上，避免传统方式的多次贴片和键合，大量减少工艺步骤，显著提高生产效率。

Description

系统级晶圆封装结构及封装方法
技术领域
本发明涉及晶圆封装技术，具体涉及一种系统级晶圆封装结构及封装方法。
背景技术
将多个具有不同功能的芯片集成在一个单元中能够形成一个系统级芯片，实现电气功能。在现有技术中，系统级芯片的封装过程通常采用晶圆级封装，具体是：在衬底晶圆上键合一个转接板，再将多个功能芯片分次贴片（通过助焊剂等粘接在转接板上）、键合，最后整体封装起来，封装后再进行切片形成一个独立的系统级芯片。现有技术中存在的问题是每种功能芯片均要在转接板上进行一次贴片、键合，最后做整体封装，工艺流程长、速度慢，效率低下。
发明内容
为了解决上述问题，本发明的目的在于提供一种系统级晶圆封装结构，能够显著提高生产良率和生产效率。
本发明采用的技术方案为：一种系统级晶圆封装结构，包括形成有电路的衬底晶圆；设置在衬底晶圆上的转接板；设置在转接板上高度一致的多个功能芯片；以及用于将多个功能芯片封装起来的封装体，在所述功能芯片下表面和转接板上表面还分别形成有用于将功能芯片卡合固定在转接板上的定位凸点和定位凹槽或者定位凹槽和定位凸点。
优选地，所述多个功能芯片是通过焊料凸点共晶键合设置在转接板上的，所述焊料凸点形成于转接板上表面和/或功能芯片下表面的键合位置上，共晶键合后形成功能芯片和转接板之间的信号传输通道。
优选地，所述衬底晶圆是单层晶圆或者是多层晶圆键合在一起的多层堆叠晶圆。
优选地，所述定位凸点和定位凹槽的形状是方形或圆形柱状。
优选地，所述每个功能芯片对应于的定位凸点和定位凹槽的个数是2~4个。
优选地，所述定位凸点和定位凹槽的材料是氮化硅、SU8或BCB厚胶。
优选地，所述封装体是塑料、金属或陶瓷封盖。
于此同时，本发明的另一目的是提供一种系统级晶圆封装方法，能够显著生产良率和生产效率。
本发明采用的技术方案是：包括步骤S1:准备形成有电路的衬底晶圆和上表面形成有定位凸点或定位凹槽的转接板，将转接板设置在衬底晶圆上；步骤S2:准备多个下表面形成有定位凹槽或定位凸点且高度一致的功能芯片，采用高精度贴片机一次性将多个功能芯片通过定位凹槽和定位凸点的对准卡合固定在转接板上；步骤S3:在真空键合机中将卡合在转接板上的多个功能芯片一次性键合在转接板上；步骤S4:将转接板上的多个功能芯片封装起来；步骤S5:将封装后的晶圆片进行切片形成独立的系统级芯片。
优选地，步骤S3是多个功能芯片通过转接板上表面和/或功能芯片下表面上形成的焊料凸点共晶键合在所述转接板上，焊料凸点在共晶键合后形成功能芯片和转接板之间的信号传输通道。
优选地，所述定位凸点和定位凹槽的形状是方形或圆形柱状，所述封装是塑料封装或金属封装。
本发明的有益效果在于：
1）采用转接板和功能芯片上的定位凸点和定位凹槽的卡合代替传统贴片方式能够显著提高贴片对位精度，同时避免在键合过程中出现功能芯片的偏移，显著提高生产良率；
2）由于定位凸点和定位凹槽结构，使得在贴片和键合过程中可以一次性地将所有功能芯片卡合并共晶键合至转接板上，避免传统方式的多次贴片和键合，大量减少工艺步骤，显著提高生产效率。
附图说明
图1是本发明系统级晶圆封装结构示意图；
图2是图1中沿A-A方向剖视示意图1；
图3是图1中沿A-A方向剖视示意图2；
图4是本发明系统级晶圆封装方法流程图；
图5是本发明系统级晶圆封装方法流程示意图1；
图6是本发明系统级晶圆封装方法流程示意图2。
具体实施方式
以下结合附图对本发明作进一步描述。
参见图1，一种系统级晶圆封装结构，包括形成有电路的衬底晶圆10，所述衬底晶圆可以是单层晶圆或者是多层晶圆键合在一起的多层堆叠晶圆；设置在衬底晶圆10上的转接板20；设置在转接板20上高度一致的多个功能芯片30；还包括用于将多个功能芯片封装起来的封装体70，所述封装体70可以是塑料、金属或陶瓷封盖。
本发明的关键在于：所述功能芯片30下表面和转接板20上表面还分别形成有定位凸点40和定位凹槽50或者定位凹槽50和定位凸点40,用于在贴片过程中将功能芯片30卡合固定在转接板20上。即，如果转接板表面带有定位凹槽，功能芯片表面就需要带有定位凸点，反之，如果转接板表面带有定位凸点，功能芯片表面就带有定位凹槽。具体地，所述定位凸点40和定位凹槽50的尺寸相当，作为对位标记，凸点能够准确嵌入到凹槽中，不会发生位移，其形状可以是方形，如图2所示；或者是圆形柱状，如图3所示，当然还可以是其他形状，例如多边形柱状等等，本发明不做限定。
进一步地，所述多个功能芯片30是通过焊料凸点60进行共晶键合设置在转接板20上的，具体地，所述焊料凸点60可以选用市场上常用的共晶键合焊料，例如金、锡或银等其他焊接材料，分别形成于转接板20上表面和功能芯片30下表面的键合位置上，或者仅形成于转接板20上表面或者功能芯片30下表面的键合位置上，所述焊料凸点60在共晶键合后形成功能芯片30和转接板20之间的信号传输通道。
在本发明的附图中，每个功能芯片30对应的定位凸点40和定位凹槽50的个数是2个，如图2和3所示，当然还可以增加其个数来进一步增加定位精度，但更多的定位凸点和凹槽会增加制造工艺复杂性，应当酌情考虑。另外，所述定位凸点和定位凹槽可以是将氮化硅材料利用沉积工艺沉积在转接板或功能芯片上，也可以是用SU8或BCB等厚胶制作的三维结构，还可以是采用芯片表面基材蚀刻的方式获得。
作为优选的方案，本发明中定位凸点和定位凹槽的高度保持一致，以便实现准确的卡合定位，而所述焊料凸点60的高度和应当大于定位凸点和定位凹槽的高度，小于定位凸点和定位凹槽的高度的两倍，以便于共晶键合以及在功能芯片置于转接板上时能将定位凸点和定位凹槽卡合上。
参见图4至图6，基于上述系统级晶圆封装结构，本发明还提供一种系统级晶圆的封装方法，包括
步骤S1：准备形成有电路的衬底晶圆10和上表面形成有定位凹槽50，或定位凸点40的转接板20，将转接板20设置在衬底晶圆10上，例如，可以是通过键合设在衬底晶圆上；
步骤S2：准备多个下表面形成有定位凸点40或定位凹槽50且高度一致的功能芯片30，采用高精度贴片机一次性将多个功能芯片30通过定位凹槽50和定位凸点40的对准卡合固定在转接板20上，作为优选的方案，本发明中定位凸点和定位凹槽的高度保持一致，以便实现准确的卡合定位；
步骤S3：在真空键合机中将卡合在转接板20上的多个功能芯片30通过转接板上表面和/或功能芯片下表面键合位置上形成的焊料凸点一次性共晶键合在转接板20上，具体地，所述焊料凸点60可以选用市场上常用的共晶键合焊料，例如金、锡或银等其他焊接材料，分别形成于转接板20上表面和功能芯片30下表面的键合位置上，或者仅形成于转接板20上表面或者功能芯片30下表面的键合位置上，所述焊料凸点60在共晶键合后形成功能芯片30和转接板20之间的信号传输通道；所述焊料凸点60的高度和应当大于定位凸点和定位凹槽的高度，小于定位凸点和定位凹槽的高度的两倍，以便共晶键合以及在功能芯片置于转接板上时能将定位凸点和定位凹槽卡合上；
步骤S4：将转接板20上的多个功能芯片30封装起来，所述封装可以是塑料、金属或陶瓷封装；
步骤S5：将封装后的晶圆片进行切片形成独立的系统级芯片。
优选地，所述定位凸点40和定位凹槽50的形状是方形，如图2所示；或者是圆形柱状，如图3所示，当然还可以是其他形状，例如多边形柱状等等，本发明不做限定。
本发明采用转接板和功能芯片上的定位凸点和定位凹槽的卡合代替传统贴片方式能够显著提高贴片对位精度，同时避免在键合过程中出现功能芯片的偏移，显著提高生产良率；另外，由于定位凸点和定位凹槽结构，使得在贴片和键合过程中可以一次性地将所有功能芯片卡合并共晶键合至转接板上，避免传统方式的多次贴片和键合，大量减少工艺步骤，显著提高生产效率。
需要说明的是，本发明所有附图是上述系统级晶圆封装结构的简略示意图，只为清楚描述本方案体现了与发明点相关的结构，对于其他的与发明点无关的结构是现有结构，在附图中并未体现或只体现部分。
总之，以上仅为本发明较佳的实施例，并非用于限定本发明的保护范围，在本发明的精神范围之内，对本发明所做的等同变换或修改均应包含在本发明的保护范围之内。

Claims (10)

1.一种系统级晶圆封装结构，包括形成有电路的衬底晶圆；设置在衬底晶圆上的转接板；设置在转接板上高度一致的多个功能芯片；以及用于将多个功能芯片封装起来的封装体，其特征在于：在所述功能芯片下表面和转接板上表面还分别形成有用于将功能芯片卡合固定在转接板上的定位凸点和定位凹槽或者定位凹槽和定位凸点。
2.根据权利要求1所述的一种系统级晶圆封装结构，其特征在于：所述多个功能芯片是通过焊料凸点共晶键合形成于转接板上的，所述焊料凸点形成于转接板上表面和/或功能芯片下表面的键合位置上，共晶键合后形成功能芯片和转接板之间的信号传输通道。
3.根据权利要求1或2所述的一种系统级晶圆封装结构，其特征在于：所述衬底晶圆是单层晶圆或者是多层晶圆键合在一起的多层堆叠晶圆。
4.根据权利要求1或2所述的一种系统级晶圆封装结构，其特征在于：所述定位凸点和定位凹槽的形状是方形或圆形柱状。
5.根据权利要求1或2所述的一种系统级晶圆封装结构，其特征在于：所每个功能芯片对应于的定位凸点和定位凹槽的个数是2~4个。
6.根据权利要求1或2所述的系统级晶圆封装结构，其特征在于：所述定位凸点和定位凹槽的材料是氮化硅、SU8或BCB厚胶。
7.根据权利要求1或2所述的系统级晶圆封装结构，其特征在于：所述封装体是塑料、金属或陶瓷封盖。
8.一种系统级晶圆封装方法，其特征在于：包括
步骤S1：准备形成有电路的衬底晶圆和上表面形成有定位凸点或定位凹槽的转接板，将转接板设置在衬底晶圆上；
步骤S2：准备多个下表面形成有定位凹槽或定位凸点且高度一致的功能芯片，采用高精度贴片机一次性将多个功能芯片通过定位凹槽和定位凸点的对准卡合固定在转接板上；
步骤S3：在真空键合机中将卡合在转接板上的多个功能芯片一次性键合在转接板上；
步骤S4：将转接板上的多个功能芯片封装起来；
步骤S5：将封装后的晶圆片进行切片形成独立的系统级芯片。
9.根据权利要求8所述的一种系统级晶圆封装方法，其特征在于：步骤S3是多个功能芯片通过转接板上表面和/或功能芯片下表面上形成的焊料凸点共晶键合在所述转接板上，焊料凸点在共晶键合后形成功能芯片和转接板之间的信号传输通道。
10.根据权利要求8或9所述的一种系统级晶圆封装方法，其特征在于：所述定位凸点和定位凹槽的形状是方形或圆形柱状，所述封装是塑料、金属或陶瓷封装。
CN201610372300.1A 2016-05-31 2016-05-31 系统级晶圆封装结构及封装方法 Pending CN105826309A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610372300.1A CN105826309A (zh) 2016-05-31 2016-05-31 系统级晶圆封装结构及封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610372300.1A CN105826309A (zh) 2016-05-31 2016-05-31 系统级晶圆封装结构及封装方法

Publications (1)

Publication Number Publication Date
CN105826309A true CN105826309A (zh) 2016-08-03

Family

ID=56531550

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610372300.1A Pending CN105826309A (zh) 2016-05-31 2016-05-31 系统级晶圆封装结构及封装方法

Country Status (1)

Country Link
CN (1) CN105826309A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111834246A (zh) * 2019-04-23 2020-10-27 上海新微技术研发中心有限公司 晶圆键合装置
CN116682743A (zh) * 2023-05-15 2023-09-01 珠海妙存科技有限公司 一种内存芯片封装方法、内存芯片以及集成电路系统

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050017369A1 (en) * 2001-11-16 2005-01-27 Gary Clayton Interposer
CN101999168A (zh) * 2008-04-11 2011-03-30 美光科技公司 为小直径、高密度晶片贯通孔裸片堆叠形成对准/对心导引件的方法
CN104576585A (zh) * 2013-10-11 2015-04-29 台湾积体电路制造股份有限公司 形成连接至多个穿透硅通孔(tsv)的图案化金属焊盘的机制
CN105027273A (zh) * 2013-03-07 2015-11-04 住友电木株式会社 粘接膜、切割膜片一体型粘接膜、背磨胶带一体型粘接膜、背磨胶带兼切割膜片一体型粘接膜、叠层体、叠层体的固化物、和半导体装置及半导体装置的制造方法
CN205789960U (zh) * 2016-05-31 2016-12-07 合肥芯福传感器技术有限公司 系统级晶圆封装结构

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050017369A1 (en) * 2001-11-16 2005-01-27 Gary Clayton Interposer
CN101999168A (zh) * 2008-04-11 2011-03-30 美光科技公司 为小直径、高密度晶片贯通孔裸片堆叠形成对准/对心导引件的方法
CN105027273A (zh) * 2013-03-07 2015-11-04 住友电木株式会社 粘接膜、切割膜片一体型粘接膜、背磨胶带一体型粘接膜、背磨胶带兼切割膜片一体型粘接膜、叠层体、叠层体的固化物、和半导体装置及半导体装置的制造方法
CN104576585A (zh) * 2013-10-11 2015-04-29 台湾积体电路制造股份有限公司 形成连接至多个穿透硅通孔(tsv)的图案化金属焊盘的机制
CN205789960U (zh) * 2016-05-31 2016-12-07 合肥芯福传感器技术有限公司 系统级晶圆封装结构

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111834246A (zh) * 2019-04-23 2020-10-27 上海新微技术研发中心有限公司 晶圆键合装置
CN111834246B (zh) * 2019-04-23 2023-12-08 上海新微技术研发中心有限公司 晶圆键合装置
CN116682743A (zh) * 2023-05-15 2023-09-01 珠海妙存科技有限公司 一种内存芯片封装方法、内存芯片以及集成电路系统
CN116682743B (zh) * 2023-05-15 2024-01-23 珠海妙存科技有限公司 一种内存芯片封装方法、内存芯片以及集成电路系统

Similar Documents

Publication Publication Date Title
US20200203331A1 (en) Semiconductor device using emc wafer support system and fabricating method thereof
CN105206539A (zh) 扇出型封装制备方法
CN102344110A (zh) 微机电系统器件的方形扁平无引脚封装结构及方法
CN107533965A (zh) 吸附机构、吸附方法、制造装置及制造方法
US20120267787A1 (en) Wafer Level Chip Scale Package Method Using Clip Array
CN105470207A (zh) 基于高平整度基板的指纹识别芯片封装结构及其制造方法
US11404355B2 (en) Package with lead frame with improved lead design for discrete electrical components and manufacturing the same
CN105826309A (zh) 系统级晶圆封装结构及封装方法
CN106744646A (zh) Mems芯片封装结构以及封装方法
CN104795338A (zh) 背照式影像芯片的晶圆级低成本封装工艺和结构
CN103887219A (zh) 自对准拾取头和用于利用自对准拾取头制造装置的方法
EP2725631B1 (en) Method of Manufacturing LED Assembly using Liquid Molding Technologies
CN107068578A (zh) 传感器封装结构的制备方法和传感器封装结构
US7592236B2 (en) Method for applying a structure of joining material to the back surfaces of semiconductor chips
EP2669936A1 (en) Discrete semiconductor device package and manufacturing method
KR102261309B1 (ko) 전자 부품 및 그 제조 방법 및 전자 부품 제조 장치
CN205789960U (zh) 系统级晶圆封装结构
CN102157477A (zh) 半导体装置的制造方法
US10304716B1 (en) Package structure and manufacturing method thereof
CN103489794A (zh) 提高qfn封装引线框架制备工艺中引线框架硬度的方法
CN104538368A (zh) 一种基于二次塑封技术的三维堆叠封装结构及其制备方法
KR101598688B1 (ko) 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스
KR101474135B1 (ko) 적층형 반도체 패키지 및 반도체다이
US8871571B2 (en) Apparatus for and methods of attaching heat slugs to package tops
CN104347542A (zh) 五面包封的csp结构及制造工艺

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20160803