CN205789960U - 系统级晶圆封装结构 - Google Patents

系统级晶圆封装结构 Download PDF

Info

Publication number
CN205789960U
CN205789960U CN201620510098.XU CN201620510098U CN205789960U CN 205789960 U CN205789960 U CN 205789960U CN 201620510098 U CN201620510098 U CN 201620510098U CN 205789960 U CN205789960 U CN 205789960U
Authority
CN
China
Prior art keywords
keyset
detent
positioning convex
wafer
convex point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201620510098.XU
Other languages
English (en)
Inventor
赵照
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hefei Xinfoo Sensor Technology Co Ltd
Original Assignee
Hefei Xinfoo Sensor Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hefei Xinfoo Sensor Technology Co Ltd filed Critical Hefei Xinfoo Sensor Technology Co Ltd
Priority to CN201620510098.XU priority Critical patent/CN205789960U/zh
Application granted granted Critical
Publication of CN205789960U publication Critical patent/CN205789960U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本实用新型提供一种系统级晶圆封装结构,包括形成有电路的衬底晶圆;设置在衬底晶圆上的转接板;设置在转接板上高度一致的多个功能芯片;以及用于将多个功能芯片封装起来的封装体,在所述功能芯片下表面和转接板上表面上还分别形成有用于将功能芯片卡合固定在转接板上的定位凸点和定位凹槽或者定位凹槽和定位凸点。本实用新型采用转接板和功能芯片上的定位凸点和定位凹槽的卡合代替传统贴片方式能够显著提高贴片对位精度,同时避免在键合过程中出现功能芯片的偏移,显著提高生产良率;另外,在贴片和键合过程中可以一次性地将所有功能芯片卡合并共晶键合至转接板上,避免传统方式的多次贴片和键合,大量减少工艺步骤,显著提高生产效率。

Description

系统级晶圆封装结构
技术领域
本实用新型涉及晶圆封装技术,具体涉及一种系统级晶圆封装结构。
背景技术
将多个具有不同功能的芯片集成在一个单元中能够形成一个系统级芯片,实现电气功能。在现有技术中,系统级芯片的封装过程通常采用晶圆级封装,具体是:在衬底晶圆上键合一个转接板,再将多个功能芯片分次贴片(通过助焊剂等粘接在转接板上)、键合,最后整体封装起来,封装后再进行切片形成一个独立的系统级芯片。现有技术中存在的问题是每种功能芯片均要在转接板上进行一次贴片、键合,最后做整体封装,工艺流程长、速度慢,效率低下。
实用新型内容
为了解决上述问题,本实用新型的目的在于提供一种系统级晶圆封装结构,能够显著提高生产良率和生产效率。
本实用新型采用的技术方案为:一种系统级晶圆封装结构,包括形成有电路的衬底晶圆;设置在衬底晶圆上的转接板;设置在转接板上高度一致的多个功能芯片;以及用于将多个功能芯片封装起来的封装体,在所述功能芯片下表面和转接板上表面还分别形成有用于将功能芯片卡合固定在转接板上的定位凸点和定位凹槽或者定位凹槽和定位凸点。
优选地,所述多个功能芯片是通过焊料凸点共晶键合设置在转接板上的,所述焊料凸点形成于转接板上表面和/或功能芯片下表面的键合位置上,共晶键合后形成功能芯片和转接板之间的信号传输通道。
优选地,所述衬底晶圆是单层晶圆或者是多层晶圆键合在一起的多层堆叠晶圆。
优选地,所述定位凸点和定位凹槽的形状是方形或圆形柱状。
优选地,所述每个功能芯片对应于的定位凸点和定位凹槽的个数是2~4个。
优选地,所述定位凸点和定位凹槽的材料是氮化硅、SU8或BCB厚胶。
优选地,所述封装体是塑料、金属或陶瓷封盖。
本实用新型的有益效果在于:
1)采用转接板和功能芯片上的定位凸点和定位凹槽的卡合代替传统贴片方式能够显著提高贴片对位精度,同时避免在键合过程中出现功能芯片的偏移,显著提高生产良率;
2)由于定位凸点和定位凹槽结构,使得在贴片和键合过程中可以一次性地将所有功能芯片卡合并共晶键合至转接板上,避免传统方式的多次贴片和键合,大量减少工艺步骤,显著提高生产效率。
附图说明
图1是本实用新型系统级晶圆封装结构示意图;
图2是图1中沿A-A方向剖视示意图1;
图3是图1中沿A-A方向剖视示意图2;
图4是本实用新型系统级晶圆封装方法流程图;
图5是本实用新型系统级晶圆封装方法流程示意图1;
图6是本实用新型系统级晶圆封装方法流程示意图2。
具体实施方式
以下结合附图对本实用新型作进一步描述。
参见图1,一种系统级晶圆封装结构,包括形成有电路的衬底晶圆10,所述衬底晶圆可以是单层晶圆或者是多层晶圆键合在一起的多层堆叠晶圆;设置在衬底晶圆10上的转接板20;设置在转接板20上高度一致的多个功能芯片30;还包括用于将多个功能芯片封装起来的封装体70,所述封装体70可以是塑料、金属或陶瓷封盖。
本实用新型的关键在于:所述功能芯片30下表面和转接板20上表面还分别形成有定位凸点40和定位凹槽50或者定位凹槽50和定位凸点40,用于在贴片过程中将功能芯片30卡合固定在转接板20上。即,如果转接板表面带有定位凹槽,功能芯片表面就需要带有定位凸点,反之,如果转接板表面带有定位凸点,功能芯片表面就带有定位凹槽。具体地,所述定位凸点40和定位凹槽50的尺寸相当,作为对位标记,凸点能够准确嵌入到凹槽中,不会发生位移,其形状可以是方形,如图2所示;或者是圆形柱状,如图3所示,当然还可以是其他形状,例如多边形柱状等等,本实用新型不做限定。
进一步地,所述多个功能芯片30是通过焊料凸点60进行共晶键合设置在转接板20上的,具体地,所述焊料凸点60可以选用市场上常用的共晶键合焊料,例如金、锡或银等其他焊接材料,分别形成于转接板20上表面和功能芯片30下表面的键合位置上,或者仅形成于转接板20上表面或者功能芯片30下表面的键合位置上,所述焊料凸点60在共晶键合后形成功能芯片30和转接板20之间的信号传输通道。
在本实用新型的附图中,每个功能芯片30对应的定位凸点40和定位凹槽50的个数是2个,如图2和3所示,当然还可以增加其个数来进一步增加定位精度,但更多的定位凸点和凹槽会增加制造工艺复杂性,应当酌情考虑。另外,所述定位凸点和定位凹槽可以是将氮化硅材料利用沉积工艺沉积在转接板或功能芯片上,也可以是用SU8或BCB等厚胶制作的三维结构,还可以是采用芯片表面基材蚀刻的方式获得。
作为优选的方案,本实用新型中定位凸点和定位凹槽的高度保持一致,以便实现准确的卡合定位,而所述焊料凸点60的高度和应当大于定位凸点和定位凹槽的高度,小于定位凸点和定位凹槽的高度的两倍,以便于共晶键合以及在功能芯片置于转接板上时能将定位凸点和定位凹槽卡合上。
参见图4至图6,基于上述系统级晶圆封装结构,本实用新型还提供一种系统级晶圆的封装方法,包括
步骤S1:准备形成有电路的衬底晶圆10和上表面形成有定位凹槽50,或定位凸点40的转接板20,将转接板20设置在衬底晶圆10上,例如,可以是通过键合设在衬底晶圆上;
步骤S2:准备多个下表面形成有定位凸点40或定位凹槽50且高度一致的功能芯片30,采用高精度贴片机一次性将多个功能芯片30通过定位凹槽50和定位凸点40的对准卡合固定在转接板20上,作为优选的方案,本实用新型中定位凸点和定位凹槽的高度保持一致,以便实现准确的卡合定位;
步骤S3:在真空键合机中将卡合在转接板20上的多个功能芯片30通过转接板上表面和/或功能芯片下表面键合位置上形成的焊料凸点一次性共晶键合在转接板20上,具体地,所述焊料凸点60可以选用市场上常用的共晶键合焊料,例如金、锡或银等其他焊接材料,分别形成于转接板20上表面和功能芯片30下表面的键合位置上,或者仅形成于转接板20上表面或者功能芯片30下表面的键合位置上,所述焊料凸点60在共晶键合后形成功能芯片30和转接板20之间的信号传输通道;所述焊料凸点60的高度和应当大于定位凸点和定位凹槽的高度,小于定位凸点和定位凹槽的高度的两倍,以便共晶键合以及在功能芯片置于转接板上时能将定位凸点和定位凹槽卡合上;
步骤S4:将转接板20上的多个功能芯片30封装起来,所述封装可以是塑料、金属或陶瓷封装;
步骤S5:将封装后的晶圆片进行切片形成独立的系统级芯片。
优选地,所述定位凸点40和定位凹槽50的形状是方形,如图2所示;或者是圆形柱状,如图3所示,当然还可以是其他形状,例如多边形柱状等等,本实用新型不做限定。
本实用新型采用转接板和功能芯片上的定位凸点和定位凹槽的卡合代替传统贴片方式能够显著提高贴片对位精度,同时避免在键合过程中出现功能芯片的偏移,显著提高生产良率;另外,由于定位凸点和定位凹槽结构,使得在贴片和键合过程中可以一次性地将所有功能芯片卡合并共晶键合至转接板上,避免传统方式的多次贴片和键合,大量减少工艺步骤,显著提高生产效率。
需要说明的是,本实用新型所有附图是上述系统级晶圆封装结构的简略示意图,只为清楚描述本方案体现了与实用新型点相关的结构,对于其他的与实用新型点无关的结构是现有结构,在附图中并未体现或只体现部分。
总之,以上仅为本实用新型较佳的实施例,并非用于限定本实用新型的保护范围,在本实用新型的精神范围之内,对本实用新型所做的等同变换或修改均应包含在本实用新型的保护范围之内。

Claims (7)

1.一种系统级晶圆封装结构,包括形成有电路的衬底晶圆;设置在衬底晶圆上的转接板;设置在转接板上高度一致的多个功能芯片;以及用于将多个功能芯片封装起来的封装体,其特征在于:在所述功能芯片下表面和转接板上表面还分别形成有用于将功能芯片卡合固定在转接板上的定位凸点和定位凹槽或者定位凹槽和定位凸点。
2.根据权利要求1所述的一种系统级晶圆封装结构,其特征在于:所述多个功能芯片是通过焊料凸点共晶键合形成于转接板上的,所述焊料凸点形成于转接板上表面和/或功能芯片下表面的键合位置上,共晶键合后形成功能芯片和转接板之间的信号传输通道。
3.根据权利要求1或2所述的一种系统级晶圆封装结构,其特征在于:所述衬底晶圆是单层晶圆或者是多层晶圆键合在一起的多层堆叠晶圆。
4.根据权利要求1或2所述的一种系统级晶圆封装结构,其特征在于:所述定位凸点和定位凹槽的形状是方形或圆形柱状。
5.根据权利要求1或2所述的一种系统级晶圆封装结构,其特征在于:所每个功能芯片对应于的定位凸点和定位凹槽的个数是2~4个。
6.根据权利要求1或2所述的系统级晶圆封装结构,其特征在于:所述定位凸点和定位凹槽的材料是氮化硅、SU8或BCB厚胶。
7.根据权利要求1或2所述的系统级晶圆封装结构,其特征在于:所述封装体是塑料、金属或陶瓷封盖。
CN201620510098.XU 2016-05-31 2016-05-31 系统级晶圆封装结构 Active CN205789960U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201620510098.XU CN205789960U (zh) 2016-05-31 2016-05-31 系统级晶圆封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201620510098.XU CN205789960U (zh) 2016-05-31 2016-05-31 系统级晶圆封装结构

Publications (1)

Publication Number Publication Date
CN205789960U true CN205789960U (zh) 2016-12-07

Family

ID=58138773

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201620510098.XU Active CN205789960U (zh) 2016-05-31 2016-05-31 系统级晶圆封装结构

Country Status (1)

Country Link
CN (1) CN205789960U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105826309A (zh) * 2016-05-31 2016-08-03 合肥芯福传感器技术有限公司 系统级晶圆封装结构及封装方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105826309A (zh) * 2016-05-31 2016-08-03 合肥芯福传感器技术有限公司 系统级晶圆封装结构及封装方法

Similar Documents

Publication Publication Date Title
TWI374532B (en) Semiconductor packages and method for fabricating semiconductor packages with discrete components
CN202523706U (zh) 扇出晶圆级半导体芯片三维堆叠封装结构
TW200729371A (en) Semiconductor device and manufacturing method of the same, camera module
CN102376656A (zh) 无基岛四面无引脚封装结构及其制造方法
CN110416091B (zh) 一种硅基扇出型封装方法及结构
US20120267787A1 (en) Wafer Level Chip Scale Package Method Using Clip Array
CN110310895A (zh) 一种埋入tsv转接芯片硅基扇出型三维集成封装方法及结构
CN105206539A (zh) 扇出型封装制备方法
CN105390570A (zh) 一种led封装结构及制造方法
CN205789960U (zh) 系统级晶圆封装结构
CN103594447B (zh) 封装密度大高频性能好的ic芯片堆叠封装件及制造方法
CN105161436B (zh) 倒装芯片的封装方法
CN105161474A (zh) 扇出型封装结构及其生产工艺
CN102157477B (zh) 半导体装置的制造方法
CN107068578A (zh) 传感器封装结构的制备方法和传感器封装结构
CN104538376A (zh) 一种带有铜柱的pop封装结构及其制备方法
CN105826309A (zh) 系统级晶圆封装结构及封装方法
CN206332653U (zh) 一种声表面波器件电极
CN105789158A (zh) 一种免塑封体开孔的pop封装件及其制作工艺
CN104201166B (zh) 一种tsv转接板及其制造工艺
CN204118064U (zh) 一种芯片倾斜堆叠的圆片级封装单元
CN108922853A (zh) 一种基于Fan-out工艺的三维结构制作方法
CN203774284U (zh) 一种用于半导体封装的划片
CN104538368A (zh) 一种基于二次塑封技术的三维堆叠封装结构及其制备方法
CN104485300B (zh) 磁性非对称型柱或核球的植球治具及植球方法

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant