KR20150126833A - 접착 필름, 다이싱 시트 일체형 접착 필름, 백그라인드 테이프 일체형 접착 필름, 백그라인드 테이프 겸 다이싱 시트 일체형 접착 필름, 적층체, 적층체의 경화물, 및 반도체 장치, 그리고 반도체 장치의 제조 방법 - Google Patents

접착 필름, 다이싱 시트 일체형 접착 필름, 백그라인드 테이프 일체형 접착 필름, 백그라인드 테이프 겸 다이싱 시트 일체형 접착 필름, 적층체, 적층체의 경화물, 및 반도체 장치, 그리고 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR20150126833A
KR20150126833A KR1020157022886A KR20157022886A KR20150126833A KR 20150126833 A KR20150126833 A KR 20150126833A KR 1020157022886 A KR1020157022886 A KR 1020157022886A KR 20157022886 A KR20157022886 A KR 20157022886A KR 20150126833 A KR20150126833 A KR 20150126833A
Authority
KR
South Korea
Prior art keywords
adhesive film
terminal
resin
film
less
Prior art date
Application number
KR1020157022886A
Other languages
English (en)
Other versions
KR101735983B1 (ko
Inventor
겐조 마에지마
Original Assignee
스미또모 베이크라이트 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스미또모 베이크라이트 가부시키가이샤 filed Critical 스미또모 베이크라이트 가부시키가이샤
Publication of KR20150126833A publication Critical patent/KR20150126833A/ko
Application granted granted Critical
Publication of KR101735983B1 publication Critical patent/KR101735983B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G59/00—Polycondensates containing more than one epoxy group per molecule; Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups
    • C08G59/18—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing
    • C08G59/40—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing characterised by the curing agents used
    • C08G59/62—Alcohols or phenols
    • C08G59/621—Phenols
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J11/00—Features of adhesives not provided for in group C09J9/00, e.g. additives
    • C09J11/02—Non-macromolecular additives
    • C09J11/04—Non-macromolecular additives inorganic
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J163/00—Adhesives based on epoxy resins; Adhesives based on derivatives of epoxy resins
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/30—Adhesives in the form of films or foils characterised by the adhesive composition
    • C09J7/35—Heat-activated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13017—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/13076—Plural core members being mutually engaged together, e.g. through inserts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/16057—Shape in side view
    • H01L2224/16058—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2743—Manufacturing methods by blanket deposition of the material of the layer connector in solid form
    • H01L2224/27436—Lamination of a preform, e.g. foil, sheet or layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/819—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector with the bump connector not providing any mechanical bonding
    • H01L2224/81901—Pressing the bump connector against the bonding areas by means of another connector
    • H01L2224/81903—Pressing the bump connector against the bonding areas by means of another connector by means of a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Adhesive Tapes (AREA)
  • Wire Bonding (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명의 목적은 충분한 투명성과 땜납 접합부의 신뢰성을 양립시키는 접착 필름(10)을 공급하는 것이다. 본 발명은 표면에 복수의 제1의 단자(21)를 가지는 전자 부품(20)과, 상기 단자(21)와 대응하는 복수의 제2의 단자(31)를 가지는 회로 부품(30) 사이에 개재하여, 상기 제1의 단자와 제2의 단자를 전기적으로 접속하는 단자간 접속용 접착 필름(10)으로서, 상기 제1의 단자(21)의 폭은 3㎛ 이상 100㎛ 이하이고, 상기 제1의 단자(21)는 단자 표면의 적어도 일부를 덮는 저융점의 금속 조성물을 가지고, 상기 제1의 단자(21)의 폭을 A라고 하고, 상기 금속 조성물의 폭을 B라고 했을 때, 0.6＜A/B＜1.4를 만족하고, B는 2㎛ 이상 170㎛ 이하를 만족하는 것이고, 인접하는 제1의 단자(21)끼리가 가지는 금속 조성물간의 거리가 3㎛ 이상 60㎛ 이하이고, 상기 접착 필름(10)은 충전재를 10중량% 이상 70중량% 이하 포함하는 수지 조성물로 이루어지고, 표면거칠기 Ra가 0.03㎛ 이상 1.0㎛ 이하이다.

Description

접착 필름, 다이싱 시트 일체형 접착 필름, 백그라인드 테이프 일체형 접착 필름, 백그라인드 테이프 겸 다이싱 시트 일체형 접착 필름, 적층체, 적층체의 경화물, 및 반도체 장치, 그리고 반도체 장치의 제조 방법{ADHESIVE FILM, ADHESIVE FILM INTEGRATED WITH DICING SHEET, ADHESIVE FILM INTEGRATED WITH BACK GRIND TAPE, ADHESIVE FILM INTEGRATED WITH BACK GRIND TAPE CUM DICING SHEET, LAMINATE, CURED PRODUCT OF LAMINATE, SEMICONDUCTOR DEVICE, AND PROCESS FOR PRODUCING SEMICONDUCTOR DEVICE}
본 발명은 접착 필름, 다이싱 시트(dicing sheet) 일체형 접착 필름, 백그라인드 테이프(back grind tape) 일체형 접착 필름, 백그라인드 테이프 겸 다이싱 시트 일체형 접착 필름, 적층체, 적층체의 경화물, 및 반도체 장치, 그리고 반도체 장치의 제조 방법에 관한 것이다.
본원은 2013년 3월 7일에 일본에 출원된 특허출원 2013－045020호에 기초하여 우선권을 주장하고, 그 내용을 여기에 원용한다.
근년의 전자기기의 고기능화 및 경박단소화의 요구에 수반하여, 이러한 전자기기에 사용되는 반도체 장치도 종래보다 증가하고 소형화 및 다핀화(多pin化)가 진행되어 오고 있다. 이들 반도체 장치에 있어서의 전자 부품끼리, 및 전자 부품과 회로 부품간 등에 있어서의 전기적인 접속을 얻기 위해 땜납 접합이 널리 이용되고 있다. 이 땜납 접합으로서는 예를 들면 반도체 칩끼리의 도통 접합부, 플립칩으로 탑재한 패키지와 같은 반도체 칩과 회로 기판간의 도통 접합부, 반도체 칩과 전자 회로가 만들어 넣어진 반도체 웨이퍼의 도통 접합부, 회로 기판끼리의 도통 접합부 등을 들 수 있다. 이 땜납 접합부에는 전기적인 접속 강도 및 기계적인 접속 강도를 확보하기 위해, 일반적으로 수지 재료를 이용하여 봉지되어 있다. 예를 들면, 반도체 칩과 회로 기판간에서는 일반적으로 언더필(underfill)재로 불리는 봉지 수지가 주입되어 있다(언더필 봉지).
땜납 접합부에 의해 생긴 공극(갭)을 액상 봉지 수지(언더필재)로 보강하는 경우, 땜납 접합 후에 액상 봉지 수지(언더필재)를 공급하고 이것을 경화함으로써 땜납 접합부를 보강하고 있다. 그렇지만, 반도체 장치의 박화, 소형화에 수반하여, 땜납 접합부는 협피치화/협갭화하고 있기 때문에, 땜납 접합 후에 액상 봉지 수지(언더필재)를 공급해도 갭 사이에 액상 봉지 수지(언더필재)가 널리 퍼지지 않아, 완전하게 충전하는 것이 곤란하게 된다고 하는 문제가 생기고 있다. 이러한 문제에 대해, NCF(Non－Conductiｖe－Film)로 불리는 접착 필름에 의해 땜납 접합부를 봉지한다고 하는 방법이 알려져 있다(예를 들면 특허문헌 1 참조).
일본국 특허공개 2009－277818호 공보
그렇지만, 종래의 NCF로 불리는 접착 필름에서는 충분한 투명성과 땜납 접합부의 신뢰성을 양립시키는 것이 어렵고, 보다 협피치화/협갭화하는 땜납 접합부에 있어서의 접합성과, 반도체 장치의 제조에 있어서의 수율의 향상이 곤란하다고 하는 문제가 있었다.
본 발명의 목적은, 충분한 투명성과 땜납 접합부의 신뢰성을 양립시키고, 보다 협피치화/협갭화한 땜납 접합부에 있어서의 접합성과, 반도체 장치의 제조에 있어서의 수율을 향상시키는 접착 필름을 공급하는 것, 및 땜납 접합부의 신뢰성이 향상된 반도체 장치를 공급하는 것이다.
이러한 목적은 하기 (1)~(23)의 본 발명에 의해 달성된다.
(1) 표면에 복수의 제1의 단자를 가지는 전자 부품과, 상기 단자와 대응하는 복수의 제2의 단자를 가지는 회로 부품 사이에 개재하여, 상기 제1의 단자와 제2의 단자를 전기적으로 접속하는 단자간 접속용 접착 필름으로서, 상기 제1의 단자의 폭은 3㎛ 이상 100㎛ 이하이고, 상기 제1의 단자는 단자 표면의 적어도 일부를 덮는 저융점의 금속 조성물을 가지고, 상기 제1의 단자의 폭을 A라고 하고, 상기 금속 조성물의 폭을 B라고 했을 때, 0.6＜A/B＜1.4를 만족하고, B는 2㎛ 이상 170㎛ 이하를 만족하는 것이고, 인접하는 제1의 단자끼리가 가지는 금속 조성물간의 거리가 3㎛ 이상 60㎛ 이하이고, 상기 접착 필름은 충전재를 10중량% 이상 70중량% 이하 포함하는 수지 조성물로 이루어지고, 표면거칠기 Ra가 0.03㎛ 이상 1.0㎛ 이하이고, 상기 표면거칠기 Ra가 일본공업규격 JIS－B0601에 준하여 측정되는 산술평균거칠기인 것을 특징으로 하는 접착 필름.
(2) 상기 접착 필름의 700nm에 있어서의 광투과율이 15% 이상 100% 이하인 (1)에 기재된 접착 필름.
(3) 상기 표면거칠기 Ra를 C라고 하고, 상기 접착 필름의 700nm에 있어서의 광투과율을 D라고 했을 때, 상기 표면거칠기 Ra와 상기 광투과율의 비［C/D］가 1.8×10－2㎛/% 이하인 (1) 또는 (2)에 기재된 접착 필름.
(4) 상기 충전재의 평균 입경이 0.01㎛ 이상 0.5㎛ 이하인 (1)~(3)의 어느 하나에 기재된 접착 필름.
(5) 상기 충전재가 무기 충전재인 (1)~(4)의 어느 하나에 기재된 접착 필름.
(6) 상기 수지 조성물이 에폭시 수지, 경화제, 및 필름 형성성 수지를 포함하는 (1)~(5)의 어느 하나에 기재된 접착 필름.
(7) 상기 수지 조성물이 페놀성 수산기 및/또는 카복실기를 가지는 화합물을 포함하는 (1)~(6)의 어느 하나에 기재된 접착 필름.
(8) 상기 화합물이 수지 조성물 내에 3% 이상 20% 이하 포함되는 (7)에 기재된 접착 필름.
(9) 상기 화합물이 1분자 중에 2 이상의 페놀성 수산기와 1 이상의 카복실기를 구비하는 (7) 또는 (8)에 기재된 접착 필름.
(10) 상기 화합물이 1분자 중에 1 이상의 페닐에테르기를 포함하는 (7) 또는 (8)에 기재된 접착 필름.
(11) 상기 제1의 단자가 기둥(pillar) 형상을 가지는 (1)~(10)의 어느 하나에 기재된 접착 필름.
(12) 다이싱 시트와 (1)~(11)의 어느 하나에 기재된 접착 필름을 적층한 다이싱 시트 일체형 접착 필름.
(13) 백그라인드 테이프와 (1)~(11)의 어느 하나에 기재된 접착 필름을 적층한 백그라인드 테이프 일체형 접착 필름.
(14) 백그라인드 테이프 겸 다이싱 시트와 (1)~(11)의 어느 하나에 기재된 접착 필름을 적층한 백그라인드 테이프 겸 다이싱 시트 일체형 접착 필름.
(15) 표면에 복수의 제1의 단자를 가지는 전자 부품과, 상기 전자 부품의 제1의 단자측에 있어서 설치된 (1)~(11)의 어느 하나에 기재된 접착 필름을 가지는 적층체로서, 상기 제1의 단자의 폭은 3㎛ 이상 100㎛ 이하이고, 상기 제1의 단자는 단자 표면의 적어도 일부를 덮는 저융점의 금속 조성물을 가지고, 상기 제1의 단자의 폭을 A라고 하고, 상기 금속 조성물의 폭을 B라고 했을 때, 0.6＜A/B＜1.4를 만족하고, B는 2㎛ 이상 170㎛ 이하를 만족하고, 인접하는 제1의 단자끼리가 가지는 금속 조성물간의 거리가 3㎛ 이상 60㎛ 이하인 것을 특징으로 하는 적층체.
(16) 복수의 상기 전자 부품과, 상기 복수의 전자 부품과 상기 회로 부품 사이에 개재하는 복수의 (1)~(11)의 어느 하나에 기재된 접착 필름을 가지는 (15)에 기재된 적층체.
(17) 표면에 복수의 제1의 단자를 가지는 전자 부품과, 상기 제1의 단자와 대응하는 복수의 제2의 단자를 가지는 회로 부품과, 상기 전자 부품과 상기 회로 부품 사이에 개재하는 (1)~(11)의 어느 하나에 기재된 접착 필름의 경화물층을 가지는 적층체의 경화물로서, 상기 제1의 단자의 폭은 3㎛ 이상 100㎛ 이하이고, 상기 제1의 단자는 단자 표면의 적어도 일부를 덮는 저융점의 금속 조성물을 가지고, 상기 제1의 단자의 폭을 A라고 하고, 상기 금속 조성물의 폭을 B라고 했을 때, 0.6＜A/B＜1.4를 만족하고, B는 2㎛ 이상 170㎛ 이하를 만족하고, 인접하는 제1의 단자끼리가 가지는 금속 조성물간의 거리가 3㎛ 이상 60㎛ 이하인 것을 특징으로 하는 적층체의 경화물.
(18) 복수의 상기 전자 부품과, 상기 복수의 전자 부품과 상기 회로 부품 사이에 개재하는 복수의 (1)~(11)의 어느 하나에 기재된 접착 필름의 경화물층을 가지는 (17)에 기재된 적층체의 경화물.
(19) 상기 회로 부품이 인터포저(interposer)인 (17) 또는 (18)에 기재된 적층체의 경화물.
(20) 상기 회로 부품이 반도체 웨이퍼인 (17) 또는 (18)에 기재된 적층체의 경화물.
(21) (20)에 기재된 적층체를 개편화(個片化)하여 얻어진 적층체의 경화물.
(22) (17)~(19), (21)의 어느 하나에 기재된 적층체의 경화물을 포함하는 반도체 장치.
(23) 표면에 복수의 제1의 단자를 가지는 전자 부품과, 상기 단자와 대응하는 복수의 제2의 단자를 가지는 회로 부품 사이에, (1)~(11)의 어느 하나에 기재된 상기 접착 필름을 개재하여, 상기 제1의 단자와 제2의 단자를 전기적으로 접속하는 반도체 장치의 제조 방법으로서, 상기 제1의 단자의 폭은 3㎛ 이상 100㎛ 이하이고, 상기 제1의 단자는 단자 표면의 적어도 일부를 덮는 저융점의 금속 조성물을 가지고, 상기 제1의 단자의 폭을 A라고 하고, 상기 금속 조성물의 폭을 B라고 했을 때, 0.6＜A/B＜1.4를 만족하고, B는 2㎛ 이상 170㎛ 이하를 만족하고, 인접하는 제1의 단자끼리가 가지는 금속 조성물간의 거리가 3㎛ 이상 60㎛ 이하인 것을 특징으로 하는 반도체 장치의 제조 방법.
본 발명에 의하면, 충분한 투명성과 땜납 접합부의 신뢰성을 양립시키고, 보다 협피치화/협갭화한 땜납 접합부에 있어서의 접합성과, 전자 부품의 제조에 있어서의 수율을 향상시키는 접착 필름을 공급하고, 또 땜납 접합부의 신뢰성이 향상된 반도체 장치를 공급할 수가 있다.
도 1은 본 발명의 접착 필름을 이용하여 제조된 반도체 장치(100)의 일례를 나타내는 모식도(도 1 (a)는 평면도, 도 1 (b)는 도 1 (a) 중의 X－X선 단면도)이다.
도 2는 본 발명의 반도체 장치(100)에 이용하는 전자 부품(20)의 일례를 나타내는 모식도(도 2 (a)는 평면도, 도 2 (b)는 도 2 (a) 중의 Y－Y선 단면도)이다.
도 3은 본 발명의 반도체 장치(100)의 제조 방법의 일례를 나타내는 모식도이다.
도 4는 본 발명의 반도체 장치(100)의 제조 방법의 일례를 나타내는 모식도이다.
도 5는 본 발명의 반도체 장치(100)의 제조 방법의 일례를 나타내는 모식도이다.
도 6은 본 발명의 다이싱 테이프 일체형 접착 필름의 한 형태를 나타낸 단면도이다.
도 7은 본 발명의 백그라인드 테이프 겸 다이싱 테이프 일체형 접착 필름의 한 형태를 나타낸 단면도이다.
도 8은 본 발명의 백그라인드 테이프 겸 다이싱 테이프 일체형 접착 필름의 한 형태를 나타낸 단면도이다.
도 9는 본 발명의 반도체 장치에 대해, 그 제조 공정을 나타내는 단면도이다.
도 10은 본 발명의 반도체 장치에 대해, 그 제조 공정을 나타내는 단면도이다.
도 11은 본 발명의 반도체 장치에 대해, 그 제조 공정을 나타내는 단면도이다.
본 발명의 접착 필름은, 표면에 복수의 제1의 단자(21)을 가지는 전자 부품(20)과, 상기 단자와 대응하는 복수의 제2의 단자(31)를 가지는 회로 부품(30) 사이에 개재하여, 상기 제1의 단자와 제2의 단자를 전기적으로 접속하는 단자간 접속용 접착 필름(10)으로서, 상기 제1의 단자의 폭은 3㎛ 이상 100㎛ 이하이고, 상기 제1의 단자는 단자 표면의 적어도 일부를 덮는 저융점의 금속 조성물을 가지고, 상기 제1의 단자의 폭을 A라고 하고, 상기 금속 조성물의 폭을 B라고 했을 때, 0.6＜A/B＜1.4를 만족하고, B는 2㎛ 이상 170㎛ 이하를 만족하는 것이고, 인접하는 제1의 단자끼리가 가지는 금속 조성물간의 거리가 3㎛ 이상 60㎛ 이하이고, 상기 접착 필름은 충전재를 10중량% 이상 70중량% 이하 포함하는 수지 조성물로 이루어지고, 표면거칠기 Ra가 0.03㎛ 이상 1.0㎛ 이하인 것을 특징으로 한다.
본 발명의 다이싱 시트 일체형 접착 필름은 다이싱 시트와 상기의 접착 필름을 적층하였다.
본 발명의 적층체(37)는 표면에 복수의 제1의 단자를 가지는 전자 부품(20)과, 상기 전자 부품의 제1의 단자측에 있어서 설치된 상기 접착 필름(10)을 가진다.
본 발명의 적층체의 경화물(38)은 상기 전자 부품(20)과, 상기 제1의 단자(21)와 대응하는 복수의 제2의 단자(31)를 가지는 상기 회로 부품(31)과, 상기 전자 부품과 상기 회로 부품 사이에 개재하는 상기 접착 필름의 경화물층(80)을 가진다.
또, 본 발명의 반도체 장치(100)는 상기 적층체의 경화물을 포함한다.
이하, 본 발명의 접착 필름(10), 적층체(37), 적층체의 경화물(38), 반도체 장치(100)를 첨부 도면에 나타내는 실시형태에 기초하여 상세히 설명한다.
＜반도체 장치＞
도 1은 본 발명의 접착 필름(10)을 이용하여 제조된 반도체 장치(100)의 일례를 나타내는 모식도(도 1 (a)는 평면도, 도 1 (b)는 도 1 (a) 중의 X－X선 단면도)이다. 또한, 이하의 설명에서는 도 1 중의 상측을 「상」, 하측을 「하」라고 한다.
도 1에 나타내는 반도체 장치(100)는 반도체 칩(본 발명의 전자 부품의 일례에 해당한다)(20)과, 반도체 칩(20)을 지지하는 인터포저(본 발명의 회로 부품의 일례에 해당한다)(30)와, 복수의 도전성을 가지는 범프(bump)(70)를 가지고 있다.
반도체 칩(20)의 평면시(視) 형상은 도 1 (a)에 나타내듯이 정방형상이다. 또, 반도체 칩(20)은 그 하면에 인터포저(30)와 전기적으로 접합하기 위한 복수의 단자(21)(본 발명의 제1의 단자의 일례에 해당한다)를 가지고 있다. 이 단자(21)는 반도체 칩(20)의 하면에 형성되어 있고, 특히 한정되지 않지만, 예를 들면 동(銅) 등의 도전성 금속 재료로 구성되어 있다.
또, 인터포저(30)는 절연 기판이고, 예를 들면 폴리이미드·에폭시·시아네이트·비스말레이미도트리아진(BT resin) 등의 각종 수지 재료로 구성되어 있다. 이 인터포저(30)의 평면시 형상은 도 1 (a)에 나타내듯이 정방형상이다. 또한, 인터포저(30)는 그 상면(일방의 면)에, 예를 들면 동 등의 도전성 금속 재료로 구성되어 있는 복수의 단자(본 발명의 제2의 단자에 해당한다)(31)를 가지고 있다.
단자(31)는 반도체 장치(100)에 있어서, 반도체 칩(20)에 설치되어 있는 단자(21)에 대응하도록 인터포저(30) 상면에 설치되어 있다. 그리고, 각각 대응하는 단자(21)와 단자(31)는 접속부(81)를 개재하여 전기적으로 접속되어 있다. 접속부(81)는 도전성 금속으로 구성되어 있다. 접속부(81)를 구성하는 도전성 금속은 예를 들면 반도체 칩(20)에 설치되어 있는 단자(21) 표면에 미리 설치되어 있는 단자(21) 표면의 적어도 일부를 덮는 저융점의 금속 조성물이 변형하여 구성된 것이다. 단자(21)의 형상은 특히 한정되지 않지만, 기둥 형상을 가지는 금속 포스트를 이용할 수가 있다. 금속 포스트는 도전성의 금속으로 형성되어 있으면 특히 한정되지 않지만, 동, 니켈, 티탄, 탄탈, 텅스텐, 금 등을 이용할 수가 있다.
또, 상기 단자(21)와 상기 금속 조성물 사이에 금속에 의한 박막을 설치할 수가 있다. 예를 들면, 금 등으로 구성되는 박막을 가짐으로써, 상기 금속 조성물의 젖음성을 촉진시키는 효과를 가지고, 니켈 등의 배리어(barrier) 메탈층을 가짐으로써, 금속 조성물이 단자(21) 내에 확산하는 것을 방지한다고 하는 효과를 가진다. 이러한 박막은 단층이어도 좋고, 복수의 층을 가져도 좋다. 또, 복수의 층을 가지는 경우, 같은 금속으로 구성되는 층을 복수 가져도 좋고, 또 다른 금속으로 구성되는 층을 복수 가져도 좋다. 또, 이러한 박막은 0.01㎛ 이상 2㎛ 이하가 바람직하고, 0.05㎛ 이상 1㎛ 이하가 보다 바람직하다. 상기 하한치 이상인 것에 의해, 상기 금속 조성물과의 밀착성에 있어서 충분한 효과를 가질 수가 있고, 또 상기 하한치 이하인 것에 의해, 비용의 관점에서 유리하게 된다. 또한, 단자(31)에도 미리 저융점의 금속 조성물을 설치하는 것이나, 단자(31) 자체를 접속부(81)를 구성하는 저융점의 금속 조성물로 구성하는 것도 가능하고, 이들을 조합할 수도 있다.
이러한 저융점의 금속 조성물이란, 도전성을 가지고, 저융점의 것이면 특히 한정되지 않지만, 예를 들면, 주석, 은, 납, 아연, 비스무트, 인듐 및 동으로 이루어지는 군에서 선택되는 적어도 2종 이상을 포함하는 합금 등을 들 수 있다. 또, 금속의 융점은 280℃ 이하가 바람직하고, 보다 바람직하게는 240℃ 이하이다. 상기 바람직한 범위인 것에 의해, 접속부의 형성에 있어서의 가열을 보다 낮은 온도에서 행할 수가 있고, 이에 의해 후술하는 봉지층의 발포를 억제할 수가 있다. 이에 의해 본 발명의 반도체 장치의 신뢰성을 보다 향상시킬 수가 있다.
또, 본 실시형태에서는, 도 1에 나타내듯이, 단자(31)는 인터포저(30)에 형성되어 있는 오목부 내에 설치되어 있다. 또, 단자(21)는 반도체 칩(20)으로부터 돌출하는 기둥 형상을 이루고 있다. 여기서, 단자(21)는 금속 포스트이고, 원기둥 형상을 이루고 있지만, 원기둥 형상에 한하지 않고, 직방체 형상이나, 원추 형상 등을 이룰 수도 있다.
또, 인터포저(30)에는 그 두께 방향으로 관통하여, 도시하지 않는 복수의 비어(via)(쓰루홀(through hole)： 관통공)가 형성되어 있다.
각 범프(70)는 각각, 각 비어를 통하여 일단(상단)이 단자(31)의 일부에 전기적으로 접속되고, 타단(하단)은 인터포저(30)의 하면(타방의 면)으로부터 돌출하고 있다.
범프(70)의 인터포저(30)로부터 돌출하는 부분은 거의 구형상(Ball 형상)을 이루고 있다.
이 범프(70)는 예를 들면 땜납, 은랍, 동랍, 인동랍과 같은 납재를 주재료로 하여 구성되어 있다.
또, 반도체 칩(20)과 인터포저(30) 사이의 간극에는 각종 수지 재료로 구성되는 봉지재가 충전되고, 이 봉지재의 경화물에 의해 봉지층(80)이 형성되어 있다. 이 봉지층(80)은 반도체 칩(20)과 인터포저(30)의 접합 강도를 향상시키는 기능이나, 상기 간극에의 이물이나 수분 등의 침입를 방지하는 기능을 가지고 있다.
이러한 구성의 반도체 장치(100)에 있어서, 봉지층(80)의 형성에 본 발명의 접착 필름(10)이 적용된다.
상기와 같이 본 발명에 있어서의 반도체 장치(100)에 대해, 도 1에 기재된 실시형태를 중심으로 설명했지만, 당해 실시형태에 한하지 않는다. 예를 들면, 전자 부품(20)에는 반도체 칩 외에, 전자 회로가 만들어 넣어진 반도체 웨이퍼 및 실리콘 기판, 또는 인터포저, 리지드(rigid) 기판, 플렉서블(flexible) 기판, 리지드플렉서블 기판 등의 프린트 배선판을 이용할 수도 있고, 회로 부품(30)에는 인터포저 외에, 반도체 칩, 전자 회로가 만들어 넣어진 반도체 웨이퍼 및 실리콘 기판, 또는 리지드 기판, 플렉서블 기판, 리지드플렉서블 기판 등의 프린트 배선판을 이용할 수가 있다. 또, 전자 부품 및 회로 부품에 대해, 정방형상의 태양에 대해 설명했지만, 장방형상의 것도 이용할 수가 있다. 또, 본 발명의 반도체 장치(100)는 인터포저 상에 복수의 반도체 칩을 그 두께 방향으로 복수개 적층하고, 복수의 반도체 칩간, 및 반도체 칩과 인터포저간을 전기적으로 접합하는 접합부를 가지고, 당해 접합부를 봉지하는 복수의 봉지층을 가지고, 이들 봉지층에 본 발명의 접착 필름이 적용된 전자 부품도 포함된다. 이러한 전자 부품에는 반도체 칩에 있어서 TSV 칩(Through Silicon Vear Chip)을 매우 적합하게 이용할 수가 있다.
도 2는 본 발명의 접착 필름(10)을 이용하여 제조된 반도체 장치(100)에 포함되는 전자 부품(20)의 일례를 나타내는 모식도(도 2 (a)는 평면도, 도 2 (b)는 도 1 (a) 중의 Y－Y선 단면도)이다. 또한, 이하의 설명에서는 도 2 중의 상측을 「상」, 하측을 「하」라고 한다.
도 1에 나타내는 전자 부품(20)은 반도체 칩이고, 복수의 제1의 단자(21)를 가진다. 이 복수의 단자의 하측에는 단자 표면의 적어도 일부를 덮는 저융점의 금속 조성물(22)을 가진다. 제1의 단자로서 원기둥 형상의 기둥 형상을 가지고 있지만, 이러한 형상에 한하지 않고, 직방체 형상이나, 원추 형상 등을 가지는 것을 이용할 수도 있다. 또, 제1의 단자는 전자 부품으로부터 볼록상(convex shape)의 형상을 가지는 것에 한하지 않고, 상기 인터포저(30)와 마찬가지로, 전자 부품에 설치된 오목부 내에 설치할 수도 있다. 이러한 경우는 상기 금속 조성물을 볼록상으로 형성하는 것이 바람직하다.
본 발명에 관한 전자 부품(20)은, 상기 제1의 단자의 폭을 A라고 하고, 상기 금속 조성물의 폭을 B라고 했을 때, 0.6＜A/B＜1.4를 만족한다. 보다 바람직하게는 0.8＜A/B＜1.2이다. 이러한 구조를 가짐으로써, 인접하는 단자간에 있어서의 누설 전류의 발생을 방지하여 땜납 접합부의 신뢰성을 향상시킬 수가 있다. 또, 회로 부품과 접합할 때에 위치 어긋남의 영향에 의한 접속 불량을 방지할 수가 있다. 또, B는 2㎛ 이상 170㎛ 이하이고, 바람직하게는 4㎛ 이상 150㎛ 이하, 보다 바람직하게는 10㎛ 이상 100㎛ 이하이다. 상기 하한치 이상인 것에 의해, 단자간의 접합 면적이 충분하게 되어 땜납 접합부의 신뢰성을 향상시킬 수가 있다. 또, 상기 상한치 이하인 것에 의해, 인접하는 단자간에 있어서의 누설 전류의 발생을 방지하여 땜납 접합부의 신뢰성을 향상시킬 수가 있다. 또한 본 발명은, 상기 제1의 단자의 폭과 상기 금속 조성물의 폭이 상술의 구성을 가지는 것과, 접착 필름의 충분한 투명성에 의해 전자 부품과 회로 부품을 접합할 때에 전자 부품에 있어서의 상기 제1의 단자의 형상, 배열을 본 발명의 접착 필름을 통해 충분히 인식할 수가 있기 때문에, 접합시의 위치 어긋남을 방지할 수가 있다. 이에 의해 본 발명의 반도체 장치에 있어서의 접합부의 신뢰성을 보다 향상시킬 수가 있다. 또, 위치 어긋남을 방지함으로써 생산성이 저하하는 것을 방지하고, 아울러 반도체 장치의 제조에 있어서의 수율을 향상시킬 수가 있다. 여기서 제1의 단자의 폭이란, 단자의 높이 방향과 수직으로 형성되는 단면 중 가장 큰 면적을 가지는 단면에 있어서의 가장 긴 거리를 나타낸다(도 2 참조). 예를 들면, 단자가 원기둥 형상을 가지는 경우, 그 단면에 있어서의 가장 큰 면적을 가지는 단면의 직경이 폭으로 되고, 단자가 타원 형상이면, 그 단면에 있어서의 가장 큰 면적을 가지는 단면의 긴 직경이 폭으로 되고, 단자가 직방체 형상을 가지는 경우는 그 단면에 있어서의 가장 큰 면적을 가지는 단면의 대각선이 폭으로 된다. 또, 금속 조성물의 폭에 대해서도, 제1의 단자와 마찬가지로 단면에 있어서의 가장 긴 거리를 나타낸다(도 2 참조).
또, 본 발명에 관한 전자 부품(20)은 상기 금속 조성물간의 거리가 3㎛ 이상 60㎛ 이하이고, 바람직하게는 5㎛ 이상 50㎛ 이하이고, 보다 바람직하게는 7㎛ 이상 30㎛ 이하이다. 상기 하한치 이상인 것에 의해, 접착 필름의 충분한 투명성을 조합함으로써, 접착 필름을 통해 전자 부품에 있어서의 제1의 단자의 형상, 배열을 충분히 인식할 수가 있기 때문에, 회로 부품과 접합할 때에 위치 어긋남을 충분히 방지할 수가 있다(도 2에 있어서의 W에 해당한다). 이에 의해 위치 어긋남의 영향에 의한 접속 불량을 방지할 수가 있다. 또, 단자간의 접합 면적이 충분하게 되어 땜납 접합부의 신뢰성을 향상시킬 수가 있다. 또, 위치 어긋남을 방지함으로써 생산성이 저하하는 것을 방지하고, 아울러 반도체 장치의 제조에 있어서의 수율을 향상시킬 수가 있다. 상기 하한치 이상인 것에 의해, 인접하는 단자간에 있어서의 누설 전류의 발생을 방지하여 땜납 접합부의 신뢰성을 향상시킬 수가 있다. 또, 상기 상한치 이하인 것에 의해, 단위면적당 많은 단자를 배치할 수 있기 때문에, 고밀도의 단자 접속을 실현할 수가 있다.
또, 본 발명에 관한 전자 부품(20)은 상기 제1의 단자간의 거리가 5㎛ 이상 62㎛ 이하가 바람직하고, 보다 바람직하게는 7㎛ 이상 52㎛ 이하이고, 더 바람직하게는 9㎛ 이상 32㎛ 이하이다. 상기 하한치 이상인 것에 의해, 접착 필름의 충분한 투명성을 조합함으로써, 접착 필름을 통해 전자 부품에 있어서의 제1의 단자의 형상, 배열을 충분히 인식할 수가 있기 때문에, 회로 부품과 접합할 때에 위치 어긋남을 충분히 방지할 수가 있다. 이에 의해 위치 어긋남의 영향에 의한 접속 불량을 방지할 수가 있다. 또, 단자간의 접합 면적이 충분하게 되어 땜납 접합부의 신뢰성을 향상시킬 수가 있다. 또, 위치 어긋남을 방지함으로써 생산성이 저하하는 것을 방지하고, 아울러 반도체 장치의 제조에 있어서의 수율을 향상시킬 수가 있다. 상기 상한치 이하인 것에 의해, 인접하는 단자간에 있어서의 누설 전류의 발생을 방지하여 땜납 접합부의 신뢰성을 향상시킬 수가 있다.
＜접착 필름＞
본 발명의 접착 필름(10)은 표면에 복수의 제1의 단자(21)를 가지는 전자 부품(20)과, 상기 단자와 대응하는 복수의 제2의 단자(31)를 가지는 회로 부품(30) 사이에 개재하여, 상기 제1의 단자와 제2의 단자를 전기적으로 접속하는 단자간 접속용 접착 필름(10)으로서, 상기 접착 필름은 충전재를 10중량% 이상 70중량% 이하 포함하는 수지 조성물로 이루어지고, 표면거칠기 Ra가 0.03㎛ 이상 1.0㎛ 이하인 것을 특징으로 한다.
상기 접착 필름(10)은, 상기와 같은 구성을 가짐으로써, 충분한 투명성과 땜납 접합부의 신뢰성을 양립시키고, 보다 협피치화/협갭화한 땜납 접합부에 있어서의 접합성과, 전자 부품의 제조에 있어서의 수율을 향상시키는 접착 필름을 공급하는 것, 및 땜납 접합부의 신뢰성이 향상된 반도체 장치를 공급하는 것이다.
상기 접착 필름(10)은 충전재를 포함하는 수지 조성물로 이루어짐으로써, 접합하는 상기 전자 부품과 상기 회로 부품 사이에, 균일한 두께의 봉지층을 구성할 수가 있고, 이에 의해 접합부의 신뢰성을 향상시킬 수가 있다.
또, 상기 접착 필름은 표면거칠기에 대해 상기의 구성을 가짐으로써, 상기 전자 부품과 상기 회로 부품을 접합할 때에, 충분한 투명성을 가짐으로써, 위치 어긋남을 방지할 수가 있다. 즉, 상기 접착 필름은 상기 전자 부품과 상기 회로 부품을 접합할 때에, 미리 상기 전자 부품의 표면에 첩부한 상태로 접합하는 것을 상정하고 있지만, 그때에 상기 제1의 단자를 덮도록 첩부된다. 여기서, 상기 전자 부품이 상기의 구성을 가지는 것과 조합함으로써, 접착 필름을 통해 전자 부품에 있어서의 제1의 단자의 형상, 배열을 충분히 인식할 수가 있기 때문에, 회로 부품과 접합할 때에 위치 어긋남을 충분히 방지할 수가 있다. 이에 의해 위치 어긋남의 영향에 의한 접속 불량을 방지할 수가 있다. 또, 단자간의 접합 면적이 충분하게 되어 땜납 접합부의 신뢰성을 향상시킬 수가 있다. 또, 위치 어긋남을 방지함으로써 생산성이 저하하는 것을 방지하고, 아울러 반도체 장치의 제조에 있어서의 수율을 향상시킬 수가 있다. 즉, 표면거칠기 Ra가 상기 제1의 단자의 폭 및 상기 금속 조성물의 폭보다도 작음으로써, 접착 필름을 통해 전자 부품이 가지는 복수의 상기 제1의 단자의 형상, 배열을 충분히 인식할 수가 있기 때문에 위치 어긋남을 방지할 수가 있다.
상기 접착 필름은 충전재를 함유하는 수지 조성물로 구성된다. 이 수지 조성물은 특히 한정되지 않지만, 경화성 수지 조성물이 바람직하다. 경화성 수지 조성물로서는 가열에 의해 경화하는 열경화성 수지 조성물이나, 화학선을 조사함으로써 경화하는 경화성 수지 조성물 등을 들 수 있고, 이들 중에서 가열에 의해 경화하는 열경화성 수지 조성물을 이용하는 것이 바람직하다. 가열에 의해 경화하는 열경화성 수지 조성물은 경화 후의 기계 특성이 뛰어나거나 보존 안정성이 뛰어나다.
가열에 의해 경화하는 열경화성 수지 조성물은, 열경화성 수지 성분을 함유하고, 열경화성 수지 성분 외에, 필요에 따라 플럭스(flux) 기능을 가지는 화합물, 필름 형성성 수지, 경화제, 경화 촉진제, 실란 커플링제 등을 포함해도 좋다.
(i) 열경화성 수지 성분
열경화성 수지 성분은 가열함으로써 용융하여 경화하는 것이면 특히 한정되지 않지만, 통상, 반도체 장치 제조용의 접착제 성분으로서 사용할 수 있는 것을 이용할 수가 있다.
이러한 열경화성 수지 성분으로서는 특히 한정되지 않지만, 예를 들면, 에폭시 수지, 페녹시 수지, 실리콘 수지, 옥세탄 수지, 페놀 수지, (메트)아크릴레이트 수지, 폴리에스터 수지(불포화 폴리에스터 수지), 디알릴프탈레이트 수지, 말레이미드 수지, 폴리이미드 수지(폴리이미드 전구체 수지), 비스말레이미도트리아진 수지 등을 들 수 있다. 특히, 에폭시 수지, (메트)아크릴레이트 수지, 페녹시 수지, 폴리에스터 수지, 폴리이미드 수지, 실리콘 수지, 말레이미드 수지, 비스말레이미도트리아진 수지로 이루어지는 군에서 선택되는 적어도 1종을 포함하는 열경화성 수지를 이용하는 것이 바람직하다. 특히, 이들 중에서도 경화성과 보존성, 경화물의 내열성, 내습성, 내약품성이 뛰어나다는 관점에서 에폭시 수지가 바람직하다. 에폭시 수지를 이용함으로써, 상기 전자 부품과 상기 회로 부품의 밀착을 보다 강하게 할 수가 있고, 이에 의해 본 발명의 반도체 장치에 있어서의 제1의 단자와 제2의 단자의 접속부의 신뢰성을 향상시킬 수가 있다. 또, 경화에 의한 체적 수축이 작기 때문에, 봉지층 형성시에 있어서의 두께 균일성이 보다 양호하게 된다. 또한, 이들 경화성 수지 성분은 1종 단독으로 이용해도, 2종 이상을 병용해도 좋다.
상기 에폭시 수지로서는 특히 한정되지 않고, 실온에서 액상 및 실온에서 고형상의 어느 에폭시 수지도 사용할 수가 있다. 또, 실온에서 액상의 에폭시 수지와 실온에서 고형상의 에폭시 수지를 병용하는 것도 가능하다. 액상의 에폭시 수지를 이용하는 경우, 특히 액상의 에폭시 수지를 단독으로 이용하는 경우는, 또한 필름 형성성 수지 성분을 경화성 수지 조성물이 함유하는 구성으로 하는 것이 바람직하다.
실온(25℃)에서 액상의 에폭시 수지로서는 특히 한정되지 않지만, 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지 등을 들 수 있고, 이들 중 1종 또는 2종을 조합하여 이용할 수가 있다.
실온에서 액상의 에폭시 수지의 에폭시 당량은 150~300g/eq인 것이 바람직하고, 160~250g/eq인 것이 보다 바람직하고, 170~220g/eq인 것이 특히 바람직하다. 상기 에폭시 당량이 상기 하한 미만으로 되면, 이용하는 에폭시 수지의 종류에 따라서는 경화물의 수축률이 커지는 경향이 있어, 상기 접착 필름을 포함하는 반도체 장치나 이 반도체 장치를 구비하는 전자기기에 휨이 생길 우려가 있다. 또, 상기 상한을 초과하면, 경화성 수지 조성물에 필름 형성성 수지 성분을 병용하는 구성으로 한 경우에, 필름 형성성 수지 성분, 특히 폴리이미드 수지와의 반응성이 저하하는 경향을 나타내는 경우가 있다.
또한, 실온(25℃)에서 고형상의 에폭시 수지로서는 특히 한정되지 않지만, 비스페놀 A형 에폭시 수지, 비스페놀 S형 에폭시 수지, 페놀 노볼락형 에폭시 수지, 크레졸 노볼락형 에폭시 수지, 글리시딜아민형 에폭시 수지, 글리시딜에스터형 에폭시 수지, 3관능 에폭시 수지, 4관능 에폭시 수지 등을 들 수 있고, 이들 중 1종 또는 2종 이상을 조합하여 이용할 수가 있다. 이들 중에서도 고형 3관능 에폭시 수지, 크레졸 노볼락형 에폭시 수지 등이 바람직하게 이용된다.
또한, 실온에서 고형상의 에폭시 수지의 에폭시 당량은 150~3000g/eq가 바람직하고, 160~2500g/eq가 보다 바람직하고, 170~2000g/eq가 특히 바람직하다.
실온에서 고형상의 에폭시 수지의 연화점은 40~120℃ 정도인 것이 바람직하고, 50~110℃ 정도인 것이 보다 바람직하고, 60~100℃ 정도인 것이 특히 바람직하다. 상기 연화점이 상기 범위 내에 있으면, 상기 수지 조성물의 점착성을 억제할 수가 있고, 접착 필름을 용이하게 취급하는 것이 가능하게 된다.
또, 상기 수지 조성물에 있어서 전술한 경화성 수지 성분의 배합량은 사용하는 경화성 수지 조성물의 형태에 따라 적당히 설정할 수가 있다.
예를 들면, 경화성 수지 성분의 배합량은 상기 수지 조성물 중에 있어서 5중량% 이상인 것이 바람직하고, 10중량% 이상인 것이 보다 바람직하고, 15중량% 이상인 것이 더 바람직하고, 20중량% 이상인 것이 특히 바람직하다. 또, 90중량% 이하인 것이 바람직하고, 85중량% 이하인 것이 보다 바람직하고, 80중량% 이하인 것이 더 바람직하고, 75중량% 이하인 것이 보다 더 바람직하고, 65중량% 이하인 것이 더욱 바람직하고, 60중량% 이하인 것이 특히 바람직하다.
상기 수지 조성물에 있어서의 경화성 수지 성분의 배합량이 상기 범위 내에 있으면, 상기 전자 부품과 상기 회로 부품의 접착 강도를 충분히 확보하는 것이 가능하게 된다.
(ii) 필름 형성성 수지 성분
전술한 것처럼, 상기 수지 조성물은 상기 경화성 수지 성분 외에 필름 형성성 수지 성분을 더 함유하는 것이 바람직하다. 필름 형성성 수지 성분을 포함함으로써, 상기 접착 필름의 성막성이 향상되고 생산성이 향상된다. 아울러, 상기 접착 필름의 두께 균일성이 향상되고 봉지층을 형성할 때에 있어서의 두께 균일성도 향상시킬 수가 있다.
이러한 필름 형성성 수지 성분으로서는 단독으로 성막성을 가지는 것이면 특히 한정되는 것은 아니고, 열가소성 수지 또는 열경화성 수지의 어느 것도 사용할 수가 있고, 또 이들을 조합하여 이용할 수도 있다.
구체적으로는 필름 형성성 수지 성분으로서는 특히 한정되지 않지만, 예를 들면, (메트)아크릴계 수지, 페녹시 수지, 폴리에스터 수지, 폴리우레탄 수지, 폴리이미드 수지, 폴리아미드이미드 수지, 실록산 변성 폴리이미드 수지, 폴리부타디엔 수지, 폴리프로필렌 수지, 스티렌－부타디엔－스티렌 공중합체, 스티렌－에틸렌－부틸렌－스티렌 공중합체, 폴리아세탈 수지, 폴리비닐부티랄 수지, 폴리비닐아세탈 수지, 부틸 고무, 클로로프렌 고무, 폴리아미드 수지, 아크릴로니트릴－부타디엔 공중합체, 아크릴로니트릴－부타디엔－아크릴산 공중합체, 아크릴로니트릴－부타디엔－스티렌 공중합체, 폴리초산비닐, 나일론 등을 들 수 있고, 이들 중 1종 또는 2종 이상을 조합하여 이용할 수가 있다. 이들 중에서도 (메트)아크릴계 수지, 페녹시 수지, 폴리에스터 수지, 폴리아미드 수지 및 폴리이미드 수지가 바람직하다.
또한, 본 명세서 중에 있어서 「(메트)아크릴계 수지」란, (메트)아크릴산 및 그 유도체의 중합체, 또는 (메트)아크릴산 및 그 유도체와 다른 단량체의 공중합체를 의미한다. 여기서, 「(메트)아크릴산」 등으로 표기할 때는 「아크릴산 또는 메타크릴산」 등을 의미한다.
(메트)아크릴계 수지로서는 특히 한정되지 않고, 예를 들면, 폴리아크릴산, 폴리메타크릴산, 폴리아크릴산메틸, 폴리아크릴산에틸, 폴리아크릴산부틸, 폴리아크릴산－2－에틸헥실 등의 폴리아크릴산 에스터, 폴리메타크릴산메틸, 폴리메타크릴산에틸, 폴리메타크릴산부틸 등의 폴리메타크릴산 에스터, 폴리아크릴로니트릴, 폴리메타크릴로니트릴, 폴리아크릴아미드, 아크릴산부틸－아크릴산에틸－아크릴로니트릴 공중합체, 아크릴로니트릴－부타디엔 공중합체, 아크릴로니트릴－부타디엔－아크릴산 공중합체, 아크릴로니트릴－부타디엔－스티렌 공중합체, 아크릴로니트릴－스티렌 공중합체, 메타크릴산메틸－스티렌 공중합체, 메타크릴산메틸－아크릴로니트릴 공중합체, 메타크릴산메틸－α－메틸스티렌 공중합체, 아크릴산부틸－아크릴산에틸－아크릴로니트릴－2－히드록시에틸메타크릴레이트－메타크릴산 공중합체, 아크릴산부틸－아크릴산에틸－아크릴로니트릴－2－히드록시에틸메타크릴레이트－아크릴산 공중합체, 아크릴산부틸－아크릴로니트릴－2－히드록시에틸메타크릴레이트 공중합체, 아크릴산부틸－아크릴로니트릴－아크릴산 공중합체, 아크릴산에틸－아크릴로니트릴－N, N－디메틸아크릴아미드 공중합체 등을 들 수 있고, 이들 중 1종 또는 2종 이상을 조합하여 이용할 수가 있다. 그중에서도 아크릴산부틸－아크릴산에틸－아크릴로니트릴 공중합체, 아크릴산에틸－아크릴로니트릴－N, N－디메틸아크릴아미드 공중합체가 바람직하다.
또, 페녹시 수지의 골격은 특히 한정되지 않지만, 예를 들면, 비스페놀 A 타입, 비스페놀 F 타입, 비페놀 타입 및 비페닐 타입 등을 들 수 있다. 또, 페녹시 수지는 흡수율이 낮은 것이 바람직하고, 흡수율이 2% 이하인 것이 바람직하고, 1% 이하인 것이 더 바람직하다. 또, 페녹시 수지의 에폭시 당량에 대해, 특히 한정되지 않지만, 에폭시 당량이 클수록 열경화성 수지 성분으로서 기능하지 않고 접착 필름의 경화성을 제어하는데 있어서 폐해로 되지 않기 때문에 바람직하고, 구체적으로는 에폭시 당량이 3000g/eq 이상이 바람직하고, 5000g/eq 이상인 것이 더 바람직하다.
또, 폴리이미드 수지로서는 반복 단위 중에 이미드 결합을 가지는 수지이면 특히 한정되지 않고, 예를 들면, 디아민과 산이무수물을 반응시켜 얻어진 폴리아미드산을 가열, 탈수 폐환함으로써 얻어지는 것을 들 수 있다.
디아민으로서는 특히 한정되지 않고, 예를 들면, 3, 3＇－디메틸－4, 4＇－디아미노디페닐, 4, 6－디메틸－m－페닐렌디아민, 2, 5－디메틸－p－페닐렌디아민 등의 방향족 디아민, 1, 3－비스(3－아미노프로필)－1, 1, 3, 3－테트라메틸디실록산 등의 실록산디아민을 들 수 있고, 이들 중 1종 또는 2종 이상을 조합하여 이용할 수가 있다.
또, 산이무수물로서는, 예를 들면 3, 3＇, 4, 4＇－비페닐테트라카복실산, 피로멜리트산이무수물, 4, 4＇－옥시디프탈산이무수물 등을 들 수 있고, 이들 중 1종 또는 2종 이상을 조합하여 이용할 수가 있다.
폴리이미드 수지로서는 용제에 가용인 것이라도 불용인 것이라도 좋지만, 다른 성분(경화성 수지 성분)과 혼합할 때의 바니시(varnish)화가 용이하고, 취급성이 뛰어나다는 점에서 용제 가용성의 것이 바람직하다. 특히, 여러 가지 유기용매에 용해될 수 있다는 점에서 실록산 변성 폴리이미드 수지를 이용하는 것이 바람직하다.
필름 형성성 수지의 중량평균분자량은 특히 한정되지 않지만, 8,000~1,000,000 정도인 것이 바람직하고, 8,500~950,000 정도인 것이 보다 바람직하고, 9,000~900,000 정도인 것이 더 바람직하다. 필름 형성성 수지의 중량평균분자량이 상기의 범위이면, 성막성을 향상시키는 것이 가능하고, 또한 경화 전의 상기 접착 필름의 유동성을 억제할 수가 있다.
또한, 필름 형성성 수지의 중량평균분자량은 예를 들면, GPC(겔 침투 크로마토그래피)에 의해 측정할 수가 있다.
또, 필름 형성성 수지 성분으로서는 이것의 시판품을 사용할 수가 있고, 또한, 본 발명의 효과를 손상시키지 않는 범위에서, 가소제, 안정제, 무기 필러, 대전방지제, 저응력제, 산화방지제, 레벨링제나 안료 등의 각종 첨가제를 배합한 것을 사용할 수도 있다.
또, 상기 수지 조성물에 있어서 전술한 필름 형성성 수지 성분의 배합량은 사용하는 경화성 수지 조성물의 형태에 따라 적당히 설정할 수가 있다.
예를 들면, 필름 형성성 수지 성분의 배합량은 상기 수지 조성물 중에 있어서 0.1중량% 이상인 것이 바람직하고, 3중량% 이상인 것이 보다 바람직하고, 5중량% 이상인 것이 더 바람직하다. 또, 50중량% 이하인 것이 바람직하고, 35중량% 이하인 것이 보다 바람직하고, 20중량% 이하인 것이 더 바람직하다. 필름 형성성 수지 성분의 배합량이 상기 범위 내에 있으면 용융 전의 수지 조성물의 유동성을 억제할 수가 있어, 접착 필름을 용이하게 취급하는 것이 가능하게 된다.
(iii) 플럭스 기능을 가지는 화합물
상기 수지 조성물은 상기 경화성 수지 성분 외에, 플럭스 기능을 가지는 화합물을 더 함유하는 구성으로 하는 것이 바람직하다. 플럭스 기능을 가지는 화합물은 단자 등의 표면에 형성된 금속 산화막을 제거하는 작용을 가지는 것이다. 그 때문에 수지 조성물 중에 이러한 화합물이 포함되어 있으면, 후술하는 반도체 장치의 제조 방법에서 상술하듯이, 비록 단자 등의 표면에 있어서의 저융점의 금속에 있어서의 표면에 산화막이 형성되었다고 해도, 이 화합물의 작용에 의해 산화막을 확실히 제거할 수가 있다. 그 결과 상기 전자 부품과 상기 회로 부품을 전기적으로 접속시키는 접합 공정에 있어서, 저융점의 금속 조성물의 젖음성이 향상됨으로써, 상기 제1의 단자와 상기 제2의 단자 사이에 있어서 넓은 범위에 젖어서 퍼져, 넓은 범위에서 접합됨으로써, 상기 제1의 단자와 상기 제2의 단자를 확실히 전기적으로 접속시킬 수가 있다. 이에 의해 접합부에 있어서의 신뢰성이 향상되고, 온도 사이클 시험 등에 있어서도 충분한 결과를 나타내고, 반도체 장치의 제조에 있어서의 수율을 향상시킬 수가 있다.
이러한 플럭스 기능을 가지는 화합물로서는 특히 한정되지 않지만, 예를 들면, 페놀성 수산기 및/또는 카복실기를 가지는 화합물이 바람직하게 이용된다.
페놀성 수산기를 가지는 화합물로서는, 예를 들면 페놀, o－크레졸, 2, 6－자일레놀, p－크레졸, m－크레졸, o－에틸페놀, 2, 4－자일레놀, 2,5－자일레놀, m－에틸페놀, 2, 3－자일레놀, 메시톨, 3, 5－자일레놀, p－tert－부틸페놀, 카테콜, p－tert－아밀페놀, 레조시놀, p－옥틸페놀, p－페닐페놀, 비스페놀 F, 비스페놀 A, 비페놀, 디알릴비스페놀 F, 디알릴비스페놀 A, 트리스페놀, 테트라키스페놀 등의 페놀성 수산기를 함유하는 모노머류, 페놀 노볼락 수지, o－크레졸 노볼락 수지, 비스페놀 F 노볼락 수지, 비스페놀 A 노볼락 수지 등의 페놀제 수산기를 함유하는 수지 등을 들 수 있고, 이들 중 1종 또는 2종 이상을 조합하여 이용할 수가 있다.
또, 카복실기를 가지는 화합물로서는, 예를 들면 지방족 산무수물, 지환식 산무수물, 방향족 산무수물, 지방족 카복실산, 방향족 카복실산 등을 들 수 있다. 상기 지방족 산무수물로서는 무수 호박산, 폴리아디프산무수물, 폴리아젤라산무수물, 폴리세박산무수물 등을 들 수 있다. 상기 지환식 산무수물로서는 메틸테트라히드로무수프탈산, 메틸헥사히드로무수프탈산, 무수메틸힘산, 헥사히드로무수프탈산, 테트라히드로무수프탈산, 트리알킬테트라히드로무수프탈산, 메틸시클로헥센디카복실산무수물 등을 들 수 있다. 상기 방향족 산무수물로서는 무수 프탈산, 무수 트리멜리트산, 무수 피로멜리트산, 벤조페논테트라카복실산무수물, 에틸렌글리콜비스트리멜리테이트, 글리세롤트리스트리멜리테이트 등을 들 수 있고, 이들 중 1종 또는 2종 이상을 조합하여 이용할 수가 있다.
지방족 카복실산으로서는 특히 한정되지 않지만, 예를 들면, 폼산, 초산, 프로피온산, 낙산, 길초산, 피발산, 카프로산, 카프릴산, 라우르산, 미리스트산, 팔미트산, 스테아르산, 아크릴산, 메타크릴산, 크로톤산, 올레산, 푸마르산, 말레산, 옥살산, 말론산, 호박산, 글루타르산, 아디프산, 세박산, 도데칸디온산, 피멜산 등을 들 수 있고, 이들 중 1종 또는 2종 이상을 조합하여 이용할 수가 있다. 이들 중에서도 하기 식 (1)：
HOOC－(CH2)n－COOH (1)
(식 (1) 중 n은 1~20의 정수이다)
로 표시되는 지방족 카복실산이 바람직하게 이용되고, 이들 중 아디프산, 세박산, 도데칸디온산이 보다 바람직하게 이용된다.
방향족 카복실산의 구조는 특히 한정되지 않지만, 하기 식 (2) 또는 하기 식 (3)으로 표시되는 화합물이 바람직하다.
Figure pct00001
［식 중 R1~R5는 각각 독립하여 1가의 유기기이고, R1~R5의 적어도 하나는 수산기다］
Figure pct00002
［식 중 R6~R20은 각각 독립하여 1가의 유기기이고, R6~R20의 적어도 하나는 수산기 또는 카복실기다］
이러한 방향족 카복실산으로서는, 예를 들면 안식향산, 프탈산, 이소프탈산, 테레프탈산, 헤미멜리트산, 트리멜리트산, 트리메스산, 멜로판산, 프레니트산, 피로멜리트산, 멜리트산, 자일릴산, 헤멜리트산, 메시틸렌산, 프레니틸산, 톨루산, 계피산, 2－히드록시안식향산, 3－히드록시안식향산, 4－히드록시안식향산, 2, 3－디히드록시안식향산, 2, 4－디히드록시안식향산, 겐티스산(2, 5－디히드록시안식향산), 2, 6－디히드록시안식향산, 3, 5－디히드록시안식향산, 몰식자산(3, 4, 5－트리히드록시안식향산) 등의 안식향산 유도체, 1, 4－디히드록시－2－나프토산, 3, 5－디히드록시－2－나프토산, 3, 5－디히드록시－2－나프토산 등의 나프토산 유도체, 페놀프탈린, 디페놀산 등을 들 수 있고, 이들 중 1종 또는 2종 이상을 조합하여 이용할 수가 있다.
이러한 플럭스 기능을 가지는 화합물로서는, 페놀성 수산기 및/또는 카복실기를 가지고, 페닐에테르기를 더 포함하는 화합물이 보다 바람직하게 이용된다. 페놀성 수산기 및/또는 카복실기, 및 페닐에테르기를 포함하는 화합물로서는, 예를 들면 2－페녹시페놀, 3－페녹시페놀, 4－페녹시페놀, 2－(4－히드록시페녹시)페놀, 3－(4－히드록시페녹시)페놀, 4－(4－히드록시페녹시)페놀, 3－히드록시잔텐－9－온, 5－니트로플루오레세인, 6－니트로플루오레세인, 9－페닐잔텐－9－올, 2, 6, 7－트리히드록시－9－페닐－3－이소잔톤, 1, 3－비스(4－히드록시페녹시)벤젠, 1, 4－비스(3－히드록시페녹시)벤젠, 4, 4＇－디히드록시디페닐에테르, 2, 2＇－디히드록시디페닐에테르, 플루오레세인 등의 페놀성 수산기와 페닐에테르기를 포함하는 화합물； 2－페녹시안식향산, 3－페녹시안식향산, 4－페녹시안식향산, 2－(4－카복시페녹시)안식향산, 3－(4－카복시페녹시)안식향산, 4－(4－카복시페녹시)안식향산, 2－(9－옥소잔텐－2－일)프로피온산, 잔텐－9－카복실산, 3, 5－비스(4－아미노페녹시)안식향산, 4, 4＇－옥시비스안식향산 등의 카복실기와 페닐에테르기를 포함하는 화합물； 2－(4－히드록시페녹시)안식향산, 3－(4－히드록시페녹시)안식향산, 4－(4－히드록시페녹시)안식향산, 플루오레신, DL－티로닌 등의 페놀성 수산기와 카복실기와 페닐에테르기를 포함하는 화합물을 들 수 있고, 이들 중 1종 또는 2종 이상을 조합하여 이용할 수가 있다. 카복실기와 페닐에테르기를 포함하는 화합물이 바람직하고, 페놀성 수산기와 카복실기와 페닐에테르기를 포함하는 화합물이 보다 바람직하다.
이러한 플럭스 기능을 가지는 화합물은 플럭스 작용을 나타냄과 아울러, 경화성 수지 성분을 경화하는 경화제로서의 기능, 즉 경화성 수지 성분과 반응 가능한 관능기를 가지는 것인 것이 바람직하다.
이러한 관능기는 경화성 수지 성분의 종류에 따라 적당히 선택되고, 예를 들면 경화성 수지 성분이 에폭시 수지인 경우, 카복실기, 수산기, 아미노기와 같은 에폭시기와 반응 가능한 관능기를 들 수 있다. 이러한 플럭스 기능을 가지는 화합물은 경화성 수지 조성물의 용융시에, 저융점의 금속 조성물 표면에 형성된 산화막을 제거하여 이들 표면의 젖음성을 높이고, 접속부(81)를 용이하게 형성하여, 상기 제1의 단자와 상기 제2의 단자를 전기적으로 접속하는 것이 가능하게 된다. 또한, 접속부에 의해 단자간에 전기적인 접속이 완료한 후에 있어서는 이 화합물은 경화제로서 작용하고, 경화성 수지 성분에 부가하여 수지의 탄성률 또는 Tg를 높이는 기능을 발휘한다. 따라서, 이러한 플럭스 기능을 가지는 화합물을 플럭스로서 이용하면 플럭스 세정이 불요하고, 또 플럭스의 잔존에 기인하는 이온 마이그레이션(ion migration)의 발생 등을 적확하게 억제 또는 방지하는 것이 가능하게 된다.
이러한 작용을 구비하는 플럭스 기능을 가지는 화합물로서는 적어도 하나의 카복실기를 가지는 화합물을 들 수 있다. 예를 들면, 경화성 수지 성분이 에폭시 수지인 경우, 지방족 디카복실산 및 카복실기와 페놀성 수산기를 가지는 화합물 등을 들 수 있다.
상기 지방족 디카복실산으로서는 특히 한정되지 않지만, 지방족 탄화수소기에 카복실기가 2개 결합한 화합물을 들 수 있다. 상기 지방족 탄화수소기는 포화 또는 불포화의 비환식이라도 좋고, 포화 또는 불포화의 환식이라도 좋다. 또, 지방족 탄화수소기가 비환식인 경우에는 직쇄상이라도 분기상이라도 좋다.
이러한 지방족 디카복실산으로서는, 예를 들면 상기 식 (1)에 있어서 n이 1~20의 정수인 화합물을 들 수 있다. 상기 식 (1) 중의 n이 상기 범위 내에 있으면, 플럭스 활성, 접착시의 아웃가스 및 경화성 수지 조성물의 경화 후의 탄성률 및 유리전이온도의 밸런스가 양호하게 된다. 특히, 경화성 수지 조성물의 경화 후의 탄성률의 증가를 억제하여 인터포저(30) 등의 피접착물의 접착성을 향상시킬 수가 있다고 하는 관점에서 n은 3 이상인 것이 바람직하고, 탄성률의 저하를 억제하여 접속 신뢰성을 더 향상시킬 수가 있다고 하는 관점에서 n은 10 이하인 것이 바람직하다.
또, 상기 식 (1)로 표시되는 지방족 디카복실산으로서는 글루타르산, 아디프산, 피멜산, 수베르산, 아젤라산, 세박산, 운데칸이산, 도데칸이산, 트리데칸이산, 테트라데칸이산, 펜타데칸이산, 옥타데칸이산, 노나데칸이산, 에이코산이산 등을 들 수 있다. 그중에서도 아디프산, 수베르산, 세박산, 도데칸이산이 바람직하고, 세박산이 보다 바람직하다.
또한, 카복실기와 페놀성 수산기를 가지는 화합물로서는 2－히드록시안식향산, 3－히드록시안식향산, 4－히드록시안식향산, 2, 3－디히드록시안식향산, 2, 4－디히드록시안식향산, 겐티스산(2, 5－디히드록시안식향산), 2, 6－디히드록시안식향산, 3, 4－디히드록시안식향산, 몰식자산(3, 4, 5－트리히드록시안식향산) 등의 안식향산 유도체, 1, 4－디히드록시－2－나프토산, 3, 5－디히드록시－2－나프토산 등의 나프토산 유도체, 페놀프탈린, 디페놀산 등을 들 수 있다. 그중에서도 페놀프탈린, 겐티스산, 2, 4－디히드록시안식향산, 2, 6－디히드록시안식향산이 바람직하고, 페놀프탈린, 겐티스산이 보다 바람직하다.
전술과 같은 플럭스 기능을 가지는 화합물은 1종 단독으로 이용해도, 2종 이상을 병용하여 이용하도록 해도 좋다.
또한, 어느 화합물도 흡습하기 쉬어 보이드(void) 발생의 원인으로 되기 때문에, 본 발명에 있어서는 사용 전에 미리 건조시키는 것이 바람직하다.
플럭스 기능을 가지는 화합물의 함유량은 사용하는 수지 조성물의 형태에 따라 적당히 설정할 수가 있다.
이러한 플럭스 기능을 가지는 화합물의 함유량은 상기 수지 조성물의 전중량에 대해 1중량% 이상이 바람직하고, 3중량% 이상이 보다 바람직하고, 5중량% 이상이 특히 바람직하다. 또, 50중량% 이하가 바람직하고, 40중량% 이하가 보다 바람직하고, 30중량% 이하가 더 바람직하고, 25중량% 이하가 특히 바람직하다.
플럭스 기능을 가지는 화합물의 함유량이 상기 범위 내이면, 저융점의 금속 조성물 등의 표면 등에 형성된 산화막을 확실히 제거할 수가 있고, 이에 의해 상기 전자 부품과 상기 회로 부품을 확실히 전기적으로 접합시킬 수가 있다. 또한, 플럭스 기능을 가지는 화합물이 경화성 수지 성분과 반응 가능한 화합물인 경우, 경화시에 경화성 수지 성분에 효율적으로 부가하여 경화성 수지 조성물의 탄성률 또는 Tg를 높일 수가 있다. 또, 미반응의 플럭스 기능을 가지는 화합물에 기인하는 이온 마이그레이션의 발생을 억제할 수가 있다. 이에 의해 접합부에 있어서의 신뢰성이 향상되고 온도 사이클 시험 등에서도 높은 신뢰성을 실현하여 반도체 장치의 제조에 있어서의 수율을 향상시킬 수가 있다.
(iｖ) 경화제
경화제로서는 특히 한정되지 않지만, 예를 들면, 페놀류, 아민류, 티올류 등을 들 수 있다. 이러한 경화제는 경화성 수지 성분의 종류 등에 따라 적당히 선택할 수가 있다. 예를 들면, 경화성 수지 성분으로서 에폭시 수지를 사용하는 경우에는 에폭시 수지와의 양호한 반응성, 경화시의 저치수변화 및 경화 후의 적절한 물성(예를 들면 내열성, 내습성 등)이 얻어진다는 점에서 경화제로서 페놀류를 이용하는 것이 바람직하고, 경화성 수지 성분의 경화 후의 물성이 뛰어나다는 점에서 2관능 이상의 페놀류가 보다 바람직하게 이용된다. 또한, 이러한 경화제는 1종 단독으로 이용해도 좋고, 2종 이상을 병용하여 이용해도 좋다.
페놀류로서는 예를 들면 비스페놀 A, 테트라메틸비스페놀 A, 디알릴비스페놀 A, 비페놀, 비스페놀 F, 디알릴비스페놀 F, 트리스페놀, 테트라키스페놀, 페놀 노볼락 수지, 크레졸 노볼락 수지 등을 들 수 있고, 이들 중 1종 또는 2종 이상을 조합하여 이용할 수가 있다. 이들 중에서도 용융점도, 에폭시 수지와의 반응성이 양호하고, 경화 후의 물성이 뛰어나다는 점에서 페놀 노볼락 수지 및 크레졸 노볼락 수지가 바람직하다.
또, 경화성 수지 조성물에 있어서 전술한 경화제의 배합량은 사용하는 경화성 수지 성분이나 경화제의 종류, 및 플럭스 기능을 가지는 화합물이 경화제로서 기능하는 관능기를 가지는 경우, 그 관능기의 종류나 사용량에 의해 적당히 설정된다.
예를 들면, 경화성 수지로서 에폭시 수지를 이용한 경우, 경화제의 함유량은 상기 수지 조성물의 전중량에 대해 0.1~50중량% 정도인 것이 바람직하고, 2~40중량% 정도인 것이 보다 바람직하고, 4~40중량% 정도인 것이 더 바람직하고, 8~30중량%인 것이 특히 바람직하다. 경화제의 함유량이 상기 범위 내에 있으면 단자간에 형성된 접속부의 전기적 접속 강도 및 기계적 접착 강도를 충분히 확보할 수가 있다.
(ｖ) 경화 촉진제
또, 전술한 것처럼, 상기 수지 조성물에는 또한 경화 촉진제를 첨가할 수가 있다. 이에 의해 상기 수지 조성물을 확실하고 용이하게 경화시킬 수가 있다.
경화 촉진제로서는 특히 한정되지 않지만, 예를 들면, 이미다졸, 2－메틸이미다졸, 2－운데실이미다졸, 2－헵타데실이미다졸, 1, 2－디메틸이미다졸, 2－에틸－4－메틸이미다졸, 2－페닐이미다졸, 2－페닐－4－메틸이미다졸, 1－벤질－2－페닐이미다졸, 1－벤질－2－메틸이미다졸, 1－시아노에틸－2－메틸이미다졸, 1－시아노에틸－2－에틸－4－메틸이미다졸, 1－시아노에틸－2－운데실이미다졸, 1－시아노에틸－2－페닐이미다졸, 2－페닐－4, 5－디히드록시디메틸이미다졸, 2－페닐－4－메틸－5－히드록시메틸이미다졸 등의 이미다졸 화합물, 1－시아노에틸－2－운데실이미다졸륨트리멜리테이트, 1－시아노에틸－2－페닐이미다졸륨트리멜리테이트, 2, 4－디아미노－6－［2＇－메틸이미다졸릴(1＇)］－에틸－s－트리아진, 2, 4－디아미노－6－［2＇－운데실이미다졸릴(1＇)］－에틸－s－트리아진, 2, 4－디아미노－6－［2＇－에틸－4－메틸이미다졸릴(1＇)］－에틸－s－트리아진, 2, 4－디아미노－6－［2＇－메틸이미다졸릴(1＇)］－에틸－s－트리아진의 이소시아누르산 부가물, 2－페닐이미다졸의 이소시아누르산 부가물, 2－메틸이미다졸의 이소시아누르산 부가물, 1, 8－디아자비시클로(5, 4, 0)운데센 등의 아민계 경화제, 트리페닐포스핀이나 테트라 치환 포스포늄과 다관능 페놀 화합물의 염 등의 인계 경화 촉진제를 들 수 있고, 이들 중 1종 또는 2종 이상을 조합하여 이용할 수가 있다. 또 이들 중에서도 필름상의 수지층의 경화성, 보존성, 반도체 소자 상의 금속 전극에 대한 내부식성을 양립할 수 있는 이미다졸 화합물, 인계 경화 촉진제가 바람직하다.
또, 수지 조성물에 있어서 전술한 경화 촉진제의 배합량은 사용하는 경화 촉진제의 종류에 따라 적당히 설정할 수가 있다.
예를 들면, 이미다졸 화합물을 사용하는 경우에는 이미다졸 화합물의 배합량은 상기 수지 조성물 중에 있어서 0.001중량% 이상인 것이 바람직하고, 0.003중량% 이상인 것이 보다 바람직하고, 0.005중량% 이상인 것이 더 바람직하다. 또, 1.0중량% 이하인 것이 바람직하고, 0.7중량% 이하인 것이 보다 바람직하고, 0.5중량% 이하인 것이 더 바람직하다. 이미다졸 화합물의 배합량이 상기 하한 미만으로 되면, 이용하는 경화 촉진제의 종류에 따라서는 경화 촉진제로서의 작용이 충분히 발휘되지 않아, 경화성 수지 조성물을 충분히 경화할 수 없는 경향을 나타내는 경우가 있다. 또, 이미다졸 화합물의 배합량이 상기 상한을 초과하면, 경화성 수지 조성물의 경화가 완료하기 전에 용융 상태의 저융점의 금속 조성물이 충분한 젖음성을 발휘할 수 없어 전기적인 접속이 불충분하게 될 우려가 있다.
(ｖi) 실란 커플링제
또, 전술한 것처럼, 상기 수지 조성물에는 또한 실란 커플링제를 첨가할 수가 있다.
실란 커플링제로서는 특히 한정되지 않지만, 예를 들면, 에폭시실란 커플링제, 방향족 함유 아미노실란 커플링제 등을 들 수 있다. 이러한 실란 커플링제를 첨가함으로써, 접착 필름과 피착체의 밀착성, 특히 인터포저 등의 밀착성을 높일 수가 있다.
또한, 이러한 실란 커플링제는 1종 단독으로 이용해도 좋고, 2종 이상을 병용하여 이용할 수도 있다.
또, 경화성 수지 조성물에 있어서 전술한 실란 커플링제의 배합량은 상기 피착체나 경화성 수지 성분 등의 종류에 따라 적당히 설정된다. 예를 들면, 상기 수지 조성물 중에 있어서 0.01중량% 이상인 것이 바람직하고, 0.05중량% 이상인 것이 보다 바람직하고, 0.1중량% 이상인 것이 더 바람직하다. 또, 2중량% 이하인 것이 바람직하고, 1.5중량% 이하인 것이 보다 바람직하고, 1중량% 이하인 것이 더 바람직하다.
(ｖii) 충전재
또, 상기 수지 조성물은 충전재를 포함한다. 이에 의해 접착 필름에 여러 가지 물성을 부가하거나 신뢰성의 향상을 도모할 수가 있다. 충전재로서는 고무 입자 등의 유기 재료에 의한 충전재나, 실리카 등의 무기 충전재를 들 수가 있지만, 신뢰성의 향상이라고 하는 관점에서 무기 충전재가 바람직하다. 무기 충전재를 포함함으로써 봉지층의 선팽창계수를 저하시킬 수가 있고, 그에 따라 신뢰성을 향상시킬 수가 있다.
무기 충전재는 특히 한정되지 않지만, 예를 들면, 은, 산화티탄, 실리카, 마이카, 알루미나 등을 들 수가 있고, 이들을 복수종 포함할 수도 있다. 이와 같이 무기 충전재는 복수종으로부터 선택할 수가 있지만, 비용 등의 관점에서 실리카를 바람직하게 이용할 수가 있다. 또, 열전도성 등의 관점에서는 산화알루미늄, 질화알루미늄, 산화티탄, 질화규소, 질화붕소 등을 이용할 수도 있다. 실리카의 형상으로서는 파쇄 실리카와 구상 실리카가 있지만, 구상 실리카가 바람직하다.
상기 무기 충전재의 평균 입경은 특히 한정되지 않지만, 0.01㎛ 이상 0.5㎛ 이하인 것이 바람직하고, 0.05㎛ 이상 0.3㎛ 이하인 것이 보다 바람직하다. 상기 범위로 함으로써, 충전재의 종류, 충전재의 함유량, 수지 바니시의 조정 조건, 필름의 수지 조성물, 성막 조건, 및 필름의 막두께 등을 더 조정하는 것에 의해, 접착 필름의 표면거칠기를 바람직한 범위로 하는 것이 가능하게 되고, 접착 필름의 투명성을 보다 향상시킬 수가 있다. 또, 접착 필름에 있어서의 응집을 억제하여 외관을 향상시킬 수가 있다.
상기 충전재의 함유량은 상기 수지 조성물에 대해 10중량% 이상 70중량% 이하이지만, 바람직하게는 20중량% 이상 65중량% 이하, 보다 바람직하게는 30중량% 이상 60중량% 이하, 더 바람직하게는 30중량% 이상 50중량% 이하이다. 상기 범위로 함으로써, 충전재의 종류, 충전재의 평균 입경, 수지 바니시의 조정 조건, 필름의 수지 조성물, 성막 조건, 및 필름의 막두께 등을 더 조정하는 것에 의해, 접착 필름의 표면거칠기를 바람직한 범위로 하는 것이 가능하게 되고, 접착 필름의 투명성을 보다 향상시킬 수가 있다. 또, 접착 필름에 있어서의 응집을 억제하여 외관을 향상시킬 수가 있다. 또, 상기 범위로 함으로써, 경화 후의 봉지층과 피접체 사이의 선팽창계수차가 작아져, 열충격시에 발생하는 응력을 저감시킬 수가 있기 때문에, 피접체와의 밀착을 더 향상시킬 수가 있다. 또한, 경화 후의 봉지층의 탄성률이 너무 높아지는 것을 억제할 수가 있고, 아울러 접합부에 충전재가 말려들어가는 것을 방지하기 때문에 반도체 장치의 신뢰성을 보다 향상시킨다.
또한, 상기 수지 조성물에는 전술한 각 성분 외에, 또한 가소제, 안정제, 점착 부여제, 윤활제, 산화방지제, 대전방지제, 저응력제, 레벨링제 및 안료 등이 배합되어 있어도 좋다. 또, 열경화 성분에 아울러 잠재성 경화제가 배합되어 있어도 좋다. 잠재성 경화제로서는 디시안디아미드형 잠재성 경화제, 아민 애덕트형 잠재성 경화제, 유기산 히드라지드형 잠재성 경화제, 방향족 술포늄염형 잠재성 경화제, 마이크로캡슐형 잠재성 경화제, 광경화형 잠재성 경화제를 들 수 있고, 그중에서도 아민 애덕트형 잠재성 경화제 등을 포함함으로써, 상기 접착 필름의 보존 안정성과 속경화성의 밸런스를 취할 수가 있다.
상기 접착 필름은 예를 들면, 이하와 같은 제조 방법에 의해 제조할 수가 있다.
상기 접착 필름을 구성하는 수지 조성물을 유기용제에 용해시켜 얻어진 바니시를 기재 등에 도포한 후, 소정의 온도에서 건조시킴으로써 기재층과 접착 필름의 적층체를 얻을 수 있다. 상기 기재는 접착 필름을 지지하고, 접착 필름의 사용시에 있어서 박리할 수가 있는 것이면 특히 한정되지 않지만, 예를 들면, 폴리에스터 시트나, 폴리에틸렌 시트, 폴리프로필렌 시트, 폴리이미드 시트, 폴리스티렌 시트, 폴리카보네이트 시트 등을 이용할 수가 있다. 또, 접착 필름을 기재로부터 매우 적합하게 벗기기 위해 표면을 박리 처리해도 좋다. 박리 처리에는 표면에 실리콘 이형제를 형성하는 방법이나, 알키드 수지 이형제를 형성하는 방법 등을 들 수 있지만, 이들에 한하지 않는다.
여기서, 기재의 파단강도는 특히 한정되지 않지만, 160MPa 이상 300MPa 이하가 바람직하고, 180MPa 이상 280MPa 이하가 보다 바람직하다. 상기 하한치 이상인 것에 의해, 접착 필름의 제조 중이나 사용시에 의도하지 않게 파단해 버리는 것을 방지할 수가 있고, 상기 상한치 이하인 것에 의해, 제조 중이나 사용시에 매우 적합하게 피드(feed)할 수가 있고 취급하기 쉬어 생산성이 향상된다.
상기 접착 필름은 표면거칠기 Ra가 0.03㎛ 이상 1.0㎛ 이하이지만, 보다 바람직하게는 0.05㎛ 이상 0.8㎛ 이하이고, 더 바람직하게는 0.1㎛ 이상 0.5㎛ 이하이다. 상기 상한치 이하인 것에 의해, 상기 접착제는 충분한 투명성을 가지고, 상기 하한치 이상인 것에 의해, 전자 부품의 표면을 인식할 때에 난반사를 방지함으로써, 전자 부품의 제1의 단자의 형상, 배열 등의 시인성(視認性)이 향상된다. 또, 미끄럼성이 향상되어 상기 접착 필름의 작업성이 향상된다.
이러한 접착 필름의 표면거칠기 Ra는 산술평균거칠기이고, 특히 한정되지 않지만, JISB0601에 준하여 측정할 수가 있다. 즉, 측정 거리 l에 대해, 측정 방향으로 X축을 설정하고, 높이 방향으로 Y축을 설정하여, 시판의 표면거칠기계에 의해 측정된 표면거칠기 곡선 y=f(x)로부터, 이하의 수식 1을 이용하여 측정할 수가 있다.
Figure pct00003
시판의 표면거칠기계는 토쿄정밀제, 표면거칠기계 SURFCOM 1400D를 이용할 수가 있다.
상기 접착 필름은 700nm에 있어서의 광투과율이 15% 이상 100% 이하가 바람직하고, 20% 이상 100% 이하가 보다 바람직하고, 25% 이상 100% 이하가 더 바람직하다. 상기 하한치 이상인 것에 의해, 상기 접착제는 충분한 투명성을 가지고, 상기 상한치 이하인 것에 의해, 전자 부품의 표면을 인식할 때에 난반사를 방지함으로써 전자 부품의 제1의 단자의 형상, 배열 등의 시인성이 향상된다.
이러한 접착 필름의 광투과율은 특히 한정되지 않지만, 예를 들면 JISK7375 등에 기재된 투과율 측정에 준하여, 시판의 분광 투과율 측정기를 이용하여 측정할 수가 있다. 시판의 분광 투과율 측정기로서는 예를 들면, 시마즈제작소제 분광 광도계 UV－160 등을 이용할 수가 있다. 여기서는 파장 400nm~900nm로 측정하는 접착 필름에 입사광을 입사시켜, 투과한 평행 광선의 비율로부터 투과율을 측정하고, 그중의 700nm에서의 측정치를 광투과율로 하였다.
상기 접착 필름의 표면거칠기 Ra를 C라고 하고, 상기 접착 필름의 700nm에 있어서의 광투과율을 D라고 했을 때, 상기 표면거칠기 Ra와 상기 광투과율의 비［C/D］가 1.8×10－2㎛/% 이하인 것이 바람직하고, 1.1×10－2㎛/% 이하인 것이 보다 바람직하고, 5.0×10－4㎛/% 이상 1.0×10－2㎛/% 이하인 것이 더 바람직하다. 상기 상한치 이하 또는 상기 하한치 이상인 것에 의해, 전자 부품의 표면을 인식할 때에 필름 표면의 난반사와 필름 중의 산란을 방지함으로써, 전자 부품의 제1의 단자의 형상, 배열 등의 시인성이 향상된다. 또, 미끄럼성이 향상되어 상기 접착 필름의 작업성이 향상된다.
상기 접착 필름은 최저용융점도가 50,000Pa·s 이하가 바람직하고, 20,000Pa·s 이하가 보다 바람직하고, 10,000Pa·s 이하이면 더 바람직하다. 또, 0.01Pa·s 이상이 바람직하고, 0.05Pa·s 이상이 보다 바람직하고, 0.1Pa·s 이상이면 더 바람직하다. 상기 상한치 이하인 것에 의해, 접착 필름의 젖음성이 향상되어 봉지재의 내부에 보이드가 남는 것을 방지할 수가 있다. 또, 상기 하한치 이상인 것에 의해, 상기 접착 필름이 너무 플로우함으로써, 접착 필름이 전자 부품으로부터 비어져 나와 툴을 더럽히는 등의 문제를 방지할 수가 있다.
이러한 최저용융점도는 특히 한정되지 않지만, 시판의 점탄성 측정 장치, 레오미터 등을 이용하여 측정할 수가 있다. 그중에서도 접착 필름을 평행하게 설치된 원형 플레이트 사이에 끼우고, 일정 조건으로 토크를 걸어 측정하는 회전식 레오미터를 이용하여 측정하는 것이 바람직하다. 이러한 측정 방법을 이용함으로써, 실제로 전자 부품과 회로 부품을 접착하는 공정에 준한 조건에 있어서의 용융점도를 측정할 수가 있다. 본 발명에 있어서는 점탄성 측정 장치(써모피셔사이언티픽사제 「MARS」)를 이용하여, 패럴렐 플레이트(parallel plate) 20mmφ, 갭(gap) 0.05mm, 주파수 0.1Hz, 승온 속도 10℃／분의 조건으로 측정한 용융점도가 최소로 되는 값을 측정치로 하였다.
상기 수지 조성물의 Tg는 80℃ 이상이 바람직하고, 100℃ 이상이 보다 바람직하다. 상기 바람직한 범위 내인 것에 의해 본 발명의 반도체 장치에 있어서의 신뢰성이 보다 향상된다. 또, 상기 접착 필름의 평균 선팽창률로서는 α1은 100ppm 이하가 바람직하고, 75ppm 이하가 보다 바람직하고, 50ppm 이하이면 더 바람직하다. 상기 바람직한 범위 내인 것에 의해 본 발명의 반도체 장치의 신뢰성이 보다 향상된다.
이러한 Tg,α1은 접착 필름을, 상정되는 경화 조건, 예를 들면 180℃에서 2시간 등의 경화 조건으로 처리하여 일반적으로 이용되는 TMA 등으로 측정할 수가 있다.
접착 필름의 두께는 사용하는 전자 부품의 종류, 회로 부품의 종류에 의해 적당히 설정할 수가 있다. 특히, 상기 전자 부품이 가지는 제1의 단자 및 접속부의 설계에 의해 적당히 설정하는 것이 바람직하다. 예를 들면, 접착 필름의 두께는 100㎛ 이하가 바람직하고, 80㎛ 이하가 보다 바람직하다. 또, 3㎛ 이상이 바람직하고, 5㎛ 이상이 보다 바람직하다.
＜반도체 장치의 제조 방법＞
다음에 본 발명의 접착 필름(10)을 이용한 반도체 장치(100)의 제조 방법에 대해 설명한다.
［1］적층 공정
［1－1］첩부 공정
도 3 (a)에 나타내듯이, 접착 필름(10)과 반도체 웨이퍼(40)를 밀착시키면서, 접착 필름(10)과 반도체 웨이퍼(40)(복수의 전자 부품(20)의 집합체)을 적층한다. 여기서, 접착 필름(10)은 미리 반도체 웨이퍼(40)와 거의 같은 크기로 제작되어 있다. 또, 반도체 웨이퍼(40)에 있어서 접착 필름(10)과 접착하는 면은 볼록상인 복수의 제1의 단자(도시하지 않음)를 가지는 것이다. 이 반도체 웨이퍼(40)의 제1의 단자를 덮도록 접착 필름(10)을 반도체 웨이퍼(40)에 첩부한다(도 3 (a)).
접착 필름(10)을 반도체 웨이퍼(40)에 첩부하는 방법으로서는 예를 들면 롤 라미네이터, 평판 프레스, 웨이퍼 라미네이터, 탄성체 프레스 등에 의해 접착 필름(10)을 반도체 웨이퍼(40)에 라미네이트하는 방법을 들 수 있다. 이들 중에서도 라미네이트시에 공기를 말려들지 않게 하기 위해, 진공하에서 라미네이트하는 방법(진공 라미네이터)이 바람직하다.
또, 라미네이트하는 조건으로서는 특히 한정되지 않고, 보이드 없이 라미네이트할 수 있으면 좋지만, 구체적으로는 50~150℃에서 1초~120초간 가열하는 조건이 바람직하고, 특히 60~120℃에서 5~60초간 가열하는 조건이 바람직하다. 라미네이트 조건이 상기 범위 내이면, 첩착성(貼着性)과, 수지의 비어져 나옴의 억제 효과와, 수지의 경화도의 밸런스가 뛰어나다. 또, 가압 조건도 특히 한정되지 않지만, 0.2~2.0MPa이 바람직하고, 특히 0.5~1.5MPa이 바람직하다.
상기 적층의 결과, 도 3 (b)에 나타내듯이, 접착 필름(10)과 반도체 웨이퍼(40)가 적층되어 이루어지는 적층체(37)가 얻어진다.
다음에, 도 3 (c)에 나타내듯이, 반도체 웨이퍼(40)에 있어서의 접착 필름이 접착한 면과 반대측의 면에 다이싱 시트(50)를 첩부한다. 다이싱 시트(50)는 특히 한정되지 않고, 지지 필름과 점착제층을 포함하는 일반적으로 이용되고 있는 것을 이용할 수가 있다. 여기서, 상기 점착제층으로서는 아크릴계 점착제, 고무계 점착제 등의 수지 조성물로 구성되어 있는 것을 이용할 수가 있고, 이들 중에서도 아크릴계 점착제가 바람직하다. 또, 점착성을 제어하기 위해서 우레탄아크릴레이트, 아크릴레이트 모노머 등의 광반응성 모노머 및 올리고머와, 광중합 개시제를 첨가해도 좋다. 또, 상기 지지 필름은 특히 한정되지 않지만, 점착제층에 광반응성 모노머 등을 포함하는 경우는 방사선 투과성을 가지고 있는 것이 바람직하다. 지지 필름으로서는 예를 들면 폴리에틸렌, 폴리프로필렌, 에틸렌·프로필렌 공중합체 등을 이용할 수가 있다. 다이싱 시트(50)의 첩부는 웨이퍼 라미네이터 등을 이용할 수가 있다. 이때 동시에 웨이퍼 링(51)을 첩부하여 반도체 웨이퍼를 고정하는 것이 바람직하다. 웨이퍼 링(51)은 일반적으로 스테인리스강, 알루미늄 등의 각종 금속 재료 등으로 구성되기 때문에, 강성이 높아 적층체의 변형을 확실히 방지할 수가 있다.
［2］다이싱 공정
다음에, 도시하지 않는 다이서 테이블(dicer table)을 준비하고, 다이서 테이블과 다이싱 시트(50)가 접촉하도록 다이서 테이블 상에 적층체를 놓는다.
이어서, 도 4 (d)에 나타내듯이, 다이싱 블레이드(dicing blade)(52)를 이용하여 적층체에 복수의 벤 자국(53)을 형성한다(다이싱). 다이싱 블레이드(52)는 원반 형상의 다이아몬드 블레이드 등으로 구성되어 있고, 이것을 회전시키면서 적층체의 반도체 웨이퍼(40)측의 면에 꽉 누름으로써 벤 자국(53)이 형성된다. 그리고, 반도체 웨이퍼(40)에 형성된 회로 패턴끼리의 간극을 따라 다이싱 블레이드(52)를 상대적으로 이동시킴으로써, 반도체 웨이퍼(40)가 복수의 개편화(個片化)된 반도체 칩(20)으로 개편화된다. 이때 개편화된 반도체 칩(20)은 각각 외부에 전기적으로 접속하기 위한 단자(21)를 가지고 있다. 또, 접착 필름(10)도 마찬가지로 복수의 접착층으로 개편화된다. 이러한 다이싱시에는 반도체 웨이퍼(40)에 진동이나 충격이 가해지지만, 반도체 웨이퍼(40)의 하면이 다이싱 테이프(50)로 지지되어 있기 때문에, 상기의 진동이나 충격이 완화되게 된다. 그 결과 반도체 웨이퍼(40) 및 반도체 칩(20)에 있어서의 깨짐이나 이빠짐 등의 문제의 발생을 확실히 방지할 수가 있다.
［3］픽업 공정
［3－1］익스팬드 공정
다음에, 복수의 벤 자국(53)이 형성된 적층체(37)를, 도시하지 않는 익스팬드 장치에 의해 방사상으로 잡아늘인다(익스팬드(expand)). 이에 의해 도 4 (e)에 나타내듯이, 적층체에 형성된 벤 자국(53)의 폭이 넓어지고, 그에 따라 개편화된 반도체 칩(20)끼리의 간격도 확대된다. 그 결과 개편화된 반도체 칩(20)끼리가 서로 간섭할 우려가 없어져, 개개의 개편화된 반도체 칩(20)을 픽업(pick up)하기 쉬워진다. 또한, 익스팬드 장치는 이러한 익스팬드 상태를 후술하는 공정에 있어서도 유지할 수 있도록 구성되어 있다.
［3－2］픽업 공정
다음에, 도시하지 않는 다이 본더(die bonder), 또는 다이 소터(die sorter)에 의해, 반도체 칩(20) 중 하나를 콜릿(collet)(칩 흡착부)으로 흡착함과 아울러 상방으로 끌어올려, 접착 필름(10)부(附) 반도체 칩(20)이 얻어진다(픽업). 이때 다이싱 테이프(50)를 하방으로부터 밀어올리는 침상체(니들(needle)) 등을 이용할 수가 있다(도시하지 않음). 또, 다이싱 테이프(50)가 자외선의 조사나 가열에 의해 그 점착성을 저하시킴으로써 픽업성을 향상시키는 것인 경우, 픽업 전에 자외선의 조사나 가열 처리를 행할 수도 있다.
［4］접합 공정
［4－1］접착 공정
다음에, 개편화된 반도체 칩(전자 부품)(20)을 탑재(마운트)하기 위한 인터포저(회로 부품)(30)를 준비한다.
이 인터포저(30)는 상기 접착 필름과 접착하는 면에 단자(도시하지 않음)를 가지는 것이다.
다음에, 도 4 (f)에 나타내듯이, 픽업된 반도체 칩(20)을 접착 필름을 개재하여 인터포저(30) 상에 놓는다. 이때 개편화된 반도체 칩(전자 부품)(20)의 제1의 단자(21)와 인터포저(회로 부품)(30)의 제2의 단자(31)를 위치맞추면서, 접착 필름(10)을 개재하여 가압착한다.
인터포저(30)는, 도 5 (a)에 나타내듯이, 기재(32) 상에 배선 회로(33)가 설치되어 있고, 단자로서 전극 패드(34)를 가진다. 배선 회로(33)는 전극 패드(34)를 제외하고 절연부(35)가 설치되어 있다. 또, 절연부(35)에는 위치맞춤에 이용하는 패턴으로서 복수의 정렬 마크((alignment mark)(36)가 설치되어 있다.
또한, 인터포저(30)에서는 그 정렬 마크(36)를 대신하여, 예를 들면, 도 5 (a)에 나타내는 전극 패드(34)(오목부) 등의 인터포저(30)의 소정 부위를 정렬 마크로서 이용할 수가 있다.
도 5 (b)에 개편화된 반도체 칩(전자 부품)(20)과 접착 필름(10)이 적층된 적층체(37)의 상세를 예시한다. 개편화된 반도체 칩(20)의 제1의 단자(21)는 표면에 저융점의 도전성 금속을 가지는 금속 범프이다. 또, 개편화된 반도체 칩(20)에는 위치맞춤에 이용하는 패턴으로서 복수의 정렬 마크(22)가 설치되어 있다.
또한, 개편화된 반도체 칩(20)에서는 정렬 마크(22)를 대신하여, 예를 들면, 도 5 (b)에 나타내는 제1의 단자(21)(돌기) 등의 개편화된 반도체 칩(20)의 소정 부위를 정렬 마크로서 이용할 수가 있다.
즉, 인터포저(회로 부품)(30)와 개편화된 반도체 칩(전자 부품)(20)의 위치맞춤에 이용되는 패턴으로서는, 그 위치맞춤 전용의 정렬 마크(36, 22)에 한정하지 않고, 이외에 예를 들면, 단자, 전극, 범프, 배선 패턴(배선), 패드부(예를 들면 본딩 패드, 전극 패드), 다이싱 라인 등을 들 수 있다.
인터포저(30)의 정렬 마크(36)와 개편화된 반도체 칩(20)의 정렬 마크(22)를, 인터포저(30)나 개편화된 반도체 칩(20)의 두께 방향으로부터 보아 일치시킴으로써, 인터포저(30)에 대해, 개편화된 반도체 칩(20)의 위치맞춤을 행한다. 그리고, 인터포저(30)와 개편화된 반도체 칩(20)과 접착 필름(10)을 개재하여 가압착하여, 인터포저(30) 상에 개편화된 반도체 칩(20)을 고정한다(도 5 (c)). 가압착하는 방법으로서는 특히 한정되지 않지만, 압착기, 플립칩 본더 등을 이용하여 행할 수가 있다. 가압착하는 조건은 특히 한정되지 않지만, 온도는 40℃~200℃가 바람직하고, 60℃~180℃가 특히 바람직하다. 또, 시간은 0.1초~60초가 바람직하고, 1~60초가 특히 바람직하다. 또한 압력은 0.1MPa~2.0MPa이 바람직하고, 0.3MPa~1.5MPa이 특히 바람직하다. 가압착하는 조건이 상기 범위 내이면, 개편화된 반도체 칩(20)을 인터포저(30) 상에 확실히 가압착할 수가 있다.
［4－2］접합 공정
다음에, 인터포저(30)와 반도체 칩(20)을 전기적으로 접합한다.
인터포저(30)와 반도체 칩(20)의 전기적인 접합은 제1의 단자(21) 표면의 저융점의 금속 조성물을 용융하여 전극 패드(34)로 땜납 접합하는 것에 의해 전기적으로 접속하는 접속부(81)를 형성함으로써 행할 수가 있다(도 5 (d)).
땜납 접합하는 조건은 사용하는 저융점의 금속 조성물의 종류에도 따르지만, 예를 들면 Sn－Ag의 경우, 220~260℃에서 5~500초간 가열하여 땜납 접합하는 것이 바람직하고, 특히 230~240℃에서 10~100초간 가열하는 것이 바람직하다.
이 땜납 접합은 저융점의 금속 조성물이 융해한 후에, 접착 필름(10)이 경화하는 것 같은 조건에서 행하는 것이 바람직하다. 즉, 땜납 접합은 저융점의 금속 조성물을 융해시키지만, 접착 필름(10)의 경화 반응이 그다지 진행되지 않은 것 같은 조건에서 실시하는 것이 바람직하다. 이에 의해 접속할 때의 접속부(81)의 형상을 접속 신뢰성이 뛰어난 것 같은 안정한 형상으로 할 수가 있다.
［4－3］경화 공정
다음에, 접착 필름(10)을 가열하여 경화시켜 봉지층(80)을 형성한다. 경화시키는 조건은 특히 한정되지 않지만, 온도는 130~220℃가 바람직하고, 150~200℃가 특히 바람직하다. 또, 시간은 30~500분이 바람직하고, 60~180분이 특히 바람직하다. 또한, 가압 분위기하에서 접착 필름(10)을 경화시켜도 좋다. 가압 방법으로서는 특히 한정되지 않지만, 오븐 중에 공기, 질소, 아르곤 등의 가압 유체를 도입함으로써 행할 수가 있다. 상기 압력은 0.1MPa~10MPa이 바람직하고, 0.5MPa~5MPa이 특히 바람직하다. 경화시키는 조건이 상기 범위 내이면, 접착 필름(10) 중의 보이드를 저감할 수가 있다.
이와 같이 하여, 인터포저(30)와 개편화된 반도체 칩(20)이 접착 필름의 경화물에 의한 봉지층(80)으로 접착된 적층체의 경화물(38)이 얻어진다.
［5］범프 형성 공정
다음에, 머더보드에 반도체 장치(100)를 실장하기 위한 범프(70)를 형성한다(도 5 (e)). 범프(70)는 도전성을 가지는 금속 재료이면 특히 한정되지 않지만, 도전성과 응력 완화성이 뛰어난 땜납이 바람직하다. 또, 범프(70)의 형성 방법은 특히 한정되지 않지만, 플럭스를 이용하여 땜납 볼을 접속함으로써 형성할 수가 있다.
이와 같이 하여, 본 실시형태에 있어서는, 도 5 (e)에 나타내는 것 같은 인터포저(30)와 개편화된 반도체 칩(20)이 접착 필름의 경화물에 의한 봉지층(80)으로 접착된 적층체의 경화물(38)과 범프(70)를 포함하는 반도체 장치(100)를 얻을 수 있다.
이상과 같은 방법에 의하면, 별도 언더필(underfill)이나 플럭스제 등을 준비할 필요가 없이, 반도체 칩(20)과 인터포저(30)를 전기적으로 접속한 반도체 장치(100)의 제조 효율을 보다 높일 수가 있다.
또한, 본 실시형태에서는 반도체 웨이퍼(40)에 접착 필름(10)을 첩부하고, 또 다이싱 시트(50)를 첩부한다라는 순번으로 설명했지만, 미리 다이싱 시트(50)와 접착 필름(10)이 일체화된 다이싱 시트 일체형 접착 필름을 이용하여, 여기에 반도체 웨이퍼(40)를 첩부하는 것 같은 실시형태로 행해도 좋다. 또, 다이싱 시트 이외에도, 실리콘 웨이퍼의 백그라인드 공정에 이용되는 백그라인드 테이프 또는 백그라인드 테이프 겸 다이싱 테이프 등, 반도체 제조 공정에 이용되는 공정용 시트에 접착 필름(10)을 적층한 일체형 접착 필름을 이용해도 좋다.
또, 본 실시형태에서는 접착 필름(10)을 반도체 웨이퍼(40)에 첩부했지만, 이러한 제조 방법에 한하지 않고, 접착 필름(10)을 개편화하여, 미리 개편화된 반도체 칩에 첩부하고, 또한 접착 필름(10)의 반도체 칩을 첩부한 면과 반대측의 면을 인터포저(30)에 가압착하고, 그 후 전기적으로 접속시킨다고 하는 제조 방법을 이용할 수가 있다.
또, 본 실시형태에서는 개편화된 반도체 칩(20)을 인터포저(30)에 접합했지만, 이러한 제조 방법에 한하지 않고, 개편화된 복수의 반도체 칩을 다른 반도체 웨이퍼에 복수개 접합하여, 반도체 웨이퍼 상에 복수의 반도체 칩과 복수의 접착 필름을 가지는 적층체를 제작하고, 이 반도체 웨이퍼를 다이싱하여 개편화하고, 개편화된 적층체를 또한 인터포저 등에 접속하여 반도체 장치를 제조한다고 하는 제조 방법을 이용할 수도 있다.
＜다이싱 테이프 일체형 접착 필름＞
다음에, 본 발명의 다이싱 테이프 일체형 접착 필름에 대해 설명한다.
본 발명의 다이싱 테이프 일체형 접착 필름은 상기 본 발명의 접착 필름과 다이싱 테이프를 가지는 것을 특징으로 한다.
도 6에 본 발명의 다이싱 테이프 일체형 접착 필름의 한 형태를 나타낸다. 도 6에 있어서, 다이싱 테이프 일체형 접착 필름(210)은 다이싱 테이프(213) 상에 접착 필름(211)이 형성된 구조를 가지는 것이다. 도 6에 나타낸 형태에서는 다이싱 테이프(213)는 다이싱 테이프의 기재층(213a)과 다이싱 테이프의 점착층(213b)의 2층으로 이루어지는 것이고, 다이싱 테이프의 점착층(213b)과 접착 필름(211)이 접하도록 적층되어 있다.
본 발명의 다이싱 테이프 일체형 접착 필름의 형태는 도 6에 나타낸 것에 한정되는 것은 아니고, 예를 들면, 다이싱 테이프의 점착층(213b)과 접착 필름(211) 사이에 개재층을 가진 형태로 할 수도 있다. 이 경우 다이싱 테이프의 점착층은 개재층보다 점착성이 높은 것이 바람직하다. 이에 의해 접착 필름(211)에 대한 개재층의 밀착력보다도 개재층 및 기재층에 대한 다이싱 테이프의 점착층의 밀착력이 커진다. 그 때문에 전자 부품의 제조 공정에 있어서, 예를 들면 반도체 칩 픽업 공정과 같은 전자 부품의 제조 공정에 있어서, 박리를 일으키게 해야 할 소망의 계면(즉 개재층과 접착 필름의 계면)에서 박리를 일으킬 수가 있다.
＜다이싱 테이프＞
본 발명의 다이싱 테이프 일체형 접착 필름에 이용되는 다이싱 테이프는 일반적으로 이용되는 어떠한 다이싱 테이프라도 이용할 수가 있다.
다이싱 테이프의 기재층(213a)의 구성 재료로서는 특히 한정되지 않지만, 예를 들면, 폴리에틸렌, 폴리프로필렌, 폴리부텐, 폴리부타디엔, 폴리메틸펜텐, 폴리염화비닐, 염화비닐 공중합체, 폴리에틸렌테레프탈레이트, 폴리부틸렌테레프탈레이트, 폴리우레탄, 에틸렌초산비닐 공중합체, 아이오노머, 에틸렌·(메트)아크릴산 공중합체, 에틸렌·(메트)아크릴산 에스터 공중합체, 폴리스티렌, 비닐폴리이소프렌, 폴리카보네이트, 폴리올레핀 등을 들 수 있고, 이들 중 1종 또는 2종 이상의 혼합물을 이용할 수가 있다.
다이싱 테이프의 기재층(213a)의 평균 두께는 특히 한정되지 않지만, 5㎛~200㎛인 것이 바람직하고, 30㎛~150㎛ 정도인 것이 보다 바람직하다. 이에 의해 기재층은 적당한 강성을 가지는 것으로 되기 때문에, 접착 필름을 확실히 지지하여, 다이싱 테이프 일체형 접착 필름의 취급을 용이하게 함과 아울러, 다이싱 테이프 일체형 접착 필름이 적당히 만곡함으로써, 접착 필름과 전극을 가지는 피접체의 밀착성을 높일 수가 있다.
다이싱 테이프의 기재층(213a)의 제법으로서는 특히 한정되지 않지만, 캘린더법, 압출 성형법 등의 일반적인 성형 방법을 이용할 수가 있다. 기재층(213a)의 표면에는 점착층(213b)을 구성하는 재료와 반응하는 관능기, 예를 들면 히드록실기 또는 아미노기 등이 노출되어 있는 것이 바람직하다. 또, 기재층(213a)과 점착층(213b)의 밀착성을 향상시키기 위해, 기재층(213a)의 표면을 코로나 처리 또는 앵커코트 등으로 표면 처리해 두는 것이 바람직하다.
또, 다이싱 테이프의 점착층(213b)의 구성 재료로서는 특히 한정되지 않지만, 예를 들면, 아크릴계 점착제, 고무계 점착제 등을 포함하는 수지 조성물로 구성되어 있는 것을 이용할 수가 있다.
아크릴계 점착제로서는, 예를 들면 (메트)아크릴산 및 그들의 에스터로 구성되는 수지, (메트)아크릴산 및 그들의 에스터와, 그들과 공중합 가능한 불포화 단량체(예를 들면 초산비닐, 스티렌, 아크릴로니트릴 등)의 공중합체 등이 이용된다. 또, 이들 공중합체를 2종류 이상 혼합해도 좋다.
이들 중에서도 (메트)아크릴산메틸, (메트)아크릴산에틸헥실, 및 (메트)아크릴산부틸로 이루어지는 군에서 선택되는 1종 이상과, (메트)아크릴산히드록시에틸 및 초산비닐 중에서 선택되는 1종 이상의 공중합체가 바람직하다. 이에 의해 다이싱 테이프의 점착층이 점착하는 상대(예를 들면 상술한 개재층, 기재층 등)와의 밀착성이나 점착성의 제어가 용이하게 된다.
상기 다이싱 테이프의 점착층(213b)의 평균 두께는 특히 한정되지 않지만, 1㎛~100㎛ 정도인 것이 바람직하고, 특히 3㎛~20㎛ 정도인 것이 보다 바람직하다. 다이싱 테이프의 점착층(213b)의 평균 두께가 상기 범위 내이면, 다이싱 테이프의 점착층(213b)의 형상 추종성이 확보되어, 반도체 웨이퍼 등의 접착 필름의 피접물에 대한 밀착성을 보다 높일 수가 있다.
상기 다이싱 테이프의 제조 방법으로서는 특히 한정되지 않지만, 예를 들면, 바 코트법, 다이 코트법, 그라비어 코트법 등에 의해, 다이싱 테이프의 기재층(213a) 상에 점착층(213b)을 도포함으로써 제조할 수가 있다. 또, 점착층(213b)은 별도 점착층(213b)용 기재 상에 도포한 후에, 다이싱 테이프의 기재층(213a) 상에 라미네이트하는 등 방법에 의해 전사하여 제조할 수도 있다.
개재층을 설치하는 경우는 상기 점착층(213b) 상에 개재층을 더 도포해도 좋고, 개재층을 별도, 개재층용 기재 상에 도포한 것을 라미네이트하는 등 방법에 의해 제조할 수도 있다.
또, 본 발명의 다이싱 테이프 일체형 접착 필름은 예를 들면, 기재층(213a), 점착층(213b), 및 개재층을 가지는 다이싱 테이프와, 본 발명의 접착 필름을 상기 개재층과 접착 필름이 접하도록 라미네이트함으로써 얻을 수도 있다.
<백그라인드 테이프 일체형 접착 필름>
다음에, 본 발명의 백그라인드 테이프 일체형 접착 필름에 대해 설명한다. 본 발명의 백그라인드 테이프 일체형 접착 필름은 상기 본 발명의 접착 필름과 백그라인드 테이프를 가지는 것을 특징으로 한다.
상기 백그라인드 테이프는 특히 한정되는 것은 아니지만, 기재의 한 면에 점착제층이 형성되어 있는 것을 들 수가 있다. 상기 기재로서는 특히 한정되는 것은 아니지만, 예를 들면, 폴리에틸렌테레프탈레이트(PET), 폴리에틸렌(PE), 폴리프로필렌(PP), 에틸렌·초산비닐 공중합체(EVA) 등의 수지로 이루어지는 것을 들 수 있다.
상기 점착제층을 형성하는 점착제로서는 특히 한정되는 것은 아니지만, 중합성 올리고머를 함유하고, 이것이 중합 가교함으로써 점착력이 저하하는 점착제로 이루어지는 것이 바람직하다. 이러한 점착제로서는 예를 들면 분자 내에 방사선 중합성의 불포화 결합을 가지고 이루어지는 아크릴산알킬 에스터계 및/또는 메타크릴산알킬 에스터계의 중합성 폴리머와, 방사선 중합성의 다관능 올리고머 또는 모노머를 주성분으로서 포함하여 이루어지는 광경화형 점착제 등을 들 수 있다.
상기 중합성 폴리머는 예를 들면 분자 내에 관능기를 가진 (메트)아크릴계 폴리머를 미리 합성하고, 분자 내에 상기 관능기와 반응하는 관능기와 방사선 중합성의 불포화 결합을 가지는 화합물과 반응시킴으로써 얻을 수 있다. 또한, 본 명세서에 있어서 (메트)아크릴계 폴리머란 아크릴계 폴리머 및 메타크릴계 폴리머를 의미하는 것으로 한다.
상기 광경화형 점착제는 상기 중합성 폴리머 및 상기 다관능 올리고머 또는 모노머 이외에, 광중합 개시제를 배합하는 것이 바람직하다. 이에 의해 자외선 등의 활성 광선을 조사함으로써, 점착제층과 접착 필름층의 계면의 밀착력을 확실히 저하시킬 수가 있기 때문에, 점착제층의 잔사가 접착 필름층에 남지 않고 백그라인드 테이프를 확실히 박리할 수가 있다.
상기 백그라인드 테이프의 제조 방법으로서는 특히 한정되지 않지만, 예를 들면, 바 코트법, 다이 코트법, 그라비어 코트법 등에 의해 백그라인드 테이프의 기재층 상에 점착제층을 도포함으로써 제조할 수가 있다. 또, 점착제층은 별도 점착제층 형성용의 기재 상에 도포한 후에, 백그라인드 테이프의 기재층 상에 라미네이트하는 등 방법에 의해 전사하여 제조할 수도 있다.
이와 같이 하여 제작된 백그라인드 테이프에 상기 접착 필름을 라미네이트함으로써, 백그라인드 테이프 일체형 접착 필름을 제작하는 것이 가능하게 된다.
<백그라인드 테이프 겸 다이싱 테이프 일체형 접착 필름>
다음에, 본 발명의 백그라인드 테이프 겸 다이싱 테이프 일체형 접착 필름에 대해 설명한다.
본 발명의 백그라인드 테이프 겸 다이싱 테이프 일체형 접착 필름(300)은, 도 7에 나타내듯이 백그라인드 테이프 겸 다이싱 테이프(301)와 접착 필름(302)으로 구성되어 있다. 도시하지 않지만, 백그라인드 테이프 겸 다이싱 테이프(301)와 접착 필름(302) 사이에는 이형 필름이 설치되어 있어도 좋다. 이에 의해 백그라인드 테이프 겸 다이싱 테이프(301)와 접착 필름(302) 사이의 박리가 용이해져, 반도체 웨이퍼를 다이싱한 후의 반도체 소자의 픽업성을 향상시킬 수가 있다.
또, 백그라인드 테이프 겸 다이싱 테이프(301)로서는, 예를 들면 폴리에틸렌, 폴리프로필렌 등의 폴리올레핀, 에틸렌초산비닐 공중합체, 폴리에스터, 폴리이미드, 폴리에틸렌테레프탈레이트, 폴리염화비닐, 폴리아미드, 폴리우레탄 등에 의해 제작된 내열성이나 내약품성이 뛰어난 필름이면 사용할 수 있다. 백그라인드 테이프 겸 다이싱 테이프(301)의 두께는 특히 한정되지 않지만, 통상 30㎛~500㎛가 바람직하다.
다음에, 본 발명의 백그라인드 테이프 겸 다이싱 테이프 일체형 접착 필름(300)의 제조 방법에 대해 간단히 설명한다.
접착 필름(302)은 전술의 ＜접착 필름＞에서 기술한 방법에 의해 제작한다. 이것을 하프컷(half cut)함으로써 원 형상의 접착 필름(302)을 얻었다.
그리고, 그 위에 백그라인드 테이프 겸 다이싱 테이프(301)를 적층함으로써, 백그라인드 테이프 겸 다이싱 테이프(301), 접착 필름(302), 박리 기재(321)로 구성되는 백그라인드 테이프 기능부(附) 및 다이싱 테이프 기능부 접착 필름(300)이 얻어진다(도 8).
이와 같이 하여 형성되는 백그라인드 테이프 겸 다이싱 테이프 일체형 접착 필름(300)의 접착 필름(302)의 두께는 특히 한정되지 않지만, 3㎛ 이상 100㎛ 이하가 바람직하고, 특히 5㎛ 이상 50㎛ 이하인 것이 더 바람직하다. 두께가 상기 하한치 미만이면 백그라인드 테이프 겸 다이싱 테이프 일체형 접착 필름(300)으로서의 효과가 저하하는 경우가 있고, 상기 상한치를 초과하면 제품의 제조가 어렵고 두께 정밀도가 저하하는 경우가 있다.
(반도체 장치의 제조 방법 및 반도체 장치)
다음에, 반도체 장치의 제조 방법에 대해 설명한다.
상술의 방법으로 얻어진 백그라인드 테이프 겸 다이싱 테이프 일체형 접착 필름(300)의 박리 기재(321)를 박리하고, 접착 필름(302)과 반도체 웨이퍼(303)의 기능면(331)이 맞닿도록 접착한다(도 9).
다음에, 백그라인드 테이프 겸 다이싱 테이프(301)의 상측의 면(도 10 중의 상측)을 연마 장치의 연마 스테이지(304)에 고정한다. 연마 장치는 특히 한정되는 것은 없고 시판되고 있는 것을 이용할 수가 있다. 여기서, 백그라인드한 후의 반도체 웨이퍼(303)의 두께는 특히 한정되지 않지만, 10㎛~300㎛ 정도로 하는 것이 바람직하고, 보다 바람직하게는 10㎛ 이상 100㎛ 이하이다.
다음에, 백그라인드 후의 반도체용 웨이퍼(303)를, 백그라인드 테이프 겸 다이싱 테이프(301)가 다이서 테이블(305)의 표면(도 11 중의 상측)과 접하도록 다이서 테이블(305)에 설치한다(도 11). 다음에, 반도체 웨이퍼(303)의 주위에 웨이퍼 링(306)을 설치하여 반도체 웨이퍼(303)를 고정한다. 그리고, 블레이드(307)로 반도체 웨이퍼(303)를 절단하여 반도체 웨이퍼(303)를 개편화하여 접착 필름(302)을 가지는 반도체 소자를 얻는다. 이때 백그라인드 테이프 겸 다이싱 테이프 일체형 접착 필름(300)은 완충 작용을 가지고 있어, 반도체 웨이퍼(303)를 절단할 때의 반도체 소자의 깨짐, 이빠짐 등을 방지하고 있다. 또한, 백그라인드 테이프 겸 다이싱 테이프 일체형 접착 필름(300)에 반도체 웨이퍼(303) 및 웨이퍼 링(306)을 미리 첩착한 후에 다이서 테이블(305)에 설치해도 좋다.
다음에, 백그라인드 테이프 겸 다이싱 테이프 일체형 접착 필름(300)을 익스팬드 장치로 늘여, 개편화한 접착 필름(302)을 가지는 반도체 소자끼리를 일정한 간격으로 벌리고, 그 후에 픽업하고 기판에 탑재하여 반도체 장치를 얻는다.
이와 같이 본 발명의 백그라인드 테이프 겸 다이싱 테이프 일체형 접착 필름은 백그라인드 테이프 기능과 다이싱 테이프 기능을 가지고, 또한 접착 필름이 플럭스 활성을 가지므로 플럭스 도포 공정 등을 생략할 수 있는 기능 등을 가지고 있다. 그 때문에 플럭스 세정 공정이 불요하여 생산성이 뛰어나고, 또한 반도체 웨이퍼의 작업성을 향상시킬 수가 있다.
실시예
이하, 본 발명을 실시예 및 비교예에 기초하여 상세히 설명하지만, 본 발명은 이것에 한정되는 것은 아니다.
［접착 필름의 제작］
(실시예 1)
＜접착 필름의 제작＞
크레졸 노볼락 수지(DIC사제, KA－1160) 14.26중량부와, 비스페놀 F형 에폭시 수지(DIC사제, EXA－830LVP) 39.73중량부와, 플럭스 활성을 가지는 화합물인 트리멜리트산(토쿄화성공업사제) 10.50중량부와, 필름 형성성 수지로서 페녹시 수지(미츠비시화학사제, YX－6954) 5.07중량부와, 경화 촉진제로서 2－페닐－4－메틸이미다졸(시고쿠화성공업사제, 2P4MZ) 0.09중량부와, 실란 커플링제로서 3－글리시독시프로필트리메톡시실란(신에츠화학공업사제, KBM－403) 0.35중량부와, 실리카 필러(아드마텍스사제, SC1050 평균 입경 0.25㎛) 30.00중량부를 메틸에틸케톤에 용해, 분산하여, 수지 농도 50%의 수지 바니시를 조제하였다.
얻어진 접착 필름용 바니시를 기재 폴리에스터 필름(베이스 필름, 테이진듀퐁필름주식회사제, 상품명： 퓨렉스 A53)에 두께 50㎛로 되도록 도포하고, 100℃, 5분간 건조시켜, 두께 25㎛의 접착 필름(이하 필름 A라고 한다)을 얻었다.
(실시예 2)
＜접착 필름의 제작＞
비페닐아랄킬형 페놀 수지(메이와화성주식회사제, MEH－7851) 25.15중량부와, 비스페놀 F형 에폭시 수지(DIC사제, EXA－830LVP) 32.10중량부와, 플럭스 활성을 가지는 화합물인 트리멜리트산(토쿄화성공업사제) 8.60중량부와, 필름 형성성 수지로서 페녹시 수지(미츠비시화학사제, YX－6954) 3.90중량부와, 경화 촉진제로서 2－페닐－4－메틸이미다졸(시고쿠화성공업사제, 2P4MZ) 0.05중량부와, 실란 커플링제로서 3－글리시독시프로필트리메톡시실란(신에츠화학공업사제, KBM－403) 0.20중량부와, 실리카 필러(일본에어로질주식회사제, AEROSIL 200) 5.00중량부와, 실리카 필러(주식회사 아드마텍스제, YA050C 평균 입경 0.05㎛) 25.00중량부를 메틸에틸케톤에 용해, 분산하여, 수지 농도 50%의 수지 바니시를 조제하였다.
얻어진 접착 필름용 바니시를 기재 폴리에스터 필름(베이스 필름, 테이진듀퐁필름주식회사제, 상품명： 퓨렉스 A53)에 두께 50㎛로 되도록 도포하고, 100℃, 5분간 건조시켜, 두께 25㎛의 접착 필름(이하 필름 B라고 한다)을 얻었다.
(실시예 3)
＜접착 필름의 제작＞
페놀아랄킬 수지(미츠이화학사제 XLC－4L) 10.20중량부와, 비스페놀 A형 에폭시 수지(DIC사제, EPICLON 840－S) 22.00중량부와, 플럭스 활성을 가지는 화합물인 페놀프탈린(토쿄화성공업사제) 8.20중량부와, 필름 형성성 수지로서 에폭시기 함유 아크릴산 에스터 공중합체(나가세켐텍스사제, SG－P3) 9.30중량부와, 경화 촉진제로서 2－메틸이미다졸(시고쿠화성공업사제, 2MZ－H) 0.05중량부와, 실란 커플링제로서 3－메타크릴옥시프로필트리에톡시실란(신에츠화학공업사제, KBE－503) 0.25중량부와, 실리카 필러(아드마텍스사제, SC1050 평균 입경 0.25㎛) 50.00중량부를 메틸에틸케톤에 용해, 분산하여, 수지 농도 50%의 수지 바니시를 조제하였다.
얻어진 접착 필름용 바니시를 기재 폴리에스터 필름(베이스 필름, 테이진듀퐁필름주식회사제, 상품명： 퓨렉스 A53)에 두께 50㎛로 되도록 도포하고, 100℃, 5분간 건조시켜, 두께 25㎛의 접착 필름(이하 필름 C라고 한다)을 얻었다.
(실시예 4)
＜접착 필름의 제작＞
비스페놀 F형 에폭시 수지(DIC사제, EXA－830LVP) 19.90중량부와, 트리스(히드록시페닐)메탄형 에폭시 수지(미츠비시화학사제, jER1032H60) 19.00중량부와, 플럭스 활성을 가지는 화합물인 트리멜리트산(토쿄화성공업사제) 16.30중량부와, 필름 형성성 수지로서 페녹시 수지(신닛테츠화학사제, FX－280S) 27.80중량부와, 경화 촉진제로서 마이크로캡슐형 경화제(아사히화성이머티리얼즈사제, 노바큐어 HX－3941HP) 6.50중량부와, 실란 커플링제로서 3－메타크릴옥시프로필트리에톡시실란(신에츠화학공업사제, KBE－503) 0.50중량부와, 실리카 필러(아드마텍스사제, SC1050 평균 입경 0.25㎛) 10.00중량부를 메틸에틸케톤에 용해, 분산하여, 수지 농도 50%의 수지 바니시를 조제하였다.
얻어진 접착 필름용 바니시를 기재 폴리에스터 필름(베이스 필름, 테이진듀퐁필름주식회사제, 상품명： 퓨렉스 A53)에 두께 50㎛로 되도록 도포하고, 100℃, 5분간 건조시켜, 두께 25㎛의 접착 필름(이하 필름 D라고 한다)을 얻었다.
(실시예 5)
＜접착 필름의 제작＞
페놀 노볼락 수지(스미토모베이클라이트사제, PR－55617) 5.40중량부와, 비스페놀 A형 에폭시 수지(DIC사제, EPICLON 840－S) 6.10중량부, 트리스(히드록시페닐)메탄형 에폭시 수지(미츠비시화학사제, jER1032H60) 6.10중량부와, 필름 형성성 수지로서 에폭시기 함유 아크릴산 에스터 공중합체(나가세켐텍스사제, SG－P3) 12.40중량부와, 경화 촉진제로서 마이크로캡슐형 경화제(아사히화성이머티리얼즈사제, 노바큐어 HX－3941HP) 4.50중량부와, 실란 커플링제로서 3－메타크릴옥시프로필트리에톡시실란(신에츠화학공업사제, KBE－503) 0.50중량부와, 실리카 필러(아드마텍스사제, SE3050 평균 입경 1.0㎛) 65.00중량부를 메틸에틸케톤에 용해, 분산하여, 수지 농도 50%의 수지 바니시를 조제하였다.
얻어진 접착 필름용 바니시를 기재 폴리에스터 필름(베이스 필름, 테이진듀퐁필름주식회사제, 상품명： 퓨렉스 A53)에 두께 50㎛로 되도록 도포하고, 100℃, 5분간 건조시켜, 두께 25㎛의 접착 필름(이하 필름 E라고 한다)을 얻었다.
(실시예 6)
＜접착 필름의 제작＞
비페닐아랄킬형 페놀 수지(메이와화성사제, MEH－7851) 12.40중량부와, 트리스(히드록시페닐)메탄형 에폭시 수지(미츠비시화학사제, jER1032H60) 8.60중량부와, 플럭스 활성을 가지는 화합물인 4－(4－히드록시페녹시)안식향산(토쿄화성공업사제) 7.20중량부와, 필름 형성성 수지로서 에폭시기 함유 아크릴산 에스터 공중합체(나가세켐텍스사제, SG－P3) 21.10중량부와, 경화 촉진제로서 트리페닐포스핀(홋코화학공업사제, TPP) 0.20중량부와, 실란 커플링제로서 3－글리시독시프로필트리메톡시실란(신에츠화학공업사제, KBM－403) 0.50중량부와, 실리카 필러(아드마텍스사제, YC100C 평균 입경 0.1㎛) 50.00중량부를 메틸에틸케톤에 용해, 분산하여, 수지 농도 50%의 수지 바니시를 조제하였다.
얻어진 접착 필름용 바니시를 기재 폴리에스터 필름(베이스 필름, 테이진듀퐁필름주식회사제, 상품명： 퓨렉스 A53)에 두께 50㎛로 되도록 도포하고, 100℃, 5분간 건조시켜, 두께 25㎛의 접착 필름(이하 필름 F라고 한다)을 얻었다.
(실시예 7)
＜접착 필름의 제작＞
크레졸 노볼락 수지(DIC사제, KA－1160) 7.05중량부와, 비스페놀 F형 에폭시 수지(DIC사제, EXA－830LVP) 16.10중량부, 플럭스 활성을 가지는 화합물로서 디페놀산(토쿄화성공업사제) 3.00중량부, 필름 형성성 수지로서 에폭시기 함유 아크릴산 에스터 공중합체(나가세켐텍스사제, SG－80H) 3.20중량부와, 경화 촉진제로서 2－페닐－4－메틸이미다졸(시고쿠화성공업사제, 「2P4MZ」) 0.15중량부와, 실란 커플링제로서 3－메타크릴옥시프로필트리에톡시실란(신에츠화학공업사제, KBE－503) 0.50중량부와, YA050C 평균 입경 0.05㎛) 70중량부를 메틸에틸케톤에 용해, 분산하여, 수지 농도 50%의 수지 바니시를 조제하였다.
얻어진 접착 필름용 바니시를 기재 폴리에스터 필름(베이스 필름, 테이진듀퐁필름주식회사제, 상품명： 퓨렉스 A53)에 두께 50㎛로 되도록 도포하고, 100℃, 5분간 건조시켜, 두께 25㎛의 접착 필름(이하 필름 G라고 한다)을 얻었다.
(실시예 8)
＜접착 필름의 제작＞
페놀아랄킬 수지(미츠이화학사제, XLC－4L) 9.40중량부와, 페놀 노볼락 수지(스미토모베이클라이트사제, PR－55617) 9.00중량부와, 트리스(히드록시페닐)메탄형 에폭시 수지(미츠비시화학사제, jER1032H60) 9.80중량부와, 필름 형성성 수지로서 에폭시기 함유 아크릴산 에스터 공중합체(나가세켐텍스사제, SG－P3) 21.10중량부와, 경화 촉진제로서 트리페닐포스핀(홋코화학공업사제, TPP) 0.20중량부와, 실란 커플링제로서 3－글리시독시프로필트리메톡시실란(신에츠화학공업사제, KBM－403) 0.50중량부와, 실리카 필러(주식회사 아드마텍스제, SC2050 평균 입경 0.5㎛) 50.00중량부를 메틸에틸케톤에 용해, 분산하여, 수지 농도 50%의 수지 바니시를 조제하였다.
얻어진 접착 필름용 바니시를 기재 폴리에스터 필름(베이스 필름, 테이진듀퐁필름주식회사제, 상품명： 퓨렉스 A53)에 두께 50㎛로 되도록 도포하고, 100℃, 5분간 건조시켜, 두께 25㎛의 접착 필름(이하 필름 H라고 한다)을 얻었다.
(실시예 9)
＜접착 필름의 제작＞
크레졸 노볼락 수지(DIC사제, KA－1160) 7.55중량부와, 산무수물(미츠비시화학사제, jER큐어 YH307) 3.75중량부와, 디시클로펜타디엔형 에폭시 수지(DIC사제, EPICLON HP－7200H) 13.30중량부와, 나프탈렌형 에폭시 수지(DIC사제, EPICLON HP－4770) 9.95중량부와, 필름 형성성 수지로서 에폭시기 함유 아크릴산 에스터 공중합체(나가세켐텍스제, SG－80H) 9.95중량부와, 경화 촉진제로서 2－메틸이미다졸(시고쿠화성공업사제, 2MZ－H) 0.10중량부와, 실란 커플링제로서 3－메타크릴옥시프로필트리에톡시실란(신에츠화학공업사제, KBE－503) 1.00중량부와, 실리카 필러(아드마텍스사제, SC1050 평균 입경 0.25㎛) 50.00중량부와, 아크릴계 고무 입자(미츠비시레이온사제, 메타블렌 W－450A 평균 입경 0.2㎛) 4.40중량부를 메틸에틸케톤에 용해, 분산하여, 수지 농도 50%의 수지 바니시를 조제하였다.
얻어진 접착 필름용 바니시를 기재 폴리에스터 필름(베이스 필름, 테이진듀퐁필름주식회사제, 상품명： 퓨렉스 A53)에 두께 50㎛로 되도록 도포하고, 100℃, 5분간 건조시켜, 두께 25㎛의 접착 필름(이하 필름 I라고 한다)을 얻었다.
(실시예 10)
＜접착 필름의 제작＞
비페닐아랄킬형 페놀 수지(메이와화성주식회사제, MEH－7851) 14.20중량부와, 비스페놀 A형 에폭시 수지(DIC사제, EPICLON 840－S) 36.40중량부와, 디시클로펜타디엔형 에폭시 수지(DIC사제, EPICLON HP－7200H) 12.50중량부와, 플럭스 활성을 가지는 화합물로서 4－(4－히드록시페녹시)안식향산(토쿄화성공업사제) 10.30중량부, 필름 형성성 수지로서 페녹시 수지(신닛테츠스미킨사제, FX－280S) 15.30중량부와, 경화 촉진제로서 트리페닐포스핀(홋코화학공업사제, TPP) 0.30중량부와, 실란 커플링제로서 3－메타크릴옥시프로필트리에톡시실란(신에츠화학공업사제, KBE－503) 1.00중량부와, 실리카 필러(아드마텍스사제, SE3050 평균 입경 1.0㎛) 10.00중량부를 메틸에틸케톤에 용해, 분산하여, 수지 농도 50%의 수지 바니시를 조제하였다.
얻어진 접착 필름용 바니시를 기재 폴리에스터 필름(베이스 필름, 테이진듀퐁필름주식회사제, 상품명： 퓨렉스 A53)에 두께 50㎛로 되도록 도포하고, 100℃, 5분간 건조시켜, 두께 25㎛의 접착 필름(이하 필름 J라고 한다)을 얻었다.
(실시예 11)
＜접착 필름의 제작＞
페놀아랄킬 수지(미츠이화학사제, 미렉스 XLC－4L) 7.10중량부와, 비스페놀 A형 에폭시 수지(DIC사제, EPICLON 840－S) 18.25중량부와, 플럭스 활성을 가지는 화합물로서 페놀프탈린 (토쿄화성공업사제) 5.10중량부, 필름 형성성 수지로서 페녹시 수지(미츠비시화학사제, YX－6954) 3.90중량부와, 경화 촉진제로서 2－메틸이미다졸(시고쿠화성공업사제, 2MZ－H) 0.15중량부와, 실란 커플링제로서 3－메타크릴옥시프로필트리에톡시실란(신에츠화학공업사제, KBE－503) 0.50중량부와, 실리카 필러(아드마텍스사제, SC2050 평균 입경 0.5㎛) 65.00중량부를 메틸에틸케톤에 용해, 분산하여, 수지 농도 50%의 수지 바니시를 조제하였다.
얻어진 접착 필름용 바니시를 기재 폴리에스터 필름(베이스 필름, 테이진듀퐁필름주식회사제, 상품명： 퓨렉스 A53)에 두께 50㎛로 되도록 도포하고, 100℃, 5분간 건조시켜, 두께 25㎛의 접착 필름(이하 필름 K라고 한다)을 얻었다.
(실시예 12)
＜접착 필름의 제작＞
페놀 노볼락 수지(스미토모베이클라이트사제, PR－55617) 11.20중량부와, 비스페놀 F형 에폭시 수지(DIC사제, EXA－830LVP) 27.70중량부와, 나프탈렌형 에폭시 수지(DIC사제, EPICLON HP－4770) 8.20중량부와, 플럭스 활성을 가지는 화합물인 디페놀산(토쿄화성공업사제) 7.30중량부, 필름 형성성 수지로서 에폭시기 함유 아크릴산 에스터 공중합체(나가세켐텍스제, SG－80H) 14.60중량부와, 경화 촉진제로서 마이크로캡슐형 경화제(아사히화성이머티리얼즈사제, 노바큐어 HX－3941HP) 5.00중량부와, 실란 커플링제로서 3－글리시독시프로필트리메톡시실란(신에츠화학공업사제, KBM－403) 1.00중량부와, 실리카 필러(토쿠야마사제, SS－07 평균 입경 0.7㎛) 25.00중량부를 메틸에틸케톤에 용해, 분산하여, 수지 농도 50%의 수지 바니시를 조제하였다.
얻어진 접착 필름용 바니시를 기재 폴리에스터 필름(베이스 필름, 테이진듀퐁필름주식회사제, 상품명： 퓨렉스 A53)에 두께 50㎛로 되도록 도포하고, 100℃, 5분간 건조시켜, 두께 25㎛의 접착 필름(이하 필름 L이라고 한다)을 얻었다.
(실시예 13)
＜접착 필름의 제작＞
크레졸 노볼락 수지(DIC사제, KA－1160) 7.13중량부와, 비스페놀 F형 에폭시 수지(DIC사제, EXA－830LVP) 19.86중량부와, 플럭스 활성을 가지는 화합물로서 트리멜리트산(토쿄화성공업사제) 5.25중량부와, 필름 형성성 수지로서 페녹시 수지(미츠비시화학사제, YX－6954) 2.54중량부와, 경화 촉진제로서 2－페닐－4－메틸이미다졸(시고쿠화성공업사제, 2P4MZ) 0.04중량부와, 실란 커플링제로서 3－글리시독시프로필트리메톡시실란(신에츠화학공업사제, KBM－403) 0.18중량부와, 실리카 필러(아드마텍스사제, SC1050 평균 입경 0.25㎛) 65.00중량부를 메틸에틸케톤에 용해, 분산하여, 수지 농도 50%의 수지 바니시를 조제하였다.
얻어진 접착 필름용 바니시를 기재 폴리에스터 필름(베이스 필름, 테이진듀퐁필름주식회사제, 상품명： 퓨렉스 A53)에 두께 50㎛로 되도록 도포하고, 100℃, 5분간 건조시켜, 두께 25㎛의 접착 필름(이하 필름 M이라고 한다)을 얻었다.
(비교예 1)
＜접착 필름의 제작＞
크레졸 노볼락 수지(DIC사제, KA－1160) 5.09중량부와, 비스페놀 F형 에폭시 수지(DIC사제, EXA－830LVP) 14.19중량부와, 플럭스 활성을 가지는 화합물인 트리멜리트산(토쿄화성공업사제) 3.75중량부와, 필름 형성성 수지로서 페녹시 수지(미츠비시화학사제, YX－6954) 1.81중량부와, 경화 촉진제로서 2－페닐－4－메틸이미다졸(시고쿠화성공업사제, 2P4MZ) 0.03중량부와, 실란 커플링제로서 3－글리시독시프로필트리메톡시실란(신에츠화학공업사제, KBM－403) 0.13중량부와, 실리카 필러(아드마텍스사제, SC1050) 75.00중량부를 메틸에틸케톤에 용해, 분산하여, 수지 농도 50%의 수지 바니시를 조제하였다.
얻어진 접착 필름용 바니시를 기재 폴리에스터 필름(베이스 필름, 테이진듀퐁필름주식회사제, 상품명： 퓨렉스 A53)에 두께 50㎛로 되도록 도포하고, 100℃, 5분간 건조시켜, 두께 25㎛의 접착 필름(이하 필름 N이라고 한다)을 얻었다.
(비교예 2)
＜접착 필름의 제작＞
크레졸 노볼락 수지(DIC사제, KA－1160) 20.37중량부와, 비스페놀 F형 에폭시 수지(DIC사제, EXA－830LVP) 56.76중량부와, 플럭스 활성을 가지는 화합물인 트리멜리트산(토쿄화성공업사제) 15.00중량부와, 필름 형성성 수지로서 페녹시 수지(미츠비시화학사제, YX－6954) 7.24중량부와, 경화 촉진제로서 2－페닐－4－메틸이미다졸(시고쿠화성공업사제, 2P4MZ) 0.13중량부와, 실란 커플링제로서 3－글리시독시프로필트리메톡시실란(신에츠화학공업사제, KBM－403) 0.50중량부를 메틸에틸케톤에 용해, 분산하여, 수지 농도 50%의 수지 바니시를 조제하였다.
얻어진 접착 필름용 바니시를 기재 폴리에스터 필름(베이스 필름, 테이진듀퐁필름주식회사제, 상품명： 퓨렉스 A53)에 두께 50㎛로 되도록 도포하고, 100℃, 5분간 건조시켜, 두께 25㎛의 접착 필름(이하 필름 O라고 한다)을 얻었다.
(비교예 3)
＜접착 필름의 제작＞
페놀아랄킬 수지(미츠이화학주식회사제, 미렉스 XLC－4L) 22.90중량부와, 비스페놀 A형 에폭시 수지(DIC주식회사제, EPICLON 840－S) 43.00중량부와, 플럭스 활성을 가지는 화합물인 디페놀산(토쿄화성공업주식회사제) 11.80중량부와, 필름 형성성 수지로서 에폭시기 함유 아크릴산 에스터 공중합체(나가세켐텍스주식회사제, SG－P3) 10.70중량부와, 경화 촉진제로서 트리페닐포스핀(홋코화학공업주식회사제, TPP) 0.60중량부와, 실란 커플링제로서 3－메타크릴옥시프로필트리에톡시실란(신에츠화학공업주식회사제, KBE－503) 1.00중량부와, 실리카 필러(일본에어로질사제, AEROSIL 200 평균 입경 0.012㎛) 10.00중량부를 메틸에틸케톤에 용해, 분산하여, 수지 농도 50%의 수지 바니시를 조제하였다.
얻어진 접착 필름용 바니시를 기재 폴리에스터 필름(베이스 필름, 테이진듀퐁필름주식회사제, 상품명： 퓨렉스 A53)에 두께 50㎛로 되도록 도포하고, 100℃, 5분간 건조시켜, 두께 25㎛의 접착 필름(이하 필름 P라고 한다)을 얻었다.
(비교예 4)
＜접착 필름의 제작＞
크레졸 노볼락 수지(DIC사제, KA－1160) 5.90중량부와, 비스페놀 F형 에폭시 수지(DIC사제, EXA－830LVP) 17.50중량부와, 필름 형성성 수지로서 에폭시기 함유 아크릴산 에스터 공중합체(나가세켐텍스제, SG－80H) 5.30중량부와, 경화 촉진제로서 2－메틸이미다졸(시고쿠화성공업사제, 2MZ－H) 0.30중량부와, 실란 커플링제로서 3－메타크릴옥시프로필트리에톡시실란(신에츠화학공업사제, KBE－503) 1.00중량부와, 실리카 필러(아드마텍스사제, SE3050 평균 입경 1.0㎛) 70.00중량부를 메틸에틸케톤에 용해, 분산하여, 수지 농도 50%의 수지 바니시를 조제하였다.
얻어진 접착 필름용 바니시를 기재 폴리에스터 필름(베이스 필름, 테이진듀퐁필름주식회사제, 상품명： 퓨렉스 A53)에 두께 50㎛로 되도록 도포하고, 100℃, 5분간 건조시켜, 두께 25㎛의 접착 필름(이하 필름 Q라고 한다)을 얻었다.
(비교예 5)
＜접착 필름의 제작＞
크레졸 노볼락 수지(DIC사제, KA－1160) 20.37중량부와, 비스페놀 F형 에폭시 수지(DIC사제, EXA－830LVP) 56.76중량부와, 플럭스 활성을 가지는 화합물인 트리멜리트산(토쿄화성공업사제) 15.00중량부와, 필름 형성성 수지로서 페녹시 수지(미츠비시화학사제, YX－6954) 7.24중량부와, 경화 촉진제로서 2－페닐－4－메틸이미다졸(시고쿠화성공업사제, 2P4MZ) 0.13중량부와, 실란 커플링제로서 3－글리시독시프로필트리메톡시실란(신에츠화학공업사제, KBM－403) 0.50중량부를 메틸에틸케톤에 용해, 분산하여, 수지 농도 50%의 수지 바니시를 조제하였다.
얻어진 접착 필름용 바니시를 기재 폴리에스터 필름(베이스 필름, 테이진듀퐁필름주식회사제, 상품명： 퓨렉스 A53)에 두께 50㎛로 되도록 도포하고, 100℃, 5분간 건조시켜, 두께 25㎛의 접착 필름(이하 필름 R이라고 한다)을 얻은 후에, 얻어진 필름의 표면에 코로나 처리를 하였다.
［접착 필름의 평가］
＜표면거칠기 Ra 측정＞
각 실시예 및 비교예에서 얻어진 접착 필름에 대해, 접착 필름의 베이스 필름면이 슬라이드 글라스에 밀착하도록 접착 필름을 슬라이드 글라스 상에 고정하고, 접착 필름 표면을 토쿄정밀제, 표면거칠기계 SURFCOM 1400D의 프로브를 주사함으로써 표면거칠기 Ra를 측정하였다. 상기 표면거칠기 Ra가 일본공업규격 JIS－B0601에 준하여 측정되는 산술평균거칠기다. 결과를 표 1, 2에 나타낸다.
＜광투과율 측정＞
각 실시예 및 비교예에서 얻어진 접착 필름에 대해, 시마즈제작소제, 분광 광도계 UV－160을 이용하여 700nm에 있어서의 광투과율을 측정하였다. 결과를 표 1, 2에 나타낸다.
＜표면거칠기 Ra와 광투과율의 비＞
각 실시예 및 비교예에서 얻어진 접착 필름에 대해, 토쿄정밀제, 표면거칠기계 SURFCOM 1400D를 이용하여 측정한 표면거칠기 Ra를 C라고 하고, 시마즈제작소제, 분광 광도계 UV－160을 이용하여 측정한 700nm에 있어서의 광투과율을 D라고 했을 때, 표면거칠기 Ra와 광투과율의 비 C/D(㎛/%)를 구하였다. 결과를 표 1, 2에 나타낸다.
＜용융점도 측정＞
각 실시예 및 비교예에서 얻어진 접착 필름을 적층함으로써 두께 100㎛의 측정용 샘플을 제작하고, 점탄성 측정 장치(써모피셔사이언티픽사제 「MARS」)를 이용하여, 패럴렐 플레이트 20mmφ, 갭 0.05mm, 주파수 0.1Hz, 승온 속도는 10℃／분의 조건으로 용융점도를 측정하여, 최저로 되는 용융점도를 측정치로 하였다. 결과를 표 1, 2에 나타낸다.
＜평균 선팽창계수 측정＞
각 실시예 및 비교예에서 얻어진 접착 필름을 180℃ 2시간 처리하고, 폭 4mm, 두께 100㎛의 스트립상(strip shape)의 샘플을 이용하여 선팽창계수를 측정하였다. 측정 조건은 인장 모드, 승온 속도 10℃／분, 하중 30mN, 척(chuck)간 거리 10mm로 측정하여, α1으로서 25~75℃에서의 평균 선팽창계수의 결과를 표 1, 2에 나타낸다.
＜반도체 장치의 제조＞
각 실시예 및 비교예에서 얻어진 각 접착 필름(10)에 대해, 이하의 방법으로 반도체 장치(100)의 제조를 행하였다. 먼저, 표면에 저융점의 도전성 금속으로서 주석, 은을 포함하는 합금으로 이루어지는 땜납을 가지는 제1의 단자를 한 면에 복수 가지는 복수 종류의 실리콘 웨이퍼 A~C(직경 8인치, 두께 100㎛, 반도체 칩 크기 10mm×10mm, 제1의 단자의 높이, 제1의 단자의 폭, 제1의 단자 표면을 덮는 저융점의 금속 조성물의 조성, 금속 조성물의 폭, 금속 조성물간의 거리, 제1의 단자간의 거리, 제1의 단자의 1반도체 칩당 수를 표 3에 나타낸다)를 준비하였다. 미리 실리콘 웨이퍼와 같은 크기로 자른 접착 필름을 각각의 실리콘 웨이퍼의 제1의 단자를 가지는 면에 접하도록 접착 필름과 실리콘 웨이퍼를 적층하였다. 이것을 라미네이터로 첩합 온도 80℃, 압력 0.8MPa, 2mm/s로 라미네이트하여, 접착 필름과 실리콘 웨이퍼의 적층체(37)를 얻었다.
다음에, 각 실리콘 웨이퍼의, 접착 필름과 첩합한 면과 역의 면에, 다이싱 테이프를 라미네이터로 첩합하였다. 이때 첩합 온도는 25℃, 압력 0.8MPa, 2mm/s 접착 필름과 실리콘 웨이퍼의 적층체와, 다이싱 테이프를 첩합하였다.
다음에, 다이싱 테이프를 웨이퍼 링에 고정하여 다이싱 쏘(dicing saw)(DFD6360, (주)디스코제)의 다이싱 테이블에 적층하고, 실리콘 웨이퍼를 고정한 다음, 기재층을 박리하였다. 또한, 실리콘 웨이퍼측으로부터 다이싱 쏘를 이용하여 이하의 조건으로 다이싱(절단)하였다. 이에 의해 실리콘 웨이퍼가 개편화되어 이하의 다이싱 크기의 반도체 칩(20)을 얻었다.
≪다이싱 조건≫
다이싱 크기： 10mm×10mm
다이싱 속도： 50mm/sec
스핀들 회전수： 40,000rpm
다이싱 최대 깊이： 0.130mm(실리콘 웨이퍼의 표면으로부터의 벤 자국량)
다이싱 블레이드의 두께： 15㎛
다음에, 반도체 칩의 하나를 다이싱 테이프 일체형 접착 필름의 지지 필름측(이면)으로부터 니들로 밀어올리고, 밀어올린 반도체 칩의 표면을 다이 본더의 콜릿으로 흡착하면서 상방으로 끌어올렸다. 이에 의해 접착 필름부(附) 반도체 칩을 픽업하였다.
다음에, 픽업한 반도체 칩을 반전시켜, 동 범프 및 접착 필름을 하측으로 하였다. 또한, 복수종의 반도체 칩에 있어서의 제1의 단자의 배열과 대응하는 패드를 가지는 복수종의 인터포저를 준비하고, 인터포저의 패드와, 각 반도체 칩의 복수의 제1의 단자가 맞닿도록 위치맞춤을 행하면서 인터포저에 반도체 칩을 150℃, 1초간, 1kgf(=9.8N)의 조건으로 첩부하였다.
또한, 플립칩 본더의 헤드로 반도체 칩을 235℃, 5초간, 30N으로 열압착하여, 범프 표면의 합금을 용융시켜 반도체 칩과 인터포저의 땜납 접합을 행하였다.
그리고, 180℃, 60분간, 0.8MPa의 유체압(공기압)의 분위기하에서 가열하여 접착 필름을 경화시켜, 반도체 칩(20)과, 인터포저(30)와, 상기 반도체 칩(20)과 상기 인터포저(30) 사이에 개재하는 접착 필름(10)의 경화물층(봉지층)(80)을 가지는 적층체의 경화물(38)을 얻었다. 상기의 적층체의 경화물(38)을 포함하는 반도체 장치(100)로서, 상기 반도체 칩(20)과 상기 인터포저(30)가 상기 접착 필름(10)의 경화물로 봉지된 반도체 장치(100)를 얻었다.
＜접속 신뢰성＞
각 실시예 및 비교예의 접착 필름, 및 각 실리콘 웨이퍼를 이용하여 얻어진 반도체 장치(100) 각각 20개씩에 대해, －55℃의 조건하에 30분, 125℃의 조건하에 30분씩 교대로 두는 것을 1사이클로 하는 온도 사이클 시험을 100사이클 행하고, 시험 후의 반도체 장치에 대해, 반도체 칩과 회로 기판의 접속저항치를 디지털 멀티미터로 측정하여 접속 신뢰성을 평가하였다. 결과를 표 4에 나타낸다. 각 부호는 이하와 같다.
◎： 20개 모든 반도체 장치의 접속저항치가 10Ω 미만이었다.
○： 1 이상의 반도체 장치의 접속저항치가 10Ω 이상 20Ω 미만이었다.
×： 1 이상의 반도체 장치의 접속저항치가 20Ω 이상이었다.
＜접속부의 위치 어긋남＞
각 실시예 및 비교예의 접착 필름을 이용하여 얻어진 반도체 장치(100)에 대해, 절단하여 SEM에 의해 접속부를 20개소 확인하고, 접속부의 위치 어긋남을 관찰하여 평가하였다. 결과를 표 4에 나타낸다. 각 부호는 이하와 같다.
◎： 20개 모든 접속부에 위치 어긋남이 없었다.
○： 1 이상 3개 이하의 접속부에 있어서 위치 어긋남이 확인되었다.
×： 4 이상의 접속부에 위치 어긋남이 확인되었다.
Figure pct00004
Figure pct00005
Figure pct00006
Figure pct00007
실시예, 비교예로부터 분명하듯이, 본 발명에 의하면, 충분한 투명성과 땜납 접합부의 신뢰성을 양립시키고, 보다 협피치화/협갭화한 땜납 접합부에 있어서의 접합성과, 반도체 장치의 제조에 있어서의 수율을 향상시키는 접착 필름(10)을 공급하고, 또 땜납 접합부의 신뢰성이 향상된 반도체 장치(100)를 공급할 수가 있다.
10 접착 필름 20 반도체 칩(전자 부품)
21 제1의 단자 22 정렬 마크(alignment mark)
30 인터포저(interposer)(회로 부품)
31 제2의 단자 32 기판
33 배선 회로 34 전극 패드(pad)
35 절연부 36 정렬 마크
37 적층체 38 적층체의 경화물
40 반도체 웨이퍼(복수 전자 부품(20)의 집합체)
50 다이싱 시트(dicing sheet)
51 웨이퍼 링(wafer ring) 52 다이싱 블레이드(dicing blade)
53 벤 자국부 70 범프(bump)
80 봉지층(접착 필름의 경화물층)
81 접속부 100 반도체 장치
210 다이싱 테이프 일체형 접착 필름
211 접착 필름 213 다이싱 테이프
213a 다이싱 테이프의 기재층 213b 다이싱 테이프의 점착층
300 반도체용 필름
301 백그라인드 테이프(back grind tape) 겸 다이싱 테이프 일체형 접착 필름
302 접착 필름 321 박리 기재
303 반도체 웨이퍼 331 기능면
304 연마 스테이지 305 다이서 테이블(dicer table)
306 웨이퍼 링 307 블레이드

Claims (23)

  1. 표면에 복수의 제1의 단자를 가지는 전자 부품과, 상기 단자와 대응하는 복수의 제2의 단자를 가지는 회로 부품 사이에 개재하여, 상기 제1의 단자와 제2의 단자를 전기적으로 접속하는 단자간 접속용 접착 필름으로서,
    상기 제1의 단자의 폭은 3㎛ 이상 100㎛ 이하이고,
    상기 제1의 단자는 단자 표면의 적어도 일부를 덮는 저융점의 금속 조성물을 가지고,
    상기 제1의 단자의 폭을 A라고 하고, 상기 금속 조성물의 폭을 B라고 했을 때, 0.6＜A/B＜1.4를 만족하고, B는 2㎛ 이상 170㎛ 이하를 만족하는 것이고,
    인접하는 제1의 단자끼리가 가지는 금속 조성물간의 거리가 3㎛ 이상 60㎛ 이하이고,
    상기 접착 필름은 충전재를 10중량% 이상 70중량% 이하 포함하는 수지 조성물로 이루어지고, 표면거칠기 Ra가 0.03㎛ 이상 1.0㎛ 이하이고,
    상기 표면거칠기 Ra가 일본공업규격 JIS－B0601에 준하여 측정되는 산술평균거칠기인 것을 특징으로 하는 접착 필름.
  2. 제1항에 있어서,
    상기 접착 필름의 700nm에 있어서의 광투과율이 15% 이상 100% 이하인 것을 특징으로 하는 접착 필름.
  3. 제1항 또는 제2항에 있어서,
    상기 표면거칠기 Ra를 C라고 하고, 상기 접착 필름의 700nm에 있어서의 광투과율을 D라고 하는 경우, 상기 표면거칠기 Ra와 상기 광투과율의 비［C/D］가 1.8×10－2㎛/% 이하인 것을 특징으로 하는 접착 필름.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 충전재의 평균 입경이 0.01㎛ 이상 0.5㎛ 이하인 것을 특징으로 하는 접착 필름.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 충전재가 무기 충전재인 것을 특징으로 하는 접착 필름.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 수지 조성물이 에폭시 수지, 경화제, 및 필름 형성성 수지를 포함하는 것을 특징으로 하는 접착 필름.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 수지 조성물이 페놀성 수산기 및/또는 카복실기를 가지는 화합물을 포함하는 것을 특징으로 하는 접착 필름.
  8. 제7항에 있어서,
    상기 화합물이 수지 조성물 내에 3% 이상 20% 이하 포함되는 것을 특징으로 하는접착 필름.
  9. 제7항 또는 제8항에 있어서,
    상기 화합물이 1분자 중에 2 이상의 페놀성 수산기와 1 이상의 카복실기를 구비하는 것을 특징으로 하는 접착 필름.
  10. 제7항 또는 제8항에 있어서,
    상기 화합물이 1분자 중에 1 이상의 페닐에테르기를 포함하는 것을 특징으로 하는 접착 필름.
  11. 제1항 내지 제10항 중 어느 한 항에 있어서,
    상기 제1의 단자가 기둥 형상을 가지는 것을 특징으로 하는 접착 필름.
  12. 다이싱 시트와 제1항 내지 제11항 중 어느 한 항에 기재된 접착 필름을 적층한 다이싱 시트 일체형 접착 필름.
  13. 백그라인드 테이프와 제1항 내지 제11항 중 어느 한 항에 기재된 접착 필름을 적층한 백그라인드 테이프 일체형 접착 필름.
  14. 백그라인드 테이프 겸 다이싱 시트와 제1항 내지 제11항 중 어느 한 항에 기재된 접착 필름을 적층한 백그라인드 테이프 겸 다이싱 시트 일체형 접착 필름.
  15. 표면에 복수의 제1의 단자를 가지는 전자 부품과, 상기 전자 부품의 제1의 단자측에 있어서 설치된 제1항 내지 제11항 중 어느 한 항에 기재된 접착 필름을 가지는 적층체로서,
    상기 제1의 단자의 폭은 3㎛ 이상 100㎛ 이하이고,
    상기 제1의 단자는 단자 표면의 적어도 일부를 덮는 저융점의 금속 조성물을 가지고,
    상기 제1의 단자의 폭을 A라고 하고, 상기 금속 조성물의 폭을 B라고 했을 때, 0.6＜A/B＜1.4를 만족하고, B는 2㎛ 이상 170㎛ 이하를 만족하고,
    인접하는 제1의 단자끼리가 가지는 금속 조성물간의 거리가 3㎛ 이상 60㎛ 이하인 것을 특징으로 하는 적층체.
  16. 제15항에 있어서,
    복수의 상기 전자 부품과 복수의 제1항 내지 제11항 중 어느 한 항에 기재된 접착 필름을 가지는 것을 특징으로 하는 적층체.
  17. 표면에 복수의 제1의 단자를 가지는 전자 부품과, 상기 제1의 단자와 대응하는 복수의 제2의 단자를 가지는 회로 부품과, 상기 전자 부품과 상기 회로 부품 사이에 개재하는 제1항 내지 제11항 중 어느 한 항에 기재된 접착 필름의 경화물층을 가지는 적층체의 경화물로서,
    상기 제1의 단자의 폭은 3㎛ 이상 100㎛ 이하이고,
    상기 제1의 단자는 단자 표면의 적어도 일부를 덮는 저융점의 금속 조성물을 가지고,
    상기 제1의 단자의 폭을 A라고 하고, 상기 금속 조성물의 폭을 B라고 했을 때, 0.6＜A/B＜1.4를 만족하고, B는 2㎛ 이상 170㎛ 이하를 만족하고,
    인접하는 제1의 단자끼리가 가지는 금속 조성물간의 거리가 3㎛ 이상 60㎛ 이하인 것을 특징으로 하는 적층체의 경화물.
  18. 제17항에 있어서,
    복수의 상기 전자 부품과, 복수의 상기 전자 부품과 상기 회로 부품 사이에 개재하는 복수의 제1항 내지 제11항 중 어느 한 항에 기재된 접착 필름의 경화물층을 가지는 것을 특징으로 하는 적층체의 경화물.
  19. 제17항 또는 제18항에 있어서,
    상기 회로 부품이 인터포저인 것을 특징으로 하는 적층체의 경화물.
  20. 제17항 또는 제18항에 있어서,
    상기 회로 부품이 반도체 웨이퍼인 것을 특징으로 하는 적층체의 경화물.
  21. 제20항에 기재된 적층체의 경화물을 개편화(個片化)하여 얻어진 적층체의 경화물.
  22. 제17항 내지 제19항 및 제21항 중 어느 한 항에 기재된 적층체의 경화물을 포함하는 반도체 장치.
  23. 표면에 복수의 제1의 단자를 가지는 전자 부품과, 상기 단자와 대응하는 복수의 제2의 단자를 가지는 회로 부품 사이에, 제1항 내지 제11항 중 어느 한 항에 기재된 상기 접착 필름을 개재하여, 상기 제1의 단자와 제2의 단자를 전기적으로 접속하는 반도체 장치의 제조 방법으로서,
    상기 제1의 단자의 폭은 3㎛ 이상 100㎛ 이하이고,
    상기 제1의 단자는 단자 표면의 적어도 일부를 덮는 저융점의 금속 조성물을 가지고,
    상기 제1의 단자의 폭을 A라고 하고, 상기 금속 조성물의 폭을 B라고 했을 때, 0.6＜A/B＜1.4를 만족하고, B는 2㎛ 이상 170㎛ 이하를 만족하고,
    인접하는 제1의 단자끼리가 가지는 금속 조성물간의 거리가 3㎛ 이상 60㎛ 이하인 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1020157022886A 2013-03-07 2014-03-05 접착 필름, 다이싱 시트 일체형 접착 필름, 백그라인드 테이프 일체형 접착 필름, 백그라인드 테이프 겸 다이싱 시트 일체형 접착 필름, 적층체, 적층체의 경화물, 및 반도체 장치, 그리고 반도체 장치의 제조 방법 KR101735983B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2013-045020 2013-03-07
JP2013045020 2013-03-07
PCT/JP2014/055629 WO2014136836A1 (ja) 2013-03-07 2014-03-05 接着フィルム、ダイシングシート一体型接着フィルム、バックグラインドテープ一体型接着フィルム、バックグラインドテープ兼ダイシングシート一体型接着フィルム、積層体、積層体の硬化物、および半導体装置、並び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR20150126833A true KR20150126833A (ko) 2015-11-13
KR101735983B1 KR101735983B1 (ko) 2017-05-15

Family

ID=51491345

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157022886A KR101735983B1 (ko) 2013-03-07 2014-03-05 접착 필름, 다이싱 시트 일체형 접착 필름, 백그라인드 테이프 일체형 접착 필름, 백그라인드 테이프 겸 다이싱 시트 일체형 접착 필름, 적층체, 적층체의 경화물, 및 반도체 장치, 그리고 반도체 장치의 제조 방법

Country Status (5)

Country Link
JP (2) JP5991335B2 (ko)
KR (1) KR101735983B1 (ko)
CN (1) CN105027273B (ko)
TW (1) TWI583766B (ko)
WO (1) WO2014136836A1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020096410A1 (ko) * 2018-11-09 2020-05-14 에스케이씨코오롱피아이 주식회사 금속층과의 접착력이 향상된 폴리이미드 복합 필름 및 이를 제조하는 방법
KR20200054101A (ko) * 2018-11-09 2020-05-19 에스케이씨코오롱피아이 주식회사 금속층과의 접착력이 향상된 폴리이미드 복합 필름 및 이를 제조하는 방법
KR20200113217A (ko) * 2018-01-30 2020-10-06 히타치가세이가부시끼가이샤 접착제 조성물, 필름형 접착제, 접착 시트 및 반도체 장치의 제조 방법

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6721325B2 (ja) * 2015-12-14 2020-07-15 デクセリアルズ株式会社 熱硬化性接着シート、及び半導体装置の製造方法
CN108475670B (zh) * 2016-04-05 2022-05-03 琳得科株式会社 三维集成层叠电路制造用片及三维集成层叠电路的制造方法
KR102571295B1 (ko) * 2016-04-05 2023-08-25 린텍 가부시키가이샤 삼차원 집적 적층 회로 제조용 시트 및 삼차원 집적 적층 회로의 제조 방법
TWI722170B (zh) * 2016-04-28 2021-03-21 日商琳得科股份有限公司 保護膜形成用膜以及保護膜形成用複合片
JP6670177B2 (ja) * 2016-05-30 2020-03-18 日東電工株式会社 ダイボンドフィルム、ダイシングダイボンドフィルム、及び、半導体装置の製造方法
CN105826309A (zh) * 2016-05-31 2016-08-03 合肥芯福传感器技术有限公司 系统级晶圆封装结构及封装方法
US10517958B2 (en) 2016-10-04 2019-12-31 Zymeworks Inc. Compositions and methods for the treatment of platinum-drug resistant cancer
JP6880431B2 (ja) * 2017-04-11 2021-06-02 リンテック株式会社 離間装置および離間方法
JP7077529B2 (ja) * 2017-04-12 2022-05-31 大日本印刷株式会社 接着シートセットおよび物品の製造方法
JP7031141B2 (ja) * 2017-06-01 2022-03-08 昭和電工マテリアルズ株式会社 半導体加工用テープ
JP7046586B2 (ja) * 2017-12-14 2022-04-04 日東電工株式会社 接着フィルムおよびダイシングテープ付き接着フィルム
JP7282076B2 (ja) * 2018-03-23 2023-05-26 リンテック株式会社 フィルム状接着剤及び半導体加工用シート
KR102204964B1 (ko) 2018-04-17 2021-01-19 주식회사 엘지화학 반도체 회로 접속용 접착제 조성물 및 이를 포함한 접착 필름
JP7214364B2 (ja) * 2018-05-01 2023-01-30 株式会社ディスコ ウエーハの加工方法
CN109500873B (zh) * 2018-12-26 2024-02-20 广东沃德精密科技股份有限公司 膜片的切割定型机
JPWO2020196138A1 (ko) * 2019-03-22 2020-10-01
EP3998649A4 (en) * 2019-07-10 2023-07-19 Dai Nippon Printing Co., Ltd. ADHESIVE FILM FOR A METAL TERMINAL, METAL TERMINAL PROVIDED WITH THE ADHESIVE FILM INTENDED FOR A METAL TERMINAL, ENERGY STORAGE DEVICE IMPLEMENTING SUCH ADHESIVE FILM FOR A METAL TERMINAL, AND METHOD FOR PRODUCING ENERGY STORAGE DEVICE
CN114599729A (zh) * 2019-10-16 2022-06-07 昭和电工材料株式会社 环氧树脂组合物、电子零件装置、及电子零件装置的制造方法
US11756893B2 (en) * 2021-12-03 2023-09-12 Nanya Technology Corporation Semiconductor device with alignment marks and method for fabricating the same

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG67458A1 (en) * 1996-12-18 1999-09-21 Canon Kk Process for producing semiconductor article
JPH10189608A (ja) * 1996-12-27 1998-07-21 New Japan Radio Co Ltd はんだバンプの形成方法
JPH10209210A (ja) * 1997-01-20 1998-08-07 Sharp Corp 半導体装置及びその製造方法並びにその検査方法
US6733880B2 (en) * 2000-01-19 2004-05-11 Hitachi Chemical Co., Ltd. Adhesive film for semiconductor, lead frame with adhesive film for semiconductor and semiconductor device using the same
CN100509984C (zh) * 2001-11-16 2009-07-08 日立化成工业株式会社 电路连接用薄膜状粘结剂
JP2006253185A (ja) * 2005-03-08 2006-09-21 Toray Ind Inc ポリイミドフィルム、及びこれを用いた耐熱性樹脂積層フィルム、金属層付き積層フィルム
JP2008024900A (ja) * 2006-07-25 2008-02-07 Sumitomo Bakelite Co Ltd ベンゾオキサゾール前駆体、樹脂組成物およびそれを用いたコーティングワニス、樹脂膜並びに半導体装置
JP4943959B2 (ja) * 2007-07-04 2012-05-30 パナソニック株式会社 半導体装置
JP4801127B2 (ja) * 2008-09-01 2011-10-26 日東電工株式会社 ダイシング・ダイボンドフィルムの製造方法
JP2011066167A (ja) * 2009-09-16 2011-03-31 Sumitomo Bakelite Co Ltd スペーサ形成用フィルム、半導体ウエハー接合体の製造方法、半導体ウエハー接合体および半導体装置
JP5515811B2 (ja) * 2010-02-05 2014-06-11 日立化成株式会社 半導体装置の製造方法及び回路部材接続用接着シート
JP5367656B2 (ja) * 2010-07-29 2013-12-11 日東電工株式会社 フリップチップ型半導体裏面用フィルム及びその用途
JP2012109481A (ja) * 2010-11-19 2012-06-07 Toray Ind Inc 半導体装置の製造方法および半導体装置
TWI609917B (zh) 2011-05-31 2018-01-01 Ajinomoto Co., Inc. 樹脂組成物
JP5573896B2 (ja) * 2012-08-01 2014-08-20 住友ベークライト株式会社 半導体用フィルム、半導体装置の製造方法および半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200113217A (ko) * 2018-01-30 2020-10-06 히타치가세이가부시끼가이샤 접착제 조성물, 필름형 접착제, 접착 시트 및 반도체 장치의 제조 방법
KR20220128678A (ko) * 2018-01-30 2022-09-21 쇼와덴코머티리얼즈가부시끼가이샤 접착제 조성물, 필름형 접착제, 접착 시트 및 반도체 장치의 제조 방법
WO2020096410A1 (ko) * 2018-11-09 2020-05-14 에스케이씨코오롱피아이 주식회사 금속층과의 접착력이 향상된 폴리이미드 복합 필름 및 이를 제조하는 방법
KR20200054101A (ko) * 2018-11-09 2020-05-19 에스케이씨코오롱피아이 주식회사 금속층과의 접착력이 향상된 폴리이미드 복합 필름 및 이를 제조하는 방법

Also Published As

Publication number Publication date
JP2016054304A (ja) 2016-04-14
KR101735983B1 (ko) 2017-05-15
WO2014136836A1 (ja) 2014-09-12
CN105027273A (zh) 2015-11-04
CN105027273B (zh) 2019-01-22
TWI583766B (zh) 2017-05-21
JP2014197675A (ja) 2014-10-16
JP5991335B2 (ja) 2016-09-14
TW201439269A (zh) 2014-10-16

Similar Documents

Publication Publication Date Title
KR101735983B1 (ko) 접착 필름, 다이싱 시트 일체형 접착 필름, 백그라인드 테이프 일체형 접착 필름, 백그라인드 테이프 겸 다이싱 시트 일체형 접착 필름, 적층체, 적층체의 경화물, 및 반도체 장치, 그리고 반도체 장치의 제조 방법
KR101193291B1 (ko) 반도체용 필름, 반도체 장치의 제조 방법 및 반도체 장치
EP2479228A1 (en) Adhesive film, multilayer circuit board, electronic component, and semiconductor device
US20150140738A1 (en) Circuit connecting material and semiconductor device manufacturing method using same
US20130324641A1 (en) Method for manufacturing electronic component, and electronic component
JP6438790B2 (ja) 半導体装置の製造方法、及びアンダーフィルフィルム
KR20180066139A (ko) 반도체용 접착제, 반도체 장치 및 그것을 제조하는 방법
JP6670156B2 (ja) 回路部材接続用シートおよび半導体装置の製造方法
KR20130059291A (ko) 언더필재 및 반도체 장치의 제조 방법
KR20140036308A (ko) 다이싱 테이프 일체형 접착 시트, 반도체 장치, 다층 회로 기판 및 전자 부품
WO2014061767A1 (ja) 樹脂組成物、接着シート、ダイシングテープ一体型接着シート、バックグラインドテープ一体型接着シート、バックグラインドテープ兼ダイシングテープ一体型接着シート、及び電子装置
JP2010010368A (ja) 半導体装置および半導体装置の製造方法
JP2015137299A (ja) 樹脂組成物、接着シート、ダイシングテープ一体型接着シート、バックグラインドテープ一体型接着シート、バックグラインドテープ兼ダイシングテープ一体型接着シート、および電子装置
JP2015199814A (ja) 樹脂組成物、接着フィルム、接着シート、ダイシングテープ一体型接着シート、バックグラインドテープ一体型接着シート、ダイシングテープ兼バックグラインドテープ一体型接着シート、および、電子装置
US20170221787A1 (en) Underfill material and method for manufacturing semiconductor device using the same
JP2014237811A (ja) 接着フィルム、接着シート、ダイシングシート一体型接着フィルム、バックグラインドテープ一体型接着フィルム、ダイシングシート兼バックグラインドテープ一体型接着フィルム及び半導体装置
WO2015037631A1 (ja) アンダーフィル材、及びこれを用いた半導体装置の製造方法
JP6155931B2 (ja) 樹脂組成物、接着フィルム、接着シート、ダイシングテープ一体型接着シートおよび電子部品
JP6003152B2 (ja) ダイシングテープ一体型接着フィルム、半導体装置、多層回路基板および電子部品
JP2016027174A (ja) 樹脂組成物
JP2012074636A (ja) 接合方法、半導体装置、多層回路基板および電子部品
JP7144160B2 (ja) アンダーフィル材、及びこれを用いた半導体装置の製造方法
JP5633214B2 (ja) 半導体装置の製造方法およびそれを用いてなる半導体装置、並びに電気、電子部品の製造方法およびそれを用いてなる電気、電子部品
KR20180084056A (ko) 회로 부재 접속용 수지 시트
JP6690308B2 (ja) 半導体装置を製造する方法

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant