TWI413152B - 半導體裝置製造方法 - Google Patents

半導體裝置製造方法 Download PDF

Info

Publication number
TWI413152B
TWI413152B TW095106465A TW95106465A TWI413152B TW I413152 B TWI413152 B TW I413152B TW 095106465 A TW095106465 A TW 095106465A TW 95106465 A TW95106465 A TW 95106465A TW I413152 B TWI413152 B TW I413152B
Authority
TW
Taiwan
Prior art keywords
layer
stripped
semiconductor device
fabricating
substrate
Prior art date
Application number
TW095106465A
Other languages
English (en)
Other versions
TW200644048A (en
Inventor
Eiji Sugiyama
Yoshitaka Dozen
Yumiko Fukumoto
Hideaki Kuwabara
Shunpei Yamazaki
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW200644048A publication Critical patent/TW200644048A/zh
Application granted granted Critical
Publication of TWI413152B publication Critical patent/TWI413152B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H01L21/6708—Apparatus for fluid treatment for etching for wet etching using mainly spraying means, e.g. nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L2021/775—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate comprising a plurality of TFTs on a non-semiconducting substrate, e.g. driving circuits for AMLCDs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Drying Of Semiconductors (AREA)

Description

半導體裝置製造方法
本發明係有關於具有包含薄膜電晶體(之後稱為TFT)的電路之半導體裝置及其製造方法。例如，本發明係有關於以具有液晶顯示面板、包含有激發光元件的發光顯示面板、或嵌入具有天線的積體電路當作一部分之電子裝置所代表之光電裝置。
在此說明書中，半導體裝置係有關於可藉由使用半導體特性而運作之所有類型的裝置。光電裝置、半導體電路、以及電子裝置係包含於所有半導體裝置的範圍內。
近來，製造薄膜電晶體(TFT)的技術已集中於使用形成於具有絕緣表面的基板上之半導體膜(厚度約數nm至數百nm)上。薄膜電晶體係廣泛地應用於如IC及光電裝置的電子裝置。特別是當作影像顯示裝置的切換元件之薄膜電晶體已快速的發展。
雖然可預期使用此種影像顯示裝置的各種應用，但是特別集中於可攜式裝置的應用。目前，在許多情況中，會使用玻璃基板或石英基板；然而，會有很重且易於受到損壞之間題。此外，因為玻璃基板及石英基板之增加尺寸的難度很高，所以不適合用於量產。因此，會試圖形成TFT元件於撓性基板上(通常為撓性塑膠膜上)。
然而，因為塑膠膜的熱阻很低，所以需要的最大製程溫度很低。因此，在此情況中，不能形成具有比形成TFT於玻璃基板上的情況中之電子特性更適合的TFT。因此，使用塑膠膜的液晶顯示裝置或發光元件無法達成很高的效能。
在此情況中，係採用形成於玻璃基板上的元件係自基板剝除且轉移至另一基礎材料(例如是塑膠膜或類似物)之技術。
本申請人(受讓人)係採用參考案1及參考案2(參考案1：日本專利早期公開號H8-288522，以及參考案2：日本專利早期公開號H8-250745)中所揭露的剝除及轉移技術。在參考案1中，所揭露者為當作剝層的氧化矽膜係藉由濕蝕刻剝除而移除之技術。此外，在參考案2中，所揭露者為當作剝層的矽膜係藉由乾蝕刻剝除而移除之技術。
另外，本申請人(受讓人)係採用參考案3(參考案3：日本專利早期公開號2003-174153中所揭露的剝除及轉移技術。在參考案3中，所揭露者為當金屬層形成於基板上且金屬層上的氧化層切成薄片時，金屬層的金屬氧化層會形成於金屬層與氧化層之間的介面處，並且在接下來的步驟中，剝除係藉由使用金屬氧化層而達成。
此外，本申請人(受讓人)係敘述剝除時，使用從噴嘴吹向的氣體之風壓、超音波或類似物之參考案4中的技術(參考案4：日本專利早期公開號2003-163338)。
本發明的目的係提出比傳統方式更短的時間內，將包含TFT的積體電路轉移至撓性基板之結構與方法，並且製造出具有低成本及高良率的半導體裝置。
本發明的一特性係當欲剝除的層藉由物理力而自基板剝除時，將蝕刻氣體或蝕刻劑(也稱為蝕刻液或蝕刻溶劑)供應給剝層(也稱為分離層)或其介面，以使剝除提升。
特別而言，當作剝層的鎢膜(或如氮化鎢膜的合金膜)係藉由濺鍍而形成於玻璃基板上，並且鎢膜上的氧化矽膜係藉由濺鍍而切成薄片。然後，如TFT的元件係形成氧化矽上，並且會形成保護層。到達剝層的複數個開口部分會形成，以引入蝕刻氣體或蝕刻劑。接著，蝕刻氣體或蝕刻劑會從開口部分引入，並且欲剝除的層會以所施加的物理力而自基板剝除。另外，當欲剝除的層進行剝除時，會持續將蝕刻氣體或蝕刻劑供應給剝層，以使剝除提升。
雖然本發明中所使用的蝕刻氣體或蝕刻劑係取決於剝層的材料，但是通常為包含鹵素(鹵化物)的氣體或液體。例如，在剝層使用鎢的情況中，ClF3 、CF4 、SF6 、NF3 、F2 或類似物係用來當作蝕刻氣體。例如，當剝層使用矽時，包含氫氟酸的溶劑或類似物係用來當作蝕刻劑。另外，當氧化矽用來當作剝層時，可使用包含氟化氫銨的溶劑或類似物當作蝕刻劑。
此外，在輔助基板貼附於保護層之後，剝除可藉由物 理力去除。只要輔助基板堅固，則輔助基板並無特別限制；然而，較佳係使用具有撓性的基板。
藉由施加物理力，於剝層與欲剝除的層之間的介面處會進行剝除。此外，蝕刻氣體或蝕刻劑會供應給剝層，以產生化學反應；因此，達成剝除變成較為容易。已剝除之欲剝除的層(包含如TFT的元件)會轉移至塑膠基板。
此說明中的「施加物理力」係有關於藉由非化學而是物理所認可的裝置(特別而言，藉由包含可應用熱動力學定律的程序之動力裝置或氣動裝置)而施力。「藉由物理力而剝除」係有關藉由使用例如是材料、人手、從噴嘴吹向的氣體之風壓、超音波或類似物的外衝擊力(應力)而剝除。
根據此說明書中所揭露的本發明之半導體裝置製造方法的一種特性包含形成剝層於具有絕緣表面的基板上之第一步驟；形成包含複數個薄膜積體電路之欲剝除的層於剝層上之第二步驟；以及在蝕刻氣體的氛圍中，自基板剝除設於剝層上之欲剝除的層之第三步驟。
此外，當噴吹蝕刻氣體時，欲剝除的層可自基板剝除。本發明的一種結構包含形成剝層於具有絕緣表面的基板上之第一步驟；形成包含複數個薄膜積體電路之欲剝除的層於剝層上之第二步驟；以及當在蝕刻氣體的氛圍中，自基板剝除設於剝層上之欲剝除的層時，藉由對剝層噴吹蝕刻氣體而移除剝層之第三步驟。
此外，欲剝除的層可在液體中而自基板剝除。本發明 的一種結構包含形成剝層於具有絕緣表面的基板上之第一步驟；形成包含複數個薄膜積體電路之欲剝除的層於剝層上之第二步驟；以及當在蝕刻劑中，自基板剝除設於剝層上之欲剝除的層時，藉由供應蝕刻劑而移除剝層之第三步驟。
在以上所提及的每一種結構中，剝層係由選自Si、W、Ti、Ta、Mo、Cr、Nd、Fe、Ni、Co、Zr、Zn、Ru、Rh、Pd、Os、或Ir的元素、或包含此元素當作其主要成分之合金材料或複合材料所形成之單層。
在使用Si當作剝層的情況中，ClF3 、CF4 、SF6 、NF3 、F2 或類似物可用來當作蝕刻氣體。在使用Si當作剝層的情況中，稱為TMAH的四甲基氫氧化銨溶劑、KOH溶劑、N2 H4 溶劑、NaOH溶劑、CsOH溶劑、或類似物、以及包含氫氟酸(HF)的溶劑可用來當作蝕刻劑。
另外，在使用W、Mo、或Cr當作剝層的情況中，包含HNO3 及(NH4 )2 Ce(NO3 )6 的水溶劑，或類似物可用來當作蝕刻劑。
在上述的每一種結構中，一種特性為薄膜積體電路包含TFT，並且CPU可藉由使用TFT而形成。此外，藉由將天線置於薄膜積體電路中，可形成具有傳送及接收功能的半導體裝置。
此外，藉由本發明的製造方法，包含TFT的薄膜積體電路可自玻璃基板剝除，並且進一步轉移至撓性基板。藉由將包含TFT的薄膜積體電路轉移至撓性基板，可達成使許多薄膜積體電路形成於一個基板上的量產。再者，藉由將薄膜積體電路轉移至撓性基板，藉由將包含TFT的薄膜積體電路轉移至撓性基板，嵌入薄膜積體電路的半導體裝置本身之重量會降低。
根據本發明，藉由利用物理力與化學反應，於短時間內可流暢地達成剝除。
 實施例模式
之後會說明本發明的實施例模式。
(實施例模式1)
在實施例模式1中，係說明製造方法，其中形成於玻璃基板上之包含TFT之欲剝除的層會從玻璃基板剝除，然後轉移至塑膠基板。在此，係說明在包含鹵氣的氛圍中，使用對剝層噴吹鹵氣而移除欲剝除的層之一例。
首先，剝層11會形成於玻璃基板10上。就剝層11而言，可使用由選自W、Ti、Ta、Mo、Cr、Nd、Fe 、Ni、Co、Zr、Zn、Ru、Rh、Pd、Os、或Ir的元素、或包含此元素當作其主要成分之合金材料或複合材料所形成之單層或疊層。另一種是，可使用由上述元素的氮化物(如氮化鈦、氮化鎢、氮化鉭、或氮化鉬)所形成之單層或疊層。剝層11的厚度為10nm至200nm，較佳為50nm至75nm。
在此實施例模式中，鎢(W)膜係用來當作剝層。
接著，絕緣膜會形成於剝層11上。此時，厚度約2nm至5nm的非晶體金屬氧化物膜會形成於剝層11與絕緣膜之間。當於接下來的步驟中進行剝除時，分離會發生於金屬氧化物膜與絕緣膜之間的介面處，或金屬氧化物膜與金屬膜之間的介面處之金屬氧化物膜的內側。絕緣膜可藉由濺鍍而由氧化矽、氮氧化矽、或金屬氧化物材料所形成。較佳而言，絕緣膜的厚度約大於剝層11的兩倍厚度，較佳為150nm至200nm。
接著，由至少包含氫的材料所形成之膜會形成於絕緣膜上。就由至少包含氫的材料所形成之膜而言，可使用半導體膜、氮化物膜、或類似物。在此實施例模式中，會形成半導體膜。在此之後，會進行熱處理，以使至少包含氫的材料之膜中所包含之氫擴散。此熱處理可以410℃或更高的溫度進行，並且可與多晶矽膜的形成製程分開進行，或可與多晶矽膜的形成製程一起進行，以降低步驟的次數。例如，在包含氫的非晶矽膜用來當作包含氫的材料之膜且加熱形成多晶矽膜的情況中，若以500℃或更高的溫度進行結晶化的熱處理，氫的擴散可與多晶矽膜的形成一起進行。
接著，藉由已知技術，多晶矽膜會蝕刻為想要的形狀，使得形成包含複數個TFT的層。例如，中央處理單元(CPU)、微處理器單元(MPU)、或類似物可藉由使用TFT而形成。此外，可形成天線或類似物。此天線具有傳送及接收電磁場或無線電波的功能。形成於剝層11上之至少包含TFT的疊層係稱為欲剝除的層12。
TFT具有形成源極區、汲極區、以及通道形成區之多晶矽膜；覆蓋多晶矽膜的閘極絕緣膜；形成於多晶矽膜的通道形成區上之閘極電極；以及以插入其間的層間絕緣膜而連接至源極區與汲極區之源極電極與汲極電極。
接著，會形成保護層13。保護層13係藉由使用不會與接下來步驟中所使用的鹵氣(ClF3 )反應之材料(例如，有機樹脂)而形成。不必然需提供保護層13。另外，在將保護層黏著於輔助基板後之剝除保護層的情況中，保護層較佳係由可充分地黏著於輔助基板的材料所形成。
然後，乾蝕刻或濕蝕刻係藉由使用遮罩進行。在此蝕刻步驟中，到達剝層11的開口部分14會選擇性地形成於除了具有TFT、接線、或類似物的區域之外的區域中，以曝露剝層11。另一種是，開口部分14係藉由使用雷射光而不使用遮罩形成。在使用雷射光的情況中，欲剝除的層或剝層係藉由雷射剝離而移除。對於雷射光而言，較佳係使用如準分子雷射、CO2 雷射、或氬雷射的氣體雷射；如玻璃雷射、紅寶石雷射、紫翠玉雷射、或鈦藍寶石的固體雷射；使用如摻雜Nd、Tm、或Ho的YAG、YVO4 、YLF、或YAlO3 之晶體的固體雷射；或半導體雷射。此外，雷射振盪型式可為連續振盪或脈衝振盪。雷射光可為線形、矩形、圓形、或橢圓形。使用的波長可為基波、二次諧波、或三次諧波，並且較佳係由操作者適當地選擇。掃瞄方向可為縱向、橫向、或斜向。另外，雷射可來回地進行掃瞄。此外，只要開口部分14的位置不是具有TFT或接線的區域，不會特別予以限制，並且可適當地產生開口部分。另外，開口部分14可為具有寬度的孔或溝槽。
在之前製程之後的截面係概略地顯示於圖1A中。
接著，欲剝除的層12會自基板10中剝除。剝除係在包含鹵氣的氛圍下進行。在此實施例模式中，係使用ClF3 氣體與惰性氣體(He或N2 )的混合氣體之氛圍。在以人手剝除的情況中，剝除係在手套箱中進行。另一種是，剝除可藉由使用設於密封室中的剝除裝置之力進行。此裝置係以電力運作。
此外，在剝除之前，輔助基板可黏著於保護層，以剝除所支撐之欲剝除的層12。
如圖1B中所顯示，當欲剝除的層12藉由物理裝置16而從基板10中剝除時，同時鹵氣會吹向剝層11。在此，ClF3 氣體會以50sccm的流率，從噴嘴15噴吹。藉由對剝層噴吹鹵氣，剝層的蝕刻會繼續進行，並且剝除可在短時間內達成。此外，藉由噴吹鹵氣所產生的氣流，可使剝除提升。
此外，在使剝層曝露於包含鹵素的氛圍持續短時間之後，可開始剝除，以輕微地蝕刻剝層。
剝除裝置的一例係顯示於圖2A中。圖2A的剝除裝置係設於密封室中，並且剝除裝置的所有元件係由不會與鹵氣反應的材料所形成。
圖2A係進行剝除處理時之剝除裝置的透視圖，其中欲剝除的層係自基板剝除。
具有欲剝除的層之基板101及剝層係藉由轉移機器人或類似物而轉移至具有剝除裝置的室中，並且藉由設於桌檯102上的固定接腳105而固定。另外，可提供使基板101固定於桌檯102之真空夾盤。
在剝除裝置中，基板的位置係藉由使用如CCD照相機的影像部分112進行校正，並且欲剝除的層150之邊緣係藉由使用夾盤部分109而從頂端－尾端的兩側削去。在輔助基板黏著於欲剝除的層之情況中，輔助基板的邊緣會從頂端－尾端的兩側削去。
固定基板101的桌檯102係藉由移動機構104及可移動板103而以如圖2A中的箭頭所顯示之方向移動。
具有夾盤部分109的夾盤升降機構110係伴隨設於引導部分111中的溝槽而上下移動。在藉由夾盤部分而從頂端－尾端的兩側削去欲剝除的層150之邊緣後，會使用夾盤升降機構110，將欲剝除的層150之邊緣向上拉升。
此外，噴嘴108具有複數個孔，並且反應氣體會從這些孔中噴吹。經由氣體引入管107而從這些孔中噴吹之反應氣體係來自於設於此室的外側處之鋼製圓筒。噴嘴108也可藉由按壓而支援剝除，並且使基板101固定，使得基板101會根據以夾盤部分109拉升之欲剝除的層而不會移動。
噴嘴108的高度可藉由高度控制機構106進行調整。
此外，此室中的氛圍為鹵氣，其為蝕刻剝層140的氣體。為了有效地使此室於短時間內具有鹵氣的氛圍，會提供氣體引入管或排放裝置。
夾盤升降機構110及移動機構104係依據來自如CCD照相機的影像部分112之資料，而由包含電腦的控制部分113所控制。
圖2B顯示剝除期間之剝除部分的周圍之截面。藉由對剝除部分噴吹蝕刻氣體，剝層140會變成易碎，並且欲剝除的層150變成容易自基板101剝除。要注意的是，只要欲剝除的層150可自基板101剝除，剝層140的一部分可保留於欲剝除的層150上。
此外，剝除部分中之欲剝除的層可以按壓具有楔形的截面之噴嘴而剝除。
因為圖2A中所顯示的剝除裝置具有固定接腳105，所以噴嘴108不會超過固定接腳105。因此，在欲剝除的層完全自基板101剝除的情況中，蝕刻係藉由使用此室中的氛圍或從噴嘴108噴吹的反應氣體而達成。在考慮轉移容易的情況中，基板可轉移至此室的外部，而不會剝除一部分的欲剝除的層，之後，欲剝除的層可藉由剝除此部分的欲剝除的層，而完全自基板101剝除。
在此實施例模式中，藉由形成金屬氧化物膜(WOx )於作為剝層之W的金屬膜上，剝層與由氧化物材料所形成的絕緣膜(由氧化矽、氮氧化矽、或金屬氧化物材料所形成的膜)之黏著會變的很差，並且剝除變的很容易達成。然後變成可輕易地使薄膜積體電路與基板分離，而不需完全移除剝層。
在包含鹵氣的氛圍中，剝除可藉由使用對剝層噴吹鹵氣，剝除欲剝除的層之方法而順暢地達成。因此，剝除處理可藉由使用圖2A及2B中所顯示的剝除裝置而自動化。
然後，藉由將已自基板101剝除之欲剝除的層轉移至如塑膠膜的撓性基板，可達成使用撓性基板之高效能的半導體積體電路(如包含CPU、記憶體、或天線的傳送與接收電路)。
另外，當使用撓性基板當作輔助基板時，自玻璃基板的剝除及轉移至撓性基板可立刻完成。
根據本發明，設於玻璃基板上的TFT可於短時間內轉移至撓性基板。當使用TFT會轉移於此的撓性基板時，可達成使用撓性基板之液晶顯示裝置或發光元件。
(實施例模式2)
雖然在鹵氣氛圍中進行剝除的一例係說明於實施例模式1中，但是在蝕刻劑中進行剝除的一例將於此作說明。
與實施例模式1類似，剝層21會形成於玻璃基板20上，並且會形成絕緣膜及設於絕緣膜上的包含複數個TFT之欲剝除的層22。在此實施例模式中，矽膜係用來當作剝層21。保護層23係以與實施例模式1相同的方式形成。保護層23係使用不會與接下來步驟中所使用的蝕刻劑反應之材料(例如是有機樹脂)而形成。
接著，乾蝕刻或濕蝕刻係使用遮罩進行。在此蝕刻步驟中，到達剝層21的開口部分24會選擇性地形成於除了具有TFT、接線、或類似物的區域之外的區域中，以曝露剝層21。此外，只要開口部分24的位置不是具有TFT或接線的區域，不會特別予以限制，並且可適當地產生開口部分。另外，開口部分24可為具有寬度的孔或溝槽。
在上述製程之後的截面係顯示於圖3A中。
接著，欲剝除的層22會自基板20剝除。剝除係在蝕刻劑中，將基板20浸入包含含有鹵素的液體之液體槽27中而達成。在此實施例模式中，氫氟酸(HF)及硝酸(HNO3 )的混合溶劑係用來當作可蝕刻矽的蝕刻劑。就蝕刻矽的另一蝕刻劑而言，可使用稱為TMAH的四甲基氫氧化銨溶劑、KOH溶劑、N2 H4 溶劑、NaOH溶劑、CsOH溶劑、或類似物。另外，就蝕刻矽的另一蝕刻劑而言，可使用二甲亞碸及單乙醇胺的混合溶劑。
如圖3B中所顯示，當欲剝除的層22藉由物理裝置26而從基板20剝除時，同時反應液體(包含鹵素的液體)會從噴嘴25送至剝層21。藉由將蝕刻劑連續地供給剝層，剝層的蝕刻會繼續進行，並且剝除可於短時間內達成。此外，藉由提供反應液體所產生的水流，可使剝除提升。
可從噴嘴預先提供包含比液體槽27中所包含的蝕刻劑之與矽反應的成分更多之蝕刻劑。藉由從噴嘴釋放蝕刻劑，可於短時間內將剝層蝕刻。此外，與每次完成一次剝 除時需完全替換液體槽27中的溶劑相較，可降低液體材料的量。
另外，可從噴嘴預先提供具有比液體槽27中所包含的蝕刻劑之溫度更高的蝕刻劑。藉由從噴嘴釋放具有較高溫度的蝕刻劑，可於短時間內將剝層蝕刻。
此外，藉由物理裝置26將欲剝除的層自蝕刻劑拉出，可立即防止欲剝除的層之剝除部分曝露於蝕刻劑。因此，此實施例模式的剝除方法可說成對欲剝除的層之損壞很少的剝除方法。
然後，藉由將已自基板20剝除之欲剝除的層22轉移至如塑膠膜的撓性基板，可達成使用撓性基板之高效能的半導體積體電路(包含CPU、記憶體、或天線的傳送與接收電路)。
另外，當使用撓性基板當作輔助基板時，自玻璃基板的剝除及轉移至撓性基板可立刻完成。
根據本發明，設於玻璃基板上的TFT可於短時間內轉移至撓性基板。當使用TFT會轉移於此的撓性基板時，可達成使用撓性基板之液晶顯示裝置或發光元件。
此外，此實施例模式可隨意地與實施例模式1結合。例如，在蝕刻劑中剝除在實施例模式1中所述的剝除裝置設於液體槽的底部來取代提供給此室的時候變為可行，剝除裝置會浸入蝕刻劑中，並且會提供釋放蝕刻劑的噴嘴來取代釋放氣體的噴嘴。要注意的是，在此情況中，不會與蝕刻劑反應之材料係用於剝除裝置的所有元件。
包含此結構的本發明將於以下的實施例中更詳細地作說明。
[實施例1]
在實施例1中，將說明使用薄膜積體電路當作IC晶片的情況。
IC晶片可大略地分成三種型式：與天線相嵌的非接觸式IC晶片(也稱為無線連結)、具有連接至外部電源的端點而無嵌入天線之接觸式IC晶片、以及非接觸式與接觸式的組合之混合式IC晶片。
在使用薄膜積體電路當作接觸式IC晶片的情況中，藉由本發明的剝除方法所剝除的薄膜積體電路可藉由直接嵌入於物品上而使用。
另一方面，在使用薄膜積體電路當作非接觸式IC晶片或混合式IC晶片的情況中，積體電路較佳係與嵌入天線一起使用。嵌入天線之IC晶片的截面圖之例子係顯示於圖4A及4B中。要注意的是，圖4A及4B的截面圖係顯示自基板剝除IC晶片前的狀態。
圖4A係天線232直接形成於欲剝除的層上之IC晶片的截面圖，此欲剝除的層包含由TFT 201a及201b所形成之薄膜積體電路。
在形成到TFT的接線207a至207c之後，會形成層間絕緣膜231，以覆蓋接線207a至207c。只要層間絕緣膜231為由PCVD方法或塗佈方法所得到的絕緣膜，層間絕緣膜231可為任何物。在此實施例中，層間絕緣膜係由使用矽氧類高分子的塗佈方法而形成。
接著，接觸孔會形成於層間絕緣膜231中，以延伸到接線207a至207c。然後，會形成天線232，而與接線207a或207c電性連接。就天線232的材料而言，可使用如Ag、Al、Au、Cu、或Pt的導電金屬材料。在使用具有相當高電阻的Al或Au之情況中，接線電阻會變的很重要。然而，接線電阻可藉由將天線加厚或加寬而降低。另一種是，天線可做成薄片且覆蓋具有低電阻的材料。在使用如Cu的導電材料之情況中，這會有擴散的可能性，較佳會形成絕緣膜，以覆蓋具有Cu的天線或周圍之表面。
接著，會形成保護層223，以覆蓋天線232。
接著，藉由使用實施例模式1或2中所述的剝除方法，可移除剝層，使得IC晶片可自基板剝除。本發明的剝除方法可於短時間能使剝除達成，也可使欲剝除的層之損壞降低。
在此之後，剝除的IC晶片會分成多片，並且多片IC晶片可藉由嵌入於物品或類似物上而使用。另一種是，在欲剝除的層黏著於撓性基板之後，IC晶片可藉由將其嵌入於物品或類似物上而使用。
圖4B係顯示以膠黏劑或類似物，預先將具有天線234的天線基板235黏著於具有包含薄膜積體電路(由TFT 201a及201b所形成)之欲剝除的層之基板的情況之截面圖。
就兩片基板的黏著裝置而言，可使用包含不同位置的散導體237之非等向性導體236。因為導體237係藉由因每個連接端的厚度所產生之氛圍而相互接合，所以在具有IC晶片的連接端238及天線234的連接端之區域239中，非等向性導體236會導電。在其他的區域中，因為導體間會保持足夠的距離，所以形成於基板上的接線不會相互電性連接。可取代使用非等向性導體的是，兩片基板可使用紫外線固化樹脂、雙面膠帶、或類似物而相互黏著。另一種是，可使用超音波接合將兩片基板黏著。
接著，藉由使用實施例模式1或2中所述的剝除方法，可移除剝層，使得IC晶片可自基板剝除。本發明的剝除方法可於短時間能使剝除達成，也可使欲剝除的層之損壞降低。
在此之後，剝除的IC晶片會分成多片，並且多片IC晶片可藉由嵌入於物品或類似物上而使用。在此情況中，因為欲剝除的層係固定於天線基板235上，所以IC晶片可藉由將其直接嵌入於物品或類似物上而使用。
要注意的是，在IC晶片於自基板剝除的時候，由於應力或類似力而有彎曲的可能性之情況中，較佳會形成保護膜於天線基板235上。
此外，因為此實施例中所顯示的IC晶片未使用矽基板而是使用形成於絕緣基板上的薄膜積體電路而形成，所以與使用圓形矽基板所形成的晶片相較，主機板的形狀幾乎沒有限制。因此，可降低IC晶片的成本。與使用矽基板所形成的晶片不同的是，本實施例的IC晶片係使用厚度0.2 μ m或更低(通常為40nm至170nm，較佳為50nm至150nm)的半導體膜當作主動區；因此，IC晶片變的很薄。因此，甚至當IC晶片嵌入於物品上時，很難感覺到薄膜積體電路的存在，這樣可防止如偽照的竄改。
此外，與使用矽基板所形成的晶片相較，此實施例中所顯示的IC晶片較不擔心無線電波的吸收。因此，可以高靈敏度接收訊號。另外，未包含矽基板的薄膜積體電路具有光傳輸性質。因此，薄膜積體電路可應用於各種物品。例如，甚至當積體電路嵌入於物品的印刷表面時，不會損壞此設計。
本實施例可隨意與實施例模式1或2結合。
[實施例2]
在實施例2中，將說明根據本發明的剝除方法所製造之IC晶片的結構。
圖5A係IC晶片的一種模式之透視圖。參考標號920代表積體電路，而921代表天線。天線921係電性連接至積體電路920。參考標號922代表撓性基板，而923代表覆蓋材料。積體電路920及天線921係夾於撓性基板922與覆蓋材料923之間。
在形成積體電路及天線於玻璃基板上之後，剝除可藉由使用本發明的剝除方法進行，而將積體電路及天線轉移至撓性基板。另一種是，在形成積體電路於玻璃基板上之後，可嵌入設於覆蓋材料中的天線，而與積體電路電性連接，並且剝除可藉由本發明的剝除方法進行。然後，積體電路及天線可轉移至撓性基板。本發明的剝除方法能於短時間內達成剝除，也能使欲剝除的層之損壞降低。
接著，圖5B係顯示圖5A中所顯示之IC晶片的功能結構之一種模式的方塊圖。
在圖5B中，參考標號900代表天線；901代表積體電路；而903代表形成於天線900的端點間之電容。積體電路901具有解調電路909、調變電路904、整流電路905、微處理器906、記憶體907、以及將天線900做負載調變之開關908。記憶體907的數目不受限為一個，而是可使用如SRAM、快閃記憶體、ROM、以及FRAM(註冊商標)之複數個記憶體。
當作電波之讀取器/寫入器所傳送的訊號係藉由天線900中的電磁感應而轉換成另一種電波。解調電路909會將另一種電波訊號解調，而於接下來的階段中，將其傳送至微處理器906。整流電路905係藉由使用另一種電波訊號而產生電源電壓，而於接下來的階段中，將其供應給微處理器906。微處理器906係根據輸入訊號進行各種算術處理。記憶體907會儲存微處理器906中所使用的程式與資料。此外，記憶體907可用來當作算術處理的工作區。
當資料從微處理器906傳送至調變電路904時，調變電路904可根據此資料控制開關908，對天線900進行負載調變。因此，讀取器/寫入器可藉由接收對天線900進行負載調變的電波，而從微處理器906讀出此資料。
IC晶片不必具有微處理器906。訊號的傳送系統不受限於如圖5B中所顯示的上述電磁耦合系統。可使用電磁感應系統、微波系統、或另一種傳送系統。
因為具有天線的IC晶片可傳送資訊，所以IC晶片可用來當作無線記憶體或無線處理器。
此外，可建造出使用具有天線的IC晶片之安全系統。底下為此系統的一般性說明。
認證可藉由結合嵌入天線921與包含微處理器的積體電路920的每一個上之複數個卡形記錄媒體1001而精確地達成。
圖6A係以環形連在一起之複數個卡形記錄媒體的透視圖。雖然天線921及積體電路920係透明地顯示於圖6A中，但是為了防止犯罪的興趣，較佳會以塗色膜密封，而無法看到。
卡形記錄媒體1001至1005中的每一個會記錄不同的識別資料。然後，藉由將記錄媒體保持於提供具有金鑰控制系統的門之讀取器，可讀出所有識別資料，並且金鑰控制系統的鎖上與打開係依據讀出資料進行。此外，用於警告訊號的卡形記錄媒體1006也是以環形連在一起，並且除了用於警告訊號的卡形記錄媒體之外，卡形記錄媒體1001至1005會保持於讀取器。當不知此系統的人將除了其他卡形記錄媒體外之用於警告訊號的卡形記錄媒體保持於讀取器時，警告訊號會響起，並且會呼叫安全代理機構。因為卡形記錄媒體係以環形連在一起，所以可改變卡形記錄媒體的順序。例如，設於頂端的卡形記錄媒體可移至尾端。
使用包含用於認證的五個卡形記錄媒體及用於警告訊號的一個卡形記錄媒體之六個記錄媒體的一例係顯示於圖6A中；然而，只要有包含用於認證的至少兩個卡形記錄媒體及用於警告訊號的一個卡形記錄媒體之三個或更多個之記錄媒體，記錄媒體的數目不會特別限制。
此外，取代使用用於警告訊號的卡形記錄媒體的是，可使用用於中斷來自讀取器的訊號之卡片。例如，當插於用於認證的兩個卡形記錄媒體之間之用於中斷來自讀取器的訊號之卡片保持於讀取器時，僅會讀出用於認證的一個卡形記錄媒體之認證資料。
將複數個卡形記錄媒體以環形連在一起之一例係顯示於圖6A中；然而，不會特別限制，並且具有卡片大小的複數個卡形記錄媒體可放入皮夾或卡片盒中。
所有識別資料不會記錄於一個卡形記錄媒體中。藉由將識別資料分為複數個卡片且與用於警告訊號的卡片混合，可改善安全性。此外，藉由使用複數個卡片，可記錄更多的識別資料。
複數個卡形記錄媒體較佳係由至少複數個管理者提供。控制系統的方塊圖之一例係顯示於圖6B中。
在此所顯示的安全系統為包含複數個卡形記錄媒體、用以讀出記錄媒體中所記錄的資訊之資訊讀取器(讀取器)、以及依據資訊讀取器所讀出的資訊而決定是否允許記錄媒體的使用者進入預定區之金鑰控制系統之系統。
此安全系統為第一識別資料係記錄於第一卡形記錄媒體及第二識別資料係記錄於第二卡形記錄媒體，並且只有當第一與第二識別資料同時由資訊讀取器讀出時，才允許使用者進入預定區之系統。
使用者會取得來自第一管理者之用於認證的第一卡片及來自第二管理者之用於認證的第二卡片。第一與第二管理者例如是卡形記錄媒體相互不同的之製造者。從第一與第二管理者所提供的識別資料係相互不同。因為卡片係由複數個管理者所提供，所以甚至當一個管理者的資訊遺漏或一張卡片遭到偽照時，可持續控制金鑰控制系統。
用於警告訊號的警報卡片係由第一與第二管理者中的任一個或兩者提供。複數個提供的卡片之每一張的設計不同。用於認證的卡片與警報卡片會設計成使得除了具有卡片的使用者之外的人不能從外觀分辨出卡片的差異。
使用者可擁有第一卡片、第二卡片、以及警報卡片。當正確組合的卡片(在此，第一與第二卡片的組合)保持於讀取器/寫入器時，會完成認證。若錯誤組合的卡片(例如，第一卡片與警報卡片)保持於讀取器/寫入器時，不會達成認證。
本實施例可隨意與實施例模式1、實施例模式2、或實施例1結合。
[實施例3]
在實施例3中，將說明上述的實施例模式或實施例中所顯示之薄膜積體電路的應用。自基板剝除的薄膜積體電路可用來當作IC晶片。例如，IC晶片210可藉由將其提供給紙幣、錢幣、證券、無記名債券、證照(駕照、居留護、或類似證照，見圖7A)、包裝容器(包裝紙、瓶、或類似物，見圖7B)、如DVD軟體、CD、以及錄影帶的記錄媒體(見圖7C)、如汽車、機車、以及腳踏車的車子(見圖7D)、如袋子與眼鏡之個人所有物、食物、衣服、商品、電子裝置、或類似物而使用。電子裝置係有關於液晶顯示裝置、EL顯示裝置、電視裝置(也稱為電視或電視機)、行動電話、以及類似物。
將IC晶片210嵌入於行動電話上之一例係顯示於圖7E中。可嵌入具有與行動電話的傳送與接收天線之頻率不同的頻率對應的天線之IC晶片210，藉此，可達成會談、郵件交換、或類似物。
IC晶片210係嵌入於如行動電話的電子裝置，用以人身認證。然後，此電子裝置可用於自動售票亭的認證、展覽廳或實驗室的閘口處、當作大門的鑰匙、或用於汽車的無鑰匙進入。
IC晶片可藉由黏著於表面或嵌入於其中而固定於物品。例如，在如圖7F所示之書本的情況中，IC晶片可嵌入於一張紙中；或在由有機樹脂所形成的封裝中，IC晶片可嵌入於有機樹脂中。偽照可藉由將IC晶片提供給紙幣、錢幣、證券、無記名債券、證照、以及類似物中的每一種而防止。檢查系統或出租商店中所使用的系統之效率可藉由將IC晶片提供給包裝容器、記錄媒體、個人所有物、食物、衣服、商品、電子裝置、以及類似物中的每一種而提升。藉由將IC晶片提供給車子，可防止偽照或偷竊。
本實施例可隨意與實施例模式1、實施例模式2、實施例1、或實施例2結合。
藉由本發明的製造方法，具有高效能之包含TFT的薄膜積體電路可於短時間內自玻璃基板剝除。此外，包含TFT的薄膜積體電路可轉移至撓性基板。根據本發明，可達成量產，其中許多薄膜積體電路係形成於一個大尺寸的基板上。
本申請案係依據2005年3月1日於日本專利局所申請之日本專利申請案序號2005－056308，其全部內容在此會併入作為參考。
10．．．玻璃基板
11．．．剝層
12．．．欲剝除的層
13．．．保護層
14．．．開口部分
15．．．噴嘴
16．．．物理裝置
101．．．基板
102．．．桌檯
103．．．可移動板
104．．．移動機構
105．．．固定接腳
106．．．高度控制機構
107．．．氣體引入管
108．．．噴嘴
109．．．夾盤部分
110．．．夾盤升降機構
111．．．指引部分
112．．．影像部分
113．．．控制部分
150．．．欲剝除的層
20．．．玻璃基板
21．．．剝層
22．．．欲剝除的層
23．．．保護層
24．．．開口部分
25．．．噴嘴
26．．．物理裝置
27．．．液體槽
201a．．．TFT
201b．．．TFT
207a．．．接線
207b．．．接線
207c．．．接線
210．．．IC晶片
231．．．層間絕緣膜
232．．．天線
234．．．天線
235．．．天線基板
236．．．非等向性導體
237．．．導體
238．．．連接端
239．．．區域
900．．．天線
901．．．積體電路
903．．．電容
904．．．調變電路
905．．．整流電路
906．．．微處理器
907．．．記憶體
908．．．開關
909．．．解調電路
920．．．積體電路
921．．．天線
922．．．撓性基板
923．．．覆蓋材料
1001．．．卡形記錄媒體
1002．．．卡形記錄媒體
1003．．．卡形記錄媒體
1004．．．卡形記錄媒體
1005．．．卡形記錄媒體
1006．．．卡形記錄媒體
在附圖中：圖1A及1B顯示本發明的製程之截面圖(實施例模式1)；圖2A及2B係本發明的製程中所使用之剝除裝置的透視圖及截面圖(實施例模式2)；圖3A及3B顯示本發明的製程之截面圖(實施例模式2)；圖4A及4B係半導體裝置的截面圖(實施例1)；圖5A及5B係半導體裝置的透視圖及方塊圖(實施例2)；圖6A及6B係本發明的薄膜積體電路之透視圖及使用此薄膜積體電路的系統之方塊圖；以及圖7A至7F係嵌入本發明的薄膜積體電路之物品。
15．．．噴嘴
16．．．物理裝置

Claims (29)

  1. 一種半導體裝置製造方法，包括：形成剝層於具有絕緣表面的基板上；形成包含複數個薄膜積體電路之欲剝除的層於該剝層上；以及在用於該剝層的蝕刻氣體的氛圍中，藉由施力自該基板剝除設於該剝層上之該欲剝除的層，其中當施加該力時，使用噴嘴按壓該基板。
  2. 一種半導體裝置製造方法，包括：形成剝層於具有絕緣表面的基板上；形成包含複數個薄膜積體電路之欲剝除的層於該剝層上；使該剝層曝露於用於該剝層的蝕刻氣體的氛圍；以及在該蝕刻氣體的該氛圍中，自該基板剝除設於該剝層上之該欲剝除的層時，對該剝層噴吹用於該剝層的該蝕刻氣體。
  3. 一種半導體裝置製造方法，包括：形成剝層於具有絕緣表面的基板上；形成包含複數個薄膜積體電路之欲剝除的層於該剝層上；以及當在用於該剝層的蝕刻劑中，自該基板剝除設於該剝層上之該欲剝除的層時，使用噴嘴將用於該剝層的該蝕刻劑供應給該剝層。
  4. 如申請專利範圍第1項之半導體裝置製造方法， 其中該剝層係由選自Si、W、Ti、Ta、Mo、Cr、Nd、Fe、Ni、Co、Zr、Zn、Ru、Rh、Pd、Os，或Ir的元素、或包含該元素當作其主要成分之合金材料或複合材料所形成之單層。
  5. 如申請專利範圍第1項之半導體裝置製造方法，其中開口部分形成於該欲剝除的層之一部分中的步驟係包含於形成包含該複數個薄膜積體電路之該欲剝除的層於該剝層上之後。
  6. 如申請專利範圍第5項之半導體裝置製造方法，其中該開口部分係藉由蝕刻或雷射剝離而形成。
  7. 如申請專利範圍第1項之半導體裝置製造方法，其中該複數個薄膜積體電路包含天線。
  8. 如申請專利範圍第1項之半導體裝置製造方法，其中該複數個薄膜積體電路包含中央處理單元。
  9. 如申請專利範圍第1項之半導體裝置製造方法，其中該複數個薄膜積體電路包含薄膜電晶體。
  10. 如申請專利範圍第2項之半導體裝置製造方法，其中該剝層係由選自Si、W、Ti、Ta、Mo、Cr、Nd、Fe、Ni、Co、Zr、Zn、Ru、Rh、Pd、Os，或Ir的元素、或包含該元素當作其主要成分之合金材料或複合材料所形成之單層。
  11. 如申請專利範圍第2項之半導體裝置製造方法，其中開口部分形成於該欲剝除的層之一部分中的步驟係包含於形成包含該複數個薄膜積體電路之該欲剝除的層於該 剝層上之後。
  12. 如申請專利範圍第11項之半導體裝置製造方法，其中該開口部分係藉由蝕刻或雷射剝離而形成。
  13. 如申請專利範圍第2項之半導體裝置製造方法，其中該複數個薄膜積體電路包含天線。
  14. 如申請專利範圍第2項之半導體裝置製造方法，其中該複數個薄膜積體電路包含中央處理單元。
  15. 如申請專利範圍第2項之半導體裝置製造方法，其中該複數個薄膜積體電路包含薄膜電晶體。
  16. 如申請專利範圍第3項之半導體裝置製造方法，其中該剝層係由選自Si、W、Ti、Ta、Mo、Cr、Nd、Fe、Ni、Co、Zr、Zn、Ru、Rh、Pd、Os，或Ir的元素、或包含該元素當作其主要成分之合金材料或複合材料所形成之單層。
  17. 如申請專利範圍第3項之半導體裝置製造方法，其中開口部分形成於該欲剝除的層之一部分中的步驟係包含於形成包含該複數個薄膜積體電路之該欲剝除的層於該剝層上之後。
  18. 如申請專利範圍第17項之半導體裝置製造方法，其中該開口部分係藉由蝕刻或雷射剝離而形成。
  19. 如申請專利範圍第3項之半導體裝置製造方法，其中該複數個薄膜積體電路包含天線。
  20. 如申請專利範圍第3項之半導體裝置製造方法，其中該複數個薄膜積體電路包含中央處理單元。
  21. 如申請專利範圍第3項之半導體裝置製造方法，其中該複數個薄膜積體電路包含薄膜電晶體。
  22. 如申請專利範圍第1項之半導體裝置製造方法，其中該施力係藉由設備來實施。
  23. 如申請專利範圍第22項之半導體裝置製造方法，其中該設備係以電力運作。
  24. 如申請專利範圍第2項之半導體裝置製造方法，其中該欲剝除的層係藉由施力而自該基板剝除。
  25. 如申請專利範圍第24項之半導體裝置製造方法，其中該施力係藉由設備來實施。
  26. 如申請專利範圍第25項之半導體裝置製造方法，其中該設備係以電力運作。
  27. 如申請專利範圍第3項之半導體裝置製造方法，其中該欲剝除的層係藉由施力而自該基板剝除。
  28. 如申請專利範圍第27項之半導體裝置製造方法，其中該施力係藉由設備來實施。
  29. 如申請專利範圍第28項之半導體裝置製造方法，其中該設備係以電力運作。
TW095106465A 2005-03-01 2006-02-24 半導體裝置製造方法 TWI413152B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005056308 2005-03-01

Publications (2)

Publication Number Publication Date
TW200644048A TW200644048A (en) 2006-12-16
TWI413152B true TWI413152B (zh) 2013-10-21

Family

ID=36944639

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095106465A TWI413152B (zh) 2005-03-01 2006-02-24 半導體裝置製造方法

Country Status (2)

Country Link
US (2) US9040420B2 (zh)
TW (1) TWI413152B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9735398B2 (en) 2013-08-06 2017-08-15 Semiconductor Energy Laboratory Co., Ltd. Peeling method

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007249175A (ja) * 2006-02-20 2007-09-27 Seiko Epson Corp 電気光学装置の製造方法
TWI450387B (zh) 2006-09-29 2014-08-21 Semiconductor Energy Lab 半導體裝置的製造方法
US8137417B2 (en) * 2006-09-29 2012-03-20 Semiconductor Energy Laboratory Co., Ltd. Peeling apparatus and manufacturing apparatus of semiconductor device
TWI320963B (en) * 2006-12-06 2010-02-21 Princo Corp Method of manufacturing hybrid structure of multi-layer substrates and hybrid structure thereof
DE102009054659A1 (de) * 2009-12-15 2011-06-16 Robert Bosch Gmbh Herstellung eines Bauelements
EP2523209B1 (de) * 2010-04-23 2017-03-08 EV Group GmbH Vorrichtung und Verfahren zum Ablösen eines Produktsubstrats von einem Trägersubstrat
US8617927B1 (en) 2011-11-29 2013-12-31 Hrl Laboratories, Llc Method of mounting electronic chips
EP2842177A4 (en) * 2012-04-23 2015-11-04 Univ Nanyang Tech DEVICE AND METHOD FOR SEPARATING A STACKED ARRANGEMENT
US10079160B1 (en) * 2013-06-21 2018-09-18 Hrl Laboratories, Llc Surface mount package for semiconductor devices with embedded heat spreaders
TWI777433B (zh) 2013-09-06 2022-09-11 日商半導體能源研究所股份有限公司 發光裝置以及發光裝置的製造方法
US9937698B2 (en) 2013-11-06 2018-04-10 Semiconductor Energy Laboratory Co., Ltd. Peeling method and light-emitting device
CN103560101B (zh) * 2013-11-11 2016-05-04 京东方科技集团股份有限公司 一种柔性器件剥离设备
TWI732735B (zh) 2013-12-03 2021-07-11 日商半導體能源研究所股份有限公司 剝離裝置以及疊層體製造裝置
US9229481B2 (en) 2013-12-20 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI695525B (zh) 2014-07-25 2020-06-01 日商半導體能源研究所股份有限公司 剝離方法、發光裝置、模組以及電子裝置
DE102014115799A1 (de) * 2014-10-30 2016-05-04 Osram Opto Semiconductors Gmbh Verfahren zur Ablösung eines Substrats, Vorrichtung zur Durchführung eines solchen Verfahrens und Pumpvorrichtung zum Pumpen von Ätzlösung
US9385083B1 (en) 2015-05-22 2016-07-05 Hrl Laboratories, Llc Wafer-level die to package and die to die interconnects suspended over integrated heat sinks
JP6815096B2 (ja) 2015-05-27 2021-01-20 株式会社半導体エネルギー研究所 剥離装置
CN105047589B (zh) * 2015-07-08 2018-05-29 浙江中纳晶微电子科技有限公司 晶圆解键合装置
US10026672B1 (en) 2015-10-21 2018-07-17 Hrl Laboratories, Llc Recursive metal embedded chip assembly
CN106739424B (zh) 2015-11-20 2020-02-14 财团法人工业技术研究院 取下贴合装置及应用此装置的取下方法与贴合方法
CN106793488B (zh) 2015-11-20 2019-04-30 财团法人工业技术研究院 软性电子装置与软性电子装置制作工艺方法
WO2017115485A1 (ja) * 2015-12-29 2017-07-06 鴻海精密工業股▲ふん▼有限公司 樹脂フィルムの剥離方法、フレキシブル基板を有する電子デバイスの製造方法および有機ｅｌ表示装置の製造方法ならびに樹脂フィルムの剥離装置
US10259207B2 (en) 2016-01-26 2019-04-16 Semiconductor Energy Laboratory Co., Ltd. Method for forming separation starting point and separation method
JP6730879B2 (ja) * 2016-08-18 2020-07-29 株式会社ディスコ 剥離方法及び剥離装置
US10950562B1 (en) 2018-11-30 2021-03-16 Hrl Laboratories, Llc Impedance-matched through-wafer transition using integrated heat-spreader technology

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1145840A (ja) * 1997-03-27 1999-02-16 Canon Inc 複合部材の分離方法、分離された部材、分離装置、半導体基体の作製方法および半導体基体
US20020117256A1 (en) * 1999-08-18 2002-08-29 Mccormack Mark Thomas Methods for fabricating flexible circuit structures
US20030022403A1 (en) * 2001-07-24 2003-01-30 Seiko Epson Corporation Transfer method, method of manufacturing thin film devices, method of manufacturing integrated circuits, circuit board and manufacturing method thereof, electro-optical apparatus and manufacturing method thereof, IC card, and elecronic appliance
US20030047280A1 (en) * 2001-08-22 2003-03-13 Toru Takayama Peeling method and method of manufacturing semiconductor device
JP2004134672A (ja) * 2002-10-11 2004-04-30 Sony Corp 超薄型半導体装置の製造方法および製造装置、並びに超薄型の裏面照射型固体撮像装置の製造方法および製造装置
JP2004179649A (ja) * 2002-11-12 2004-06-24 Sony Corp 超薄型半導体装置の製造方法および製造装置
JP2004282063A (ja) * 2003-02-28 2004-10-07 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
US20050037605A1 (en) * 2001-05-17 2005-02-17 Il-Goo Kim Method of forming metal interconnection layer of semiconductor device

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5629132B1 (en) * 1991-03-28 2000-02-08 Aicello Chemical Method for engraving and/or etching with image-carrying mask and photo-sensitive laminate film for use in making the mask
JP3364081B2 (ja) * 1995-02-16 2003-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5757456A (en) * 1995-03-10 1998-05-26 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating involving peeling circuits from one substrate and mounting on other
JP3406727B2 (ja) 1995-03-10 2003-05-12 株式会社半導体エネルギー研究所 表示装置
US5834327A (en) * 1995-03-18 1998-11-10 Semiconductor Energy Laboratory Co., Ltd. Method for producing display device
CA2225131C (en) * 1996-12-18 2002-01-01 Canon Kabushiki Kaisha Process for producing semiconductor article
US6382292B1 (en) 1997-03-27 2002-05-07 Canon Kabushiki Kaisha Method and apparatus for separating composite member using fluid
SG70141A1 (en) * 1997-12-26 2000-01-25 Canon Kk Sample separating apparatus and method and substrate manufacturing method
JP3499490B2 (ja) * 2000-02-16 2004-02-23 Ｔｄｋ株式会社 薄膜磁気ヘッドの製造方法
JP4884592B2 (ja) 2000-03-15 2012-02-29 株式会社半導体エネルギー研究所 発光装置の作製方法及び表示装置の作製方法
US6808773B2 (en) * 2001-05-24 2004-10-26 Kyodo Printing Co., Ltd. Shielding base member and method of manufacturing the same
US8415208B2 (en) * 2001-07-16 2013-04-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and peeling off method and method of manufacturing semiconductor device
JP4027740B2 (ja) 2001-07-16 2007-12-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
US20030030010A1 (en) * 2001-08-07 2003-02-13 Perel Alexander S. Decaborane vaporizer having improved vapor flow
KR100944886B1 (ko) * 2001-10-30 2010-03-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제조 방법
CN102290422A (zh) 2003-01-15 2011-12-21 株式会社半导体能源研究所 显示装置及其制造方法、剥离方法及发光装置的制造方法
TWI328837B (en) 2003-02-28 2010-08-11 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
US6913985B2 (en) * 2003-06-20 2005-07-05 Oki Data Corporation Method of manufacturing a semiconductor device
US7271076B2 (en) * 2003-12-19 2007-09-18 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film integrated circuit device and manufacturing method of non-contact type thin film integrated circuit device
JP3657596B2 (ja) 2003-12-25 2005-06-08 株式会社半導体エネルギー研究所 半導体集積回路の作製方法
US7485191B2 (en) * 2004-05-21 2009-02-03 Industrial Technology Research Institute Nozzle tip and methods of use

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1145840A (ja) * 1997-03-27 1999-02-16 Canon Inc 複合部材の分離方法、分離された部材、分離装置、半導体基体の作製方法および半導体基体
US20020117256A1 (en) * 1999-08-18 2002-08-29 Mccormack Mark Thomas Methods for fabricating flexible circuit structures
US20050037605A1 (en) * 2001-05-17 2005-02-17 Il-Goo Kim Method of forming metal interconnection layer of semiconductor device
US20030022403A1 (en) * 2001-07-24 2003-01-30 Seiko Epson Corporation Transfer method, method of manufacturing thin film devices, method of manufacturing integrated circuits, circuit board and manufacturing method thereof, electro-optical apparatus and manufacturing method thereof, IC card, and elecronic appliance
US20030047280A1 (en) * 2001-08-22 2003-03-13 Toru Takayama Peeling method and method of manufacturing semiconductor device
JP2003163338A (ja) * 2001-08-22 2003-06-06 Semiconductor Energy Lab Co Ltd 剥離方法および半導体装置の作製方法
JP2004134672A (ja) * 2002-10-11 2004-04-30 Sony Corp 超薄型半導体装置の製造方法および製造装置、並びに超薄型の裏面照射型固体撮像装置の製造方法および製造装置
TW200414485A (en) * 2002-10-11 2004-08-01 Sony Corp Method and apparatus for producing ultra-thin semiconductor chip and method and apparatus for producing ultra-thin back-illuminated solid-state image pickup device
JP2004179649A (ja) * 2002-11-12 2004-06-24 Sony Corp 超薄型半導体装置の製造方法および製造装置
JP2004282063A (ja) * 2003-02-28 2004-10-07 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9735398B2 (en) 2013-08-06 2017-08-15 Semiconductor Energy Laboratory Co., Ltd. Peeling method
US10164219B2 (en) 2013-08-06 2018-12-25 Semiconductor Energy Laboratory Co., Ltd. Peeling method

Also Published As

Publication number Publication date
US10032671B2 (en) 2018-07-24
US20060199382A1 (en) 2006-09-07
TW200644048A (en) 2006-12-16
US20150255348A1 (en) 2015-09-10
US9040420B2 (en) 2015-05-26

Similar Documents

Publication Publication Date Title
TWI413152B (zh) 半導體裝置製造方法
KR101176027B1 (ko) 안테나를 구비한 반도체장치 및 그 제조 방법
JP4954580B2 (ja) 半導体装置及びその作製方法、並びに半導体装置の測定方法
KR101219748B1 (ko) 박막 집적회로 제작방법
JP5063770B2 (ja) 半導体装置の作製方法、及び半導体装置
KR101153470B1 (ko) 박막 집적회로 제작방법 및 소자 기판
KR101223197B1 (ko) 반도체장치 및 그의 제조방법
US20060273319A1 (en) Integrated circuit device and manufacturing method thereof
CN100576480C (zh) 半导体器件的制造方法
KR20070058458A (ko) 반도체장치의 제조방법
KR20140003346A (ko) 반도체 장치의 제조 방법
KR20060135773A (ko) 박막 집적회로의 제조방법 및 소자 기판
KR101105298B1 (ko) 필름 형상 물품 및 그의 제조방법
JP5030388B2 (ja) 薄膜集積回路の作製方法
JP5057703B2 (ja) 半導体装置の作製方法
JP2005252242A (ja) 薄膜集積回路の作製方法、及び素子基板
JP4731919B2 (ja) フィルム状物品
JP5052033B2 (ja) 半導体装置の作製方法
JP5025145B2 (ja) 半導体装置の作製方法
JP5041681B2 (ja) 半導体装置の作製方法
JP5089037B2 (ja) 半導体装置の作製方法
JP2007013131A (ja) 集積回路装置及びその作製方法
JP4841807B2 (ja) 薄膜集積回路及び薄型半導体装置
JP5030470B2 (ja) 半導体装置の作製方法
JP4671681B2 (ja) 半導体装置及びその作製方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees