KR101105298B1 - 필름 형상 물품 및 그의 제조방법 - Google Patents

필름 형상 물품 및 그의 제조방법 Download PDF

Info

Publication number
KR101105298B1
KR101105298B1 KR1020067015596A KR20067015596A KR101105298B1 KR 101105298 B1 KR101105298 B1 KR 101105298B1 KR 1020067015596 A KR1020067015596 A KR 1020067015596A KR 20067015596 A KR20067015596 A KR 20067015596A KR 101105298 B1 KR101105298 B1 KR 101105298B1
Authority
KR
South Korea
Prior art keywords
thin film
antenna
substrate
integrated circuit
idf chip
Prior art date
Application number
KR1020067015596A
Other languages
English (en)
Other versions
KR20070007077A (ko
Inventor
야스유키 아라이
마이 아키바
요헤이 칸노
유코 타치무라
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20070007077A publication Critical patent/KR20070007077A/ko
Application granted granted Critical
Publication of KR101105298B1 publication Critical patent/KR101105298B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Credit Cards Or The Like (AREA)

Abstract

실리콘 웨이퍼로 형성되는 칩은 두껍기 때문에, 이 칩이 표면으로부터 돌출하거나 또는 눈에 보일 수 있을 정도로 커서, 명함 등의 디자인성을 손상시킨다. 따라서, 본 발명은 디자인성을 손상시키지 않는 구성을 가지는 새로운 박막 집적회로를 제공하는 것을 과제로 한다. 상기 과제를 감안하여, 본 발명은 필름 형상 물품에 박막 집적회로를 실장하는 것을 특징으로 한다. 본 발명은 또한, IDF 칩이 0.2 ㎛ 이하의 반도체막을 능동 영역으로서 가지고 있기 때문에, IDF 칩이 실리콘 웨이퍼로 형성되는 칩과 비교하여 박막화될 수 있다. 또한, 그러한 박막 집적회로는 실리콘 웨이퍼로 형성되는 칩과 달리 투광성을 가질 수 있다.
필름 형상 물품, 박막 집적회로, 안테나, IDF 칩, 명함

Description

필름 형상 물품 및 그의 제조방법{Film-like article and method for manufacturing the same}
본 발명은, 정보 입력 수고를 줄이거나 입력 실수를 회피하기 위한 박막 집적회로를 실장한 필름 형상 물품(film-like article) 및 그 필름 형상 물품의 제조방법에 관한 것이다.
근년, 실리콘 웨이퍼로 형성된 칩(chip)을 실장한 상품을 보게 되는 기회가 늘어나고 있다. 실리콘 웨이퍼로 형성된 칩을 사용하여 다양한 정보를 기록하고, 소비자 등에게 제공할 수 있다.
또한, 실리콘 웨이퍼로 형성된 칩은 정보의 입력을 수동으로 행할 필요가 없으므로, 입력 수고를 줄이고 입력 실수를 회피하는 것이 기대되고 있다. 예를 들어, 명함 내용의 정보를 기억하는 메모리 기능이 부가된 비접촉 IC 태그(tag)를 구비한 명함이 제안되어 있다. 이러한 명함에 있어서는, 정보를 발신할 필요가 생겼을 때, 상대방의 전화번호의 판독 실수를 방지하고, 간단한 시스템 구성을 사용하여 다이얼 조작의 실수 없이 정보를 정확하게 발신할 수 있다(일본국 공개특허공고 2002-183693호 공보).
그러나, 상기 공보에서는, 실리콘 웨이퍼로 형성된 칩이 두껍기 때문에, 이 칩이 표면으로부터 돌출되거나 또는 눈에 보일 수 있을 정도로 크기 때문에, 명함의 디자인성을 저하시키는 문제점이 있었다.
따라서, 본 발명은, 실리콘 웨이퍼로 형성되는 칩과 달리, 디자인성을 손상시키지 않는 구성을 가지는 새로운 집적회로, 및 이 집적회로를 실장하는 필름 형상 물품, 예를 들어, 명함, 카드, 간행물을 제공하는 것을 과제로 한다.
상기 과제를 감안하여, 본 발명은, 명함, 카드, 간행물 등의 필름 형상 물품에 박막 집적회로(이하, IDF 칩이라고도 칭함)를 실장하는 것을 특징으로 한다. 본 발명의 다른 특징은, IDF 칩이 능동 영역으로서 0.2 ㎛ 이하, 일반적으로는, 40 nm∼170 nm, 바람직하게는, 50 nm∼150 nm의 반도체막을 가지는 것에 있다. 따라서, 이 IDF 칩은 실리콘 웨이퍼로 형성되는 칩과 비교하여 박막화될 수 있다.
그리고, 본 발명에 따른 IDF 칩은 매우 얇기 때문에, 필름 형상 물품의 부재들 사이에 끼워질 수 있고, 이 물품의 내부에 실장될 수 있다. 그 결과, 필름 형상 물품의 디자인성을 손상시키는 일이 없다.
필름 형상 물품이란, 예를 들어, 명함, 카드, 간행물과 같은 박형의 물품을 가리킨다. 필름 형상 물품의 재료로서는, 폴리프로필렌, 폴리에틸렌, 폴리스틸렌, 폴리카보네이트, 폴리에틸렌 테레프탈레이트(PET), 폴리에틸렌 나프탈레이트(PEN), 폴리에테르 술폰(PES), 폴리메탈크릴레이트, ABS 등의 아크릴계 수지 등의 유기 재료; 크라프트 펄프 등의 화학 펄프; 기계 펄프; 마(麻), 케나프 등의 비목재 원료로부터 얻어진 펄프; 고지(古紙) 펄프, 합성 펄프 등의 종이 재료 등이 사용된다.
또한, 본 발명은, IDF 칩이 실리콘 웨이퍼로 형성된 칩과 달리 투광성을 가지는 것을 특징으로 한다. 따라서, IDF 칩을 필름 형상 물품의 표면에 부착하거나, 그 물품의 오목부 등에 실장할 수도 있다. 이와 같이 IDF 칩을 물품의 표면 등에 실장하여도, IDF 칩은 박형이고 투광성을 가지기 때문에 물품의 디자인성을 손상시키는 일이 없다.
더 바람직하게는, IDF 칩 내에 포함되는 반도체막은 질소를 함유하는 규소막 등의 절연막과 수지 사이에 끼워지도록 형성된다. 명함 등의 필름 형상 물품은 손에 닿을 기회가 많기 때문에, Na 등의 알칼리 금속이 반도체막으로 침입할 우려가 있다. 따라서, 절연막 및/또는 수지로 그 물품을 덮음으로써, 반도체막으로의 Na 등의 알칼리 금속의 침입을 방지할 수 있는 것으로 기대된다.
이하에 본 발명의 구체적인 구성을 나타낸다.
본 발명에 따른 필름 형상 물품은 박막 집적회로를 가지고, 이 박막 집적회로가 필름 형상 물품의 내부에 실장되는 것을 특징으로 한다.
본 발명에 따른 필름 형상 물품은 필름 형상 물품에 기재되는 정보를 기억할 수 있는 박막 집적회로를 가지고, 이 박막 집적회로가 필름 형상 물품의 내부에 실장되는 것을 특징으로 한다.
본 발명에 따른 필름 형상 물품은 필름 형상 물품에 기재되는 정보를 기억할 수 있는 박막 집적회로와, 이 박막 집적회로에 접속되는 안테나를 가지고, 이 박막 집적회로 및 안테나가 필름 형상 물품의 내부에 실장되는 것을 특징으로 한다.
본 발명에 따른 필름 형상 물품은 필름 형상 물품에 기재되는 정보를 기억할 수 있는 박막 집적회로와, 이 박막 집적회로에 접속되는 안테나를 가지고, 이 박막 집적회로가 필름 형상 물품의 내부에 실장되고, 안테나는 필름 형상 물품의 표면에 실장되는 것을 특징으로 한다.
본 발명에 따른 필름 형상 물품에 있어서, 박막 집적회로를 배치하는 위치(X)는, 필름 형상 물품의 두께를 D라 할 때, (1/2)·D - 30 ㎛ < X < (1/2)·D + 30 ㎛를 만족시키도록 설정될 수 있다.
본 발명에 따른 필름 형상 물품은 필름 형상 물품에 기재되는 정보를 기억할 수 있는 박막 집적회로와, 이 박막 집적회로에 접속되는 안테나를 가지고, 이 박막 집적회로 및 안테나가 필름 형상 물품의 표면에 실장되는 것을 특징으로 한다.
본 발명에 따른 필름 형상 물품은 필름 형상 물품에 기재되는 정보를 기억할 수 있는 박막 집적회로와, 이 박막 집적회로에 접속되는 안테나를 가지고, 이 박막 집적회로가 필름 형상 물품의 표면에 실장되고, 안테나는 필름 형상 물품의 내부에 실장되는 것을 특징으로 한다.
본 발명에 따른 필름 형상 물품은 필름 형상 물품에 기재되는 정보를 기억할 수 있는 박막 집적회로롤 가지고, 또한, 오목부를 가지며, 박막 집적회로가 안테나를 구비한 것을 특징으로 한다.
필름 형상 물품에 기재되는 정보란, 필름 형상 물품에 표시되는 정보, 예를 들어, 인자되는 문자, 마크, 기호 등이다. 이들 인자되는 문자, 마크, 기호 등은 색을 가지고 있어도 좋다. 또는, 음(音), 감촉, 요철 형상 등, 오감에 의해 알 수 있는 정보이어도 좋다.
본 발명에 따른 필름 형상 물품에 있어서, 박막 집적회로와 안테나와의 접속 부위에 슬릿 형상의 개구부가 마련되어 있는 것을 특징으로 한다.
본 발명에 따른 필름 형상 물품에 있어서, 박막 집적회로와 안테나가 이방성 도전체, 초음파 접착제, 또는 자외선 경화 수지를 통하여 접속되는 것을 특징으로 한다.
본 발명에 따른 필름 형상 물품에 있어서, 박막 집적회로가 투광성을 가지는 것을 특징으로 한다.
본 발명에 따른 필름 형상 물품에 있어서, 박막 집적회로가 질소를 함유하는 절연막을 가지는 것을 특징으로 한다.
본 발명에 따른 필름 형상 물품에 있어서, 박막 집적회로의 두께가 0.1∼3 ㎛인 것을 특징으로 한다.
본 발명에 따른 필름 형상 물품에 있어서, 박막 집적회로의 면적이 25 ㎟ 이하인 것을 특징으로 한다.
본 발명에 따른 필름 형상 물품에 있어서, 박막 집적회로가 1×1019∼5×1020 원자/㎤의 수소를 함유하는 반도체막을 가지는 것을 특징으로 한다.
본 발명에 따른 필름 형상 물품에 있어서, 반도체막의 두께가 0.2 ㎛ 이하인 것을 특징으로 한다.
본 발명에 따른 필름 형상 물품에 있어서, 반도체막이 소스, 드레인 및 채널 영역을 가지고, 소스, 드레인, 및 채널 영역이 필름 형상 물품을 구부리는 방향에 대하여 수직이 되도록 제공되어 있는 것을 특징으로 한다.
본 발명에 따른 필름 형상 물품에 있어서, 복수의 박막 집적회로가 실장되는 것을 특징으로 한다.
본 발명에 따른 필름 형상 물품에 있어서, 복수의 박막 집적회로가 실장되고, 복수의 박막 집적회로가 안테나와 일체로 된 것을 특징으로 한다.
본 발명에 따른 필름 형상 물품의 제조방법은, 제1 기판 위에 복수의 박막 집적회로를 형성하고, 복수의 박막 집적회로를 제2 기판으로 옮기고, 제2 기판을 절단하여 각각의 박막 집적회로를 잘라내고, 박막 집적회로의 접속 단자에 안테나를 접속하고, 박막 집적회로 및 안테나를 필름 형상 물품의 기재(基材)내에 끼우는 것을 특징으로 한다. 더 바람직하게는, 제2 기판이 없는 상태로 박막 집적회로를 필름 형상 물품의 기재 내에 끼울 수도 있다.
본 발명에 따른 필름 형상 물품의 제조방법은, 제1 기판 위에 복수의 박막 집적회로를 형성하고, 복수의 박막 집적회로를 제2 기판으로 옮기고, 제2 기판을 절단하여 각각의 박막 집적회로를 잘라내고, 박막 집적회로의 접속 단자에 안테나를 접속하고, 박막 집적회로 및 안테나를 필름 형상 물품의 기재의 표면에 실장하는 것을 특징으로 한다. 더 바람직하게는, 제2 기판이 없는 상태로 박막 집적회로를 필름 형상 물품의 기재의 표면에 실장할 수도 있다.
본 발명에 따른 필름 형상 물품의 제조방법은, 제1 기판 위에 복수의 박막 집적회로를 형성하고, 박막 집적회로를 제2 기판으로 옮기고, 제2 기판을 절단하여 각각의 박막 집적회로를 잘라내고, 박막 집적회로의 접속 단자에 안테나를 접속하고, 박막 집적회로 및 안테나를 필름 형상 물품의 기재의 표면의 오목부에 실장하는 것을 특징으로 한다. 더 바람직하게는, 제2 기판이 없는 상태로 박막 집적회로를 필름 형상 물품의 기재의 표면의 오목부에 실장할 수도 있다.
본 발명에 따른 필름 형상 물품의 제조방법은, 제1 기판 위에 복수의 박막 집적회로를 형성하고, 박막 집적회로를 제2 기판으로 옮기고, 제2 기판을 절단하여 각각의 박막 집적회로를 잘라내고, 박막 집적회로를 필름 형상 물품의 기재 내에 끼우고, 그 기재에 형성된 개구부를 통하여 박막 집적회로와 안테나가 접속되도록, 그 기재의 표면에 안테나를 형성하는 것을 특징으로 한다. 더 바람직하게는, 제2 기판이 없는 상태로 박막 집적회로를 필름 형상 물품의 기재 내에 끼울 수도 있다.
본 발명에 따른 필름 형상 물품의 제조방법은, 필름 형상 물품의 기재에 형성된 개구부를 통하여 박막 집적회로와 안테나가 접속되도록 필름 형상 물품의 기재의 표면에 안테나를 형성하고, 제1 기판 위에 복수의 박막 집적회로를 형성하고, 복수의 박막 집적회로를 제2 기판으로 옮기고, 제2 기판을 절단하여 복수의 박막 집적회로를 잘라내는 것을 특징으로 한다.
본 발명에 따른 필름 형상 물품의 제조방법에 있어서, 안테나와 박막 집적회로를 이방성 도전체, 초음파 접착제, 또는 자외선 경화 수지에 의해 접속하는 것을 특징으로 한다.
본 발명에 따른 필름 형상 물품의 제조방법에 있어서, 제2 기판이 폴리에틸렌 테레프탈레이트, 폴리에틸렌 나프탈레이트, 폴리에테르술폰, 또는 아크릴을 함유하는 것을 특징으로 한다.
본 발명에 따른 필름 형상 물품의 제조방법에 있어서, 안테나가 액적(液滴) 토출법, 스퍼터링법, 인쇄법, 도금법, 포토리소그래피법, 및 메탈 마스크를 사용한 증착법으로 이루어진 군에서 선택된 어느 한가지 방법 또는 그들을 조합시킨 방법에 의해 형성되는 것을 특징으로 한다.
본 발명에 따른 IDF 칩은 박형이고 투광성을 가지기 때문에, 필름 형상 물품, 예를 들어, 명함이나 카드에 IDF 칩을 실장하여도 디자인성을 손상시키는 일이 없다. 또한, 본 발명에 따른 IDF 칩은 경량이고 유연성이 풍부하기 때문에, IDF 칩의 내구성이 향상될 수 있다. 이와 같이 IDF 칩은 디자인성을 손상시키지 않고 명함이나 카드 등에 실장될 수 있다.
또한, 이와 같은 IDF 칩의 사용에 의해, 보안성을 높일 수 있다. 물론, 명함이나 카드 등에 IDF 칩을 실장함으로써 정보 관리를 간편하게 할 수 있다. 또한, 수작업으로 입력함으로써 발생하는 실수를 없애고, 단시간에 정보 교환을 행할 수 있다. 이와 같이 IDF 칩의 사용에 의해 명함이나 카드 등의 편리성을 향상시킬 수 있다.
도 1(A)∼도 1(D)는 IDF 칩이 탑재된 명함의 제조공정을 나타내는 도면이다.
도 2(A) 및 도 2(B)는 IDF 칩이 탑재된 명함의 제조공정을 나타내는 도면이다.
도 3은 IDF 칩이 탑재된 명함의 단면도이다.
도 4(A) 및 도 4(B)는 IDF 칩이 탑재된 명함을 나타내는 도면이다.
도 5(A) 및 도 5(B)는 IDF 칩이 탑재된 명함을 나타내는 도면이다.
도 6(A)∼도 6(C)는 IDF 칩이 탑재된 명함을 나타내는 도면이다.
도 7(A)∼도 7(C)는 IDF 칩이 탑재된 명함을 나타내는 도면이다.
도 8(A)∼도 8(C)는 IDF 칩의 제조공정을 나타내는 도면이다.
도 9(A)∼도 9(C)는 안테나의 제조공정을 나타내는 도면이다.
도 10(A) 및 도 10(B)는 IDF 칩이 탑재된 명함을 나타내는 도면이다.
도 11(A)∼도 11(C)는 IDF 칩이 탑재된 명함을 구부린 상태를 나타내는 도면이다.
도 12(A) 및 도 12(B)는 IDF 칩이 탑재된 명함의 사용 양태를 나타내는 도면이다.
이하, 본 발명의 실시형태를 도면을 참조하여 설명한다. 그러나, 본 발명은 이하의 설명에 한정되지 않고, 본 발명의 취지 및 그 범위에서 벗어남이 없이 그 형태 및 상세한 사항을 다양하게 변경할 수 있다는 것은 당업자라면 용이하게 이해할 수 있을 것이다. 따라서, 본 발명이 본 실시형태의 기재 내용에 한정하여 해석되는 것은 아니다. 또한, 실시형태를 설명하기 위한 모든 도면에서, 동일 부분 또는 같은 기능을 가지는 부분에는 동일 부호를 붙이고, 그 반복 설명은 생략한다.
아래의 실시형태의 대부분은 필름 형상 물품으로서 명함을 사용하여 설명하지만, 본 발명이 그것에 한정되는 것은 아니다.
[실시형태 1]
본 실시형태에서는, IDF 칩을 실장한 명함의 구성, 및 IDF 칩을 명함에 실장하는 방법에 대하여 설명한다. 또한, 본 실시형태에서는, 비접촉형 IDF 칩을 명함에 실장하는 경우를 설명한다. 비접촉형 IDF 칩을 무선 칩(radio chip)이라고도 부른다.
도 1(A)에 도시된 바와 같이, IDF 칩(100)과 안테나(101)가 형성된 안테나용 기판(102)을 준비한다. IDF 칩은 유리 기판 위에 형성되고, 그 후의 박리 공정을 거쳐 안테나용 기판(102)으로 옮겨진다. 또는, 박리 공정 후, IDF 칩을 가요성 기판으로 옮긴 후에 안테나용 기판(102)에 실장하여도 좋다. 안테나를 형성하는 공정 및 박리 공정의 상세한 사항에 대해서는 후에 설명한다.
본 실시형태에서는, 안테나가 IDF 칩과는 별도로 형성되지만, IDF 칩과 일체로 형성될 수도 있다. 통신 거리가 수십 cm으로 짧은 경우에는, 안테나가 IDF 칩과 일체로 형성될 수 있다. 일체로 형성하는 경우에 대해서는 후에 설명한다.
IDF 칩은 두께가 0.2 ㎛ 이하인 반도체막을 능동 영역으로서 가지고 있기 때문에, IDF 칩이 실리콘 웨이퍼로부터 형성되는 칩과 비교하여 박막화될 수 있다. 반도체막의 두께를 포함한 전체 두께는 5 ㎛ 이하, 바람직하게는 0.1 ㎛∼3 ㎛로 할 수 있다. 또한, IDF 칩이 상품 자체로 옮겨지거나 가요성 기판으로 옮겨질 수 있기 때문에, 실리콘 웨이퍼로부터 형성되는 칩과 비교하여 경량화될 수 있다. 이와 같은 IDF 칩의 사용에 의해 명함 등의 필름 형상 물품의 디자인성을 손상시키는 일이 없다.
또한, IDF 칩에 포함되는 반도체막은 실리콘 웨이퍼로 형성되는 칩과 달리, 수소를 1×1019∼5×1020 원자/㎤ 함유하는 것이 바람직하다. 수소는 결함을 경감시키는, 즉, 댕글링 결합(dangling bond)을 종단시키는 효과를 가진다. 또한, 수소에 의해 IDF 칩의 유연성이 향상될 수도 있다. 그 결과, IDF 칩을 명함과 같은 유연성이 높은 필름 형상 물품에 실장하는 경우에도, IDF 칩의 손상이 방지될 수 있다. 또는, 수소 대신에 할로겐을 첨가할 수도 있다.
도 1(B)는 도 1(A)의 안테나용 기판(102)의 a-b선을 따라 취한 단면도를 나타낸다. IDF 칩(100)은 안테나용 기판의 한쪽 면(102a)에 제공되어 있고, 안테나(101a, 101b)는 안테나용 기판의 한쪽 면(102a)과 다른 쪽 면(102b)에 각각 제공되어 있다.
도 1(C) 및 도 1(D)는 안테나와 IDF 칩과의 접속 영역의 확대도를 나타낸다.
도 1(C)의 왼쪽 도면은 안테나용 기판(102)상에 제공된 안테나(101a, 101b)들이 교차하는 영역을 나타내고 있다. 교차하는 안테나들 사이에는 단락(短絡)을 피하기 위해 절연물을 개재시킬 필요가 있다. 본 실시형태에서는, 이 절연물로서, 안테나용 기판(102)의 절연성을 이용한다. 따라서, 안테나(101a, 101b)를 안테나용 기판(102)의 양면에 제공하고, 안테나용 기판의 개구부를 통하여 서로 접속하고 있다. 이 개구부는, 예를 들어, 안테나용 기판(102)에 슬릿을 형성함으로써 제공될 수 있다(이하, 그러한 개구부를 슬릿 형상의 개구부라 칭한다). 이 경우, 안테나용 기판의 다른 쪽 면(102b)에 제공된 안테나(101b)의 재료를 밀어내어, 그 안테나(101b)가 한쪽 면(102a)에 제공된 안테나(101a)와 접속되게 한다. 슬릿 형상의 개구부를 제공함으로써, 불필요한 안테나 재료가 밀려나오거나, 불필요한 압력이 걸리는 일이나, 안테나(101a)가 벗겨지는 것이 방지될 수 있다. 또한, 개구부는 슬릿 형상에 한정되는 것은 아니다.
도 1(C)의 오른쪽 도면은 안테나용 기판(102)을 사이에 두고 IDF 칩(100)과 안테나(101b)가 접속되는 영역을 나타낸다. 안테나의 교차 영역과 마찬가지로, 안테나용 기판(102)에 마련된 개구부를 통하여 안테나(101b)의 재료가 밀려나옴으로써, 안테나(101b)가 IDF 칩의 접속 배선에 접속된다. 이 개구부는 안테나가 교차하는 영역과 마찬가지로 슬릿 형상으로 제공될 수도 있다. 이때, 접속을 더욱 용이하게 하기 위해, 접속 단자가 되는 부분(이하, 접속 단자라 칭한다)으로서 도전체 범프(bump)(106)가 제공될 수도 있다.
도 1(D)는 도 1(C)과 다른 수단을 사용한 접속의 예를 나타낸다.
도 1(D)의 왼쪽 도면은 안테나용 기판(102)의 양면에 제공된 안테나들이 교차하는 영역을 나타내고, 도 1(C)의 왼쪽 도면과 마찬가지로, 슬릿 형상의 개구부가 제공되어 있다. 그러나, 안테나(101a)와 안테나(101b)를 접속하는 수단으로서 도전체(107)를 포함하는 이방성 도전체를 사용하고 있는 구성이 다르다.
도 1(D)의 오른쪽 도면은 IDF 칩과 안테나가 접속되는 영역을 나타내고, 도 1(C)의 오른쪽 도면과 마찬가지로, 개구부가 제공되어 있다. 그러나, 안테나와 IDF 칩을 접속하는 수단으로서 도전체(107)를 포함하는 이방성 도전체를 사용하고 있는 구성이 다르다.
이방성 도전체는 접속 영역에 선택적으로 제공될 수도 있고, 또는 안테나용 기판(102)의 전체에 걸쳐 제공될 수도 있다. 이방성 도전체를 전체적으로 제공하는 경우에도, 접속 영역에서 도전체(107)가 압축됨으로써, 접속 영역의 안테나들끼리, 또는 안테나와 IDF 칩이 접속된다. 따라서, 접속할 필요가 없는 안테나들이 단락하는 일은 없다.
본 실시형태에서는, 안테나용 기판의 양면에 안테나를 형성하는 경우에 대하여 설명하였지만, 다르게는, 한쪽 면에 제공된 안테나 위에 절연막을 형성하고, 이 절연막 위에 안테나를 형성하고, 안테나들 사이의 접속을 콘택트 홀을 통하여 행할 수도 있다.
그러한 안테나용 기판을 명함의 기재(基材)(105)내에 끼워, 명함에 IDF 칩을 실장한다.
그 후, 도 2(A)에 도시된 바와 같이, 명함(120)의 표면에 소정의 기재(記載)를 인쇄한다. 이와 같이 하여, IDF 칩이 실장된 명함이 완성된다.
도 2(B)는 도 2(A)의 명함(120)의 c-d선을 따라 취한 단면도를 나타낸다.
이와 같이 IDF 칩을 끼워넣음으로써, 접착 영역, 구체적으로는 접착할 필요가 있는 단부를 3개 변으로 감소시킬 수 있다. 또한, 명함의 강도, 즉, 내구성을 향상시킬 수 있다.
본 실시형태에서는, IDF 칩을 끼워넣어 실장하는 예를 설명하였지만, 2개의 시트(sheet) 형상의 기재 사이에 IDF 칩을 끼워 실장하여도 좋다. 이 경우, 접착할 필요가 있는 단부가 4개 변으로 된다.
또한, 접착 영역은 단부에만 한정되지 않고, 안테나용 기판(102)에 개구부를 마련하여 접착 영역을 증가시켜도 좋다.
또한, 도 3에 도시된 바와 같이, 안테나(101)가 일체로 형성된 IDF 칩(100)을 실장하여도 좋다. IDF 칩은 그의 주변이 명함의 기재(105)로 덮이도록 형성되고, IDF 칩이 명함의 중심부에 배치될 수도 있다. 그 결과, IDF 칩의 기계적 강도가 증가될 수 있다. 구체적으로는, IDF 칩을 끼우는 위치(IDF 칩의 중심) X는, 명함의 두께를 D라 할 때, 바람직하게는 (1/2)·D - 30 ㎛ < X < (1/2)·D + 30 ㎛로 설정될 수 있다. 이 위치 조건은 안테나가 별도로 형성되어 있는 경우에도 만족되는 것이 바람직하다.
이상, 본 실시형태와 같이, IDF 칩을 명함의 기재로 덮는 것, 즉, 명함 내측에 IDF 칩을 실장함으로써, IDF 칩 및 명함의 내구성이 향상될 수 있다.
또한, IDF 칩에 입력되는 정보는 명함의 인자(印字)에 관한 정보, 홈페이지 어드레스 등 회사에 관한 정보, 또는 회사의 광고 등을 포함할 수 있다. 특히, 전화번호나 전자 메일 어드레스 등의 정보를 취급하는 경우, 명함을 받은 사람이 액세스할 때, 그 사람의 메일 어드레스가, 예를 들어, 전자 메일 소프트웨어에 자동적으로 입력될 수도 있다. 그 결과, 수동 조작에 의한 입력 실수가 방지될 수 있다.
본 실시형태에서는, 비접촉형 IDF 칩을 실장하는 예를 설명하였지만, 그 대신, 접촉형 IDF 칩 또는 하이브리드형 IDF 칩을 실장할 수도 있다.
[실시형태 2]
앞에서 설명된 공보에 기재된 바와 같이, 실리콘 웨이퍼로 형성하는 칩은 비 투광성이기 때문에, 명함의 뒷면, 즉, 인자가 없는 면에 칩을 실장하고 있었다. 그러나, 본 발명에 따른 IDF 칩은 투광성을 가지기 때문에, 명함의 표면, 즉, 인자가 있는 면에 실장될 수도 있다. 따라서, 본 실시형태에서는, 상기 실시형태와 달리 명함의 표면에 IDF 칩을 붙이는 경우에 대하여 설명한다.
도 4(A)는 표면에 IDF 칩(100) 및 안테나(101)를 실장한 명함(120)을 나타내고, 도 4(B)는 도 4(A)의 e-f선을 따라 취한 단면도를 나타낸다. 또한, IDF 칩 및 안테나의 구조 및 제조공정에 대해서는 후에 설명한다.
IDF 칩이 투광성을 가지는 한편, 안테나는 금속으로 형성되는 일이 많고, 비투광성이다. 따라서, 안테나는 명함의 단부, 즉, 명함의 주변에 형성될 수 있다. 또한, 투광성을 가지는 금속 재료, 예를 들어, ITO(인듐 주석 산화물), 산화인듐에 2∼20%의 산화아연(ZnO)을 혼합한 IZO(인듐 아연 산화물), 또는 산화인듐에 2∼20%의 산화규소(SiO2)를 혼합한 ITO-SiOx(편의상 ITSO라 칭함)를 사용하여 안테나를 형성할 수 있다면, 안테나가 인자를 방해하지 않는다.
또한, 안테나의 비투광성을 이용하여 명함의 미관을 높일 수도 있다. 즉, 안테나를 장식으로서 명함에 형성할 수도 있다.
이와 같이 IDF 칩을 실장한 후, 명함 전체를 수지(121)로 라미네이트하여, IDF 칩 및 명함의 내구성을 향상시킬 수 있다. 또한, IDF 칩으로의 불순물의 침입이 우려되는 경우에는, 적어도 IDF 칩을 덮도록 수지 등을 형성할 수도 있다.
물론, IDF 칩이나 안테나는 명함의 뒷면, 즉, 인자가 없는 면에 실장될 수도 있다.
본 실시형태에서는, 비접촉형 IDF 칩을 실장하는 경우에 대하여 설명하였지만, 그 대신에, 접촉형 IDF 칩 또는 하이브리드형 IDF 칩을 실장할 수도 있다.
[실시형태 3]
본 실시형태에서는, 상기 실시형태와 달리, 오목부에 IDF 칩을 실장한 명함의 양태에 대하여 설명한다.
도 5(A)는 안테나를 일체로 형성한 IDF 칩(100)을 오목부(122)에 실장한 명함(120)을 나타낸다. 안테나를 일체로 형성한 IDF 칩은 5 mm 평방(25 ㎟) 이하, 바람직하게는, 0.3 mm 평방(0.09 ㎟)∼4 mm 평방(16 ㎟)으로 형성될 수 있기 때문에, 이 IDF 칩은 명함의 장식으로서 제공되는 오목부에 실장될 수 있다. 또한, 도 5(B)는 도 5(A)의 g-h선을 따라 취한 단면도를 나타낸다. 또한, IDF 칩 및 안테나의 구조 및 제조공정에 대해서는 후에 설명한다.
안테나를 일체로 형성한 IDF 칩(100)은 안테나용 기판(102) 위에 형성된 안테나(101)와 IDF 칩(100)이 이방성 도전체(123)의 도전체(107)로 접속된 구조를 가진다. 그리고, 적어도 IDF 칩을 덮도록 수지(125) 등이 제공되어 있다. 수지에 의해, IDF 칩의 내구성이 향상될 수 있고, 실장 시의 파손이 방지되거나, 휴대성이 향상될 수 있다.
이와 같이 오목부를 형성하는 경우에는, 안테나를 일체로 형성한 IDF 칩이 바람직하지만, 상기 실시형태에서와 같이 안테나를 별도로 형성하여도 좋다.
이와 같이 IDF 칩을 실장한 후, 오목부의 평탄성을 높이기 위해 IDF 칩을 수 지(121)로 덮어도 좋다. 수지에 의해, IDF 칩의 내구성이 향상될 수 있고, 불순물의 침입이 방지될 수 있다. 또한, 명함 전체를 덮도록 라미네이트 가공하여, 명함의 내구성을 향상시켜도 좋다.
본 실시형태에서는, 비접촉형 IDF 칩을 실장하는 경우에 대하여 설명하였지만, 그 대신에, 접촉형 IDF 칩 또는 하이브리드형 IDF 칩을 실장할 수도 있다.
[실시형태 4]
본 실시형태에서는, 상기 실시형태와 다른 명함의 양태에 대하여 설명한다.
도 6(A)에 도시된 바와 같이, IDF 칩(100)을 한쪽 기재(105a)와 다른 쪽 기재(105b) 사이에 끼우도록 실장한다. 또한, IDF 칩의 구조 및 제조공정에 대해서는 후에 설명한다.
그 후, 도 6(B)에 도시된 바와 같이, 한쪽 기재(105a)와 다른 쪽 기재(105b)를 접착한다. 여기서, 한쪽 기재에 개구부가 마련되어 있고, 이 개구부를 통하여, IDF 칩의 도전체 범프(106)와 명함 표면에 형성된 안테나(101)를 접속할 수 있다. 안테나는 비투광성을 가지는 일이 많기 때문에, 명함의 단부, 즉, 주변에 안테나를 형성하면 좋다. 또한, 안테나의 구조 및 제조공정에 대해서는 후에 설명한다.
도 6(C)는 명함의 상면도를 나타내고, 도 6(A) 및 도 6(B)는 도 6(C)의 m-n선을 따라 취한 단면도를 나타낸다.
이와 같이 IDF 칩과 안테나를, 예를 들어, 명함의 내부와 표면에 별도로 형성하는 경우, IDF 칩 및 안테나의 실장 위치나 크기의 제약을 없앨 수 있다. 예를 들어, CPU(중앙 연산 처리장치) 등을 가지는 IDF 칩을 실장하는 경우, IDF 칩의 크 기가 커지게 된다. 또한, 안테나를 감는 수를 크게 할 필요도 있다. 안테나를 감는 수는 통신 거리에 의해서도 제한된다. 이와 같은 경우, 명함의 크기에 맞게 안테나와 IDF 칩을 실장하는 것이 어렵게 될 우려가 있다. 그러나, 본 실시형태와 같이 안테나와 IDF 칩의 실장 위치를 구분함으로써, 안테나와 IDF 칩의 실장을 가능하게 할 수 있다.
본 실시형태에서는, 비접촉형 IDF 칩을 실장하는 경우에 대하여 설명하였지만, 그 대신에, 접촉형 IDF 칩 또는 하이브리드형 IDF 칩을 실장할 수도 있다.
[실시형태 5]
본 실시형태에서는, 상기 실시형태와 다른 명함의 양태에 대하여 설명한다.
IDF 칩은 실리콘 웨이퍼로 형성되는 칩과 달리 투광성 기판 위에 형성될 수 있으므로 투광성을 가진다. 따라서, 상기한 바와 같이, 인자 위에 IDF 칩을 실장하여도, IDF 칩이 명함의 인자를 방해하는 일이 없다. 그러나, 안테나는 금속으로 이루어지기 때문에, 투광성을 가지는 것이 어려웠다. 투광성을 가지는 재료도 검토의 여지는 있지만, 저항 등의 문제가 남아 있다. 따라서, 본 실시형태에서는, 안테나를 명함 내부에 실장하고, IDF 칩을 명함 표면에 실장하는 양태를 제안한다.
도 7(A)에 도시된 바와 같이, 상기 실시형태와 마찬가지로, 다른 쪽의 기재(105b) 위에 안테나(101)를 형성한다. 안테나의 구조 및 제조공정에 대해서는 후에 설명한다. 그리고, 도 7(B)에 도시된 바와 같이, 이 안테나를 한쪽 기재(105a)와 다른 쪽 기재(105b) 사이에 끼운다. 여기서, 안테나를 IDF 칩에 접속하는 단자 영역 위에서 한쪽 기재(105a)에 개구부가 제공되어 있고, 안테나가 IDF 칩(100)의 도전체 범프(106)에 접속될 수 있다. IDF 칩의 구조 및 제조공정에 대해서는 후에 설명한다.
도 7(C)는 명함의 상면도를 나타내고, 도 7(A) 및 도 7(B)는 도 7(C)의 o-p선을 따라 취한 단면도를 나타낸다.
이와 같이 투광성을 가지는 IDF 칩만을 명함 표면에 형성하는 경우, IDF 칩의 실장 위치나 크기의 제약을 없앨 수 있다. 또한, 안테나와 IDF 칩을 각기 다른 위치에 형성하기 때문에, 안테나 및 IDF 칩의 실장 위치나 크기의 제약을 없앨 수 있다는 것은 상기 실시형태와 마찬가지이다. 특히, 투광성을 가지는 IDF 칩을 명함 표면에 실장하는 경우, 인자에 영향이 없어 바람직하다.
본 실시형태에서는, 비접촉형 IDF 칩을 실장하는 경우에 대하여 설명하였지만, 그 대신에, 접촉형 IDF 칩 또는 하이브리드형 IDF 칩을 실장할 수도 있다.
[실시형태 6]
본 실시형태에서는, 상기 실시형태와 달리, 복수의 IDF 칩을 실장하는 명함의 양태에 대하여 설명한다.
도 10(A)에 도시된 바와 같이, 명함(120)에 6개의 IDF 칩(100(A), 100(B), 100(C), 100(D), 100(E), 100(F))을 실장한다. 복수의 IDF 칩 중 IDF 칩(100(A))만이 안테나(101)에 접속되고, 다른 IDF 칩은 안테나와 일체로 형성될 수 있다. IDF 칩 및 안테나의 구조 및 제조공정에 대해서는 후에 설명한다.
복수의 IDF 칩을 실장하는 경우, 명함에 입력되는 정보량을 증가시킬 수 있다. 또한, 명함의 부정 사용을 방지할 수 있어, 보안성이 향상될 수 있다.
예를 들어, 각 IDF 칩의 상호 관계(예를 들어, 위치 등)를 사용하여 IDF 칩의 위조를 방지하여, 보안성을 높일 수 있다. 또는, IDF 칩을 랜덤으로 배치함으로써 위조를 방지할 수도 있다.
또한, 각 IDF 칩의 개서될 수 없는 고유 데이터가 서로 일치하지 않는 한, 정보를 개시할 수 없도록 한다. 고유 데이터로서 반도체막이나 절연막에 시리얼 넘버를 각인하거나 마스크 ROM을 제공할 수 있고, 그리하여, 고유 데이터가 개서될 수 없게 된다.
도 10(B)에 도시된 바와 같이, 모든 IDF 칩을 안테나가 일체로 형성된 IDF 칩으로 할 수도 있다.
이상, 복수의 IDF 칩을 실장하는 양태를 설명하였지만, 바코드, 자기 테이프 등의 정보 축적 수단을 사용하여 정보량을 늘리거나, 보안성을 향상시킬 수도 있다.
[실시형태 7]
본 실시형태에서는, 대형 기판으로부터 복수의 IDF 칩을 형성하는 경우에 대하여 도 8(A)∼도 8(C)을 참조하여 설명한다. 이들 도면의 왼쪽 도면은 k-l선을 따라 취한 단면도를 나타낸다.
도 8(A)에 도시된 바와 같이, 절연 표면을 가진 기판(200) 위에, 금속을 함유하는 막(이하, 금속층이라 함)(201)을 형성한다. 금속으로서는, W, Ti, Ta, Mo, Nd, Ni, Co, Zr, Zn, Ru, Rh, Pd, Os, Ir로부터 선택된 원소, 또는 상기 원소들을 주성분으로 하는 합금 재료 또는 화합물 재료가 사용될 수 있고, 그의 단층 또는 이들의 적층을 사용할 수 있다. 이 금속층은, 예를 들어, 금속 타겟을 사용한 스퍼터링법에 의해 형성될 수 있다. 또한, 이 금속층은 10 nm∼200 nm, 바람직하게는 50 nm∼75 nm로 형성될 수 있다.
금속층 대신에, 상기 금속의 질화물(예를 들어, 질화 텅스텐이나 질화 몰리브덴)을 함유하는 막이 사용될 수도 있다. 또한, 금속층 대신에, 상기 금속의 합금(예를 들어, W와 Mo과의 합금: WXMo1-X)을 함유하는 막이 사용될 수도 있다. 이 금속 합금은 성막실 내에서 제1 금속(W) 및 제2 금속(Mo)과 같은 복수의 타겟을 사용하거나, 제1 금속(W)과 제2 금속(Mo)과의 합금의 타겟을 사용한 스퍼터링법에 의해 형성될 수 있다. 또한, 금속층에 질소나 산소를 첨가하여도 좋다. 첨가하는 방법으로서는, 금속층에 질소나 산소를 이온 주입법에 의해 첨가할 수 있다. 또는, 성막실을 질소나 산소 분위기로 하여 스퍼터링법에 의해 금속층을 형성할 수도 있다. 이때, 타겟으로서 금속 질화물이 사용될 수도 있다.
이와 같은 금속층의 사용에 의해, 박리 공정을 제어할 수 있다. 즉, 금속 합금을 사용하는 경우, 합금의 각 금속의 조성비를 제어함으로써 박리 공정을 제어할 수 있다. 구체적으로는, 박리하기 위한 가열 온도의 제어나, 가열 처리의 여부까지도 제어할 수 있다. 그 결과, 프로세스 마진을 넓힐 수 있다.
그 후, 금속층(201) 위에 박리층을 형성한다. 이 박리층은 절연막(202)으로서 규소를 함유하는 산화막을 가지고, 이 산화막은 하지막으로도 기능한다. 박리층은 단층 구조 또는 적층 구조를 가질 수 있다. 적층 구조의 경우, 금속층이나 기판으로부터의 불순물이나 오물의 침입을 방지하기 위해, 질화규소(SiN)막, 산화질화규소(SiON이나 SiNO)막 등의 질소를 함유하는 절연막(203)이 제공될 수도 있다. 질소를 함유하는 절연막도 하지막으로서 기능한다.
규소를 함유하는 산화막으로서는, 산화규소막, 산화질화규소막 등이 스퍼터링법이나 CVD법에 의해 형성될 수도 있다. 규소를 함유하는 산화막의 막 두께는 금속층의 약 2배 이상인 것이 바람직하다. 본 실시형태에서는, 규소 타겟을 사용한 스퍼터링법에 의해 산화규소막을 150 nm∼200 nm의 막 두께로 형성한다.
이 규소를 함유하는 산화막을 형성하는데 있어서는, 금속을 함유하는 산화물(이하, 금속 산화물이라 함)을 금속층(201)의 표면에 형성한다. 이 금속 산화물의 막 두께는 0.1 nm∼1 ㎛, 바람직하게는 0.1 nm∼100 nm, 더 바람직하게는 0.1 nm∼5 nm가 되도록 형성하면 좋다. 이와 같이, 금속 산화물은 매우 얇기 때문에 막으로서 관측되지 않는 경우가 있어, 도면에는 나타내어져 있지 않다. 또한, 금속 산화물로서는, 황산, 염산 또는 질산을 함유하는 수용액, 또는 황산, 염산 또는 질산과 과산화수소 용액을 혼합한 수용액, 또는 오존수로 금속층을 처리함으로써 금속층의 표면에 형성되는 얇은 금속 산화물이 사용될 수도 있다. 또한, 다른 방법으로서는, 산소 분위기 중에서의 플라즈마 처리나, 산소 함유 분위기 중에서의 자외선 조사에 의해 오존을 발생시켜 산화 처리를 행하여도 좋고, 또는 청정 오븐 내에서 200∼350℃ 정도로 가열하여 금속 산화물을 형성하여도 좋다.
그 다음, 질소를 함유하는 절연막(203) 위에 반도체막, 게이트 절연막으로서 기능하는 절연막(이하, 게이트 절연막이라 함)(205), 게이트 전극으로서 기능하는 도전막(이하, 게이트 전극이라 함)(206)을 형성하고, 게이트 전극을 마스크로 하여 반도체막에 불순물 영역(207n, 207p)을 형성하고, 게이트 전극 및 반도체막을 덮도록 절연막(208)을 형성하고, 불순물 영역과 접속하는 배선(210)을 형성하여, n채널형 박막트랜지스터(230n) 및 p채널형 박막트랜지스터(230p)를 완성시킨다. 또한, 그러한 박막트랜지스터들로부터 박막 집적회로를 형성할 수 있다. 절연막(208)으로부터의 수소 확산에 의해, 반도체막의 수소 농도를 1×1019∼5×1020 원자/㎤로 할 수 있다.
반도체막은 비정질 반도체, 비정질 상태와 결정 상태가 혼재한 세미아모르퍼스 반도체(SAS라고도 표기함), 비정질 반도체에서 0.5 nm∼20 nm의 결정립을 관찰할 수 있는 미(微)결정 반도체, 또는 결정성 반도체를 가질 수 있다. 특히, 0.5 nm∼20 nm의 결정립을 관찰할 수 있는 미결정 상태는 마이크로 크리스탈(μc)이라고도 불린다.
본 실시형태에서는, 비정질 반도체막을 형성하고, 가열 처리에 의해 결정화하여 결정성 반도체막을 형성한다. 이 가열 처리에는, 가열로, 레이저 조사, 또는 레이저광 대신에 램프로부터 방사되는 광의 조사(이하, 램프 어닐이라 함), 또는 이들의 조합이 사용될 수 있다.
레이저 조사를 사용하는 경우, 연속 발진형 레이저(CW 레이저)나 펄스 발진형 레이저(펄스 레이저)를 사용할 수 있다. 레이저로서는, Ar 레이저, Kr 레이저, 엑시머 레이저, YAG 레이저, Y2O3 레이저, YVO4 레이저, YLF 레이저, YAlO3 레이저, 유리 레이저, 루비 레이저, 알렉산드라이트 레이저, Ti:사파이어 레이저, 구리 증착 레이저, 금 증착 레이저 중 1종 또는 다수 종의 레이저를 사용할 수 있다. 레이저의 빔 형상은 선 형상으로 하는 것이 바람직하고, 장축의 길이는 200∼350 ㎛으로 하면 좋다. 또한, 레이저 빔은 반도체막에 대하여 θ(0° < θ < 90°)의 입사각을 가질 수도 있다.
또한, 연속 발진형 레이저의 기본파의 레이저광과 연속 발진형 레이저의 고조파의 레이저광을 사용하거나, 또는 연속 발진형 레이저의 기본파의 레이저광과 펄스 발진형 레이저의 고조파의 레이저광을 사용하여 레이저 조사를 행할 수도 있다.
또한, 펄스 발진형 레이저를 사용하는 경우에는, 반도체막이 레이저광에 의해 용융되고 나서 고화될 때까지, 다음 펄스 레이저광을 조사할 수 있는 발진 주파수로 레이저광을 발진시킴으로써, 주사 방향으로 연속적으로 성장한 결정립을 얻을 수 있다. 즉, 펄스 빔의 발진 주기가 반도체막이 용융하고 나서 완전히 고화될 때까지의 시간보다 짧도록, 발진 주파수의 하한을 정한 펄스 빔을 사용하여도 좋다.
실제로 사용할 수 있는 펄스 빔의 발진 주파수는 10 MHz 이상으로서, 통상 사용되고 있는 수십 Hz∼수백 Hz의 주파수대보다 현저하게 높은 주파수대를 사용한다.
또한, 희가스나 질소 등의 불활성 가스의 분위기 중에서 레이저광 조사를 행하도록 하여도 좋다. 이것에 의해, 레이저광 조사에 의해 반도체 표면이 거칠어지는 것을 억제할 수 있고, 계면 준위 밀도의 편차에 의해 발생하는 스레시홀드 값의 편차를 억제할 수 있다.
그 외의 가열 처리로서 가열로를 사용하는 경우에는, 비정질 반도체막을 500∼550℃에서 2∼20시간 가열 처리한다. 이때, 가열 온도가 서서히 고온이 되도록 온도를 500∼550℃의 범위 내에서 다단계로 설정하는 것이 바람직하다. 최초의 저온 가열 처리에 의해 비정질 반도체막으로부터 수소 등이 나오기 때문에, 결정화 시에 막이 거칠어지는 것을 저감할 수 있는 탈수소(dehydrogenation)가 행해질 수 있다. 또한, 결정화를 촉진시키는 금속원소, 예를 들어, Ni을 비정질 반도체막 위에 형성하여 가열 온도를 저감시키는 것이 바람직하다.
그러나, 금속원소를 형성하는 경우, 금속원소가 반도체 소자의 전기 특성에 악영향을 미칠 우려가 있으므로, 이 금속원소를 저감 또는 제거하기 위한 게터링을 실시할 필요가 있다. 예를 들어, 비정질 반도체막을 게터링 싱크(sink)로서 사용하여 금속원소를 포획하도록 금속원소의 게터링을 행하면 좋다.
또는, 피형성면에 직접 결정성 반도체막을 형성하여도 좋다. 이 경우, GeF4 또는 F2 등의 불소계 가스와, SiH4 또는 Si2H6 등의 실란계 가스를 사용하여 열 또는 플라즈마를 이용함으로써 피형성면에 직접 결정성 반도체막을 형성할 수도 있다.
이와 같은 반도체막은 실리콘 웨이퍼로부터 형성되는 칩과 달리, 1×1019∼5×1020 원자/㎤의 수소를 함유하도록 형성될 수 있다는 것은 상술한 바와 같다. 수소는 결함을 경감시키는, 즉, 댕글링 결합을 종단시키는 효과를 가진다. 또한, 수 소에 의해 IDF 칩의 유연성을 높일 수 있다.
또한, 패터닝된 반도체막이 IDF 칩에서 차지하는 면적의 비율을 5∼30%로 함으로써, 굽힘 응력에 의한 박막트랜지스터의 파괴나 벗겨짐을 방지할 수 있다.
여기서, 평탄성을 높이기 위해 층간절연막(209)을 형성할 수도 있다. 층간절연막은 유기 재료나 무기 재료를 사용할 수 있다. 유기 재료로서는, 폴리이미드, 아크릴, 폴리아미드, 폴리이미드 아미드, 벤조시클로부텐 또는 레지스트, 실록산, 또는 폴리실라잔이 사용될 수 있다. 실록산은, 규소(Si)와 산소(O)와의 결합으로 골격 구조가 만들어지고, 치환기로서 적어도 수소를 포함하거나 또는 치환기로서 불소, 알킬기, 방향족 탄화수소 중 적어도 하나를 가지는 폴리머 재료를 출발 원료로 사용하여 형성된다. 또한, 폴리실라잔은, 규소(Si)와 질소(N)의 결합을 가지는 폴리머 재료를 출발 원료로 포함하는 액체 재료를 사용하여 형성된다. 무기 재료로서는, 산화규소 또는 질화규소가 사용될 수 있다.
더 바람직하게는, 층간절연막 및 배선을 덮도록 질소를 함유하는 절연막(211)을 형성한다. 따라서, 박막트랜지스터(230)가 질소를 함유하는 절연막(203, 211)에 의해 덮여진다. 또한, 수지 등에 의해 덮어도 좋다. 그 결과, 불순물의 침입을 방지할 수 있다. 특히, IDF 칩을 손으로 직접 만질 수 있는 상태로 명함 등에 IDF 칩을 실장할 때, Na 등의 알칼리 금속의 침입을 방지할 수 있다.
그 후, 층간절연막 위에 접속 단자로서 도전체 범프(106)를 형성한다. 이 도전체 범프는 안테나와 동일한 방법 또는 재료를 사용하여 형성될 수 있다.
이상과 같이 박막트랜지스터를 형성하는 도중 또는 형성한 후 그리고 금속 산화물을 형성한 후에, 가열 처리를 행하여 금속 산화물을 가열한다. 그 결과, 금속 산화막이 결정성으로 된다. 예를 들어, 금속층으로서 W(텅스텐)를 사용하는 경우, 380∼410℃, 예를 들어, 400℃의 가열 처리에 의해, WO2 또는 WO3의 금속 산화물이 결정화된다. 가열 처리의 가부나 가열 온도는 선택되는 금속층에 따라 결정될 수 있다. 그 결과, 필요에 따라 금속 산화물을 결정화할 수 있고, 박리를 용이하게 행할 수 있다.
또한, 반도체 소자의 제조에 있어서의 가열 처리는 금속 산화물을 결정화하기 위한 가열 처리와 겸용될 수 있다. 예를 들어, 반도체막으로부터의 급격한 수소 방출을 방지하기 위한 탈수소 공정의 가열 처리에 의해 금속 산화물을 결정화할 수 있다. 또한, 결정성 반도체막을 형성하는 경우, 가열로나 레이저 조사에 의해 가열 처리를 행할 수 있다. 그 결과, 제조공정의 수를 저감할 수 있다.
그 다음, 기판(200)을 박리한다. 이때, 지지 기판을 사용하면, 기판을 용이하게 박리할 수 있다. 또한, 기판의 박리를 용이하게 할 수 있게 하는, 밀착성이 저하된 부분을 형성하는 것이 바람직하다. 예를 들어, 기판 또는 지지 기판의 아래 부분을 베어내거나, 또는 대향 기판의 단부면으로부터, 박리가 행해지는 영역에 칼로 흠집을 내거나 한다. 그 결과로서, 결정화된 금속 산화물의 층 내에서, 또는 금속 산화물의 양면의 경계(계면), 즉, 금속 산화물과 금속층과의 계면 또는 금속 산화물과 절연막(202)과의 계면에서 박리가 일어난다.
또한, 박리 수단으로서, 물리적 수단 또는 화학적 수단을 사용할 수도 있다. 물리적 수단으로서는, 기판 및 지지 기판에 응력을 가할 수도 있다. 화학적 수단으로서는, 금속층과는 반응하지만, 다른 영역과는 반응하지 않는 베이스 물질 또는 액체를 사용할 수 있다.
그리고, 도 8(B)에 도시된 바와 같이, 박리층을 가요성 기판(250)으로 옮기고 접착제(251)로 접착한다. 또한, 옮긴다는 것은 하나의 기판 위에 형성된 소자(형성 도중의 소자를 포함)를 다른 기판으로 이동시키는 것을 말한다. 가요성 기판의 재료는 상술한 바와 같다.
또한, 박리층은 IDF 칩을 실장하는 물품으로 직접 옮겨질 수도 있다. 이 경우, 가요성 기판이 없는 상태에서 옮겨질 수 있어, IDF 칩의 박막화 및 경량화에 기여한다.
접착제로서는, 자외선 경화 수지, 구체적으로는, 에폭시 수지계 접착제 또는 수지 첨가제 등의 접착제 또는 양면 테이프 등이 사용될 수 있다.
그러한 칩의 두께의 대부분을 차지하는 유리 기판 등이 박리되고, 박막 가요성 기판으로 옮겨질 수 있는 IDF 칩이 사용되어, 명함이 박막화될 수 있다.
기판을 박리하면, 박막트랜지스터측의 금속 산화물이 완전히 제거되어 있는 경우, 또는 그의 일부 또는 대부분이 박막트랜지스터측에 점재(點在)(잔류)하는 경우가 있다. 금속 산화물이 잔류하는 경우에는, 에칭 등에 의해 제거할 수 있다. 이때, 규소를 함유하는 산화막도 제거할 수 있다. 잔류물 및/또는 산화막을 제거한 후에 기판을 가요성 기판으로 옮기면, 접착성의 향상이 기대될 수 있다.
옮김을 종료한 후, 지지 기판을 박리한다. 박리될 기판을 위한 접착제로는, 박리 가능한 접착제, 예를 들어, 자외선 조사에 의해 제거되는 자외선 박리형 접착제, 열에 의해 제거되는 열 박리형 접착제, 또는 물에 의해 제거되는 수용성 접착제 등의 접착제, 또는 양면 테이프가 사용될 수 있다.
그 후, 대형의 가요성 기판을 절단하여, 각각의 IDF 칩(100)을 잘라낸다.
이어서, 도 8(C)에 도시된 바와 같이, 안테나(101)가 형성된 안테나용 기판(102)에 IDF 칩(100)을 실장한다.
단면도에 나타낸 바와 같이, 안테나용 기판 위에 제공된 안테나(101)와 도전체 범프(106)가 이방성 도전체(123)의 도전체(107)에 의해 접속된다.
상기한 바와 같이, IDF 칩이 형성되고, 소정의 영역에 실장된다.
본 실시형태에서는, 금속층 등을 사용한 박리법을 설명하였지만, 그 외의 박리법을 이용하여 기판(200)을 박리할 수도 있다. 예를 들어, 분리될 층에 레이저를 조사하여 기판(200)을 박리하거나, 또는 에칭에 의해 기판(200)을 제거하거나 할 수도 있다. 또한, 분리될 층의 아래를 베어내어, 분리될 층을 에칭제, 예를 들어, 불소계 에칭제, 또는 ClF3 등의 염소계 에칭제에 의해 박리할 수도 있다.
또는, 박리 및 옮김 없이 각각의 IDF 칩을 형성할 수도 있다. 이 경우, 박막트랜지스터의 가열 처리와, 기판(200)의 내열 온도를 고려할 필요가 있다. 예를 들어, 반도체막에 가열 처리를 행하지 않고 형성될 수 있는 SAS를 사용하는 경우, 내열성이 그다지 높지 않은 가요성 기판을 사용할 수 있다. 가요성 기판은 얇기 때문에, IDF 칩에 바람직하다. 또한, 반도체막에 가열에 의해 결정화된 결정성 반 도체막을 사용하는 경우, 이 가열 처리에 견딜 수 있는 유리 기판을 사용할 필요가 있다. 유리 기판은 가요성 기판과 비교하여 두껍기 때문에, 유리 기판 칩을 박막화하고자 하는 경우에는 유리 기판의 뒷면을 화학적 및 기계적으로 연마하는 처리(대표적으로는 CMP : Chemical-Mechanical Polishing)에 의해 연마하여 깍아낼 수 있다. 또한, 결정성 반도체막을 직접 형성하는 경우에는, 고온에 견디는 석영 기판을 사용할 수 있다. 석영 기판도 CMP법 등에 의해 연마함으로써 박막화될 수 있다.
본 실시형태에서는, 접속 단자가 IDF 칩의 하부에 존재하는 소위 페이스 다운(face-down) 상태로 박막 집적회로를 실장하는 경우에 대하여 설명하였지만, 접속 단자가 IDF 칩의 상부에 존재하는 소위 페이스 업(face-up) 상태로 박막 집적회로를 실장할 수도 있다. 페이스 업 상태인 경우, 집적회로의 접속 단자부의 도전막과 안테나 등의 콘택트에는 와이어 본딩(wire bonding)법이 이용될 수도 있다.
이상, 기판(200) 위에 박막트랜지스터를 형성한 후, 기판(200)을 박리하고, 박막트랜지스터를 옮기는 실시양태를 설명하였다. 가요성 기판에 상당하는, 박막트랜지스터를 가진 기판을 옮기는 대상, 및 옮김의 타이밍과 횟수는 본 실시형태에 한정되는 것은 아니다. 예를 들어, 옮김의 타이밍에 대해서는, 금속 산화물의 형성 후, 가열 직후에 가요성 기판으로 옮김을 행하고, 그 후, 박막트랜지스터를 완성시켜도 좋다. 특히, 반도체막에 SAS를 사용하는 경우, 낮은 가열 온도에서 또는 가열 처리 없이 반도체막을 형성할 수 있기 때문에, 가요성 기판으로의 옮김 후에도 박막트랜지스터를 형성할 수 있다. 또는, 그 옮김은 물품의 표면 이외에 프린 트 기판 등으로 행해질 수도 있다. 예를 들어, 휴대 전화기 등에 IDF 칩을 실장하는 경우, 프린트 기판으로 옮겨질 수 있다. 또한, IDF 칩이 페이스 업 상태로 되는지 또는 페이스 다운 상태로 되는지는 박리 및 옮김의 횟수에 따라 결정될 수 있다.
이와 같이 형성된 IDF 칩은 실리콘 웨이퍼로 형성된 칩과 달리, 0.2 ㎛ 이하의 반도체막을 능동 영역으로서 포함하고 있기 때문에, 유리 기판이나 석영 기판 위에 IDF 칩을 형성하는 경우에도 본 발명의 양호한 효과를 이용할 수 있다. 물론, IDF 칩의 효과를 높이기 위해서는, IDF 칩을 가요성 기판 위에 형성하거나 또는 상기한 바와 같이 옮기는 것이 바람직하다.
또한, IDF 칩은 절연 표면을 가진 기판 위에 제공되거나 또는 절연 표면을 가진 기판을 가지지 않기 때문에, 실리콘 웨이퍼로 형성되는 칩과 비교하여, 전파 흡수의 우려가 없이 고감도로 신호를 수신할 수 있다.
절연 표면을 가진 기판으로서는, 바륨 붕규산 유리나 알루미노 붕규산 유리 등의 유리 기판, 석영 기판, 스테인리스 기판 등이 사용될 수 있다. 또한, 그 외에, 폴리에틸렌 테레프탈레이트(PET), 폴리에틸렌 나프탈레이트(PEN), 폴리에테르술폰(PES)으로 대표되는 플라스틱이나 아크릴 등의 가요성 합성 수지로 된 기판이 사용될 수도 있다.
이와 같은 절연 표면을 가진 기판 위에 IDF 칩을 형성하는 경우, 원형의 실리콘 웨이퍼로부터 칩을 취출하는 실리콘 웨이퍼로 형성된 칩과 비교하여, 모체 기판의 형상에 제한이 없다. 따라서, IDF 칩의 생산성이 향상되고, 대량 생산이 가 능하다. 그 결과, IDF 칩의 비용 삭감이 기대될 수 있다. IDF 칩의 단가가 매우 낮지만, 단가를 더욱 삭감함으로써 매우 큰 이익을 낳을 수 있다.
바람직하게는, 본 발명에 따른 IDF 칩은 가요성 기판 위에 형성된다. 따라서, 이 IDF 칩은 실리콘 웨이퍼로 형성되는 칩보다 높은 가요성을 가지고, 또한, 경량화될 수 있다. 가요성 기판으로는, 폴리에틸렌 테레프탈레이트(PET), 폴리에틸렌 나프탈레이트(PEN), 폴리에테르술폰(PES)으로 대표되는 플라스틱이나 아크릴 등의 가요성 합성 수지로 된 기판이 사용될 수 있다.
이와 같은 매우 박형이고 경량이며 가요성이 높은 IDF 칩은 실리콘 웨이퍼로 형성되는 칩과 비교하여 잘 파손되지 않는다.
더 바람직하게는, 본 발명에 따른 IDF 칩은 절연 표면을 가진 기판과 가요성 기판을 제거한 상태에서 필름 형상 물품에 실장된다. 즉, IDF 칩을 필름 형상 물품으로 직접 옮길 수도 있다. 이 경우, 가요성 기판을 생략할 수 있어, IDF 칩의 박막화 및 경량화에 기여한다. 그 결과, 필름 형상 물품의 디자인성을 손상시키지 않아 바람직하다.
본 실시형태에서는, IDF 칩과 안테나를 별도로 형성하는 경우에 대하여 설명하였지만, IDF 칩과 안테나를 일체로 형성하는 경우에도 박리 및 옮김을 행할 수 있다. 예를 들어, 배선(210)이 형성되는 층에 안테나를 형성하고, 그 상태로 박리 및 옮김을 행할 수도 있다.
본 실시형태에서는, 비접촉형 IDF 칩을 실장하는 경우에 대하여 설명하였지만, 그 대신에, 접촉형 IDF 칩 또는 하이브리드형 IDF 칩을 실장할 수도 있다.
[실시형태 8]
본 실시형태에서는, 안테나의 구성 및 형성방법에 대하여 설명한다.
먼저, 안테나의 형상 및 길이에 대하여 설명한다. 안테나의 형상을 제한하는 안테나의 감는 횟수, 즉, 길이는 통신 거리나 전파의 주파수에 따라 결정된다. 따라서, 안테나의 형상은 직선 형상 또는 감은 형상이 된다. 안테나를 감은 형상으로 하는 것은 길이를 확보하기 위해서이다. 안테나용 기판이나 물품의 표면에 제공되는 감은 형상의 안테나는 중심으로부터 외측으로 향하여 사각형 형상 또는 원 형상으로 감아 제공된다.
안테나의 2개 부분에 접속 단자가 제공되어 있다. 대부분의 접속 단자는 안테나의 각 단부에 제공되지만, 접속 단자는 어디에나 제공될 수도 있고, 각 접속 단자의 배치는 IDF 칩의 접속 단자에 맞추어 결정될 수 있다. 또한, 접속 단자들이 서로 근접하도록 제공될 수도 있고, 또는 떨어져 있도록 제공될 수도 있다.
다음에, 안테나를 형성하는 방법에 대하여 도 9(A)∼도 9(C)를 참조하여 설명한다. 도 9(A)∼도 9(C)는 사각형 형상으로 감긴 안테나를 안테나용 기판 위에 형성하는 경우를 나타낸다. 안테나용 기판에는, 바륨 붕규산 유리나 알루미노 붕규산 유리 등으로 된 유리 기판, 석영 기판, 폴리에틸렌 테레프탈레이트(PET), 폴리에틸렌 나프탈레이트(PEN), 폴리에테르술폰(PES)으로 대표되는 플라스틱이나 아크릴 등의 가요성 합성 수지로 된 기판이 사용될 수 있다. 안테나용 기판의 두께는 얇은 것이 바람직하기 때문에, 필름 형상의 기판이 바람직하다.
도 9(A)에 도시된 바와 같이, 안테나용 기판(102)의 한쪽 면(102a)에 액적 토출법에 의해 안테나를 형성한다. 액적 토출법은, 도전막이나 절연막 등의 재료를 함유하는 조성물의 액적(도트(dot)라고도 표기함)을 선택적으로 토출(분출)하는 방법이다. 예를 들어, 액적 토출법은 잉크젯법이라고도 불린다. 액적 토출법 이외에, 스퍼터링법, 인쇄법, 도금법, 포토리소그래피법, 또는 메탈 마스크를 사용한 증착법 중 어느 하나 또는 그들을 조합시킨 방법을 사용하여 안테나를 형성할 수도 있다. 예를 들어, 스퍼터링법, 액적 토출법, 인쇄법, 포토리소그래피법, 또는 증착법 중 어느 한 방법에 의해 제1 안테나를 형성하고, 도금법에 의해 제1 안테나를 덮도록 제2 안테나를 형성하여, 적층형 안테나를 형성할 수도 있다. 특히, 액적 토출법 또는 인쇄법에 의해 안테나를 형성하는 경우, 도전막을 패터닝할 필요가 없기 때문에, 제조공정의 수를 저감할 수 있다.
안테나 재료로서는, Ag(은), Al(알루미늄), Au(금), Cu(구리), Pt(백금) 등의 도전성 재료를 사용할 수 있다. 비교적 저항이 높은 Al이나 Au을 사용하는 경우, 배선 저항이 우려된다. 그러나, 안테나를 두껍게 하거나, 안테나 형성 면적이 넓은 경우에는, 안테나의 폭을 넓게 함으로써, 배선 저항을 저감할 수 있다. 또는, Cu와 같이 확산이 우려되는 도전성 재료를 사용하는 경우에는, 안테나 형성면, 또는 Cu의 주변을 덮도록, 보호막으로서 기능하는 절연막을 형성하면 좋다.
본 실시형태에서는, 용매로서의 테트라데칸에 혼입된 Ag을 노즐(260)로부터 토출하여 안테나를 형성한다. 이때, Ag의 밀착성을 높이기 위해, 산화티탄(TiOx)으로 이루어지는 하지막을 형성하여도 좋다.
더 바람직하게는, 형성된 안테나에 압력을 가하여, 평탄성을 향상시킬 수 있 다. 그 결과, 안테나를 박막화할 수 있다. 가압 수단에 더하여, 가열 수단이 제공될 수도 있고, 이 경우, 가압 처리와 가열 처리를 동시에 행할 수 있다. 특히, 액적 토출법을 사용하는 경우에, 용매를 제거하기 위해 가열 처리를 할 필요가 있을 때는, 이 가열 처리를 상기 가열 처리와 겸할 수 있다.
또한, 안테나용 기판에 홈을 형성하고, 이 홈에 안테나를 형성할 수도 있다. 홈 내에 안테나를 형성할 수 있기 때문에, 안테나용 기판 및 안테나를 박막화할 수 있다.
이어서, 도 9(B)에 도시된 바와 같이, 안테나 기판의 다른 쪽 면(102b)에, 액적 토출법에 의해 안테나의 나머지 부분을 형성한다. 이와 같이 다른 쪽 면에 안테나를 마련하는 것은, 안테나가 감겨 형성되기 때문에 안테나들이 단락하지 않도록 절연물을 사이에 둘 필요가 있기 때문이다. 따라서, 절연물에 제공된 개구부를 통하여 안테나의 일부를 형성할 수 있다.
본 실시형태에서는, 안테나용 기판에 개구부(262)를 형성하고, 이 개구부를 통하여 안테나들을 서로 접속하고 있다. 또한, 다른 쪽 면에 형성된 안테나와 IDF 칩을 접속하기 위한 개구부가 안테나용 기판 위에 형성된다.
다음에, 도 9(C)에 도시된 바와 같이, 안테나(101)와 IDF 칩(100)을 접속하기 위해, 안테나의 접속 단자와 IDF 칩의 접속 단자를 접속한다.
도 9(C)의 오른쪽 도면의, 안테나용 기판(102)의 i-j선을 따라 취한 단면도를 참조하여 상세하게 설명한다. 다른 쪽 면에 형성된 안테나의 접속 단자가 마련된 영역에서, 안테나용 기판에는 개구부(262)가 마련되어 있다. 그리고, 이 개구 부와 한쪽 면에 제공된 안테나의 접속 단자를 덮도록 IDF 칩(100)을 실장한다.
여기서, IDF 칩의 접속 단자, 즉, 도전체 범프(106)와 안테나(101a, 101b)의 접속 단자는 이방성 도전체(123)에 의해 접속된다. 이방성 도전체는 도전체(107)가 분산되어 있는 수지로서, 접착 기능도 가지고 있다. 접속 단자가 제공된 영역에서, 이 도전체는 접속 단자의 두께로 인하여 압착되어 콘택트를 이룬다. 그 외의 영역에서는, 이 도전체가 충분한 간격을 가지고 있기 때문에 도통(導通)하지 않는다.
또한, 개구부(262)에는 도전성인 도전체가 충전되어 있다. 또는, 이 개구부 내에 안테나 재료가 충전될 수도 있다. 이 경우, 다른 쪽 면에 안테나를 형성할 때, 개구부 내에 안테나 재료를 충전할 수 있다.
도시하지 않았지만, IDF 칩을 보호하기 위해 수지나 질소를 함유하는 절연물로 덮어도 좋다. 또한, 이 절연막에 의해, IDF 칩의 박막트랜지스터로의 불순물의 침입을 방지할 수 있다.
본 실시형태에서는, 접속 단자가 IDF 칩의 하부에 존재하는 소위 페이스 다운 상태로 이방성 도전체를 사용하여 IDF 칩을 실장하는 경우를 설명하였지만, 접속 수단으로서 와이어 본딩법을 사용할 수도 있다. 와이어 본딩법은, IDF 칩의 접속 단자가 IDF 칩의 상부에 존재하는 소위 페이스 업 상태로 실장하는 경우에도 적합하다.
본 실시형태를 설명하기 위한 도면들에서는, 이해하기 쉽도록 IDF 칩이나 안테나용 기판을 두껍게 나타내었지만, 실제로는 매우 얇은 형상으로 되어 있다.
[실시형태 9]
IDF 칩은 실리콘 웨이퍼로부터 형성된 칩과 비교하여, 어느 정도의 면적을 가지고, 또한, 가요성이 높기 때문에, 굽힘 응력에 의한 파괴를 고려할 필요가 있다. 따라서, 본 실시형태에서는, IDF 칩을 실장한 명함을 굽힌 상태에 대하여 설명한다.
도 11(A)는 화살표(280)의 방향으로 구부린 상태의 명함(120)을 나타내고 있다. 일반적으로, 박막 물품은 쉽게 구부러지거나 또는 길이방향으로 쉽게 구부리러질 수 있으므로, 본 실시형태에서는 길이방향으로 굽히는 경우를 설명한다.
그러한 상태의 IDF 칩(100)이 도 11(B)에 도시되어 있다. IDF 칩은 복수의 박막트랜지스터(230)를 가지고 있고, 이들 박막트랜지스터는 캐리어 이동 방향(281)과 화살표 방향(구부리는 방향)(280)이 수직이 되도록 배치된다. 즉, 각 박막트랜지스터의 소스 영역(230(s)), 채널 형성 영역(230(c)), 드레인 영역(230(d))을, 구부리는 방향(280)에 대하여 수직이 되도록 배열한다. 그 결과, 굽힘 응력에 의한 박막트랜지스터의 파괴나 벗겨짐이 방지될 수 있다.
또한, 반도체막으로서 레이저 조사를 사용한 결정성 반도체막을 사용하는 경우, 레이저 주사 방향(283)도 구부리는 방향(280)에 대하여 수직이 되도록 설정한다. 예를 들어, 도 11(C)에 도시된 바와 같이, 전면(全面)을 결정화하도록 레이저 조사 영역(스폿)(282)을 이동시키는 경우, 레이저 주사 방향(283)을 구부리는 방향(280)에 대하여 수직이 되도록 한다.
그러한 방향으로 IDF 칩을 구부림으로써, IDF 칩, 특히, 박막트랜지스터를 파괴하는 일이 없고, 또한, 캐리어 이동 방향에 존재하는 결정립계를 극력 감소시킬 수 있다. 그 결과, 박막트랜지스터의 전기 특성, 특히, 이동도가 향상될 수 있다.
또한, 패터닝된 반도체막이 IDF 칩에서 차지하는 면적의 비율을 5∼30%로 함으로써, 굽힘 응력에 의한 박막트랜지스터의 파괴나 벗겨짐이 방지될 수 있다.
본 실시형태에서는, 비접촉형 IDF 칩을 실장하는 경우에 대하여 설명하였지만, 그 대신에, 접촉형 IDF 칩 또는 하이브리드형 IDF 칩을 실장할 수도 있다.
[실시형태 10]
그러한 IDF 칩을 실장한 명함의 사용 양태에 대하여 설명한다.
도 12(A)는 IDF 칩(100)을 실장한 명함(120)과, 리더/라이터(reader/writer)(301)와, 퍼스널 컴퓨터(302) 등에서의 정보 흐름을 나타낸다. IDF 칩 내의 정보, 특히, 전자 메일 어드레스를 리더/라이터를 통하여 퍼스널 컴퓨터에 입력할 수 있고, 표시부(302a)에서 그 정보를 확인할 수 있다. 이때, 전자 메일 소프트웨어를 기동한 상태라면, 바로 전자 메일을 송신할 수 있다.
또한, 명함 관리 소프트웨어를 기동한 상태에서, IDF 칩 내의 정보를 리더/라이터를 통하여 입력할 수 있다. 그리하여, 종래에 많은 시간을 필요로 하였던 명함 관리를 간편하게 할 수 있다.
또한, 회사의 선전 정보, 예를 들어, 홈페이지 어드레스를 퍼스널 컴퓨터에 입력할 수도 있다. 이때, 인터넷용 소프트웨어를 기동한 상태로 한다.
또한, 퍼스널 컴퓨터 대신에, 전화기(303)를 사용하여도 좋다. 이 경우, 명함(120)에 기록된 전화번호를 리더/라이터(301)를 통하여 전화기(303)에 입력할 수 있고, 그 전화번호를 표시부(303a)에서 확인할 수 있다.
또한, 퍼스널 컴퓨터(302)와 전화기(303) 모두를 리더/라이터(301)에 접속할 수도 있다.
또한, 리더/라이터의 기능을 가진 휴대형 전자 기기, 대표적으로는, 휴대 전화기(304)나 PDA에 의해, 명함의 정보를 판독할 수 있다. 예를 들어, 휴대 전화기(304)의 안테나(304b)로서 기능하는 코일이 리더/라이터의 안테나를 겸하도록 설계된다. 명함에 기록된 전화번호 및 전자 메일 어드레스를 휴대 전화기에 입력할 수 있고, 그 정보를 표시부(304a)에서 확인할 수 있다.
IDF 칩에 기록된 정보를 판독함으로써, 수작업으로 명함 정보를 입력하는 경우에 비하여, 입력 실수를 방지할 수 있다. 따라서, 다량의 명함을 간편하게 관리할 수 있다.
도 12(B)는 IDF 칩 및 리더/라이터의 회로 구성을 나타낸다.
먼저, IDF 칩(100)은 안테나 코일(401), 커패시터(402), 복조 회로(403), 변조 회로(404), 정류 회로(405), 마이크로프로세서(406), 메모리(407), 및 부하를 안테나 코일(401)에 주기 위한 스위치(408)를 포함하고 있다. 이들 회로 및 마이크로프로세서는 박막 집적회로로 형성될 수 있다. 또한, 메모리(407)의 수는 하나에 한정되지 않고, 복수의 메모리가 사용될 수도 있다.
리더/라이터(410)는 안테나 코일(411), 변조 회로(412), 발진 수단(413)을 가지고, 이들에 의해 송신 신호를 작성할 수 있다. 또한, 리더/라이터(410)는 수신 신호를 검파하고, 증폭하여 복조하는 검파 복조 회로(414)도 가지고 있다. IDF 칩으로부터 수신되는 신호는 매우 약하기 때문에, 이 수신 신호가 필터 등에 의해 분리 및 증폭되는 것이 바람직하다. 그리고, 이 수신 신호는 게이트 ASIC(application-specific integrated circuit: 주문형 반도체)(415)로 보내진다.
게이트 ASIC에 입력된 데이터는 마이크로프로세서(416)로 보내져 처리된다. 그리고, 필요에 따라, 마이크로프로세서(416)와 메모리(417) 사이에서 상호 신호 교환이 행해져, 소정의 연산 처리를 달성한다. 메모리(417)에는, 마이크로프로세서(416)에서 사용되는 프로그램, 데이터 등이 기억되어 있다. 또한, 메모리는 연산 처리 시의 작업 영역으로도 사용될 수 있다. 그 후, 마이크로프로세서와 신호 인터페이스(419) 사이에서의 신호 전송이 행해질 수 있다. 또한, 그러한 상호 신호 교환을 위한 전원(418)이 제공되어 있다.
그러한 마이크로프로세서(416), 메모리(417), 및 신호 인터페이스(419)는 퍼스널 컴퓨터나 전화기 자체에 제공될 수 있다.
또한, 리더/라이터의 기능을 겸하는 휴대 전화기와 같은 전자 기기는 안테나 코일(411), 변조 회로(412), 발진 수단(413), 검파 복조 회로(414), 게이트 ASIC(415), 마이크로프로세서(416), 메모리(417), 전원(418), 및 신호 인터페이스(419)를 가지고 있다.
물론, 상기 회로 등을 퍼스널 컴퓨터나 전화기에 형성하여, 리더/라이터의 기능을 제공하도록 하는 것도 가능하다.
게이트 ASIC(415)로부터 변조 회로(412)를 통하여 전파로서 보내온 신호는 안테나 코일(401)에서 전자 유도에 의해 AC 전기 신호로 변환된다. 이 AC 전기 신호는 복조 회로(403)에서 복조되고, 마이크로프로세서(406)로 송신된다. 또한, 정 류 회로(405)에서 AC 전기 신호를 사용하여 전원 전압이 생성되고, 마이크로프로세서(406)에 공급된다.
마이크로프로세서(406)에서는, 입력된 신호에 따라 각종 연산 처리를 행한다. 메모리(407)는 마이크로프로세서(406)에서 사용되는 프로그램, 데이터 등을 기억할 뿐만 아니라, 연산 처리 시의 작업 영역으로도 사용될 수 있다. 그리고, 마이크로프로세서(406)로부터 변조 회로(404)로 보내진 신호는 AC 전기 신호로 변조된다. 스위치(408)는 변조 회로(404)로부터의 AC 전기 신호에 따라 안테나 코일(401)에 부하를 가할 수 있다. 리더/라이터는 안테나 코일(401)에 부가된 부하를 전파로 받음으로써, 결과적으로 마이크로프로세서(406)로부터의 신호를 판독한다.
또한, 도 12(B)에 도시된 IDF 칩 및 리더/라이터의 회로 구성은 일 예일 뿐이고, 본 발명이 이것에 한정되는 것은 아니다. 신호의 전송 방식은 본 실시형태에서 나타내는 전자(電磁) 유도 방식에 한정되지 않고, 전자 결합 방식, 마이크로파 방식이나 그 외의 전송 방식도 사용될 수 있다. 또한, 본 발명의 IDF 칩은 GPS와 같은 기능을 가질 수도 있다.
[실시형태 11]
본 실시형태에서는, IDF 칩을 실장한 간행물, 예를 들어, 신문의 사용 양태에 대하여 설명한다.
신문의 정보가 기재된 IDF 칩을 신문의 일부에 실장한다. 이 IDF 칩 내의 정보를 휴대형 전자 기기, 예를 들어, 휴대 전화기에 입력한다. 이때, 전용의 리 더/라이터를 사용하여 정보를 입력할 수도 있고, 또는 상술한 바와 같이 휴대 전화기가 가지는 리더/라이터 기능에 의해 정보를 입력할 수도 있다.
이와 같이, 휴대형 전자 기기에 정보를 입력함으로써, 전철 등의 좁은 장소에서 신문지를 펼치지 않고, 표시부로 신문의 정보를 읽을 수 있다. 신문 이외에도, 예를 들어, 소설이나 잡지 등의 정보를 휴대형 전자 기기에 입력할 수도 있다.
간행물에 IDF 칩을 실장하는 경우에도, IDF 칩은 박형 및 경량이고, 잘 파손되지 않고, 투광성을 가지는 등의 효과를 가질 수 있다. 따라서, IDF 칩의 내구성이 향상될 수 있고, 간행물의 디지인성을 손상시키는 일이 없다.
이상과 같이, 간행물 등에 IDF 칩을 실장함으로써, 기재 내용의 정보를 쉽게 전자화될 수 있고, 고부가가치화 및 고기능화를 달성할 수 있다.
이와 같이, IDF 칩은 다양한 사용 양태로 사용될 수 있다.

Claims (48)

  1. 제1 부분과 제2 부분을 가진 기재(基材)와,
    필름 형상 물품에 기재되는 정보를 기억할 수 있는 박막 집적회로와,
    상기 박막 집적회로에 접속되는 안테나를 포함하고,
    상기 박막 집적회로와 상기 안테나는 상기 제1 부분과 상기 제2 부분 사이에 끼워진, 필름 형상 물품.
  2. 제1 부분과 제2 부분을 가진 기재와,
    필름 형상 물품에 기재되는 정보를 기억할 수 있는 박막 집적회로와,
    상기 박막 집적회로에 접속되는 안테나를 포함하고,
    상기 박막 집적회로는 상기 제1 부분과 상기 제2 부분 사이에 끼워지고,
    상기 안테나는 상기 기재의 표면에 실장되는, 필름 형상 물품.
  3. 삭제
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 박막 집적회로를 배치하는 위치(X)는, 필름 형상 물품의 두께를 D라 할 때, (1/2)·D - 30 ㎛ < X < (1/2)·D + 30 ㎛를 만족시키도록 설정되는, 필름 형상 물품.
  5. 제1 기재와,
    제2 기재와,
    필름 형상 물품에 기재되는 정보를 기억할 수 있는 박막 집적회로와,
    상기 박막 집적회로에 접속되는 안테나를 포함하고,
    상기 박막 집적회로와 상기 안테나는 상기 제1 기재와 상기 제2 기재 사이에 끼워진, 필름 형상 물품.
  6. 제1 기재와,
    제2 기재와,
    필름 형상 물품에 기재되는 정보를 기억할 수 있는 박막 집적회로와,
    상기 박막 집적회로에 접속되는 안테나를 포함하고,
    상기 박막 집적회로는 상기 제1 기재와 상기 제2 기재 사이에 끼워지고,
    상기 안테나는 상기 제2 기재의 표면에 실장되는, 필름 형상 물품.
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 제 1 항, 제 2 항, 제 5 항, 제 6 항 중 어느 한 항에 있어서,
    상기 박막 집적회로와 상기 안테나와의 접속 부위에 슬릿 형상의 개구부가 제공되어 있는, 필름 형상 물품.
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 제 1 항, 제 2 항, 제 5 항, 제 6 항 중 어느 한 항에 있어서,
    상기 박막 집적회로가 투광성을 가지는, 필름 형상 물품.
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 제 1 항, 제 2 항, 제 5 항, 제 6 항 중 어느 한 항에 있어서,
    상기 박막 집적회로가, 질소를 함유하는 절연막을 가지는, 필름 형상 물품.
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 제 1 항, 제 2 항, 제 5 항, 제 6 항 중 어느 한 항에 있어서,
    상기 박막 집적회로의 두께가 0.1 ㎛∼3 ㎛인, 필름 형상 물품.
  28. 삭제
  29. 삭제
  30. 삭제
  31. 삭제
  32. 제 1 항, 제 2 항, 제 5 항, 제 6 항 중 어느 한 항에 있어서,
    상기 박막 집적회로가, 1×1019∼5×1020 원자/㎤의 수소를 함유하는 반도체막을 가지는, 필름 형상 물품.
  33. 제 32 항에 있어서,
    상기 반도체막이 소스, 드레인 및 채널 영역을 포함하고,
    상기 소스, 드레인, 및 채널 영역은 상기 필름 형상 물품을 구부리는 방향에 대하여 수직이 되도록 제공되어 있는, 필름 형상 물품.
  34. 삭제
  35. 삭제
  36. 삭제
  37. 삭제
  38. 제 1 항, 제 2 항, 제 5 항, 제 6 항 중 어느 한 항에 있어서,
    상기 필름 형상 물품이 복수의 박막 집적회로를 포함하고,
    상기 복수의 박막 집적회로에 안테나가 일체로 형성된, 필름 형상 물품.
  39. 삭제
  40. 삭제
  41. 삭제
  42. 삭제
  43. 제 1 항, 제 2 항, 제 5 항, 제 6 항 중 어느 한 항에 있어서,
    상기 필름 형상 물품이 명함인, 필름 형상 물품.
  44. 제1 기판 위에 복수의 박막 집적회로를 형성하는 공정,
    상기 복수의 박막 집적회로를 제2 기판으로 옮기는 공정,
    상기 제2 기판을 절단하여 복수의 각각의 박막 집적회로로 잘라내는 공정,
    상기 박막 집적회로의 접속 단자에 안테나를 접속하는 공정, 및
    상기 박막 집적회로와 상기 안테나가 제1 부분과 제2 부분 사이에 끼워지도록 상기 제1 부분과 상기 제2 부분을 가진 기재 내에 상기 박막 집적회로 및 상기 안테나를 끼우는 공정을 포함하는, 필름 형상 물품의 제조방법.
  45. 삭제
  46. 삭제
  47. 제1 기판 위에 복수의 박막 집적회로를 형성하는 공정,
    상기 복수의 박막 집적회로를 제2 기판으로 옮기는 공정,
    상기 제2 기판을 절단하여 복수의 각각의 박막 집적회로로 잘라내는 공정,
    상기 박막 집적회로가 제1 부분과 제2 부분 사이에 끼워지도록 상기 제1 부분과 상기 제2 부분을 가진 필름 형상의 기재 내에 상기 박막 집적회로를 끼우는 공정, 및
    상기 필름 형상 물품의 기재에 형성된 개구부를 통하여 상기 박막 집적회로와 안테나가 접속되도록 상기 필름 형상 물품의 기재의 표면에 상기 안테나를 형성하는 공정을 포함하는, 필름 형상 물품의 제조방법.
  48. 삭제
KR1020067015596A 2004-01-23 2005-01-20 필름 형상 물품 및 그의 제조방법 KR101105298B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004015537 2004-01-23
JPJP-P-2004-00015537 2004-01-23
PCT/JP2005/001040 WO2005071607A1 (en) 2004-01-23 2005-01-20 Film-like article and method for manufacturing the same

Publications (2)

Publication Number Publication Date
KR20070007077A KR20070007077A (ko) 2007-01-12
KR101105298B1 true KR101105298B1 (ko) 2012-01-17

Family

ID=34805459

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067015596A KR101105298B1 (ko) 2004-01-23 2005-01-20 필름 형상 물품 및 그의 제조방법

Country Status (4)

Country Link
US (1) US8305213B2 (ko)
KR (1) KR101105298B1 (ko)
CN (2) CN101916764A (ko)
WO (1) WO2005071607A1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1910600B (zh) 2004-01-23 2011-12-14 株式会社半导体能源研究所 Id标记、id卡和id标签
US7688272B2 (en) * 2005-05-30 2010-03-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP4910690B2 (ja) * 2006-06-12 2012-04-04 ブラザー工業株式会社 タグテープロール
US7839352B2 (en) * 2007-08-29 2010-11-23 Checkpoint Systems, Inc. Wash destructible resonant tag
CA2652063C (en) * 2009-01-30 2016-03-08 3M Innovative Properties Company Tape comprising recycled paper
CN102254435B (zh) * 2011-07-01 2013-01-09 广州市华标科技发展有限公司 一种基于薄型纸质电子年检标签的车辆稽查方法
ITUD20130063A1 (it) * 2013-05-09 2014-11-10 Rotas Italia S R L Apparato e procedimento per la realizzazione di biglietti da visita
CN104793152B (zh) * 2014-01-16 2019-02-15 北京嘉岳同乐极电子有限公司 一种高灵敏芯片传感器
WO2015113184A1 (zh) * 2014-01-29 2015-08-06 北京嘉岳同乐极电子有限公司 高灵敏磁传感器及其制作方法
CN104979629B (zh) * 2015-07-09 2017-12-22 嘉善金昌电子有限公司 选择性激光熔化slm天线制造方法及其制造得到的天线
WO2017173375A1 (en) * 2016-03-31 2017-10-05 Ditto Jonathan Systems and methods for facilitating transactions

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001044445A (ja) * 1995-02-16 2001-02-16 Semiconductor Energy Lab Co Ltd 薄膜集積回路の作製方法
JP2002183693A (ja) * 2000-12-14 2002-06-28 Dainippon Printing Co Ltd 非接触ｉｃタグ付き名刺およびそれを用いた情報自動発信システム
US20020127423A1 (en) * 1999-07-07 2002-09-12 Georges Kayanakis Contactless access ticket and method for making same

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62248692A (ja) 1986-04-23 1987-10-29 日立マイクロコンピユ−タエンジニアリング株式会社 カ−ド状半導体装置
JPH0664379A (ja) 1992-08-12 1994-03-08 Oki Electric Ind Co Ltd Ｉｃカードおよびその製造方法
JPH07202147A (ja) 1993-12-28 1995-08-04 Canon Inc 半導体装置
FR2743649B1 (fr) 1996-01-17 1998-04-03 Gemplus Card Int Module electronique sans contact, carte etiquette electronique l'incorporant, et leurs procedes de fabrication
FR2747812B1 (fr) 1996-04-23 1998-05-22 Solaic Sa Carte a circuit integre sans contact avec antenne en polymere conducteur
US6222452B1 (en) * 1996-12-16 2001-04-24 Confidence International Ab Electronic identification tag
JP4042182B2 (ja) 1997-07-03 2008-02-06 セイコーエプソン株式会社 Ｉｃカードの製造方法及び薄膜集積回路装置の製造方法
JP3392325B2 (ja) 1997-08-29 2003-03-31 シャープ株式会社 液晶表示装置
JP2000132657A (ja) 1998-10-28 2000-05-12 Dainippon Printing Co Ltd Ｉｃカードおよびその製造方法
FR2786902B1 (fr) 1998-12-04 2001-01-26 Gemplus Card Int Module electronique sans contact, carte a puce comportant un tel module, et leurs procedes de fabrication
US6509217B1 (en) * 1999-10-22 2003-01-21 Damoder Reddy Inexpensive, reliable, planar RFID tag structure and method for making same
JP3874054B2 (ja) 1999-11-30 2007-01-31 セイコーエプソン株式会社 半導体回路内蔵構造体
JP4528421B2 (ja) 2000-06-20 2010-08-18 株式会社東芝 無線券発行機
JP2002243929A (ja) 2001-02-16 2002-08-28 Fuji Xerox Co Ltd 光電着法および光触媒法によるカラーフィルターの製造方法、カラーフィルター、液晶表示装置およびカラーフィルターの製造装置
JP4524561B2 (ja) 2001-07-24 2010-08-18 セイコーエプソン株式会社 転写方法
JP4040311B2 (ja) 2002-01-25 2008-01-30 株式会社ウェルキャット 無線認識データキャリアラベルの製造装置
JP2003317059A (ja) * 2002-04-22 2003-11-07 Dainippon Printing Co Ltd Ｉｃモジュールとそれを使用したｉｃカード
JP2004013649A (ja) * 2002-06-10 2004-01-15 Dainippon Printing Co Ltd Ｉｃカードの製造方法とｉｃカード
WO2005057658A1 (en) 2003-12-15 2005-06-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film integrated circuit device, noncontact thin film integrated circuit device and method for manufacturing the same, and idtag and coin including the noncontact thin film integrated circuit device
US7319633B2 (en) 2003-12-19 2008-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101205191B1 (ko) 2003-12-19 2012-11-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 집적 회로
US7271076B2 (en) 2003-12-19 2007-09-18 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film integrated circuit device and manufacturing method of non-contact type thin film integrated circuit device
US7405665B2 (en) 2003-12-19 2008-07-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, RFID tag and label-like object
US7975926B2 (en) 2003-12-26 2011-07-12 Semiconductor Energy Laboratory Co., Ltd. Paper money, coin, valuable instrument, certificates, tag, label, card, packing containers, documents, respectively installed with integrated circuit
US7566010B2 (en) 2003-12-26 2009-07-28 Semiconductor Energy Laboratory Co., Ltd. Securities, chip mounting product, and manufacturing method thereof
US7508305B2 (en) 2003-12-26 2009-03-24 Semiconductor Energy Laboratory Co., Ltd. Packing material, tag, certificate, paper money, and securities
WO2005069204A1 (en) 2004-01-16 2005-07-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20060017659A1 (en) * 2004-04-28 2006-01-26 Matsushita Electric Industrial Co., Ltd. Electronic paper display system

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001044445A (ja) * 1995-02-16 2001-02-16 Semiconductor Energy Lab Co Ltd 薄膜集積回路の作製方法
US20020127423A1 (en) * 1999-07-07 2002-09-12 Georges Kayanakis Contactless access ticket and method for making same
JP2002183693A (ja) * 2000-12-14 2002-06-28 Dainippon Printing Co Ltd 非接触ｉｃタグ付き名刺およびそれを用いた情報自動発信システム

Also Published As

Publication number Publication date
CN101916764A (zh) 2010-12-15
CN1910598A (zh) 2007-02-07
KR20070007077A (ko) 2007-01-12
US8305213B2 (en) 2012-11-06
US20070159353A1 (en) 2007-07-12
WO2005071607A1 (en) 2005-08-04

Similar Documents

Publication Publication Date Title
KR101105298B1 (ko) 필름 형상 물품 및 그의 제조방법
US8685835B2 (en) Method for manufacturing thin film integrated circuit, and element substrate
KR101153470B1 (ko) 박막 집적회로 제작방법 및 소자 기판
KR101219748B1 (ko) 박막 집적회로 제작방법
JP4494003B2 (ja) 半導体装置
KR101191094B1 (ko) 무선 칩 및 그 제조 방법
KR101416876B1 (ko) 반도체 장치 및 반도체 장치의 제조방법
JP4836465B2 (ja) 薄膜集積回路の作製方法及び薄膜集積回路用素子基板
JP4731919B2 (ja) フィルム状物品
KR20110081130A (ko) 반도체 집적 회로, 반도체 장치, 및 반도체 집적 회로의 제조 방법
CN100576480C (zh) 半导体器件的制造方法
JP5030388B2 (ja) 薄膜集積回路の作製方法
JP5041681B2 (ja) 半導体装置の作製方法
JP4841807B2 (ja) 薄膜集積回路及び薄型半導体装置
JP4689260B2 (ja) 半導体装置、ラベル又はタグ
JP2005228298A (ja) 半導体装置及びその作製方法
JP4908936B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141230

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151217

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161220

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171219

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181226

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20191217

Year of fee payment: 9