CN1910600B - Id标记、id卡和id标签 - Google Patents

Id标记、id卡和id标签 Download PDF

Info

Publication number
CN1910600B
CN1910600B CN2005800029121A CN200580002912A CN1910600B CN 1910600 B CN1910600 B CN 1910600B CN 2005800029121 A CN2005800029121 A CN 2005800029121A CN 200580002912 A CN200580002912 A CN 200580002912A CN 1910600 B CN1910600 B CN 1910600B
Authority
CN
China
Prior art keywords
thin film
integrated circuit
circuit device
film integrated
antenna
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2005800029121A
Other languages
English (en)
Other versions
CN1910600A (zh
Inventor
荒井康行
秋叶麻衣
馆村祐子
神野洋平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1910600A publication Critical patent/CN1910600A/zh
Application granted granted Critical
Publication of CN1910600B publication Critical patent/CN1910600B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • H01L27/1262Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07718Constructional details, e.g. mounting of circuits in the carrier the record carrier being manufactured in a continuous process, e.g. using endless rolls
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/0775Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card arrangements for connecting the integrated circuit to the antenna
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/07773Antenna details
    • G06K19/07777Antenna details the antenna being of the inductive type
    • G06K19/07779Antenna details the antenna being of the inductive type the inductive antenna being a coil
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/07773Antenna details
    • G06K19/07777Antenna details the antenna being of the inductive type
    • G06K19/07779Antenna details the antenna being of the inductive type the inductive antenna being a coil
    • G06K19/07783Antenna details the antenna being of the inductive type the inductive antenna being a coil the coil being planar
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/13Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01004Beryllium [Be]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01019Potassium [K]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0102Calcium [Ca]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01021Scandium [Sc]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01025Manganese [Mn]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01046Palladium [Pd]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01077Iridium [Ir]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]

Abstract

作为非接触的ID标记,ID标签等被广泛使用,要求以很低的成本制造相当数量的ID标记。例如,要求附加到产品上的ID标记以每个1至几日元而制造,或者优选地少于1日元。因而,这种结构和工艺被要求以低成本大量地制造ID标记。在本发明的ID标记、ID卡和ID标签中所包含的薄膜集成电路器件,各包括诸如薄膜晶体管(TFT)的薄膜有源元件。因此,通过剥离在其上形成TFTs的衬底以分离元件,能够以低成本大量地制造ID标记等。

Description

ID标记、ID卡和ID标签
技术领域
本发明涉及ID标记(ID label)、ID卡和ID标签(ID tag),各包括存储器、微处理器(中央处理单元和MPU)等,并主要用于识别人、植物和动物、产品等。
背景技术
近年来,在诸如食品工业和制造工业的所有工业领域中对产品的安全性和管理控制的加强的要求提高,并且对产品的数据的要求也相应地提高。目前,产品数据还很少,主要是通过十位数字的条码提供诸如制造的国家、制造商、产品数字等。而且,条码必须被人工地逐个读出,这需要时间。今天,利用无线电波使用非接触的IC标签的自动识别技术,这被称作RFID(射频识别),正吸引着注意力。
为了保证植物和动物的安全性(例如原产国、传染病的感染),如下的系统开始被广泛地使用:IC芯片被植入到植物和动物的体内,从而通过数据读出设备(读出器)从外部获得和管理其数据。
并且,这些年来,人们携带的卡的数目一直增加。特别是,使用无线电波通信的非接触IC卡开始广泛地用作电子火车票、电子货币等。
此外,为了防止复制和滥用纸币、硬币、有价证券、票据等,开始广泛地使用在其内植入IC芯片的技术(参考非专利文献1)。
[非专利文献1]
由Nikkei Business Publicatins公司出版的Nikkei Eletroncs,第67-76页,2002年11月18日。
发明内容
但是,由于接触和非接触IC芯片被广泛使用,需要以相当低的成本制造可用于人、植物和动物、产品、纸币的大量IC芯片。例如,要求附加到产品、纸币等上的ID芯片以每个1至几日元而制造,或者优选地少于1日元。因而,要求这种集成电路器件,如IC芯片的结构和工艺,以便可以以低成本大量地制造。
目前而言,通过在硅晶片上形成多个薄膜集成电路,并且通过研磨(称为背研磨)去除硅晶片从而将薄膜集成电路分离开的方式制作IC芯片。但是,由于昂贵的硅晶片全部被研磨并去除,制造成本增加不可避免。而且,在硅晶片上形成的集成电路较厚,因此将其安装到产品包装上时由于突起和凹陷使得设计上存在限制。
本发明考虑上面提到的问题而作出,用于提供一种不同于由硅晶片形成的传统集成电路的相当薄的薄膜集成电路的结构和工艺(此后成为薄膜集成电路器件),使用该薄膜集成电路器件的ID标记、ID卡、ID标签、各种物体,如纸币和硬币的结构和工艺。
根据本发明的ID标记包括具有薄膜晶体管的薄膜集成电路器件、粘结层和被设置成与标记基底接触的分隔片,在标记基底上形成天线。
根据本发明的ID标记包括标记基底、具有被设置成与内部基底接触的薄膜晶体管的薄膜集成电路器件、粘结层和分隔片。
根据本发明的ID卡包括具有被设置成与卡基底接触的薄膜晶体管的薄膜集成电路器件,在该卡基底上形成天线,以及覆盖卡基底的形成天线和薄膜集成电路器件的至少一侧的覆盖物。
根据本发明的ID卡包括具有被设置成与内部基底接触的薄膜晶体管的薄膜集成电路器件,在该内部基底上形成天线,以及覆盖基底周围的覆盖物。
根据本发明的ID标签包括具有被设置成与基底接触的薄膜晶体管的薄膜集成电路器件,在该基底上形成天线,以及覆盖基底的形成天线和薄膜集成电路器件的至少一侧的覆盖物。
根据本发明的ID标签包括具有被设置成与内部基底接触的薄膜晶体管的薄膜集成电路器件,在该内部基底上形成天线,以及覆盖内部基底周围的覆盖物。
根据本发明的上述ID标记、ID卡和ID标签的每一个的薄膜集成电路器件包括薄膜有源元件,如薄膜晶体管(TFT)。在使用TFT制造薄膜集成电路器件的情况下,例如,在要被剥离的衬底上形成TFT之后,剥离衬底以分离元件,从而由TFT形成的薄膜集成电路器件可以以低成本大量地制造。这里主要的剥离方法是通过蚀刻等去除剥离层的化学剥离,以及通过外部施加压力分离剥离层的物理剥离,但是本发明不限于此。
薄膜集成电路器件不同于形成在硅晶片上的传统的“IC(集成电路)芯片”,并且包括以TFT(薄膜晶体管)为典型代表的薄膜有源元件、连接薄膜有源元件的布线、连接薄膜有源元件和外部单元(例如非接触ID标记中的天线和接触ID标记中的连接端子)的布线等。不言自明,薄膜集成电路器件的组件不限于这些,并且薄膜集成电路仅需要包括以TFT为典型代表的至少一个薄膜有源元件。
注意,用于本发明的薄膜集成电路器件不同于传统的IC芯片,而是薄膜,因此被称为IDT芯片(识别薄芯片)等。用于本发明的薄膜集成电路器件原则上不使用硅晶片来形成,并且通过使用诸如玻璃衬底和石英衬底的绝缘衬底形成,可将薄膜集成电路器件转移到柔韧的衬底上,因此还称其为IDG芯片(识别玻璃芯片)、IDF芯片(识别柔性芯片)、软芯片等。此后,有时也将薄膜集成电路器件称为IDF芯片。
这里,ID标记(识别标记)用于识别在市场上流通的产品并用于存储关于它们的数据,也被称为ID封条、ID粘签等。基本上,ID标记的一侧具有能容易地粘附于产品等上的粘结表面,并且一些还可以重新粘贴多次。不言自明,本发明不限于这些,只要其属于标记、封条、粘签、徽章、指示条等构成的组即可。
标记基底对应于实际粘结于产品等的部分,天线和薄膜集成电路器件形成在其一个或两个表面以及背表面上。标记基底可以具有单层结构或叠层结构。
内部基底对应于在ID标记、ID卡、ID标签内部形成的部分,并且与ID标记、ID卡或ID标签的基底独立地形成。还将其称为进口基底(inlet substratum)等。基本上,内部基底不能从外部看到,但是,在基底由透明物质等形成的情况下可从外部看到内部基底。注意内部基底可以具有单层结构或叠层结构。
ID卡对应于包括可存储各种数据的小集成电路器件的卡,如现金卡、信用卡、预付卡、电子火车票、电子货币、电话卡和会员卡。
ID标签类似于ID标记,用于识别在市场上流通的产品并用于存储关于它们的数据。通过对产品提供ID标记或ID标签,易于管理产品。在例如产品被偷盗的情况下,通过跟踪产品的路径可迅速抓获罪犯。以这种方式,通过提供ID标签,可流通在所谓跟踪性能上优越的产品(当复杂的制造和流通的每个阶段出现问题时,可通过跟踪路径快速地查找到原因)。而且,由于最近诸如暴力犯罪和失踪的事件有所增加,ID标签可用于识别一个人,以持续地算出每个人的位置,如婴儿、小孩、老人、旅行者的位置,从而他们不会被卷入这种事件中去。
提供覆盖物来覆盖卡和标签的基底的至少一侧,在该侧上形成天线和薄膜集成电路器件,并且该覆盖物面对基底而提供。不言自明,基底可以是其中形成薄膜集成电路器件的不同的基底,基底中材料可以与其中形成薄膜集成电路器件的材料相同或不同。而且,覆盖物可用作涂层。
注意,本发明的适用范围不限于上述ID标记、ID卡、ID标签等。即,还适用于包括薄膜集成电路器件和覆盖物的所有物体,其中薄膜集成电路器件具有被设置成与基底接触的薄膜晶体管,在该基底上形成天线,覆盖物覆盖基底的形成天线和薄膜集成电路器件的至少一侧。
或者,根据本发明的物体,包括薄膜集成电路器件和覆盖物,其中薄膜集成电路器件具有被设置成与内部基底接触的晶体管,在该内部基底上形成天线,覆盖物覆盖内部基底的周围。
另外,优选地,在物体中包括的薄膜集成电路器件的上部分和下部分至少之一上形成由氧化硅、氮化硅或氧氮化硅的单层或叠层形成的保护层。
根据本发明的物体中包含的集成电路器件是具有TFT的薄膜集成电路器件,因此可按约5微米或更小(更优选是0.1到3微米)的厚度形成。本发明重点关注尤其是纸张、薄膜或板形式的物体。
包括在根据本发明的ID标记、ID卡或ID标签中的薄膜集成电路器件包括薄膜有源元件,如TFT。在要被剥离的衬底上形成TFT后,剥离衬底,以分离元件,从而可以低成本大量地制造薄膜集成电路器件。由于薄膜集成电路器件包括薄膜有源元件,可获得比传统技术更薄设计的ID标记、ID卡和ID标签。
另外,由于芯片背表面不像在硅衬底上形成的传统IC芯片那样需要抛光,可相当程度上简化工艺,并且可很大程度地降低制造成本。而且,可使用比硅衬底便宜的玻璃衬底、石英衬底、太阳电池级硅衬底等,可再利用剥离后的衬底。因此,可实现大幅度地成本降低。
另外,与硅晶片形成的IC芯片不同,其不需要执行引起断裂和抛光痕迹的背研磨处理。而且,元件的厚度变化取决于形成IC的沉积过程中的每个膜的变化,因此该变化最多是几百纳米,其远小于在背研磨处理后的几个到几十个微米的变化。
因此,根据本发明,可提供具有很薄的形状、并且功能上更优越的以低成本大量地制造的各种物体,诸如ID标记、ID卡、ID标签等。
附图说明
图1A到1C是分别表示本发明的ID标记的叠层结构的透视图;
图2是表示本发明的ID标记的制造方法的图(各向异性导电膜);
图3A和3B是表示本发明的ID标记的制造方法的图(粘结层);
图4A和4B是表示本发明的ID标记的制造方法的图(内部交叉布线);
图5A和5B是分别表示本发明的ID标记的叠层结构的透视图和截面图(内部基底);
图6A和6B是表示本发明的ID卡的叠层结构的透视图;
图7A和7B是分别表示本发明的纸币和硬币的叠层结构的透视图;
图8A和8B是表示本发明的ID标记等的生产线的示意图;
图9A和9B是表示本发明的ID卡、ID标签等的示意图;
图10是表示本发明的ID标记的叠层结构的透视图(天线集成型);
图11是表示本发明的ID卡的叠层结构的透视图(天线集成型);
图12A和12B是表示在ID标记等中使用的薄膜集成电路器件的截面图(天线集成型);
图13A到13E是表示本发明使用的薄膜集成电路器件中的CPU和存储器的制造步骤的图;
图14A到14D是表示本发明使用的薄膜集成电路器件中的CPU和存储器的制造步骤的图;
图15A到15C是表示本发明使用的薄膜集成电路器件中的CPU和存储器的制造步骤的图;
图16A到16C是表示本发明使用的薄膜集成电路器件中的CPU和存储器的制造步骤的图;
图17A到17C是表示薄膜集成电路器件的元件分离方法的图(干蚀刻);
图18A到18C是表示要被剥离的各种衬底的图;
图19A和19B是表示薄膜集成电路器件的剥离方法的图(使用托盘);
图20是表示薄膜集成电路器件的剥离方法的图(使用衬底作为托盘);
图21是表示低压CVD设备的示意图;
图22A到22C是表示折叠天线衬底的情况的图;
图23A到23D是表示折叠天线衬底的情况下薄膜集成电路器件的制造步骤的图;
图24A到24C是表示将IDF芯片粘结到产品基底上的方法的图(选择性UV射线照射);
图25A到25C是分别表示IDF芯片与保护膜的位置关系的图;
图26是表示源区、沟道区和漏区的形成方向与产品基底的弯折方向之间的关系的图;
图27是表示本发明的ID标记或ID卡的配置的框图;
图28是表示本发明的ID标记的叠层结构的透视图(输入天线和输出天线);
图29是表示薄膜集成电路器件中的CPU的配置的框图;
图30A到30C是表示读写器的例子的图;
图31是在商店购买产品的例子的图;
图32A和32B是分别表示制造商、销售商和顾客之间的关系的图;
图33是在安全检查中附带有ID标签的物体的检查方法的图;
图34A到34E是表示应用本发明的物体的例子的图;
图35A到35D是表示附带本发明的ID标记等的产品的例子的图;
图36A和36B是用于本发明的薄膜集成电路的电路图。
具体实施方式
尽管将参考附图以举例方式全面描述本发明,但应当理解对于本领域技术人员而言可进行各种改变和修改。因此,除非这种改变和修改背离了本发明的范围,否则应当被认为是包括其中的。例如,可以自由组合实施方式和实施例来实施本发明。
[实施方式1]
参考图1A、2和3A与3B描述本发明的ID标记20的结构和制造方法。图1A是表示根据本发明的ID标记的叠层结构的透视图。这里,作为标记安装的分隔片在粘结于产品等的标记基底(通常称为“贴纸”等,但不限于纸材料)上方。
图1A中,天线11和作为天线与薄膜集成电路器件的连接部分的连接焊盘12形成于标记基底10上,独立形成的薄膜集成电路器件13粘结到标记基底。打印件14,如文本、标号和图像应用到标记基底的表面上(图1A中的背表面)。而且,在形成所谓的具有非接触和接触功能的混合型ID标记时,形成连接端子的布线图案可通过印刷方法等形成。
在其上形成天线和薄膜集成电路器件的标记基底10通过粘结层15粘结到分隔片16上。注意可在标记基底10的表面提供涂层17。尽管未示出,涂层可附加地提供于标记基底与粘结层之间。
这里,标记基底可使用纸、合成纸、树脂材料、无机材料等形成,树脂材料如塑料、PET、聚丙烯、聚乙烯、聚苯乙烯和尼龙,但是本发明不限于此。标记基底优选使用柔性材料,从而ID标记可粘结到具有各种形状的产品以及具有平面形状的产品。注意,例如日本专利特许公开No.2001-30403等中描述的高密度聚乙烯(HDPE)可用于树脂材料。而且,两种或三种上述材料可组合使用。
对于用于天线和连接焊盘的传到材料,可使用Ag、Au、Al、Cu、Zn、Sn、Ni、Cr、Fe、Co或Ti或包含上述材料的合金。不言自明,本发明不限于此,但是考虑可加工性和成本,优选使用Al。其厚度优选在5到60微米。
天线和连接焊盘也可由不同材料形成。可通过在整个表面上以溅射方式形成导电材料后执行图案化工艺来形成天线和连接焊盘,还可直接通过喷墨、丝网印刷、偏置印刷、凹板印刷等(此后有时将这些集中称为“液滴排放方法”)选择性形成天线和连接焊盘。而且,可叠置上述导电材料。在通过这些方法形成导电图案后,与导电图案相同或不同的导电材料可通过镀覆形成。注意通篇中连接焊盘部分可提供在TFT侧。
优选地,以具有足够延展性和柔软性的金属材料形成天线和连接焊盘,更优选是将其形成得较厚,以抵抗变形应力。另外,优选形成连接焊盘,以实现与薄膜集成电路器件可靠地连接。
而且,可使用已知的材料,如在空气中轻轻受潮就可固化的氰丙烯酸酯粘结剂(主要用作瞬间粘结剂)、乙酸乙烯酯单体树脂乳剂、橡胶材料、透光快干并且具有阻水性能的氯乙烯树脂材料、乙酸乙烯酯单体溶液材料、环氧树脂材料和热熔(热溶解型)材料。不言自明,本发明不限于这些,可使用任何具有粘结性能的材料。在将ID标记粘结到产品等后的反复剥离和粘结该ID标记的情况下,同样可使用能反复剥离和粘结的用于Post-it(日本注册商标)THREE MINNOVATIVE PROPERTIES和NOTESTIX(日本注册商标)MOOREBUSINESS FORMS INC等的粘结剂。例如,也可使用由日本专利特许公开号No.2001-30403、专利号2992092以及日本专利特许公开号No.6-299127分别公开的丙烯粘结剂、合成橡胶粘结剂、天然橡胶粘结剂等。
纸或合成纸,以及诸如塑料、PET、聚丙烯、聚乙烯、聚苯乙烯和尼龙的树脂材料及无机材料,可用作分隔片,但本发明不限于此。透光树脂材料,如塑料、PET、聚丙烯、聚乙烯、聚苯乙烯、尼龙、DLC(类金刚石碳)等可用作涂层。图像通过已知的打印方法等打印到标记基底上。而且,作为薄膜集成电路器件13,典型地,使用包含薄膜有源元件,如TFT的芯片。后面将描述具体结构和制造方法。
这里,图2、3A和3B表示沿着图1A中的标记基底的X-Y方向的截面图。多个TFTs23形成在薄膜集成电路器件13上,并且形成用于连接到天线的连接布线21。
对于导电材料,可根据导电膜的功能选择不同材料。典型地,可使用银(Ag)、铜(Cu)、金(Au)、镍(NI)、铂(Pt)、铬(Cr)、锡(Sn)、钯(Pd)、铱(Ir)、铑(Rh)、钌(Ru)、铼(Re)、钨(W)、铝(Al)、钽(Ta)、铟(In)、碲(Te)、钼(Mo)、镉(Cd)、铅(Zn)、铁(Fe)、钛(Ti)、硅(Si)、锗(Ge)、锆(Zr)、钡(Ba)、含锑铅、含锑氧化锡、掺氟氧化锌、碳、石墨、玻璃状碳、锂、铍、钠、镁、钾、钙、钪、锰、锆、镓、铌、钠钾合金、镁铜化合物、镁银化合物、镁铝化合物、镁铟化合物、铝的氧化化合物和铝、锂和铝的化合物、卤化的银颗粒、可分散的纳米颗粒、用作透光导电膜的氧化铟锡(ITO)、氧化锌(ZnO)、掺镓氧化锌(GZO)、通过混合2到20%的氧化锌到氧化铟中得到的氧化铟锌(IZO)、有机铟、有机锡、氮化钛等。另外,对于用于透光导电膜的材料,可在上述膏剂中或用于溅射的钯中包含硅(Si)或硅的氧化物(SiOx)。例如,可使用通过混合硅的氧化物到ITO(这里为了方面称为“ITSO”)得到的导电材料。而且,可通过堆叠由这些材料形成的层来形成所需的导电膜。
图2表示通过各向异性导电膜(此后在一些情况下称为“ACF”(Anisotropic Conductive Film)和各向异性导电膏(ACP))将薄膜集成电路器件的连接布线21与标记基底的连接焊盘12进行连接的情况。按这种方式,将薄膜集成电路器件上头朝下方式粘结的方法称为面朝下方法。
这里,ACF具有导电颗粒分散到称为结合剂层的层中的结构,该结合剂层由粘结剂的主要成份形成。因此,在将薄膜集成电路器件粘结到连接焊盘的同时,可确保导通。如后所述,形成多个薄膜集成电路器件,并通过切割等执行元件分离。薄膜集成电路器件可通过使用小型真空销装置(small vaccum pin set)24或小销子(minute pin)25转移每个薄膜集成电路器件而粘结在标记基底的所需位置,如图3A所示。
接着,说明天线的截面结构。在本实施方式中,说明如图1A到1C所示使用线圈天线的电磁非接触ID标记的情况。当线圈天线接近从未示出的读写器(此后有时简单称为“R/W”)产生的磁场时,通过电磁现象流经天线的电流流过线圈的闭合环路,从而激活薄膜集成电路器件。因此,如图1A到1C所示,需要将薄膜集成电路器件连接于天线两端(例如外侧和内侧)。
在这种情况下,为了防止天线的短路,提供如图1A和2所示的交叉布线18,经接触部分19将薄膜集成电路器件和天线外侧的端子部分进行连接。接触部分19优选提前设置在标记基底上。注意通过使用与天线11相同或不同的导电材料以类似于天线形成的方法形成交叉布线18。
图3A和3B表示通过粘结层26将薄膜集成电路器件和标记基底进行粘结、将薄膜集成电路器件的连接布线21直接连接于标记基底的连接焊盘12的情况。对于粘结层26,可使用与上述粘结层15类似的材料。注意,在分离后每个薄膜集成电路器件使用小销子25或小型真空销装置24进行转移,如图2所示,从而被粘结到标记基底的需要部分。
可通过其他方法以及图2、3A和3B的方法粘结薄膜集成电路器件和标记基底。例如,尽管未示出,但可使用双侧带,或者形成树脂等来覆盖薄膜集成电路器件。
在本实施方式中,示出电磁感应型天线结构,但是,可适当使用利用交变磁场引起的线圈互感的电磁耦合类型、数据通过微波(2.45GHz)发射/接收的微波类型、以及数据在ID标记与R/W之间利用借助光的空间传输而通信的光通信类型中的任何一个。而且,提供薄膜集成电路器件和天线的两个连接点,但是本发明不限于此。
[实施方式2]
参考图1B、4A与4B主要描述根据本发明的ID标记的结构和制造方法。图1B是表示本发明的ID标记的叠层结构的透视图。这里,为了简化,作为标记安装的分隔片在粘结于产品等的标记基底上方。
图1B在如下方面类似与图1A:天线11和作为天线与薄膜集成电路器件的连接部分的连接焊盘12提前形成于标记基底10上,并且独立形成的薄膜集成电路器件13粘结到标记基底10上。但是,图1B中,连接薄膜集成电路器件和天线的交叉布线18形成在标记基底上方的绝缘层上。
在这种情况下,设置绝缘层27,使得天线11和交叉布线18不短路。另外,接触部分28形成在绝缘层27上,从而天线11外侧的端子与交叉布线18连接。图4A表示沿着图1B的X-Y的截面图。
对于绝缘层27而言,可使用有机树脂,如聚酰亚胺、丙烯酸、聚酰胺、抗蚀剂、和硅氧烷、氧化硅、氮化硅、氧氮化硅、包含碳的薄膜,如DLC(类金刚石碳)或氮化碳(CN)、以及无机材料,如PSG(硅酸磷玻璃)以及BPSG(硅酸硼磷玻璃)。优选地,包括绝缘层27和交叉布线18在内的厚度比薄膜集成电路器件13的厚度薄,如图4A所示,从而ID标记的厚度整体上不会变得不必要的厚。
在本实施方式中,薄膜集成电路器件和标记基底通过各向异性的导电膜22连接,类似于图2,但也可使用图3A和3B所示的方法。
其它结构类似于实施方式1中所述的结构。
在本实施方式中,在标记基底内部形成交叉布线,因此,不需要涂层如图1A所示设置在标记基底的表面上,从而可使ID标记很薄。
在本实施方式中,使用电磁感应型天线结构,但是,可适当使用电磁耦合类型、微波类型、以及光通信类型中的任何一个。在形成具有接触和非接触功能的所谓的混合ID标记的情况下,形成连接端子的布线图案可通过印刷方法等形成。另外,在本实施方式中提供薄膜集成电路器件和天线的两个连接点,但是本发明不限于此。
[实施方式3]
参考图1C与4B主要描述根据本发明的ID标记的结构和制造方法。图1C是表示本发明的ID标记的叠层结构的透视图。这里,为了简化,作为标记安装的分隔片在粘结于产品等的标记基底上方。
图1C在如下方面类似与图1A:天线11和作为天线与薄膜集成电路的连接部分的连接焊盘12提前形成于标记基底10上,并且独立形成的薄膜集成电路13粘结到标记基底10上。但是,图1C中,连接薄膜集成电路器件和天线的交叉布线18形成在薄膜集成电路器件内部。
图4B表示沿着图1C的X-Y的截面图。设置连接于TFT形成区29的连接布线21a到21c,以连接天线的内侧边缘部分与其外侧边缘部分。交叉布线18设置在连接于天线外侧端部的连接布线21a和TFT形成区之间。交叉布线18以如下方式形成:在形成TFT形成区后,形成第一层间膜30a,形成接触孔,然后通过溅射或液滴排放方法形成导电材料。而且,形成第二层间膜30b和连接布线21c,使得交叉布线18和天线11不短路。注意上述实施例中使用的导电材料可适当地用于连接布线21a到21c和交叉布线18。另外,可同样在第二层间膜30b上形成保护膜31。
对于层间膜的材料而言,可使用光敏或非光敏有机材料,如聚酰亚胺、丙烯酸、聚酰胺、抗蚀剂、或环丁基苯(benzocyclobutene),或者耐热有机树脂材料,如硅氧烷(具有硅氧键、氢作为替代的键的材料,或者具有氟、烷基和芳香基碳氢化物至少之一作为替代的材料)。根据所用材料,形成方法可以是旋涂、浸润、喷射、液滴排放方法(喷墨方法、丝网印刷方法、偏置印刷方法等),可采用刮刀、辊涂、淋涂、刀片涂等。或者,还可使用通过涂覆获得的SOG膜(例如包含烷基的SiOx膜)。或者,还可使用无机材料。在这种情况下,可使用氧化硅、氮化硅、氧氮化硅、包含碳的薄膜,如DLC或CN、PSG,BPSG,铝膜等。其形成方法可以是等离子体CVD、低压CVD(LPCVD)、大气压等离子体等。注意可由相同或不同材料形成层间膜30a和30b。
对于保护膜的材料而言,优选使用硅的氧化物(SiOx)和氧氮化硅(SiOxNy)以及硅的氮化物(SiNx,Si3N4和SiNOx)、氮氧化硅(SiNxOy),其具有阻挡碱金属元素,如Na的功能。尤其,由于ID标记、ID卡、ID标签等在很多情况下用裸手操作,可防止汗水中包含的Na。更优选地是层叠上述材料。例如,按顺序叠放(1)SiN或SiNO,(2)SiO2或SiON,(3)TFT,(4)SiN或SiNO。注意这些叠层结构可自由组合。而且,不仅在TFT上方和下方,还可用上述材料覆盖其周围部分。此后,有时将氧氮化硅(SiOxNy)和氮氧化硅(SiNxOy)集中称为硅的氧氮化物。
另外,通过使用由上述材料形成的保护层,可保护TFT不受包含在粘结层中的杂质影响,这种情况下粘结层由有机树脂材料形成,并且设置成与保护层紧密接触。在天线与保护层接触形成或在其内部形成的情况下,可使用上述保护层防护导电材料(尤其是Cu和Ag)。
在本实施方式中,薄膜集成电路器件和标记基底通过各向异性导电膜22连接,与图2类似,但是,也可使用图3A和3B所示的方法。
其它结构类似于实施方式1中所述的结构。
在本实施方式中,由于在薄膜集成电路器件中形成交叉布线,因此,不需要在标记基底的表面上设置涂层。而且,也不需要在标记基底上形成接触孔。
在本实施方式中,使用电磁感应型天线结构,但是,可适当使用电磁耦合类型、微波类型、以及光通信类型中的任何一个。在形成具有接触和非接触功能的所谓的混合ID标记的情况下,形成连接端子的布线图案可通过印刷方法等形成。另外,在本实施方式中提供薄膜集成电路器件和天线的两个连接点,但是本发明不限于此。
[实施方式4]
参考图5A与5B主要描述根据本发明的ID标记的结构和制造方法。图5A是表示本发明的ID标记的叠层结构的透视图。这里,粘结于产品的标记基底在分隔片上方,作为ID标记的安装。
在本实施方式中,天线11和作为天线与薄膜集成电路器件的连接部分的连接焊盘12形成于内部基底(进口基底)32上,对于该内部基底32,独立形成的薄膜集成电路13以及标记基底粘结到其上。
天线和薄膜集成电路器件设置在内部基底32上,类似于在上述实施方式中将它们提供在标记基底上(见图2到4B)。但是,优选地,内部基底由薄膜形成,从而ID标记整体上不会变得不必要的厚。可使用纸、合成纸、树脂材料、无机材料等形成,树脂材料如塑料、PET、聚丙烯、聚乙烯、聚苯乙烯和尼龙,但是本发明不限于此。优选地,ID标记和内部基底由柔性材料形成,从而ID标记可粘结到具有各种形状的产品上,而不仅是具有平面形状的产品。因此,ID标记易于处理。对于树脂材料,例如可使用日本专利特许公开No.2001-30403中描述的高密度聚乙烯(HDPE)等。
图5B是根据本实施方式制造的完成了的ID标记的放大截面图。其上形成天线和薄膜集成电路器件的内部基底的顶部和底部用保护层34和35覆盖。作为保护层,优选使用阻挡诸如Na的杂质的氧化硅、氮化硅、氧氮化硅等。更优选地,层叠这些膜。不言自明,也可使用其他有机材料。
独立形成的内部基底32通过粘结层36粘结到标记基底10上。图像14按需要印刷在标记基底的表面(印刷的表面33)上。在本实施方式中,将内部基底32的尺寸形成得小于标记基底10,因此粘结层36也可形成在内部基底的侧面。从而,可支持分隔片16、内部基底32以及标记基底10。
ID标记通过剥离分隔片由粘结层36粘结到产品等上。此时,由于保护层35提供在内部基底32的底部(粘结于产品的表面)上,可阻挡诸如Na的杂质从外部进入薄膜集成电路器件。因此,顶部的保护层34由使得ID标记很薄的单层形成,底部上的保护层35由提高杂质阻挡性能的叠层形成是有效的。
为了使得内部基底32和标记基底10几乎为相同尺寸,粘结层设置在内部基底32的顶表面和底表面上,以粘结标记基底10和分隔片16。
在本实施方式中,使用电磁感应型天线结构,但是,可适当使用电磁耦合类型、微波类型、以及光通信类型中的任何一个。在形成具有接触和非接触功能的所谓的混合ID标记的情况下,形成连接端子的布线图案可通过印刷方法等形成。另外,在本实施方式中提供薄膜集成电路器件和天线的两个连接点,但是本发明不限于此。
[实施方式5]
参考图6A与6B主要描述根据本发明的ID卡的结构和制造方法。图6A和6B是表示本发明的ID卡的叠层结构的透视图。
图6A表示天线11和作为天线与薄膜集成电路器件的连接部分的连接焊盘12形成于ID卡的底卡基底37b上、并且独立形成的薄膜集成电路器件13粘结到底卡基底37b上的情况。而且,覆盖薄膜集成电路器件的覆盖物(顶底卡基底37a)通过粘结层39粘结并设置在底卡基底37b上。图像14按需要印刷在顶底卡基底37a和底卡基底37b上。另外,在用于连接连接焊盘12和天线11的交叉布线18暴露在底卡基底的表面上的情况下,可另外形成涂层40。
对于卡基底,代表性地,可使用树脂材料,如塑料、PET、聚丙烯、聚乙烯、聚苯乙烯和尼龙,以及纸、合成纸、无机材料等。ID卡通常不折叠使用,但是在形成折叠ID卡的情况下优选地使用柔性材料来形成卡基底。注意对于树脂材料,例如也可使用日本专利特许公开No.2001-30403中描述的高密度聚乙烯(HDPE)等。两种或更多种上述材料可组合使用。
包括交叉布线的天线的结构、薄膜集成电路器件和天线的连接方法等类似于实施方式1到4中所述。按这种方式,完成ID卡41。
图6B表示天线11和薄膜集成电路器件13粘结其上的内部基底32通过插入粘结层38和39之间的底卡基底37b密封。尽管未示出,通过形成比底卡基底37b小的内部基底32,可以不需要粘结层38和39之一,这使得ID卡更薄。
在本实施方式中,使用电磁感应型天线结构,但是,可适当使用电磁耦合类型、微波类型、以及光通信类型中的任何一个。在形成具有接触和非接触功能的所谓的混合ID标记的情况下,形成连接端子的布线图案可通过印刷方法等形成。另外,在本实施方式中提供薄膜集成电路器件和天线的两个连接点,但是本发明不限于此。
[实施方式6]
参考图7A与7B主要描述根据本发明的纸币、硬币等的结构和制造方法。图7A和7B分别表示本发明的纸币和硬币的叠层结构。
图7A表示天线11和薄膜集成电路器件13粘结其上的内部基底32通过粘结层36由顶基底42a和底基底42b密封。对于顶基底42a和底基底42b,常规将浆状材料,如纸和合成纸用于纸币,但是,本发明不限于此。该结构不仅仅限于用于纸币。可根据不同应用适当改变基底,这种不同应用如附息票债券,包括邮票、火车票、票据、入场券、礼品卡、书票、文具票、啤酒票、米票、各种礼品证书和各种服务证书,有价纸件,包括证券、债务人的期票、账单、股票、公共公司债券,契据,包括住址卡、家庭成员注册副本以及家庭成员注册摘要、雇员ID、学生ID、会员卡、考试入场券、参加券、认证和识别,用于识别货物的ID标签,包括运输标签、价格标签、姓名标签和家庭、包装纸等。
图7B表示其上形成天线11和薄膜集成电路器件13的环形或卵形内部基底41通过粘结层36用环形或卵形顶基底43a和底基底43b密封。考虑主要是对硬币的应用而将顶基底43a和底基底43b形成为环形或卵形,但是,本发明不限于这些形状。上述硬币指的是在市场上流通的货币,以及在特定领域与硬币类似使用的现金凭证等。另外,本发明包括暂时发行的纪念币、纪念章等。
图7A和7B中,包括交叉布线的天线的结构、薄膜集成电路器件和天线的连接方法等类似于实施方式1到4中所述。此时,通过将内部基底32和44形成得与顶基底42a和43a以及底基底42b和43b相比尽可能得小,粘结层36占据的用于粘结的区域可增大。因此,可形成在耐损坏方面优越的纸币、债券、有价证券、附息票债券、硬币等。
内部基底32和44以及天线11的形状不限于图7A和7B所示。
本发明使用的薄膜集成电路器件由薄膜有源元件,如TFT形成,按约5微米或更小的厚度形成(除了设置在顶部和底部的保护膜的厚度)。优选地,厚度为0.1到3微米。优选地,IDF芯片的尺寸为25mm2或更小,更优选地,是0.09到16mm2。而且,优选地,在顶部和底部形成比IDF芯片尺寸大的保护层。
按这种方式,本发明使用的薄膜集成电路器件与具有约0.06mm(60微米)厚度的传统IC芯片相比薄得多,因此,它非常适合于作为芯片装入到由纸或树脂膜形成的薄产品中。另外,由于IDF芯片很薄,可通过用有机树脂材料填充其周边而将它们做成一个整体。从而,可防止弯折应力影响IDF芯片。
在本实施方式中,使用电磁感应型天线结构,但是,可适当使用电磁耦合类型、微波类型、以及光通信类型中的任何一个。在形成具有接触和非接触功能的所谓的混合ID标记的情况下,形成连接端子的布线图案可通过印刷方法等形成。另外,在本实施方式中提供薄膜集成电路器件和天线的两个连接点,但是本发明不限于此。
[实施方式7]
参考图8A与8B描述根据本发明的ID标记的制造方法。图8A和8B是表示本发明的ID标记的生产线的示意图。
首先,如图8A所示,要作为ID标记基底的标记纸从标记纸供应装置300(辊1)提供,IDF芯片(薄膜集成电路器件)粘结到标记纸的所需部分。此时,适当使用粘结剂、ACF、超声粘结或UV粘结。这里,使用ACF供应装置301和IDF芯片粘结装置302通过ACF粘结标记纸和IDF芯片。不言自明,在标记纸上形成的天线和IDF芯片连接。接着,从粘结层供应装置303供应粘结层,从分隔纸供应装置304(辊2)供应的分隔纸(分隔片)被粘结而完成ID标记。最后,ID标记使用标记上卷装置305(辊3)上卷。优选地,ID标记基底被提前分隔为各个标记并且分隔纸为条形。在这种情况下,可在标记顺序安装台118(分隔片)上获得独立分离的ID标记20,如图34A所示。
提供标记纸和分隔纸的顺序可如图8B所示被颠倒。图8B中,天线集成形成在IDF芯片中,因此,省略ACF供应装置301。在多个ID标记以条形形成时,ID标记由标记分隔装置306,如冲裁切割机分开,以获得独立的标记,这些ID标记由收集装置307作为产品收集。不言自明,图8A和8B可选择地组合。
根据本实施方式的方法可适当用于ID卡、ID标签、纸币、硬币、契约、附息票债券、有价证券等。在ID标签的情况下,例如底基底材料由辊1支持,同时顶基底由辊2支持。
[实施方式8]
参考图9A与9B主要描述本发明的ID卡和ID标签的制造方法。图9A和9B分别是表示根据本发明的ID卡和ID标签的生产线的示意图和其放大视图。
首先,如图9A所示,要作为ID卡和ID标签的基底的材料从基底供应装置308(辊1)提供,IDF芯片(薄膜集成电路器件)通过IDF粘结装置302粘结到基底的所需位置。此时,可适当使用粘结剂、ACF、超声粘结或UV粘结。接着,在基底顺序地以条形形成的情况下,基底由基底分隔装置309分隔为独立的ID卡或ID标签。然后,每个基底周围用层压设备310层压。从而,完成ID卡或ID标签。
或者,在将IDF芯片形成在条形基底的所需位置并进行层压后,其同样可被分隔为独立的ID卡或ID标签。层压的ID卡或ID标签由收集装置307收集。
图9B是由根据本实施方式的方法制造完成的ID卡或ID标签的放大截面图。天线11形成在标记基底32上,连接于天线的薄膜集成电路器件13通过连接焊盘12形成在标记基底32上方,标记基底通过保护层34和35用膜层45覆盖。优选设置保护层34和35,以便在层压工艺的热处理等中保护薄膜集成电路器件和天线。对于保护层,可使用含碳如DLC或CN的薄膜、氮化硅的薄膜、硅的氮氧化物薄膜等,但是,本发明不限于这些。对于形成方法,可使用等离子体CVD、大气压等离子体等。
按这种方式,可获得层压的ID卡或ID标签。注意,适合于层压工艺的任何产品与ID卡和ID标签一样,可使用该制造工艺。
[实施方式9]
参考图10A到12B主要描述根据本发明的ID标记和ID卡的结构和制造方法。图10是表示本发明的ID标记的叠层结构的透视图。这里,粘结到产品等上的标记基底作为ID标记的安装位于分隔片之上。
图10表示出在ID标记49中通过粘结层15将天线47与薄膜集成电路器件48集成形成的天线集成薄膜集成电路器件46(此后有时称为“天线集成IDF芯片”)粘结到分隔片16或标记基底10上的方法。注意,用于标记基底、粘结层和分隔片的材料基于上述实施方式中所述那些。另外,IDF芯片和天线的形状不限于图10所示的那些。
图11表示在ID卡50中将天线集成薄膜集成电路器件46通过粘结层15粘结到底卡基底37b上的方法。注意,用于底卡基底和粘结层的材料基于上述实施方式中所述那些。IDF芯片和天线的形状不限于图11所示的那些。
图12A和12B分别表示沿着图11中ID标记或ID卡的天线集成IDF芯片的X-Y的截面图。
图12A表示在保护膜55上形成岛状半导体膜57和栅绝缘膜58后同时形成栅电极56(这里使用两层结构)和交叉布线52的情况。另外,通过层间膜53形成天线47、连接TFT和天线47的布线51a以及连接TFTs的布线51b。优选地,通过相同步骤形成栅电极56和交叉布线52,通过另一相同步骤形成天线47和布线51a和51b,但是它们可在同一阶段中形成。
图12B表示在保护膜55上形成岛状半导体膜57和栅绝缘膜58后形成栅电极56(这里使用两层结构)和天线47的情况。另外,通过层间膜53形成连接TFT和天线47的布线51a、交叉布线52以及连接TFTs的布线51b。优选地,通过相同步骤形成栅电极56和天线47,通过另一相同步骤形成交叉布线52和布线51a和51b,但是它们可在同一阶段中形成。
图12A和12B都使用顶栅TFTs,但不言自明,同样可使用底栅TFTs。后面描述TFT的具体制造方法。另外,优选地,形成具有单层或叠层结构的保护膜55,以防止杂质分散进入到岛状半导体膜57中。而且,优选地,也在形成天线47后形成保护膜54。保护膜可由氮化硅、氧化硅、氧氮化硅等形成,但优选地,可包含氮化硅,其具有阻挡杂质如Na的性能。
可选地,可将高弹性有机材料,如聚酰亚胺用于层间膜和保护膜。因此,变形产生的应力集中到各自包含有机材料的层间膜或保护膜,从而这些膜变形,这样施加于TFT的应力减小。当变形产生时,基础膜的边缘接受大于半导体膜边缘的大部分应力。因此,可抑制半导体膜的边缘或界面产生的应力集中。
如图25A到25C所示,优选地,将IDF芯片110放置在顶保护层54a和底保护层55a与55b的大致中央部分。这里,IDF芯片110按大约5微米或更小的厚度形成,更优选是0.3到3微米。另一方面,天线形成为厚度5到40微米,而保护膜分别形成的厚度为10到200微米。因此,顶和底保护膜、IDF芯片以及天线(在天线集成形成的情况下)的整体厚度为d时,优选将IDF芯片放置在满足x=(d/2)±30μm的位置处,更优选是在满足x=(d/2)±10μm的位置处。
按这种方式,通过将IDF芯片放置在保护膜的中央可减轻施加于IDF芯片的应力。从而可防止形成TFT的各层中产生裂纹。
上述只是集中形成TFT和天线的情况中的一种示例结构,本发明不限于此。
[实施例1]
在本实施例中,参考图13A到16C描述薄膜集成电路器件的具体制造方法。这里,为简便起见,表示出CPU和使用n型TFT与p型TFT的存储器的截面结构,用于描述薄膜集成电路的制造方法。
首先,在衬底60上形成剥离层61(见图13A)。这里,在玻璃衬底(例如Corning1737衬底)上通过CVD形成厚度50nm(500埃)的Si膜(非晶Si膜)。对于衬底,可使用石英衬底、由绝缘物质如氧化铝形成的衬底、硅晶片衬底、可抵抗随后步骤的处理热的塑料衬底以及玻璃衬底等。
对于剥离层,可使用包含硅(Si)为主要成份的层,这种硅如多晶硅、单晶硅、以及SAS(半非晶硅(也称为微晶硅))以及非晶硅。这些剥离层可通过溅射以及CVD形成。剥离层可形成为比50nm薄。
接着在剥离层61上形成保护膜55(也称为基础膜或基础绝缘膜)(见图13A)。这里,厚度为100nm(1000埃)的氮化硅膜通过CVD形成,但是,材料和制造方法不限于此,也可使用氧化硅膜、氧氮化硅膜等。而且,可以具有叠层结构或单层结构。例如,优选使用氧氮化硅膜(SiOxNy)(x>y)、氮氧化硅膜(SiNxOy)(x>y)(x,y=1,2...)以及氧氮化硅膜的三层结构。
在使用包含硅的材料,如a-Si作为剥离层61和岛状半导体膜57的主要成分的情况下,考虑确保粘结性能,保护层优选使用SiOxNy。
接着,构成薄膜集成电路器件的CPU和存储器的薄膜晶体管(TFT)形成在保护膜55上。除TFT之外,可形成薄膜有源元件如有机TFT和薄膜二极管。
为形成TFT,岛状半导体膜57首先形成在保护膜55上(见图13B)。岛状半导体膜57由非晶半导体、晶态半导体或半非晶半导体形成。在任何情况下,可使用包含硅、硅锗(SiGe)等作为主要成份的半导体膜。
这里,形成厚度为70nm的非晶硅,其表面用包含镍的溶液处理。此后,通过在500到750℃的温度下的热晶化工艺获得晶态硅半导体膜,并且执行激光晶化,改善结晶度。对于沉积方法,可使用等离子体CVD、溅射、LPCVD等或者激光晶化、热晶化、使用其他催化剂(Fe、Ru、Rh、Pd、Os、Ir、Pt、Cu、Au等)的热晶化,或者这些方法交替地执行多次。
为了晶化非晶半导体膜,可使用连续振荡激光,以及使用连续振荡固态激光器,以基波的二到四次谐振波的光来获得具有大晶粒直径的晶体(此时的晶化称为CWLC)。通常,优选使用Nd:YVO4激光器(基波为1064nm)的二次谐振波(532nm)或三次谐振波(355nm)。在使用连续振荡激光的情况下,从YVO4激光器发出的激光能够连续以10W的输出振荡,其通过非线性光学元件被转变为高谐振波。而且,提供一种将YVO4晶体或GdVO4晶体以及非线性光学元件放入谐振器从而发出谐振波的方法。谐振波由光学系统在辐射面上形成为矩形形状或椭圆形状的激光,其用于照射被处理的物体。需要此时的能量密度为约0.01到100MW/cm2(优选是0.1到10MW/cm2)。然后,半导体膜用激光束照射,同时以约10到2000cm/s的速度相对于激光束移动。
在使用脉冲振荡激光的情况下,典型地使用大约几十到几百Hz的频带,但是,同样可使用明显高于上述频带的具有10MHz或更大的振荡频率的脉冲振荡激光(此时的晶化称为MHzLC)。用脉冲振荡激光照射的半导体膜固化完成需要几十到几百nsec。因此,通过使用上述高频带,直到激光分解的半导体膜固化之前都可照射下一脉冲激光。因此,半导体膜的固液界面可连续移动,这不同于使用传统脉冲振荡激光的情况。这样,形成具有在扫描方向上连续生长的晶粒的半导体膜。具体说,形成在扫描方向上其宽度是10到30微米,在垂直于扫描方向的方向上其宽度是1到5微米的晶粒集合体。通过对于扫描方向形成其延伸较长的单晶晶粒,可形成一种半导体膜,其中至少在TFT的沟道方向上几乎不存在任何晶界。
通过上述方法,获得晶态硅半导体膜。注意晶体优选在源区、沟道区和漏区方向上对齐。另外,优选地,晶态层的厚度为20到200nm(典型地是40到170nm,或者更优选是50到150nm)。此后,在半导体膜上插入氧化膜,形成用于吸收金属催化剂的非晶硅膜,然后通过在500到750下℃热处理执行吸收处理。另外,为了控制TFT元件的阈值,以1013/cm2数量级的剂量向晶态硅半导体膜中注入硼离子。此后,通过用抗蚀剂作为掩膜进行蚀刻来形成岛状半导体膜57。
晶态半导体膜可通过以乙硅烷(Si2H6)和氟化锗(GeF4)为源气体由LPCVD直接形成多晶半导体膜来形成。气体流速为Si2H6/GeF4=20/0.9,沉积温度为400到500℃,这里将Ar或He用作载气,尽管本发明不限于此。
注意尤其在TFT中,沟道区优选添加5×1015到2.5×1021cm-3(0.00001到5at%)的氢或卤素,更优选是0.0005到5at%。在任何情况下,优选是包含比用于IC芯片的单晶中所包含的更多的氢或卤素。因此,甚至在TFT部分局部产生裂纹时,氢或卤素可终止(饱和)它。
接着,在岛状半导体膜57上形成栅绝缘膜58(见图13B)。优选地,使用薄膜形成方法,如等离子体CVD或溅射形成栅绝缘膜58,以按单层或通过堆叠形成包含氮化硅、氧化硅、氮氧化硅或氧氮化硅的膜。在堆叠层的情况下,例如,优选使用从衬底侧开始顺序堆叠氧化硅膜、氮化硅膜和氧化硅膜的三层结构。
接着形成栅电极56(见图13C)。这里通过溅射堆叠30nm厚的TaN(氮化钽)和370nm厚的W(钨)并用抗蚀剂62作为掩膜蚀刻形成栅电极56。这里可使用掩膜如SiOx替代抗蚀剂掩膜。在这种情况下,另外提供图案化SiOx、SiON等掩膜(称为硬掩膜)的步骤。但是,由于与抗蚀剂相比,通过蚀刻减少作为掩膜的膜量更少,可形成具有所需宽度的栅电极层。不言自明,栅电极56的材料、结构和制造方法不限于这些,可适当选择。例如,可通过液滴排放方法不使用抗蚀剂62来选择地形成栅电极56。
对于导电材料,可根据其功能选择不同材料,如银(Ag)、铜(Cu)、金(Au)、镍(Ni)、铂(Pt)、铬(Cr)、锡(Sn)、钯(Pd)、铱(Ir)、铑(Rh)、钌(Ru)、铼(Re)、钨(W)、铝(Al)、钽(Ta)、铟(In)、碲(Te)、钼(Mo)、镉(Cd)、铅(Zn)、铁(Fe)、钛(Ti)、硅(Si)、锗(Ge)、锆(Zr)、钡(Ba)、含锑铅、含锑氧化锡、掺氟氧化锌、碳、石磨、玻璃状碳、锂、铍、钠、镁、钾、钙、钪、锰、锆、镓、铌、钠钾合金、镁铜混合物、镁银混合物、镁铝混合物、镁铟混合物、铝与铝的氧化物的混合物、锂和铝的混合物、卤化银颗粒、分散的纳米颗粒、用作透光导电膜的铟锡氧化(ITO)、ITSO、ZnO、GZO、IZO、有机铟、有机锡、氮化钛等。
对于用于蚀刻栅电极的蚀刻气体,使用CF4、Cl2和O2的混合气体或Cl2气体,但本发明不限于此。
接着,用抗蚀剂63覆盖对应p型TFTs70和72的部分,并且以低浓度向n型TFTs69和71的岛状半导体膜掺杂杂质元素64(典型地是P(磷)或As(砷))(见图13D,第一掺杂步骤)。以1×1013到6×1013/cm2的剂量并且加速电压为50到70keV执行第一掺杂步骤,但是本发明不限于此。通过栅绝缘膜58执行第一掺杂步骤,从而形成一对低浓度杂质区65。注意可不用抗蚀剂覆盖p型TFTs而在整个表面上执行第一掺杂步骤。
接着在通过灰化等去除抗蚀剂63后,形成覆盖n型TFTs69和71区的抗蚀剂66。然后以高浓度向p型TFTs70和72的岛状半导体膜掺杂施加p型导电性的杂质元素67(典型地是B(硼))(见图13E,第二掺杂步骤)。以1×1016到3×1016/cm2的剂量并且加速电压为20到40keV执行第二掺杂步骤。通过栅绝缘膜58执行第二掺杂步骤,从而形成一对p型高浓度杂质区68。
接着在通过灰化等去除抗蚀剂66后,在衬底的表面上形成绝缘膜75(见图14A)。这里,堆叠100nm厚的SiON(氧氮化硅)膜和200nm厚的LTO膜(低温氧化物膜)以形成两层结构。这里通过等离子体CVD形成SiON膜而通过以低压CVD形成SiO2膜来形成LTO膜。此后,用抗蚀剂覆盖形成TFTs的衬底一侧,通过蚀刻去除衬底背表面上形成的绝缘膜(背侧处理)。
接着通过使用回蚀刻(etch back)方法进行蚀刻而去除抗蚀剂和绝缘膜75,将衬底TFT侧上形成的抗蚀剂保留下来。因此,侧壁76以自对齐方式形成(见图14B)。对于蚀刻气体,使用CHF3和He的混合气体。注意形成侧壁的步骤不限于此。
接着形成覆盖p型TFT区的抗蚀剂77,从而将栅电极56和侧壁76作为掩膜以高浓度掺杂施加n型导电性的杂质元素78(典型是P或As)(见图14C,第三掺杂步骤)。以1×1013到5×1015/cm2的剂量并且加速电压为60到100keV执行第三掺杂步骤。通过栅绝缘膜58执行第三掺杂步骤,从而形成一对n型高浓度杂质区79。
尽管未示出,可在通过灰化等去除抗蚀剂77后由加热激活杂质区。例如,在沉积50nm厚的SiON膜后,以550℃的温度在氮气气氛中执行4小时的热处理。另外,通过在形成厚度为100nm的含氮的SiNx膜后以410℃的温度在氮气气氛中进行1小时的热处理,可改善晶态半导体膜的晶体缺陷。据此,例如终止晶态硅中的悬挂键,此后将其称为氢化工艺等。而且,此后为了保护TFTs形成600nm厚的SiON膜作为盖绝缘膜。注意氢化工艺可在形成SiON膜后执行。在这种情况下,可按顺序连续沉积SiNx和SiON膜。按这种方式,按顺序在TFTs上形成SiON、SiNx和SiON的三个绝缘膜,其中结构和材料不限于这些。另外,还可优选形成这些绝缘膜来保护TFTs。
随后在TFT上方形成层间膜53(见图14D)。对于层间膜53,可使用耐热有机树脂,如聚酰亚胺、丙烯酸、聚酰胺、或硅氧烷。至于形成方法,根据材料可使用旋涂、浸润、喷射、液滴排放方法、刮刀、辊涂、淋涂、刀片涂等。另外,也可使用无机材料如PSG、BPSG、氧化铝膜。注意可层叠这些绝缘膜形成层间膜53。
接着在形成抗蚀剂后开出接触孔,然后在保护膜54上方形成连接TFTs的布线51和连接TFT到外部天线的连接布线21(见图14D)。当通过蚀刻开出接触孔时,使用CHF3和He的混合气体,但本发明不限于此。而且,可使用相同材料或不同材料同时形成布线51和连接布线21。这里,连接到TFTs的布线51具有通过溅射和图案化形成的Ti、TiN、Al-Si、Ti和TiN的五层结构。
通过在Al层中混合Si,可防止在烘烤抗蚀剂以图案化布线时产生小丘(hill hock)。而且,可与Si同样混合约0.5%的Cu。通过以Ti或TiN夹Al-Si层可进一步改善抵抗小丘效应。优选在图案化过程中使用由SiON形成的上述硬掩膜等。布线的材料和形成方法不限于此,并且也可使用用于栅电极的上述材料。
注意对于保护膜,可通过等离子体CVD、大气压等离子体等使用包含碳如DLC或CN的薄膜、氮化硅的薄膜、氮氧化硅薄膜等。
可选地,可使用光敏或非光敏有机材料,如聚酰亚胺、丙烯酸、聚酰胺、抗蚀剂、或环丁基苯(benzocyclobutene),或者耐热有机树脂材料,如硅氧烷。根据所用材料,形成方法可以是旋涂、浸润、喷射、液滴排放方法、刮刀、辊涂、淋涂、刀片涂等。或者,也可使用通过涂敷方法获得的SOG膜(例如包含烷基的SiOx膜)。也可使用无机材料,如氧化硅、氮化硅、氧氮化硅、PSG、BPSG、氧化铝膜。注意可层叠这些绝缘膜形成上述保护膜。
在本实施例中,仅连接天线和形成CPU73、存储器74等的TFT区的端子部分80集成形成,但是,本实施例同样可适用于TFT区和天线集成形成的情况。在这种情况下,在层间膜53或保护膜54上方形成天线,并用另一保护膜覆盖。
对于天线的导电材料,可使用Ag、Au、Al、Cu、Zn、Sn、Ni、Cr、Fe、Co或Ti,或包含这些的合金,但是本发明不限于此。而且,布线和天线可由不同材料形成。注意布线和天线优选由在可延展性和柔韧性方面优越的金属材料形成,更优选形成得较厚,以抵抗变形应力。
可通过在整个表面上溅射然后使用抗蚀剂掩膜图案化来形成布线和天线,或者使用液滴排放方法从喷嘴选择形成。这里液滴排放方法包括偏置印刷方法、丝网印刷方法等以及喷墨方法。布线和天线可同时形成,或者它们之一在另一个之前形成,并且另一个堆叠其上。
在装入薄膜集成电路器件的产品包括导电材料的情况下,天线或布线可使用类似的导电材料形成。例如,天线可使用硬币材料在硬币中形成。在这种情况下,例如,当薄膜集成电路器件装入10日元硬币中时,可形成由铜、锌和锡的合金形成的天线。
在本实施例中,使用顶栅结构,但同样可使用底栅结构(反向交错结构)。在不存在薄膜有源元件如TFT的区域,主要提供基础绝缘膜材料、层间绝缘膜材料和布线材料,其优选占据薄膜集成电路器件的50%或更多,或者更优选占据其60到95%。因此,IDF芯片容易弯折并且完成的ID标记等容易处理。在这种情况下,优选的,包括TFT部分的有源元件的岛状半导体区(岛)占据薄膜集成电路器件的5到50%,更优选占据其5到15%。
而且,本实施例中形成的TFT的S值(亚阈值)是0.35V/dec或更小(优选是0.07到0.25V/dec)并且迁移率是10cm2V/sec或更大。采用环形振荡器,获得1MHz或更大的,或者更优选是10MHz或更大的频率特性(电压为3到5V)。或者,每个栅的频率特性是100kHz或更大,或者更优选是1MHz或更大(电压为3到5V)。
在衬底60上形成多个TFTs、保护膜、每个布线和用于天线集成型的天线(统称为薄膜集成电路器件13)后,通过切割(dicing)在薄膜集成电路器件13的边界部分形成槽81(见图15B)。此时,通常使用利用切割设备(切割机)的刀片切割方法。刀片使用嵌入金刚石颗粒的用于研磨的研磨石,具有30到50微米的宽度。该刀片高速旋转,分离薄膜集成电路。用于切割的区域称为街区(street),考虑对元件的损坏,其宽度优选是80到150微米。
薄膜集成电路可通过划线(scribing)、利用掩膜的蚀刻等以及切割进行分离。划线方法包括金刚石划线方法、激光划线方法等。在使用激光划线方法的情况下,通过使用能够产生功率为200到300W的脉冲振荡的线性激光器如Nd:YAG激光器、利用来自谐振器的振荡波长为1064nm的基波或振荡波长为532nm的二次高谐振波等。
在蚀刻的情况下,可通过曝光与显影步骤形成掩膜图案并执行干蚀刻、湿蚀刻等分离元件。干蚀刻可利用大气压等离子体。
在形成槽的情况下,其深度到至少可暴露剥离层的表面的程度。优选地,适当控制上述切割等使得衬底60不损坏并且可再利用。
接着,具有突起82的夹具83(支持衬底)通过插入粘结剂84而附加于每个薄膜集成电路器件13(见图15C)。这里,提供夹具以暂时固定薄膜集成电路器件,以便在去除剥离层后它们彼此不分离。优选地,夹具具有梳状结构,带有突起,用于之后轻松地引入包含卤化的氟化物的气体或液体,但是也可使用平面夹具。更优选地,提供孔隙85,用于之后轻松地引入包含卤化的氟化物的气体或液体。
对于夹具,可使用不被卤化的氟化物损坏的包含氧化硅的玻璃衬底、石英衬底、不锈钢(SUS)衬底等,但可使用任何材料,只要它不被卤化的氟化物损坏。
这里,对于粘结剂,也使用当照射UV射线时降低或失去粘结力(粘性)的材料。这里,使用当照射UV射线时剥离的胶带,其由NittoDenko Corporation制造。除此之外,能够剥离并反复粘结的上述粘结剂也可使用。例如,使用日本专利特许公开No.2001-30403、专利号No.2992092和日本专利特许公开No.06-299127中公开的丙烯酸粘结剂、合成橡胶粘结剂、天然橡胶粘结剂等。不言自明,任何材料可被使用,只要夹具容易被移开。
接着通过在槽81中引入卤化的氟化物气体去除作为剥离层的a-Si膜(见图16A)。这里,使用如图21所示的低压CVD设备去除a-Si膜,使用ClF3(三氟化氯)气体、在350℃的温度下、流速为300sccm、压力为6Torr、时间为3小时,但是本发明不限于这种条件。另外,也可使用ClF3和氮的混合气体,其流速适当设置。注意BrF3、ClF2等可和ClF3同样使用。
这里,在低压CVD设备中,如图21所示所示,卤化的氟化物的气体被引入作为反应空间的钟形罩100中,从而使气体在衬底101上流动。加热器102设置在钟形罩100外部,剩余气体从排气管103排出。
这里,当使用卤化的氟化物如ClF3时,选择性地蚀刻硅,而几乎不蚀刻的氧化硅(SiOx)、氮化硅(SiNx)和氧氮化硅。因此,随着时间推移蚀刻剥离层61,从而顺序剥离衬底60(见图16B)。另一方面,由于氧化硅、氮化硅和氧氮化硅等、以及包括耐热树脂的作为基础膜的保护膜、层间膜和保护膜几乎不蚀刻,可防止薄膜集成电路损坏。不言自明,剥离的衬底60可再利用,其导致成本降低。
剥离层61的材料不限于上述硅材料,只要其可用卤化的氟化物如ClF3去除。而且,保护膜和层间膜的材料不限于上述材料,只要其不被卤化的氟化物如ClF3损坏。
接着,通过照射UV射线降低或失去粘结剂84的粘结力。然后,通过相互分离夹具和薄膜集成电路器件(见图16C),可获得大量薄膜集成电路器件13。优选地,再利用夹具以降低成本。
通过使用图2所示的小型真空销装置24或小销子等,上述方法制造的薄膜集成电路器件13被转移以将其粘结在ID标记、ID卡等的所需位置。
而且,通过对在其上形成多个薄膜集成电路的衬底施加应力可物理剥离衬底。在这种情况下,剥离层使用W、SiO2、WO3等。为了施加应力,使用金刚石笔等施加冲击。
[实施例2]
在本实施例中,参考图17A到图17C描述图15B中使用干蚀刻形成槽81的情况。图17A表示直到图15A的步骤类似于实施例1形成的状态。此后,抗蚀剂87通过曝光和显影步骤形成在衬底上,从而槽81通过以抗蚀刻87为掩膜进行干蚀刻形成,以分离元件(见图17A)。这里,使用等离子体蚀刻,蚀刻气体是氯化气体,典型为Cl2、BCl3、SiCl4、CCl4等,或氟化气体,典型为CF4、SF6、NF3、CHF3等或O2,但是本发明不限于这些。蚀刻也可使用大气压等离子体进行。此时,蚀刻气体优选使用CF4和O2的混合气体。而且,槽81可通过多次使用不同气体执行蚀刻形成。
接着,通过粘结剂84将夹具83附加于薄膜集成电路器件,使用卤化的氟化物如从孔隙85供给的ClF3去除剥离层,剥离衬底60(见图17B)。具体方法类似于实施例1。
接着通过照射UV射线降低或失去粘结剂84的粘结力,以相互分离夹具83和薄膜集成电路器件(见图17C),从而可制造大量薄膜集成电路器件。通过小型真空销装置等,上述方法制造的薄膜集成电路器件被转移以将其安装在所需产品上。
[实施例3]
在本实施例中,描述为形成槽81而通过切割等损坏60时再利用衬底的情况。
作为第一方法,在使用过的衬底88上形成平坦化膜89,如图18A所示。平坦化膜可由耐热树脂如聚酰亚胺、丙烯、聚酰胺、和硅氧烷通过旋涂、浸润、喷射、液滴排放方法等形成。优选地,考虑到随后的热处理,使用耐热树脂,如硅氧烷。另外,也可使用无机材料如PSG、BPSG、氧化铝膜等。随后的步骤类似于其他实施方式或实施例。
作为第二方法,尽管未示出,可使用CMP(化学机械抛光)方法平坦化衬底的表面。该方法尤其在使用过的衬底88上损坏小时有效。CMP方法通过在抛光垫中提供称为浆料的抛光溶液、借助旋转晶片载体和称为平台的旋转基座施加压力、并由抛光垫抛光来执行。由于衬底是绝缘体,如玻璃衬底,主要使用混合了碱性硅胶的浆料。随后的步骤类似于其他实施方式或实施例。
[实施例4]
在本实施例中,描述使用玻璃衬底和石英衬底之外的要剥离的衬底的情况。
首先,准备硅晶片90,对其施加热处理以在其表面上形成氧化膜91(氧化硅膜),从而获得热氧化的硅衬底92(图18B)。执行热处理,例如在800到1200℃(优选在约900到1150℃)的温度下,但是本发明不限于此温度。
注意半导体衬底的整个周边或至少其一个表面被氧化。优选地,半导体衬底的整个周边被氧化,并且形成氧化硅,使得在使用卤化的氟化物如ClF3从衬底分离薄膜集成电路器件时半导体衬底不被卤化的氟化物损坏。注意形成半导体衬底的半导体不限于硅。
另外,具有氮化表面或氧氮化表面的半导体衬底可替代具有氧化表面的半导体衬底使用。例如,可使用单晶硅衬底或其表面注入氮离子的热氧化的硅衬底。而且,也可使用由诸如不锈钢衬底(SUS衬底)的金属形成的衬底,其表面形成如氧化硅或氮化硅的绝缘膜。
此后,在氧化膜91上形成剥离层、基础保护膜和TFT,TFT使用卤化的氟化物气体等剥离。注意可通过直接在氧化膜91上形成TFT而不提供剥离层和基础保护膜而去除硅晶片90,从而剥离TFT。
第二,准备硅晶片,向其掺杂氧离子。然后,在900到1200℃的温度下执行热处理,形成嵌入的氧化膜94(见图18C)。该热处理不限于此,但是需要热处理控制在改进单晶硅(c-Si)层95的结晶度的温度下,单晶硅层在形成嵌入氧化膜的同时被掺杂损坏。以这种方式,获得包括单晶硅衬底93(底单晶硅层)、嵌入氧化膜94和单晶硅层95的SIMOX衬底96。
注意可掺杂氮离子来替代氧离子,以获得SOI衬底。尽管未示出,也可使用通过将形成氧化膜的器件晶片(形成Si衬底和器件的衬底)和处理晶片(Si衬底)粘结并抛光(称为粘结的结构)得到的衬底,氧化膜插入中间。
此后,当形成TFT时,c-Si层95用作半导体层(有源层)。在使用卤化的氟化物气体剥离层的情况下,c-Si衬底93的全部或部分被去除。注意嵌入的氧化膜94用作保护膜(基础膜)。
[实施例5]
在本实施例中,参考图19A到20描述根据本发明的薄膜集成电路器件及其制造方法,其中不使用夹具等执行粘结。首先类似于上述实施例而形成直到图15B的步骤的状态。
接着其上形成多个薄膜集成电路器件13的多个衬底60面朝下被安装或固定到带有托盘97的低压CVD设备的炉子中(钟形罩,见图21)。可同时安装衬底和托盘97。这同样适用于不使用低压CVD的情况。当通过向槽81提供卤化的氟化物如ClF3气体86而蚀刻剥离层时,被分离的薄膜集成电路器件落到托盘97上(见图19A)。但是,在其上形成薄膜集成电路器件的衬底需要被固定到在炉子中设置的框架等上以便它不会掉下来。
优选地,托盘97和薄膜集成电路器件13之间的距离是0.5到1mm,从而分离的薄膜集成电路器件不散布,并且容易提供卤化的氟化物如ClF3气体86。而且,优选地根据薄膜集成电路器件13的尺寸如图19A所示在托盘97上形成突起,以防止分离的薄膜集成电路器件散布。
被分离的托盘97上的薄膜集成电路器件使用小销子98或小型真空销装置转移,并被安装到所需产品上(见图19B)。
图20表示使用也用作托盘的衬底99作为在分离薄膜集成电路器件之前形成的衬底的方法。例如,多个衬底101被安装并固定到低压CVD设备的炉子(钟形罩100)中(见图21)。这同样适用于不使用低压CVD方法的情况。当使用卤化的氟化物如ClF3气体86蚀刻剥离层时,安装在上方的薄膜集成电路器件掉到到下方衬底(其上优选形成突起)的背表面上。
托盘97和作为托盘的衬底99可以是各种衬底,如SOI衬底,诸如热氧化硅衬底和SIMOX衬底、玻璃衬底、石英衬底、SUS衬底、氧化铝衬底、耐热柔性衬底(塑料衬底等)。优选地,包括对卤化的氟化物和热的抵抗性能。
通过使用上述方法,可不使用夹具大量制造薄膜集成电路器件。该实施例可与其他实施方式和实施例自由组合实施。
[实施例6]
在本实施例中,参考图22A和23D描述独立形成在柔性衬底上形成的天线与薄膜集成电路器件并在后面将其连接一起的方法。
图22A到22C表示通过在可折叠的柔性衬底104上形成天线105、将独立形成的IDF芯片107连接于天线105以及折叠柔性衬底104来销售的ID标记、ID卡等的制造方法。这里,天线105可通过在通过溅射等形成后图案化来形成,或者通过选择地使用液滴排放方法排放包含导电材料的成分并且烘干和烘烤被排放的成分来形成。注意天线可在形成后由CMP方法、施压方法论等平坦化。
连接天线和集成电路的连接焊盘106形成在天线上。连接焊盘106可形成在薄膜集成电路器件的一侧。注意集成电路和天线可由各向异性导电膜、已知的结合方法等连接。另外,天线的形状不限于图22A到22C所示形状,只要其在电磁类型的情况下在折叠时对称就行。不言自明,其他通信方法,如电磁耦合型、微波型和光通信型都可适当使用。
图23D是表示图22C中沿着X-Y线的折叠的天线衬底的截面图。这里,折叠天线衬底和薄膜集成电路器件的连接方法参考图23A到图23D描述。
首先,在衬底60上形成剥离层61,然后形成保护膜55。此时,形成在天线衬底被折叠之后连接于底天线105b的连接端子108(见图23A)。这里在通过对导电膜图案化形成连接端子108之后,可形成保护膜并执行平坦化处理。或者,通过留下对应连接端子的部分选择性地形成保护膜,可由液滴排放方法论等排放导电材料,以填充留下的部分,从而形成连接端子。
接着在根据上述实施例形成构成CPU73、存储器74等的TFTs后,形成第一层间膜30a,开出接触孔,并且分别形成连接于顶天线105a的顶连接布线109a、和连接于顶天线105a的布线51与底连接布线109b(见图23B)。
接着在形成第二层间膜30b后,开出接触孔并形成连接于顶天线105a的顶连接布线109a(见图23C)。
接着在其上形成各种布线的IDF芯片粘结到在其上形成天线的柔性衬底104的连接焊盘106上(见图22A到22C)。此时,可使用图2到3B所示的方法。这里,底天线105b的连接端子108和连接焊盘106通过各向异性导电膜(ACF)22连接(图23D)。与ACF同样,可使用已知的结合方法、超声粘结方法、UV粘结方法等。
接着折叠柔性衬底104并通过ACF22类似地连接顶天线的连接焊盘和顶连接布线109a(见图23D)。注意天线和薄膜集成电路器件之间的空间优选用环氧树脂等模压。
如本实施例所述,通过使用在天线折叠时薄膜集成电路器件的顶和底都连接于天线的结构,可在薄膜集成电路器件的顶和底上形成天线。因此,增加接收区域,接收精度也得到改善。本实施例可与其他实施方式和实施例自由组合实施。
[实施例7]
在本实施例(图24A至24C)中所述的是在由卤化的氟化物气体分离薄膜集成电路器件后,薄膜集成电路器件被直接粘结到诸如ID卡的产品上而不用移开粘结到IDF芯片上的夹具83的方法。
首先,类似于上述实施例,形成多个IDF芯片110并通过粘结剂84附加夹具83。夹具83具有突起,如图17B所示。这里对于粘结剂84,使用在照射UV射线时粘结力降低或失去的材料。而且,提供由有机材料或无机材料形成的保护膜54以防止元件损坏。然后,通过使用卤化的氟化物如ClF3蚀刻分离元件。
接着,用附加于元件上的夹具83转移IDF芯片110以与提供产品如ID卡的平台对齐。此时,如图24A所示,可使用夹具和设置在平台上的对齐标识111与112,标识也可直接形成在这里未示出的产品上。在产品中形成薄膜集成电路器件的部分(这里是底卡基底37b),提前形成粘结剂113,从而通过控制夹具的位置将所需元件粘结到产品的所需位置上(见图24A)。
接着,选择地用UV射线114照射要粘结在底卡基底37b上的元件,从而粘结剂84的粘结力降低或失去,从而分离夹具和元件(见图24B)。因此,可在产品所需位置上形成所需IDF芯片110。在形成元件后,元件部分用顶卡基底37a覆盖(见图24C)。这里,天线11设置在卡基底中,但是它也可形成在元件部分。
根据本实施方式中描述的发明,在通过使用卤化的氟化物如ClF3蚀刻分离元件后,可在所需位置上形成所需元件,而没有散布元件。
注意本实施例可用于各种产品,包括ID卡。而且本实施例可与其他实施方式和实施例自由组合实施。
[实施例8]
在本实施例中,描述将IDF芯片提供给可在一个方向上折叠的诸如ID标记的产品上的情况下的TFT结构。
图26是包括在IDF标记20上形成的IDF芯片110中TFT的岛状半导体层57的层的顶视图。岛状半导体层57包括源区115和漏区117,其添加施加n型或p型导电性的杂质,以及不添加杂质的沟道区116。IDF芯片的TFTs的至少一个半导体区连接于天线11。
这里通过在垂直于形成源(S)、沟道(C)和漏(D)区的方向或半导体膜的晶体生长方向的方向上上弯折ID标记,可防止在弯折ID标记时在岛状半导体膜57中产生裂纹,并且无论ID标记怎样处理,都可提供TFTs的稳定操作。
[实施例9]
在本实施例中,描述在实施例1的工艺中使用高温多晶(HPS)的情况。典型地,包括使用比玻璃衬底的耐热温度(大约600℃)更高温度的晶化工艺的半导体工艺被称为高温工艺。
在形成半导体膜后,添加诸如Ni的催化剂并且在LPCVD炉中应用热处理。在大约700℃或更高的温度下在半导体膜中产生晶核,从而使晶化继续。
在形成导状半导体膜后,由LPCVD形成栅绝缘膜。例如,在900℃或更高的温度下使用硅烷与N2或O2的混合气体形成HTO(高温氧化物)膜。
接着,  通过沉积150nm的包含n型杂质如磷的多晶硅(p-Si)形成栅电极层。另外,也可形成厚度为150nm的WSi(硅化钨)膜。在形成中可适当使用溅射、CVD方法等。可类似实施例1执行此后的掺杂步骤。
在沉积步骤之后,在950℃的温度下通过热激活30分钟激活杂质区。而且,使用BPSG用于回流,通过回蚀刻方法使用抗蚀剂执行平坦化。然后由在350℃的温度下的氢退火回复等离子体损坏。
其他步骤类似于实施例1地执行。在本实施例中,使用顶栅结构,但也可使用底栅结构(反向的交错结构)。注意本实施例可与其他实施方式和实施例自由组合实施。
[实施例10]
在本实施例中,描述在实施例1的工艺中使用SAS(半非晶硅)作为岛状半导体膜57的情况。可通过硅气体的辉光放电分解形成SAS。硅气体典型有SiH4,还可使用Si2H6,SiH2Cl2,SiHCl3,SiCl4,SiF4等。通过用从氢、氢和氦、氩、氪和氖选择的一种或多种稀有气体元素稀释硅气体而促进SAS的形成。硅气体优选以10比100的稀释率稀释。不言自明,通过辉光放电分解形成SAS在低气压下执行,但是可能希望在约0.1到133Pa的压力下执行。产生辉光放电的功率频率在1到120MHz的范围内,更优选提供13到60MHz的RF功率。衬底优选在300℃或更小的温度下加热,更优选是100到200℃。
硅气体可与碳气体如CH4和C2H6混合,或与锗气体如GeH4和GeF4混合,以将能带宽度设置在1.5到2.4eV,或0.9到1.1eV。
当不有意向SAS添加控制价电子的杂质元素时,SAS表现出小的n型导电性。这是因为由于在形成非晶半导体的情况下在更高的能量下执行辉光放电,氧容易混合到半导体膜中。当施加p型导电性的杂质元素在沉积同时在其之后添加到包括TFT的沟道形成区的第一半导体膜时,可控制阈值电压。典型地,使用硼作为施加p型导电性的杂质元素。可将杂质气体如B2H6和BF3以1到1000ppm的比率混合到硅气体中。例如在硼用作施加p型导电性的杂质元素时,硼的浓度优选在1×1014到6×1016atom/cm3。注意当沟道形成区由例如SAS形成时,可获得了1到10cm-2/V·sec的场效应迁移率。
当使用SAS时,半导体膜的晶化步骤(高温热处理步骤)也可省略,这样可直接将芯片形成在柔性衬底上。在本发明中,作为一般规则TFT未形成在硅晶片上,但是可使用硅晶片作为在被转移到柔性衬底等之前使用的剥离的衬底。注意本实施例可与其他实施方式和实施例自由组合实施。
[实施例11]
在本实施例中,参考图34A和35D描述根据本发明的识别产品的例子,如ID标记和ID卡以及具有它们的产品。
图34A表示本发明的完成的ID标记的例子。各包含IDF芯片110的多个ID标记20形成在标记安装片(分隔片)118上。ID标记20存储在盒子119中。ID标记印有关于产品的数据以及其功能(产品名、牌子、商标、商标权持有者、销售商、制造商等),而包含的IDF提供有产品的ID号(或产品种类),从而容易辨别出伪造、对知识产权如商标权和专利权的侵犯、以及非法行为,如不正当竞争。而且,IDF芯片可被输入大量数据,其不被印刷在产品的外壳或标记上,诸如生产地、销售地、质量、原材料、效果、应用、数量、形状、价格、生产方法、用途、生产时间、使用时间、过期日、使用说明书、关于该产品的知识产权数据等,从而分销商和顾客使用简单的阅读仪可访问这些数据。形成IDF芯片,使得该数据可容易地从制造商侧更新和删除,而不可能从分销商和顾客侧更新和删除。
图34B表示装入IDF芯片的ID标签120。通过向产品提供ID标签,有助于产品管理。例如,当产品被偷时,可跟踪其路径并且快速侦测到罪犯。按这种方式,通过提供ID标签,可流通在所谓可跟踪性方面优越的产品。
图34C表示根据本发明的完成的ID卡41的例子。ID卡包括各种卡,如现金卡、信用卡、预付卡、电子火车票、电子货币、电话卡、和会员卡。
图34D表示根据本发明的完成的附息票债券122的例子,IDF芯片110粘结到附息票债券122上。附息票债券包括邮票、火车票、票据、入场券、礼品卡、书票、文具票、啤酒票、各种礼品证书和各种服务券等,不用说,本发明不限于这些。
图34E表示包含IDF芯片110的用于包装产品的包装膜127。包装膜127通过例如在底层膜上任意分散IDF芯片并用顶层膜覆盖来形成。包装膜127存储在盒子129中可按需要由切割机128分隔来使用。注意用于包装膜127的材料不特别限定。例如薄膜树脂、铝箔、纸等均可使用。
图35A和35B分别表示在其上粘结了根据本发明的ID标记20的书123和塑料瓶124。ID标记20包含IDF芯片110。由于用于本发明的IDF芯片非常薄,在将薄膜集成电路安装到物体,如书上时,其功能和设计不被破坏。在非接触薄膜集成电路器件的情况下,天线和芯片可集成地形成并且可直接转移到产品的曲线表面上。
图35C表示在其上直接粘结ID标记20的新鲜食物,如水果131。图35D表示用包装膜127包装的新鲜食物如蔬菜130,该包装膜127用于包装包含IDF芯片110的产品。ID标记可在将ID标记粘结到产品上时剥离,而包装膜在产品用包装膜包装时不易剥离,因此在安全方面是有利的。
本发明的IDF芯片可用于除上述之外的不同的产品。
[实施例12]
本实施例中,参考图30A到30C说明读出安装本发明的ID标记、ID标签等的产品上的数据的方法。
安装ID标记或ID标签的产品172暴露于读写器的主体170的传感器部分171,如图30A所示。显示部分173显示原材料、原产地、每个生产(制造)步骤的测试结果、流通历史等以及关于该产品的数据,如其使用说明书。不言自明,显示部分可独立提供,不需要带有读写器。这种读写器可在展示产品的货架上设置。
如图30B所示,通过在个人便携信息终端上包含读出功能,例如便携电话的主体180,安装ID标记或ID标签的产品172暴露于在主体部分中提供的传感器部分181中,从而数据显示在显示部分183上。然后,关于产品的数据类似地显示。不言自明,显示部分可独立提供,不必要提供在读写器中。
如图30C所示,个人便携阅读器的主体190的传感器部分191暴露于安装ID标记或ID标签的产品172,从而数据显示在显示部分193上。然后关于产品的数据类似地显示。不言自明,显示部分可独立提供,不必要对读写器提供。
按这种方式,与通过传统无线标签等提供的数据相比,顾客可自由获得足够的关于产品的信息。不言自明,薄膜集成电路器件有助于快速的产品管理。
在根据本发明将非接触集成电路器件结合在产品中时,根据读写器和产品,如卡之间的距离以及频率,它们被分类为接触类型、接近类型、附近类型、远程类型。对于接触型,使用需要0到2mm的距离来通信和4.92GHz的通信频率的电磁感应方法。对于接近类型,使用需要大约10cm的距离来通信和13.56MHz的通信频率的电磁感应方法。对于附近类型,使用需要大约70cm的距离来通信和13.56MHz的通信频率的电磁感应方法。对于远程类型,使用需要几米的距离来通信的微波方法。
非接触集成电路具有功率由电磁感应行为(电磁感应方法)、互感行为(电磁耦合方法)、或线圈天线的静电引起的感应行为(静电耦合方法)提供的特征。通过控制该天线的线圈,可选择要接收的频率。例如,为了接收具有短波的高频,天线的匝数可更少。
与接触IC相比,非接触IC不损坏,具有高的耐用性,并且因为不接触地执行供电和数据通信而不可能产生由于静电等引起的错误。另外,非接触IC容易处理,因为其仅需要被暴露于由简单结构形成的读写器。
[实施例13]
在本实施例中,参考图31到33描述安装本发明的ID标记或ID标签的产品及其流通的管理方法。
首先,顾客在商店购买产品的情况参考图31说明。展示在商店的产品132附带有ID标记20或装入关于产品的数据、制造历史等的ID标签。顾客将商店准备好的或他自己的顾客R/W133暴露于产品132以通过R/W133的天线部分134进行通信,从而可读出在ID标记等中装入的数据。
优选地,产品的购买/不购买可由顾客使用操作键136自由选择。读出的数据显示在R/W133提供的显示部分135上。数据包括价格、消费税、原产国、制造商、进口国、制造时间、过期日、应用(食品的菜谱)等。显示购买的总价格也是很方便的。
通过将顾客R/W133连接于POS系统137(销售系统的销售点,其是产品由自动读出设备在其被销售的地方读出并直接输入计算机来进行销售管理、顾客管理、存货管理、购买管理等的系统),不再需要在收款台读出条形码的传统操作。
通过将R/W133或POS系统137连接于私人账户138,如电子货币,购买或使用的成本自动降低,可实现更有效的购物,而不需要现金和收银机。可使用个人电子货币卡现场与R/W通信进行产品的校验。不言自明,本发明的ID卡可用于电子货币卡。而且,用于产品管理的门优选设置在商店的入口门处,从而未输入POS系统的产品(即未购买的)可被检查,以防止入店行窃。
这里,简单描述安装了本发明的ID标记、ID标签等的产品的流通。
图32A中,制造商提供装入了薄膜集成电路器件的产品给销售商(零售商等)。销售商提供价格数据/销售数据,如已销售产品的数量和顾客校验(checkout)产品时的购买时间。另一方面,顾客可提供购买数据,如识别数据。例如,通过使用装入有薄膜集成电路器件的信用卡、个人阅读器等,购买数据可通过互联网等提供给销售商和制造商。销售商可在销售商从顾客获得购买数据的同时通过使用薄膜集成电路器件向顾客提供产品数据。这种销售数据、购买数据等在将来对于销售策略的构建是非常有价值的。
由销售商和顾客的阅读器从薄膜集成电路器件读出的数据通过计算机和网络对于制造商、销售商或顾客是公开的。如上所述,可通过薄膜集成电路器件向需要的人提供各种数据。因此,本发明的ID标记和ID标签对于产品的交易和管理是有效的。
同时,图32B表示产品从顾客向二次销售商流通的情况。这里,顾客再次提供购买数据,如标识数据。例如,购买数据通过互联网等使用装入集成电路器件的信用卡、个人阅读器等提供给二次销售商。另外,二次销售商提供产品数据并通过使用薄膜集成电路器件从顾客处获得购买数据。这种销售数据和购买数据是非常有价值的,其使得能够获知二次产品的使用历史和使用期限,这有助于制定销售策略,如价格设置和顾客选择。
接着参考图33描述在机场安全检查的情况。行李139设置有包含IDF芯片110的ID标签120。行李139在传送带145上移动并通过读写器140。从天线141振荡的无线电波142激活IDF芯片110,从而存储在存储器中的数据信号化并返回读写器140。这样数据可由计算机143识别。
计算机143连接于数据库144,数据库存储仅关于包含ID标记、ID标签和IDF芯片并在市场上合法流通的产品(后面称为有效产品)的数据。因此,关于行李139中的产品的数据和数据库144被检查。在除有效产品外的物体包括在行李139中时,被检查出来并被问询、抛弃或按需要处理。在虽是有效产品但航空禁运的有毒材料、火器和剑等被包括其中时,要求计算机软件被编程为不使该行李通过检查门。
不言自明,包括引起非法性的物体的行李,如包括伪造品、复制品、违禁品和走私品的行李不能通过该检查门。因此,可在国界截住伪造品,防止其流入流出国门。另外,危险材料、火器和剑的检测也可防止恐怖主义。
[实施例14]
在本实施例中,参考图27到29描述本发明的ID标记、ID标签等的通信基础的例子。
图27是表示读写器414和标识产品,如像ID标记的非接触IC411的框图。参考数字400指代输入天线,401指代输出天线。参考数字402指代输入接口、403指代输出接口。每个天线的数字不限于图27所示数字。另外,天线不必要是线圈的。由输入天线400从读写器414的输出天线418接收的无线电波412被解调或又输入接口402通信,并通过总线409提供给CPU404、协处理器405、ROM406、RAM407、非易失性存储器408等的每一个。
这里,协处理器405作用是作为侧处理器,帮助CPU操作,CPU主要控制薄膜集成电路器件410的所有处理。典型地,协处理器405用作用于解码处理的专用装置,其执行进行应用如结算所需的解码处理。另外,对于非易失性存储器408,优选使用EPROM、EEPROM、UV-EPROM、闪存储器、FRAM等,这些存储器中数据可更新多次。
注意上述存储器分类为程序存储器(存储程序的区域)、工作存储器(在执行程序过程中暂时存储数据的区域)以及数据存储器(存储关于产品的数据和程序的固定数据的区域)。典型地,ROM用作程序存储器,而RAM用于工作存储器。RAM也用作缓冲器,用于和R/W通信。为了存储作为信号输入到确定地址的数据,典型使用EEPROM。
接着存储在存储器中的关于产品的数据在上述每个电路中被转变为信号并在输出接口403中被调制,从而由输出天线401发送到R/W414。这里,输入接口402由整流(rectifying)电路420和解调电路421输入。从输入天线400输入的交流电源电压在整流电路420被整流并作为直流电源电压提供给上述每个电路。从输入天线400输入的交流信号在解调电路421解调,从而将波形整形的每个信号提供给每个电路。
输出接口403带有调制电路423和放大器424。从每个电路输入到输出接口403的每个信号在调制电路423中调制并在放大器424中放大或缓冲放大,从而从输出天线401发送给终端设备如R/W414。R/W414的输入天线425接收从非接触IC器件传送来的信号。接收到的信号在输入接口426解调,经控制器427发送到计算机419,并且通过或不通过数据库415执行数据处理,从而可识别出关于产品的数据。
注意计算机419带有用于处理关于产品的数据的软件,但是,硬件同样可处理该数据。因此,与传统的一个接一个读出条形码的操作相比,可减少处理数据耗费的时间、劳动力或错误,从而有助于产品管理。
注意图27所示的每个电路仅是本发明的一个方式。每个包含在非接触IC器件411中和R/W414中的电路不限于这些。图27表示使用天线作为非接触类型的一个例子,但非接触类型不限于此,并且可使用发光元件、光传感器等通过光发送接收数据。
图27中,包括模拟电路,如整流电路420、解调电路421和调制电路423的输入接口402、输出接口403、CPU404、每个存储器等都由一个薄膜集成电路410形成。而且,R/W414中输出接口417和输入接口426由集成电路416形成。但是,该结构仅仅是一个例子,本发明不限于此。例如,包括模拟电路,如整流电路420、解调电路421和调制电路423的输入接口402以及输出接口403形成为IC芯片,而CPU404、每个存储器等都由包括TFTs的薄膜集成电路形成。
图27表示从作为终端设备的读写器提供电源电压的例子,但是本发明不限于此。例如可对非接触集成电路器件提供太阳能电池。而且,还可装入超薄电池,如锂电池。
图28是表示输入天线400和输出天线401独立形成的情况下的ID标记20的透视图。具体制造方法类似于实施例1,除了在薄膜集成电路器件13和天线之间提供4个端子部分。输入天线400和输出天线401独立形成的结构不限于此。
这里,参考图29简单描述集成电路器件中的CPU结构。图29是表示包括CPU919、主存储器905、和输入/输出接口914的集成电路的框图。首先,由于从主存储器905的程序存储器906中读出指令的操作是必需的,CPU919需要经地址总线917选择指令的地址。此时,地址控制部分911选择用于主存储器905的地址。存储在主存储器中的数据经控制总线918传送。
当在程序存储器906中选择地址时,存储器中的指令经数据总线916和内部总线915被暂时输出并输入到指令寄存器912中.这里,每个寄存器或寄存器组910包括用于在CPU中维持数据或执行状态以及用于CPU中每个处理的的工作存储器元件。
暂时输入到指令寄存器中的指令被发送到指令解码器913。指令解码器913首先将接收的指令进行翻译并将其转变为用于控制部分900的控制数据,从而进行处理。指令解码器913确定要被指令处理的数据的位置(寄存器或存储器)。注意这里的翻译是指将由多个输入信号(比特)构成的数据转变为一个特定信号。
从指令解码器913到控制部分900的指令作为信号传送。控制部分带有信号线(控制信号线),用于控制执行对应于数据种类的每个处理的电路。控制信号线每个都带有开关电路。当该转换接通时,控制信号输出到电路。
当指令是算术运算时,控制部分900输出算术处理的控制信号(用于读出数据的脉冲信号)到算术单元901中。算术寄存器902作为算术运算的对象被分为两个寄存器(A寄存器903和B寄存器904):作为算术运算的对象的寄存器和不作为算术运算的对象的寄存器。注意每个存储器的作用如上所述。输入/输出接口914用于在CPU用外部设备(诸如R/W)发送和接收信号时将不同标准的信号转变为在CPU中可被处理的信号。
工作存储器907是用于在执行程序的处理中暂时存储数据的区域。数据存储器908是用于存储程序所用的固定数据的区域。对于工作存储器,典型地使用RAM,用作处理数据的工作区。而且,RAM也用作缓冲器,用于与R/W通信。为了存储作为信号输入到确定地址的数据,典型地使用EEPROM。
[实施例15]
在本实施例中,参考图36A和36B详细描述本发明的IDF芯片的结构例子。
图36A是包括电源电路214、输入/输出电路215、天线电路216、逻辑电路210、放大器211、时钟产生电路和解码器212、存储器213等的IDF芯片217的示意图。天线电路216包括天线布线201和天线电容器202。
不包括电源的IDF芯片通过从读写器200接收无线电波218而提供的电源来工作。当天线电路216接收从读写器200发送的无线电波218时,包括第一电容器203、第一二极管204、第三二极管207、第三电容器208等的输入/输出电路215将其检测为检测输出信号。该信号由放大器211放大为足够大的振幅,并由时钟产生电路和解码器212分割为指令的时钟和数据。传送的指令在逻辑电路210中处理,从而存储器213中的数据被响应,并且所需的数据被写入存储器等中。
通过经由逻辑电路210的输出将开关元件209转换为ON/OFF执行响应。因此,天线216的阻抗改变,其进而改变天线电路216的反射率。读写器200监视天线电路216的反射率变化,以从ID芯片读出数据。
ID芯片的每个电路中消耗的功率由通过检测并平滑化由电源电路214接收的无线电波218所产生的直流电源VDD提供。包括第一电容器203、第一二极管204、第二二极管205和第二电容器206的电源电路214设置足够大的值,以向每个电路提供电源。
图36B表示用于IDF芯片1309的电路中的天线电路1308和电源电路1307。天线电路1308包括天线布线1301和天线电容器1302。电源电路1307包括第一电容器1303、第一二极管1304、第二二极管1305和第二电容器1306。
ID芯片的一个特征是它如上所述用不采电池工作,因为从读写器发送的无线电波由天线电路1308接收并由电源电路1307整流来产生直流电压,从而ID芯片中包含的电路进行操作。
工业应用性
在上述实施方式和实施例中,主要描述了非接触薄膜集成电路器件,但不言自明本发明的薄膜集成电路器件还可适用于接触薄膜集成电路器件。例如,形成磁条型或IC块接触型芯片。在接触IC的情况下,不需要形成天线。而且,磁条型或IC块接触型的薄膜集成电路器件以及非接触薄膜集成电路器件可组合起来。
以本发明的IDF芯片为典型代表的薄膜集成电路器件可装入各种产品中,包括ID标记、ID卡、和ID标签以及纸币、硬币、附息票债券、契约、公共公司债券等。尤其,本发明应用于纸、板以及包装层形式的产品中是有效的,其可参考上述实施方式和实施例制造。以这种方式,本发明的应用范围相当宽泛。

Claims (36)

1.一种ID标记,包括:
标记基底,在其上形成天线;
薄膜集成电路器件,该薄膜集成电路器件包括薄膜晶体管并被设置成与该标记基底接触;
分隔片;以及
粘结剂,该粘结剂被提供在标记基底和分隔片之间,
其中,所述薄膜集成电路器件的厚度为5微米或更小。
2.根据权利要求1的ID标记,其中所述天线和所述薄膜集成电路器件通过交叉布线而连接。
3.根据权利要求1的ID标记,还包括保护层,其中在所述薄膜集成电路器件的上表面和下表面至少之一上形成包括含有氧化硅、氮化硅或氧氮化硅的单层或叠层的该保护层。
4.根据权利要求1的ID标记,其中在所述薄膜集成电路器件的上表面和下表面上形成保护层的情形下,当所述薄膜集成电路器件和形成在所述上表面和所述下表面上的保护层的总厚度为d时,将所述薄膜集成电路器件放置在(d/2)±30微米或更小的位置处。
5.根据权利要求1的ID标记,其中在所述薄膜集成电路器件中包含的薄膜晶体管的半导体膜含有0.0005至5原子%的氢或卤素。
6.根据权利要求1的ID标记,其中所述薄膜集成电路器件的尺寸是0.09至25平方毫米。
7.根据权利要求1的ID标记,其中所述薄膜集成电路器件的厚度为0.1至3微米。
8.一种ID标记,包括:
内部基底,在其上形成天线;
标记基底;
薄膜集成电路器件,该薄膜集成电路器件包括薄膜晶体管并被设置成与标记基底接触;
分隔片;以及
粘结剂,该粘结剂被提供在标记基底和分隔片之间,
其中,所述薄膜集成电路器件的厚度为5微米或更小。
9.根据权利要求8的ID标记,其中所述天线和所述薄膜集成电路器件通过交叉布线而连接。
10.根据权利要求8的ID标记,还包括保护层,其中在所述薄膜集成电路器件的上表面和下表面至少之一上形成包括含有氧化硅、氮化硅或氧氮化硅的单层或叠层的该保护层。
11.根据权利要求8的ID标记,其中在所述薄膜集成电路器件的上表面和下表面上形成保护层的情形下,当所述薄膜集成电路器件和形成在所述上表面和所述下表面上的保护层的总厚度为d时,将所述薄膜集成电路器件放置在(d/2)±30微米或更小的位置处。
12.根据权利要求8的ID标记,其中在所述薄膜集成电路器件
中包含的薄膜晶体管的半导体膜含有0.0005至5原子%的氢或卤素。
13.根据权利要求8的ID标记,其中所述薄膜集成电路器件的尺寸是0.09至25平方毫米。
14.根据权利要求8的ID标记,其中所述薄膜集成电路器件的厚度为0.1至3微米。
15.一种ID卡,包括:
卡基底,在其上形成天线;
薄膜集成电路器件,该薄膜集成电路器件包括薄膜晶体管,并被设置成与卡基底接触;
覆盖物,用于至少覆盖卡基底的一侧,在所述侧上形成有所述天线和薄膜集成电路器件,
其中,所述薄膜集成电路器件的厚度为5微米或更小。
16.根据权利要求15的ID卡,其中所述天线和所述薄膜集成电路器件通过交叉布线而连接。
17.根据权利要求15的ID卡,其中所述覆盖物包括树脂,并且是通过层压装置层压的。
18.根据权利要求15的ID卡,进一步包括:在所述薄膜集成电路器件的上表面和下表面至少之一上形成的包括含有氧化硅、氮化硅或氧氮化硅的单层或叠层的保护层。
19.一种ID卡,包括:
内部基底,在其上形成天线;
薄膜集成电路器件,该薄膜集成电路器件包括薄膜晶体管并被设置成与内部基底接触;
覆盖物,用于覆盖内部基底周围,
其中,所述薄膜集成电路器件的厚度为5微米或更小。
20.根据权利要求19的ID卡,其中所述天线和所述薄膜集成电路器件通过交叉布线而连接。
21.根据权利要求19的ID卡,其中所述覆盖物包括树脂,并且是通过层压装置层压的。
22.根据权利要求19的ID卡,其中在所述薄膜集成电路器件的上表面和下表面至少之一上形成包括含有氧化硅、氮化硅或氧氮化硅的单层或叠层的保护层。
23.一种ID标签,包括:
基底,其上形成天线;
薄膜集成电路器件,该薄膜集成电路器件包括薄膜晶体管,并被设置成与所述基底接触;以及
覆盖物,用于至少覆盖所述基底的一侧,在所述侧上形成有所述天线和薄膜集成电路器件,
其中,所述薄膜集成电路器件的厚度为5微米或更小。
24.根据权利要求23的ID标签,其中所述天线和所述薄膜集成电路器件通过交叉布线而连接。
25.根据权利要求23的ID标签,其中所述覆盖物包括树脂,并且是通过层压装置层压的。
26.根据权利要求23的ID标签,进一步包括:在所述薄膜集成电路器件的上表面和下表面至少之一上形成的包括含有氧化硅、氮化硅或氧氮化硅的单层或叠层的保护层。
27.一种ID标签,包括:
内部基底,其上形成天线;
薄膜集成电路器件,该薄膜集成电路器件包括薄膜晶体管,并且被设置成与所述内部基底接触;以及
覆盖物,用于覆盖所述内部基底周围,
其中,所述薄膜集成电路器件的厚度为5微米或更小。
28.根据权利要求27的ID标签,其中所述天线和所述薄膜集成电路器件通过交叉布线而连接。
29.根据权利要求27的ID标签,其中所述覆盖物包括树脂,并且是通过层压装置层压的。
30.根据权利要求27的ID标签,其中在所述薄膜集成电路器件的上表面和下表面至少之一上形成包括含有氧化硅、氮化硅或氧氮化硅的单层或叠层的保护层。
31.一种包括ID标记、ID卡、或ID标签的物体,所述物体包括:
基底,其上形成天线;
薄膜集成电路器件,该薄膜集成电路器件包括薄膜晶体管,并被设置成与所述基底接触;以及
覆盖物,用于至少覆盖所述基底的一侧,在所述侧上形成有所述天线和薄膜集成电路器件,
其中,所述薄膜集成电路器件的厚度为5微米或更小。
32.根据权利要求31的物体,进一步包括:在所述薄膜集成电路器件的上表面和下表面至少之一上形成的包括含有氧化硅、氮化硅或氧氮化硅的单层或叠层的保护层。
33.一种包括ID标记、ID卡、或ID标签的物体,所述物体包括:
内部基底,其上形成天线;
薄膜集成电路器件,该薄膜集成电路器件包括薄膜晶体管,并被设置成与所述内部基底接触;以及
覆盖物,用于覆盖所述内部基底周围,
其中,所述薄膜集成电路器件的厚度为5微米或更小。
34.根据权利要求33的物体,进一步包括:在所述薄膜集成电路器件的上表面和下表面至少之一上形成的包括含有氧化硅、氮化硅或氧氮化硅的单层或叠层的保护层。
35.一种ID标记,包括:
标记基底,该标记基底具有第一表面和与第一表面相对的第二表面;
天线,该天线被形成在标记基底的第一表面上方;
薄膜集成电路器件,该薄膜集成电路器件包括薄膜晶体管,并位于标记基底的第一表面的上方;
布线,该布线被形成在标记基底的第二表面上;
分隔片,其设置在所述标记基底的第一表面上方,粘结层、天线和薄膜集成电路器件插入在分隔片和标记基底的第一表面之间,
其中,所述布线通过在标记基底内形成的接触孔电连接薄膜晶体管和天线的一部分,以及
其中,所述薄膜集成电路器件的厚度为5微米或更小。
36.一种ID标记,包括:
标记基底;
天线,该天线被形成在标记基底的上方;
绝缘层,该绝缘层被形成在天线的上方;
布线,该布线被形成在绝缘层上;
薄膜集成电路器件,该薄膜集成电路器件包括薄膜晶体管,并位于标记基底的上方;
分隔片,其设置在标记基底的上方,粘结层、天线、绝缘层和薄膜集成电路器件插入分隔片和标记基底之间,
其中,所述布线通过在绝缘层内形成的接触孔被连接到天线,
其中,所述薄膜集成电路器件的厚度为5微米或更小。
CN2005800029121A 2004-01-23 2005-01-20 Id标记、id卡和id标签 Expired - Fee Related CN1910600B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP015449/2004 2004-01-23
JP2004015449 2004-01-23
PCT/JP2005/001037 WO2005071608A1 (en) 2004-01-23 2005-01-20 Id label, id card, and id tag

Publications (2)

Publication Number Publication Date
CN1910600A CN1910600A (zh) 2007-02-07
CN1910600B true CN1910600B (zh) 2011-12-14

Family

ID=34805457

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005800029121A Expired - Fee Related CN1910600B (zh) 2004-01-23 2005-01-20 Id标记、id卡和id标签

Country Status (3)

Country Link
US (1) US8136735B2 (zh)
CN (1) CN1910600B (zh)
WO (1) WO2005071608A1 (zh)

Families Citing this family (107)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2003303597A1 (en) 2002-12-31 2004-07-29 Therasense, Inc. Continuous glucose monitoring system and methods of use
US7587287B2 (en) * 2003-04-04 2009-09-08 Abbott Diabetes Care Inc. Method and system for transferring analyte test data
US7679407B2 (en) * 2003-04-28 2010-03-16 Abbott Diabetes Care Inc. Method and apparatus for providing peak detection circuitry for data communication systems
US7722536B2 (en) * 2003-07-15 2010-05-25 Abbott Diabetes Care Inc. Glucose measuring device integrated into a holster for a personal area network device
EP1718198A4 (en) * 2004-02-17 2008-06-04 Therasense Inc METHOD AND SYSTEM FOR PROVIDING DATA COMMUNICATION IN A CONTINUOUS BLOOD SUGAR MONITORING AND MANAGEMENT SYSTEM
CA2858901C (en) 2004-06-04 2024-01-16 Carolyn Anderson Diabetes care host-client architecture and data management system
US8029441B2 (en) 2006-02-28 2011-10-04 Abbott Diabetes Care Inc. Analyte sensor transmitter unit configuration for a data monitoring and management system
US7545272B2 (en) 2005-02-08 2009-06-09 Therasense, Inc. RF tag on test strips, test strip vials and boxes
US7768408B2 (en) 2005-05-17 2010-08-03 Abbott Diabetes Care Inc. Method and system for providing data management in data monitoring system
JP4528239B2 (ja) * 2005-10-03 2010-08-18 株式会社日立製作所 無線icタグ
US7583190B2 (en) * 2005-10-31 2009-09-01 Abbott Diabetes Care Inc. Method and apparatus for providing data communication in data monitoring and management systems
US7801582B2 (en) 2006-03-31 2010-09-21 Abbott Diabetes Care Inc. Analyte monitoring and management system and methods therefor
US8478557B2 (en) 2009-07-31 2013-07-02 Abbott Diabetes Care Inc. Method and apparatus for providing analyte monitoring system calibration accuracy
US7620438B2 (en) 2006-03-31 2009-11-17 Abbott Diabetes Care Inc. Method and system for powering an electronic device
US8219173B2 (en) 2008-09-30 2012-07-10 Abbott Diabetes Care Inc. Optimizing analyte sensor calibration
CN101479747B (zh) * 2006-06-26 2011-05-18 株式会社半导体能源研究所 包括半导体器件的纸及其制造方法
US20110009925A1 (en) * 2006-10-17 2011-01-13 Cochlear Limited Transcutaneous receiving antenna device for implant
US20080199894A1 (en) 2007-02-15 2008-08-21 Abbott Diabetes Care, Inc. Device and method for automatic data acquisition and/or detection
US8123686B2 (en) 2007-03-01 2012-02-28 Abbott Diabetes Care Inc. Method and apparatus for providing rolling data in communication systems
US7750852B2 (en) * 2007-04-13 2010-07-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2008130896A1 (en) 2007-04-14 2008-10-30 Abbott Diabetes Care, Inc. Method and apparatus for providing data processing and control in medical communication system
WO2008130898A1 (en) 2007-04-14 2008-10-30 Abbott Diabetes Care, Inc. Method and apparatus for providing data processing and control in medical communication system
WO2009096992A1 (en) 2007-04-14 2009-08-06 Abbott Diabetes Care, Inc. Method and apparatus for providing data processing and control in medical communication system
WO2008130897A2 (en) 2007-04-14 2008-10-30 Abbott Diabetes Care, Inc. Method and apparatus for providing data processing and control in medical communication system
US8665091B2 (en) 2007-05-08 2014-03-04 Abbott Diabetes Care Inc. Method and device for determining elapsed sensor life
US8461985B2 (en) 2007-05-08 2013-06-11 Abbott Diabetes Care Inc. Analyte monitoring system and methods
US7928850B2 (en) 2007-05-08 2011-04-19 Abbott Diabetes Care Inc. Analyte monitoring system and methods
US8456301B2 (en) 2007-05-08 2013-06-04 Abbott Diabetes Care Inc. Analyte monitoring system and methods
US8103471B2 (en) 2007-05-14 2012-01-24 Abbott Diabetes Care Inc. Method and apparatus for providing data processing and control in a medical communication system
US8260558B2 (en) 2007-05-14 2012-09-04 Abbott Diabetes Care Inc. Method and apparatus for providing data processing and control in a medical communication system
US10002233B2 (en) 2007-05-14 2018-06-19 Abbott Diabetes Care Inc. Method and apparatus for providing data processing and control in a medical communication system
US8560038B2 (en) 2007-05-14 2013-10-15 Abbott Diabetes Care Inc. Method and apparatus for providing data processing and control in a medical communication system
US8444560B2 (en) 2007-05-14 2013-05-21 Abbott Diabetes Care Inc. Method and apparatus for providing data processing and control in a medical communication system
US8239166B2 (en) 2007-05-14 2012-08-07 Abbott Diabetes Care Inc. Method and apparatus for providing data processing and control in a medical communication system
US9125548B2 (en) 2007-05-14 2015-09-08 Abbott Diabetes Care Inc. Method and apparatus for providing data processing and control in a medical communication system
US8600681B2 (en) 2007-05-14 2013-12-03 Abbott Diabetes Care Inc. Method and apparatus for providing data processing and control in a medical communication system
US8026382B2 (en) * 2007-05-18 2011-09-27 Heidi Kay Lipid raft, caveolin protein, and caveolar function modulation compounds and associated synthetic and therapeutic methods
AU2008265542B2 (en) * 2007-06-21 2014-07-24 Abbott Diabetes Care Inc. Health monitor
US8597188B2 (en) 2007-06-21 2013-12-03 Abbott Diabetes Care Inc. Health management devices and methods
US8160900B2 (en) 2007-06-29 2012-04-17 Abbott Diabetes Care Inc. Analyte monitoring and management device and method to analyze the frequency of user interaction with the device
US8834366B2 (en) 2007-07-31 2014-09-16 Abbott Diabetes Care Inc. Method and apparatus for providing analyte sensor calibration
KR100826392B1 (ko) * 2007-08-08 2008-05-02 삼성전기주식회사 이동 기기 및 그 제조 방법
CA2699552C (en) * 2007-09-14 2013-05-28 Junsuke Tanaka Antenna sheet, transponder, and booklet
US8640948B2 (en) 2007-09-25 2014-02-04 Black Card Llc Carbon transaction card
EP2248074B1 (en) * 2008-02-26 2016-05-25 Avery Dennison Corporation Rfid tag for direct and indirect food contact
US7826382B2 (en) 2008-05-30 2010-11-02 Abbott Diabetes Care Inc. Close proximity communication device and methods
US8376236B2 (en) * 2008-11-14 2013-02-19 Toppan Printing Co., Ltd. Contactless IC label
US9402544B2 (en) 2009-02-03 2016-08-02 Abbott Diabetes Care Inc. Analyte sensor and apparatus for insertion of the sensor
WO2010127050A1 (en) 2009-04-28 2010-11-04 Abbott Diabetes Care Inc. Error detection in critical repeating data in a wireless sensor system
EP2424426B1 (en) 2009-04-29 2020-01-08 Abbott Diabetes Care, Inc. Method and system for providing data communication in continuous glucose monitoring and management system
WO2010138856A1 (en) 2009-05-29 2010-12-02 Abbott Diabetes Care Inc. Medical device antenna systems having external antenna configurations
US8993331B2 (en) 2009-08-31 2015-03-31 Abbott Diabetes Care Inc. Analyte monitoring system and methods for managing power and noise
BR112012000220A2 (pt) 2009-08-31 2020-12-22 Abbott Diabetes Care Inc. Métodos e dispositivos médicos
WO2011041531A1 (en) 2009-09-30 2011-04-07 Abbott Diabetes Care Inc. Interconnect for on-body analyte monitoring device
US8511557B2 (en) * 2009-12-19 2013-08-20 Trutag Technologies, Inc. Labeling and authenticating using a microtag
EP2558970A4 (en) * 2010-01-22 2013-11-06 Abbott Diabetes Care Inc METHOD, DEVICE AND SYSTEM FOR CARRYING OUT ANALYST SENSOR CALIBRATION
KR101718016B1 (ko) * 2010-06-04 2017-03-21 엘지전자 주식회사 이동 단말기 및 이동단말기 안테나의 제조방법
US8635046B2 (en) 2010-06-23 2014-01-21 Abbott Diabetes Care Inc. Method and system for evaluating analyte sensor response characteristics
WO2012043432A1 (ja) * 2010-09-30 2012-04-05 株式会社村田製作所 無線icデバイス
EP2622543A1 (en) * 2010-09-30 2013-08-07 Steve Klaas Financial card with embedded circuit lock technology
EP2624745A4 (en) 2010-10-07 2018-05-23 Abbott Diabetes Care, Inc. Analyte monitoring devices and methods
EP2652837A4 (en) 2010-12-16 2014-07-30 3M Innovative Properties Co TRANSPARENT MICROSTRUCTURED RFID ANTENNA AND ITEMS INCLUDING THIS
DE102010056055A1 (de) * 2010-12-23 2012-06-28 Schreiner Group Gmbh & Co. Kg Etikett mit einem elektronischen Funktionselement
EP3583901A3 (en) 2011-02-28 2020-01-15 Abbott Diabetes Care, Inc. Devices, systems, and methods associated with analyte monitoring devices and devices incorporating the same
US10136845B2 (en) 2011-02-28 2018-11-27 Abbott Diabetes Care Inc. Devices, systems, and methods associated with analyte monitoring devices and devices incorporating the same
EP2710365A4 (en) 2011-03-28 2014-11-05 Peerless Worldwide Llc SYSTEM AND METHOD FOR AUTHENTICATING PRECIOUS METALS
US9286826B2 (en) 2011-10-28 2016-03-15 Apple Inc. Display with vias for concealed printed circuit and component attachment
US9069536B2 (en) 2011-10-31 2015-06-30 Abbott Diabetes Care Inc. Electronic devices having integrated reset systems and methods thereof
WO2013066849A1 (en) 2011-10-31 2013-05-10 Abbott Diabetes Care Inc. Model based variable risk false glucose threshold alarm prevention mechanism
EP2775918B1 (en) 2011-11-07 2020-02-12 Abbott Diabetes Care Inc. Analyte monitoring device and methods
US8710993B2 (en) 2011-11-23 2014-04-29 Abbott Diabetes Care Inc. Mitigating single point failure of devices in an analyte monitoring system and methods thereof
US9317656B2 (en) 2011-11-23 2016-04-19 Abbott Diabetes Care Inc. Compatibility mechanisms for devices in a continuous analyte monitoring system and methods thereof
TWI453677B (zh) * 2011-12-01 2014-09-21 Mutual Pak Technology Co Ltd 射頻識別標籤與具有其之衣物
CN102915461B (zh) * 2012-08-07 2016-01-20 厦门英诺尔电子科技股份有限公司 具有防转移功能高频易碎rfid电子标签及其制备方法
TWI478070B (zh) * 2012-08-29 2015-03-21 E Ink Holdings Inc 射頻識別與顯示功能並存的控制方法
EP2890297B1 (en) 2012-08-30 2018-04-11 Abbott Diabetes Care, Inc. Dropout detection in continuous analyte monitoring data during data excursions
US9968306B2 (en) 2012-09-17 2018-05-15 Abbott Diabetes Care Inc. Methods and apparatuses for providing adverse condition notification with enhanced wireless communication range in analyte monitoring systems
EP2901153A4 (en) 2012-09-26 2016-04-27 Abbott Diabetes Care Inc METHOD AND DEVICE FOR IMPROVING DELAY CORRECTION FUNCTION DURING IN VIVO MEASUREMENT OF ANALYZ CONCENTRATION WITH ANALYZ CONCENTRATION VARIABILITY AND RANGE DATA
CN204179231U (zh) * 2012-11-30 2015-02-25 株式会社村田制作所 天线模块
WO2014152034A1 (en) 2013-03-15 2014-09-25 Abbott Diabetes Care Inc. Sensor fault detection using analyte sensor data pattern comparison
US10433773B1 (en) 2013-03-15 2019-10-08 Abbott Diabetes Care Inc. Noise rejection methods and apparatus for sparsely sampled analyte sensor data
US9474475B1 (en) 2013-03-15 2016-10-25 Abbott Diabetes Care Inc. Multi-rate analyte sensor data collection with sample rate configurable signal processing
US9626620B2 (en) 2013-06-05 2017-04-18 Haemonetics Corporation Frangible RFID tag and method of producing same
US9147149B2 (en) * 2013-06-13 2015-09-29 L'oreal RFID tag for a personal care appliance
EP3010816B1 (en) 2013-06-18 2019-05-08 Haemonetics Corporation Rfid tag and method of securing same to object
US9859052B2 (en) 2013-11-25 2018-01-02 A.K. Stamping Co., Inc. Wireless charging coil
US9490656B2 (en) 2013-11-25 2016-11-08 A.K. Stamping Company, Inc. Method of making a wireless charging coil
WO2015140731A1 (en) 2014-03-18 2015-09-24 3D-Oxides Deposition process based on stencil mask and application to the fabrication of tags supporting multi-functional traceable codes
US20170185748A1 (en) 2014-03-30 2017-06-29 Abbott Diabetes Care Inc. Method and Apparatus for Determining Meal Start and Peak Events in Analyte Monitoring Systems
KR101819875B1 (ko) * 2014-11-07 2018-01-17 쓰리엠 이노베이티브 프로퍼티즈 컴파니 열원을 갖는 열 특성용 무선 센서
EP3021255A1 (de) * 2014-11-11 2016-05-18 Primetals Technologies Austria GmbH Identifikationsmarke zum Anbringen an einem metallurgischen Gefäß, Lesestation und Verfahren zur Ermittlung eines Verschleißzustandes der Identifikationsmarke
CN104573774B (zh) * 2015-01-23 2017-11-10 成都实唯物联网科技有限公司 一种设备标识系统
US9531345B2 (en) * 2015-02-19 2016-12-27 Motorola Mobility Llc Antenna tuning in a modular portable communication device
WO2017011346A1 (en) 2015-07-10 2017-01-19 Abbott Diabetes Care Inc. System, device and method of dynamic glucose profile response to physiological parameters
USD823395S1 (en) 2015-11-06 2018-07-17 Amazon Technologies, Inc. Identification badge
US9652909B1 (en) 2015-11-06 2017-05-16 Amazon Technologies, Inc. Security badge
TWI601229B (zh) * 2015-12-25 2017-10-01 韋僑科技股份有限公司 無線射頻識別裝置及其製造方法
US10128203B2 (en) * 2016-02-02 2018-11-13 Taiwan Semiconductor Manufacturing Company Ltd. Fan-out package structure, antenna system and associated method
WO2018175489A1 (en) 2017-03-21 2018-09-27 Abbott Diabetes Care Inc. Methods, devices and system for providing diabetic condition diagnosis and therapy
CN107133191A (zh) * 2017-05-02 2017-09-05 深圳市博巨兴实业发展有限公司 一种基于flash器件的id芯片
CN107766921A (zh) * 2017-11-20 2018-03-06 华东师范大学 一种柔性电子标签
US10438895B1 (en) 2018-06-08 2019-10-08 American Semiconductor, Inc. Flexible micro-module
KR102576995B1 (ko) * 2018-07-02 2023-09-12 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조방법
US10937263B1 (en) * 2018-09-27 2021-03-02 Amazon Technologies, Inc. Smart credentials for protecting personal information
JP6737430B1 (ja) * 2018-12-25 2020-08-12 株式会社村田製作所 無線通信デバイス
US11106961B2 (en) 2019-10-09 2021-08-31 Beauiiful Card Corporation Mini smart card and method of manufacturing the same
CN115101631B (zh) * 2022-07-06 2024-01-19 威海众达信息科技有限公司 一种能够快速精准定位的焊盘膜剥离装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6585165B1 (en) * 1999-06-29 2003-07-01 Sony Chemicals Corp. IC card having a mica capacitor

Family Cites Families (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2032125A1 (en) 1990-02-22 1991-08-23 John A. Miller Repositionable adhesive tape
US5378536A (en) 1991-04-08 1995-01-03 Minnesota Mining And Manufacturing Company Repositionable adhesive tape
US6168829B1 (en) 1993-01-21 2001-01-02 Moore Business Forms, Inc. Double faced tape with repositional adhesive
JP3228836B2 (ja) 1994-07-21 2001-11-12 キヤノン電子株式会社 記録装置
JP3675886B2 (ja) 1995-03-17 2005-07-27 株式会社半導体エネルギー研究所 薄膜半導体デバイスの作製方法
US5817207A (en) * 1995-10-17 1998-10-06 Leighton; Keith R. Radio frequency identification card and hot lamination process for the manufacture of radio frequency identification cards
JP4042182B2 (ja) 1997-07-03 2008-02-06 セイコーエプソン株式会社 Icカードの製造方法及び薄膜集積回路装置の製造方法
JPH11134460A (ja) 1997-10-31 1999-05-21 Toppan Forms Co Ltd 非接触式icラベル
JP3809733B2 (ja) * 1998-02-25 2006-08-16 セイコーエプソン株式会社 薄膜トランジスタの剥離方法
FR2778475B1 (fr) * 1998-05-11 2001-11-23 Schlumberger Systems & Service Carte a memoire du type sans contact, et procede de fabrication d'une telle carte
JP2000020665A (ja) 1998-06-30 2000-01-21 Toshiba Corp 半導体装置
JP4187278B2 (ja) * 1998-07-08 2008-11-26 大日本印刷株式会社 非接触icカードおよびその製造方法
JP3383221B2 (ja) 1998-07-27 2003-03-04 京セラケミカル株式会社 ラベル状の非接触データキャリアとその製造方法
JP4333888B2 (ja) 1999-05-14 2009-09-16 株式会社トーエネック 非接触型情報記憶媒体
FR2796183B1 (fr) * 1999-07-07 2001-09-28 A S K Ticket d'acces sans contact et son procede de fabrication
JP2001030403A (ja) 1999-07-16 2001-02-06 Three M Innovative Properties Co 多層構造基材及び粘着フィルム
JP2001043336A (ja) * 1999-07-29 2001-02-16 Sony Chem Corp Icカード
US6509217B1 (en) * 1999-10-22 2003-01-21 Damoder Reddy Inexpensive, reliable, planar RFID tag structure and method for making same
JP4240698B2 (ja) 1999-11-17 2009-03-18 大日本印刷株式会社 非接触データキャリア
JP3874054B2 (ja) 1999-11-30 2007-01-31 セイコーエプソン株式会社 半導体回路内蔵構造体
US7060153B2 (en) * 2000-01-17 2006-06-13 Semiconductor Energy Laboratory Co., Ltd. Display device and method of manufacturing the same
ES2351549T3 (es) * 2000-03-21 2011-02-07 Mikoh Corporation Una etiqueta de identificación por radiofrecuencia con indicación de manipulación indebida.
JP2002109491A (ja) * 2000-09-29 2002-04-12 Sony Corp Icカード及びその製造方法
JP2002104626A (ja) 2000-09-29 2002-04-10 Seiko Epson Corp 識別用電子タグ
JP2002141731A (ja) 2000-10-30 2002-05-17 Oji Paper Co Ltd Ic実装体及び共振周波数調整方法
JP2002183693A (ja) 2000-12-14 2002-06-28 Dainippon Printing Co Ltd 非接触icタグ付き名刺およびそれを用いた情報自動発信システム
JP2002334315A (ja) 2001-05-10 2002-11-22 Oji Paper Co Ltd Ic実装体
JP2002342728A (ja) 2001-05-16 2002-11-29 Dainippon Printing Co Ltd ラベル加工用icタグインレットと製造方法
JP2003087044A (ja) 2001-09-12 2003-03-20 Mitsubishi Materials Corp Rfid用アンテナ及び該アンテナを備えたrfidシステム
JP2003162701A (ja) 2001-11-28 2003-06-06 Dainippon Printing Co Ltd 非接触icカードのアンテナ形成方法
JP2003229548A (ja) 2001-11-30 2003-08-15 Semiconductor Energy Lab Co Ltd 乗物、表示装置、および半導体装置の作製方法
TWI264121B (en) 2001-11-30 2006-10-11 Semiconductor Energy Lab A display device, a method of manufacturing a semiconductor device, and a method of manufacturing a display device
US6953735B2 (en) 2001-12-28 2005-10-11 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device by transferring a layer to a support with curvature
JP4567941B2 (ja) 2001-12-28 2010-10-27 株式会社半導体エネルギー研究所 半導体装置の作製方法及び表示装置の作製方法
JP3815337B2 (ja) * 2002-01-28 2006-08-30 株式会社デンソーウェーブ 非接触式icカード
JP3866178B2 (ja) * 2002-10-08 2007-01-10 株式会社ルネサステクノロジ Icカード
US7652359B2 (en) * 2002-12-27 2010-01-26 Semiconductor Energy Laboratory Co., Ltd. Article having display device
KR101137797B1 (ko) 2003-12-15 2012-04-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 집적회로장치의 제조방법, 비접촉형 박막집적회로장치 및 그 제조 방법, 비접촉형 박막 집적회로장치를 가지는 아이디 태그 및 동전
US7436032B2 (en) 2003-12-19 2008-10-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor integrated circuit comprising read only memory, semiconductor device comprising the semiconductor integrated circuit, and manufacturing method of the semiconductor integrated circuit
US7405665B2 (en) 2003-12-19 2008-07-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, RFID tag and label-like object
US7271076B2 (en) 2003-12-19 2007-09-18 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film integrated circuit device and manufacturing method of non-contact type thin film integrated circuit device
US7319633B2 (en) 2003-12-19 2008-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7508305B2 (en) 2003-12-26 2009-03-24 Semiconductor Energy Laboratory Co., Ltd. Packing material, tag, certificate, paper money, and securities
US7566010B2 (en) 2003-12-26 2009-07-28 Semiconductor Energy Laboratory Co., Ltd. Securities, chip mounting product, and manufacturing method thereof
US7975926B2 (en) 2003-12-26 2011-07-12 Semiconductor Energy Laboratory Co., Ltd. Paper money, coin, valuable instrument, certificates, tag, label, card, packing containers, documents, respectively installed with integrated circuit
US7554121B2 (en) 2003-12-26 2009-06-30 Semiconductor Energy Laboratory Co., Ltd. Organic semiconductor device
WO2005070524A1 (en) * 2004-01-09 2005-08-04 Trisep Corporation Filtration with low-fouling, high-flow, low-energy spiral wound membrane cartridges
WO2005069204A1 (en) 2004-01-16 2005-07-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN1910598A (zh) 2004-01-23 2007-02-07 株式会社半导体能源研究所 膜状物品及其制作方法
JP4731919B2 (ja) 2004-01-23 2011-07-27 株式会社半導体エネルギー研究所 フィルム状物品
TWI457835B (zh) 2004-02-04 2014-10-21 Semiconductor Energy Lab 攜帶薄膜積體電路的物品

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6585165B1 (en) * 1999-06-29 2003-07-01 Sony Chemicals Corp. IC card having a mica capacitor

Also Published As

Publication number Publication date
US8136735B2 (en) 2012-03-20
WO2005071608A1 (en) 2005-08-04
CN1910600A (zh) 2007-02-07
US20080149731A1 (en) 2008-06-26

Similar Documents

Publication Publication Date Title
CN1910600B (zh) Id标记、id卡和id标签
KR101207442B1 (ko) 박막 집적회로장치의 제조방법, 비접촉형 박막 집적회로장치 및 그 제조 방법, 비접촉형 박막 집적회로 장치를 가지는 아이디 태그 및 동전
KR101217109B1 (ko) 아이디 라벨, 아이디 태그 및 아이디 카드
US7271076B2 (en) Manufacturing method of thin film integrated circuit device and manufacturing method of non-contact type thin film integrated circuit device
JP4939757B2 (ja) Idラベル、idタグ及びidカード
CN1947132B (zh) 产品管理系统及方法
CN100478986C (zh) Id芯片和ic卡
CN1922727B (zh) 半导体器件及ic卡、ic标签、rfid、转发器、票据、证券、护照、电子装置、包和外衣的制造方法
CN101615619B (zh) 半导体器件
KR101146599B1 (ko) 반도체 장치 및 그를 갖는 제품
CN1918708B (zh) 半导体装置
CN100521117C (zh) 半导体器件及其制造方法
JP4718850B2 (ja) 半導体装置、icカード、icタグ、rfid、トランスポンダ、紙幣、有価証券、パスポート、電子機器、バッグ及び衣類
JP4761779B2 (ja) Idラベル、idカード、idタグ、及び物品
JP5222628B2 (ja) 半導体装置
JP4912586B2 (ja) 薄膜集積回路装置の作製方法
JP5110766B2 (ja) 薄膜集積回路装置の作製方法及び非接触型薄膜集積回路装置の作製方法
JP4727280B2 (ja) 商品管理システム

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20111214

Termination date: 20210120

CF01 Termination of patent right due to non-payment of annual fee