KR101217109B1 - 아이디 라벨, 아이디 태그 및 아이디 카드 - Google Patents

아이디 라벨, 아이디 태그 및 아이디 카드 Download PDF

Info

Publication number
KR101217109B1
KR101217109B1 KR1020050009877A KR20050009877A KR101217109B1 KR 101217109 B1 KR101217109 B1 KR 101217109B1 KR 1020050009877 A KR1020050009877 A KR 1020050009877A KR 20050009877 A KR20050009877 A KR 20050009877A KR 101217109 B1 KR101217109 B1 KR 101217109B1
Authority
KR
South Korea
Prior art keywords
antenna
substrate
integrated circuit
circuit device
label
Prior art date
Application number
KR1020050009877A
Other languages
English (en)
Other versions
KR20060041629A (ko
Inventor
야수유키 아라이
마이 아키바
유코 타치무라
요헤이 칸노
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20060041629A publication Critical patent/KR20060041629A/ko
Application granted granted Critical
Publication of KR101217109B1 publication Critical patent/KR101217109B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/0772—Physical layout of the record carrier
    • G06K19/07722—Physical layout of the record carrier the record carrier being multilayered, e.g. laminated sheets
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G—PHYSICS
    • G08—SIGNALLING
    • G08B—SIGNALLING OR CALLING SYSTEMS; ORDER TELEGRAPHS; ALARM SYSTEMS
    • G08B13/00—Burglar, theft or intruder alarms
    • G08B13/22—Electrical actuation
    • G08B13/24—Electrical actuation by interference with electromagnetic field distribution
    • G08B13/2402—Electronic Article Surveillance [EAS], i.e. systems using tags for detecting removal of a tagged item from a secure area, e.g. tags for detecting shoplifting
    • G08B13/2405—Electronic Article Surveillance [EAS], i.e. systems using tags for detecting removal of a tagged item from a secure area, e.g. tags for detecting shoplifting characterised by the tag technology used
    • G08B13/2414—Electronic Article Surveillance [EAS], i.e. systems using tags for detecting removal of a tagged item from a secure area, e.g. tags for detecting shoplifting characterised by the tag technology used using inductive tags
    • G08B13/2417—Electronic Article Surveillance [EAS], i.e. systems using tags for detecting removal of a tagged item from a secure area, e.g. tags for detecting shoplifting characterised by the tag technology used using inductive tags having a radio frequency identification chip
    • G—PHYSICS
    • G08—SIGNALLING
    • G08B—SIGNALLING OR CALLING SYSTEMS; ORDER TELEGRAPHS; ALARM SYSTEMS
    • G08B13/00—Burglar, theft or intruder alarms
    • G08B13/22—Electrical actuation
    • G08B13/24—Electrical actuation by interference with electromagnetic field distribution
    • G08B13/2402—Electronic Article Surveillance [EAS], i.e. systems using tags for detecting removal of a tagged item from a secure area, e.g. tags for detecting shoplifting
    • G08B13/2428—Tag details
    • G08B13/2437—Tag layered structure, processes for making layered tags

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Automation & Control Theory (AREA)
  • Computer Security & Cryptography (AREA)
  • Electromagnetism (AREA)
  • Thin Film Transistor (AREA)
  • Credit Cards Or The Like (AREA)

Abstract

비접촉형이나 접촉형의 ID라벨, ID태그가 부착된 상품이나 ID카드 중, 통신용 안테나와 그 주위에 설치되는 수지의 열팽창계수의 차이에 의해, 열팽창계수가 큰 수지에 응력이 가해져, 수지가 깨어질 우려가 있었다. 이것은, ID라벨 등의 제조 수율, 수명, 신뢰성을 저하시키는 한 원인이 되고 있다. 본 발명에 따른 ID라벨, ID태그 및 ID카드는, ID라벨을 구성하는 안테나의 주위에 설치되는 충전층에 필러를 함유시킴으로써, 안테나와 충전층과의 열팽창계수의 차이를 저하시킬 수 있다. 이에 의해 열팽창계수의 차이로부터 생기는 응력의 발생을 완화하고, 충전층의 박리나 깨어짐을 방지할 수 있다.
ID 라벨, ID 태그, ID 카드, 열팽창계수, 응력, 안테나

Description

아이디 라벨, 아이디 태그 및 아이디 카드{ID LABEL, ID TAG, AND ID CARD}
도 1은 본 발명에 따른 ID라벨의 구조를 나타내는 사시도,
도 2는 본 발명에 따른 ID라벨의 구조를 나타내는 사시도,
도 3은 본 발명에 따른 ID카드의 구조를 나타내는 사시도,
도 4는 본 발명에 따른 ID라벨의 구조를 나타내는 단면도(이방성도전막을 사용),
도 5는 본 발명에 따른 ID라벨의 구조를 나타내는 단면도(비도전성 접착제층을 사용),
도 6은 본 발명에 따른 ID라벨의 구조를 나타내는 단면도(내부교차 배선),
도 7은 본 발명에 따른 ID라벨, ID 카드, ID태그의 구조를 나타내는 단면도(내부기판을 사용),
도 8은 본 발명에 따른 ID라벨, ID카드의 구조를 나타내는 사시도(안테나 일체형),
도 9는 ID라벨 등에 사용되는 안테나 일체형 박막집적회로장치의 단면도,
도 10은 본 발명에 따른 ID라벨 등의 제조라인을 나타내는 모식도,
도 11은 본 발명에 따른 ID카드, ID태그 등의 제조라인을 나타내는 모식도,
도 12는 본 발명에 사용되는 박막집적회로장치내의 CPU, 메모리의 제조공정도,
도 13은 본 발명에 사용되는 박막집적회로장치내의 CPU, 메모리의 제조공정도,
도 14는 본 발명에 사용되는 박막집적회로장치내의 CPU, 메모리의 제조공정도,
도 15는 본 발명에 사용되는 박막집적회로장치내의 CPU, 메모리의 제조공정도,
도 16은 측벽의 형성방법을 설명하는 도면,
도 17은 박막집적회로장치의 박리방법을 도시한 도면(트레이겸용 기판 이용),
도 18은 감압 CVD장치의 개략도,
도 19는 여러가지의 피박리기판에 관하여 설명하는 도면,
도 20은 안테나 기판을 접는 경우에 관하여 설명하는 도면,
도 21은 안테나 기판을 접는 경우의 박막집적회로장치의 제조공정도,
도 22는 IDF칩을 상품 기판에 붙이는 방법을 설명하는 도면(선택적 UV광조사),
도 23은 TFT의 소스/채널/드레인영역 형성 방향과 상품의 기판 굽힘 방향과의 관계를 도시한 도면,
도 24는 본 발명에 따른 물품의 일례를 설명하는 도면,
도 25는 본 발명에 따른 ID라벨 등을 부착한 상품의 일례를 설명하는 도면,
도 26은 가게내에서의 상품구입의 일례를 설명하는 도면,
도 27은 생산자(제조자), 판매자, 소비자와의 관계를 도시한 도면,
도 28은 수화물 검사시에 ID태그를 부착한 물품의 검사방법을 설명하는 도면,
도 29는 본 발명에 따른 ID라벨 ID카드의 구성을 나타내는 블록도,
도 30은 본 발명에 따른 ID라벨의 구조를 나타내는 사시도(입력용 안테나 및 출력용 안테나),
도 31은 박막집적회로장치내의 CPU의 구성을 설명하는 블록도,
도 32는 본 발명에 사용되는 박막집적회로장치의 회로도이다.
*도면의 주요 부분에 대한 부호의 설명*
10 : 기판 11 : 안테나
12 : 접속 패드 13 : 박막집적회로장치
14 : 프린트 15 : 접착제층
16 : 세퍼레이터 17 : 코팅층
18 : 교차 배선 19 : 콘택부
20 : ID라벨 24 : 충전층
27 : 절연층 28 : 필러
본 발명은, 메모리나 마이크로프로세서(중앙연산부, CPU나 MPU)등으로서 기능하는 매우 박형의 박막집적회로를 탑재하는 물품에 관한 것이다. 이 물품들은, 예를 들면, 주로 인간, 동식물, 상품 등을 식별하기 위한 ID라벨, ID태그, ID카드에 관한 것이다.
최근, 식품업계, 제조업계 등의 모든 산업계에 있어서, 상품의 안전성이나 관리 체제의 강화를 요구하는 소리가 높아지고 있어, 거기에 따른 상품에 관한 정보량이 증가하고 있다. 그러나, 현상의 상품정보는, 주로 바코드의 십수자리의 숫 자에 의해 제공되는 제조국, 메이커, 상품번호 등의 정보정도이며, 정보량이 매우 적다. 또 바코드를 이용했을 경우, 하나하나를 수작업으로 행하기 때문에 읽기에 시간을 요하고 있다. 거기에, 바코드 시스템을 대신하는, RFID(Radio Frequency Identification)이라고 불리는 전자파를 이용한 비접촉 IC태그에 의한 자동인식 기술이 주목되고 있다.
또한, 동식물의 안전성(예를 들면 원산지, 전염병의 감염의 유무 등)을 확보하기 위해서, 동식물의 체내에 직접 IC칩을 매립하고, 체외의 정보읽기 장치(리더)에 의해 동식물에 관한 정보를 취득, 관리한다고 하는 체제가 보급되고 있다.
또한 최근, 한사람 당 휴대하는 카드수가 증가하고 있고, 그 중에서도 전자파를 이용해서 통신을 행하는 비접촉형의 IC카드가, 전자승차권이나 전자 머니라고 한 형태에서 보급되고 있다 (이상, 비특허문헌1 참조).
(비특허문헌1) 닛께이 일렉트로닉스(닛께이 BP사) 2002.11.18발행 p.67-76
그런데, 비접촉형이나 접촉형의 ID라벨, ID태그가 부착된 상품이나 ID카드 중, 그 종류에 따라서는, 온도차이가 심한 상황에서 사용하는 것도 적지 않다. 그와 같은 상품에 비접촉형 ID라벨이나 ID태그를 부착했을 경우, 통신용 안테나와 그 주위에 설치된 수지의 열팽창계수의 차이에 의해, 열팽창계수가 큰 수지에 응력이 가해져, 수지가 깨질 우려가 있다. 또한 상품에 접촉형IC칩을 부착한 경우, 접촉 전극과 그 주위에 설치된 수지의 열팽창계수의 차이에 의해, 역시 수지가 깨질 우 려가 있다. 이것은, 당연하지만, ID라벨 등의 제조 수율, ID라벨 등의 수명, 신뢰성을 저하시키는 한가지 원인이 되고 있다.
본 발명은, 이러한 상황을 감안해서 이루어진 것으로, ID라벨, ID태그, ID카드에 급격한 온도차이가 가해졌을 경우에도, 안테나나 접촉 전극을 덮는 수지가 응력에 의해 깨지는 것을 막을 수 있는 ID라벨, ID태그, ID카드의 구조, 제조프로세스를 제공하는 것을 목적으로 하고 있다.
1) 본 발명에 따른 ID라벨은, 안테나와, 상기 안테나에 접속된 박막트랜지스터를 포함하는 박막집적회로장치와, 상기 안테나의 주위에 설치된 필러를 포함하는 충전층과, 접착제층과, 세퍼레이터(separator)를 가지는 것을 특징으로 한다.
2) 본 발명에 따른 ID태그는, 안테나와, 상기 안테나에 접속된 박막 트랜지스터를 포함하는 박막집적회로장치와, 상기 안테나의 주위에 설치된 필러를 포함하는 충전층을 가지는 것을 특징으로 한다.
3) 본 발명에 따른 ID카드는, 안테나와, 상기 안테나에 접속된 박막트랜지스터를 포함하는 박막집적회로장치와, 상기 안테나의 주위에 설치된 필러를 포함하는 충전층을 가지는 것을 특징으로 한다.
본 발명에 따른 상기 ID 라벨, ID 태그, ID카드 및 무선칩도 "반도체장치"라고도 부른다.
상기 발명에 따른 ID라벨, ID태그, ID카드를 가지는 박막집적회로장치는, 모 두 박막트랜지스터(TFT)와 같이 박막능동소자(박막비선형소자)를 포함하고 있는 것을 특징으로 한다. 예를 들면 TFT를 이용하여 박막집적회로장치를 제조할 경우, TFT를 피박리기판에 형성한 후, 피박리기판을 박리하고, 소자분리 함으로써, TFT로 되는 박막집적회로장치를 저렴하게 대량생산할 수 있는 특징이 있다. 또, 여기에서 말하는 박리방법에는, 식각 등에 의해 박리층을 제거하는 화학적 박리와, 외부로부터 충격(스트레스)을 줌으로써 박리층을 분리하는 물리적 박리와 대별되지만, 이들에 한정되지 않는다.
또한, 박막집적회로장치는, 종래의 실리콘 웨이퍼 위에 형성된 "IC(Integrated Circuit;집적회로)칩"과 구별되는 개념이며, TFT(Thin Film Transistor;박막트랜지스터)에 대표되는 박막능동소자와, 그 박막능동소자끼리를 접속하는 배선이나, 해당 박막능동소자와 외부기구(예를 들면, 비접촉형ID라벨이면 안테나, 접촉형 ID라벨이면 접촉 전극)를 접속하는 배선 등으로 구성되는 집적회로장치를 가리킨다. 물론, 박막집적회로장치의 구성요소는, 이것에 한정되는 것이 아니라, 적어도 하나의 TFT로 대표되는 박막능동소자를 포함하고 있으며, 박막집적회로장치라고 한다.
또, 본 발명에 사용된 박막집적회로장치는, 종래의 IC칩과 달리, 박막인 것으로부터 IDT칩(Identification Thin Chip)등이라고 불린다. 또한 본 발명에 사용된 박막집적회로장치는, 후술하는 바와 같이, 원칙으로는 실리콘 웨이퍼를 사용하지 않고, 유리 기판이나 석영기판 등의 절연 기판을 사용하고, 또한 박막집적회로장치를 플렉시블 기판에 전사하는 것도 가능하므로 IDG칩(Identification Glass Chip), IDF칩(Identification Flexible Chip), 소프트 칩(Soft Chip)등이라고도 불린다. 이하, "박막집적회로장치"를 바꾸어, "IDF칩" 등이라고 부를 때도 있다.
여기에서, ID라벨(Identification Label)이란, 주로 시장에 유통하는 상품의 식별이나, 그것들에 관한 정보를 기억시키는 기능을 가지는 것이며, ID실, ID스티커라고도 불린다. 기본적으로, ID라벨의 한쪽 면은 접착면으로 되어 있고, 상품 등에 임의로 붙이는 것이 가능하고, 여러번 재접착이 가능한 기능을 가지는 것도 포함한다. 물론, 사회통념상, 라벨, 실, 스티커, 상표, 표지 등의 부류에 속하는 것이면, 이들에 한정되는 것이 아니다.
또한, 안테나는, 외부의 리더/라이터 등과 통신을 행하는 기능을 달성한다. ID 라벨, ID태그, ID카드를 구성하는 기판에 형성되어 있어도 되고, 박막집적회로장치와 일체 형성되어 있어도 된다. 이 기판 자체는, 외부에 노출하고 있는 것이여도, 노출하고 있지 않는 것(내부기판, 인렛 기판)이여도 된다. 또, 기판은, 단층 구조이여도 적층구조이여도 되고, 그 재질에 관해서도 특별히 제한은 없다. 또한 기판는, 커버나 코팅의 역할을 다하는 것이여도 된다.
또한 ID태그란, ID라벨과 마찬가지로 주로 시장에 유통하는 상품의 식별이나, 그것들에 관한 정보를 기억시키는 기능을 가지는 것이다. ID 라벨이나 ID태그를 상품에 비치함으로써, 상품관리가 용이해진다. 예를 들면 상품이 도난되었을 경우에, 상품의 경로를 더듬어 감으로써, 그 범인을 신속히 파악할 수 있다. 이와같이, ID태그를 구비함으로써, 소위 트레이서빌리티(traceablity;복잡화한 제조, 유통의 각 단계에서 문제가 생겼을 경우에, 경로를 거슬러 올라감으로써, 그 원인을 신속히 파악할 수 있는 태세를 갖추는 것.)가 뛰어난 상품을 유통시킬 수 있다. 또한 흉악범죄나 행방불명 사건이 증가하는 가운데, 특히 유아, 아동, 노인이나 여행자 등의 개개인이 있는 곳을 항상 정확하게 파악하고, 사고에 말려들 가능성을 줄여야 하며, 개인을 인식하기 위해서, ID태그를 이용하는 것도 가능하다.
또한 ID카드란, 여러 가지 정보를 기억하는 것이 가능한 미소의 박막집적회로장치를 가지는 카드를 가리키고, 현금카드, 크레디트카드, 선불카드, 전자승차권, 전자 머니, 텔레폰 카드, 회원 카드 등의 모든 카드류를 의미한다.
또한, 필러란, 충전층의 열팽창계수를 저하 또는 증가시키는 기능을 하는 충전재 혹은 혼합물이다. 필러의 재질로서는, 실리카(SiO2), 알루미나(Al2O3), 질화붕소(BN), 마그네슘(산화마그네슘), 질화알루미늄(AlN), 질화실리콘, 유리섬유(유리 파이버(예를 들면 원기둥 모양의 유리 로드 등의 유리섬유)), 산화실리콘(예를 들면, 구형의 것), 탄소섬유, 탄산칼슘, 활석(talcan), 운모(mica) 등을 들 수 있지만, 이것들에 한정되는 것은 아니다. 안테나의 도전 재료나, TFT 등의 박막능동소자를 구성하는 막과의 열팽창계수의 차이를 작게 하는 재료를 사용하는 것이 된다. 이것에 의해, 안테나나 TFT의 집적화에 의해, 이종재료에 있어서의 팽창률차이에 의해 생기는 충전층의 박리나 깨어짐을 방지 할 수 있다. 예를 들면 충전층으로서 수지를 사용했을 경우, 도전 재료나 반도체재료보다도 열팽창계수(CTE: Coefficient of Thermal Expansion)가 크므로, 상기 필러를 함유시킴으로써, 수지의 CTE를 도전 재료나 반도체재료에 근접시켜, 저열팽창성으로 할 수 있다. 또, 충전층은, 높은 성형성(저점성, 저요변성, 높은 점성안정성, 최적입자경)이나 방열 특성, 고열도전성을 가지고 있는 것이 바람직하다.
본 발명에 따른 ID라벨, ID태그, ID카드는, 그것들을 구성하는 기판에 형성된 안테나와, 상기 안테나에 접해서 설치된, 박막트랜지스터를 포함한 박막집적회로장치와, 상기 기판에 접해서 설치된, 필러를 포함하는 충전층을 가지고 있음으로써, 충전층과, 안테나의 도전 재료나, TFT등의 박막능동소자를 구성하는 막과의 열팽창계수의 차이를 작게 할 수 있다. 따라서, 이종재료에 있어서의 팽창률차이에 의해 생기는 응력을 완화할 수 있고, 안테나나 TFT의 주위나 사이에 설치되는 충전층의 박리나 깨어짐을 방지할 수 있다.
또한, 본 발명에 따른 ID라벨, ID태그, ID카드가 가지는 박막집적회로장치는, 모두 박막트랜지스터(TFT)와 같이 박막능동소자를 포함하고 있는 것을 특징으로 하기 때문에, TFT를 피박리기판에 형성한 후, 피박리기판을 박리하고, 소자분리를 행하는 등의 방법에 의해, 박막집적회로장치를 저렴하게 대량생산 할 수 있다. 또한 박막능동소자로 구성되기 때문에, 종래와 비교해서 보다 박형의 ID라벨, ID태그, ID카드를 얻을 수 있다.
또한, 종래의 실리콘 기판상에 형성된 IC칩과 같이, 이면연마를 행할 필요가 없고, 공정을 대폭 간략화 가능하며, 또한 제조비용을 대폭 삭감할 수 있다. 또한 피박리기판으로서, 실리콘 기판보다도 저렴한 유리 기판, 석영기판, 태양 전지급 실리콘 기판 등을 사용할 수 있고, 또한, 피박리기판을 재이용 가능하기 때문에, 대폭 비용 감소를 꾀할 수 있다.
또한 실리콘 웨이퍼로 제조된 IC과 마찬가지로, 크랙이나 연마흔적의 원인이 되는 백그라인드 처리를 행할 필요가 없고, 또한 소자 두께의 불균일도, IC을 구성하는 각 막의 막형성시에 있어서의 불균일에 의존하게 되므로, 커도 수백 nm정도이며, 백그라인드 처리에 의한 수～수십㎛의 불균일과 비교해서 비약적으로 작게 억제할 수 있다.
또한 본 발명에 사용되는 박막집적회로장치는, 종래의 IC칩이 약 0.06mm(60㎛)의 두께를 가지고 있었는데 비교하여 매우 박형 (약 0.1～약 3㎛)인 것으부터, 특히 종이나 필름 형의 수지로 된 박형의 물품 중에, 칩으로서 삽입하는데 매우 적합하다. 또한 IDF칩은 두께가 얇기 때문, 주위를 유기수지재료로 충전하고, 일체물로 하는 것이 가능하다. 이것에 의해, 휨응력에 의한 IDF칩의 영향을 저지할 수 있다.
또한 충전층으로서, 특히 탄성이 높은 유기수지를 사용함으로써, 변형시의 응력은 유기재료를 가지는 층간막이나 보호막에 집중하고, 주로 이것들의 막이 변형하므로, 박막트랜지스터에 걸리는 응력이 감소된다. 또 변형이 생길 경우에, 가장 응력이 부하되는 부분(엣지, 코너)이, 반도체막의 엣지가 아니라 하지막의 엣지가 되기 때문에, 반도체막의 엣지나 계면에서 생기는 응력집중을 막을 수 있다.
이상처럼, 본 발명에 의해, 저비용으로 대량생산이 가능하고, 보다 박형으로, 기능성이 뛰어난 ID라벨, ID태그, ID카드 등의 각종 물품을 제공할 수 있다.
[발명을 실시하기 위한 최선의 형태]
이하, 본 발명의 실시형태 및 실시예들에 대해서 도면을 참조하면서 설명한 다. 그러나, 본 발명은 많은 다른 형태에서 실시하는 것이 가능하고, 본 발명의 취지 및 그 범위로부터 벗어나는 일 없이 그 형태 및 상세를 다양하게 변경할 수 있다. 예를 들면 본 실시형태 및 본 실시예의 각각을 적당히 조합해서 본 발명을 실시할 수 있다. 따라서, 본 실시형태 및 실시예의 기재내용에 한정해서 해석되는 것이 아니다.
(실시형태 1)
본 발명에 따른 ID라벨의 구조 및 제조 방법에 대해서, 주로 도 1a, 도 4a, 도 4b, 도 5a, 도 5b를 참조해서 설명한다. 도 1a는, 본 발명에 따른 ID라벨의 구조를 나타낸 사시도이다. 여기에서는, 편의상, 상품 등에 붙이는 라벨 기판(일반적으로, "택(tack)지"등으로 불리지만, 종이소재에 한정되지 않는다.)부분을 아래쪽으로, 라벨의 보드가 되는 세퍼레이터를 위쪽에 나타내고 있다.
도 1a는, ID라벨을 구성하는 기판(10)(이후, 간단히 "기판" 또는 "라벨 기판"이라고 하는 경우가 있다.)에, 미리 안테나(11)와, 해당 안테나와 박막집적회로장치와의 접속부인 접속 패드(12)를 형성해 두고, 별도로 형성한 박막집적회로장치(13)를 라벨 기판에 붙인 경우에 대해서 나타낸 것이다. 라벨 기판의 표면(본 도에 있어서는 뒤쪽)에는, 필요에 따라서, 문자, 기호, 도면 등의 프린트(14)가 쓰이고 있다. 또한 비접촉형과 접촉형의 기능을 병유한 소위 하이브리드형 ID라벨로 하고 싶은 경우에는, 접속단자를 구성하는 배선 패턴을 인쇄법 등에 의해 형성해도 된다.
다음에, 안테나(11) 및 박막집적회로장치(13)가 형성된 기판(10)에 접하고, 필러(28)를 포함하는 충전층(24)을 형성한다. 이때, 본 명세서에 첨부된 도면에 있어서, 필러에 대해서는, 그 크기를 과장해서 그리고 있다. 여기에서, 충전층(24)으로서는, 에폭시, 폴리이미드, 아크릴, 폴리아미드, 레지스트 또는 벤조시클로부텐 등의 감광성 또는 비감광성의 유기재료나, 실록산(실리콘(Si)과 산소(O)와의 결합으로 골격구조가 구성되어, 치환기에 적어도 수소를 포함하는 재료, 또는 치환기에 불소, 알킬기, 또는 방향족탄화수소 중 적어도 일종을 가지는 재료)등의 내열성 유기수지를 사용하는 것이 가능하다. 형성 방법으로는, 그 재료에 따라, 스핀 코트, 딥, 스프레이 도포, 액적토출법(예를 들면, 잉크젯법, 스크린인쇄, 오프셋인쇄 또는 요판 인쇄), 닥터 나이프, 롤 코터, 카텐 코터, 나이프 코터 등을 채용할 수 있다. 또, 충전층(24)은, 상기 재료로 된 단층 구조이어도 되고, 상기 재료를 조합한 적층구조로 해도 된다.
필러(28)의 재질로서는, 실리카, 알루미나, 질화붕소, 마그네슘, 질화알루미늄, 질화실리콘, 유리섬유, 산화실리콘, 탄소섬유, 탄산칼슘, 활석, 운모 등을 들 수 있지만, 이들에 한정되는 것은 아니다. 안테나의 도전 재료나, TFT등의 박막능동소자를 구성하는 막과의 열팽창계수의 차이를 작게 하는 재료를 사용하는 것이 된다. 또, 충전층(24)은, 기판(10)를 보호하는 기능도 겸하고 있다. 충전층은, 기판의 전부를 덮도록 형성해도 되고, 일부를 덮도록 형성해도 된다.
여기에서, 충전층(24)으로서 에폭시 수지(열팽창계수:25～90×10-6/℃정도)를, 안테나의 도전 재료로서, Cu(열팽창계수:16.5×10-6/℃)을 사용했을 경우에 있어서, 충전층(24)에 산화 실리콘 등의 필러(28)를 함유시킨 효과에 대해서 간단하게 설명한다. 에폭시 수지에 50중량%의 필러를 함유시켰을 경우, 그 열팽창계수는 약 반 정도(12.5～45×10-6/℃정도)까지 저하했다. 또한, 에폭시 수지에 75중량%의 필러를 함유시켰을 경우, 그 열팽창계수는 약 3분의 1(8～30×10-6/℃정도)까지 저하했다. 그러나, 필러의 함유량을 증가시키는 만큼, 에폭시 수지의 점성이 향상하고, 형성성이 악화하기 때문에, 필러의 함유량은, 75중량%이내로 억제하는 것이 바람직하다. 게다가, 필러(28)를 함유한 후의 수지의 열팽창계수이, 도전 재료의 열팽창계수의 2배 이하로 저하시킬 수 있으면, 열팽창계수의 차이에 의한 응력의 발생을 충분하게 방지할 수 있다.
또한 열팽창계수가 높은 도전 재료와, 열팽창계수가 낮은 수지를 조합함으로써, 필러의 함유량을 억제할 수 있다. 열팽창계수가 높은 도전 재료로서는, Cu 외, Ag(열팽창계수:19.6×10-6/℃), Al(열팽창계수:24.6×10-6/℃), Sn(열팽창계수:21×10-6/℃), Zn(열팽창계수:30×10-6/℃), Pb(열팽창계수:29×10-6/℃), Au(열팽창계수:14.2×10-6/℃) 등이, 대표적인 것으로 들 수 있다. 또한 열팽창계수가 낮은 수지로서는, 에폭시 수지 외 실리콘수지(열팽창계수:5～55×10-6/℃정도), 알키드수지(열팽창계수:15～55×10-6/℃정도), 아미노 수지(열팽창계수:10～60×10-6/℃정도), 페놀수지(열팽창계수:15～125×10-6/℃정도), 알릴수지(열팽창계수:25～115×10-6/℃정도)등이, 대표적인 것으로서 들 수 있다.
또한, 충전층(24)이, 박막집적회로장치와 안테나와의 접속부에만 설치될 경우에는, 도전성 필러를 이용하여도 상관없다. 도전성 필러로서는, 대표적으로는, 은가루, 동분, 니켈분, 은코트 동분 등의 금속계 도전성 필러나, 비금속계 도전성 필러, 카본계 도전성 필러를 사용할 수 있다. 물론, 이것들에 한정되는 것은 아니다.
또한, 박막집적회로장치(13)로서는, TFT 등의 박막능동소자를 사용한다. TFT의 구체적인 구조 및 제조 방법에 관해서는 후술하겠다. 박막집적회로장치(13)는, TFT와 같이 박막능동소자로 되기 때문에, 약 5㎛이하의 막두께(TFT의 상하에 보호막이 형성될 경우에는, 해당 보호막의 두께를 제외한다.)로 할 수 있다. 바람직하게는, 0.1㎛～3㎛로 하는 것이 된다. 또한 IDF칩의 사이즈는, 25mm2이하, 바람직하게는, 0.09mm2～16mm2의 면적으로 한다. 또한 TFT 상하의 보호막은, IDF칩 사이즈보다 커지도록 형성한다.
또한, 충전층(24)이 설치된 기판(10)을, 접착제층(15)을 통해서, 세퍼레이터(16)에 붙임으로써, ID라벨(20)이 완성된다.
여기에서, ID라벨을 구성하는 기판으로서는, 대표적으로는, 종이, 합성지, 플라스틱, PET, 폴리프로필렌, 폴리에틸렌, 폴리스티렌, 나일론 등의 수지재료, 무기재료 등을 사용할 수 있지만, 이것들에 한정되는 것은 아니다. ID 라벨은, 평탄 형상을 가지는 상품뿐만 아니라, 여러 가지 형상을 가지는 상품에도 부착 가능하게 하기 위해서, 라벨 기판은, 유연한 소재를 사용하는 것이 바람직하다. 또, 수지재료로서는, 예를 들면 일본 특허공개 2001-30403에 기재된 고밀도 폴리에틸렌(HDPE)등을 사용할 수도 있다. 또한 상기 재료를 2종류 이상 조합해서 사용해도 된다.
또한 안테나 및 접속 패드에 사용되는 도전 재료로서는, Ag, Au, Al, Cu, Zn, Sn, Ni, Cr, Fe, Co 혹은 Ti, 또는 그것들을 포함하는 합금을 사용할 수 있다. 물론, 이것들에 한정되는 것은 아니지만, 가공 용이성, 비용면으로 보아서, Al을 사용한다. 또한, 막두께는, 5～60㎛로 한다.
또한 안테나(11)와 접속 패드(12)에서 재료가 달라도 된다. 안테나(11) 및 접속 패드(12)는, 도전 재료를 스퍼터링법에 의해 전체면 형성한 후에, 패터닝 공정을 행해서 형성해도 되고, 액적토출법에 의해서, 직접 선택적으로 형성해도 된다. 또한 상기 도전 재료를 적층시켜서 안테나(11)와 접속 패드(12)를 형성해도 된다. 또한 이것들의 방법에 의해 도전 패턴을 형성한 후, 도금법에 의해 해당도전 패턴과 동일 또는 다른 도전 재료를 형성해도 된다. 또, 본 명세서를 통해서, 접속 패드부는, TFT측에 설치한 구성으로 하여도 된다.
또, 안테나(11)와 접속 패드(12)는, 전성(malleability), 연성이 풍부한 금속재료를 가지도록 형성하고, 더욱 바람직하게는 막두께를 두껍게 해서 변형에 의한 응력에 견디도록 하는 것이 바람직하다. 또한 접속 패드(12)는, 박막집적회로장치(13)와의 접속을 확실하게 행하기 위해서, 가능한 한 형성해 두는 것이 바람직하다.
또한 접착제층(15)으로서는, 공기중의 미량의 수분과 반응해서 경화하는 시아노아크릴레이트계 재료(주로 순간접착제로서 사용되는 것), 아세트산 비닐수지계 에멀젼, 고무계 재료, 투명하며 속건성, 내수성이 있는 염화비닐 수지계 재료, 아세트산 비닐용액계 재료, 에폭시계 재료, 핫멜트(열용융형)재료 등, 공지의 것을 채용할 수 있다. 물론, 접착 기능을 가지는 것이면, 이것들에 한정되는 것은 아니다. 또한 ID라벨을 상품 등에 첩부한 후, 재박리 및 재부착을 행할 경우에는, THREE M INNOVAIVE PROPERTIES제의 "포스트잇"(등록상표)제품이나, MOORE BUSINESS FORMS INC.,제의 "NOTESTIX"(등록상표)제품 등에 사용되는 재박리 및 재부착가능한 접착제를 이용하여도 개의치 않는다. 예를 들면 일본 특허공개 2001-30403, 특허2992092, 특개평 6-299127에 기재된 아크릴계 점착제, 합성 고무계 점착제, 천연고무계 점착제 등을 사용할 수 있다.
또한, 세퍼레이터(16)로서는, 종이, 합성지가 사용되지만, 플라스틱, PET, 폴리프로필렌, 폴리에틸렌, 폴리스티렌, 나일론 등의 수지재료, 무기재료 등을 사용할 수 있지만, 이것들에 한정되는 것은 아니다. 또한 프린트(14)는, 공지의 인쇄법 등에 의해 라벨 기판에 형성해 두면 된다. 또한 박막집적회로장치(13)로서는, 대표적으로는, TFT등의 박막능동소자를 포함하는 칩을 사용할 수 있다. 구체적인 구조, 제조 방법에 관해서는 후술한다.
여기에서, 도 1a의 라벨 기판의 X-Y방향의 단면도를 도 4a, 4b 및 도 5a, 5b에 나타낸다. 박막집적회로장치(13)에는, 복수의 TFT(23)이 형성되어 있고, 또한, 안테나(11)와 접속하기 위한 접속 배선(21)이 형성되어 있다. 여기에서, 접속 배선 (21)으로서, 여러가지의 재료를 선택할 수 있다. 대표적인 것으로서, 은(Ag), 동(Cu), 금(Au), 니켈(Ni), 백금(Pt), 크롬(Cr), 주석(Sn), 팔라듐(Pd), 이리듐(Ir), 로듐(Rh), 루테늄(Ru), 레늄(Re), 텅스텐(W), 알루미늄(Al), 탄탈(Ta), 인듐(In), 텔루늄(Te), 몰리브덴(Mo), 카드뮴(Cd, 아연(Zn), 철(Fe), 티타늄(Ti), 실리콘(Si), 게르마늄(Ge), 지르코늄(Zr), 바륨(Ba), 안티몬납, 산화주석·안티몬, 불소도프산화아연, 탄소, 흑연, 글라시(glassy) 카본, 리튬, 베릴륨, 나트륨, 마그네슘, 칼륨, 칼슘, 스칸듐, 망간, 지르코늄, 갈륨, 니오브, 나트륨, 나트륨-칼륨합금, 마그네슘/동 혼합물, 마그네슘/은 혼합물, 마그네슘/알루미늄 혼합물, 마그네슘/인듐 혼합물, 알루미늄/산화 알류미늄 혼합물, 리튬/알루미늄 혼합물, 할로겐화은의 미립자 또는 분산성 나노 입자, 그리고 투명도전막으로서 사용되는 산화인듐 주석(ITO:Indium Tin Oxide), 산화아연(ZnO:Zinc Oxide), 갈륨을 첨가한 산화아연(GZO), 산화인듐에 2～20%의 산화아연을 혼합한 산화인듐 아연(IZO:IndiuIn Zinc Oxide), 유기 인듐 화합물, 유기 주석 화합물, ITO에 산화실리콘을 함유시킨 도전 재료(이후, 편의상 "ITSO"라고 부른다)를 사용할 수 있다. 또한 이들의 재료로 된 층을 적층시켜 접속 배선(21)을 형성해도 된다.
또한, 접속 배선(21)은, 안테나(11)와 접속하기 쉽도록, 빗형이어도 되고, 별도로 빗형의 도전체를 형성해도 된다.
도 4a 및 도 4b는, 박막집적회로장치(13)의 접속 배선(21)과, 라벨 기판의 접속 패드(12)를, 이방성 도전막(이하, 간단히 "ACF"(Anisotoropic Conductive Film)이라고 부르는 경우도 있다. 또한 이방성 도전 페이스트(ACP)라고 부르는 경 우도 있다.)(22)을 통해서 접속한 경우에 대해서 나타낸 것이다. 이와 같이, 박막집적회로장치를 상하 반대로 붙이는 방법을 페이스 다운이라고 부른다.
여기에서, ACF는, 바인더층이라고 불리는 접착제를 구성하는 주성분으로 된 층 중에, 도전 입자가 분산된 구조를 가지고 있다. 따라서, 박막집적회로장치(13)와 접속 패드(12)를 접착함과 동시에, 도통도 확보할 수 있다. 박막집적회로장치는, 후술하는 바와 같이, 복수의 박막집적회로장치를 제조한 후, 다이싱 등에 의해 소자분리를 행하고, 각각의 박막집적회로장치를 소형 진공 핀셋 등을 이용하여 반송함으로써, 라벨 기판의 원하는 위치에 부착할 수 있다.
다음에, 안테나의 단면구조에 관하여 설명한다. 본 실시형태에서는 도 1a에 나타나 있는 바와 같이, 코일형 안테나를 이용한 전자유도형의 비접촉형 ID라벨의 경우에 관하여 설명한다. 안테나를 흐르는 전류는, 코일 모양으로 되어 있고, 도시하지 않은 리더/라이터(이후, 간단히 "R/W"라고 부름.)로부터 발생하는 자계에 가까이 가면, 전자유도현상에 의해, 코일의 폐루프내에 전류가 흘러, 박막집적회로장치(13)가 기동하는 구조로 되어 있다. 따라서, 도 1a에 나타나 있는 바와 같이, 박막집적회로장치(13)는, 안테나의 양단(예를 들면, 외측과 내측)과 접속되어 있을 필요가 있다.
이때, 안테나끼리 쇼트하지 않도록, 도 1a 및 도 4a, 도 4b에 나타나 있는 바와 같은 교차 배선(18)을 설치하여, 박막집적회로장치(13)와 안테나의 외측의 단부를, 콘택부(19)를 통하여 접속했다. 콘택부는, 라벨 기판에 미리 설치해 두는 것이 바람직하다. 또, 교차 배선(18)은, 안테나(11)와 동일 또는 다른 도전 재료를 이용하여 형성하면 된다. 형성 방법에 관해서도 특별히 제한은 없고, 교차배선(18)은 안테나 형성시와 마찬가지로 행할 수 있다.
또, 도 4b에 나타나 있는 바와 같이, 박막집적회로장치(13)의 층간막(53)중에도, 필러(28)를 함유시켜도 된다. 이에 따라 TFT(23)을 구성하는 막과 층간막(53)과의 열팽창계수의 차이가 저하하고, 층간막(53)의 막박리를 방지할 수 있다. 상세내용에 대해서는, 후술하겠다.
도 5a 및 도 5b는, 박막집적회로장치(13)와 라벨 기판(10)을, 비도전성 접착제층(26)을 통해서 접착하고, 박막집적회로장치(13)의 접속 배선(21)과, 라벨 기판의 접속 패드(12)는, 직접 접속할 경우에 대해서 나타낸 것이다. 접착제층(26)으로서는, 전술한 접착제층(15)과 같은 재료를 사용할 수 있다. 또, 소자분리한 후의 각각의 박막집적회로장치는, 소형 진공 핀셋 등을 이용하여 반송함으로써, 라벨 기판의 원하는 위치에 부착할 수 있다. 또, 도 5a 및 도 5b에서도, 박막집적회로장치(13)에 있어서의 TFT(23)의 층간막중에 필러를 함유시켜도 된다.
박막집적회로장치(13)와 라벨 기판(10)을 접착하는 방법으로서는, 도 4a, 도 4b, 도 5a, 도 5b 이외의 방법을 채용하는 것도 가능하다. 예를 들면, 도시되어 있지 않지만, 양면테이프를 사용하거나, 박막집적회로장치를 덮도록 수지 등을 형성하거나 하는 방법이 있다.
또, 본 실시형태에 있어서는, 라벨 기판(10)의 외부에 교차 배선(18)이 노출하게 되기 때문에, 라벨 기판의 표면을 평탄화하기 위한 코팅층(17)을 형성해 두어도 된다(도 1a, 도 4b, 도 5b 참조). 코팅층(17)으로서는, 플라스틱, PET, 폴리프 로필렌, 폴리에틸렌, 폴리스티렌, 나일론 등의 투명수지재료, DLC(다이아몬드형 카본)등을 사용할 수 있다.
또한, 본 실시형태에 있어서는, 전자유도형을 사용한 안테나 구조를 채용했지만, 교류 자계에 의한 코일의 상호 유도를 이용한 전자결합형, 마이크로파(2.45GHz)에 의해 데이터의 송수신을 행하는 마이크로파형, 근적외선에 의해, 빛에 의한 공간전송을 이용해서 ID라벨과의 갱신을 행하는 광통신형 중 어느 하나를 적절히 채용할 수 있다. 또한 박막집적회로장치(13)와 안테나(11)의 접점은, 본 실시형태에서는 2점으로 했지만, 이 수에 한정되는 것은 아니다.
(실시형태 2)
본 발명에 따른 ID라벨의 구조 및 제조 방법에 대해서, 주로 도 1b, 도 6a를 참조해서 설명한다. 도 1b는, 본 발명에 따른 ID라벨의 구조를 나타낸 사시도이다. 여기에서는, 편의상, 상품 등에 붙이는 라벨 기판부분을 아래쪽으로, 라벨의 보드가 되는 세퍼레이터를 위쪽에 나타내고 있다.
도 1b는 라벨 기판(10)에, 미리 안테나(11)와, 해당 안테나(11)와 박막집적회로장치(13)와의 접속부인 접속 패드(12)를 형성해 두고, 별도로 형성한 박막집적회로장치(13)를 라벨 기판에 붙일 경우에 대해서 나타낸 점에서는, 도 1a와 같지만, 박막집적회로장치(13)와 안테나(11)를 접속하는 교차 배선(18)이, 라벨 기판(10)의 내측에 형성되어 있는 점에 특징이 있다.
이때, 안테나(11)와 교차 배선(18)이 쇼트하지 않도록, 절연층(27)을 설치하 고 있다. 또한, 절연층(27)에는, 콘택부(19)가 형성되고 있어, 안테나(11)의 외측 단자와 교차 배선(18)이 접속되어 있다. 도 1b에서의 X-Y방향의 단면도를 도 6a에 나타낸다.
또, 절연층(27)으로서는, 폴리이미드, 아크릴, 폴리아미드, 레지스트, 실록산 등의 유기수지나, 산화실리콘, 질화실리콘, 산질화실리콘, DLC(다이아몬드형 카본) 또는 질화탄소(CN)등의 탄소를 가지는 막, PSG(인 글라스), BPSG(인 보론 글라스)등의 무기재료를 사용할 수 있다. 그러나, ID라벨 전체의 막두께가 불필요하게 두꺼워지지 않도록, 절연층(27)과 교차 배선(18)을 포함시킨 막두께가, 도 6a에 나타나 있는 바와 같이, 박막집적회로장치(13)의 막두께 이하가 되도록 하는 것이 바람직하다. 또, 본 실시형태에서는, 도 4a, 도 4b와 같이 박막집적회로장치(13)와 라벨 기판(10)을 이방성 도전막(22)에 의하여 접속했지만, 도 5b에 나타낸 방법을 채용해도 상관없다. 그 나머지 구성에 대해서는, 실시형태 1과 마찬가지로 할 수 있다.
본 실시형태에 있어서는, 교차 배선(18)을 라벨 기판의 내측에 형성했기 때문에, 라벨 기판(10) 표면에 코팅층을 설치할 필요가 없고, ID 라벨 전체를 박형으로 할 수 있다.
본 실시형태에 있어서는, 전자유도형을 사용한 안테나 구조를 채용했지만, 전자결합형, 마이크로파형, 광통신형 중 어느 하나를 적절히 채용하는 것도 가능하다. 또한 ID라벨은, 비접촉형과 접촉형의 기능을 병유한 소위 하이브리드형 ID 라벨로 해도 된다. 또한 박막집적회로장치(13)와 안테나(11)의 접점은, 본 실시형태 에서는 2점으로 했지만, 이 수에 한정되는 것은 아니다.
(실시형태 3)
본 발명에 따른 ID라벨의 구조 및 제조 방법에 대해서, 주로 도 2a, 도 6b를 참조해서 설명한다. 도 2a는, 본 발명에 따른 ID라벨의 구조를 나타낸 사시도이다. 여기에서는, 편의상, 상품 등에 붙이는 라벨 기판 부분을 아래쪽으로, 라벨의 보드가 되는 세퍼레이터를 위쪽에 나타내고 있다.
도 2a는, 라벨 기판(10)에, 미리 안테나(11)와, 해당 안테나와 박막집적회로장치와의 접속부인 접속 패드(12)를 형성해 두고, 별도로 형성한 박막집적회로장치(13')를 라벨 기판에 붙일 경우에 대해서 나타낸 점에서는, 박막집적회로장치(13')와 안테나(11)를 접속하는 교차 배선(18)이, 박막집적회로장치(13')내에 형성되어 있는 점에 특징이 있다.
안테나(11)와 박막집적회로장치(13')를 형성한 기판(10)은, 필러(28)를 포함하는 필러층(24)으로 덮혀있다. 필러(28)의 재료와 형상은, 적절하게 선택될 수 있다. 필러층(24)의 재료로는, 상술한 재료들을 사용할 수 있다. 필러층(24)은 박막집적회로장치(13')와 안테나(11)를 보호하기 위한 기능을 하지만, 무기막의 보호막은 그 주변에 별도로 형성되어도 된다. 보호막의 예로는, Na원소 등의 불순물을 차단하는 기능을 갖는 산화실리콘, 질화실리콘, 또는 산화질화실리콘(질소를 함유한 산화실리콘) 등의 재료를 함유한 막을 사용하는 것이 바람직하고, 더욱 바람직하게는 그 재료들을 적층해서 보호막을 형성하는 것이다.
도 2a에서의 X-Y방향의 단면도를 도 6b에 나타낸다. TFT(23)의 형성 영역으로부터는, 안테나(11)의 내측의 단부와, 외측의 단부에 접속하기 위한 접속 배선(21a～21c)가 설치된다. 그리고, 안테나(11)의 외측의 단부와 접속하는 접속 배선(21a)과 TFT형성 영역과의 사이에는, 교차 배선(18)이 설치되어 있다. 교차 배선(18)은, TFT형성 영역을 제조 후, 제1층간막(30a)을 형성하고, 콘택홀을 형성한 후, 도전 재료를 스퍼터링법에 의해 막형성, 또는 액적토출법에 의해 토출함으로써 형성할 수 있다. 또한, 교차 배선(18)과 안테나(11)가 쇼트되지 않도록, 제2층간막(30b)을 형성하고, 접속 배선(21c)을 형성한다. 또, 접속 배선(21), 교차 배선(18)으로서, 상기 도전 재료를 적절히 채용할 수 있다. 또한, 제2층간막(30b)상에는, 보호막(31)을 형성해도 된다.
상기 층간막(제1층간막(30a), 제2층간막(30b))의 재료로서는, 폴리이미드, 아크릴, 폴리아미드, 레지스트 또는 벤조시크로부텐 등의 감광성 또는 비감광성의 유기재료나, 실록산 등의 내열성유기수지를 사용할 수 있다. 형성 방법으로서는, 그 재료에 따라, 스핀 코트, 딥, 스프레이 도포, 액적토출법 등을 채용할 수 있다. 혹은, 도포법에 의해 얻어지는 SOG막(예를 들면, 알킬기를 포함하는 SiOx막)을 사용할 수도 있다. 또한 무기재료를 이용하여도 좋으며, 그 때는, 산화실리콘, 질화실리콘, 산질화실리콘, DLC(다이아몬드형 카본) 또는 질화탄소(CN)등의 탄소를 가지는 막, PSG, BPSG 또는 알루미나막 등을 사용할 수 있다. 형성방법으로서는, 플라즈마 CVD법, 감압 CVD(LPCVD)법 또는 대기압 플라즈마법 등을 사용할 수 있다. 또, 층간막(30a, 30b)의 재료는 서로 같거나 달라도 된다.
여기에서, 보호막(31)으로서는, 산화실리콘(SiOx), 산화질화실리콘(SiOxNy)외, 질화실리콘(SiNx, Si3N4, SiNOx), 질화산화실리콘(SiNxOy) 등의 Na원소 등의 알칼리금속원소를 블록킹하는 기능을 가지는 것을 사용한다. 특히, ID라벨, ID카드, ID태그 등은, 직접 맨손으로 취급하는 일이 많아, 땀에 포함되는 Na의 침입을 방지할 수 있다. 더욱 바람직하게는, 상기 재료를 적층시키는 것이 된다. 예를 들면 SiN과, SiNO 및 SiO2의 2개의 적층막, SiN, TFT,SioN의 3개의 적층막, 또는 SiON,TFT,SiNO의 3개의 적층막으로 할 수 있다. 이것들의 적층구조는 자유롭게 조합할 수 있다. 또한 TFT의 상하뿐만 아니라, 외주변부를 상기 재료로 덮어도 된다. 또, 이후, 산화질화실리콘(SiOxNy)과 질화산화실리콘(SiNxOy)을 총칭하여, "산질화실리콘"이라고 하는 경우가 있다. 또, 불순물의 혼입을 방지하기 위해서 가능한 한 보호막(31)을 형성해 두는 것이 바람직하다.
또한 상기 재료를 사용한 보호막으로 함으로써 유기수지재료로 이루어진 접착제층이 보호막에 밀착해서 설치되었을 경우, TFT를 해당 접착제층에 포함되는 불순물로부터 보호할 수 있다. 또한 보호막에 접하고, 또는 보호막의 내부에 안테나를 형성했을 경우, 상기 보호막으로 함으로써 도전 재료(특히, Cu, Ag)의 침입을 방지할 수 있다.
또, 본 실시형태에서는, 도 4a, 4b와 같이 박막집적회로장치(13')와 라벨 기판(10)을 이방성 도전막(22)에 의해 접속했지만, 도 5b에 나타낸 방법을 채용해도 상관없다. 또, 그 나머지의 구성에 대해서는, 실시형태 1과 마찬가지로 할 수 있 다.
본 실시형태에 있어서는, 교차 배선(18)을 박막집적회로장치(13')내에 형성했기 때문에, 라벨 기판 표면에 코팅층을 설치할 필요가 없고, 또한 라벨 기판(10) 위에 콘택홀을 형성할 필요도 없어진다.
본 실시형태에 있어서는, 전자유도형을 사용한 안테나 구조를 채용했지만, 전자결합형, 마이크로파형, 광통신형 중 어느 하나를 적절히 채용하는 것도 가능하다. 또한 ID라벨은, 비접촉형과 접촉형의 기능을 병유한 소위 하이브리드형으로 해도 된다. 또한 박막집적회로장치(13')와 안테나(11)의 접점은, 본 실시형태에서는 2점으로 했지만, 이 수에 한정되는 것은 아니다.
(실시형태 4)
본 발명에 따른 ID라벨의 구조 및 제조 방법에 대해서, 주로 도 2b, 도 7a를 참조해서 설명한다. 도 2b는, 본 발명에 따른 ID라벨의 구조를 나타낸 사시도이다. 여기에서는, 상품 등에 붙이는 라벨 기판부분을 위쪽에, 라벨의 보드가 되는 세퍼레이터를 아래쪽에 나타내고 있다.
본 실시형태는, 내부기판(인렛(inlet) 기판)(32)에 미리 안테나(11)와, 해당 안테나(11)와 박막집적회로장치(13)의 접속부인 접속 패드(12)를 형성해 두고, 별도로 형성한 박막집적회로장치(13)를 내부기판(32)에 붙이고, 라벨 기판을 붙이는 점에 특징이 있다.
내부기판(32)에 안테나(11) 및 박막집적회로장치(13)를 설치하는 방법으로서 는, 상기 실시형태에 있어서 라벨 기판에 설치했을 경우와 같이 행할 수 있다(도 4a～도 6b 참조). 그러나, ID라벨 전체가 불필요하게 두꺼워지지 않도록, 내부기판(32)은 박형의 필름형의 것을 사용하면 된다. 소재로서는, 종이, 합성지, 플라스틱, PET, 폴리프로필렌, 폴리에틸렌, 폴리스티렌, 나일론 등의 수지재료, 무기재료 등을 사용할 수 있지만, 이들에 한정되는 것은 아니다. 또한 ID라벨은, 평탄형상을 가지는 상품뿐 만아니라, 여러가지 형상을 가지는 상품에도 부착 가능하게 하기 위해서, 내부기판도, 가요성을 가지는 유연한 소재를 사용하는 것이 바람직하다. 이에 따라 ID라벨의 취급이 용이해진다. 또, 수지재료로서는, 예를 들면 일본 특허공개 2001-30403에 기재된 고밀도 폴리에틸렌(HDPE)등을 사용할 수도 있다.
도 7a는, 본 실시예에 의해 제조된 ID라벨의 완성품의 단면 확대도이다. 안테나 및 박막집적회로장치가 형성된 내부기판(32)의 주위는, 필러(28)를 포함하는 충전층(24)으로 덮어져 있다. 여기에서는, 유리섬유 등으로 구성된 원기둥형 필러(28)를 사용했다. 물론, 다른 재질을 이용하여도 된다. 충전층(24)의 재질로서는, 전술한 것을 사용할 수 있다. 또, 충전층(24)은, 박막집적회로장치(13)나 안테나(11)를 보호하는 기능도 있지만, 그 주위에 별도의 무기막으로 된 보호막을 형성해도 된다. 보호막으로서는, 예를 들면 산화실리콘, 질화실리콘, 산질화실리콘(질소를 함유한 산화실리콘) 등의 Na원소 등의 불순물을 블록킹하는 기능을 가지는 것을 사용하는 것이 되고, 더욱 바람직하게는, 이것들을 적층시켜서 형성하는 것이 된다.
이 별도로 형성된 내부기판(32)은, 접착제층(15)을 통해서 라벨 기판(10)에 붙일 수 있다. 라벨 기판의 표면(인쇄면(33))에는, 필요에 따라서, 프린트가 실시되고 있다. 또한 본 실시형태에 있어서는, 내부기판(32)의 사이즈를 라벨 기판(10)의 사이즈보다도 소형으로 했기 때문에, 접착제층(15)을 내부기판의 측면에 형성할 수 있고, 그것에 의하여, 세퍼레이터(16)와, 내부기판(32) 및 라벨 기판(10)을 보유할 수 있다.
실제로, ID라벨을 상품 등에 붙일 경우에는, 세퍼레이터를 떼어내고, 접착제층(15)을 통해서 붙이면 된다. 또, 내부기판(32)을, 라벨 기판(10)와 거의 같은 사이즈로 할 경우에는, 내부기판(32)의 상하면 양쪽에 접착제층을 설치하고, 라벨 기판(10) 및 세퍼레이터(16)와 접착시키면 된다. 또, 내부기판(32) 및 안테나(11)의 형상은, 도 7a에 나타낸 형상에 한정되지 않는다.
본 실시형태에 있어서는, 전자유도형을 사용한 안테나 구조를 채용했지만, 전자결합형, 마이크로파형, 광통신형 중 어느 하나를 적절히 채용하는 것도 가능하다. 또한 ID 라벨은 비접촉형과 접촉형의 기능을 병유한 소위 하이브리드형으로 하여도 된다. 또한 박막집적회로장치(13)와 안테나(11)의 접점은, 본 실시형태에서는 2점으로 했지만, 이 수에 한정되는 것은 아니다.
(실시형태 5)
본 발명에 따른 ID카드의 구조 및 제조 방법에 대해서, 주로 도 3a, 도 3b, 도 7b를 참조해서 설명한다. 도 3a 및 도 3b는, 본 발명에 따른 ID카드의 구조를 나타낸 사시도이다.
도 3a는 ID카드의 카드 하부기판(37b) 위에, 미리 안테나(11)와, 해당 안테나와 박막집적회로장치와의 접속부인 접속 패드(12)를 형성해 두고, 별도로 형성한 박막집적회로장치(13)를 카드 하부기판(37b)에 붙일 경우에 대해서 나타낸 것이다. 그리고 또한, 카드 하부기판(37b) 위에는, 충전층(24)을 통해서 카드 상부기판(37a)이 설치된다. 카드 상부기판(37a) 또는 카드 하부기판(37b)에는, 필요에 따라서 프린트(14)가 실시되고 있다. 또한 접속 패드(12)와 안테나(11)를 접속하기 위한 교차 배선(18)이, 카드 하부기판 표면에 노출할 경우에는, 코팅층(17)을 별도 형성해도 된다.
또, 카드 기판으로서는, 대표적으로는, 플라스틱, PET, 폴리프로필렌, 폴리에틸렌, 폴리스티렌, 나일론 등의 수지재료가 이용되지만, 종이, 합성지, 무기재료 등을 이용하여도 된다. ID 카드는, 일반적으로는, 구부려서 사용하는 일은 거의 없지만, 구부려서 사용 가능한 ID카드로 하고 싶은 경우에는, 카드 기판으로서 가환성을 가지는 유연한 소재를 사용하는 것이 바람직하다. 또, 수지재료로서는, 예를 들면 일본 특허공개 2001-30403에 기재된 고밀도 폴리에틸렌(HDPE)등을 사용할 수도 있다. 또한 상기 재료를 2종류이상 조합해서 사용해도 된다.
또, 교차 배선을 포함시킨 안테나의 구조, 및 박막집적회로장치와 안테나의 접속법법 등은, 실시형태 1～4와 마찬가지로 행할 수 있다. 이렇게 하여, ID카드(41)가 완성된다. 또, 내부기판(32) 및 안테나(11)의 형상은, 도 7c에 나타난 형상에 한정되지 않는다.
또한 도 3b는, 안테나가 형성되고, 또한 박막집적회로장치(13)가 부착된 내 부기판(32)을, 상하에 설치된 충전층(24)을 통해서, 카드 상부기판(37a), 하부기판(37b)로 밀봉한 것이다. 또, 내부기판(32)을 카드 기판보다도 소형 사이즈로 제조해 둠으로써 내부기판(32)의 주위에 접착제층을 설치할 수 있고, ID 카드의 박막화를 꾀할 수 있다.
도 7b는 본 실시형태에 의해 제조된 ID카드의 완성품의 단면 확대도이다. 안테나(11) 및 박막집적회로장치(13)가 형성된 내부기판(32)의 주위는, 보호막(54)으로 덮어져 있다. 여기에서, 보호막(54)으로서는, 상기 재료를 사용할 수 있다.
또한, 내부기판(32)의 주위는, 필러(28)를 포함하는 충전층(24)으로 덮어져 있다. 충전층(24) 및 필러(28)의 재질로서는, 전술한 것을 사용할 수 있다. 또, 보호막(54)과, 충전층(24)의 형성 순서는 반대여도 된다.
이 별도로 형성된 내부기판(32)은, 보호막(54), 충전층(24)을 통해서, 카드를 구성하는 상부기판(37a), 하부기판(37b)에 삽입되어, ID 카드가 완성된다. 카드 기판의 표면(인쇄면(33))에는, 필요에 따라서, 프린트가 시행되고 있다.
또, 본 실시형태에 있어서는, 전자유도형을 사용한 안테나 구조를 채용했지만, 전자결합형, 마이크로파형, 광통신형 중 어느 하나를 적절히 채용할 수 있다. 또한 ID 라벨은 비접촉형과 접촉형의 기능을 병유한 소위 하이브리드형으로 해도 된다. 또한 박막집적회로장치(13)와 안테나(11)의 접점은, 본 실시형태에서는 2점으로 했지만, 이 수에 한정되는 것은 아니다.
(실시형태 6)
본 발명에 따른 ID태그의 구조 및 제조 방법에 대해서, 주로 도 7c를 참조해서 설명한다. 도 7c는, 안테나(11)가 형성되고, 또한 박막집적회로장치(13)가 부착된 내부기판(32)을, 필러(28)를 포함하는 충전층(24)으로 밀봉한 것이다. 내부기판(32), 필러(28), 충전층(24)의 소재로서는, 상기 재료를 사용할 수 있다. 충전층(24)을 형성한 후에는, 필요에 따라서 프레스가공 등을 행하고 평탄화한다. ID 태그를 다른 고체물의 내부에 매립하는 등 외부로부터 시인되지 않는 상태에서 배치할 경우에는, 해당 평탄화 처리는 생략해도 된다. 또한 충전층(24)의 주위를 더욱, 무기재료로 된 보호막이나, 종이, 합성지 등의 펄프계 재료나 수지 등의 기판으로 덮어도 된다. 기판은, 꼬리표, 정찰, 명찰, 표찰 등의 여러 가지의 용도에 대해서 적절히 선택할 수 있다. 또한 내부기판(32) 및 안테나(11)의 형상은, 도 7c에 나타난 형상에 한정되지 않는다.
또, 본 실시형태에 있어서는, 전자유도형을 사용한 안테나 구조를 채용했지만, 전자결합형, 마이크로파형, 광통신형 중 어느 하나를 적절히 채용하는 것도 가능하다. 또한 ID 라벨은 비접촉형과 접촉형의 기능을 병유한 하이브리드형으로 해도 된다. 또한 박막집적회로장치(13)와 안테나(11)의 접점은, 본 실시형태에서는 2점으로 했지만, 이 수에 한정되는 것은 아니다.
(실시형태 7)
본 발명에 따른 ID라벨, ID카드의 구조 및 제조 방법에 대해서, 주로 도 8a, 도 8b, 도 9a, 도 9b를 참조하여 설명한다. 우선, 도 8a는 본 발명에 따른 ID라벨 의 구조를 나타낸 사시도이다. 여기에서는, 상품 등에 붙이는 라벨 기판부분을 위쪽에, 라벨의 보드가 되는 세퍼레이터를 아래쪽에 나타내고 있다.
도 8a는 ID라벨(49)에 있어서, 안테나(47)와 박막집적회로장치(48)가 일체 형성된 안테나 일체형 박막집적회로장치(46)(이하, "안테나 일체형 IDF칩"이라고 부르는 경우가 있다.)를, 필러(28)를 포함하는 충전층(24)으로 덮고, 접착제층(15)을 통해서 세퍼레이터(16)에 붙이는 방법을 나타낸 것이다. 또, 라벨 기판, 접착제층, 세퍼레이터, 필러, 충전층의 재질은, 상기 실시형태에 준한다. 또한 IDF칩 및 안테나의 형상은, 도 8a의 형상에 한정되지 않는다. 또한 필러(28)를 포함하는 충전층(24)은, 안테나 일체형 박막집적회로장치(46)의 상하의 한쪽에만 형성해도 된다.
또한 도 8b는, ID카드(41)에 있어서, (안테나(47)과 박막집적회로장치(48)를 집적한) 안테나 일체형 박막집적회로장치(46)를, 필러(28)를 포함하는 충전층(24)으로 덮고, 접착제층(15)을 통해서 카드 기판(37)에 붙이는 방법을 나타낸 것이다. 또, 카드 기판, 접착제층의 재질은, 상기 실시형태에 준한다. 또한 IDF칩 및 안테나의 형상은, 도 8b의 형상에 한정되지 않는다. 또한 필러(28)을 포함하는 충전층(24)은, 안테나 일체형 박막집적회로장치(46)의 상하의 한쪽에만 형성해도 된다.
또한 도 9a 및 도 9b는, 도 8a 및 도 8b에 나타낸 ID라벨(49), ID카드(41)에 있어서의 안테나 일체형 IDF칩의 X-Y방향의 단면도(안테나 일체형 박막집적회로장치(46)만)를 나타낸 것이다. 도 9a는, 보호막(55)위에, 섬형상 반도체막(57), 게이트 절연막(58)을 형성한 후에, 게이트 전극(56)(여기에서는, 2층 구조로 되어 있 다.)과 교차 배선(52)을 동시에 형성하는 경우를 보이고 있다. 또한, 패시베이션막(59), 층간막(53)에 형성된 콘택홀을 통해서, 안테나(47), TFT와 안테나를 접속하기 위한 배선 51a, TFT끼리를 접속하기 위한 배선 51b을 형성했다. 게이트 전극(56)과 교차 배선(52), 및 안테나(47)와 배선 51은 동일공정으로 제조하는 것이 바람직하지만, 단계적으로 형성해도 된다.
도 9b는, 보호막(55) 위에, 섬형상 반도체막(57), 게이트 절연막(58)을 형성한 후에, 게이트 전극(56)(여기에서는, 2층 구조로 되어 있다.)과 안테나(47)를 형성할 경우를 나타내고 있다. 또한, 층간막(53)을 통해서, TFT와 안테나를 접속하기 위한 배선 51a, 교차 배선(52), TFT끼리를 접속하기 위한 배선 51b를 형성했다. 게이트 전극(56)과 안테나(47), 교차 배선(52)과 배선(51)은 동일 공정으로 제조하는 것이 바람직하지만, 단계적으로 형성해도 된다.
또, 도 9a 및 도 9b 모두, 층간막(53) 중에도 필러(28)를 혼입시켰지만, 생략하는 것도 가능하다. 또한 TFT로서, 톱게이트구조를 채용하고 있지만, 물론, 보텀 게이트 구조를 채용해도 된다. TFT의 구체적인 제조방법에 대해서는, 후술한다. 또한 반도체층(57)으로 불순물확산을 방지하기 위해서, 단층 구조 또는 적층구조의 보호막(55)을 형성해 두는 것이 바람직하다. 또한 안테나(47)를 형성한 후에도, 보호막(54)을 형성해 두는 것이 바람직하다. 또, 해당 보호막(54,55)은, 질화실리콘, 산화실리콘, 산질화실리콘 등을 채용할 수 있으나, Na등의 불순물 블록킹성을 가지는 질화실리콘을 포함하고 있는 것이 바람직하다.
본 실시형태에 있어서의 안테나 일체형 박막집적회로장치(46)는, 도 7c에 구 조의 일례를 나타낸 ID태그에도 탑재할 수 있다.
이상은, TFT와 안테나를 일체로 형성했을 경우의 구조의 일례이며, 반드시 이들에 한정되는 것은 아니다.
(실시형태 8)
본 발명에 따른 ID라벨의 제조 방법에 대해서, 주로 도 10a 및 도 10b를 참조해서 설명한다.
도 10a 및 도 10b는, 본 발명에 따른 ID라벨의 제조라인을 나타낸 모식도이다. 우선, ID라벨의 기판이 되는 라벨지를 라벨지 공급수단(300)(롤 1)으로부터 공급하고, 라벨지의 원하는 위치에 IDF칩(박막집적회로장치)을 붙인다. 이때, 적절히, 접착제, ACF나, 초음파접착법, UV접착법을 사용한다. 여기에서는, 라벨지에 안테나가 형성되어 있는 것으로 하고, ACF 공급수단(301), IDF칩 부착수단(302)에 의해, ACF를 통해서 라벨지와 IDF칩을 접착했다. 물론, 라벨지에 형성된 안테나와, IDF칩은 접속되어 있다. 또, ACF공급수단(301)을 대신해서, 비도전성의 접착제공급 수단을 설치해도 된다. 이에 따라 도 5b에 나타난 바와 같은 구조의 ID라벨을 제조 할 수 있다.
다음에, 필러층 공급수단(308)과 접착제층 공급수단(303)으로부터, 필러층과 접착제층을 각각 공급하고, 세퍼레이터지 공급수단(304)(롤 2)으로부터 공급되는 세퍼레이터지(세퍼레이터)를 붙여, ID 라벨이 완성된다. 최후에 라벨 권취수단(305)(롤 3)에서, ID라벨을 감아서 뺀다. 또, ID라벨 기판은, 미리 개개의 라벨마 다 분리해 두고, 세퍼레이터지는 띠형상의 것을 공급하면 된다. 이 경우에는, 도 24a에 나타나 있는 바와 같은, 일련의 라벨 보드(118)(세퍼레이터) 위에, 개별적으로 분리된 ID라벨(20)을 얻을 수 있다.
또한 라벨지의 공급과, 세퍼레이터지의 공급의 순서는, 도 10b에 나타낸 것처럼 반대로 하여도 된다. 또한 본 도면에서는, IDF칩에 안테나가 일체로 형성되어 있는 것으로 하여, ACF 공급수단(301) 또는 비도전성 접착제공급 수단은 생략했다. 또한 ID라벨이 띠형상으로 복수 형성된 후, 클리커 커터 등의 라벨 분리수단(306)에 의해 라벨 분리를 행하고, 개개의 라벨의 상태로 하고부터, 제품으로서 회수 수단(307)에 의해 회수해도 된다. 물론, 도 10a와 도 10b는, 교대로 조합할 수 있다.
또, 본 실시형태에 따른 방법은, 본 발명에 따른 ID카드, ID태그를 비롯하여, 박막집적회로장치를 내장하는 지폐, 주화, 증명서, 무기명 채권류, 유가증권류 등에, 적절히 채용할 수 있다. 예를 들면, ID카드의 경우에는, 롤 1에 하부 기판재료를 보유해 두고, 롤 2에는, 상부 기판재료를 보유해 두면 된다.
(실시형태 9)
본 발명에 따른 ID카드나 ID태그의 제조 방법에 대해서, 주로 도 11a, 도 11b를 참조해서 설명한다. 도 11a, 도 11b는, 본 발명에 따른 ID카드, ID태그의 제조라인을 나타낸 모식도 및 완성품의 확대도를 나타낸 것이다.
우선, 도 11a에 나타나 있는 바와 같이 ID카드 또는 ID태그의 기판이 되는 재료를 기판 공급수단(311)(롤 1)부터 공급하고, 기판의 원하는 위치에, IDF칩 부 착수단(302)에 의해, IDF칩를 붙인다. 이때, 적절히, 접착제, ACF나, 초음파접착법, UV접착법을 사용한다. 다음에 기판이 띠형상으로 줄지어 있을 때는, 기판분리 수단(309)에 의해, 기판을 개개의 ID카드 또는 ID태그마다 분리한다. 그리고, 라미네이트 장치(310)에 의해, 개개의 기판의 주위를 라미네이트 가공한다. 이때, 미리 IDF칩의 주위를 필러(28)를 포함하는 충전층(24)으로 덮어 둔다. 또한 라미네이트수지층(45) 중에, 미리 필러(28)를 충전시켜 두어도 된다.
이렇게 하여, ID카드 또는 ID태그가 완성된다. 또, 띠형상의 기판의 원하는 위치에 IDF칩을 형성하고, 라미네이트 가공을 행한 후에, 개개의 ID카드 또는 ID태그마다 분리해도 된다. 라미네이트 가공된 ID카드 또는 ID태그는, 회수수단(307)에 의해 회수된다.
도 11b는 본 실시형태에 따른 방법을 이용하여 제조된 ID카드 또는 ID태그의 완성품의 단면 확대도이다. 라벨 기판에는, 안테나(11)와, 해당 안테나에 접속된 박막집적회로장치(13)가 형성되어 있고, 필러(28)를 포함한 충전층(24)을 통해서, 라미네이트 수지층(45)에 덮어져 있다. 또, 라미네이트 가공시의 가열처리 등에 있어서, 박막집적회로장치나 안테나를 보호하기 위해서, 충전층(24)은, 실록산과 같은 체열성 유기수지를 사용하는 것이 바람직하다. 또한 별도의 보호막을 형성해 두어도 된다. 보호막으로서는, DLC 또는 질화탄소 등의 탄소를 가지는 막, 또는 질화실리콘막 또는 질화산화실리콘막 등을 사용할 수 있지만, 이것에 한정되는 것은 아니다. 형성방법으로서는, 플라즈마 CVD법이나, 대기압 플라즈마 등을 사용할 수 있다.
또, 라미네이트 가공에 알맞은 상품이면, ID카드, ID태그에 한하지 않고, 본제조 프로세스를 채용할 수 있다.
[실시예 1]
본 실시예에서는, 도 12a～도 16b를 참조하여, 박막집적회로장치의 구체적인 제조방법에 관하여 설명한다. 여기에서는, 간단히 하기 위해, n채널형 TFT와 p채널형 TFT를 사용한 CPU와 메모리 부분의 단면구조를 나타냄으로써, 그 제조방법에 관하여 설명한다.
우선, 기판(60) 위에, 박리층(61)을 형성한다(도 12a). 여기에서는, 유리 기판(예를 들면, 코닝사제 1737기판)위에, 50nm(500Å)의 막두께의 a-Si막(비정질 실리콘막)을 CVD법에 의해 형성했다. 또, 기판으로서는, 유리 기판 이외에도, 석영기판, 알루미나 등 절연 물질로 형성되는 기판, 실리콘 웨이퍼 기판, 후속 공정의 처리 온도에 견딜 수 있는 내열성을 가지는 플라스틱 기판 등을 사용할 수 있다.
또한 박리층으로서는, 비정질 실리콘의 이외에, 다결정 실리콘, 단결정 실리콘, SAS(세미 비결정질 실리콘(미결정 실리콘, 마이크로크리스탈 실리콘이라고도 한다.))등, 실리콘을 주성분으로 하는 층을 사용할 수 있다. 이것들의 박리층은, CVD법 이외에도, 스퍼터링법 등에 의해 형성해도 된다. 또한 박리층의 막두께는, 500～540Å으로 하는 것이 바람직하다. SAS에 관해서는, 300～500Å으로 해도 된다.
다음에, 박리층(61) 위에, 보호막(55)(하지막 또는 하지절연막이라고 부르는 경우도 있다.)를 형성한다(도 12a). 여기에서는, 막두께 100nm의 SiON막, 막두께50nm의 SiNO막, 막두께 100nm의 SiON막의 3층 구조라고 했지만, 재질, 막두께, 적층수는, 이것에 한정되는 것은 아니다. 예를 들면 하층의 SiON막 대신에, 막두께0.5～3㎛의 실록산 등의 내열성수지를 스핀 코트법, 슬릿코터, 액적토출법 등에 의해 형성해도 된다. 또한 질화실리콘막(예를 들면, SiN 또는 Si3N4)을 이용하여도 된다. 또한 각각의 막두께는, 0.05～3㎛로 하는 것이 바람직하고, 그 범위로부터 자유롭게 선택할 수 있다.
여기에서, 산화실리콘막은, SiH4/O2, TEOS(테트라에톡시실란)/O2등의 혼합 가스를 사용하고, 열 CVD, 플라즈마 CVD, 상압 CVD, 바이어스 ECRCVD등의 방법에 의해 형성할 수 있다. 또한 질화실리콘막은, 대표적으로는, SiH4/NH3의 혼합 가스를 사용하고, 플라즈마 CVD에 의해 형성할 수 있다. SiON막 또는 SiNO막은, 일반적으로 SiH4/N2O의 혼합가스를 사용하고 플라즈마 CVD에 의해 형성할 수 있다.
또, 박리층(61) 및 나중에 형성될 섬형상 반도체막(57)으로서, a-Si등의 실리콘을 주성분으로 하는 재료를 사용할 경우에는, 그것들에 접하는 보호막으로서는, 밀착성 확보의 점에서, SiOxNy을 이용하여도 된다.
다음에, 보호막(55) 위에, 박막집적회로장치의 CPU나 메모리를 구성하는 TFT를 형성한다. 또, TFT 이외에도, 유기 TFT, 박막다이오드 등의 박막능동소자를 형성할 수 있다.
TFT의 제조방법으로서, 우선, 보호막(55) 위에, 섬형상 반도체막(57)을 형성 한다(도 12b). 섬형상 반도체막(57)은, 비결정질 반도체, 결정성 반도체, 또는 세미 비결정질 반도체로 형성한다. 모두 실리콘, 실리콘-게르마늄(SiGe)등을 주성분으로 하는 반도체막을 사용할 수 있다.
여기에서는, 70nm의 막두께의 비결정질 실리콘을 형성하고, 또한 그 표면을 니켈을 포함하는 용액으로 처리했다. 또한, 500～750℃의 열결정화공정에 의해 결정질 실리콘 반도체막을 얻고, 레이저 결정화를 행해서 결정성의 개선을 시행했다. 또한 막형성 방법으로서는, 플라즈마CVD법, 스퍼터링법, LPCVD법 등을 이용하여도 된다. 결정화방법으로서는, 레이저 결정화법, 열결정화법, 다른 촉매(Fe, Ru, Rh, Pd, Pd, Os, Ir, Pt, Cu, Au등)을 사용한 열결정화, 혹은 그것들을 교대로 여러번 행하여도 된다.
또한, 비정질구조를 가지는 반도체막의 결정화처리로서는, 연속발진의 레이저를 이용하여도 되고, 결정화 즈음에 대입경의 결정을 얻기 위해서는, 연속발진이 가능한 고체레이저를 사용하고, 기본파의 제2고조파～제4고조파를 적용하는 것이 바람직하다(이 경우의 결정화를 "CWLC"라고 한다.). 대표적으로는, Nd:YVO4레이저(기본파 1064nm)의 제2고조파(532nm)이나 제3고조파(355nm)을 적용하면 된다. 연속발진의 레이저를 사용할 경우에는, 출력 10W의 연속발진의 YVO4레이저로부터 조사된 레이저광을 비선형 광학소자에 의해 고조파로 변환한다. 또한 공진기 안에 YVO4결정 또는 GdVO4결정과 비선형 광학소자를 넣고, 고조파를 조사하는 방법도 있다. 그리고, 바람직하게는 광학계에 의해 조사면으로 구형형 또는 타원형상의 레이저광으로 성형하여, 피처리 물체에 조사한다. 이때의 에너지밀도는 0.01～100MW/cm2정도(바람직하게는 0.1～10MW/cm2)가 필요하다. 그리고, 10～2000cm/s정도의 속도로 레이저광에 대하여 상대적으로 반도체막을 이동시켜서 조사하면 된다.
또한, 펄스발진의 레이저를 사용할 경우, 보통, 수 십 Hz-수 백 Hz의 주파수대를 사용하지만, 그것보다도 현저하게 높은 10MHz이상의 발진 주파수를 가진다. 펄스발진 레이저를 이용하여도 된다(이 경우의 결정화를 "MHzLC"라고 한다.). 펄스 발진에서 레이저광을 반도체막에 조사하고나서 반도체막이 완전하게 고화할 때까지의 시간은 수십 nsec～수 백 nsec라고 말해지고 있기 때문에, 상기 고주파수대를 사용함으로써 반도체막이 레이저광에 의해 용융하고나서 고화할때까지, 다음 펄스레이저광을 조사할 수 있다. 따라서, 종래의 펄스발진의 레이저를 사용하는 경우와 다르고, 반도체막중에 있어서 고액계면을 연속적으로 이동시킬 수 있으므로, 주사 방향을 향해서 연속적으로 성장한 결정립을 가지는 반도체막이 형성된다. 구체적으로는, 포함된 결정립의 주사 방향에 있어서의 폭이 10～30㎛ 주사 방향에 대하여 수직한 방향에 있어서의 폭이 1～5㎛정도의 결정립의 집합을 형성할 수 있다. 해당 주사 방향을 따라서 길게 연장한 단결정의 결정립을 형성함으로써 적어도 TFT의 채널 방향에는 결정립계에는 거의 존재하지 않는 반도체막의 형성이 가능해진다.
보호막(55)의 일부에 내열성 유기수지인 실록산을 사용했을 경우에는, 상기 결정화시에, 반도체막 내에서 열이 새는 것을 방지할 수 있고, 효율적으로 결정화를 행할 수 있다.
상기의 방법에 의해 결정성 실리콘 반도체막을 얻는다. 또, 결정은, 소스, 채널, 드레인 방향으로 배향되어 있는 것이 바람직하다. 또한, 결정층의 두께는, 20～200nm(대표적으로는 40～170nm, 더욱 바람직하게는, 50～150nm)가 되도록 한다. 그 후에 반도체막 위에 산화막을 통해서, 금속촉매를 게터링하기 위한 비결정질실리콘막을 막형성하고, 500～750℃의 열처리에 의해 게터링 처리를 행했다. 또한, TFT소자로서의 임계치를 제어하기 위해서, 결정성 실리콘 반도체막에 대하여, 1013/cm2오더의 도즈량의 붕소 이온을 주입했다.　그 후에 레지스트를 마스크로 하여서 식각을 함으로써, 섬형상 반도체막(57)을 형성했다.
또, 결정성 반도체막을 형성함에 있어서는, 디실란(Si2H6)과 불화 게르마늄(GeF4)의 원료 가스로서, LPCVD법에 의해, 다결정반도체막을 직접 형성함으로써도, 결정성 반도체막을 얻을 수 있다. 가스유량비는, Si2H6/GeF4=20/0.9, 막형성 온도는 400～500℃, 캐리어 가스로서 He 또는 Ar를 사용했지만, 이것에 한정되는 것은 아니다.
또한, TFT중의 특히 채널 영역에는, 1×1019～1×1022cm-3, 바람직하게는 1×1019～5×1020cm-3의 수소 또는 할로겐이 첨가되어 있다. SAS에 관해서는, 1×1019～2×1021cm-3로 하는 것이 바람직하다. 어떻든간에, IC칩에 사용되는 단결정에 포함된 수소 또는 할로겐의 함유량보다도 많이 함유시켜 두는 것이 바람직하다. 이에 의해 TFT에 국부 크랙이 생겨도, 수소 또는 할로겐에 의해 종단될 수 있다.
다음에, 섬형상 반도체막(57) 위에 게이트 절연막(58)을 형성한다(도 12b). 게이트 절연막은 플라즈마 CVD법 또는 스퍼터링법 등의 박막형성법을 사용하고, 질화실리콘, 산화실리콘, 질화산화실리콘 또는 산화질화실리콘을 포함하는 막을, 단층으로, 또는 적층시켜서 형성하는 것이 바람직하다. 적층할 경우에는, 예를 들면, 기판측으로부터 산화실리콘막, 질화실리콘막, 산화실리콘막의 3층 구조로 한다.
다음에, 게이트 전극(56)을 형성한다(도 12c). 여기에서는, Si와 W(텅스텐)을 스퍼터링법에 의해 적층형성한 후에, 레지스트(62)를 마스크로 하여서 식각을 함으로써, 게이트 전극(56)을 형성했다. 물론, 게이트 전극(56)의 재료, 구조, 제조 방법은, 이것에 한정되는 것이 아니라, 적절히 선택할 수 있다. 예를 들면 n형불순물이 도핑된 또한 도핑되지 않은 Si와 NiSi(니켈 실리사이드)와의 적층구조나, TaN(질화 탄탈)과 W(텅스텐)의 적층구조로 하여도 된다. 또한 여러 가지의 도전 재료를 이용하여 단층으로 형성해도 된다.
또한, 레지스트 마스크 대신에, SiOx등의 마스크를 이용하여도 된다. 이 경우, SiOx 또는 SiON 등의 마스크(하드 마스크라고 불린다.)를 패터닝이 가해지지만, 식각시의 마스크의 막감소가 레지스트보다도 적기 때문에, 원하는 폭의 게이트 전극층을 형성할 수 있다. 또한 레지스트(62)를 사용하지 않고, 액적토출법을 이용하여 선택적으로 게이트 전극(56)을 형성해도 된다.
도전 재료로서는, 도전막의 기능에 따라 여러 가지의 재료를 선택할 수 있다. 또한 게이트 전극과 안테나를 동시에 형성하는 경우에는, 그것들의 기능을 고려하여 재료를 선택하면 된다.
또, 게이트 전극층을 식각 형성할 때의 식각 가스로서는, CF4, Cl2, O2의 혼합 가스나 Cl2가스를 사용했지만, 이것에 한정되는 것은 아니다.
다음에, p채널형 TFT(70, 72)가 되는 부분을 레지스트(63)로 덮고, 게이트 전극을 마스크로 하여서, n채널형 TFT(69, 71)의 섬형상반도체막 중에, n형 도전성을 부여하는 불순물원소(64)(대표적으로는 P(인) 또는 As(비소))를 저농도로 도핑한다(제1의 도핑공정, 도 12d). 제1의 도핑 공정의 조건은, 도즈량:1×1013～6×1013/cm2, 가속 전압:50～70keV라고 했지만, 이것에 한정되는 것은 아니다. 이 제1의 도핑 공정에 의해, 게이트 절연막(58)을 통해서 스루(through) 도프가 되어지고, 한쌍의 저농도 불순물영역(65)이 형성된다. 또, 제1의 도핑 공정은, p채널형 TFT영역을 레지스트로 덮지 않고, 전체면에 행해도 된다.
다음에, 레지스트(63)를 애싱 등에 의해 제거한 후, n채널형 TFT영역을 덮는 레지스트(66)를 새롭게 형성하고, 게이트 전극을 마스크로 하여서, p채널형 TFT(70, 72)의 섬형상 반도체막 중에, p형 도전성을 부여하는 불순물원소(67)(대표적으로는 B(붕소))를 고농도로 도핑한다(제2의 도핑 공정, 도 12e). 제2의 도핑 공정의 조건은, 도즈량:1×1016～3×1016/cm2, 가속 전압:20～40keV으로서 행한다. 이 제2의 도핑 공정에 의해, 게이트 절연막(58)을 통해서 스루 도프되어지고, 한쌍의 p형의 고농도 불순물영역(68)이 형성된다.
다음에, 레지스트(66)를 애싱 등에 의해 제거한 후, 기판에, 절연막(75)을 형성했다(도 13f). 여기에서는, 막두께 100nm의 SiO2막을 플라즈마 CVD법에 의해 형성했다. 그 후에 기판 전체면을 레지스트(44)로 덮고, 에치백법에 의해, 레지스트(44), 절연막(75), 게이트 절연막(58)을 식각 제거하고, 측벽(side walls)(76)을 자기정합적으로 형성했다(도 13g). 식각 가스로서는, CHF3과 He의 혼합 가스를 사용했다. 또, 측벽을 형성하는 공정은, 이것들에 한정되는 것은 아니다.
절연막(75) 형성시에 기판의 이면에도 절연막이 형성된 경우에는, 레지스트(44)를 마스크로 하여서, 이면의 절연막을 식각제거한다(이면처리).
측벽(76)의 형성방법은 상기에 한정되는 것은 아니다. 예를 들면, 도 16a 및 도 16b에 나타난 방법을 사용할 수 있다. 도 16a는, 절연막(75)을 2층 또는 그 이상의 적층구조로 한 예를 나타내고 있다. 절연막(75)으로서는, 예를 들면 막두께 100nm의 SiON(산질화실리콘)막과, 막두께 200nm의 LTO막(Low Temperature Oxide, 저온산화막)의 2층 구조로 했다. 여기에서는, SiON막은, 플라즈마 CVD법으로 형성하고, LTO막으로는, SiO2막을 감압 CVD법으로 형성했다. 그 후에, 레지스트(44)를 마스크로 하여서 에치백을 함으로써, L형 및 원형 측벽(76)이 형성된다.
또한, 도 16b는, 에치백시에, 게이트 절연막(58)을 남기도록 식각을 행한 예를 나타낸다. 이 경우의 절연막(75)은, 단층 구조이어도 적층구조이어도 된다.
상기 측벽은, 뒤에 고농도의 n형 불순물을 도핑하고, 측벽(76)의 하부에 저농도 불순물영역 또는 논도프의 오프셋 영역을 형성할 때 마스크로서 기능하는 것이지만, 전술한 측벽의 어느쪽의 형성방법에서도, 형성하고 싶은 저농도 불순물영 역 또는 오프셋 영역의 폭에 의해, 에치백의 조건을 적절히 변경하면 된다.
다음에, p채널형 TFT영역을 덮는 레지스트(77)를 새롭게 형성하고, 게이트 전극(56) 및 측벽(76)을 마스크로 하여서, n형 도전성을 부여하는 불순물원소(78)(대표적으로는, P 또는 As를 고농도로 도핑한다(제3의 도핑공정, 도 13c). 제3의 도핑 공정의 조건은, 도즈량:1×1013～5x1015/cm2, 가속 전압:60～100keV로서 행한다. 이 제3의 도핑 공정에 의해, 게이트 절연막(57)을 통해서 스루 도프되어지고, 한쌍의 n형의 고농도 불순물영역(79)이 형성된다.
레지스트(77)를 애싱 등에 의해 제거한 후, 불순물영역의 열활성화를 행해도 된다. 예를 들면, 50nm의 SiON막을 막형성한 후, 550℃, 4시간, 질소분위기하에 두고, 가열처리를 행하면 된다. 또한 수소를 포함하는 SiNx막을, 100nm의 막두께로 형성한 후, 410℃, 1시간, 질소분위기하에 두고, 가열처리를 함으로써, 결정성 반도체막의 결함을 개선할 수 있다. 이것은, 예를 들면, 결정성 실리콘중에 존재하는 댕글링본드를 종단시키는 것으로, 수소화처리 공정 등이라고 불린다. 또한, 이 후, TFT를 보호하는 캡 절연막으로서, 막두께 600nm의 SiON막을 형성한다. 이때, 수소화처리 공정은, 해당 SiON막 형성 후에 행해도 된다. 이 경우, SiON막은 SiNx막 n위에 연속적으로 형성될 수 있다. 이렇게, TFT 위에는, SiON, SiNx, SiON의 3층의 절연막이 형성되는 것이 되지만, 그 구조나 재료는 이것들에 한정되는 것이 아니다. 또한 이것들의 절연막은, TFT를 보호하는 기능도 가지고 있기 때문에, 가능한 한 형성해 두는 것이 바람직하다.
다음에, TFT 위에, 층간막(53)을 형성한다(도 13d). 층간막(53)으로서는, 폴 리이미드, 아크릴, 폴리아미드나, 실록산 등의 내열성 유기수지를 사용할 수 있다. 형성방법으로서는, 그 재료에 따라, 스핀 코트, 딥, 스프레이 도포, 액적토출법 등을 채용할 수 있다. 또한 무기재료를 이용하여도 되고, 그 때는, 산화실리콘, 질화실리콘, 산질화실리콘, PSG, BPSG, 알루미나막 등을 사용할 수 있다. 또, 이들의 절연막을 적층시켜서, 층간막(53)을 형성해도 된다.
또한, 층간막(53) 위에, 보호막(54)을 형성해도 된다. 보호막(54)으로서는, DLC 또는 질화탄소 등의 탄소를 가지는 막, 또는, 산화실리콘막, 질화실리콘막 또는 질화산화실리콘막 등을 사용할 수 있다. 형성방법으로서는, 플라즈마 CVD법이나, 대기압 플라즈마 등을 사용할 수 있다. 혹은, 폴리이미드, 아크릴, 폴리아미드, 레지스트 또는 벤조시클로부텐 등의 감광성 또는 비감광성의 유기재료나, 실록산 등의 내열성 유기수지를 이용하여도 된다.
층간막(53) 및 보호막(54)을, 나중에 형성된 배선을 구성하는 도전 재료 등과의 열팽창계수의 차이로부터 생기는 응력에 의해, 이들의 막의 막박리나 깨어짐이 생기는 것을 막기 위해서, 층간막(53) 또는 보호막(54) 속에 필러를 혼입시켜 두어도 된다.
다음에, 레지스트를 형성한 후, 식각에 의해 콘택홀을 형성하고, TFT 상호간을 접속하는 배선(51) 및 외부 안테나와 접속하기 위한 접속 배선(21)을 형성한다 (도 13d). 콘택홀 형성시의 식각에 사용되는 가스는, CHF3과 He의 혼합 가스를 사용했지만, 이것에 한정되는 것은 아니다. 또한 배선(51)과 접속 배선(21)은 동일재료를 이용하여 동시에 형성해도 되고, 각각 형성해도 된다. 여기에서는, TFT와 접속 되는 배선(51)은, Ti, TiN, Al-Si, Ti, TiN의 5층 구조로 하여서 스퍼터링법에 의해 형성한 후, 패터닝 형성했다.
Al층에 있어서, Si를 혼입시킴으로써, 배선패턴시의 레지스트 베이킹에서의 힐록(hillock)의 발생을 방지할 수 있다. 또한 Si 대신에, 0.5%정도의 Cu를 혼입시켜도 된다. 또한 Ti나 TiN 사이에 Al-Si층을 삽입함에 의해, 내 힐록성이 더욱 향상한다. 패터닝시에는, SiON등으로 이루어진 상기 하드 마스크를 사용하는 것이 바람직하다. 배선의 재료나, 형성방법은 이것들에 한정되는 것이 아니라, 전술한 게이트 전극에 사용되는 재료를 채용해도 된다.
본 실시예에서는, CPU(73), 메모리(74) 등을 구성하는 TFT영역과 안테나와 접속하는 단자영역(80)만을 일체로 형성할 경우에 대해서 나타냈지만, TFT 영역과 안테나를 일체로 형성할 경우에도, 본 발명을 적용할 수 있다. 이 경우에는, 층간막(53) 또는 보호막(54) 위에 안테나를 형성하고, 또한, 다른 보호막으로 덮으면 된다. 안테나의 도전 재료로서는, Ag, Au, Al, Cu, Zn, Sn, Ni, Cr, Fe, Co 혹은 Ti, 또는 그것들을 포함하는 합금을 사용할 수 있지만, 이것들에 한정되는 것은 아니다. 또한 배선과 안테나에서 재료가 달라도 된다. 배선 및 안테나는, 전성, 연성이 풍부한 금속재료를 가지도록 형성하고, 더 바람직하게는 막두께를 두껍게 해서 변형에 의한 응력에 견디도록 하는 것이 바람직하다.
또한 형성 방법으로서는, 스퍼터링법에 의해 전체 막형성한 후, 레지스트 마스크를 이용하여 패터닝을 행해도 되고, 액적토출법에 의해 노즐로부터 선택적으로 형성해도 된다. 배선과 안테나는, 동시에 형성해도 되고, 미리 형성한 다른쪽 위에 한쪽을 형성하여도 된다.
이상의 공정을 경과하여, TFT로 이루어진 박막집적회로장치가 완성된다. 본 실시예에서는, 톱 게이트 구조로 했지만, 보텀 게이트 구조(역스태거 구조)로 하여도 된다. TFT와 같은 박막능동소자가 존재하지 않는 영역에서는, 하지절연막재료, 층간절연막재료, 배선 재료가 주로 설치되어 있지만, 해당 영역은, 박막집적회로장치 전체의 50%이상, 바람직하게는 70～95%을 차지하고 있는 것이 바람직하다. 이에 따라 IDF칩을 구부리기 쉽게 하여, ID 라벨 등의 완성품의 취급이 용이하게 된다. 이 경우, TFT부를 포함하는 능동소자의 섬형상 반도체액 영역(아일랜드)은, 박막집적회로장치 전체의 1～30%, 바람직하게는, 5～15%을 차지한다.
또한, 도 13d에 나타나 있는 바와 같이, 박막집적회로장치에서의 TFT의 반도체층으로부터 하부의 보호층까지의 거리(tunder)와, 반도체층으로부터 상부의 층간막(보호층이 형성되어 있는 경우에는 해당 보호층)까지의 거리(tover)가, 같거나 또는 대략 같게 되도록, 상하의 보호층 또는 층간막의 두께를 조정하는 것이 바람직하다. 이렇게 하여, 반도체층을 박막집적회로장치의 중앙에 배치토록 함으로써 반도체층에의 응력을 완화할 수 있고, 크랙의 발생을 방지할 수 있다.
또한 본 실시예에 따라 제조한 TFT의 S값(서브임계값)은, 0.35V/dec이하(바람직하게는, 0.07～0.25V/dec), 이동도는, 10cm2V/sec이상을 가지고 있다. 또한 링 오실레이터 레벨로, 1MHz이상, 바람직하게는 10MHz이상의 특성(3～5V에 있어서)을 가지고 있다, 또는, 게이트당의 주파수특성을 100kHz이상, 바람직하게는 1MHz이상 (3～5V에 있어서) 가지고 있다.
기판(60) 위에, 복수의 TFT, 보호막, 각종 배선, 안테나 일체형일 경우에는 안테나(이들을 총칭하여, "박막집적회로장치"라고 한다.)를 형성하면(도 14a), 다음에 박막집적회로장치(13)의 경계영역에, 다이싱에 의해 홈(81)을 형성한다(도 14b). 이때, 다이싱장치(다이서;dicer)을 사용하는 블레이드 다이싱법을 사용하는 것이 일반적이다. 블레이드(blade)란, 다이아몬드 연마용 입자를 매립한 숫돌로, 그 폭은 약 30～50㎛이며, 이 블레이드를 고속회전시킴으로써, 박막집적회로를 분리한다. 또한 다이싱에 필요한 에어리어를 스트리트(street)라고 부르지만, 이 폭은, 소자에의 손상을 고려하여, 80～150㎛로 해두는 것이 바람직하다.
또한, 다이싱 이외에도, 스크라이빙 또는 마스크를 이용한 식각 등에 의해 행할 수 있다. 스크라이빙일 경우에는, 다이아몬드 스크라이빙법과 레이저 스크라이빙법 등이 있다. 레이저 스크라이빙법을 채용할 경우에는, 레이저 공진기로부터, 펄스 발진의 파워가 200～300W의 선형 레이저, 예를 들면 Nd:YAG레이저이며, 발진 파장 1064nm의 기본파 또는 발진 파장 532nm의 제2고조파 등을 사용할 수 있다.
또한, 식각의 경우에는, 노광, 현상 공정에 의해 마스크 패턴을 형성하고, 건식식각에 의해 소자분리를 행할 수 있다. 건식식각에 있어서는, 대기압 플라즈마법을 이용하여도 된다. 건식식각용 가스로서는, Cl2, BCl3, SiCl4 혹은 CCl4 등을 대표로 하는 염소계 가스, CF4, SF6, NF3, CHF3 등을 대표로 하는 불소계 가스, 또는 O2을 사용했지만, 이것들에 한정되는 것이 아니다. 또, 해당 식각은, 대기압 플라즈 마를 이용해서 행할 수도 있다. 이때, 식각 가스로서는, CF4과 O2의 혼합 가스를 사용한다. 또한 가스종류의 다른 식각을 여러 번 행함으로써 홈(81)을 형성해도 된다. 물론, 습식 식각에 의해, 홈(81)을 형성해도 된다.
홈을 형성할 경우, 홈의 깊이는, 적어도 박리층의 표면이 노출할 정도로 하면 되고, 기판(60)을 반복적으로 이용할 수 있도록, 기판에 흠이 생기지 않도록 상기 다이싱 등을 적절한 제어가 바람직하다.
다음에, 돌기부(82)를 가지는 지그(지지 기판)(83)를, 접착제(84)를 통해서, 박막집적회로장치(13)마다 부착한다(도 14c). 여기에서, 지그(jig)란, 박리층을 제거한 후에 박막집적회로가 조각조각 분리되지 않도록, 일시적으로 박막집적회로를 고정하는 역할을 가진다. 지그의 형상으로서는, 도 14c와 같이, 나중에 할로겐화 불소를 포함하는 기판 또는 액체의 도입을 쉽게 하기 위해서, 돌기부를 설치한 빗모양의 구조로 하는 것이 바람직하지만, 평탄한 지그를 이용하여도 괜찮다. 또한, 더욱 바람직하게는, 나중에 할로겐화 불소를 포함하는 기판 또는 액체의 도입을 쉽게 하기 위한, 개구부(85)를 설치해 두어도 된다.
지그로서는, 할로겐화 불소에 의해 더러워지지 않는 산화실리콘을 주성분으로 하는 유리 기판, 석영기판, 스테인레스(SUS)기판 등을 사용할 수 있지만, 할로겐화 불소에 의해 더러워지지 않는 재료이면, 이것들에 한정되는 것은 아니다.
여기에서, 접착제로서는, UV광조사에 의해 접착력(점착력)이 저하 또는 상실하는 재료를 사용할 수 있다. 여기에서는, Nitto Denko사 제품 UV조사 박리 테이프를 사용했다. 이외에도, THREE M INNOVATIVE PROPERTIES제의 "포스트잇"(등록상표) 제품이나, MOORE BUSINESS FORMS INC.,제의 "NOTESTIX"(등록상표)제품 등에 사용되는 재박리 재접착 가능한 접착제를 이용하여도 괜찮다. 예를 들면, 일본 특허공개2001-30403, 특허 2992092, 특개평 6-299127에 기재된, 아크릴계 접착제, 합성고무계 접착제, 천연고무계 접착제 등을 사용할 수 있다. 물론, 지그를 간단하게 제거할 수 있는 재료이면, 이것들에 한정되지 않는다.
다음에, 홈(81)에 할로겐화 불소 가스를 도입함으로써, 박리층인 a-Si막을 식각 제거했다(도 15a). 여기에서는, 도 18에 나타나 있는 바와 같은 감압 CVD장치를 사용하고, 가스:ClF3(3불화염소), 온도:350℃, 유량:300sccm, 기압:6 Torr, 시간:3h의 조건에서 행했지만, 이 조건에 한정되는 것은 아니다. 또한 ClF3가스에 질소를 섞은 가스를 이용하여도 된다. 양자의 유량비는 적절히 설정할 수 있다. 또한, ClF3 이외에도, BrF3, ClF2 등의 가스를 이용하여도 된다.
여기서, 도 18에 나타내는 감압 CVD장치는, 반응 공간인 벨 자(bell jar)(100)내에, ClF3가스(86) 등의 할로겐화 불소가스가 도입되어, 가스가 기판(101)에 널리 퍼지는 구조로 되어 있다. 벨 자의 외부에는 히터(102)가 설치되어 있다. 또한 나머지 가스는, 배기관(103)으로부터 배출된다.
여기서, ClF3 등의 할로겐화 불소는, 실리콘을 선택적으로 식각한다고 하는 특성이 있는 반면, 산화실리콘(SiOx), 질화실리콘(SiNx), 산질화실리콘(SiOxNy 또는 SiNxOy)는 거의 식각되지 않는다. 따라서, 시간의 경과와 함께 박리층(61)은 식각되어, 최종적으로 기판(60)을 박리할 수 있다(도 15b). 한편, 산화실리콘, 질화 실리콘, 산질화실리콘 등이나, 내열성수지로 이루어진 하지막인 보호막이나 층간막, 보호막은 거의 식각되지 않기 때문에, 박막집적회로로의 손상을 방지할 수 있다. 또한, 박리한 기판(60)은 물론 재이용할 수 있어, 비용 삭감으로 이어진다.
박리층(61)의 재료는, ClF3 등의 할로겐화 불소에 의해 제거가능한 것이면, 상기 실리콘계 재료에 한정되는 것은 아니다. 또한 보호막이나 층간막도, ClF3 등의 할로겐화 불소에 의해 더러워지지 않는 것이면, 상기 재료에 한정되지 않는다.
다음에, UV광조사를 함으로써, 접착제(84)의 점착력을 저하 또는 상실시켜, 지그와 박막집적회로장치를 분리함으로써, 대량으로 박막집적회로장치(13)를 얻을 수 있다. 지그는, 비용 삭감을 위해, 재이용하는 것이 바람직하다.
상기 방법에 의해 제조된 박막집적회로장치(13)는, 소형 진공 핀셋 등에 의해 반송하고, ID 라벨, ID카드 등의 물품이 원하는 위치에 비치할 수 있다.
또한 기판을 박리하는 방법으로서, 복수의 박막집적회로가 형성된 기판에 스트레스를 주어, 기판을 물리적으로 박리하는 방법을 채용해도 된다. 이 경우에는, 박리층으로서, W, SiO2, WO3 등을 사용할 수 있다. 스트레스를 주기 위해서는, 다이아몬드 펜 등으로 충격을 주면 된다. 또, 본 실시예는, 다른 실시형태, 실시예와 자유롭게 조합할 수 있다.
[실시예 2]
본 실시예에서는, 다이싱 등에 의해 홈(81)을 형성할 때에, 기판(60)에 흠이 생겼을 경우, 그 기판을 재이용하는 경우에 관하여 설명한다.
제1 방법으로서, 도 19a에 나타나 있는 바와 같이 사용종료기판(88) 위에 평탄화막(89)을 형성한다. 평탄화막으로서는, 폴리이미드, 아크릴, 폴리아미드나, 실록산 등의 내열성수지를, 스핀 코트법, 딥법, 스프레이법, 액적토출법 등에 의해 형성할 수 있다. 후속 공정의 열처리를 고려하면, 실록산 등의 내열성수지를 사용하는 것이 바람직하다. 또한 무기재료를 이용하여도 되고, 그 때는, PSG(인 글래스), BPSG(인 보론 글래스), 알루미나막 등을 사용할 수 있다. 그 후의 공정은, 다른 실시형태 또는 실시예들과 같다.
제2의 방법으로서, 도면에는 나타내지 않았지만, CMP(기계적 화학적연마)법을 이용하여, 기판 표면을 평탄화하는 방법이 있다. 사용종료기판(88)의 흠이 미세할 경우에는 특히 유효하다. CMP법은, 연마용 패드내에 슬러리라고 불리는 연마용제를 공급하고, 웨이퍼 캐리어의 회전과 플라텐(platen)이라고 불리는 회전대의 회전에 의한 가압과, 연마용 패드의 연마에 의해 평탄화를 행하는 것이다. 기판은, 유리기판과 같이 절연체이므로, 슬러리로서는, 알칼리성 콜로이드형 실리카를 섞은 것이 주로 사용된다. 그 후의 공정은, 다른 실시형태 또는 실시예와 마찬가지다. 또, 본 실시예는, 다른 실시형태, 실시예들과 자유롭게 조합할 수 있다.
[실시예 3]
본 실시예에서는, 피박리기판으로서, 유리기판이나, 석영기판 이외의 기판을 사용했을 경우에 관하여 설명한다.
제 1 예에서, 실리콘 웨이퍼(90)를 준비하고, 열처리를 함으로써, 실리콘 웨이퍼(90)의 표면에 산화막(91)(산화실리콘막)을 형성하고, 열산화실리콘기판(92)을 얻는다(도 19b). 열처리방법으로서는, 예를 들면, 산소 및 질소가 존재하는 대기중에서, 800～1200℃(바람직하게는 900℃정도 또는 1150℃정도)의 열처리를 행하면 좋지만, 이 온도에 한정되지 않는다.
산화되는 것은, 반도체기판의 주위 전체면이여도 되고, 적어도 하나의 면의 표면이어도 좋지만, 나중에 ClF3 등의 할로겐화 불소를 이용하여 기판으로부터 박막집적회로를 분리할 때에, 그 반도체 기판이 할로겐화 불소에 의해 더러워지지 않도록, 반도체기판의 주위 전체면이 산화되어, 산화실리콘이 형성되어 있는 것이 바람직하다. 반도체기판을 구성하는 반도체는 실리콘에 한정되지 않는다.
또한 표면이 산화된 반도체 기판 대신에, 표면이 질화 또는 산질화된 반도체기판을 이용하여도 된다. 예를 들면, 단결정 실리콘기판 또는 열산화실리콘 기판의 표면에, 질소 이온을 주입한 기판을 사용할 수 있다. 또한 스테인레스 기판(SUS기판) 등의 금속으로 이루어진 기판의 표면에, 산화실리콘이나 질화실리콘 등의 절연막을 형성한 기판을 사용하여도 된다.
그 후에, 산화막(91) 위에 박리층, 하지보호막, TFT를 형성하고, 할로겐화 불소 가스 등에 의해 박리를 행한다. 또, 박리층, 하지보호막을 설치하지 않고, 직접, 산화막(91) 위에 TFT를 형성하여, 실리콘 웨이퍼(90)를 제거하여 박리를 행해도 된다.
제 2예에서, 실리콘 웨이퍼를 준비하고, 산소 이온을 도핑 주입한다. 그리 고, 900～1200℃의 가열처리를 함으로써, 매립 산화막(94)을 형성한다(도 19c). 이 가열처리 온도는 이것에 한정되는 것이 아니지만, 이 가열처리는, 매립 산화막을 형성함과 동시에, 도핑에 의해 손상을 받은 단결정 실리콘층(상부 c-Si층(95))의 결정성을 개선하는 역할도 있으므로, 그들의 역할을 고려해서 가열온도를 조정할 필요가 있다. 이리하여, 하부 c-Si층(93), 매립 산화막(94) 및 상부 c-Si층(95)으로 이루어진 SIMOX 기판(96)을 얻는다.
산소 이온 대신에 질소 이온을 도핑 주입하고, SOI기판을 얻어도 괜찮다. 또한 도면에는 나타내지 않았지만, 산화막이 형성된 디바이스 웨이퍼(Si기판, 디바이스가 형성되는 쪽의 기판)와, 핸들 웨이퍼(Si기판)를 산화막이 중앙에 배치되도록 서로 붙여, 연마한 기판(소위 적층된 기판)을 이용하여도 된다.
그 후, TFT를 제조함에 있어서는, 상부 c-Si층(95)을 TFT의 반도체층(활성층)으로서 사용하면 된다. 또한 할로겐화 불소 가스에 의해 박리할 경우에는, 단결정 실리콘 기판(93)의 전부 또는 일부를 제거함으로써 행할 수 있다. 매립 산화막(94)은, 보호막(하지막)으로서 기능한다. 본 실시예는, 다른 실시형태, 실시예들과 자유롭게 조합할 수 있다.
[실시예 4]
본 실시예에서는, 도 17a 및 도 17b를 참조하여, 본 발명에 따른 박막집적회로장치 및 그 제조방법에 대해서, 지그 등을 사용한 접착을 행하지 않는 방법에 관하여 설명한다. 우선, 도 14b의 형태(홈(81)이 형성된 상태)까지는, 상기 실시예와 마찬가지로 제조한다.
다음으로, 도 14b의 상태에 있어서, 박막집적회로장치가 형성된 트레이겸용 기판(99)을 아래쪽을 향하는 상태에서(페이스 다운), 감압 CVD장치의 퍼니스(벨 자; 도 18 참조)에, 복수매 투입하여 고정한다. 또, 여기에서는, 박막집적회로장치가 형성되는 기판은, 박막집적회로장치를 인식하는 트레이의 기능도 겸비하고 있다. 물론, 기판과 트레이를 별개로 설치해도 된다. 그리고, ClF3 등의 할로겐화 불소를 이용하여, 박리층을 식각하면, 소자분리한 상부의 박막집적회로장치는, 하부의 박막집적회로장치가 형성되어 있었던 트레이 겸용 기판(99)의 이면(트레이영역)에 낙하하는 구조로 되어 있다.
트레이영역과 박막집적회로장치의 간격은, 소자분리한 박막집적회로장치가 조각조각으로 분리되는 것을 막기 위해서, 또한 ClF3 등의 할로겐화 불소가 공급하기 쉽도록, 0.5～1mm로 한다. 또한 소자분리한 박막집적회로장치가 조각조각으로 분리되는 것을 막기 위해서, 트레이겸용 기판(99)의 트레이영역에는, 도 17a과 같이, 박막집적회로장치의 사이즈에 따라, 돌기부를 형성해 두는 것이 바람직하다.
소자분리 후, 트레이영역에 적재한 박막집적회로장치는, 소형 진공 핀셋(97) 등에 의해 흡착함으로써 반송되어(도 17b), 원하는 제품 위에 전사된다.
트레이(97) 및 트레이겸용 기판(99)은, 열산화실리콘 기판이나, SIMOX기판 등의 SOI기판, 유리 기판, 석영기판, SUS기판, 알루미나 기판, 내열성을 가지는 가요성 기판(플라스틱제 기판 등)등, 여러가지 기판을 사용할 수 있지만, 내할로겐화 불소성, 내열성이 있는 것이 바람직하다.
상기 방법을 사용함으로써, 지그를 사용하지 않고, 박막집적회로장치를 대량으로 생산할 수 있다. 또, 본 실시예는, 다른 실시형태들 및 실시예들과 자유롭게 조합할 수 있다.
[실시예 5]
본 실시예에서는 플렉시블 기판상에 제조된 안테나와, 박막집적회로장치를 각각 제조하고, 그 후 양자를 접속하는 방법에 대해서, 도 20a-도 20c, 도 21a-도 21d를 참조해서 설명한다.
도 20a-도 20c는 구부릴 수 있는 플렉시블 기판(104) 위에, 안테나(105)를 형성하고, 별도로 형성한 IDF칩(107)을 안테나(105)와 접속한 후에, 플렉시블 기판(104)을 절반 정도로 접고, 봉지해서 ID라벨이나 ID카드 등을 제조한다고 하는 것이다. 여기에서, 안테나(105)는, 스퍼터링법 등에 의해 형성한 후에 패터닝 형성해도 되고, 액적토출법을 사용해, 도전 재료를 포함하는 조성물을 선택적으로 토출한 후에, 그 조성물을 건조 및 소성하여 형성해도 된다. 안테나(105)를 형성한 후에, CMP법, 프레스법 등에 의해, 평탄화를 향상시켜도 된다.
안테나(105)에는, 안테나(105)와 박막집적회로장치(IDF 칩)(107)를 접속하는 접속 패드(106)을 형성해 두어도 된다. 접속 패드(106)는, 박막집적회로장치의 일측에 형성해 두어도 된다. 박막집적회로장치(107)와 안테나(105)의 접속은, 이방성도전막이나, 공지의 본딩법 등을 이용하여 행할 수 있다. 또한 안테나(105)의 형상 은, 전자유도형의 경우라면, 접었을 때에 대칭 코일형상이면, 도 20a-도 20c에 나타내는 형상에 한정되지 않는다. 물론, 다른 통신방식인 전자결합형, 마이크로파형, 광통신신형도 적절히 채용할 수 있다.
도 21d는 도 20c의 X-Y방향에서의, 안테나 기판이 접힌 상태를 나타낸 단면도다. 여기에서, 도 21a-도 21d를 참조하여, 접힌 안테나 기판과, 박막집적회로장치의 접속 방법에 관하여 설명한다.
우선, 기판(60)에 a-Si 등의 재료로 이루어진 박리층(61)을 형성하고, 보호막(55)을 형성한다. 이 경우에, 안테나 기판을 접은 후에, 하부 안테나(105b)와 접속되는 접속단자(108)를 형성해 둔다(도 21a). 여기에서, 도전막을 패터닝해서 접속단자를 형성한 후에, 보호막을 형성하여, 평탄화 처리를 행해도 된다. 이와는 달리, 접속단자부분을 남겨서 보호막을 선택적으로 형성한 후, 도전 재료를 액적토출법 등에 의해 토출하고 매립하여 접속단자를 형성해도 된다.
다음에, 상기 실시예에 의해 CPU, 메모리 등을 구성하는 TFT를 형성한 후, 제1층간막(30a)을 형성하고, 또한, 콘택홀을 형성하여 상부 안테나(105a)와 접속하기 위한 상부 접속배선(109a), 하부 안테나(105a)(접속단자(108))와 접속하기 위한 하부접속 배선(109b), 배선(51)을 형성한다(도 21b). 다음에, 제2층간막(30b)을 형성한 후, 콘택홀을 형성하고, 상부 안테나(105a)와 접속하기 위한 상부 접속배선(109a')을 형성한다(도 21c). 제1층간막(30a) 및 제2층간막(30b) 내에는, 필러를 혼입시켜 두어도 된다.
다음에, 각종 배선이 형성된 IDF칩을, 안테나가 형성된 플렉시블 기판(104) 의 접속 패드(106) 위에 붙인다. 이때, 도 4a, 도 4b, 도 5a, 도 5b에 나타낸 방법에 의해 접속할 수 있다. 여기에서는, ACF(22)을 통해, 접속단자(108)와 접속패드(106)를 접속했다. 또, ACF 이외에도, 공지의 본딩법이나, 초음파접착, UV접착 등을 이용하여도 된다.
다음에, 플렉시블 기판(104)을 접고, 상부 안테나의 접속패드와 상부접속배선(109a')을, 마찬가지로 ACF를 통해 접속했다. 안테나와 박막집적회로장치와의 사이는, 에폭시 수지 등으로 몰딩해 두는 것이 바람직하다. 이때, 수지중에 필러를 함유시켜 둠으로써, 안테나와의 열팽창계수의 차이에 의한 응력의 발생을 막을 수 있다. 이에 따라 수지의 막박리와 크랙을 방지할 수 있다.
본 실시예서처럼, 안테나를 접은 상태에서, 박막집적회로장치의 상하부와 접속한 구성으로 함으로써, 박막집적회로장치의 상하에 안테나를 형성할 수 있고, 수신 면적이 증가하여 수신 정밀도의 향상을 꾀할 수 있다. 본 실시예는, 다른 실시형태들 및 실시예들과 자유롭게 조합할 수 있다.
[실시예 6]
본 실시예에서는, 도 22a-도 22c를 참조하여, 할로겐화 불소가스에 의해 소자분리를 행한 후에, IDF칩에 접착된 지그(83)를 제거하지 않고, 직접, ID카드 등의 상품에 접착하는 방법에 관하여 설명한다.
우선, 상기 실시예의 방법으로, 복수의 IDF칩(110)을 형성하고, 접착제(84)를 통해 지그(83)를 부착한다. 지그(83)로서는, 도 22a에 나타나 있는 바와 같이 돌기부(82)를 가지는 것을 사용했다. 접착제(84)로서는, 여기에서는, UV광조사에 의해 점착력이 저하 또는 상실하는 재료를 사용한다. 또한 소자에의 손상을 막기 위해서, 유기재료 또는 무기재료로 이루어진 보호막(54)을 설치하고 있다. 그리고, ClF3 등의 할로겐화 불소에 의한 식각에 의해 소자분리를 행한다.
다음에, 지그(83)에 소자가 접착된 상태에서 반송하고, ID 카드 등의 상품이 설치된 스테이지와의 얼라인먼트를 행한다. 이때, 도 22a에 나타나 있는 바와 같이 지그나, 스테이지에 설치된 얼라인먼트 마커(111, 112)를 이용할 수도 있고, 도면에는 나타내지 않았지만, 상품에 직접 형성된 마커를 이용할 수도 있다. 상품내의 박막집적회로장치가 형성되는 부분(여기에서는, ID카드의 카드 하부기판(37b))에는, 미리 접착제(113)가 형성되어 있고, 지그의 위치를 제어함으로써, 원하는 소자를 상품의 원하는 부분에 붙인다(도 22a).
다음에, 카드 하부기판(37b)에 붙이고 싶은 소자에 대하여, 마스크를 통해서 UV광(114)을 선택적으로 조사하고, 접착제(84)의 점착력을 저하 또는 상실시킴으로써, 지그를 소자와 분리한다(도 22b). 이에 따라 원하는 IDF칩(110)을 상품의 원하는 부분에 형성할 수 있다. 소자형성 후, 카드 상부기판(37a) 등에 의해, 소자부를 커버한다(도 22c). 여기에서는, 카드 기판의 내부에 안테나(11)가 형성된 경우를 나타냈지만, 소자 내에 안테나를 형성해 두어도 된다.
본 실시예에 나타낸 본 발명을 사용함으로써, ClF3 등의 할로겐화 불소에 의한 식각에 의해 소자분리를 행했을 때, 소자가 조각조각으로 분리되지 않고, 원하 는 소자를 원하는 부분에 형성할 수 있다.
본 실시예는, ID카드뿐만 아니라, 모든 상품에 적용할 수 있는 것은 말할 필요도 없다. 또한, 본 실시예는, 다른 실시형태들 및 실시예들과 자유롭게 조합할 수 있다.
[실시예 7]
본 실시예에서는, 일방향으로 구부릴 수 있는 ID라벨 등의 상품에 대하여, IDF칩을 설치하는 경우의 TFT의 구성에 관하여 설명한다.
도 23은, IDF라벨에 형성된 IDF칩(110)에 있어서의 TFT내의 섬형상 반도체막(57)의 층의 평면도를 나타낸 것이다. 섬형상 반도체막(57)에는, n형 또는 p형 불순물이 부여된 소스영역(115) 및 드레인영역(117) 및 그 불순물이 부여되지 않은 채널 영역(116)이 형성되어 있다. 또한 IDF칩(110)에서의 적어도 하나의 TFT의 반도체영역은, 안테나(11)와 접속되어 있다.
여기에서, 소스(S), 채널(C), 드레인(D)영역이 형성되는 방향, 혹은, 반도체막의 결정성장방향과, 대략 수직방향으로 ID라벨 등의 굽힘 방향을 설정함으로써, ID라벨 등을 구부렸을 때에, 섬형상 반도체막(57)에 대한 크랙의 발생을 방지할 수 있고, ID 라벨의 취급에 관계없이, 안정한 TFT동작을 공급할 수 있다.
[실시예 8]
본 실시예에서는, 실시예 1의 프로세스에 있어서, 고온 폴리실리콘(HPS)을 채용했을 경우에 관하여 설명한다. 일반적으로, 유리 기판의 내열온도(약 600℃)이상의 결정화 프로세스를 포함하는 반도체 프로세스를, 고온 프로세스라고 부른다.
반도체막을 형성한 후에, Ni 등의 상기 촉매를 첨가하고, LPCVD 퍼니스에서 가열처리를 행한다. 약 700℃이상에서, 반도체막중에 결정핵이 발생하여 결정화가 진행한다.
그 후에, 섬형상 반도체막을 형성한 후, LPCVD에 의해, 게이트 절연막을 형성한다. 예를 들면, 실란계 가스에 N2이나 O2를 혼합시킨 가스를 사용하고, 900℃이상의 고온에서, HTO막(High Temperature Oxide Film)을 형성한다.
다음으로, 인 등의 n형 불순물을 포함하는 폴리실리콘(p-Si)을 150nm의 막두께로 막형성하여 게이트 전극층을 형성한다. 또한, W-Si(텅스텐 실리사이드)을 150nm의 막두께로 막형성해도 된다. 형성방법은, 스퍼터링법, CVD법 등을 적절히 채용할 수 있다. 그 후의 도핑 공정은, 실시예 1과 마찬가지로 형성할 수 있다.
도핑 공정 후, 950℃, 30분의 열활성화를 행하고, 불순물영역을 활성화시킨다. 또한, BPSG을 이용하여 리플로우를 행하고, 레지스트를 사용한 에치백법에 의해 평탄화를 행한다. 또한, 350℃의 수소화 어닐링을 행하고, 플라즈마 손상을 회복시킨다.
기타의 공정은, 실시예 1과 마찬가지로 행할 수 있다. 본 실시예에서는, 톱 게이트 구조로 했지만, 보텀 게이트 구조(역스태거 구조)이어도 된다. 본 실시예는, 다른 실시형태들 및 실시예들과 자유롭게 조합할 수 있다.
[실시예 9]
본 실시예에서는, 실시예 1의 프로세스에 있어서, 섬형상 반도체막(57)에 대해 SAS(세미 비결정질 실리콘)을 채용했을 경우에 관하여 설명한다. SAS는, 규화물기판을 글로우 방전 분해하여 얻어진다. 대표적인 규화물 기체로서는, SiH4이며, 그 밖에도 Si2H6, SiH2Cl2, SiHCl3, SiCl4, SiF4 등을 사용할 수 있다. 이 규화물 기체를 수소, 수소와 헬륨, 아르곤, 크립톤, 네온으로부터 선택된 일종 또는 복수종의 희가스 원소에서 희석해서 사용함으로써 SAS의 형성을 용이하게 할 수 있다. 희석율은 10배～1000배의 범위에서 규화물기체를 희석하는 것이 바람직하다. 물론, 글로우 방전 분해에 의한 피막의 반응생성은 감압 상태에서 행하지만, 압력은 개략 0.1Pa～133Pa의 범위에서 행하면 된다. 글로우 방전을 형성하기 위한 전력은 1MHz～120MHz, 바람직하게는 13MHz～60MHz의 고주파전력을 공급하면 된다. 기판 가열온도는 300도 이하가 바람직하고, 100～200도의 기판 가열온도가 추장된다.
또한 규화물기체중에, CH4, C2H6 등의 탄화물기체, GeH4 또는 GeF4의 게르마늄화 기체를 혼입시켜서, 에너지밴드폭을 1.5～2.4eV, 또는 0.9～1.1eV로 조절해도 된다.
또한 SAS는, 가전자제어를 목적으로 한 불순물원소를 의도적으로 첨가하지 않을 때에 약한 n형의 전기전도성을 나타낸다. 이것은, 비결정질 반도체를 막형성 할 때보다도 높은 전력의 글로우 방전을 행하기 위해 산소가 반도체막중에 혼입하기 쉽기 때문이다. 그래서, TFT의 채널 형성영역을 설치하는 제1의 반도체막에 대 해서는, p형 도전성을 부여하는 불순물원소를, 이 막형성과 동시에, 혹은 막형성후에 첨가함으로써 한계값제어를 하는 것이 가능해진다. p형 도전성을 부여하는 불순물원소로서는, 대표적으로는 붕소이며, B2H6 또는 BF3의 불순물기체를 1ppm～1000ppm의 비율로 규화물기체에 혼입시키면 된다. 예를 들면, p형 도전성을 부여하는 불순물원소로서 붕소를 사용할 경우, 그 붕소의 농도를 1×1014～6×1016atoms/cm3 으로 하면 된다. 상기 SAS에서 채널 형성영역을 구성함에 의해 1～10cm2/V·sec의 전계 효과 이동도를 얻을 수 있다.
SAS를 사용했을 경우에는, 반도체막의 결정화공정(고온가열처리 공정)을 생략하는 것도 가능하고, 이 경우에는, 칩을 플렉시블 기판 위에 직접 형성하는 것도 가능하다. 또한 본 발명에서는, 원칙적으로 실리콘 웨이퍼상에 TFT를 형성하지 않지만, 플렉시블 기판 등에 전사하기 전의 피박리기판으로서, 사용하는 경우는 가능하다. 또, 본 실시예는, 다른 실시형태들 및 실시예들과 자유롭게 조합할 수 있다.
[실시예 10]
본 실시예에서는, 도 24a-도 24e 및 도 25a-도 25d를 참조하여, 본 발명에 따른 ID라벨, ID태그, ID카드, 본 발명의 응용예, 및 그것들을 부착한 상품의 일례에 관하여 설명한다.
도 24a는 본 발명에 따른 ID라벨의 완성품 상태의 일례이다. 라벨 보드(세퍼레이터지)(118) 위에, IDF칩(110)을 내장한 복수의 ID라벨(20)이 형성되어 있다. ID 라벨(20)은, 박스(119)내에 수납되어 있다. 또한 ID라벨(20) 위에는, 그 상품이나 역무에 관한 정보(상품명, 브랜드, 상표, 상표권자, 판매자, 제조자 등)가 적혀 있고, 한편, 내장되어 있는 IDF칩에는, 그 상품(또는 상품의 종류) 고유의 ID넘버가 붙어 있어, 위조나, 상표권, 특허권 등의 지적재산권침해, 부정경쟁 등의 불법 행위를 용이하게 파악할 수 있다. 또한 IDF칩내에는, 상품의 용기나 라벨에 전부 명기할 수 없는 엄청난 정보, 예를 들면 상품의 산지, 판매지, 품질, 원재료, 효능, 용도, 수량, 형상, 가격, 생산방법, 사용 방법, 생산 시기, 사용 시기, 유통기한, 취급 설명, 상품에 관한 지적재산정보 등을 입력해 둘 수 있고, 거래자나 소비자는, 간단한 리더에 의해, 그것들의 정보에 액세스할 수 있다. 또한 생산자측에서는 용이하게 다시쓰기, 소거 등도 가능하지만, 거래자, 소비자측에서는 다시 쓰기, 소거 등을 할 수 없는 구조로 되어 있다.
도 24b는 IDF칩을 내장한 ID태그(120)를 나타내고 있다. ID 태그(120)를 상품에 비치함으로써, 상품관리가 용이해진다. 예를 들면 상품이 도난된 경우에, 상품의 경로를 되짚어 감으로써, 그 범인을 신속하게 파악할 수 있다. 이렇게, ID태그를 구비함으로써, 소위 트레이서빌리티(traceablity)가 뛰어난 상품을 유통시킬 수 있다.
도 24c는, 본 발명에 따른 ID카드(41)의 완성품 상태의 일례다. 상기 ID카드로서는, 현금카드, 크레디트카드, 선불카드, 전자승차권, 전자 머니, 텔레폰 카드, 회원 카드 등의 모든 카드류가 포함된다.
도 24d는, 본 발명을 응용한 무기명 채권(122)의 완성품의 상태를 나타내고 있다. 무기명 채권(122)에는, IDF칩이 매립되어 있고, 그 주위는 수지에 의해 몰드되어, IDF 칩을 보호하고 있다. 여기에서, 그 수지 중에는 필러가 충전된 구성으로 되어 있다. 무기명 채권(122)은, 본 발명에 따른 ID라벨, ID태그, ID카드와 같은 요령으로 작성할 수 있다. 또, 상기 무기명 채권류에는, 우표, 표, 티켓, 입장권, 상품권, 도서권, 문구권, 맥주권, 쌀권, 각종 선물권, 각종 서비스권 등이 포함되지만, 물론 이것들에 한정되는 것이 아니다.
도 24e는, 본 발명을 응용한 포장용 필름류(127)의 완성품의 상태를 나타내고 있다. 포장용 필름류(127)에는, IDF칩(110)이 매립되어 있고, 그 주위는 수지에 의해 몰드되어 IDF 칩을 보호하고 있다. 여기에서, 그 수지 중에는 필러가 충전된 구성으로 되어 있다. 포장용 필름류(127)는, 예를 들면 하층 필름 위에, IDF칩을 임의로 뿌려 충전층을 통해서, 상층 필름으로 덮어서 제조할 수 있다. 포장용 필름류(127)는, 박스(129)에 수납되어 있고, 원하는 양만큼 커터(128)로 분리해서 이용할 수 있다. 또, 포장용 필름류(127)로서의 소재는 특별히 제한되지 않는다. 예를 들면, 박막수지, 알루미늄박, 종이 등을 사용할 수 있다.
도 25a 및 도 25b는, ID라벨(20)을 첨부한 서적(123), 플라스틱병(124)을 나타내고 있다. 본 발명에 사용되는 ID 라벨은 매우 얇기 때문에, 상기 서적(123) 등의 물품에 ID 라벨을 탑재해도, 기능 또는 디자인성을 손상시키지 않는다. 또한 비접촉형 박막집적회로장치의 경우, 안테나를 칩과 일체로 형성할 수 있어, 곡면을 가지는 상품에 직접 전사하는 것이 용이해진다.
도 25c는 과일류(131)의 신선식품에, 직접 ID라벨(20)을 붙인 상태를 나타내 고 있다. 또한, 도 25d는 포장용 필름류에 의해, 야채류(130)의 신선식품을 포장한 일례를 나타내고 있다. 또한 IDF 칩(110)을 상품에 붙였을 경우, 벗겨질 가능성이 있지만, 포장용 필름류(127)에 의해 상품을 포장하였을 경우, 포장용 필름류를 벗기는 것은 곤란하기 때문에, 방범 대책상 다소의 장점은 있다. 전술한 상품 이외에도, 모든 상품에, 본 발명에 따른 IDF칩을 적용할 수 있다.
[실시예 11]
본 실시예에서는, 도 26a, 도 26b, 도 27 및 도 28을 참조하여, 본 발명에 따른 ID라벨, ID태그를 탑재한 상품의 관리 방법 및 정보나 상품의 흐름에 관하여 설명한다.
우선, 도 26a를 참조하여, 고객이 점내에서 상품을 구입할 경우에 관하여 설명한다. 점내에 진열된 상품(132)에는, 상품고유의 정보, 생산 이력 등의 정보를 내장한 ID라벨(20) 또는 ID태그가 부착되어 있다. 고객은, 점내에 준비된, 또는 고객 스스로가 소유하는 고객용 R/W(133)를, 상품(132)에 덮음으로써, R/W(133)의 안테나부(134)를 거쳐서 상품(132)에 부착한 ID라벨 등과 통신을 행하여 ID라벨(20) 또는 ID 태그에 내장된 정보를 판독할 수 있다.
정보의 읽기나, 구입/비구입의 선택은, 조작키(136)로 고객이 자유롭게 행할 수 있도록 해 두는 것이 바람직하다. 또한 판독된 정보는, R/W(133)에 구비되었던 표시부(135)에 표시되도록 해 둔다. 정보로서는, 상품의 가격, 부가세, 원산국, 생산자, 수입원, 생산 시기, 유통기한, 그 상품의 용도(식품이면 레시피(recipe) 등) 등을 들 수 있다. 또한 쇼핑시의 매상 총액도 표시되도록 하면 편리하다.
또한 고객용 R/W(133)을, POS시스템(137)(Point of Sales;판매시 점정보관리 시스템(상품에 붙여져 있는 ID라벨, ID태그 등을, 그 상품이 팔린 시점에서 자동독해장치에 읽혀, 컴퓨터에 직접 입력하고, 판매관리, 고객관리, 재고관리, 구입관리 등을 행하는 시스템)에 접속해 둠으로써, 종래의 체크아웃 카운터에서의 바코드 읽기 작업이 불필요해진다.
또한 R/W(133) 또는 POS시스템(137)과, 전자 머니 등의 개인구좌(138)를 접속해 두고, 구입액, 이용액이 자동인출이 되도록 해 두면, 캐쉬리스, 레지스터리스가 되어, 효율적으로 쇼핑 등을 할 수 있다. 또한 개인이 가지는 전자 머니 카드에 의해, 그 자리에서, R/W와 주고받음으로써, 정산을 행하는 것도 가능하다. 이러한 전자 머니 카드로서는, 물론, 본 발명에 따른 ID카드를 채용할 수 있다. 또한 점내의 출입구에는, 상품관리하기 위한 게이트를 설치해 둠으로써, R/W 또는 POS시스템에 입력되지 않는(즉, 구입 하지 않는) 상품을 체크하여, 도난을 방지할 수 있다.
또한, R/W의 형상 또는 기능으로서는, 도 26a에 나타낸 것에 한정되지 않는다. 예를 들면, 도 26b에 나타나 있는 바와 같이, 개인이 소유하는 휴대정보단말, 예를 들면 휴대전화기 본체(180)에, R/W기능을 탑재시킨 것을 사용하여, 센서부(181)를 통해 표시부(183)의 ID 라벨 또는 ID태그를 갖는 상품(172)의 정보를 표시하는데 사용된다. 이렇게 하여, 종래의 무선 태그 등에 의해 제공되는 정보와 비교하여, 소비자는 상품에 관한 풍부한 정보를 자유롭게 입수할 수 있다.
본 발명에 따른 상품에 비접촉형 집적회로장치가 내장될 경우, 카드 등의 상 품과 리더/라이터와의 거리 및 주파수에 의해, 밀착형, 근접형, 근방형, 원격형으로 분류된다. 밀착형은, 0～2mm의 통신 거리를 가지는 전자유도방식으로, 통신 주파수는 4.92GHz를 사용한다. 또한 근접형은, 10cm정도의 통신 거리를 가지는 전자유도방식으로, 통신 주파수는 13.56MHz를 사용한다. 또한 근방형은, 70cm정도의 통신 거리를 가지는 전자유도방식으로, 통신 주파수는 13.56MHz를 사용한다. 또한 원격형은, 수 m정도의 통신 거리를 가지는 마이크로파방식이다.
비접촉형 IC의 특징은, 코일 모양으로 감긴 안테나의 전자유도작용(전자유도방식), 상호 유도작용(전자결합방식) 또는 정전기에 의한 유도 작용(정전결합방식)에 의해 전력이 공급되는 점이다. 이 안테나의 권수를 제어함에 의해, 수신하는 주파수의 높이를 선택할 수 있다. 예를 들면, 주파수를 높여 파장을 짧게 함으로써 안테나의 권수를 작게 할 수 있다.
또 비접촉형 집적회로는, 접촉형 집적회로와 비교하면, 리더/라이터에 접촉하지 않고, 비접촉으로 전원공급 및 정보통신을 행하기 때문에, 파손되지 않고, 높은 내구성을 가지며, 정전기 등에 의한 에러의 걱정이 없다. 또 리더/라이터 자체의 구성은 복잡하면 안되고, 집적회로를 리더/라이터에 덮어 가리면 좋으므로, 취급이 용이하다.
여기에서, 본 발명에 따른 ID라벨, ID태그 등을 탑재한 상품의 흐름에 대해서 간단하게 설명한다. 도 27에 있어서, 생산(제조)자는 판매자(소매업자 또는 도매업자 등) 또는 소비자에게 박막집적회로장치 탑재의 상품을 제공한다. 그리고 판매자는, 예를 들면 소비자의 정산시에 요금정보, 상품의 팔린 개수나 구입 시간 등 의 판매 정보를 생산자에게 제공할 수 있다. 한편 소비자는, 개인정보 등의 구입 정보를 제공할 수 있다. 예를 들면 박막집적회로장치 탑재의 크레디트카드, 또는 개인의 리더 등에 의해 구입 정보를 판매자나 생산자에게 인터넷 등을 통해 제공할 수 있다. 또한 판매자는, 박막집적회로장치에 의해, 소비자에게 상품정보를 제공하고, 판매자는 소비자로부터 구입 정보를 얻을 수 있다. 이러한 판매 정보나 구입정보 등은, 귀중한 정보이며, 나중 판매 전략에 도움이 된다.
각종 정보를 제공하는 수단으로서는, 박막집적회로장치로부터 판매자나 소비자가 가지는 리더가 읽어낸 정보를 컴퓨터나 네트워크를 통해, 그 정보를 생산(제조)자, 판매자 또는 소비자에게 개시하는 방법이 있다. 이상과 같이, 다종 다양한 정보가 박막집적회로장치를 통해 필요한 사람에게 제공할 수 있으므로, 본 발명에 따른 ID라벨 및 ID태그는 상품거래 또는 상품관리상에서도 유용하다. 또, 상기 시스템은, 소비자로부터 중고품 판매업자에 상품이 유통되는 경우에도 적용시킬 수 있다.
다음에, 도 28을 참조하여, 공항에서의 수화물 검사의 경우에 관하여 설명한다. 수화물(139)에는, IDF칩(110)을 내장한 ID태그(120)를 비치할 수 있고, 컨베이어(145) 위를 이동하고, 리더/라이터(140)를 통과함으로써, 안테나(141)로부터 발진되는 전자파(142)에 의해, IDF칩(110)을 기동시켜, 메모리에 포함되는 정보를 신호화하고, 리더/라이터(140)에 회신함으로써, 컴퓨터(143)에 의해 정보를 인식할 수 있다.
또한, 컴퓨터(143)는, ID라벨 또는 ID태그가 부착되고, 또는 IDF칩이 내장되 어, 적정(적법)하게 시장에 유통된 상품(이후, "진정품"이라고 한다.)에 관한 정보만이 축적된 데이터베이스(144)와 접속되어 있고, 수화물(139)내에 포함되어 있는 상품의 정보와, 데이터베이스(144)와 대조시킬 수도 있다. 그리고, 수화물(139)내에, 진정품 이외의 물건이 포함되어 있는 경우에는, 검사를 행하여 필요에 따라서, 압류, 폐기, 처분 등을 할 수 있다. 또, 진정품이여도, 기내에 가지고 들어가는 것이 금지되어 있는 위험물이나 총칼류가 포함되어 있는 경우에는, 컴퓨터에 의해 검출되므로, 그 경우에는, 수화물이 게이트를 통과할 수 없도록, 컴퓨터내의 소프트를 프로그래밍해 두면 된다.
물론, 진정품 이외의 위조품, 모방품, 밀매품, 밀수품 등의 불법 행위를 조성하는 물품이 포함되어 있는 경우에는, 수화물은 게이트를 통과할 수 없다. 이것에 의해, 위조품이 국내에 유입 또는 국외로 유출하는 것을 물가에서 막을 수 있다. 또 위험물이나 총칼류를 탐지할 수 있으므로, 테러 대책에도 연결된다.
[실시예 12]
본 실시예에서는, 도 29～도 31을 참조하여 본 발명에 따른 ID라벨, ID태그, ID카드 등의 통신 원리의 일례에 관하여 설명한다.
도 29는, ID라벨(411)등의 식별용 제품과 리더/라이터(414)의 블록도이다. 도면부호 400은 입력용 안테나이고, 401은 출력용 안테나이다. 또 도면부호 402는 입력용 인터페이스이며, 403은 출력용 인터페이스이다. 또 각종 안테나의 수는, 도 29에 나타낸 수에 한정되지 않는다. 또한 안테나의 형상도, 코일 모양으로 한정되 지 않는다. 입력용 안테나(400)에 의해, 리더/라이터(414)로부터 수신한 전자파(412)는, 입력용 인터페이스(402)에 있어서 복조되거나 직류화되거나 한 후, 버스(409)를 통해, CPU(404), 코프로세서(405), ROM(406), RAM(407), 불휘발성메모리(408) 등의 각종 회로에 공급된다.
여기에서, 코프로세서(405)란, 박막집적회로장치(410)의 모든 처리를 제어함에 있어서 메인이 되는 CPU의 기능을 돕는 부프로세서의 역할을 담당하고 있다. 보통, 암호처리 전용의 연산장치로서 기능하고, 결제 등의 어플리케이션을 행할 때에 필요한 암호처리를 행할 수 있다. 또한 불휘발성 메모리(408)로서는, 정보를 여러번 재기록할 수 있는 EPROM, EEPROM, UV-EPROM, 플래시 메모리, FRAM 등을 사용한다.
상기 불휘발성 메모리(408)는, 프로그램 메모리(프로그램이 저장되어 있는 영역), 작업 메모리(프로그램 실행의 과정에서 일시적으로 데이터를 보존해 두는 영역), 데이터 메모리(상품고유의 정보 외, 프로그램이 취급하는 고정적인 데이터를 저장하는 영역)로 분별된다. 보통, 프로그램 메모리로서는 ROM을, 작업 메모리로서는 RAM을 사용한다. 또한 RAM은, R/W와의 사이의 통신시 버퍼로서도 기능한다. 또한 신호로서 입력된 데이터를 소정의 어드레스에 기억하기 위해서는, 보통 EEPROM을 사용할 수 있다.
다음으로 메모리내에 기억된 상품고유의 정보가, 상기 각종 회로에 있어서 신호로 치환되고, 또한, 출력용 인터페이스(403)에서 변조되어, 출력용 안테나(401)에 의해 R/W(414)에 보내진다. 여기에서, 입력용 인터페이스(402)는, 정류회 로(420)와, 복조회로(421)가 설치된다. 입력용 안테나(400)로부터 입력된 교류의 전원전압은, 정류회로(420)에서 정류화되고, 직류의 전원전압으로서 상기 각종 회로에 공급된다. 또한 입력용 안테나(400)로부터 입력된 교류의 각종 신호는, 복조회로(421)에서 복조된다. 그리고 복조됨으로써 파형 정형된 각종 신호는, 각종 회로에 공급된다.
또한 출력용 인터페이스(403)는, 변조회로(423)와, 앰프(424)가 설치되어 있다. 각종 회로로부터 출력용 인터페이스(403)에 입력된 각종 신호는, 변조 회로(423)에서 변조되고, 앰프(424)에서 증폭 또는 완충 증폭된 후, 출력용 안테나(401)로부터 R/W와 같은 단말장치에 보내진다. R/W의 입력용 안테나(425)는, 비접촉형 집적회로장치로부터 발신된 신호를 수신하고, 입력용 인터페이스(426)에서, 복조된 후, 콘트롤러(427)를 통해 컴퓨터(419)에 보내져, 데이터 처리가 데이터베이스(415)로 또는 데이터베이스 없이 이루어짐으로써, 상품고유의 정보를 인식할 수 있다.
상기 컴퓨터(419)는 상품에 관한 정보를 처리하는 기능을 가지는 소프트웨어를 구비하고 있지만, 물론 하드웨어로 정보처리를 행해도 된다. 그 결과, 종래와 같이 바코드를 하나씩 판독하는 작업과 비교하여, 정보처리에 소비하는 시간, 노동력이나 실수가 감소되어, 상품관리에의 부담이 경감된다.
도 29에 나타내는 각종 회로는, 하나의 형태를 나타낸 것에 불과하고, 비접촉형 집적회로장치(411)와 R/W(414)에 탑재되는 각종 회로는 상기 회로에 한정되지 않는다. 도 29에서는, 비접촉형으로서 안테나를 사용한 예를 나타내었지만, 비접촉 형의 경우에는 이것에 한정되지 않고, 발광소자나 광센서 등을 이용하여 광으로 데이터를 송수신하도록 해도 된다.
또한, 도 29에서는, 정류회로(420), 복조회로(421) 또는 변조회로(423) 등의 아날로그 회로를 포함하는 입력용 인터페이스(402) 및 출력용 인터페이스(403), CPU(404), 각종 메모리 등을, 하나의 집적회로(410)에서 형성했지만, 본 구성은 일례이며, 본 발명은 이 구성에 한정되지 않는다. 예를 들면 정류회로(420), 복조회로(421), 변조회로(423) 등의 아날로그 회로를 포함하는 입력용 인터페이스(402) 및 출력용 인터페이스(403)를, IC칩(425)에 형성하고, CPU(404), 각종 메모리 등을, TFT로 형성된 박막집적회로에서 형성할 수 있다.
도 29에서는, 단말장치인 리더/라이터로부터 전원전압이 공급되어 있는 예에 대해서 나타냈지만, 본 발명은 이것에 한정되지 않는다. 예를 들면 도면에는 나타내지 않았지만, 비접촉형 집적회로장치에 태양 전지가 설치되어도 된다. 또한 리튬전지 등의 초박형 전지를 내장하여도 된다.
도 30은 입력용 안테나(400)와, 출력용 안테나(401)가, 각각 형성된 경우의 ID라벨(20)을 나타내는 사시도이다. 구체적인 제조 방법은, 실시예1과 같지만, 박막집적회로장치(13)와, 안테나와의 단자영역이 4개의 영역이 된다. 또, 입력용 안테나(400)와, 출력용 안테나(401)가, 각각 형성된 경우의 구성은, 이것들에 한정되는 것이 아니다.
여기에서, 집적회로장치내의 CPU의 구성에 대해서 간단하게 설명한다. 도 31은, CPU, 메모리, 입출력 인터페이스로 이루어진 집적회로의 블록도를 나타낸 것이 다. 우선, CPU(919)는, 메인메모리(905)내의 프로그램 메모리(906)로부터 명령을 판독하는 작업이 불가결하기 때문에, 그 명령이 존재하는 어드레스를, 어드레스 버스(917)를 통해 지정할 필요가 있다. 이때, 어드레스 관리부(911)는, 이러한 메인메모리(905)에 대하여 어드레스를 지정한다.
프로그램 메모리(906)에 대하여, 어드레스를 지정하면, 그 어드레스에 받아들여져 있는 명령이 출력되고, 이 출력된 명령은, 데이터버스(916) 및 내부 버스(915)를 통해 일단 명령 레지스터(912)에 받아들인다. 여기에서, 레지스터란, CPU(919) 내부에서의 데이터나 실행상태의 저장에 사용하는 작업용 기억소자로, CPU(919) 내부에서의 각종 처리는, 여러 가지 레지스터 또는 레지스터 군(910)을 이용하여 행해진다.
명령레지스터(912)에 일단 받아들인 명령은, 명령 디코더(913)로 보내진다. 명령 디코더(913)는, 우선 받은 명령을 번역하고, 제어부(900)가 이해할 수 있는 제어 정보로 바꿔놓고, 제어부(900)에 무엇을 할것인가를 지시한다. 또한, 명령 디코더(913)는, 명령에 의해 처리되는 정보의 소재(레지스터 또는 메모리)를 지시한다. 또, 여기에서 하는 "번역"이란, 복수의 입력 신호들(비트들)로 이루어진 데이터를, 특정한 하나의 신호로 치환하는 것을 가리킨다.
명령 디코더(913)로부터 제어부(900)로의 지시는, 신호에 의해 행해진다. 제어부(900)에는, 정보의 종류에 대응한 각종의 처리를 행하는 회로를 제어하는 신호선(제어신호)이 나오고 있고, 이 제어신호에는 각각 스위치회로가 붙어 있다. 이 스위치가 온일 때에, 회로에 대하여 제어신호를 출력할 수 있다.
또한 명령의 내용이 연산에 관한 경우에는, 제어부(900)는 프로세서(901)에 대하여 연산처리의 제어신호(데이터 판독을 위한 펄스 신호)를 출력한다. 연산의 대상이 되는 연산 레지스터(902)는, 연산 대상과 피연산 대상이라는 2개의 레지스터로 나뉜다. 또, 각종 메모리의 역할은, 전술한 것과 같다. 또한 입출력 인터페이스(914)는, CPU(919)가 외부장치(예를 들면, R/W)와 주고받을 때에, 규격이 다른 신호를 CPU(919)에서 처리가능한 신호로 변환하는 역할을 하고 있다.
또한, 작업 메모리(907)는 프로그램을 실행하는 처리에서 일시적으로 데이터를 저장하는 영역이고, 데이터 메모리(908)는 프로그램에 의해 처리된 고정 데이터를 저장하는 영역이다. 작업 메모리(907)로서, RAM(랜덤 액세스 메모리)이 일반적으로 사용되고, 데이터 처리시에 작업영역으로서 기능한다. 또한, RAM도 R/W와 통신할 때 버퍼로서 기능한다. 소정 어드레스에서의 신호들로서 입력된 데이터를 저저장하기 위해서, EEPROM을 일반적으로 사용한다.
[실시예 13]
본 실시예에서는, 도 32a, 도 32b를 참조하여, 본 발명에 따른 IDF칩(217)의 구성의 일례에 대해서, 보다 구체적으로 설명한다. 도 32a는, IDF칩(217)의 개략도이며, 전원회로(214), 입출력 회로(215), 안테나 회로(216), 논리회로(210), 증폭기(211), 클록생성회로 및 디코더(212), 메모리(213) 등으로 구성된다. 안테나 회로(216)는, 안테나 배선(201)과, 안테나 용량(202)을 가지고 있다.
IDF칩(217)은 독자적인 전원을 갖지 않는 대신에, 리더/라이터(200)로부터 발생하는 전자파(218)를 받아서 전력이 공급되어 동작한다. 리더/라이터(200)로부터의 전자파(218)를 안테나 회로(216)가 받으면, 제1의 용량수단(203), 제1의 다이오드(204) 및 제3의 다이오드(207), 제3의 용량수단(208) 등으로 구성되는 입출력 회로(215)에 의해, 검파출력신호로서 검출된다. 이 신호는 증폭기(211)에 의해 충분히 큰 진폭으로 증폭된 후, 클록생성회로 및 디코더(212)에 의해 데이터와 명령을 갖는 클록으로 분리되고, 보내진 명령을 논리회로(210)에서 해독하고, 메모리(213)내의 데이터의 응답, 필요사항의 메모리로의 기록 등을 행한다.
응답은 논리회로(210)의 출력에 의해 스위칭소자(209)를 온/오프함으로써 행한다. 이것에 의해 안테나 회로(216)의 임피던스가 변화되어서 결과적으로 안테나 회로(216)의 반사율을 변화시킨다. 리더/라이터(200)는 안테나 회로(216)의 반사율의 변화를 모니터함으로써 ID칩(217)으로부터의 정보를 판독한다.
ID칩(217)내의 각 회로에서 소비하는 전력은 전원회로(214)에 의해 수신한 전자파(218)를 검파, 평활함으로써 생기는 직류전원 VDD에 의해 공급된다. 전원회로(214)는, 제 1 용량수단(203), 제1의 다이오드(204), 제2의 다이오드(205) 및 제2의 용량수단(206)으로 구성되지만, 제2의 용량수단(206)은 각 회로에 전력을 공급하기 위해서 충분히 큰 값을 갖도록 조절된다.
도 32b는 IDF칩(1309)에 사용되는 회로 중, 안테나 회로(1308)와 전원회로(1307)를 뽑아 낸 것이다. 안테나 회로(1308)는, 안테나 배선(1301)과, 안테나 용량(1302)을 가지고 있다. 또 전원회로(1307)는, 제1의 용량수단(1303)과, 제1의 다이오드(1304)와, 제2의 다이오드(1305)와, 제2의 용량수단(1306)을 가지고 있다.
ID칩(1309)은 무전지로 동작하는 것을 특징의 하나로서 들 수 있지만, 상술한 바와 같이 리더/라이터로부터 발생하는 전자파를 안테나 회로(1308)에서 받아들이고, 전원회로(1307)에서 정류함으로써 발생하는 직류전압에 의해, ID칩내에 삽입된 회로가 작동하는 구조로 되어 있다.
상기 실시형태 및 상기 실시예들에서는, 주로 비접촉형 박막집적회로장치에 관하여 설명했지만, 본 발명에 따른 박막집적회로장치는, 물론, 접촉형 박막집적회로장치에도 채용할 수 있다. 예를 들면 자기 스트라이프형이나, IC모듈 접점형의 칩으로 할 수 있다. 접촉형 IC의 경우에는 안테나를 설치하지 않는 구성으로 하면 된다. 또한 이들 자기 스트라이프형 또는 IC모듈 접점형의 박막집적회로장치와, 비접촉형 박막집적회로장치를 조합한 구조로 하여도 된다.
본 발명에 사용되는 IDF칩으로 대표되는 박막집적회로장치는, ID라벨, ID카드, ID태그는 물론, 여러가지 상품에 탑재할 수 있다. 그 외에도, 지폐, 주화, 무기명 채권류, 증서류, 유가 증권류 등에 사용할 수 있다. 특히, 종이형, 판자 모양, 랩형의 상품에 적용할 때에 유효하고, 상기 실시형태, 실시예를 참조하여, 그 상품들을 제조할 수 있다. 이와 같이, 본 발명은, 필요에 따라 널리 적용될 수 있다.
본 발명을 첨부도면들 참조하여 예시에 의해 완전히 설명하였지만, 당업자라면 다양한 변경 및 변형을 할 수 있다는 것이 명백하다는 것을 알 수 있을 것이다. 따라서, 이후 정의된 본 발명의 범위로부터 기타의 상기와 같은 변경 및 변형이 벗어나지 않는다면, 그들은 여기에 포함된다고 해석되어야 한다.
본 발명에 따른 ID라벨, ID태그, ID카드는, 그것들을 구성하는 기판에 형성된 안테나와, 상기 안테나에 접해서 설치된, 박막트랜지스터를 포함한 박막집적회로장치와, 상기 기판에 접해서 설치된, 필러를 포함하는 충전층을 가지고 있음으로써, 충전층과, 안테나의 도전 재료나, TFT등의 박막능동소자를 구성하는 막과의 열팽창계수의 차이를 작게 할 수 있다. 따라서, 이종재료에 있어서의 팽창률차이에 의해 생기는 응력을 완화할 수 있고, 안테나나 TFT의 주위나 사이에 설치되는 충전층의 박리나 깨어짐을 방지할 수 있다.
또한 본 발명에 따른 ID라벨, ID태그, ID카드를 갖는 박막집적회로장치는, 모두 박막트랜지스터(TFT)와 같이 박막능동소자를 포함하고 있는 것을 특징으로 하기 때문에, TFT를 피박리기판에 형성한 후, 피박리기판을 박리하고, 소자분리를 행하는 등의 방법에 의해, 박막집적회로장치를 저렴하게 대량 생산할 수 있다. 또한 박막능동소자로 구성되기 때문에, 종래에 비교해서 보다 박형의 ID라벨, ID태그, ID카드를 얻을 수 있다.
또한 종래의 실리콘 기판상에 형성된 IC칩과 같이, 이면연마를 행할 필요가 없고, 공정을 대폭 간략화 가능하며, 또한 제조비용을 대폭 삭감할 수 있다. 또한 피박리기판으로서, 실리콘 기판보다도 저렴한 유리 기판, 석영기판, 태양 전지급 실리콘 기판 등을 사용할 수 있고, 또한, 피박리기판을 재이용 가능하기 때문에, 대폭 비용 감소를 꾀할 수 있다.
또한, 실리콘 웨이퍼로 제조된 IC과 같이, 크랙이나 연마흔적의 원인이 되는 백그라인드 처리를 행할 필요가 없고, 또한 소자 두께의 불균일도, IC을 구성하는 각 막의 막형성시의 불균일에 의존하게 되므로, 커도 수백 nm정도이며, 백그라인드 처리에 의한 수～수십 ㎛의 불균일과 비교해서 비약적으로 작게 억제할 수 있다.
또한 본 발명에 사용되는 박막집적회로장치는, 종래의 IC칩이 약 0.06mm(60㎛)의 두께를 가지고 있었는데 비교하여 매우 박형(약 0.1～약3㎛)이므로, 특히 종이나 필름형의 수지로 된 박형의 물품 중에, 칩으로서 삽입하는데 매우 적합하다. 또한 IDF칩은 두께가 얇기 때문에, 주위를 유기수지재료로 충전하고, 일체물로 하는 것이 가능하다. 이것에 의해, 휨응력에 의한 IDF칩의 영향을 방지할 수 있다.
또한 충전층으로서, 특히 탄성이 높은 유기수지를 사용함으로써, 변형시의 응력은 유기재료를 가지는 층간막이나 보호막에 집중하고, 주로 이것들의 막이 변형하므로, 박막트랜지스터에 걸리는 응력이 감소된다. 또 변형이 생길 경우에, 가장 응력이 부하되는 부분(엣지, 코너)이, 반도체막의 엣지가 아니라 하지막의 엣지가 되기 때문에, 반도체막의 엣지나 계면에서 생기는 응력집중을 막을 수 있다.
이상처럼, 본 발명에 의해, 저비용으로 대량생산이 가능하고, 보다 박형으로, 기능성이 뛰어난 ID라벨, ID태그, ID카드 등의 각종 물품을 제공할 수 있다.

Claims (22)

  1. 안테나와,
    트랜지스터와 상기 트랜지스터 상의 층간막을 구비하고, 상기 안테나에 접속되어 동작하는 집적회로장치와,
    상기 안테나의 주위에 설치된 충전층을 구비하고,
    수지는 상기 충전층으로서 사용되고,
    제 1 필러 및 제 2 필러는 상기 충전층 및 상기 층간막에 각각 함유되는 것을 특징으로 하는 물품.
  2. 제 1 항에 있어서,
    상기 물품은 ID 라벨인 것을 특징으로 하는 물품.
  3. 제 1 항에 있어서,
    상기 물품은 ID 카드인 것을 특징으로 하는 물품.
  4. 제 1 항에 있어서,
    상기 물품은 ID 태그인 것을 특징으로 하는 물품.
  5. 제 2 항에 있어서,
    접착제층을 개재하여 상기 충전층에 부착된 세퍼레이터를 더 구비한 것을 특징으로 하는 물품.
  6. 제 1 항에 있어서,
    상기 제 1 필러를 포함하는 충전층의 열팽창계수는, 상기 안테나의 열팽창계수의 2배 이하인 것을 특징으로 하는 물품.
  7. 제 1 항에 있어서,
    상기 제 1 필러는, 상기 충전층의 열팽창계수를 증감시키는 기능을 하고, 상기 충전층의 열팽창계수와, 상기 안테나의 열팽창계수 또는 상기 트랜지스터를 형성하는 막의 열팽창계수와의 차이를 감소시키는 것을 특징으로 하는 물품.
  8. 제 1 항에 있어서,
    상기 필러들의 형상은, 구형 또는 원주형인 것을 특징으로 하는 물품.
  9. 제 1 항에 있어서,
    산화실리콘, 질화실리콘, SiOxNy(x>y) 및 SiNxOy(x>y) 중 적어도 하나를 포함한 단층 또는 적층을 포함하는 보호막은, 적어도 상기 집적회로장치 위 또는 아래에 형성된 것을 특징으로 하는 물품.
  10. 제 1 항에 있어서,
    상기 집적회로장치에 포함되는 상기 트랜지스터의 반도체막 중에는, 1 × 1019～5×1020cm-3의 농도로 수소 및 할로겐 중 적어도 하나가 함유되어 있는 것을 특징으로 하는 물품.
  11. 제 1 항에 있어서,
    상기 집적회로장치의 두께는, 0.1～3㎛인 것을 특징으로 하는 물품.
  12. 제 1 항에 있어서,
    상기 안테나는, Ag,Au,Al,Cu,Zn,Sn,Ni,Cr,Fe,Co,Ti 및 이들의 조합으로 이루어진 군으로부터 선택된 재료를 포함하는 것을 특징으로 하는 물품.
  13. 제 1 항에 있어서,
    상기 충전층은, 감광 유기재, 비감광 유기재 및 내열성 유기수지로 이루어진 군으로부터 선택된 재료를 함유한 것을 특징으로 하는 물품.
  14. 제 1 항에 있어서,
    상기 필러들은, 실리카(SiO2), 알루미나(Al2O3), 질화붕소(BN), 마그네슘(산화마그네슘), 질화알루미늄(AlN), 질화실리콘, 유리섬유, 산화실리콘, 탄소섬유, 탄산칼슘, 활석(talcan), 운모, 은분, 동분, 니켈분 및 은코팅된 동분으로 이루어진 군으로부터 선택된 재료를 함유하는 것을 특징으로 하는 물품.
  15. 제 5 항에 있어서,
    상기 접착제층은, 시아노아크릴레이트계 재료, 아세트산 비닐수지계 에멀젼, 고무계 재료, 염화비닐 수지계 재료, 아세트산 비닐용액계 재료, 에폭시계 재료 및 핫멜트(열용융형)재료로 이루어진 군으로부터 선택된 재료를 함유하는 것을 특징으로 하는 물품.
  16. 제 5 항에 있어서,
    상기 세퍼레이터는, 종이, 합성지, 플라스틱, PET, 폴리프로필렌, 폴리에틸렌, 폴리스티렌, 나일론 및 무기재료로 이루어진 군으로부터 선택된 재료를 포함하는 것을 특징으로 하는 물품.
  17. 기판과,
    상기 기판 상의 안테나와,
    트랜지스터와 상기 트랜지스터 상의 층간막을 구비하고, 상기 안테나에 접속되어 동작하는 집적회로장치와,
    상기 안테나와 상기 집적회로장치에 접속되어 동작하는 접속패드와,
    상기 안테나의 주위에 설치된 충전층과,
    상기 집적회로장치와 상기 안테나에 접속되어 동작하는 배선을 구비하고,
    수지는 상기 충전층으로서 사용되고,
    제 1 필러 및 제 2 필러는 상기 충전층 및 상기 층간막에 각각 함유되는 것을 특징으로 하는 물품.
  18. 제 17 항에 있어서,
    상기 제 1 필러를 포함하는 상기 충전층의 열팽창계수는, 상기 안테나의 열팽창계수의 2배 이하인 것을 특징으로 하는 물품.
  19. 기판 상에 안테나를 형성하는 단계와,
    트랜지스터와 상기 트랜지스터 상의 층간막을 구비한 집적회로장치를 형성하는 단계와,
    상기 기판 상에서 상기 안테나와 상기 집적회로장치를 접속시켜 동작시키는 접속패드를 형성하는 단계와,
    상기 집적회로장치를 상기 기판에 부착하는 단계와,
    상기 기판과 접촉된 충전층을 형성하는 단계를 포함하고,
    수지는 상기 충전층으로서 사용되고,
    제 1 필러 및 제 2 필러는 상기 충전층 및 상기 층간막에 각각 함유되는 것을 특징으로 하는 물품제조방법.
  20. 제 19 항에 있어서,
    상기 제 1 필러를 포함하는 상기 충전층의 열팽창계수는, 상기 안테나의 열팽창계수의 2배 이하인 것을 특징으로 하는 물품제조방법.
  21. 제 1 기판 상에 안테나를 형성하는 단계와,
    트랜지스터와 상기 트랜지스터 상의 층간막을 구비한 집적회로장치를 형성하는 단계와,
    상기 제 1 기판 상에 상기 안테나와 상기 집적회로장치를 접속시켜 동작시키는 접속패드를 형성하는 단계와,
    상기 집적회로장치를 상기 제 1 기판에 부착하는 단계와,
    제 1 충전층을 형성하는 단계와,
    상기 제 1 충전층을 개재하여 상기 제 1 기판을 제 2 기판에 부착하는 단계와,
    제 2 충전층을 형성하는 단계와,
    상기 제 2 충전층을 개재하여 상기 제 2 기판을 제 3 기판에 부착하는 단계를 포함하고,
    제 1 수지 및 제 2 수지는 각각 상기 제 1 충전층 및 상기 제 2 충전층으로서 사용되고,
    제 1 필러, 제 2 필러 및 제 3 필러는 각각 상기 제 1 충전층, 제 2 충전층 및 상기 층간막에 각각 함유되는 것을 특징으로 하는 물품제조방법.
  22. 제 21 항에 있어서,
    상기 제 1 필러를 포함하는 상기 제 1 충전층과 상기 제 2 필러를 포함하는 상기 제 2 충전층의 열팽창계수는, 상기 안테나의 열팽창계수의 2배 이하인 것을 특징으로 하는 물품제조방법.
KR1020050009877A 2004-02-04 2005-02-03 아이디 라벨, 아이디 태그 및 아이디 카드 KR101217109B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00027699 2004-02-04
JP2004027699 2004-02-04

Publications (2)

Publication Number Publication Date
KR20060041629A KR20060041629A (ko) 2006-05-12
KR101217109B1 true KR101217109B1 (ko) 2012-12-31

Family

ID=34805891

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050009877A KR101217109B1 (ko) 2004-02-04 2005-02-03 아이디 라벨, 아이디 태그 및 아이디 카드

Country Status (4)

Country Link
US (2) US7561052B2 (ko)
KR (1) KR101217109B1 (ko)
CN (1) CN1655187A (ko)
TW (1) TWI457835B (ko)

Families Citing this family (106)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7566001B2 (en) 2003-08-29 2009-07-28 Semiconductor Energy Laboratory Co., Ltd. IC card
CN1910600B (zh) * 2004-01-23 2011-12-14 株式会社半导体能源研究所 Id标记、id卡和id标签
TWI457835B (zh) * 2004-02-04 2014-10-21 Semiconductor Energy Lab 攜帶薄膜積體電路的物品
CN101010706B (zh) 2004-09-03 2012-07-11 株式会社半导体能源研究所 健康数据收集系统及半导体器件
US20060080819A1 (en) * 2004-09-14 2006-04-20 Mcallister Clarke W Systems and methods for deployment and recycling of RFID tags, wireless sensors, and the containers attached thereto
TWI372413B (en) * 2004-09-24 2012-09-11 Semiconductor Energy Lab Semiconductor device and method for manufacturing the same, and electric appliance
JP3915927B2 (ja) * 2004-11-18 2007-05-16 セイコーエプソン株式会社 電子部品及びその製造方法
JP3915928B2 (ja) * 2004-11-24 2007-05-16 セイコーエプソン株式会社 電子部品及びその製造方法
US8716834B2 (en) * 2004-12-24 2014-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including antenna
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7581678B2 (en) 2005-02-22 2009-09-01 Tyfone, Inc. Electronic transaction card
US7307006B2 (en) * 2005-02-28 2007-12-11 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
JP5186359B2 (ja) * 2005-03-26 2013-04-17 プリバシーズ，インコーポレイテッド 電子ファイナンシャルトランザクションカードおよび方法
US7237724B2 (en) * 2005-04-06 2007-07-03 Robert Singleton Smart card and method for manufacturing a smart card
WO2006129578A1 (en) 2005-05-30 2006-12-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
US7605056B2 (en) 2005-05-31 2009-10-20 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device including separation by physical force
US20060272980A1 (en) * 2005-06-06 2006-12-07 Montgomery Robert D Interconnecting luggage system having optional features
US7510950B2 (en) * 2005-06-30 2009-03-31 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7687327B2 (en) 2005-07-08 2010-03-30 Kovio, Inc, Methods for manufacturing RFID tags and structures formed therefrom
US7607249B2 (en) * 2005-07-15 2009-10-27 Innovatier Inc. RFID bracelet and method for manufacturing a RFID bracelet
US7598867B2 (en) * 2005-09-01 2009-10-06 Alien Technology Corporation Techniques for folded tag antennas
TWI409934B (zh) * 2005-10-12 2013-09-21 Semiconductor Energy Lab 半導體裝置
US7435625B2 (en) * 2005-10-24 2008-10-14 Freescale Semiconductor, Inc. Semiconductor device with reduced package cross-talk and loss
US7635014B2 (en) * 2005-11-11 2009-12-22 Semiconductor Energy Laboratory Co., Ltd. Method for pressure bonding and method for manufacturing semiconductor device
US7551448B2 (en) * 2006-01-31 2009-06-23 Cryovac, Inc. Electronic device having improved electrical connection
US20070183184A1 (en) * 2006-02-03 2007-08-09 Semiconductor Energy Laboratory Ltd. Apparatus and method for manufacturing semiconductor device
JP4640221B2 (ja) 2006-03-10 2011-03-02 セイコーエプソン株式会社 インクカートリッジ及びプリンタ
JP4661643B2 (ja) 2006-03-13 2011-03-30 セイコーエプソン株式会社 半導体装置、インクカートリッジ及び電子機器
JP5057321B2 (ja) * 2006-03-14 2012-10-24 株式会社ジャパンディスプレイウェスト 表示装置の製造方法
US7828217B2 (en) * 2006-03-27 2010-11-09 Muhlbauer Ag Method and device for producing RFID smart labels or smart label inlays
ATE528975T1 (de) * 2006-04-10 2011-10-15 Innovatier Inc Elektronisches einlagemodul für elektronikkarten und etiketten, elektronikkarte und verfahren zur herstellung derartiger elektronischer einlagemodule und karten
US20070290048A1 (en) * 2006-06-20 2007-12-20 Innovatier, Inc. Embedded electronic device and method for manufacturing an embedded electronic device
EP1958125A2 (en) * 2006-06-21 2008-08-20 Velcro Industries B.V. Making and securing identification tags
JP5204959B2 (ja) * 2006-06-26 2013-06-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2008001703A1 (en) * 2006-06-26 2008-01-03 Semiconductor Energy Laboratory Co., Ltd. Paper including semiconductor device and manufacturing method thereof
DE102006030913A1 (de) 2006-06-29 2008-01-03 Inotec Barcode Security Gmbh In-Mold-Flächenelement
EP1873692B1 (en) * 2006-06-29 2011-12-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8232621B2 (en) * 2006-07-28 2012-07-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20080055824A1 (en) * 2006-08-25 2008-03-06 Innovatier, Inc. Battery powered device having a protective frame
US20080160397A1 (en) * 2006-08-25 2008-07-03 Innovatier, Inc Battery powered device having a protective frame
DE102006042329B4 (de) * 2006-09-01 2008-08-21 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum selektiven plasmachemischen Trockenätzen von auf Oberflächen von Silicium-Wafern ausgebildetem Phosphorsilikatglas
US7561107B2 (en) * 2006-09-07 2009-07-14 Intelleflex Corporation RFID device with microstrip antennas
US20080065676A1 (en) * 2006-09-13 2008-03-13 Hause Curtis B System and method for tracing data storage devices
US20080061979A1 (en) * 2006-09-13 2008-03-13 Hause Curtis B Traceable RFID enable data storage device
US20080122623A1 (en) * 2006-09-13 2008-05-29 Hause Curtis B System and method for tracing data storage devices
JP4870509B2 (ja) * 2006-09-27 2012-02-08 新光電気工業株式会社 電子装置
US7797252B2 (en) 2006-10-20 2010-09-14 Target Brands, Inc. Service plan product and associated system
KR20090086404A (ko) * 2006-11-07 2009-08-12 토판.폼즈 컴퍼니 리미티드 창 기재, 모듈 내장형 카드 및 모듈 내장형 카드의 제조 방법
US7991158B2 (en) 2006-12-13 2011-08-02 Tyfone, Inc. Secure messaging
US20080198022A1 (en) * 2007-02-21 2008-08-21 Imation Corp. Inkjet printable RFID label and method of printing an inkjet printable RFID label
JP4957285B2 (ja) * 2007-02-22 2012-06-20 富士通株式会社 Ｒｆｉｄタグ、保護部材、および保護部材の製造方法
US20080237356A1 (en) * 2007-03-23 2008-10-02 Innovatier, Inc. Step card and method for making a step card
EP1976001A3 (en) * 2007-03-26 2012-08-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US20080244208A1 (en) * 2007-03-30 2008-10-02 Narendra Siva G Memory card hidden command protocol
US7953433B2 (en) 2007-04-24 2011-05-31 Imation Corp. Data storage device and data storage device tracing system
US20080282540A1 (en) * 2007-05-14 2008-11-20 Innovatier, Inc. Method for making advanced smart cards with integrated electronics using isotropic thermoset adhesive materials with high quality exterior surfaces
KR100798685B1 (ko) * 2007-05-31 2008-01-28 주식회사 제이디씨텍 액정 표시부를 갖는 스마트디스플레이카드의 제조방법
JP2009000942A (ja) * 2007-06-22 2009-01-08 Brother Ind Ltd タグテープ、タグテープロール、無線タグ回路素子カートリッジ、タグラベル作成装置
TW200912761A (en) * 2007-07-20 2009-03-16 Soon Huat Leonard Wee A radio frequency transponder
JP5037286B2 (ja) * 2007-09-28 2012-09-26 富士通株式会社 Ｒｆｉｄタグおよびｒｆｉｄタグの製造方法
US20090096614A1 (en) * 2007-10-15 2009-04-16 Innovatier, Inc. Rfid power bracelet and method for manufacturing a rfid power bracelet
WO2009073579A2 (en) * 2007-12-03 2009-06-11 Choi Yu Yung System and method for streamlined registration of electronic products over a communication network and for verification and management of information related thereto
US9741027B2 (en) 2007-12-14 2017-08-22 Tyfone, Inc. Memory card based contactless devices
US20090181215A1 (en) * 2008-01-15 2009-07-16 Innovatier, Inc. Plastic card and method for making a plastic card
US7744005B2 (en) * 2008-01-16 2010-06-29 Taiwan Name Plate Co., Ltd. Induction card with a printed antenna
US8016194B2 (en) 2008-03-06 2011-09-13 Imation Corp. Mobile data storage device reader having both radiofrequency and barcode scanners
TW200949710A (en) * 2008-05-16 2009-12-01 Unibase Technology Co Ltd UHF Radio-frequency label
US7961101B2 (en) 2008-08-08 2011-06-14 Tyfone, Inc. Small RFID card with integrated inductive element
US8451122B2 (en) 2008-08-08 2013-05-28 Tyfone, Inc. Smartcard performance enhancement circuits and systems
US8350704B2 (en) 2008-10-03 2013-01-08 Neology, Inc. Non-transferable radio frequency identification label or tag
US8231061B2 (en) 2009-02-24 2012-07-31 Tyfone, Inc Contactless device with miniaturized antenna
KR101054448B1 (ko) * 2009-05-25 2011-08-04 주식회사 이그잭스 직접인쇄방식으로 에이치에프 알에프아이디 안테나를 제조하는 방법
DE102009038511A1 (de) * 2009-08-25 2011-03-10 ASTRA Gesellschaft für Asset Management mbH & Co. KG Gefaltetes und bedrucktes Pflegeetikett für Textilien
US8238095B2 (en) * 2009-08-31 2012-08-07 Ncr Corporation Secure circuit board assembly
US8434675B2 (en) * 2010-04-02 2013-05-07 Visa International Service Association Crack embossing using diamond technology
TW201137762A (en) * 2010-04-23 2011-11-01 Chung Shan Inst Of Science System and method for determining whether an individual to be identified as a registered individual
CN102270407A (zh) * 2010-06-01 2011-12-07 罗吉尔 带有标记结构的胶粘材料
WO2012094436A2 (en) * 2011-01-04 2012-07-12 Tufts University/Trustees Of Tufts College Electronic components on paper-based substrates
US8805193B2 (en) * 2011-02-17 2014-08-12 Avery Dennison Corporation Remotely powered optical output labels
CN103946873A (zh) * 2011-08-26 2014-07-23 艾迪田集团股份有限公司 卡层压
JP5991789B2 (ja) * 2011-11-14 2016-09-14 エルジー・ケム・リミテッド 接着フィルム
KR101272206B1 (ko) * 2012-01-13 2013-06-05 아로 주식회사 열경화성수지를 이용한 박형 ｎｆｃ 안테나의 제조방법
US9122968B2 (en) * 2012-04-03 2015-09-01 X-Card Holdings, Llc Information carrying card comprising a cross-linked polymer composition, and method of making the same
US9898694B2 (en) 2012-05-30 2018-02-20 Black Card Llc Tri-layer transaction cards and associated methods
KR101177302B1 (ko) * 2012-05-30 2012-08-30 주식회사 나노맥 전자파흡수시트를 포함하는 무선인식 및 무선충전 겸용 무선안테나, 그것의 제조방법
US9665814B2 (en) * 2012-05-30 2017-05-30 Black Card Llc Multi-layer metal-carbon transaction cards and associated methods
KR101409296B1 (ko) 2012-09-07 2014-06-24 서울대학교산학협력단 자성 나노 입자의 선택적 활성화 방법 및 선택적 활성화되는 자성 나노 입자
JP2016520386A (ja) * 2013-05-09 2016-07-14 ゲーミング パートナーズ インターナショナル コーポレーション セキュアな価値トークン
KR102086098B1 (ko) * 2013-07-03 2020-03-09 삼성디스플레이 주식회사 표시 장치
CN103440520B (zh) * 2013-08-15 2016-06-08 中电智能卡有限责任公司 双界面卡的封装工艺方法及其不干胶带粘起机构
KR102126276B1 (ko) * 2013-08-30 2020-06-25 삼성디스플레이 주식회사 유기 발광 표시 장치
KR101589669B1 (ko) * 2014-04-29 2016-02-03 (주)센스앤커넥트 엔에프씨 통신 가능한 의류용 태그의 제조장치 및 방법
WO2015174633A1 (ko) * 2014-05-15 2015-11-19 주식회사 아이티엠반도체 안테나 모듈 패키지
KR101602832B1 (ko) * 2014-05-15 2016-03-11 주식회사 아이티엠반도체 Nfc 안테나를 포함하는 배터리 보호회로 패키지 및 이를 구비하는 배터리 팩
US10204297B2 (en) * 2014-10-06 2019-02-12 Itire, Llc Smart tag assembly for mounting on an object to be tracked
KR101666160B1 (ko) * 2015-03-13 2016-10-13 코나씨 주식회사 탄소섬유시트 장식이 포함된 플라스틱카드의 제조방법
US20160379943A1 (en) * 2015-06-25 2016-12-29 Skyworks Solutions, Inc. Method and apparatus for high performance passive-active circuit integration
DE102016004448A1 (de) * 2016-04-12 2017-10-12 Giesecke+Devrient Mobile Security Gmbh Lageinformation einer Spule
US10089568B2 (en) 2016-06-01 2018-10-02 CPI Card Group—Colorado, Inc. IC chip card with integrated biometric sensor pads
WO2018035258A1 (en) * 2016-08-16 2018-02-22 Cpi Card Group - Colorado, Inc. Improved ic chip card
KR20220062419A (ko) * 2017-10-04 2022-05-16 생-고뱅 어브레이시브즈, 인코포레이티드 연마 물품 및 이의 형성 방법
EP3503287A1 (en) * 2017-12-21 2019-06-26 IMEC vzw Improvements in or relating to antenna arrangements
CN110785810B (zh) * 2018-04-04 2022-04-12 索尼公司 盒存储器、记录介质盒及其制造方法
CN113260136A (zh) 2018-05-29 2021-08-13 上海华为技术有限公司 印刷电路板传输带线以及电子设备
US11237103B2 (en) * 2018-05-31 2022-02-01 Socovar Sec Electronic device testing system, electronic device production system including same and method of testing an electronic device
KR102385034B1 (ko) * 2020-11-23 2022-04-13 황세환 응력완화 특성이 우수한 rfid 라벨 태그의 제조 방법

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09234983A (ja) * 1996-02-28 1997-09-09 Toshiba Corp 電子カード
JPH1044655A (ja) * 1996-07-30 1998-02-17 Toppan Printing Co Ltd Ｉｃカードおよびｉｃカードの製造方法
JP2000020667A (ja) * 1998-06-30 2000-01-21 Toppan Printing Co Ltd Ｉｃカードの製造方法
KR20010006162A (ko) * 1998-02-13 2001-01-26 모기 쥰이찌 Ｉｃ 카드 및 ｉｃ 카드용 프레임
JP2001118041A (ja) * 1999-10-18 2001-04-27 Denso Corp Ｉｄタグ
JP2002123810A (ja) * 2000-10-18 2002-04-26 Dainippon Printing Co Ltd 防湿耐水性仕様非接触データキャリア
JP2002230503A (ja) * 2001-02-02 2002-08-16 Suzuki Sogyo Co Ltd 耐火ｉｃカード
US6509217B1 (en) * 1999-10-22 2003-01-21 Damoder Reddy Inexpensive, reliable, planar RFID tag structure and method for making same
KR20030027773A (ko) * 2001-09-28 2003-04-07 코니카가부시끼가이샤 Ｉｃ 카드 및 ｉｃ 카드의 제조 방법
KR20040006956A (ko) * 2002-07-16 2004-01-24 삼성에스디에스 주식회사 스마트 카드 및 그의 제조방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2032125A1 (en) * 1990-02-22 1991-08-23 John A. Miller Repositionable adhesive tape
US5378536A (en) * 1991-04-08 1995-01-03 Minnesota Mining And Manufacturing Company Repositionable adhesive tape
US6168829B1 (en) 1993-01-21 2001-01-02 Moore Business Forms, Inc. Double faced tape with repositional adhesive
JPH09214111A (ja) * 1996-01-30 1997-08-15 Matsushita Electric Ind Co Ltd 電子回路基板
CN1258252A (zh) 1997-05-27 2000-06-28 三菱树脂株式会社 非接触式ic卡及其制造方法
US6073856A (en) * 1997-09-05 2000-06-13 Dai Nippon Printing Co., Ltd. Noncontact IC device
JP2000332523A (ja) * 1999-05-24 2000-11-30 Hitachi Ltd 無線タグ、その製造方法及びその配置方法
JP2001030403A (ja) 1999-07-16 2001-02-06 Three M Innovative Properties Co 多層構造基材及び粘着フィルム
US6307517B1 (en) * 2000-06-13 2001-10-23 Applied Wireless Identifications Group, Inc. Metal compensated radio frequency identification reader
JP4354953B2 (ja) * 2003-07-17 2009-10-28 パナソニック株式会社 薄膜トランジスタおよびその製造方法
US7566001B2 (en) * 2003-08-29 2009-07-28 Semiconductor Energy Laboratory Co., Ltd. IC card
US7405665B2 (en) * 2003-12-19 2008-07-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, RFID tag and label-like object
TWI457835B (zh) * 2004-02-04 2014-10-21 Semiconductor Energy Lab 攜帶薄膜積體電路的物品
US7472296B2 (en) * 2004-02-20 2008-12-30 Semiconductor Energy Laboratory Co., Ltd. Integrated circuit, semiconductor device and ID chip
US20080062451A1 (en) * 2004-06-14 2008-03-13 Semiconductor Energy Copy Machine with Copy Control Function, Scanner and Facsimile, and Piece of Paper and Film each Installed with Semiconductor Device

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09234983A (ja) * 1996-02-28 1997-09-09 Toshiba Corp 電子カード
JPH1044655A (ja) * 1996-07-30 1998-02-17 Toppan Printing Co Ltd Ｉｃカードおよびｉｃカードの製造方法
KR20010006162A (ko) * 1998-02-13 2001-01-26 모기 쥰이찌 Ｉｃ 카드 및 ｉｃ 카드용 프레임
JP2000020667A (ja) * 1998-06-30 2000-01-21 Toppan Printing Co Ltd Ｉｃカードの製造方法
JP2001118041A (ja) * 1999-10-18 2001-04-27 Denso Corp Ｉｄタグ
US6509217B1 (en) * 1999-10-22 2003-01-21 Damoder Reddy Inexpensive, reliable, planar RFID tag structure and method for making same
JP2002123810A (ja) * 2000-10-18 2002-04-26 Dainippon Printing Co Ltd 防湿耐水性仕様非接触データキャリア
JP2002230503A (ja) * 2001-02-02 2002-08-16 Suzuki Sogyo Co Ltd 耐火ｉｃカード
KR20030027773A (ko) * 2001-09-28 2003-04-07 코니카가부시끼가이샤 Ｉｃ 카드 및 ｉｃ 카드의 제조 방법
KR20040006956A (ko) * 2002-07-16 2004-01-24 삼성에스디에스 주식회사 스마트 카드 및 그의 제조방법

Also Published As

Publication number Publication date
US7728734B2 (en) 2010-06-01
TW200529088A (en) 2005-09-01
TWI457835B (zh) 2014-10-21
CN1655187A (zh) 2005-08-17
US7561052B2 (en) 2009-07-14
KR20060041629A (ko) 2006-05-12
US20050168339A1 (en) 2005-08-04
US20090128338A1 (en) 2009-05-21

Similar Documents

Publication Publication Date Title
KR101217109B1 (ko) 아이디 라벨, 아이디 태그 및 아이디 카드
US8136735B2 (en) ID label, ID card, and ID tag
JP4939757B2 (ja) Ｉｄラベル、ｉｄタグ及びｉｄカード
KR101207442B1 (ko) 박막 집적회로장치의 제조방법, 비접촉형 박막 집적회로장치 및 그 제조 방법, 비접촉형 박막 집적회로 장치를 가지는 아이디 태그 및 동전
CN1947132B (zh) 产品管理系统及方法
US7271076B2 (en) Manufacturing method of thin film integrated circuit device and manufacturing method of non-contact type thin film integrated circuit device
US8685835B2 (en) Method for manufacturing thin film integrated circuit, and element substrate
KR101153470B1 (ko) 박막 집적회로 제작방법 및 소자 기판
CN1922727B (zh) 半导体器件及ic卡、ic标签、rfid、转发器、票据、证券、护照、电子装置、包和外衣的制造方法
KR101205195B1 (ko) 반도체 장치
JP4836465B2 (ja) 薄膜集積回路の作製方法及び薄膜集積回路用素子基板
JP4761779B2 (ja) Ｉｄラベル、ｉｄカード、ｉｄタグ、及び物品
JP5110766B2 (ja) 薄膜集積回路装置の作製方法及び非接触型薄膜集積回路装置の作製方法
JP2005203751A (ja) 薄膜集積回路装置の作製方法及び非接触型薄膜集積回路装置の作製方法
JP4727280B2 (ja) 商品管理システム
JP2005228298A (ja) 半導体装置及びその作製方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151118

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161123

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171117

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181129

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20191127

Year of fee payment: 8