CN100454520C - 制造薄膜集成电路和元件衬底的方法 - Google Patents

制造薄膜集成电路和元件衬底的方法 Download PDF

Info

Publication number
CN100454520C
CN100454520C CNB2005100913769A CN200510091376A CN100454520C CN 100454520 C CN100454520 C CN 100454520C CN B2005100913769 A CNB2005100913769 A CN B2005100913769A CN 200510091376 A CN200510091376 A CN 200510091376A CN 100454520 C CN100454520 C CN 100454520C
Authority
CN
China
Prior art keywords
thin film
integrated circuit
film integrated
substrate
make thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005100913769A
Other languages
English (en)
Other versions
CN1734750A (zh
Inventor
道前芳隆
田村友子
鹤目卓也
大力浩二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1734750A publication Critical patent/CN1734750A/zh
Application granted granted Critical
Publication of CN100454520C publication Critical patent/CN100454520C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00

Abstract

对于使用硅晶片形成的IC芯片的应用形式和需求有望增加，需要进一步地减小成本。本发明的目的是提供一种能以更低成本生产的IC芯片的结构和工艺。本发明的一个特征是使用金属膜和具有金属膜的反应物作为分离层。金属膜或具有金属的反应物的蚀刻速率高，且在本发明中除了使用蚀刻金属膜或具有金属的反应物的化学方法之外，还可以使用物理方法。由此，IDF芯片可以在短时间内简单且容易地制造。

Description

制造薄膜集成电路和元件衬底的方法
技术领域
本发明涉及一种用于制造能存储大量信息的薄膜集成电路和其中制造了该薄膜集成电路的元件衬底的方法。
背景技术
近年来，在需要自动识别的所有领域，如有价证券和货物管理领域，对于有无接触数据通信能力的具有IC芯片的卡或具有IC芯片的标签的需求增大了。考虑应用，由于大部分IC卡或IC标签在使用后要被丢弃，因此需要以低成本制造此种IC卡或IC标签。对于用硅晶片形成的IC芯片，尤其需要降低成本。
作为这种IC芯片的应用，IC芯片放置在动物的一部分上，并用于控制传染性疾病和保证牲畜安全管理的质量。类似地，出售具有IC芯片的蔬菜，在该IC芯片上存储生产者、产地、杀虫剂的使用等等信息，用于蔬菜的安全管理。
作为另一个应用，提出了IC芯片安装在有价证券上以防止其滥用，并且当有价证券回到规则管理人员后，使得有价证券能重新使用(参考文献1：日本专利特开No.2001-260580)。
用硅晶片形成的IC芯片的成本减小已接近极限。然而，IC芯片应用的多样性和对IC芯片的需求预期会增大，需要进一步减小成本。
在制造过程中处理极薄的IC芯片是复杂的。
发明内容
本发明的一个目的是提供一种结构和能以很低成本制造产品的简单容易的工艺。
考虑到上述目的，薄膜集成电路(也称作IDF(ID柔性)芯片)形成在具有绝缘表面的衬底(绝缘衬底)上方，与绝缘衬底隔开，进一步转移到另一绝缘衬底(也称作置换衬底)。本发明的一个特点是在分离步骤中，防止IDF芯片彼此分离。
通过分离绝缘衬底能够制造极薄IDF芯片。在从绝缘衬底分离后，IDF芯片可以转移到置换衬底。这里置换衬底优选为具有柔性的衬底(下文中也称作柔性衬底)。在某些情况下，如上所述的把IDF芯片(包括在制造过程中的IDF芯片)的元件转移到另一个衬底被称作“转移”。柔性衬底通常是便宜的，使得IDF芯片的成本减小。另外，能重复使用绝缘衬底。因此，使得IDF芯片的成本进一步减小。
特别地，根据本发明，通过去除形成在绝缘衬底上的金属膜和在金属膜上含有金属的氧化物、氮化物或氮氧化物(在下文中也统一称作反应物)，而把绝缘衬底分离。对于金属，能使用从W、Ti、Ta、Mo、Nd、Ni、Co、Zr、Zn、Ru、Rh、Pd、Os和Ir中选择的元素或包含这些元素作为其主要成分的合金材料或化合物材料。对于氧化物、氮化物或氮氧化物，在使用W、Mo或W和Mo的混合物作为金属膜的情况下，使用W、Mo或者其混合物的氧化物、氮化物或氮氧化物。对于金属膜，能够使用金属的单层结构，或者具有反应物的膜，或者其叠层结构。
用于去除金属膜的方法包括使用蚀刻剂(包括气体或液体)的化学去除法和施加压力的物理去除法。化学去除法和物理去除法可以彼此结合。由于通过蚀刻剂去除具有单层结构或层叠结构的金属膜，这种层可以称作分离层。由于能够抑制残留物等的产生，优选使用蚀刻剂化学地去除分离层。
注意，化学法和物理法可以在本发明中彼此结合以去除分离层。
为了去除分离层，在形成在分离层上的层中提供沟槽以到达分离层，换句话说，以暴露分离层。然后，通过引入蚀刻剂到沟槽去除分离层。
可以使用包括卤化物的气体或液体用作蚀刻剂。典型地，可以使用包括氟化卤的气体或液体，例如，ClF3(三氟化氯)可以用作氟化卤。
当天线分开形成然后粘贴到IDF芯片时，粘贴要被提供天线的衬底(称为天线衬底)。其后，可以去除分离层。在这种情况下，为天线衬底提供开口并将其粘贴到提供有IDF芯片和沟槽的绝缘衬底；然后，通过把蚀刻剂引入到开口和沟槽中去除分离层。由于IDF芯片被天线衬底保持而被固定。因此，天线能粘附到集成IDF芯片而不彼此分离。
作为防止IDF芯片彼此分离的另一种手段，有一种方法是在形成沟槽(未去除区被称为连接区)的同时，形成在IDF芯片之间的绝缘膜或者导电膜的一部分未被去除。在这种情况下，通过从沟槽引入的蚀刻剂去除分离层。然而，由于IDF芯片通过连接区彼此连接，因此IDF芯片是集成的而不是彼此分离的。随后，如果必要可以形成天线。
其中具有如上所述制造的IDF芯片的元件衬底的一个特征是具有设有其间具有分离层的多个薄膜集成电路的绝缘衬底，设置在绝缘衬底的对面的天线衬底，其中天线衬底设有天线和开口，在薄膜集成电路之间提供沟槽以与开口对应。
具有另外结构的元件衬底的一个特征是具有设有其间具有分离层的多个薄膜集成电路的绝缘衬底，与绝缘衬底相对设置的天线衬底，其中多个薄膜集成电路通过连接区集成，天线衬底设有天线和开口，在薄膜集成电路之间提供与开口对应的沟槽，开口提供在薄膜集成电路中。
分离层优选具有金属膜和在金属膜上的具有金属的氧化物、氮化物或氮氧化物的叠层结构。在使用W、Mo或W和Mo的混合物作为金属膜的金属的情况下，分离层的一个示例是W、Mo或W和Mo的混合物及其氧化物、氮化物或氮氧化物的叠层结构。
由于金属膜或具有金属的反应物的蚀刻速率高，在本发明中能以短的时间制造IDF芯片。进一步，在本发明中除了蚀刻金属膜或具有金属的反应物的化学方法之外，也可以使用物理方法。因此，能在短时间内更简单和容易地制造IDF芯片。能去除绝缘衬底且IDF芯片能置换到便宜的柔性衬底，并且能再次使用绝缘衬底。因此，IDF芯片能以低的成本制造。
根据本发明，能在彼此不分离的条件下制造IDF芯片。因此，在制造期间不必担心装置的排气系统被IDF芯片阻塞。能够减小处理极小的IDF芯片的复杂性。由于应力，在大衬底上形成的薄IDF芯片可能弯曲。然而，由于能彼此连接地制造IDF芯片，能防止弯曲。在IDF芯片之间提供连接的方法能增强防止弯曲的效应。如上所述，本发明能提供一种用于制造IDF芯片的简单和容易的方法。
附图说明
图1A和1B示出了制造薄膜晶体管集成电路的步骤。
图2A至2C示出了制造薄膜晶体管集成电路的步骤。
图3A至3C示出了制造薄膜晶体管集成电路的步骤。
图4A至4C示出了制造薄膜晶体管集成电路的步骤。
图5A至5C示出了制造薄膜晶体管集成电路的步骤。
图6A至6C示出了制造薄膜晶体管集成电路的步骤。
图7A和7B示出了制造天线的步骤。
图8A至8C示出了制造薄膜晶体管集成电路的步骤。
图9A至9C示出了制造薄膜晶体管集成电路的步骤。
图10A至10C示出了制造薄膜晶体管集成电路的步骤。
图11A至11C示出了制造薄膜晶体管集成电路的步骤。
图12A至12C示出了制造薄膜晶体管集成电路的步骤。
图13A至13C示出了制造薄膜晶体管集成电路的步骤。
图14A至14E示出了制造薄膜晶体管集成电路的步骤。
图15A和15B示出了安装有薄膜晶体管集成电路的物品。
图16A至16C示出了安装有薄膜晶体管集成电路的物品。
图17A和17B示出了安装有薄膜晶体管集成电路的物品。
图18A和18B分别示出了安装有薄膜晶体管集成电路的物品和IDF芯片和读取器/写入器的电路结构。
图19A和19B示出了具有薄膜集成电路的弯曲物品。
图20A和20B示出了制造薄膜集成电路的步骤。
图21A和21B示出了制造薄膜集成电路的步骤。
图22A至22C示出了薄膜集成电路的模式。
图23A和23B示出了制造薄膜集成电路的步骤。
图24示出了薄膜集成电路的制造装置。
图25A至25D示出了制造薄膜集成电路的步骤。
图26A和26B示出了制造薄膜集成电路的步骤。
图27示出了安装有薄膜集成电路的物品。
图28示出了安装有薄膜集成电路的物品。
图29示出了安装有薄膜集成电路的物品。
图30是示出了使用ClF3时钨和氧化钨蚀刻速率比较的曲线图。
具体实施方式
在下文中参考附图描述本发明的优选实施例。本发明不局限于下面的描述。对于本领域的技术人员很容易知道，在不脱离本发明的目的和范围的条件下，本发明的模式和细节可以做多种改变。因此，本发明并不局限于下列实施方式的描述。注意到在用于示出实施方式的图中，相同的参考数字表示相同部分和具有类似功能的部分，重复的描述被省略。
(实施方式1)
在这个实施方式中，描述了在粘贴天线衬底之后，去除金属膜的方式，该金属膜是分离层和具有金属的反应物。
如图1A中所示，金属膜102、具有半导体膜作为有源区的薄膜晶体管(也称作TFT)层103依次形成在绝缘衬底100上方。此外，具有金属的反应物在金属膜102上方形成。可以使用薄膜晶体管形成多个IDF芯片104。虽然下面将要描述TFT层的详细结构，半导体膜形成为厚0.2μm或更薄，典型地为40nm至170nm，且优选为50nm至150nm。
由于具有极薄的半导体膜作为有源区，可以把IDF芯片制造得比使用硅晶片制成的芯片更薄。IDF芯片的具体厚度为0.3μm至3μm，典型地大约为2μm。
然后，沟槽105形成在IDF芯片之间边界处的TFT层103上。通过切片、划片、使用掩膜的蚀刻等形成沟槽105。形成沟槽105以具有暴露分离层的深度。由于反应物形成在分离层上，形成沟槽105以暴露反应物。注意到沟槽105没有必要形成在IDF芯片之间的每个边界处，但是它可以相隔一定距离地形成在IDF芯片之间的边界处。
如图21A中所示，开口108可以形成在IDF芯片中的TFT层103中。
开口108需要形成在TFT层103中，除了包括在薄膜晶体中的半导体膜形成的区域。当与沟槽105结合利用开口108时，能缩短去除分离层所需要的时间。因此，能减小沟槽105的尺寸。
由玻璃(如硼硅酸钡玻璃或硼硅酸铝玻璃)制成的衬底；石英衬底；等等能用作绝缘衬底100。另外，由合成树脂(如塑料)或丙烯酸树脂制成的衬底能用作具有绝缘表面的其它衬底，该塑料以聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)或聚醚砜(PES)为代表。也能够使用其表面上提供有氧化硅、氮化硅等的绝缘膜的金属(如不锈钢)、半导体衬底等。在使用这样的绝缘衬底的情况下，与从圆形硅晶片取出芯片的情况对比，对母衬底形状的限制更小。因此，能得到IDF芯片成本的减小。
对于金属膜102，能使用从W、Ti、Ta、Mo、Nd、Ni、Co、Zr、Zn、Ru、Rh、Pd、Os和Ir选出的元素、或者包含这些元素作为其主要组分的合金材料或化合物材料的单层、或者其叠层。在使用ClF3作为蚀刻气体的情况下，由于W或Mo的蚀刻速率高，优选使用W或Mo作为金属。特别地，由于它具有与ClF3高的反应速率，优选W的氧化物-氧化钨，这样能在短时间内去除分离层。
可以通过溅射方法、等离子体CVD法等形成金属膜。在使用溅射法作为具体制造方法的情况下，可以使用金属作为靶将金属膜形成在绝缘衬底100上。注意，形成金属膜以具有10nm至200nm的厚度，优选地为50nm至75nm。氮化金属膜，换句话说，氮化物金属膜可以作为金属膜形成。另外，可以在金属膜中加入氮或氧。可以通过例如在金属膜中离子注入氮或氧将氮或氧加入金属膜中，通过溅射方法，其中膜形成室在氮或氧气氛中，或者使用氮化物金属作为靶形成金属膜。在使用金属混合物用作金属膜的情况下，在膜形成室中设置多个靶，如第一金属和第二金属，或设置第一金属和第二金属的合金的靶以通过溅射方法形成金属膜。在形成W和Mo的混合物(W(x)Mo(1-x))的情况下，例如，可以使用W靶和Mo靶，或可以使用W和Mo的合金靶。
在绝缘衬底100上形成基膜以使得TFT层不被蚀刻。能够使用包含氧或氮的绝缘膜形成基膜，该绝缘膜为例如氧化硅(SiOx)膜、氮化硅(SiNx)膜、氧氮化硅(SiOxNy)(x＞y)膜或氮氧化硅(SiNxOy)(x＞y)(x，y＝1，2...)膜。基膜可以具有单层结构或它们的叠层结构。
当形成基膜时，在金属膜表面上形成氧化物、氮化物或氮氧化物(与具有金属的反应物对应)。优选将氧化物、氮化物或者氮氧化物用作分离层。这是因为氧化物、氮化物或氮氧化物与蚀刻气体(特别是ClF3)具有高的反应速率，并能在短时间内简单而容易地分离。注意到当通过蚀刻气体至少去除氧化物、氮化物或氮氧化物时，能进行分离。在本发明中，分离层优选具有金属膜和具有金属的反应物的叠层结构。
当在金属膜表面上形成氧化物、氮化物或氮氧化物时，在某些情况下引起了化学状态的改变。在形成例如具有W的氧化膜的情况下，引起了氧化钨(WOx(x＝2至3))化合价的改变。因此，能使氧化物、氮化物或氮氧化物进入能通过物理方法容易地分离的状态。通过把物理方法与化学方法结合，能在短时间内简单而容易地进行去除。
对于用于形成作为反应物的氧化物的方法，能通过利用包括硫酸、盐酸或硝酸水溶液或硫酸、盐酸或硝酸和过氧化氢溶液或臭氧水的混合物的水溶液的处理形成薄氧化物膜。作为另一种方法，可以在氧气氛中通过等离子体处理，利用臭氧的氧化处理，或者使用无尘炉在200℃至350℃下加热形成薄氧化膜，所述臭氧通过在含氧气氛中进行紫外线辐照产生。
通过如上所述地选择包括在上述分离层中的反应物和金属膜，可以控制蚀刻速率。特别地，由于它具有与ClF3高的反应速率且能在短时间内去除分离层，优选W氧化物的氧化钨。
天线衬底111设有多个天线112并且适当地设有开口113，天线112具有预定形状。开口为圆形(与所谓的孔对应)、矩形(与所谓的缝隙对应)等等。另外，形成开口以与沟槽105交叠。
利用粘结剂等将绝缘衬底100粘贴在天线衬底111上。各向异性导体、超声波粘结剂、或其中分散有导体的紫外硬化树脂可以用作粘结剂。
如图1B中所示，在天线衬底粘附到绝缘衬底的情况下，将蚀刻剂115引入到开口和沟槽中以去除分离层。包含氟化卤的气体或液体可以用作蚀刻剂。
在去除分离层后，分离绝缘衬底。然后，通过切片、划片或激光切割方法切割每个IDF芯片。可以通过使用被玻璃衬底吸收的激光，如CO2激光，切割每个IDF芯片。这样切割的IDF芯片可以具有5mm见方(25mm2)或更小的面积，优选为0.3mm见方(0.09mm2)至4mm见方(16mm2)。
在切割每个IDF芯片后，可以利用有机树脂(如环氧树脂)覆盖IDF芯片的周围，如侧面。因此，IDF芯片被从外部保护了且变得容易携带。
可以在没有绝缘衬底情况下完成本发明的IDF芯片并且可以将其安装在许多物品上。因此，可以减小IDF的厚度和重量。在其上安装有本发明的IDF芯片的物品中不容易发现该芯片，并且不会引起外形毁损。
可以安装分别转移到置换衬底的IDF芯片。置换衬底优选为柔性衬底。由合成树脂(如塑料)或丙烯酸树脂制成的衬底可以用作柔性衬底，该塑料以聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)或聚醚砜(PES)为代表。
热硬化树脂、紫外硬化树脂、环氧树脂、树脂添加剂、双面胶带(two-sided tape)等可以用作粘贴柔性衬底的粘合剂剂。优选把导体分散在上述粘合剂中的树脂材料中，以为IDF芯片传导电流。
作为把IDF芯片转移到柔性衬底的结果，与没有柔性衬底的状态相比，能提高IDF芯片的抗断强度。转移到柔性衬底的IDF芯片与形成在绝缘衬底上的IDF芯片相比，能制造得轻、薄和有弹性。
分离的绝缘衬底100可以重复使用。因此，能得到IDF芯片成本的减小。在重复使用的情况下，优选在形成沟槽时控制切片、划片等，不破坏绝缘衬底100。然而，即使当绝缘衬底被破坏时，通过以涂覆法、小滴释放法等形成有机树脂或无机膜，可以进行平坦化处理。注意到小滴释放法是用于选择性地释放(喷洒)合成物的小滴(也称作点)的方法，该方法根据其方式也称作喷墨法，该合成物混合有导电膜、绝缘膜等的材料。
IDF芯片具有0.2μm或更薄的半导体膜作为有源区，且该芯片非常薄，不像使用硅晶片形成的芯片。为了增加这样薄的IDF芯片的强度，可以采用如上所述的转移到柔性衬底的方法。这样的薄、轻或非常柔性的IDF芯片比使用硅晶片形成的芯片更难于损坏。
与使用硅晶片形成的芯片相比，IDF芯片没有波吸收的危险且具有良好的信号接收能力。由于IDF芯片不具有硅晶片，它能透射光。
注意，在这个实施例中描述了把IDF芯片粘贴到天线上的情况；然而，可以直接在IDF芯片上形成天线。在那样的情况下，可以通过使用绝缘衬底防止IDF芯片的分离，其中没有形成天线而是形成天线衬底。因此，可以得到本发明的效果。
另外，IDF芯片不局限于安装有天线的形式。特别地，IDF芯片包括安装有天线(也称作RFID标签)的无接触IDF芯片、没有安装天线的、具有连接到外部电源的端子的接触IDF芯片、以及非接触型和接触型结合的混和IDF芯片。
在这个实施方式中描述非接触IDF芯片，但是它也可以是接触IDF芯片或混和IDF芯片。这是因为，即使在没有天线的接触IDF芯片的情况下，通过不使用天线衬底而使用其上没有形成天线的绝缘衬底，也可以防止IDF芯片的分离，并且能得到本发明的效果。
当使用绝缘衬底以这种方式形成IDF芯片时，与把芯片从圆形硅晶片中取出的情况相比，对母衬底形状的限制更小。因此，可以提高IDF芯片的产量，并能实施大规模生产。例如，将使用具有12英寸直径硅晶片的情况下的芯片数量与使用具有730×920mm2尺寸的玻璃衬底的情况下的数量相比较。前者，硅晶片，面积约为73000mm2，而后者，玻璃衬底，面积为约672000mm2。玻璃衬底是硅衬底的约9.2倍。具有约672000mm2面积的玻璃衬底，不考虑切割余量，可以设有大约672000个1mm见方的IDF芯片，为硅衬底上数量的约9.2倍。由于使用具有730×920mm2尺寸的玻璃衬底的IDF芯片的大规模生产，能够比使用具有12英寸硅衬底的情况下以更少的步骤实现，资本投资量能减小到三分之一。因此，能减小IDF芯片的成本。通过减小单位成本，单位价格很低的IDF芯片能产生巨大的利益。
另外，可以重复使用绝缘衬底；这样，能减小成本。因此，本发明可以实现比传统的通过打磨硅晶片变薄的IC芯片更低的成本。
【实施方式2】
在这个实施例中描述了选择性地形成沟槽，部分地留下在IDF芯片之间的绝缘膜、导电膜等的方式。
如图8A中所示，在绝缘衬底100上依次形成作为分离层的金属膜102、和TFT层103，由此形成多个类似于实施方式1的IDF芯片104。进一步，对于分离层，在金属膜102上形成具有金属的反应物。注意，以下将描述TFT层的细节。
由于在IDF芯片之间边界处形成的沟槽105是选择性地形成的，绝缘膜、导电膜等剩余在IDF芯片之间的边界处。这样的在IDF芯片之间的边界处的绝缘膜、导电膜等被称作连接区106。注意到连接区106起到连接要被连接的IDF芯片的作用，并可以具有仅绝缘膜或导电膜的单层结构或者层叠结构。
如图21B中所示，可以在IDF芯片的TFT层103中形成开口108。需要在TFT层103中形成开口，除了包括在薄膜晶体管中的半导体膜形成的区域。当开口108与沟槽105结合利用时，可以缩短去除分离层所需要的时间。因此，可以减小沟槽105的尺寸。
如图8B中所示，将蚀刻剂115引入到沟槽105中以去除分离层。可以使用包括氟化卤的气体或液体作为蚀刻剂，如实施方式1中一样。
这时，调节反应时间和引入量，以便也去除形成在连接区106下的分离层。当引入蚀刻剂时，连接区下的分离层退去以被去除。因此，可以分离绝缘衬底100；然而，由于IDF芯片通过连接区106彼此连接在一起，因此它们没有彼此分离。
如实施方式1中一样，分离的绝缘衬底100可以再次使用。
此后，如图8C中所示，如果必要可形成天线。在这个实施方式中粘贴形成在天线衬底111上的天线112。这时，可以不为天线衬底提供开口。这是因为蚀刻剂的引入已经完成了。
此后，通过切片、划片或激光切割法切割IDF芯片。IDF芯片可以通过使用激光切割，该激光可以被玻璃衬底吸收，如CO2激光。与实施方式1中一样，可以利用有机树脂(如环氧树脂)覆盖IDF芯片的周围，如侧面。
在这个实施方式中描述了非接触IDF芯片，但它也可以是接触IDF芯片或混和IDF芯片。这是因为，即使在没有天线的接触IDF芯片的情况下，也可以通过不使用天线衬底，而使用其上没有形成天线的绝缘衬底阻止IDF芯片的分离并能得到本发明的效果。
在这个实施方式中，可以在不转移到置换衬底的条件下，完成IDF芯片。因此，可以减小IDF芯片的厚度和重量，并且安装它的物品在总体厚度和重量上也能减小。与实施方式1中一样，IDF芯片可以转移到置换衬底。作为把IDF芯片转移到置换衬底的结果，可以增加IDF芯片的抗断强度。
【实施方式3】
在这个实施方式中描述了，将在实施方式1中描述的设有开口的天线衬底粘贴到在实施方式2中描述的在IDF芯片之间的边界处设有连接区的绝缘衬底的方式。
如图20A中所示，在绝缘衬底100上依次形成作为分离层的金属膜102和TFT层103。进一步，对于分离层，在金属膜102上形成具有金属的反应物。与实施方式2中一样，选择性地形成沟槽105以在IDF芯片104之间具有连接区106。
此后，与实施方式1中一样，粘贴提设有天线112和开口113的天线衬底111。此时，粘贴天线衬底以便把开口113定位到沟槽105。
如图20B中所示，把蚀刻剂115引入到开口和沟槽中。然后，去除分离层(金属膜和具有金属的反应物)，并可以分离绝缘衬底100。这时，由于IDF芯片被固定并通过连接区和天线衬底彼此连接，IDF芯片不会彼此分离。
在这个实施方式中描述了在粘贴天线衬底后，引入蚀刻剂的情况；然而，可以在粘贴天线衬底前，引入蚀刻剂。由于IDF芯片通过连接区彼此连接，即使在那种情况下，可以分离绝缘衬底而不彼此分离IDF芯片不。
此后，通过切片、划片或激光切割方法切割每个IDF芯片。可以通过使用被玻璃衬底吸收的激光(如CO2激光)切割每个IDF芯片。
此后，与实施方式1一样，可以利用有机树脂(如环氧树脂)覆盖IDF芯片的周围，如侧面。
在这个实施方式中，可以在不转移到置换衬底的条件下，完成IDF芯片。然而，与实施方式1中一样，IDF芯片可以转移到置换衬底。作为把IDF芯片转移到置换衬底的结果，可以增加IDF芯片的抗断强度。
【实施例】
【实施例1】
在这个实施例中描述了在实施方式1中所述方式的具体方法。
图2A是在绝缘衬底100上形成12个IDF芯片的情况下的顶视图，图2B是从图2A的实线a-b的截面图。
如图2B中所示，形成在绝缘衬底100上的TFT层包括薄膜晶体管128n和128p，每个晶体管都具有绝缘膜、图形化成所希望形状的半导体膜124、用作栅绝缘膜(下文中称作栅绝缘膜)的绝缘膜125、形成在栅绝缘膜上用作栅电极(下文中称作栅电极)的导电膜126，其中TFT层与绝缘衬底100之间有金属膜102和具有金属的反应物50。半导体膜包括沟道形成区和杂质区(包括源区、漏区、GOLD区和LDD区)，且根据加入的杂质元素的导电性，可以分成n沟道薄膜晶体管128n和p沟道薄膜晶体管128p。半导体膜也包括形成的连接到每个杂质区的布线130。
在这个实施例中，W用作金属膜；然而，可以使用上述的另一材料。
在这个实施例中，绝缘膜可以具有叠层结构且具有第一绝缘膜121、第二绝缘膜122和第三绝缘膜123。例如，氧化硅膜用作第一绝缘膜；氧氮化硅膜作为第二绝缘膜；氧化硅膜作为第三绝缘膜。
半导体膜124可以是非晶半导体、非晶状态和结晶状态混合的半非晶硅(SAS)、微晶硅半导体和结晶半导体的任何一种，其中在微晶半导体中可以观察到0.5nm至20nm的晶体颗粒在非晶半导体中。
在使用能够承受薄膜形成工艺温度的衬底的情况下，例如，石英衬底，通过CVD方法等可以在衬底上形成结晶半导体膜。
在这个实施例中，非晶半导体膜形成并被热处理以形成结晶化的结晶半导体膜。可以采用加热炉、激光辐照、代替激光光源利用从灯发出光的辐照(在下文中称作灯退火)或者它们的结合用于热处理。
在采用激光辐照的情况下，可以使用连续波激光器(CW激光器)或脉冲波激光器(脉冲激光)；可以使用Ar激光器、Kr激光器、准分子激光器、YAG激光器、Y2O3激光器、YVO4激光器、YLF激光器、YAlO3激光器、玻璃激光器、红宝石激光器、变石激光器、Ti：蓝宝石激光器、铜蒸气激光器、金蒸气激光器。可以通过用上述激光的基波和基波的二次或四次谐波辐照而得到具有大晶粒尺寸的晶体。例如，可以使用Nd:YVO4激光器(基波为1064nm)的二次谐波(532nm)或三次谐波(355nm)。此时，激光的能量强度需要为约0.01MW/cm2至100MW/cm2(优选，0.1MW/cm2至10MW/cm2)。然后，激光辐照以约10cm/秒至2000cm/秒的扫描速度进行。
例如，使用如图23A中所示的光学系统和CW激光器进行结晶化。首先，通过光学系统291拉长从激光振荡器290发射的CW激光束，并将其处理成线性形状。具体地，当激光束经过包括在光学系统291中的圆柱形透镜或凸透镜时，可以把激光束处理成线性形状。优选把激光束处理成具有长轴长度为200μm至350μm的光斑。
然后，处理成线性形状的激光束经过检流计镜293(galvanometermirror)和fθ透镜294进入半导体膜124。此时，调节线性激光以在半导体膜上形成具有预定尺寸的激光斑282。另外，该fθ棱镜294能使得激光斑282在辐照物体的表面上保持恒定形状，而不管检流计镜的角度。
在此时，用于控制电流计镜296摆动的装置(控制装置)振动检流计镜，换句话说，改变镜的角度。激光斑282在一个方向上移动(例如，在图中的X轴方向)(向外)。例如，当检流计镜以半圆摆动时，激光斑以一定宽度在半导体膜上的X轴方向上移动。
然后，通过XY台295在Y轴方向上移动半导体膜。以同样的方式通过检流计镜在半导体膜上在X轴方向上移动激光斑(返回)。随着激光束的来回移动，激光斑沿着路径283移动以在整个半导体膜上进行激光退火。
如图23B中所示，在薄膜晶体管上进行激光退火，以使得载流子流动方向281和激光束到长轴的移动方向(扫描方向)是同一方向。例如，在具有如图23B中所示那样的形状的半导体膜230的情况下，将在半导体膜中形成的源区230(s)、沟道形成区230(c)和漏区230(d)设置成平行于激光束到长轴的移动方向(扫描方向)。因此，可以减小或消除载流子通过的晶粒边界；因此，可以改善薄膜晶体管的迁移率。
另外，激光可以对半导体膜具有入射角θ(0°＜θ＜90°)。因此，可以防止激光干涉。
可以利用基波的连续波激光和谐波的连续波激光辐照半导体膜，或者可以利用基波的连续波激光和谐波的脉冲波激光辐照半导体膜。通过利用多种激光辐照，可以补充能量。
在脉冲波激光的情况下，脉冲激光可以以这样的重复频率振动，使得下一个脉冲的激光在融化半导体膜之后且固化半导体膜之前发射。这使得能够在扫描方向上得到顺序生长的晶粒。换句话说，有可能以重复频率的下限使用脉冲束，该下限设定成比融化的半导体膜固化所需的时间短。
实际上使用的是具有10MHz或更大的重复频率的脉冲束，其重复频率比通常使用的脉冲束的几十至几百Hz的频率更高。
可以在惰性气体氛围(如稀有气体或氮气)中进行该激光辐照。由于激光辐照，这样可以消除半导体表面的粗糙度，并防止由界面态密度变化引起的阈值的变化。
微晶半导体膜可以通过使用SiH4和F2，或SiH4和H2制备，然后利用上述用于结晶化的激光辐照。
在使用加热炉作为另一热处理的情况下，在500℃至550℃的温度下加热非晶半导体膜2至20小时。此时，可以在500℃至550℃的范围内多级地设定温度，以逐渐地到达更高温度。这是因为在结晶化期间可以进行所谓的脱氢以减小膜粗糙度，这是因为非晶半半导体膜的氢等在第一低温加热步骤中被释放。当加速结晶化的金属元素，例如Ni，进一步形成在非晶半导体膜上时，可以降低加热温度，这是优选的。即使在使用这样的金属元素的情况下，也可以在600℃至950℃的高温下进行加热。
然而，在形成金属元素的情况下，担心金属元素可能不利地影响半导体元件的电性能。这样，需要吸气步骤以减少或去除所述金属元素。例如，可以使用非晶半导体膜作为吸气接收器(gettering sink)，实施该步骤以俘获金属元素。
可选择地，可以直接形成结晶半导体膜。在这种情况下，通过利用加热或使用等离子体可以在形成表面上直接形成结晶半导体膜，等离子体使用如GeF4或F2的氟基气体和如SiH4或Si2H6的硅烷基气体。在直接形成如上所述的结晶半导体膜和需要高温处理的情况下，可以优选使用高度耐热的石英衬底。
通过上述任何一种方法形成的半导体膜比利用硅晶片形成的芯片包含更多的氢。特别地，可以形成包含1×1019/cm3至1×1022/cm3，优选1×1019/cm3至5×1020/cm3氢的半导体膜。氢可以提供所谓的缺陷终止效应，该效应减少了半导体膜中的缺陷。另外，氢可以增加IDF芯片的柔性。
进一步，通过使得在IDF芯片中被图形化的半导体膜的区域比率为1％至30％，可防止由于弯曲应力导致的薄膜晶体管的损坏或分离。
该具有半导体膜的薄膜晶体管具有0.35V/dec或更小，优选0.25V/dec至0.09V/dec的亚阈值系数(S值)。另外，该薄膜晶体管具有10cm2V/sec或更高的迁移率。
当使用这样的TFT形成19级的环形振荡器时，在3V至5V的电源电压下，它的重复频率是1MHz或更大，优选为100MHz或更大。在3V至5V的电源电压下，反相器每级的延迟时间是26ns，优选为0.26ns或更小。
根据上述结构，可以得到TFT的功能，但是优选形成第一层间绝缘膜127和第二层间绝缘膜129。利用第一层间绝缘膜中的氢，可以修复半导体膜的损坏、缺陷等等。换句话说，可以得到由于氢引起的缺陷的终止效应。包含氧或氮的绝缘膜，如氧化硅(SiOx)膜、氮化硅(SiNx)膜、氧氮化硅(SiOxNy)(x＞y)膜、或氮氧化硅(SiNxOy)(x＞y)(x，y＝1，2...)膜可以用作第一层间绝缘膜。
通过第二层间绝缘膜可以改善平坦性。有机材料或无机材料可以用作第二层间绝缘膜。聚酰亚胺、丙烯酸、聚酰胺、聚酰亚胺酰胺、抗蚀剂、苯并环丁烯、硅氧烷或聚硅氮烷可以用作有机材料。硅氧烷对应于包括Si-O-Si键的树脂。通过硅(Si)和氧(O)的键构造硅氧烷的骨架结构。作为取代基，使用包含至少氢的有机基团(例如烷基或芳族烃)。可选择地，可以使用氟代团。进一步，可以使用至少包含氢的有机基团和氟代团作为取代基。通过把包括具有硅(Si)和氮(N)键的聚合物材料的液体材料用作开始材料，形成聚硅氮烷。包括氧或氮的绝缘膜，如氧化硅(SiOx)膜、氮化硅(SiNx)膜、氧氮化硅(SiOxNy)(x＞y)膜或氮氧化硅(SiNxOy)(x＞y)(x，y＝1，2...)膜可以用作无机材料。另外，上述的绝缘膜的叠层结构可以用作第二层间绝缘膜。当通过使用有机材料形成第二层间绝缘膜时，改善了平坦性，然而有机材料吸收湿气和氧气。为了防止有机材料吸收湿气和氧气，优选在具有有机材料的绝缘膜上形成具有无机材料的绝缘膜。当包含氮的绝缘膜用作无机材料时，可以防止碱金属离子如Na的进入。
更优选地，提供第四绝缘膜131以覆盖布线130。由于安装有IDF芯片的物品经常被裸手触摸，担心碱金属离子(如Na)的扩散。因此，优选在IDF芯片的顶表面上形成第四绝缘膜。包括氧或氮的绝缘膜，如氧化硅(SiOx)膜，氮化硅(SiNx)膜，氧氮化硅(SiOxNy)(x＞y)膜或氮氧化硅(SiNxOy)(x＞y)(x，y＝1，2...)膜可以用作第四绝缘膜。典型地，优选使用氮氧化硅(SiNxOy)膜。这是因为当使用包含氮的绝缘膜，如氮氧化硅膜时，可以阻止诸如Na的碱金属离子的进入。
因此，在IDF芯片104之间形成沟槽105。可以通过切片、划片、利用掩模的蚀刻等形成沟槽105。通常采用利用切片装置(切片机)的刀片切片法用于切片。刀片是其中嵌入了金刚石抛光颗粒的研磨石，并具有约30μm至50μm的宽度。通过快速地旋转刀片分离TFT层。金刚石划片法、激光划片法等用作划片。在蚀刻情况下，在通过曝光步骤形成掩模图案和显影步骤后，可以通过干蚀刻、湿蚀刻等分离TFT层。在干蚀刻中，可以使用气体等离子体法。由此，在IDF芯片之间形成沟槽。
注意到没有必要在IDF芯片之间的每个边界处形成沟槽，但是可以在IDF芯片之间的边界处相隔一定距离地形成。
随后，如图3A至3C中所示粘贴天线衬底。图3A是粘贴有天线衬底111的顶视图，图3B是图3A的实线a-b的截面图。
包括分散导体140的各向异性导体141可以用作粘贴手段。该各向异性导体可以电学地连接IDF芯片的连接端到天线连接端，这是因为每个连接端的厚度，通过压力把导体彼此连接。由于在导体间保持足够的距离，除了连接端的区域保持非导电性。除了各向异性导体，可以使用其中分散有导体的超声波粘接剂、紫外硬化树脂、双面胶带等粘贴天线衬底。
天线衬底111设有天线112和开口113。天线的位置对应于IDF芯片。如图3B中所示，开口113的位置对应于沟槽105。下面描述天线和开口的详细制造步骤。
在这个实施例中，在天线之间的每个边界处形成开口；然而，他们可以相隔一定距离地形成在边界处。进一步，在这个实施例中也描述了圆形开口的情形；然而，形状不局限于此。该开口可以形成，例如缝隙形状。如上所述，可以适当地设置沟槽105和开口113的形状和位置。
随后，如图4A至4C中所示，通过引入包含氟化卤的气体或液体作为蚀刻剂去除分离层(金属膜和反应物)。这里，使用低压CVD装置去除分离层，如图24中所示，在下列条件下：气体，ClF3(三氟化氯)；温度350℃；流量，300sccm；压强，6Torr；和时间3小时。然而，条件并不局限与此。图24中示出的低压CVD装置具有钟形瓶(jar)89，其能够对多个绝缘衬底100进行处理。ClF3115通过气体引入管引入，不需要的气体通过排气管92排出。此时，由于IDF芯片通过天线衬底彼此连接在一起，IDF芯片不可能被抽到排气管92。进一步，可以在低压CVD装置的侧面上提供加热装置，如加热器91。
图4A是示出了引入包含氟化卤的气体或液体以去除分离层的状态的顶视图，图4B是图4A中实线a-b的截面图。
图4B示出了把包含氟化卤的气体或液体引入开口113和沟槽105的状态。当使用加热装置在100℃至300℃的温度下进行处理时，可以增加反应速率。因此，可以减小ClF3气体的消耗并可以缩短反应时间。
通过以这个方式引入蚀刻剂分离层逐渐退去。然后，如箭头所示可以分离和去除绝缘衬底。
确定蚀刻剂、气体流量、温度等，以使得TFT的每一层不被蚀刻。使用包含氧或氮的绝缘膜作为基膜。由于分离层和基膜之间的反应速率差别很大，意味着选择性高，可以很容易地去除分离层，同时IDF芯片受到保护。在这个实施例中，由于基膜和保护膜，很难通过ClF3蚀刻TFT层，该保护膜提供在TFT层和暴露在侧面的层间绝缘膜、栅绝缘膜、布线等的边缘部分的上面和下面。
注意，ClF3可以通过氯和氟在200℃或更高的温度下通过Cl2(g)+3F2(g)→2ClF3(g)反应产生。在某些情况下ClF3(沸点：11.75℃)可以是液体，这取决于反应场的温度。在那样的情况下，也可以使用ClF3作为包含氟化卤的液体进行湿蚀刻。
混合着氮的ClF3等气体可以用作包含氟化卤的另一气体。
蚀刻剂不局限于ClF3或氟化卤，只要它蚀刻分离层且不蚀刻基膜即可。例如，可以使用包含氟的等离子体气体如CF4、SF6、NF3或F2。强碱性溶液，如四甲基氢氧化铵(tetrathylammonium hydroxide，TMAH)可以用作另一蚀刻剂，也可以使用HF溶液等。
在利用包含氟化卤的气体(如ClF3)化学地去除分离层的情况下，分离层和基膜的结合不局限于上述材料，只要被选择性蚀刻的材料用作分离层，且不被蚀刻的材料用作基膜即可。
即使当如上所述去除绝缘膜时，IDF芯片通过天线衬底彼此连接。之后，通过切片、划片或激光切割法切割IDF芯片，由此完成IDF芯片。然后，IDF芯片可以安装在物品上。热硬化树脂、紫外硬化树脂、环氧树脂、树脂添加剂、双面胶带等等可以用作用于安装的粘结剂。
虽然IDF芯片可以根据上述步骤完成，但可以如图5A至5C中所示，粘附柔性衬底。图5A是示出了利用粘结剂151粘贴柔性衬底150的状态的顶视图，图5B是图5A中的实线a-b的截面图。
由合成树脂如上述塑料或丙烯酸树脂制造的衬底可以用作柔性衬底。在这个实施例中，可以使用由塑料制造的衬底。
通过将IDF芯片转移到柔性衬底上，可以提高IDF芯片的抗断强度。
通过如图6A至6C中所示的切片、划片或激光切割法切割IDF芯片，由此完成形成在柔性衬底上的IDF芯片。图6A是示出了被切割的IDF芯片状态的顶视图，图6B是图6A的实线a-b的截面图。
由此形成的IDF芯片可以安装在物品上。热固性树脂、紫外硬化树脂、环氧树脂、树脂添加剂、双面胶带等等可以用作用于安装的粘结剂。
以这种方式直到完成之前还彼此连接的IDF芯片可以减小处理分离的IDF芯片的复杂性。它们可以彼此连接直到安装在物品上之前。例如，仅仅在一个方向成一直线地切割IDF芯片，并将其放置在IDF芯片安装装置上，然后在安装在物品上的同时在其它方向上切割IDF芯片。这使得有可能减小处理分离的IDF芯片的复杂度，并容易安装IDF芯片。
虽然没有示出，可以利用树脂或包含氮的绝缘膜覆盖IDF芯片用于保护，特别地，优选用它们覆盖IDF芯片的侧面。保护IDF芯片提高了IDF芯片的便携性。树脂或包含氮的绝缘膜可以由与要被安装IDF芯片的物品相同的材料制成。
在这个实施例中，使用各向异性导体以“面向下”的方式安装IDF芯片，其中IDF芯片的连接端面向天线，如上所述；然而，IDF芯片可以以“面向上”的方式安装，其中连接端对着天线的相反方向。在以“面向上”安装的情况下，可以使用引线键合方法作为把连接端连接到天线的方法。
在上文中描述的是薄膜晶体管形成在绝缘衬底上，然后分离绝缘衬底，并且优选地，薄膜晶体管进一步转移到柔性衬底上的方式。然而，分离的时序或数量并不局限于这个实施例。薄膜晶体管被转移到的位置不局限于柔性衬底。例如，薄膜晶体管可以直接转移到要安装IDF芯片的物品上(安装物品)。根据转移的次数确定以“面向上”或“面向下”的方式安装IDF芯片。
随后，参考图7A和7B描述制造天线的步骤。图7A和7B示出了在天线衬底上形成矩形地缠绕的天线的情况；然而，天线的形状不局限于此。例如，天线可以是圆形或直线。
如硼硅酸钡玻璃衬底或硼硅酸铝玻璃衬底的玻璃衬底；石英衬底；或由诸如塑料的合成树脂或丙烯酸树脂制成的衬底可以用作天线衬底，塑料的典型代表有聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)或聚醚砜(PES)。由于优选天线衬底薄，优选薄膜衬底。
如图7A中所示，借助于喷嘴160通过小滴释放法在天线衬底111上形成天线112。该天线可以通过以下方法中任一种形成：溅射法、印刷法、电镀法、光刻法、利用金属掩膜的蒸发法、以及它们的结合，代替小滴释放法。例如，通过溅射法、小滴释放法、印刷法、光刻法或蒸发法形成第一天线，形成第二天线以使得通过电镀法利用第一天线覆盖第二天线，因此形成层叠的天线。由于不需要图形化导电膜，优选通过小滴释放法或印刷法形成天线，由此减小制造步骤的数量。
另外，天线设有连接端135。由于连接端天线可以很容易地连接到薄膜集成电路。通过增加从喷嘴释放的小滴或保持喷嘴在一个位置上，可以形成连接端。注意到不是必须要提供连接端，且它的形状和位置并不局限于这个实施例。
天线可以由导电材料，如Ag(银)、Al(铝)、Au(金)、Cu(铜)或Pt(铂)形成。在使用具有相对高的电阻的Al或Au的情况下，布线电阻是一个顾虑。然而，在天线占据了大面积的情况下，可以通过增厚天线或括宽天线，减小布线电阻。可以利用具有低电阻的材料覆盖天线，且天线可以是叠层天线。在使用诸如Cu的可以扩散的导电材料的情况下，可以形成绝缘膜以覆盖天线的形成表面和/或Cu周围。
在这个实施例中，混合到作为溶剂的十四烷中的银从喷嘴160释放以形成天线。在此时，可以在天线衬底上形成由氧化钛(TiOx)制成的基膜以改善Ag的粘附性。
更优选地，在形成后对天线施加压力以改善平坦性。因此，天线可以变薄。也可以提供加热装置和加压装置，并且在这种情况下可以同时进行加压处理和加热处理。当在使用小滴释放方法中需要时，加热处理可以与用于去除溶剂的加热处理结合。
另外，可以在天线衬底上形成沟槽(凹槽)，且天线可以形成在沟槽中。由于天线可以形成在沟槽中，天线衬底和天线可以变薄。
进一步，可以在天线衬底的两侧上形成天线。在那种情况下，通过与上述方法类似的方法，可以在天线衬底的另一侧上形成天线。因此，可以延长天线长度，这能增加通讯距离。
部分天线可以形成在天线衬底的另一侧上，这取决于连接端的放置。例如，当如图1A和1B中所示盘绕天线时，根据连接端的设置，天线的一部分与天线的另一部分交叉变得必要。在此时，绝缘体需要被插入以便天线不短路。然而，天线衬底可以用作绝缘体。
随后，如图7B中所示，在天线衬底中形成开口113。可以物理地或化学地形成开口。在物理地形成开口的情况下，可以使用激光。另外，为了容易地形成开口，可以进行加热，可以通过粘附热的针或类似物到天线衬底中，而形成开口。在化学地形成开口的情况下，可以使用如干蚀刻或湿蚀刻的蚀刻方法。
开口形状不局限于圆形，也可以是矩形等。
在这个实施例中描述了粘附天线到IDF芯片的情况；然而，天线可以直接形成在IDF芯片上。例如，天线可以形成在与布线130同样的层中。
在这个实施例中描述了非接触IDF芯片；然而，它可以是接触IDF芯片或混和IDF芯片。
在这个实施例中IDF芯片和天线衬底被描述得较厚，以使得该实施例容易理解。然而，它们实际上形成得非常薄。
【实施例2】
在这个实施例中描述在实施方式2中描述的方式的具体方法。
图9A是在绝缘衬底100上的12个IDF芯片的顶视图，图9B是图9A的实线e-f的截面图，图9C是图9A的实线g-h的截面图，其经过连接区106。注意到与实施例1一样，在这个实施例中W用作金属膜。
如图9B中所示，在绝缘衬底100上形成金属膜102和具有金属的反应物50作为分离层。薄膜晶体管128n和128p形成在绝缘衬底100上，二者之间有金属膜102和具有金属的反应物50，每个晶体管具有基膜、图形化成所希望形状的半导体膜124、栅绝缘膜125和栅电极126。另外，提供布线130以连接到包括在半导体膜中的杂质区。
基膜可以具有层叠结构。这里，与实施例1一样，基膜具有第一绝缘膜121，第二绝缘膜122和第三绝缘膜123。
如实施例1中，可以形成包含1×1019/cm3至1×1022/cm3的氮，优选地，1×1019/cm3至5×1020/cm3的半导体膜，不像使用硅晶片形成的芯片。氢可以提供所谓的缺陷终止效应，其减少了在半导体膜中的缺陷。进一步，在半导体膜中的氢可以增加IDF芯片的柔性。
进一步，通过使得在IDF芯片中的图形化的半导体膜的面积比率为1％至30％，可以阻止由于薄膜晶体管的弯曲应力产生的损坏或分离。
另外，与实施例1一样，可以提供第一层间绝缘膜127和第二层间绝缘膜129。更优选地，可以提供第四绝缘膜131以覆盖布线130。
随后，在这个实施例中选择性地形成沟槽105以留下连接区106。与实施例1中一样，沟槽105可以通过切片、划片、利用掩模蚀刻等形成。如图9C中所示，在选择性地形成沟槽105以留下连接区106的情况下，在通过曝光步骤和显影步骤形成掩模图案之后，可以通过干蚀刻、湿蚀刻等形成沟槽。在干蚀刻中，可以使用大气等离子体法。
在通过干蚀刻、湿蚀刻等形成沟槽的情况下，根据连接区的布置和形状，可以调节诸如沟槽蚀刻时间的条件。短时间的蚀刻可以减小对其它薄膜的影响。
因此，形成在IDF芯片之间的沟槽没有必要形成在IDF芯片之间的每个边界处，但是可以相隔一定距离地形成在IDF芯片之间的边界处。
随后，如图10A至10C中所示，通过引入蚀刻剂去除作为分离层的金属膜102和反应物50。图10A是示出了通过引入包含氟化卤的气体或液体去除分离层的状态的顶视图，图10B是图10A的实线e-f的截面图，以及图10C是图10A的实线g-h的截面图，其跨过连接区106。
如图10B中所示，把包含氟化卤的气体或液体引入沟槽105中。在这个实施例中，与实施例1一样，使用ClF3(三氟化氯)作为氟化卤。
当处理温度为100℃至300℃时，可以增加反应速率。从而，可以减小ClF3气的消耗并可以缩短处理时间。
通过引入蚀刻剂逐渐退去分离层。然后，可以如箭头所示去除绝缘衬底。
设置蚀刻剂、气体流量、温度等使得TFT的每一层不被蚀刻。在这个实施例中使用的ClF3选择性地去除了分离层，而由于基膜和保护膜，TFT的每一层很难通过ClF3蚀刻，该基膜和保护膜提供在TFT层和在侧面上暴露的层间绝缘膜、栅绝缘膜、布线等的边缘部分上面和下面。
即使当去除绝缘衬底时，IDF芯片通过连接区彼此连接。因此，IDF芯片没有彼此分离。
随后，通过切片、划片或激光切割法切割IDF芯片。然后，IDF芯片可以安装在物品上。
虽然根据上述步骤可以完成IDF芯片，但可以将柔性衬底粘附到其上，如图11A至11C中所示。图11A是示出了利用粘接剂151粘附柔性衬底150的状态的顶视图，图11B是从图11A的实线e-f的截面图，图11C是从图11A的实线g-h的截面图，其跨过连接区106。
由合成树脂如上述的塑料或丙烯酸树脂制成的衬底可以用作柔性衬底。在这个实施例中，使用由塑料制成的衬底。热固性树脂、紫外硬化树脂、环氧树脂、树脂添加剂，双面胶带等可以用作用于粘附柔性衬底的粘接剂。通过把IDF芯片转移到柔性衬底，可以提高IDF芯片的抗断强度。
随后如图12A至12C中所示粘贴天线衬底。图12A是粘附了天线衬底111的顶视图，图12B是从图12A的实线e-f的截面图，和图12C是从图12B的实线g-h的截面图，其跨过连接区106。
与实施例1中一样，天线衬底111在对应于IDF芯片的位置设有天线112。天线的详细制造步骤可参照实施例1。在这个实施例中，分离了绝缘衬底100；由此，在天线衬底中可以不形成开口。
在此时，利用各向异性导体141把IDF芯片104和天线112彼此粘贴在一起。替代使用各向异性导体，可以使用超声波粘接剂、紫外硬化树脂、双面胶带等粘贴IDF芯片和天线。
在这个实施例中，IDF芯片使用各向异性导体以“面向下”方式安装，其中IDF芯片的连接区面向天线，如上所述；然而，与实施例1一样，IDF芯片可以以“面向下”的方式安装，其中连接区面对天线的相反方向。
其后，如图13A至13C中所示，通过切片、划片或激光切割法切割IDF芯片，由此完成在柔性衬底上形成的IDF芯片。图13A是示出了切割的IDF芯片的状态的顶视图，图13B是从图13A的实线e-f的截面图，和图13C是从图13A的实线g-h的截面图，其跨过了连接区106。
这样的IDF芯片可以安装在物品上。热固性树脂、紫外硬化树脂、环氧树脂、树脂粘接剂、双面胶带等可以用作用于安装的粘接剂。
虽然没有示出，可以利用树脂和包含氮的绝缘膜覆盖IDF芯片用于保护。特别地，IDF芯片的侧面优选利用树脂覆盖。树脂或包含氮的绝缘膜可以由与要安装IDF芯片的物品相同的材料制成。
上文中描述的是薄膜晶体管形成在绝缘衬底上，然后分离绝缘衬底的方式，并且优选地，薄膜晶体管可以进一步转移到柔性衬底上。然而，分离的时序或数量并不局限于这个实施例。另外，薄膜晶体管转移到的位置不局限于柔性衬底，它可以是安装物品。以“面向上”或“面向下”方式的IDF芯片的安装根据置换的数量而确定。
在这个实施例中描述了把天线粘贴到IDF芯片的情况；然而，天线可以直接形成在IDF芯片上。例如，天线可以形成在与布线130相同的层中。
在这个实施例中描述了非接触IDF芯片；然而，它可以是接触IDF芯片或混和IDF芯片。
在这个实施例中IDF芯片和天线衬底被描述得较厚，以使得实施例容易理解。然而，它们实际上形成得很薄。
【实施例3】
在这个实施例中描述了具有与上述实施例中不同形状的薄膜晶体管的情况。
图25A示出了直到栅电极的形成都如上所述的实施例。注意到在这个实施例中栅电极具有TaN(氮化钽)126a和W(钨)126b叠层结构。硅也可以用作另一栅电极。随后，形成层间绝缘膜127以覆盖栅电极。在这个实施例中，通过等离子体CVD法形成SiO2膜，其具有100nm的厚度。
随后，利用抗蚀剂44覆盖整个表面。通过内蚀刻方法蚀刻和去除抗蚀剂44、层间绝缘膜127和栅绝缘层125。因此，如图25B中所示，可以以自对准方式形成侧壁76。CHF3和He的混合气可以用作蚀刻气体。
当在衬底的背面上形成绝缘膜而同时形成层间绝缘膜127时，优选使用抗蚀剂44作为掩模蚀刻和去除在背面上的绝缘膜。
注意，用于形成侧壁76的方法不局限于上述。例如，可以使用如图26A和26B中所示的方法。图26A示出了其中绝缘膜127具有两或多层的叠层结构的例子。绝缘膜127具有100nm厚的SiON(氧氮化硅)膜和200nm厚的LTO(低温氧化物)膜的双层结构。在这个实施例中，通过等离子体CVD法形成SiON膜，作为LTO膜的SiO2膜通过低压CVD法形成。其后，通过进行使用蚀刻剂44作为掩模的内蚀刻，可以形成L-形和弧形侧壁76。
图26B示出了其中进行蚀刻以在内蚀刻时，保留栅绝缘膜125不被去除的例子。在这种情况下的绝缘膜127可以具有单层结构或叠层结构。
当通过掺杂高浓度的n型杂质在侧壁76的下部分形成低浓度杂质区或未掺杂偏移(off-set)区时，侧壁起到掩模的作用。在上述的形成侧壁的任一方法中，内蚀刻条件可以根据低浓度杂质区或偏移区的宽度而设定。
随后，如图25C中所示，新形成抗蚀剂77以覆盖p型TFT区域，并且利用栅电极126和侧壁76为掩模以高浓度加入提供n型导电性的杂质元素78(典型地，P或As)。利用1×1013/cm2至5×1015/cm2的剂量和60keV至100keV的加速电压进行掺杂步骤。根据该掺杂步骤，穿过栅绝缘膜125进行掺杂(所谓的穿过掺杂)，由此形成一对n型高浓度掺杂区79。在此时，在侧壁下形成了偏移区65。
注意到在通过灰化等去除抗蚀剂77后，杂质区可以被热激活。例如，可以形成50nm厚的SiON膜，然后在550℃的温度下在氮气中热处理4个小时。进一步，当形成100nm厚的包含氢的SiNx膜并在410℃的温度下在氮气气氛中处理一个小时的情况下，可以改善结晶半导体膜的缺陷。这个步骤称作氢化步骤，通过该步骤可以消除例如在结晶半导体中的悬挂键。另外，可以形成具有600nm厚度的SiON膜作为用于保护TFT的盖层绝缘膜。注意可以在形成SiON膜后，进行氢化步骤。在那种情况下，可以依次形成SiNx膜和SiON膜。因此，在TFT上形成了SiON、SiNx和SiON三层绝缘膜；然而，其结构和材料并不局限于此。由于它们具有保护TFT的功能，优选形成这些绝缘膜。然而，没有必要一定要形成这些膜。
随后，如图25D中所示，在TFT上形成层间绝缘膜129。上述实施例可以被称为层间绝缘膜的材料或制造方法。
该层叠绝缘膜129可以具有叠层结构。换句话说，绝缘膜54可以层叠在层间绝缘膜上。该绝缘膜54可以由包含碳的膜形成，如DLC(类金刚石碳)或氮化碳(CN)。可选择地，绝缘膜54可以由氧化硅膜、氮化硅膜、氮氧化硅膜等形成。等离子体CVD法、溅射法等可以用作用于制造绝缘膜54的方法。
为了防止TFT层由于应力而膜分离或破裂，可以在层间绝缘膜中混入填充物，所述应力是由层间绝缘膜和后来要形成的布线的导电材料等之间的热膨胀系数差引起的。这是因为填充物可以控制热膨胀。
然后，在形成抗蚀剂后，通过蚀刻形成接触孔。在那之后，形成用于连接TFT的布线130和用于连接TFT到外部天线的连接布线21。虽然使用CHF3和He的混合气体作为蚀刻气体以形成接触孔，但是蚀刻气体并不局限与此。布线130和连接布线21可以利用相同的材料同时形成，或者可以分开形成。在这个实施例中，连接到TFT的布线130将会具有五层结构，其中通过溅射方法依次层叠Ti、TiN、Al-Si、Ti和TiN。然后，可以对其图形化以成为布线130。
当Si混合到Al层中时，在布线图形化期间抗蚀剂烘烤时，可以防止小丘的产生。替代Si，也可以混合约0.5％的Cu。通过在Ti和TiN之间夹入Al-Si层，可以进一步消除小丘的产生。注意，理想的是在图形化中使用由无机材料(如SiON)形成的掩模。布线的材料和形成方法并不局限于此。在此时，可以在布线上提供保护膜80，并且可以在连接区中形成开口。
通过上述步骤，完成了具有TFT的IDF芯片。在这个实施例中描述了顶栅结构；然而，也可以采用底栅(反向交错)结构。
如图25D中所示，理想的是调节IDF芯片中的基膜和层间绝缘膜的厚度，以使得从半导体层到基膜底的距离(tunder)可以等于或近似等于从半导体层到层间绝缘膜顶的距离(tover)。通过以这样的方式把半导体层设置在IDF芯片的中心，可以缓解在半导体层上的应力并防止裂缝的产生。
然后，与上述实施例中一样，可以形成沟槽以分离绝缘衬底，以及形成天线。
在这个实施例中描述的具有侧壁的薄膜晶体管，可以与上述实施方式和上述实施例自由地结合。
【实施例4】
在这个实施例中描述了用于制造薄膜集成电路的方法，其不同于实施例1和2中所描述的方式。
如图14A中所示，根据实施方式2或实施例2，制备通过连接区106连接的IDF芯片。IDF芯片设有与布线130相同的材料形成的凸起201。
另外，制备设有布线203的第二衬底202。对于第二衬底，可以使用玻璃衬底，如硼硅酸钡玻璃衬底或硼硅酸铝玻璃衬底；石英衬底等。由合成树脂(如塑料)或丙烯酸树脂制成的衬底可以用作具有绝缘表面的另一衬底，该塑料以聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)或聚醚砜(PES)为代表。这样的合成树脂可以是柔性的。
如图14B中所示，使用粘接剂204，将连接的IDF芯片粘贴到设有布线203的第二衬底202。在此时，IDF芯片粘贴到第二衬底以使得凸起201连接到布线203。各向异性导体可以用作粘接剂204。替代各向异性导体，IDF芯片可以使用超声波粘接剂、紫外硬化树脂、双面胶带等粘贴。
如图14C中所示，通过切片、划片或激光切割法切割IDF芯片。
其后，如图14D中所示形成天线端子205。天线端子可以通过小滴释放法、溅射法、CVD法等形成。
然后，如图14E中所示，将设有天线112的天线衬底111粘贴到IDF芯片。上述实施方式和实施例可以作为天线或天线衬底的材料或制造方法参考。天线衬底可以由要被安装IDF芯片的物品的材料制成。
如上所述，IDF芯片可以采用多种天线安装形式。这个实施例的IDF芯片在连接状态下经受制造工艺，并对天线的安装形式或安装方法没有特别的限制。
在这个实施例中描述了非接触IDF芯片；然而，它也可以是如实施例1或2所描述的接触IDF芯片或混和IDF芯片。
在这个实施例中IDF芯片和天线衬底被描述得较厚，以使得实施例容易理解。然而，它们实际上形成得很薄。
【实施例5】
在这个实施例中描述IDF芯片各种形式。
如图22A中所示，通过使用具有导体140的各向异性导体141、利用连接端(例如，其间的凸起109)，将IDF芯片104和形成在天线衬底111上的天线112彼此连接。替代各向异性导体，可以超声波粘接剂、紫外硬化树脂、双向带等。
如图22B中所示，IDF芯片通过粘接剂151粘贴到柔性衬底150上。热固性树脂、紫外硬化树脂、环氧树脂、树脂添加剂、双面胶带等可以用作粘接剂。
可以提供多个天线衬底。例如，在IDF芯片的两侧上提供设有天线112的天线衬底。因此，可以延长天线的总长度，这可以增加通讯距离。在此时，形成导电膜250以把在一侧的天线与在另一侧的天线连接。例如，在天线衬底之间通过小滴释放方法选择性地释放具有导体的小滴以形成导电膜250。之后，优选用绝缘膜251覆盖导电膜250以保护导电膜250。
另外，用于连接一侧上天线到另一侧上天线的结构不局限于这个实施例。例如，在一侧上的天线和在另一侧上的天线每一个都可以经过凸起109连接到IDF芯片。
如上所述，可以完成具有天线的IDF芯片。注意，用于在本发明的IDF芯片上安装天线的方法并不局限于这个实施例所描述的方式。例如，有在与包括在薄膜晶体管中的导电膜相同的层中形成天线的方式，和在IDF芯片上形成天线而不使用天线衬底的方式。
注意到本发明的IDF芯片不特别局限于在这个实施例中描述的IDF芯片的方式。换句话说，虽然在这个实施例中描述了非接触IDF芯片，但是它也可以是IDF芯片或混和IDF芯片。
【实施例6】
在这个实施例中描述安装有IDF芯片的物品形式。注意，IDF芯片的安装位置，要被安装IDF芯片的物品的形状和IDF芯片的数量并不局限于这个实施例中的这些。
图15A和15B示出了把IDF芯片粘贴到食品或饮料的标签和把IDF芯片安装到食品或饮料的容器上的情况，例如，啤酒瓶181。
如图15A中所示，具有天线112的IDF芯片104通过双面胶带等粘贴到标签180上。当标签本身具有粘性时，IDF芯片可以直接粘贴到粘性标签上。
如图15B中所示，这样的商品在传送带183等上通过读/写器182时；相应地，信息被输入或读取。现有信息可以被重写，这取决于IDF芯片中的存储器类型。
由于可以在非接触的条件下从设有天线的IDF芯片输入或读出信息，可以在商品封装在纸盒等的条件下，通过读取/写入器管理信息。
这样的安装有IDF芯片的商品可以大幅度地减小在销售中的人力成本。并且，可以减小人为误差。
如上所述安装在商品上的IDF芯片中的信息范围从涉及到产品或制造(如产地、加工者/制造者、日期等)的基本信息，到过敏信息、主要成分、广告等。另外，信息存储装置，如条形码或磁带，可以用作增加信息量或改善安全性。在结合例如条形码使用IDF芯片的情况下，它们可以根据目的优选地使用。例如，不需要重写的信息，如基本信息，可以输入到条形码中，而需要重写的信息可以写入IDF芯片中。
当在包括在ID芯片中的存储器中形成数据不能重写的ROM等时，可能防止有价证券(如钞票和支票)，和证书(如户口、居住证、名字卡、旅行支票和护照的伪造品。
作为防盗措施的例子，描述了在包601上安装IDF芯片602的情况。例如，如图27中所示，IDF芯片可以安装在包的底部或侧面。由于IDF芯片极薄且小，它可以安装而保持包有吸引力的设计。另外，IDF芯片透光；由此，它不容易被贼识别。因此，不必担心IDF芯片会被贼去除。
在安装有IDF芯片的包被偷的情况下，可以通过使用例如GPS(全球定位系统)发现包的实际位置。注意到GPS系统是基于通过接收从GPS卫星发送的信号发现的时间差确定位置的系统。
除了被偷窃物品，通过使用GPS，可以得到丢失财产或落下物品的实际位置的信息。
另外，IDF芯片可以安装在如汽车或自行车的交通工具、表、附属品和包等上。
图16A示出了安装有IDF芯片的钞票301。在图16A中，IDF芯片302固定在钞票内部，但它可以形成在表面上。这是因为IDF芯片透光，且即使当形成在表面上时也不妨碍印刷等。
另外，除了钞票，IDF芯片可以安装在有价证券上。例如，它可以安装在硬币上。在钞票或硬币上安装IDF芯片对于防止在自动售货机中钞票和硬币的伪造以及改善识别精确度是有帮助的。
图16B示出了安装有IDF芯片的支票311。在图16B中，IDF芯片312提供在支票的表面上。由于IDF芯片透光，它可以提供在支票表面上。自然地，IDF芯片也可以安装在支票内部。
图16C示出了安装有IDF芯片的股票321。虽然在图16C中，IDF芯片322固定在股票内部，它也可以提供在其表面上。IDF芯片的尺寸、形状和安装位置并没有绝对限定。然而，在包括大量信息的情况下，IDF芯片可以制造得更大。即使在这样的情况下，IDF芯片透光；由此，无论它安装在哪儿，它不会妨碍印刷。
可以使用包括IDF芯片的墨水印刷钞票、支票、股票等。进一步，当将钞票、支票、股票等与化学物质混和以形成安装有多个IDF芯片的钞票、支票、股票等时，可以分散多个IDF芯片。由于IDF芯片可以以低成本制造，可以在钞票、支票、股票等上安装多个IDF芯片，而不对其制造成本产生负面影响。
如上所述，IDF芯片由厚度显著减小的薄膜集成电路形成；由此，IDF芯片可以安装在非常薄的纸状物品上。由此，可以维持物品有吸引力的设计。另外，由于IDF芯片透光，它可以安装在物品的表面上。
图17A示出了安装有IDF芯片的书331。可以在书的封面内或表面上提供IDF芯片332。可选择地，IDF芯片可以安装在书的任何一页上。
图17B示出了安装有IDF芯片的DVD 341。IDF芯片342可以提供在DVD的包装的内部或表面上。自然地，IDF芯片可以安装在产品，如CD或录像带以及DVD上。
当IDF芯片安装在这样的不断地进行租借服务的物品上时，能在更短的时间内更简单地进行租借和归还。另外，产品信息，如内容、广告、演员表等可以作为数据写在IDF芯片中。
根据IDF芯片所粘贴物品的形状，IDF芯片可以改变形状到一定程度。因此，IDF芯片的应用不局限于在这个实施例中的描述，其它多种应用是可能的。
通过在个人所有物上安装IDF芯片，即使当它丢失或被偷窃，也能查找所有物的位置。
IDF芯片可以固定到用于包装所有物的包装纸上。进一步，作为音频数据的信息可以写入IDF芯片中。在那种情况下，通过读取器可以读取信息，通过再现装置可以听到消息。另外，通过利用读取器读取数据，可以通过网络提供不同的信息。
描述在商品上安装IDF芯片用于安全管理的情况。
图28示出了粘贴有安装有IDF芯片612的标签613的肉的包装611。IDF芯片可以安装在标签的表面或内部。在新鲜食品(如蔬菜)的情况下，IDF芯片也可以安装在用于覆盖新鲜食品的玻璃纸上。
IDF芯片可以存储涉及产品的基本信息，如制造地、生产者、加工日期和有效期。进一步，也可以存储如关于产品的服务建议的应用。由于这样的基本信息不需要被重写，它可以存储在不能重写的存储器，如MROM中。这样的应用可以存储在可重写和可擦除的存储器，如EEROM中。
另外，在加工前为了控制食品安全，能够知道动物和植物的情况是很重要的。由此，可以在动物和植物中植入IDF芯片，在IDF芯片中的关于动物和植物的信息可以通过读取器得到。动物和植物的信息可以包括繁殖地、饲养、饲养者和传染病的感染记录。
当在IDF芯片中存储产品价格时，与使用传统条形码的情况相比，产品能在更短的时间内更简单地被支付。换句话说，安装有多个IDF芯片的产品可以同时被支付。然而，读取器需要具有防冲突功能以控制同时读取多个IDF芯片的情况。
进一步，即使当产品和收银机之间存在距离时，产品也可以在收银机被支付，这取决于IDF芯片的通讯距离。另外，IDF芯片在防止入店行窃等方面是有帮助的。
此外，IDF芯片可以结合其它信息媒介(如条形码和磁带)使用。例如，没有必要重写的基本信息可以存储在IDF芯片中，需要更新的信息，例如折扣或特价信息可以存储在条形码中。这是因为条形码中的信息可以很容易地改变，而不像IDF芯片。
以这种方式安装IDF芯片可以增加提供给消费者的信息量；由此，消费者可以很容易地购买产品。
接着描述的是安装有IDF芯片的产品，和为了进行制造控制，基于IDF芯片中信息控制的制造装置(制造机器人)。
目前，经常制造定制的产品，它们是基于要被制造产品的定制信息在生产线上制造的。例如，在提供门的自由颜色选择的汽车生产线上，IDF芯片安装在每辆汽车的一部分上，根据IDF芯片中信息控制喷涂装置。这样，能制造定制汽车。当安装IDF芯片时，没有必要预先调整要被投放生产线和要被喷涂成同样颜色的汽车顺序和数量。此外，没有必要根据汽车的顺序和数量设定用于控制喷涂装置的程序。换句话说，制造装置可以根据安装在每辆车上的IDF芯片中的信息独立地工作。
如上所述，IDF芯片可以应用到很多领域。根据存储在IDF芯片中的信息，可以得到用于制造的具体信息并在这些信息的基础上控制制造装置。
在下文中描述了使用安装有IDF芯片622的卡621作为电子货币的方式。图29示出了用卡621支付的情况。图29也示出了收银机623和读取器/写入器624。IDF芯片622存储存进卡621中的金额信息。金额信息可以通过读取/写入器624不接触地读取，并传送到收银机623。收银机623验证存储到卡621的金额大于要被支付的金额，由此进行支付。然后，在支付后剩余钱的金额的信息被传送到读取/写入器624并通过读取/写入器624写入到卡621的IDF芯片622中。
注意，读取/写入器624可以装配有用于输入个人识别码等的键盘625，由此可以防止卡621在没有发现的情况下被第三方使用以进行支付。
IDF芯片优选设置在要被安装物品(安装物品)的中心，且优选利用物品的材料覆盖。因此，可以改善IDF芯片的机械强度。特别地，当用D表示安装物品的厚度时，可以设置IDF芯片的插入位置(IDF芯片的中心)X使其满足(1/2)·D-30μm＜X＜(1/2)·D+30μm。换句话说，安装物品的厚度是D＞60μm。
即使当天线单独形成时，IDF芯片优选设置在上述位置。
如上所述，理想的是调节IDF芯片中的基膜和层间绝缘膜的厚度，以使得从半导体层到基膜底部的距离(tunder)等于或大约等于从半导体层到层间绝缘膜顶部的距离(tover)。由此，当IDF芯片设置在物品的中心且半导体层设置在IDF芯片的中心时，可以减少半导体层上的应力且可以防止裂缝的产生。
另外，IDF芯片和天线可以分开地安装在物品上。对于安装区域没有限制，且当IDF芯片和天线安装在不同面时，增加了设计的自由度。在这种情况下天线可以直接安装物品上。其后，天线的连接端连接到IDF芯片的连接端。在此时，它们可以利用各向异性导体彼此连接。
【实施例7】
假定IDF芯片在某些情况下具有面积度量，与形成有硅晶片的芯片相比是高度柔性的；由此，需要考虑在弯曲状态下的损坏。因此，在这个实施例中，描述了安装有IDF芯片的钞票的状态。
图19A示出了是IDF芯片安装物品的钞票301并且在箭头方向280弯曲。通常地，薄膜材料易于弯曲或可以容易地在纵向方向弯曲；由此，在这个实施例中描述了在纵向方向上弯曲的情况。
在图19B中示出了在这种状态的IDF芯片104。IDF芯片具有多个薄膜晶体管230，并且设置薄膜晶体管以使得载流子流动方向281与箭头方向(弯曲方向)280垂直。换句话说，设置每个薄膜晶体管的源区230(s)、沟道形成区230(c)和漏区230(d)垂直于弯曲方向280。结果，可以防止由于弯曲应力导致的薄膜晶体管的损坏和分离。
在使用利用激光辐照的结晶半导体膜作为半导体膜的情况下，也设置激光扫描方向283垂直于弯曲方向280。例如，如图23B中所示，在以Z字形移动激光辐照区(斑)282以结晶化整个表面的情况下，设置激光扫描方向283(主轴侧)平行于弯曲方向280。
通过在这样的方向上弯曲IDF芯片，特别地，不会破坏薄膜晶体管。进一步，在载流子方向上的晶界可以减小到最小。由此，薄膜晶体管的电学特性，特别地，迁移率可以提高。
进一步，通过使得图形化的半导体膜的面积比例为1％至30％，可以防止由于弯曲应力导致的薄膜晶体管的损坏和分离。
这个实施例可以应用到包括在非接触IDF芯片、接触IDF芯片和混和IDF芯片中的任何一个中的半导体膜。
【实施例8】
在这个实施例中描述使用装配有薄膜集成电路的物品的应用方式。
图18A示出了信息流经装配有粘贴到标签403的IDF芯片402的药瓶401、读取/写入器410、具有显示部分421的个人计算机420等。在IDF芯片中的信息，例如，剂量、效果、副作用、过敏信息等通过读取/写入器输入到个人计算机中，且该信息可以在显示部分421中确认。
该IDF芯片可以包括诸如商业广告的信息，例如，主页地址。在那种情况下，激活Internet浏览器，并通过读取/写入器输入地址；然后，可以看到主页。通过读取在IDF芯片中记录的信息，与手动输入信息的情况相比可以避免输入错误。
借助于具有读取器/写入器功能的便携电子装置(以手机或PDA为代表)可以读取在药物上的信息。例如，用作蜂窝式电话430的天线431的线圈被设计成也用作读取器/写入器的天线。可以在手机的显示部分432上确认记录在IDF芯片中的信息。
图18B示出了IDF芯片和读取器/写入器的电路结构。
首先，IDF芯片104包括天线线圈501、电容器元件502、解调电路503、调制电路504、整流电路505、微处理器506、存储器507和用于对天线线圈501施加负载的开关508。这些电路和微处理器可以利用薄膜集成电路形成。存储器507的数量不局限于一个，而且可以使用多个存储器。
读取器/写入器410包括天线线圈511、调制电路512和振荡装置513，其有助于发送信号的产生。读取器/写入器410进一步包括检波、放大和调制接收信号的检波解调电路514。由于从IDF芯片接收的信号极其弱，接收信号优选通过滤波器等分离和放大。随后，接收的信号传送到门ASIC(特定用途集成电路)515。
输入到门ASIC的数据传送到微处理器516并被处理。如果需要，在微处理器516和存储器517之间进行信号的相互发送，由此实现预定的处理。在微处理器516中使用的程序、数据等存储在存储器517中。并且，该存储器可以用作处理中的操作区域。其后，可以进行在微处理器和信号接口519之间的信号发递。进一步，提供用于相互信号交换的电源518。
可以在个人计算机或电话自身中提供微处理器516、存储器517和信号接口519。
读取器/写入器可以具有防冲突功能。
进一步，诸如手机的也可以用作读取/写入器的电致装置可以包括天线线圈511、调制电路512、振荡装置513、检波解调电路514、门ASIC515，、微处理器516、存储器517、电源518和信号接口519。
自然地，可以在个人计算机中形成上述电路等以提供读取/写入器功能。
作为电子波的从门ASIC 515发送并且经过调制电路512的信号通过在天线线圈501中的电磁感应被转换成AC电信号。AC电信号在解调电路503中被解调并被传送到微处理器506。进一步，利用在整流电路505中的AC电信号产生电源电压，并供应到微处理器506。
在微处理器506中，根据输入的信号进行各种处理。存储器507不仅用于存储在微处理器506中使用的程序、数据等，而且也作为处理的中操作区域。从微处理器506传送到调制电路504的信号被调制成AC电信号。根据调制电路504中的AC电信号，开关508可以施加负载到天线线圈501。读取/写入器接收通过电子波施加到天线线圈501上的负载，由此随后从微处理器506读取信号。
在图18B中示出的IDF芯片和读取/写入器的电路结构仅仅是一个例子，本发明并不局限与此。用于传送信号的方法并不局限于在这个实施例中描述的电磁感应方法。也可以采用电磁耦合方法、微波方法或其它传送方法。进一步，本发明的IDF芯片可以具有诸如GPS的功能。
【实施例9】
实验比较了利用ClF3蚀刻钨和氧化钨的蚀刻速率。图30示出了在25℃、50℃、100℃和150℃的温度下用ClF3蚀刻钨和氧化钨的蚀刻速率(μm/h)。
如图30所示，氧化钨的蚀刻速率高于钨的蚀刻速率。换句话说，由于其高蚀刻速率，可以在短时间内制造IDF芯片，所以优选使用氧化钨作为本发明的分离层。
本发明以2004年6月29日在日本专利局申请的日本优先权申请No.2004-192250为基础，这里引入其全部内容作为参考。

Claims (109)

1.一种用于制造薄膜集成电路的方法，包括以下步骤：
在绝缘的第一衬底上形成包括金属的金属膜；
形成包括金属的化合物的金属化合物层，从包括氧化物、氮化物和氮氧化物的组选择所述化合物；
在所述金属化合物层上形成多个薄膜集成电路；
在多个薄膜集成电路之间形成沟槽以暴露所述金属化合物层的一部分；
把具有至少一个开口的第二衬底粘贴到该多个薄膜集成电路上；和
通过把包括氟化卤的蚀刻材料引入到所述开口中，去除所述金属膜和所述金属化合物层，从而分离所述绝缘的第一衬底，同时该多个薄膜集成电路通过该第二衬底彼此固定。
2.根据权利要求1的方法，还包括以下步骤：
把该多个连接的薄膜集成电路粘贴到柔性衬底上。
3.一种用于制造薄膜集成电路的方法，包括以下步骤；
在绝缘衬底上形成包括金属的金属膜；
形成包括金属的化合物的金属化合物层，从包括氧化物、氮化物和氮氧化物的组选择所述化合物；
在所述金属化合物层上形成多个薄膜集成电路；
在该多个薄膜集成电路之间选择性地形成沟槽以暴露所述金属化合物层的一部分，并且形成连接区，该连接区是该多个薄膜集成电路的一部分；和
通过把包括氟化卤的蚀刻材料引入到所述沟槽中，去除所述金属膜和所述金属化合物层，从而分离绝缘衬底，同时该多个薄膜集成电路通过连接区彼此固定。
4.根据权利要求3的方法，还包括以下步骤：
粘贴天线到所述多个连接的薄膜集成电路。
5.根据权利要求3的方法，还包括以下步骤：
把该多个连接的薄膜集成电路粘贴到柔性衬底上；和
粘贴天线到该多个连接的薄膜集成电路。
6.一种用于制造薄膜集成电路的方法，包括以下步骤：
在绝缘的第一衬底上形成包括金属的金属膜；
形成包括金属的化合物的金属化合物层，从包括氧化物、氮化物和氮氧化物的组选择所述化合物；
在所述金属化合物层上形成多个薄膜集成电路；
在该多个薄膜集成电路之间选择性地形成沟槽以暴露所述金属化合物层的一部分，并形成连接区，该连接区是该多个薄膜集成电路的一部分；
把具有至少一个开口的第二衬底粘贴到该多个薄膜集成电路上；和
通过把包括氟化卤的蚀刻材料引入到所述沟槽和所述开口中，去除所述金属膜和所述金属化合物层，从而分离所述绝缘的第一衬底，同时该多个薄膜集成电路通过该第二衬底彼此固定。
7.根据权利要求1的用于制造薄膜集成电路的方法，其中薄膜集成电路包括薄膜晶体管和在薄膜晶体管的上面和下面提供的含氮绝缘膜。
8.根据权利要求2的用于制造薄膜集成电路的方法，其中薄膜集成电路包括薄膜晶体管和在薄膜晶体管的上面和下面提供的含氮绝缘膜。
9.根据权利要求3的用于制造薄膜集成电路的方法，其中薄膜集成电路包括薄膜晶体管和在薄膜晶体管的上面和下面提供的含氮绝缘膜。
10.根据权利要求4的用于制造薄膜集成电路的方法，其中薄膜集成电路包括薄膜晶体管和在薄膜晶体管的上面和下面提供的含氮绝缘膜。
11.根据权利要求5的用于制造薄膜集成电路的方法，其中薄膜集成电路包括薄膜晶体管和在薄膜晶体管的上面和下面提供的含氮绝缘膜。
12.根据权利要求6的用于制造薄膜集成电路的方法，其中薄膜集成电路包括薄膜晶体管和在薄膜晶体管的上面和下面提供的含氮绝缘膜。
13.根据权利要求1的用于制造薄膜集成电路的方法，其中ClF3用作氟化卤。
14.根据权利要求2的用于制造薄膜集成电路的方法，其中ClF3用作氟化卤。
15.根据权利要求3的用于制造薄膜集成电路的方法，其中ClF3用作氟化卤。
16.根据权利要求4的用于制造薄膜集成电路的方法，其中ClF3用作氟化卤。
17.根据权利要求5的用于制造薄膜集成电路的方法，其中ClF3用作氟化卤。
18.根据权利要求6的用于制造薄膜集成电路的方法，其中ClF3用作氟化卤。
19.根据权利要求1的用于制造薄膜集成电路的方法，其中所述绝缘的第一衬底是从包括玻璃衬底、石英衬底、由合成树脂制成的衬底的组中选择的任意一种。
20.根据权利要求2的用于制造薄膜集成电路的方法，其中所述绝缘的第一衬底是从包括玻璃衬底、石英衬底、由合成树脂制成的衬底的组中选择的任意一种。
21.根据权利要求3的用于制造薄膜集成电路的方法，其中绝缘衬底是从包括玻璃衬底、石英衬底、由合成树脂制成的衬底的组中选择的任意一种。
22.根据权利要求4的用于制造薄膜集成电路的方法，其中绝缘衬底是从包括玻璃衬底、石英衬底、由合成树脂制成的衬底的组中选择的任意一种。
23.根据权利要求5的用于制造薄膜集成电路的方法，其中绝缘衬底是从包括玻璃衬底、石英衬底、由合成树脂制成的衬底的组中选择的任意一种。
24.根据权利要求6的用于制造薄膜集成电路的方法，其中所述绝缘的第一衬底是从包括玻璃衬底、石英衬底、由合成树脂制成的衬底的组中选择的任意一种。
25.根据权利要求1的用于制造薄膜集成电路的方法，其中当安装物品的厚度用D表示时，薄膜集成电路的安装位置X满足(1/2)·D-30μm＜X＜(1/2)·D+30μm。
26.根据权利要求2的用于制造薄膜集成电路的方法，其中当安装物品的厚度用D表示时，薄膜集成电路的安装位置X满足(1/2)·D-30μm＜X＜(1/2)·D+30μm。
27.根据权利要求3的用于制造薄膜集成电路的方法，其中当安装物品的厚度用D表示时，薄膜集成电路的安装位置X满足(1/2)·D-30μm＜X＜(1/2)·D+30μm。
28.根据权利要求4的用于制造薄膜集成电路的方法，其中当安装物品的厚度用D表示时，薄膜集成电路的安装位置X满足(1/2)·D-30μm＜X＜(1/2)·D+30μm。
29.根据权利要求5的用于制造薄膜集成电路的方法，其中当安装物品的厚度用D表示时，薄膜集成电路的安装位置X满足(1/2)·D-30μm＜X＜(1/2)·D+30μm。
30.根据权利要求6的用于制造薄膜集成电路的方法，其中当安装物品的厚度用D表示时，薄膜集成电路的安装位置X满足(1/2)·D-30μm＜X＜(1/2)·D+30μm。
31.根据权利要求1的用于制造薄膜集成电路的方法，其中所述第一衬底具有天线。
32.根据权利要求2的用于制造薄膜集成电路的方法，其中所述第一衬底具有天线。
33.根据权利要求6的用于制造薄膜集成电路的方法，其中所述第一衬底具有天线。
34.根据权利要求4的用于制造薄膜集成电路的方法，其中天线借助于从包括各向异性导体和紫外硬化树脂的组中选出的任意一种粘贴到该薄膜集成电路。
35.根据权利要求5的用于制造薄膜集成电路的方法，其中天线借助于从包括各向异性导体和紫外硬化树脂的组中选出的任意一种粘贴到该薄膜集成电路。
36.根据权利要求31的用于制造薄膜集成电路的方法，其中天线借助于从包括各向异性导体和紫外硬化树脂的组中选出的任意一种粘贴到该薄膜集成电路。
37.根据权利要求32的用于制造薄膜集成电路的方法，其中天线借助于从包括各向异性导体和紫外硬化树脂的组中选出的任意一种粘贴到该薄膜集成电路。
38.根据权利要求33的用于制造薄膜集成电路的方法，其中天线借助于从包括各向异性导体和紫外硬化树脂的组中选出的任意一种粘贴到该薄膜集成电路。
39.根据权利要求4的用于制造薄膜集成电路的方法，其中天线通过从包括小滴释放法、溅射法、印刷法、电镀法、光刻法、使用金属掩膜的蒸发法及其组合的组中选出的任何方法形成。
40.根据权利要求5的用于制造薄膜集成电路的方法，其中天线通过从包括小滴释放法、溅射法、印刷法、电镀法、光刻法、使用金属掩膜的蒸发法及其组合的组中选出的任何方法形成。
41.根据权利要求31的用于制造薄膜集成电路的方法，其中天线通过从包括小滴释放法、溅射法、印刷法、电镀法、光刻法、使用金属掩膜的蒸发法及其组合的组中选出的任何方法形成。
42.根据权利要求32的用于制造薄膜集成电路的方法，其中天线通过从包括小滴释放法、溅射法、印刷法、电镀法、光刻法、使用金属掩膜的蒸发法及其组合的组中选出的任何方法形成。
43.根据权利要求33的用于制造薄膜集成电路的方法，其中天线通过从包括小滴释放法、溅射法、印刷法、电镀法、光刻法、使用金属掩膜的蒸发法及其组合的组中选出的任何方法形成。
44.根据权利要求1的用于制造薄膜集成电路的方法，其中薄膜集成电路具有0.3μm至3μm的厚度。
45.根据权利要求2的用于制造薄膜集成电路的方法，其中薄膜集成电路具有0.3μm至3μm的厚度。
46.根据权利要求3的用于制造薄膜集成电路的方法，其中薄膜集成电路具有0.3μm至3μm的厚度。
47.根据权利要求4的用于制造薄膜集成电路的方法，其中薄膜集成电路具有0.3μm至3μm的厚度。
48.根据权利要求5的用于制造薄膜集成电路的方法，其中薄膜集成电路具有0.3μm至3μm的厚度。
49.根据权利要求6的用于制造薄膜集成电路的方法，其中薄膜集成电路具有0.3μm至3μm的厚度。
50.根据权利要求1的用于制造薄膜集成电路的方法，其中薄膜集成电路具有25mm2或更小的面积。
51.根据权利要求2的用于制造薄膜集成电路的方法，其中薄膜集成电路具有25mm2或更小的面积。
52.根据权利要求3的用于制造薄膜集成电路的方法，其中薄膜集成电路具有25mm2或更小的面积。
53.根据权利要求4的用于制造薄膜集成电路的方法，其中薄膜集成电路具有25mm2或更小的面积。
54.根据权利要求5的用于制造薄膜集成电路的方法，其中薄膜集成电路具有25mm2或更小的面积。
55.根据权利要求6的用于制造薄膜集成电路的方法，其中薄膜集成电路具有25mm2或更小的面积。
56.根据权利要求1的用于制造薄膜集成电路的方法，其中薄膜集成电路包括具有1×1019/cm3至5×1020/cm3的氢浓度的半导体膜。
57.根据权利要求2的用于制造薄膜集成电路的方法，其中薄膜集成电路包括具有1×1019/cm3至5×1020/cm3的氢浓度的半导体膜。
58.根据权利要求3的用于制造薄膜集成电路的方法，其中薄膜集成电路包括具有1×1019/cm3至5×1020/cm3的氢浓度的半导体膜。
59.根据权利要求4的用于制造薄膜集成电路的方法，其中薄膜集成电路包括具有1×1019/cm3至5×1020/cm3的氢浓度的半导体膜。
60.根据权利要求5的用于制造薄膜集成电路的方法，其中薄膜集成电路包括具有1×1019/cm3至5×1020/cm3的氢浓度的半导体膜。
61.根据权利要求6的用于制造薄膜集成电路的方法，其中薄膜集成电路包括具有1×1019/cm3至5×1020/cm3的氢浓度的半导体膜。
62.根据权利要求56的用于制造薄膜集成电路的方法，其中半导体膜具有0.2μm或更小的厚度。
63.根据权利要求57的用于制造薄膜集成电路的方法，其中半导体膜具有0.2μm或更小的厚度。
64.根据权利要求58的用于制造薄膜集成电路的方法，其中半导体膜具有0.2μm或更小的厚度。
65.根据权利要求59的用于制造薄膜集成电路的方法，其中半导体膜具有0.2μm或更小的厚度。
66.根据权利要求60的用于制造薄膜集成电路的方法，其中半导体膜具有0.2μm或更小的厚度。
67.根据权利要求61的用于制造薄膜集成电路的方法，其中半导体膜具有0.2μm或更小的厚度。
68.根据权利要求56的用于制造薄膜集成电路的方法，其中半导体膜包括源、漏和沟道形成区，并且垂直于安装物品的弯曲方向形成源、漏和沟道形成区。
69.根据权利要求57的用于制造薄膜集成电路的方法，其中半导体膜包括源、漏和沟道形成区，并且垂直于安装物品的弯曲方向形成源、漏和沟道形成区。
70.根据权利要求58的用于制造薄膜集成电路的方法，其中半导体膜包括源、漏和沟道形成区，并且垂直于安装物品的弯曲方向形成源、漏和沟道形成区。
71.根据权利要求59的用于制造薄膜集成电路的方法，其中半导体膜包括源、漏和沟道形成区，并且垂直于安装物品的弯曲方向形成源、漏和沟道形成区。
72.根据权利要求60的用于制造薄膜集成电路的方法，其中半导体膜包括源、漏和沟道形成区，并且垂直于安装物品的弯曲方向形成源、漏和沟道形成区。
73.根据权利要求61的用于制造薄膜集成电路的方法，其中半导体膜包括源、漏和沟道形成区，并且垂直于安装物品的弯曲方向形成源、漏和沟道形成区。
74.根据权利要求62的用于制造薄膜集成电路的方法，其中半导体膜包括源、漏和沟道形成区，并且垂直于安装物品的弯曲方向形成源、漏和沟道形成区。
75.根据权利要求63的用于制造薄膜集成电路的方法，其中半导体膜包括源、漏和沟道形成区，并且垂直于安装物品的弯曲方向形成源、漏和沟道形成区。
76.根据权利要求64的用于制造薄膜集成电路的方法，其中半导体膜包括源、漏和沟道形成区，并且垂直于安装物品的弯曲方向形成源、漏和沟道形成区。
77.根据权利要求65的用于制造薄膜集成电路的方法，其中半导体膜包括源、漏和沟道形成区，并且垂直于安装物品的弯曲方向形成源、漏和沟道形成区。
78.根据权利要求66的用于制造薄膜集成电路的方法，其中半导体膜包括源、漏和沟道形成区，并且垂直于安装物品的弯曲方向形成源、漏和沟道形成区。
79.根据权利要求67的用于制造薄膜集成电路的方法，其中半导体膜包括源、漏和沟道形成区，并且垂直于安装物品的弯曲方向形成源、漏和沟道形成区。
80.根据权利要求1的用于制造薄膜集成电路的方法，其中利用从包括切片、划片和激光切割法的组中选择的方法切割该多个薄膜集成电路，形成每个薄膜集成电路。
81.根据权利要求2的用于制造薄膜集成电路的方法，其中利用从包括切片、划片和激光切割法的组中选择的方法切割该多个薄膜集成电路，形成每个薄膜集成电路。
82.根据权利要求3的用于制造薄膜集成电路的方法，其中利用从包括切片、划片和激光切割法的组中选择的方法切割该多个薄膜集成电路，形成每个薄膜集成电路。
83.根据权利要求4的用于制造薄膜集成电路的方法，其中利用从包括切片、划片和激光切割法的组中选择的方法切割该多个薄膜集成电路，形成每个薄膜集成电路。
84.根据权利要求5的用于制造薄膜集成电路的方法，其中利用从包括切片、划片和激光切割法的组中选择的方法切割该多个薄膜集成电路，形成每个薄膜集成电路。
85.根据权利要求6的用于制造薄膜集成电路的方法，其中利用从包括切片、划片和激光切割法的组中选择的方法切割该多个薄膜集成电路，形成每个薄膜集成电路。
86.根据权利要求1的用于制造薄膜集成电路的方法，其中金属是从W、Ti、Ta、Mo、Nd、Ni、Co、Zr、Zn、Ru、Rh、Pd、Os和Ir选出的元素或包含该元素的合金材料或化合物材料。
87.根据权利要求2的用于制造薄膜集成电路的方法，其中金属是从W、Ti、Ta、Mo、Nd、Ni、Co、Zr、Zn、Ru、Rh、Pd、Os和Ir选出的元素或包含该元素的合金材料或化合物材料。
88.根据权利要求3的用于制造薄膜集成电路的方法，其中金属是从W、Ti、Ta、Mo、Nd、Ni、Co、Zr、Zn、Ru、Rh、Pd、Os和Ir选出的元素或包含该元素的合金材料或化合物材料。
89.根据权利要求4的用于制造薄膜集成电路的方法，其中金属是从W、Ti、Ta、Mo、Nd、Ni、Co、Zr、Zn、Ru、Rh、Pd、Os和Ir选出的元素或包含该元素的合金材料或化合物材料。
90.根据权利要求5的用于制造薄膜集成电路的方法，其中金属是从W、Ti、Ta、Mo、Nd、Ni、Co、Zr、Zn、Ru、Rh、Pd、Os和Ir选出的元素或包含该元素的合金材料或化合物材料。
91.根据权利要求6的用于制造薄膜集成电路的方法，其中金属是从W、Ti、Ta、Mo、Nd、Ni、Co、Zr、Zn、Ru、Rh、Pd、Os和Ir选出的元素或包含该元素的合金材料或化合物材料。
92.根据权利要求1的用于制造薄膜集成电路的方法，其中包括氟化卤的蚀刻材料是气体或液体。
93.根据权利要求2的用于制造薄膜集成电路的方法，其中包括氟化卤的蚀刻材料是气体或液体。
94.根据权利要求3的用于制造薄膜集成电路的方法，其中包括氟化卤的蚀刻材料是气体或液体。
95.根据权利要求4的用于制造薄膜集成电路的方法，其中包括氟化卤的蚀刻材料是气体或液体。
96.根据权利要求5的用于制造薄膜集成电路的方法，其中包括氟化卤的蚀刻材料是气体或液体。
97.根据权利要求6的用于制造薄膜集成电路的方法，其中包括氟化卤的蚀刻材料是气体或液体。
98.一种元件衬底，包括：
设有多个薄膜集成电路的绝缘的第一衬底，其间有包含金属的金属膜和包含该金属的化合物的金属化合物层，所述化合物从包括氧化物、氮化物和氮氧化物的组中选择；和
与绝缘衬底相对提供的第二衬底；
其中该第二衬底包括开口，并且
在薄膜集成电路之间提供沟槽以与所述开口对应。
99.根据权利要求98的元件衬底，
其中该多个薄膜集成电路通过连接区连接，并且
在薄膜集成电路中提供开口。
100.如权利要求98所述的元件衬底，其中薄膜集成电路包括薄膜晶体管和在薄膜晶体管上面和下面提供的具有含氮绝缘膜的层。
101.如权利要求99所述的元件衬底，其中薄膜集成电路包括薄膜晶体管和在薄膜晶体管上面和下面提供的具有含氮绝缘膜的层。
102.如权利要求98所述的元件衬底，其中薄膜集成电路具有0.3μm至3μm的厚度。
103.如权利要求99所述的元件衬底，其中薄膜集成电路具有0.3μm至3μm的厚度。
104.如权利要求98所述的元件衬底，其中薄膜集成电路包括具有1×1019/cm3至5×1020/cm3的氢浓度的半导体膜。
105.如权利要求99所述的元件衬底，其中薄膜集成电路包括具有1×1019/cm3至5×1020/cm3的氢浓度的半导体膜。
106.如权利要求104所述的元件衬底，其中半导体膜具有0.2μm或更小的厚度。
107.如权利要求105所述的元件衬底，其中半导体膜具有0.2μm或更小的厚度。
108.如权利要求98所述的元件衬底，其中金属是选自W、Ti、Ta、Mo、Nd、Ni、Co、Zr、Zn、Ru、Rh、Pd、Os和Ir的元素或包含该元素的合金材料或化合物材料。
109.如权利要求99所述的元件衬底，其中金属是选自W、Ti、Ta、Mo、Nd、Ni、Co、Zr、Zn、Ru、Rh、Pd、Os和Ir的元素或包含该元素的合金材料或化合物材料。
CNB2005100913769A 2004-06-29 2005-06-29 制造薄膜集成电路和元件衬底的方法 Expired - Fee Related CN100454520C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP192250/04 2004-06-29
JP2004192250 2004-06-29

Publications (2)

Publication Number Publication Date
CN1734750A CN1734750A (zh) 2006-02-15
CN100454520C true CN100454520C (zh) 2009-01-21

Family

ID=35506483

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100913769A Expired - Fee Related CN100454520C (zh) 2004-06-29 2005-06-29 制造薄膜集成电路和元件衬底的方法

Country Status (3)

Country Link
US (3) US7452786B2 (zh)
KR (2) KR101153470B1 (zh)
CN (1) CN100454520C (zh)

Families Citing this family (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101137797B1 (ko) 2003-12-15 2012-04-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 집적회로장치의 제조방법, 비접촉형 박막집적회로장치 및 그 제조 방법, 비접촉형 박막 집적회로장치를 가지는 아이디 태그 및 동전
US7271076B2 (en) * 2003-12-19 2007-09-18 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film integrated circuit device and manufacturing method of non-contact type thin film integrated circuit device
US7436032B2 (en) * 2003-12-19 2008-10-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor integrated circuit comprising read only memory, semiconductor device comprising the semiconductor integrated circuit, and manufacturing method of the semiconductor integrated circuit
US7566010B2 (en) 2003-12-26 2009-07-28 Semiconductor Energy Laboratory Co., Ltd. Securities, chip mounting product, and manufacturing method thereof
CN100502018C (zh) * 2004-02-06 2009-06-17 株式会社半导体能源研究所 薄膜集成电路的制造方法和元件基片
CN1934707B (zh) 2004-03-22 2014-09-10 株式会社半导体能源研究所 制造集成电路的方法
US8123896B2 (en) 2004-06-02 2012-02-28 Semiconductor Energy Laboratory Co., Ltd. Laminating system
CN100517728C (zh) * 2004-06-24 2009-07-22 株式会社半导体能源研究所 制造薄膜集成电路的方法
US7452786B2 (en) * 2004-06-29 2008-11-18 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film integrated circuit, and element substrate
US7534702B2 (en) * 2004-06-29 2009-05-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
KR101328152B1 (ko) 2004-07-14 2013-11-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 무선 프로세서, 무선 메모리, 정보 처리 시스템, 및반도체장치
US7591863B2 (en) * 2004-07-16 2009-09-22 Semiconductor Energy Laboratory Co., Ltd. Laminating system, IC sheet, roll of IC sheet, and method for manufacturing IC chip
WO2006011664A1 (en) 2004-07-30 2006-02-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8288773B2 (en) 2004-08-23 2012-10-16 Semiconductor Energy Laboratory Co., Ltd. Wireless chip and manufacturing method thereof
TWI372413B (en) * 2004-09-24 2012-09-11 Semiconductor Energy Lab Semiconductor device and method for manufacturing the same, and electric appliance
WO2006043685A1 (en) * 2004-10-19 2006-04-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having antenna and method for manufacturing thereof
US7688272B2 (en) * 2005-05-30 2010-03-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7605056B2 (en) 2005-05-31 2009-10-20 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device including separation by physical force
US8030132B2 (en) * 2005-05-31 2011-10-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device including peeling step
US7510950B2 (en) * 2005-06-30 2009-03-31 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN101233531B (zh) * 2005-07-29 2012-05-30 株式会社半导体能源研究所 半导体装置的制造方法
JP4641232B2 (ja) * 2005-09-14 2011-03-02 本田技研工業株式会社 車両用アンテナ装置
WO2007055142A1 (en) * 2005-11-11 2007-05-18 Semiconductor Energy Laboratory Co., Ltd. Layer having functionality, method for forming flexible substrate having the same, and method for manufacturing semiconductor device
US8900970B2 (en) * 2006-04-28 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device using a flexible substrate
CN101479747B (zh) * 2006-06-26 2011-05-18 株式会社半导体能源研究所 包括半导体器件的纸及其制造方法
JP5204959B2 (ja) * 2006-06-26 2013-06-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7832647B2 (en) * 2006-06-30 2010-11-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20080204238A1 (en) * 2007-02-28 2008-08-28 Symbol Technologies, Inc. Method to RFID enable electronic devices
JP5322408B2 (ja) * 2007-07-17 2013-10-23 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
US8253569B2 (en) * 2007-12-03 2012-08-28 Yu Yung Choi Secure electromagnetic data storage element having a plurality of selectively determined switchable security modes
EP2075840B1 (en) * 2007-12-28 2014-08-27 Semiconductor Energy Laboratory Co., Ltd. Method for dicing a wafer with semiconductor elements formed thereon and corresponding device
WO2009152182A2 (en) * 2008-06-09 2009-12-17 Yu Yung Choi Secure electromagnetic data storage element having a plurality of selectively determined switcheable security modes
CN101345330A (zh) * 2008-08-25 2009-01-14 合隆科技(杭州)有限公司 射频天线及其制作方法
US8610155B2 (en) * 2008-11-18 2013-12-17 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, method for manufacturing the same, and cellular phone
JP5586920B2 (ja) * 2008-11-20 2014-09-10 株式会社半導体エネルギー研究所 フレキシブル半導体装置の作製方法
JP5456440B2 (ja) * 2009-01-30 2014-03-26 日東電工株式会社 ダイシングテープ一体型ウエハ裏面保護フィルム
JP5456441B2 (ja) * 2009-01-30 2014-03-26 日東電工株式会社 ダイシングテープ一体型ウエハ裏面保護フィルム
JP5805367B2 (ja) * 2009-01-30 2015-11-04 日東電工株式会社 ダイシングテープ一体型ウエハ裏面保護フィルム
US8877648B2 (en) * 2009-03-26 2014-11-04 Semprius, Inc. Methods of forming printable integrated circuit devices by selective etching to suspend the devices from a handling substrate and devices formed thereby
WO2011113278A1 (zh) * 2010-03-19 2011-09-22 上海集成电路研发中心有限公司 一种多系统、多频段的rfid天线
US8507322B2 (en) 2010-06-24 2013-08-13 Akihiro Chida Semiconductor substrate and method for manufacturing semiconductor device
US20120040128A1 (en) * 2010-08-12 2012-02-16 Feinics Amatech Nominee Limited Transferring antenna structures to rfid components
CN102622639B (zh) * 2011-01-28 2014-09-17 中国机动车辆安全鉴定检测中心 电子护照元件层制作方法
TWI433625B (zh) 2011-07-04 2014-04-01 Ind Tech Res Inst 軟性電子元件的製法
US8936199B2 (en) 2012-04-13 2015-01-20 Blackberry Limited UICC apparatus and related methods
USD703208S1 (en) * 2012-04-13 2014-04-22 Blackberry Limited UICC apparatus
USD701864S1 (en) * 2012-04-23 2014-04-01 Blackberry Limited UICC apparatus
KR101960745B1 (ko) * 2012-11-14 2019-03-21 엘지디스플레이 주식회사 연성 표시소자 절단방법 및 이를 이용한 연성 표시소자 제조방법
US10229870B2 (en) 2012-11-30 2019-03-12 Infineon Technologies Ag Packaged semiconductor device with tensile stress and method of making a packaged semiconductor device with tensile stress
US9093437B2 (en) * 2012-12-04 2015-07-28 Infineon Technologies Ag Packaged vertical power device comprising compressive stress and method of making a packaged vertical power device
US20150382474A1 (en) * 2012-12-28 2015-12-31 Shenzhen Royole Technology Co., Ltd. Method for fabricating flexible electronic device and substrate for fabricating the same
US11272621B2 (en) 2012-12-28 2022-03-08 Shenzhen Royole Technologies Co., Ltd. Substrate and method for fabricating flexible electronic device and rigid substrate
KR102187752B1 (ko) 2013-05-07 2020-12-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박리 방법 및 박리 장치
US9195929B2 (en) * 2013-08-05 2015-11-24 A-Men Technology Corporation Chip card assembling structure and method thereof
KR102368997B1 (ko) 2014-06-27 2022-02-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치, 모듈, 전자 기기, 발광 장치의 제작 방법
CN106585069A (zh) * 2016-12-23 2017-04-26 武汉华星光电技术有限公司 柔性基板、面板及丝网印刷机制作柔性基板、面板的方法
JP6957252B2 (ja) 2017-07-20 2021-11-02 岩谷産業株式会社 切断加工方法
JP6925900B2 (ja) * 2017-07-20 2021-08-25 岩谷産業株式会社 切断加工方法
CN107733389B (zh) * 2017-11-01 2020-12-01 深圳市深汕特别合作区应达利电子科技有限公司 一种石英晶体大片及利用其制造小型晶片的方法
CN108878486A (zh) * 2018-06-26 2018-11-23 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
CN115747712A (zh) * 2022-08-25 2023-03-07 京东方科技集团股份有限公司 掩膜板及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5821138A (en) * 1995-02-16 1998-10-13 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device using a metal which promotes crystallization of silicon and substrate bonding
JP2001272923A (ja) * 2000-01-17 2001-10-05 Semiconductor Energy Lab Co Ltd 表示装置の作製方法
CN1397984A (zh) * 2001-07-16 2003-02-19 株式会社半导体能源研究所 半导体器件及剥离方法以及半导体器件的制造方法
CN1409374A (zh) * 2001-08-22 2003-04-09 株式会社半导体能源研究所 剥离方法以及制造半导体器件的方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08274072A (ja) 1995-03-31 1996-10-18 Toshiba Corp 表面処理装置および表面処理方法
JP2000020665A (ja) 1998-06-30 2000-01-21 Toshiba Corp 半導体装置
CN102254865A (zh) 1999-02-24 2011-11-23 日立马库塞鲁株式会社 集成电路元件的制造方法
US7060153B2 (en) * 2000-01-17 2006-06-13 Semiconductor Energy Laboratory Co., Ltd. Display device and method of manufacturing the same
US20010053559A1 (en) * 2000-01-25 2001-12-20 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating display device
JP4495295B2 (ja) 2000-03-15 2010-06-30 株式会社日立製作所 有価証券類の不正利用防止方法および有価証券類の不正利用防止システム
JP2002353235A (ja) 2001-05-23 2002-12-06 Matsushita Electric Ind Co Ltd アクティブマトリクス基板とそれを用いた表示装置およびその製造方法
TW586231B (en) 2001-07-24 2004-05-01 Seiko Epson Corp Transfer method, methods of manufacturing thin film devices and integrated circuits, circuit board and manufacturing method thereof, electro-optical apparatus and manufacturing method thereof, manufacturing methods of IC card and electronic appliance
DE60235906D1 (de) * 2001-10-11 2010-05-20 Koninkl Philips Electronics Nv Erfahren
TWI264121B (en) * 2001-11-30 2006-10-11 Semiconductor Energy Lab A display device, a method of manufacturing a semiconductor device, and a method of manufacturing a display device
JP2003229548A (ja) 2001-11-30 2003-08-15 Semiconductor Energy Lab Co Ltd 乗物、表示装置、および半導体装置の作製方法
JP3956697B2 (ja) 2001-12-28 2007-08-08 セイコーエプソン株式会社 半導体集積回路の製造方法
TWI272641B (en) * 2002-07-16 2007-02-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
TWI328837B (en) * 2003-02-28 2010-08-11 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
KR101137797B1 (ko) 2003-12-15 2012-04-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 집적회로장치의 제조방법, 비접촉형 박막집적회로장치 및 그 제조 방법, 비접촉형 박막 집적회로장치를 가지는 아이디 태그 및 동전
US7271076B2 (en) * 2003-12-19 2007-09-18 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film integrated circuit device and manufacturing method of non-contact type thin film integrated circuit device
US7452786B2 (en) * 2004-06-29 2008-11-18 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film integrated circuit, and element substrate

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5821138A (en) * 1995-02-16 1998-10-13 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device using a metal which promotes crystallization of silicon and substrate bonding
JP2001272923A (ja) * 2000-01-17 2001-10-05 Semiconductor Energy Lab Co Ltd 表示装置の作製方法
CN1397984A (zh) * 2001-07-16 2003-02-19 株式会社半导体能源研究所 半导体器件及剥离方法以及半导体器件的制造方法
CN1409374A (zh) * 2001-08-22 2003-04-09 株式会社半导体能源研究所 剥离方法以及制造半导体器件的方法

Also Published As

Publication number Publication date
US8236629B2 (en) 2012-08-07
US20050287846A1 (en) 2005-12-29
US20090050964A1 (en) 2009-02-26
US7939385B2 (en) 2011-05-10
KR20110118747A (ko) 2011-11-01
CN1734750A (zh) 2006-02-15
KR20060048470A (ko) 2006-05-18
KR101261031B1 (ko) 2013-05-06
US20110207292A1 (en) 2011-08-25
US7452786B2 (en) 2008-11-18
KR101153470B1 (ko) 2012-06-05

Similar Documents

Publication Publication Date Title
CN100454520C (zh) 制造薄膜集成电路和元件衬底的方法
CN100502018C (zh) 薄膜集成电路的制造方法和元件基片
US8049669B2 (en) Semiconductor device comprising circuit between first and second conducting wires
CN100514604C (zh) 半导体器件
US8461013B2 (en) Semiconductor device and method for manufacturing the same
CN1822351B (zh) 半导体器件及其制造方法
CN1655186B (zh) 半导体器件
CN100573569C (zh) 半导体装置
JP4836465B2 (ja) 薄膜集積回路の作製方法及び薄膜集積回路用素子基板
JP5222628B2 (ja) 半導体装置
JP5041681B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090121

Termination date: 20180629