JP4689260B2 - 半導体装置、ラベル又はタグ - Google Patents

半導体装置、ラベル又はタグ Download PDF

Info

Publication number
JP4689260B2
JP4689260B2 JP2004368568A JP2004368568A JP4689260B2 JP 4689260 B2 JP4689260 B2 JP 4689260B2 JP 2004368568 A JP2004368568 A JP 2004368568A JP 2004368568 A JP2004368568 A JP 2004368568A JP 4689260 B2 JP4689260 B2 JP 4689260B2
Authority
JP
Japan
Prior art keywords
antenna
chip
support
electrically connected
insulating substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004368568A
Other languages
English (en)
Other versions
JP2005202947A (ja
JP2005202947A5 (ja
Inventor
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2004368568A priority Critical patent/JP4689260B2/ja
Publication of JP2005202947A publication Critical patent/JP2005202947A/ja
Publication of JP2005202947A5 publication Critical patent/JP2005202947A5/ja
Application granted granted Critical
Publication of JP4689260B2 publication Critical patent/JP4689260B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Thin Film Transistor (AREA)

Description

本発明は、無線通信によりデータを送受する半導体装置に関する。特にガラス等の絶縁基板上に薄膜で集積回路を形成した半導体装置及びそれを用いるIDタグ及びラベル類に関する。
商品等を識別するために用いるバーコードという符号に代わって、電波方式認証(以下「RFID(Radio Frequency−Identification)」ともいう)と呼ばれる技術が注目されている。これは、無線通信を利用した自動認識技術であり、リーダ/ライタ装置とデータを記憶するICチップなどからシステムが構築されている。特に、物品の識別に利用するものは無線タグなどと呼ばれている。無線タグは、メモリと通信回路を備えたICチップにアンテナを組み合わせたものである。ICチップの大きさは2mm以下である(例えば、非特許文献1参照。)。
無線タグを構成するICチップは、メモリやマイクロプロセッサ等と同様に、シリコンウエハーを用いて半導体集積回路の製造技術を使って製造している。
高橋、他1名、「発信源はゴマ粒チップ」、日経エレクトロニクス、日経BP社、2002年2月25日号、No.816、p.109−137
無線タグの価格が10円以下にならないとRFIDの技術の普及は困難であると言われている。
しかしながら、半導体集積回路の製造技術を使って、新たなICチップの製造ラインを構築するには、巨額の設備投資が必要となる。そのために、ICチップを低コストで製造することが難しくなる。例えば、12インチウエハーを使う製造ラインを構築するには、概略1500億円の設備投資が必要である。さらにランニングコストを加算すると、ICチップの単価を100円以下とすることは非常に困難となる。
12インチウエハーの面積は約73000mm2である。仮に、幅20〜50μmのブレードを持つダイシング装置によって分断する際に、約100μmの加工幅が必要とされることを無視すると、1mm角のチップを切り出す場合には73000個しか取り出すことができない。また、12インチウエハーから、0.4mm角のチップを切り出すことにしても182500個しか取ることができないので、十分な供給量を確保することは非常に困難となる。このように、半導体集積回路の製造技術に基づいた無線タグの生産は、コストの面と、数量の安定供給の点で問題を抱えている。
また、単結晶シリコン基板で製造されるICチップはへき開面を有し、衝撃や曲げ応力に弱いという本質的な問題点を有している。そのために、無線タグで使用するICチップはサイズを縮小し、かつ基板をわざわざ削って薄片化するといった処理を施している。超高純度の単結晶シリコン基板を削るということは、資源を無駄にして産業廃棄物を生成することになるので、環境問題の点においても問題を残している。
そこで本発明は、無線通信によりデータを送受することができる半導体装置、例えば無線タグ及びラベル類を、生産性良く低コストで供給することを目的としている。
本発明は、絶縁基板上に分離形成された半導体膜でチャネルが形成される薄膜トランジスタ(以下「TFT」ともいう。)により、無線通信によりデータを送受する半導体装置及び無線タグ及びラベル類を提供する。ここでラベル類とは、ラベル又は包装体を意味する。このラベル類という用語は、集積回路とアンテナを含むものを指し示す場合にも、集積回路とアンテナを含まないものを指し示す場合にも用いる。このラベル類の表面には、製品名や原材料名、生産地等が表示されていても良い。
本発明の一は、絶縁基板上に分離形成された結晶性半導体膜でチャネルが形成されるTFTで、メモリ部と信号制御回路部と通信回路部とが形成され、通信回路部に接続する端子部にアンテナが接続している半導体装置である。
本発明の一は、絶縁基板上に分離形成された結晶性半導体膜でチャネルが形成されるTFTで、メモリ部と信号制御回路部と通信回路部とが形成され、通信回路に接続する端子部にアンテナが接続されるように、絶縁基板とアンテナが形成された支持体とが相対して固定されている半導体装置である。
本発明の一は、絶縁基板上に分離形成された結晶性半導体膜でチャネルが形成されるTFTで、メモリ部と信号制御回路部と通信回路部とが形成されたIDチップと、IDチップの端子部と接続するようにアンテナが備えられ、無線通信によりメモリ部に記憶されているデータ若しくはメモリ部に記憶させるデータを、通信回路を介して通信可能である無線タグ又はラベル類である。
本発明の一は、絶縁基板上に分離形成された結晶性半導体膜でチャネルが形成されるTFTで、メモリ部と信号制御回路部と通信回路部とが形成されたIDチップと、IDチップの端子部と接続するように、アンテナが形成された支持体とが相対して固定され、包装体若しくはラベルの一方の面に附着している無線タグ及びラベル類である。
本発明の一は、絶縁基板上に分離形成された結晶性半導体膜でチャネルが形成されるTFTで、メモリ部と信号制御回路部と通信回路部とが形成されたIDチップと、IDチップの端子部と、包装体若しくはラベルの一方の面に形成されたアンテナとが接続するように相対して固着されている無線タグ及びラベル類である。
勿論、IDチップや、無線タグ及びラベル類の構成は変化し得るものであり、メモリ部と信号制御回路部と通信回路部の他に、電波方式認証を行う上で必要な付属的な回路や、他の機能回路を備えたりする変形は本発明の趣旨を逸脱しない範囲において許容され得るものである。
本発明のように、無線通信によりメモリに記憶されているデータ若しくはメモリに記憶させるデータを、通信回路を介して通信可能とする半導体装置を、絶縁基板上に形成したTFTで製造することにより、生産性良く、低コストで供給することができる。また、耐衝撃性を向上させ、結晶の歪みによる特性劣化を防ぐことができる。
以下、本発明の実施の態様について、図面を参照して説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。なお、以下に示す図面において、同一部分または同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
図1は、本発明のRFID用の半導体装置400の主な構成を示すブロック図である。IDチップ401は絶縁基板に形成されたTFTで、メモリ部402、信号制御回路部403、通信回路部404が形成されている。通信回路部404とアンテナ部406は、接続端子部405で接続されている。アンテナ部406は、TFTが形成された絶縁基板上に一体形成しても良い。また、他の支持体に形成して接続端子部405を介してIDチップ401と接続関係を形成しても良い。
メモリ部402は、読出専用メモリ部407や、書換可能メモリ部408の一方若しくは双方を備えた構成とすることができる。すなわち、個体の識別を目的として、メモリに記憶されているデータの読み出しだけをする用途では、読出専用メモリ部407があれば良い。製品の履歴を記録するために随時データを書き替える必要がある場合には書替可能メモリ部408を付加しておくと良い。
読出専用メモリ部407は、マスクROMと同様に製造段階からデータを記憶させるようにしても良いし、記憶データの書き換えを使用者が行えるプログラマブルROMで構成しても良い。プログラマブルROMとしては、電気的消去書き込み可能型のROM(EEPROMや、フラッシュメモリ)などが適用可能である。書換可能メモリ部408は、スタティックRAM(Static RAM)、EEPROM、フラッシュメモリなどを適用することができる。
これらのメモリ部402や信号制御回路部403などを動作させるのに必要な電力は、リーダ/ライタと呼ばれる装置から供給される電磁波をアンテナ部406で受信して得られる仕組みとなっている。電磁波の周波数帯は、135kHzまでの長波帯、6〜60MHz、代表的には13.56MHzの短波帯、400〜950MHzの超短波帯、2〜25GHzのマイクロ波帯などを使用することができる。長波帯や短波帯のアンテナは、ループアンテナによる電磁誘導を利用したものが利用される。その他に相互誘導作用(電磁結合方式)または静電気による誘導作用(静電結合方式)を利用したものであっても良い。アンテナは印刷法やエッチング法により絶縁基板上若しくは支持体上に形成することができる。
図1において示したIDチップ401に用いる絶縁基板としては、アルミノシリケートガラス、バリウムホウケイ酸ガラスなど無アルカリガラスとも呼ばれるガラス基板や、溶融若しくは合成石英基板、セラミックガラス基板などを用いることができる。また、ポリエチレンナフタレートやポリエーテルサルフォンなどの工業用プラスチック基板を用いることもできる。
TFTは、気相成長法で形成した非晶質半導体膜を光エネルギー若しくは熱エネルギーを利用して結晶化させた結晶性半導体膜で、チャネル形成領域を形成するものが好ましい。すなわち、13.56MHzや915MHzに代表される高周波帯や、2.45GHzに代表されるマイクロ波帯を利用する通信回路を形成する場合、高い電界効果移動度が得られる結晶性半導体膜を用いることが好ましい。そのような結晶性半導体膜の一例は、50〜250cm2/Vsecのパルスレーザーアニールで形成された結晶性シリコン膜や、300〜600cm2/Vsecの連続発振若しくは高周波パルスレーザーアニールで形成された結晶性シリコン膜である。TFTは、高速動作に対応して、チャネル長が0.5〜8μm程度であることが好ましい。TFTの構造としてトップゲート型若しくはボトムゲート型等の限定は特に要求されるものではない。また、気相成長法により直接的に結晶性の半導体膜を形成しても良い。
IDチップとアンテナとの組み合わせの一態様を、図2を参照して説明する。図2は、アンテナ411aが形成された支持体410と、メモリ、信号制御回路部及び通信回路部などを集積回路で形成したIDチップ401とを相対して固定する構成を示している。
図2(A)で示すように、IDチップ401には接続端子部405が備えられている。支持体410に形成されたアンテナ411aの端部には、端子部411bが備えられている。アンテナ411aは、銅や銀のペーストを用いて印刷法で形成することが可能である。また、金、銅、銀、アルミニウムなどの金属膜をスパッタリングまたは真空蒸着法などで形成して、フォトリソグラフィー技術によりアンテナを形成しても良い。或いは、薄い銅や銀などの金属板を張りエッチングによりアンテナを形成しても良い。支持体416は紙、不織布、プラスチック、セラミック等を適用することができる。
そして、図2(B)に示すように、アンテナ411aの端子部411bとIDチップ401の接続端子部405とが、電気的に接続するように固着する。図3に示すように、両端子間は、異方性導電性接着剤414などで電気的な接続を形成すれば良い。このようにして、アンテナ411aとIDチップ401が一体化した半導体装置412を得ることができる。
その後、図2(C)に示すように、一方に印刷面が形成されたラベル類413の裏側(印刷面とは反対側)に半導体装置412を添付する。なお、図2(C)の中に記載されているA−B切断線に対応する縦断面図を、図3に示している。図3で示すように、支持体410とラベル類413とは、接着剤415で接着することができる。ラベル類413はIDチップ401を内包することで、従来のバーコードに代わってそれを添付したものの情報を管理することができる。
IDチップとアンテナとの組み合わせの他の態様を、図4を参照して説明する。なお、図4(C)に示すA−B切断線に対応する縦断面図を図5に示すので合わせて参照する。
図4(A)において、支持体416上にアンテナ417aが形成されている。アンテナ417aは、銅や銀のペーストを用いて印刷法で形成することが可能である。また、金、銅、銀、アルミニウムなどの金属膜をスパッタリングまたは真空蒸着法などで形成して、フォトリソグラフィー技術によりアンテナを形成しても良い。或いは、薄い銅や銀などの金属板を張りエッチングによりアンテナを形成しても良い。支持体416は紙、不織布、プラスチック、セラミック等を適用することができる。
アンテナの連結線417cは、アンテナ417c対向する支持体に形成した他のアンテナとの接続に用いるものであり、この連結線417cとアンテナ417aの一端及び他端には端子部417bが設けられている。IDチップ401では、図4(B)に示すように、接続端子部405と、アンテナ及び連結線417cの端子部417bとが相対して電気的に接続するように固定される。電気的な接続を確立するためには、図5に示すように異方性導電性接着剤418を用いれば良い。
図4(B)で示すように、アンテナの巻き数を増やすためには、他方の支持体419にもアンテナ420aを形成しておく。そして、その端子部420bが、連結線417cと接続するように貼り合わせる。電気的な接続を確立するためには、端子部420bと連結線417cとを相対させ、図5に示すように異方性導電性接着剤421を用いて接着する。図4(C)のようにIDチップ401をその間に封じ込めれば、アンテナ417a、420aとIDチップ401が一体化した半導体装置422を得ることができる。支持体の両面にアンテナを備えることにより、無線通信する際に、どちらの面からも同じ様な感度で無線通信をすることができる。また、ガラスや石英などの絶縁基板は電磁波を吸収してTFTの誤動作を招くことがないので、信頼性の高い半導体装置を得ることができる。また、支持体の一方若しくは双方であって、アンテナ形成面と反対側の面を印刷面として、商品等に添付すれば電子札として利用することができる。
IDチップとアンテナとの組み合わせの他の態様を、図6を参照して説明する。なお、図6(C)に示すA−B切断線に対応する縦断面図を図7に示すので合わせて参照する。
図6(A)に示される支持体423は、折りたたみ形式のものである。支持体423を二つに折りたたんだ時に、アンテナ424aとアンテナ425aが、端子部425bと端子部424bとにそれぞれ接続する構成となっている。図6(B)に示すように、IDチップ401の接続端子部405が、アンテナの端子部424cと端子部425cと電気的に接続するように固着する。すなわち、図7で示すように、異方性導電性接着剤426により、IDチップの接続端子部405とアンテナの端子部425cと相対させて接続する。
その後、図6(C)は、支持体423を折りたたんで、IDチップ401を支持体423の内側に封入する態様を示している。支持体423が折りたたまれる内側にシリコーン系、エポキシ系、またはアクリル系その他の有機樹脂427を封入すれば、IDチップ401を固着することができる。それにより、耐衝撃性が向上して、IDチップ401の破損を防ぐことができる。このようにして、アンテナとIDチップが一体化された半導体装置428を得ることができる。また、支持体の一方若しくは双方であって、アンテナ形成面と反対側の面を印刷面として、商品等に添付すれば無線タグ及びラベル類を得ることができる。
IDチップとアンテナとの組み合わせの他の態様を、図8を参照して説明する。なお、図8(C)に示すA−B切断線に対応する縦断面図を図9に示すので合わせて参照する。
図8は、IDチップ401を、アンテナ430aが形成されたラベル類429に直接貼り付ける態様を示している。アンテナ430aはラベル類429の印刷面とは反対側の面に形成されていることが好ましく、銅や銀のペーストを用いて印刷法で形成することが可能である。また、金、銅、銀、アルミニウムなどの金属膜をスパッタリングまたは真空蒸着法などで形成して、フォトリソグラフィー技術によりアンテナを形成しても良い。或いは、薄い銅や銀などの金属板を張りエッチングによりアンテナを形成しても良い。ラベル類429は紙、不織布、プラスチック、セラミック等を適用することができる。
上記のようにアンテナ430aを、印刷法やエッチング法で20μm以下の厚さに形成することにより、ラベル類の可撓性を保持することができる。そして、図8(C)は、IDチップ401の接続端子部405とアンテナ430aの端子部430bとが電気的に接続するように貼り合わせる態様を示している。図9は、図8(C)のA−B線に対応する断面構造を示している。図9は、異方性導電性接着剤431により、IDチップの接続端子部405とアンテナの端子部430bとを接続する態様を示している。ラベル類432はアンテナ430aとIDチップ401を内包することで、従来のバーコードに代わってそれを添付したものの情報を管理することができる。
図10は、メモリ部、信号制御回路部、通信回路部などを形成するTFTを備えたIDチップの一態様を示す縦断面図である。絶縁基板201上には浮遊ゲート215と制御ゲート219を備えたTFT225と、nチャネル型のTFT226、pチャネル型のTFT227が形成されている。
TFTのチャネル形成領域を形成するための半導体膜205、206、207は、結晶性半導体膜で形成することが好ましい。結晶性半導体膜は、非晶質の半導体膜を光や熱のエネルギーにより結晶化したものを用いることができる。
また、シランやゲルマンに代表される半導体材料ガスを用いて気相成長法やスパッタリング法で作製されるセミアモルファス(微結晶若しくはマイクロクリスタルとも呼ばれる。以下「SAS」ともいう。)半導体などを用いることもできる。SASは、非晶質と結晶構造(単結晶、多結晶を含む)の中間的な構造を有し、自由エネルギー的に安定な第3の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する結晶質な領域を含んでいる。少なくとも膜中の一部の領域には、0.5〜20nmの結晶領域を観測することができ、シリコンを主成分とする場合にはラマンスペクトルが520cm-1よりも低波数側にシフトしている。X線回折ではシリコン結晶格子に由来するとされる(111)、(220)の回折ピークが観測される。未結合手(ダングリングボンド)の中和剤として水素またはハロゲンを少なくとも1原子%またはそれ以上含ませている。SASは、珪化物気体をグロー放電分解(プラズマCVD)して形成する。珪化物気体としては、SiH4、その他にもSi26、SiH2Cl2、SiHCl3、SiCl4、SiF4などを用いることが可能である。またGeF4を混合させても良い。この珪化物気体をH2、または、H2とHe、Ar、Kr、Neから選ばれた一種または複数種の希ガス元素で希釈しても良い。膜中の不純物元素として、酸素、窒素、炭素などの大気成分の不純物は1×1020cm-1以下とすることが望ましく、特に、酸素濃度は5×1019/cm3以下、好ましくは1×1019/cm3以下とする。このようなSASを用いることにより、nチャネル型TFTの電界効果移動度は5〜50cm2/Vsecを達成することができる。
第1絶縁層202は下地バリア層として用いるものであり、絶縁基板が石英の場合には省略することができる。第2絶縁層208は半導体膜205、206、207上に形成してゲート絶縁膜として機能させるものである。第3絶縁層218は、ゲート電極215(浮遊ゲート)上に形成して、制御ゲート219に対するゲート絶縁膜として利用するものである。第4絶縁層220は保護層であり、必要に応じて設ければ良い。
第5絶縁層221は、表面が平坦になるように形成しても良く、その上層の配線222を形成する。配線222はその下層の各絶縁層に形成したコンタクトホールを利用してTFTのソース及びドレイン領域若しくはゲート電極と接続するようにして、所望の回路を形成する際に用いる。配線は、さらに絶縁層を介して多層化しても良く、図10では、第6絶縁層223上に導電層により接続端子部224を形成した状態を示している。第7絶縁層228は、接続端子部224の表面を露出させ、他を被覆する保護層であり、適宜設ければ良い。
TFT225は書換可能メモリ部を形成するのに用いるものであり、メモリ部の構成によっては不要となる場合もある。TFT226とTFT227は各種の信号制御回路や通信回路、SRAMなどのメモリ回路を形成することが可能である。図10で示すTFT226、227はシングルゲート構造を示しているが、本実施の形態はこれに限定されず、必要に応じてLDD構造としても良いし、マルチゲート構造としても良い。ゲート電極216、217をポリシリコンで形成する場合には、デュアルゲート構造としても良い。
アンテナは、低抵抗材料で形成することが望ましく、金、銀、銅などの抵抗率が低い金属材料で形成する。具体的には、金、銀、銅などの細線(ワイヤー状のもの)を支持体に埋め込むように形成しても良いし、インクジェットやスクリーン印刷法によって導電性ペーストでアンテナを形成しても良い。また、薄い金属板を支持体上に貼り付けて、エッチングによりアンテナを形成しても良いし、メッキによりアンテナを形成しても良い。また、より微細化をするには、金属膜をスパッタリングで形成し、フォトリソグラフィー法によりアンテナを形成しても良い。
図10に示すIDチップの製造工程の一態様を図11を参照して説明する。
図11(A)において、絶縁基板201上に第1絶縁層202を形成する。第1絶縁層202は絶縁基板201から不純物が拡散するのを防ぐために設けるもので、石英を用いる場合にはこれを省略しても構わない。半導体膜203は化学的な成膜法または物理的な成膜法により形成する。化学的な成膜法とは、例えば、シランやジシランガスを用いる気相成長法(CVD法)があり、減圧(熱)CVD法やプラズマCVD法などである。物理的な成膜法としては、スパッタリング法が代表例として知られている。
半導体膜203は、絶縁基板201上に直接結晶性の半導体膜を形成しても良いが、好適には、非晶質の半導体膜を成膜した後、レーザー光等のエネルギービームの照射や、熱処理によって結晶化させたものを適用する。代表的には、シラン若しくはジシランを熱または電磁エネルギーによって分解して堆積した非晶質構造を有する半導体膜を形成する。それを結晶化するには、パルス光または連続光であるレーザービームを照射する、所謂レーザーアニールと呼ばれる技術を適用する。レーザーはエキシマレーザーに代表される気体レーザー、YAGやYVO4に代表される固体レーザーであり、紫外光帯域若しくは可視光帯域の波長の光を光学系で集光して行う。
レーザーアニールでは、連続発振若しくは繰り返し周波数が10MHz以上の高繰り返しパルスレーザービームの照射により結晶化すると、粒径の大きな結晶を得ることができる。これは、半導体膜にレーザービームを照射することで溶融した領域(以下「溶融帯」ともいう。)を、レーザービームの走査と共に連続的に移動させて結晶化する技術である。このレーザーアニールにより、レーザービームの走査方向に結晶粒が延びた結晶性半導体膜を形成することができる。この結晶粒の中にTFTのチャネル部が形成されるように、回路を配置すれば、実質的に単結晶半導体で形成されたMOSトランジスタと同等の性能を得ることができる。
連続発振若しくは繰り返し周波数が10MHz以上の高繰り返しパルスレーザービームの照射により結晶化する場合には、レーザー発振器として、YAGレーザーやYVO4レーザーなどで代表される固体レーザー発振器を用いることができる。結晶化ができるようにレーザービームを線状若しくは楕円状に集光すると、照射面において、長手方向に凡そ0.4〜1mmのレーザービームを得ることができる。これを図12に示すように、集光したレーザービームの短手方向に走査することで、絶縁基板201上の半導体膜203に結晶化領域を形成することができる。IDチップは1mm乃至はそれ以下の寸法で製造するので、1mm程度の結晶化領域があれば十分である。
また、絶縁基板として石英を用いれば、900℃以上の熱処理にも耐えるので、半導体膜の結晶化を600℃以上で行うこともできる。例えば、非晶質シリコンの結晶化を600℃で行い、800℃以上の熱CVDにより酸化シリコン膜で成るゲート絶縁膜を形成することもできる。また、900℃以上の熱処理や、熱酸化によるゲート絶縁膜を形成することもできる。
一方、歪み点が700℃以下のガラス基板を用いる場合には、レーザーアニールにより結晶化したシリコン膜で半導体膜を形成することができる。また、非晶質シリコン膜にニッケルなどの結晶化を促進する元素を添加して加熱処理により結晶化を行い、さらにレーザーアニールを加えて結晶化した半導体膜であって、好適にはその後ゲッタリング処理により触媒元素の濃度を低減させた半導体膜を用いても良い。
図11(B)に示すように、結晶化した半導体膜203を、エッチングにより所望の形状に分割する。すなわち、TFTのチャネル形成領域やソース及びドレイン領域などを形成するための半導体膜205、206、207を、回路の配置に合わせて形成する。
本実施の形態において、図11を参照する以降の説明では、浮遊ゲートを持った不揮発性メモリを形成するTFTと、信号制御回路若しくは通信回路を構成するnチャネル型とpチャネル型のTFTを形成する態様について説明する。浮遊ゲートを持った不揮発性メモリを形成するTFTは半導体膜205を使って形成する。nチャネル型TFTは半導体膜206を使って形成する。pチャネル型TFTは半導体膜207を使って形成する。
図11(C)では、半導体膜205、206、207を被覆するようにゲート絶縁膜としても機能する第2絶縁層208を形成する。第2絶縁層208は酸化シリコンや酸窒化シリコンなどで形成すれば良い。この第2絶縁層は、減圧CVD法やプラズマCVD法で形成しても良いし、絶縁基板が石英である場合には、半導体膜205、206、207の表面を熱酸化して第2絶縁層208を形成しても良い。
そして、半導体膜205、206、207上にマスク209、210、211を形成する。このマスク209、210、211は、半導体膜205、206、207に選択的に一導電型またはその反対の導電型の不純物元素を添加する際に用いるマスクである。このマスクは、感光性のレジスト材料などを使って、主にチャネル形成領域となる領域を被覆するように形成する。このマスク209、210、211を利用して、半導体膜205、206、207にn型またはp型の不純物領域を形成する。不純物領域の種別は特に限定されるものではないが、本実施の形態では、半導体膜205と206にn型不純物領域212、213を形成し、半導体膜207にはp型不純物領域214を形成することとする。
これらの不純物領域に対応して、図11(D)に示すように、第2絶縁層208上にゲート電極215、216、217を形成する。ゲート電極は、タングステン、チタン、タンタルなどの高融点金属若しくはそのシリサイド、或いはポリシリコン等で形成すれば良い。また、図示しないが、ゲート電極の位置に対応して低濃度不純物領域(LDD領域)を設けても良い。半導体膜205上のゲート電極215は浮遊ゲートとするために、n型不純物領域212の内側に形成している。チャネル形成領域はこのゲート電極215、216、217と、半導体膜205、206、207とがそれぞれ重なる領域に形成されることとなる。
図11(E)に示すように、第3絶縁層218を形成し、ゲート電極215(浮遊ゲート)に対応した位置に制御ゲート219を形成する。第4絶縁層220はその上層に形成して保護層とする。
以上のように半導体膜とゲート電極を形成した後、図10に示すように、第5絶縁層221を形成して表面を平坦化すると良い。この場合、第5絶縁層221は、PSG(Phosphosilicate Glass)やBPSG(Boro−phosphosilicate Glass)などを用いて、リフロー平坦化をして形成することができる。また、ポリイミドやアクリルなどの樹脂材料をスピン塗布して平坦化膜を形成しても良いし、シリコーン樹脂、代表的には有機シロキサン系の塗布膜を形成しても良い。
配線222は、第2乃至第5絶縁層を貫通するコンタクトホールを形成することで、半導体膜に形成された不純物領域とコンタクトを形成できる。配線222とコンタクトホールの配置は、目的とする回路の構成に合わせて適宜設計すれば良い。
IDチップを形成するに際して必要となる接続端子は、この配線222と同じ層で形成しても良いし、第6絶縁層223を形成してその層上に接続端子部224を形成しても良い。
以上にようにして、図10に示すように、浮遊ゲートと制御ゲートを備えたTFT225と、nチャネル型TFT226、pチャネル型TFT227が絶縁基板201上に形成される。浮遊ゲートと制御ゲートを備えたTFT225はメモリを構成するためのものであり、nチャネル型TFT226とpチャネル型TFT227は信号制御回路や通信回路を形成する。
また、図13に示すように、第7絶縁層228上にアンテナ229を形成しても良い。アンテナ229は銀や銅のペーストを用いて印刷法で形成しても良いし、窒化タンタルと銅の積層膜をスパッタリング法で形成して、エッチング加工により形成しても良い。図14は絶縁基板201上にアンテナ229が形成されたIDチップの斜視図を示し、ループ状のアンテナ229を形成している。アンテナの長さは利用する周波数帯によっても異なる。13.56MHzに代表される短波帯を利用する場合には、約50mm程度で良いので、IDチップ上にアンテナ形成しても5〜10回巻き程度で済む。
このようなIDチップは、大面積のガラス基板を用いることによって、生産性を向上させることができる。例えば、市場に流通している第4世代の液晶パネルは730mm×920mmであり、面積は671600mm2なので、チップの切しろの分を無視したとしても、2mm角のチップを切り出す場合には概算でも34万個のチップを取り出すことができる。また、1mm角のチップでは、概算67万個のチップを、0.4mm角では400万個のチップを取り出すことができる。
ガラス基板の厚さは0.4〜0.7mmであり、TFTを形成する面と反対側の面に保護フィルムを貼れば0.1〜0.3mm程度まで薄くすることも可能である。
このような大面積のガラス基板上にTFTで成る集積回路を製造するラインを新たに構築したとしても、設備投資額は数百億円であり、12インチウエハーの製造ラインと比較しても、半分以下で済むこととなる。このことは、本発明を用いることにより、RFID用の半導体装置、代表的には無線タグ及びラベル類を低コストで多量に提供することができることを裏付けている。
大面積のガラス基板にIDチップ401を形成した後、それを個々のチップに分断するには、図15に示すように、マザーガラス基板200から、CO2レーザー450を使えば容易に分断加工をすることができる。CO2レーザーは、切りしろとして無駄になる面積が極めて小さく、分断加工幅は数十ミクロン程度を見込んでおけば良い。
このようなIDチップを搭載した物品において、電波方式認証を行う方法について図16を参照して説明する。
図16に示すようなリーダ/ライタ装置301に、IDチップ401が組みこまれた無線タグ305を持つ物品300を、リーダ/ライタモジュール302のアンテナ部に近づけると、電波方式認証を行うことができる。ここで、IDチップ401が付けられた無線タグ305はアンテナが組みこまれている。
そして、IDチップ401が記憶している商品の原材料や原産地、生産(製造)工程ごとの検査結果や流通過程の履歴等や、商品の説明等の商品に関する情報を、リーダ/ライタ装置301の表示部303に表示させることもできる。もちろんリーダ/ライタ装置301に表示部303を必ず設ける必要はなく、コンピュータ304でモニタし、さらに新たな情報を書き込んでも良い。新たな情報を記憶させたい場合には、リーダ/ライタモジュール302から無線通信によりIDチップ401に書き込むことができる。
図17で示す商品306は、その商品306に添付されているラベル類307に、IDチップ401が付けられている状態を示している。IDチップ401は、図2で示すようにアンテナが形成された支持体410と共に添付されていれば良い。勿論、他の構成として、図4、図6、図8で示す態様で添付されていても良い。すなわち、このラベル類307は、視覚的に通常の商品の包装体と何ら変わりないが、実際には無線タグとして利用可能となっている。
個人が所有する携帯情報端末308にリーダ/ライタモジュール309を搭載しておけば、IDチップ401に記録されている情報を読み出し、表示部310にその内容を表示させることができる。勿論、全ての情報をIDチップ401に記憶させる必要はなく、数ビットの識別番号のみを記憶させておき、携帯情報端末308の電話通信機能を利用して、ホストコンピュータ311に接続している記録媒体312から詳しい情報を得ることもでき、それを表示部310で視認することもできる。
図18は、紙幣及び有価証券類313に、図14で示すようなアンテナが一体形成されたIDチップ401を刷り込んだものである。リーダ装置314のリーダモジュール315を紙幣及び有価証券類313に近づけることにより、表示部316にIDチップ401に記録されている情報を表示させることができる。その情報を基に、例えば、真贋判定をすることができる。この場合、IDチップ401はマスクROMで構成される読み出し専用メモリとすることが望ましい。
また、商品のラベルに本発明のRFID用半導体装置及び無線タグ及びラベル類を付けておき、それを用いて商品の流通を管理するような利用も可能である。
図19に示すように、物品317にIDチップ401が固着されたラベル類318を付けておく。物品317に関する識別情報は、ラベル類318に固着しているIDチップ401から無線で読み取ることが可能である。このラベル類318は、図2、図4、図6、図8などで示すように、アンテナとIDチップを一体化させたものである。IDチップ401が記憶している情報は、リーダ/ライタモジュールが組みこまれたセンサ部319によって読み取ることができる。
図19は、ベルトコンベア320で搬送されてくる物品317に付されたIDチップ401の情報を、非接触で連続的に、或いは同時に読み取る態様を示している。IDチップ401内のメモリとして、不揮発性メモリを用いている場合、物品317の流通のプロセスを記録することができる。また商品の生産段階におけるプロセスを記録しておくことで、卸売業者、小売業者、消費者が、産地、生産者、製造年月日、加工方法などを把握することが容易になる。
なお、ここでは非接触型のリーダ/ライタについて説明したが、接触型であっても表示部に情報を表示させればよい。また非接触型または接触型の無線タグが搭載される商品自体に表示部を設け、情報を表示させても構わない。
以上、説明したように、本発明は様々な態様で用いることができる。そして、このような広い分野で利用されるために増加する需要に対して、安価で多量にRFID技術に用いる半導体装置及び無線タグ及びラベル類を提供する。
本発明のRFID用半導体装置の主な構成を示すブロック図である。 IDチップとアンテナとの組み合わせの一態様を説明する上面図である。 IDチップとアンテナとの組み合わせの一態様を説明する断面図である(図2のA−B切断線に対応する縦断面図)。 IDチップとアンテナとの組み合わせの一態様を説明する上面図である。 IDチップとアンテナとの組み合わせの一態様を説明する断面図である(図4のA−B切断線に対応する縦断面図)。 IDチップとアンテナとの組み合わせの一態様を説明する上面図である。 IDチップとアンテナとの組み合わせの一態様を説明する断面図である(図6のA−B切断線に対応する縦断面図)。 IDチップとアンテナとの組み合わせの一態様を説明する上面図である。 IDチップとアンテナとの組み合わせの一態様を説明する断面図である(図8のA−B切断線に対応する縦断面図)。 メモリ部、信号制御回路部、通信回路部などを形成することができるTFTを備えたIDチップの一態様を示す縦断面図である。 IDチップの製造工程の一例を示す縦断面図である。 絶縁基板上に形成した半導体膜をレーザーアニールで結晶化をする一態様を説明する図である。 メモリ部、信号制御回路部、通信回路部などを形成することができるTFTを備えたIDチップの一態様を示す縦断面図である。 絶縁基板201上にアンテナ229が形成されたIDチップの斜視図である。 マザーガラス基板からIDチップをレーザー加工で分断する一態様を説明する図である。 本発明のIDチップを搭載した物品の利用形態の一例を説明する図である。 本発明のIDチップを搭載した物品の利用形態の一例を説明する図である。 本発明のIDチップを搭載した物品の利用形態の一例を説明する図である。 商品のラベルに本発明の無線タグ及びラベル類を適用し商品の流通を管理する一態様を説明する図である。
符号の説明
401 IDチップ
402 メモリ部
403 信号制御回路部
404 通信回路部
405 接続端子部
406 アンテナ部
407 読出専用メモリ部
408 書換可能メモリ部
410 支持体
411a アンテナ
411b 端子部
412 半導体装置
413 ラベル類
414 異方性導電性接着剤
415 接着剤
416 支持体
417a アンテナ
417c 連結線
417b 端子部
418 異方性導電性接着剤
419 支持体
420a アンテナ
420b 端子部
421 異方性導電性接着剤
422 半導体装置
423 支持体
424a アンテナ
424b 端子部
424c 端子部
425a アンテナ
425b 端子部
425c 端子部
426 異方性導電性接着剤
427 有機樹脂
428 半導体装置
429 ラベル類
430a アンテナ
430b 端子部
431 異方性導電性接着剤
432 ラベル類

Claims (7)

  1. 離形成された結晶性半導体膜でチャネル形成領域が形成される薄膜トランジスタにより形成されたメモリ部と信号制御回路部と通信回路部とを備え、前記メモリ部と、前記信号制御回路部と、前記通信回路部とが形成された絶縁基板と、
    記通信回路電気的に接続される第1の端子部を有する第1のアンテナと、前記通信回路部に電気的に接続される第2の端子部を有するアンテナ連結線とを備え、前記第1のアンテナと、前記アンテナ連結線とが形成された第1の支持体と、
    前記アンテナ連結線に電気的に接続される第2のアンテナを備え、前記第2のアンテナが形成された第2の支持体とを有し、
    前記第1の支持体と、前記絶縁基板と、前記第2の支持体とが順に相対して固定されていることを特徴とする半導体装置。
  2. 分離形成された結晶性半導体膜でチャネル形成領域が形成される薄膜トランジスタにより形成されたメモリ部と信号制御回路部と通信回路部とを備え、前記メモリ部と、前記信号制御回路部と、前記通信回路部とが形成された絶縁基板と、
    前記通信回路部に電気的に接続される第1の端子部を有する第1のアンテナと、前記通信回路部に電気的に接続される第2の端子部を有する第2のアンテナとを備え、前記第1のアンテナと、前記第2のアンテナとが形成された支持体とを有し、
    前記支持体を折りたたむことにより、前記絶縁基板は前記支持体の中に封入され、前記絶縁基板と、前記支持体とが相対して固定されていることを特徴とする半導体装置。
  3. 請求項1又は2において、前記絶縁基板は、ガラス、石英又はプラスチックであることを特徴とする半導体装置。
  4. 絶縁基板上に分離形成された結晶性半導体膜と、前記結晶性半導体膜なるチャネル形成領域を有する薄膜トランジスタと、前記薄膜トランジスタにより形成されたメモリ部と信号制御回路部と通信回路部とを備えたIDチップと、
    前記IDチップに電気的に接続される第1の端子部を有する第1のアンテナと、前記IDチップに電気的に接続される第2の端子部を有するアンテナ連結線とを備え、前記第1アンテナと、前記アンテナ連結線とが形成された第1の支持体と
    前記アンテナ連結線に電気的に接続される第2のアンテナを備え、前記第2のアンテナが形成された一方の面と、他方の面に印刷面とを有する第2の支持体とを有し、
    前記第1の支持体と、前記IDチップと、前記第2の支持体とが順に相対して固着していることを特徴とするラベル又はタグ。
  5. 絶縁基板上に分離形成された結晶性半導体膜と、前記結晶性半導体膜なるチャネル形成領域を有する薄膜トランジスタと、前記薄膜トランジスタにより形成されたメモリ部と信号制御回路部と通信回路部とを備えたIDチップと、
    前記IDチップに電気的に接続される第1の端子部を有する第1のアンテナと、前記IDチップに電気的に接続される第2の端子部を有するアンテナ連結線とを備え、前記第1のアンテナ及び前記アンテナ連結線が形成された一方の面と、他方の面に印刷面とを有する第1の支持体と、
    前記アンテナ連結線に電気的に接続される第2のアンテナを備え、前記第2のアンテナが形成された第2の支持体とを有し、
    前記第1の支持体と、前記IDチップと、前記第2の支持体と順に相対して固着されていることを特徴とするラベル又はタグ
  6. 絶縁基板上に分離形成された結晶性半導体膜と、前記結晶性半導体膜でなるチャネル形成領域を有する薄膜トランジスタと、前記薄膜トランジスタにより形成されたメモリ部と信号制御回路部と通信回路部とを備えたIDチップと、
    前記通信回路部に電気的に接続される第1の端子部を有する第1のアンテナと、前記通信回路部に電気的に接続される第2の端子部を有する第2のアンテナとを備え、前記第1のアンテナ及び前記第2のアンテナが形成された一方の面と、他方の面に印刷面とを有する支持体とを有し、
    前記支持体を折りたたむことにより、前記IDチップは前記支持体の中に封入され、前記IDチップと、前記支持体とが相対して固定されていることを特徴とするラベル又はタグ。
  7. 請求項乃至のいずれか一項において、前記絶縁基板は、ガラス、石英又はプラスチックであることを特徴とするラベル又はタグ
JP2004368568A 2003-12-19 2004-12-20 半導体装置、ラベル又はタグ Expired - Fee Related JP4689260B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004368568A JP4689260B2 (ja) 2003-12-19 2004-12-20 半導体装置、ラベル又はタグ

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003423872 2003-12-19
JP2003423872 2003-12-19
JP2004368568A JP4689260B2 (ja) 2003-12-19 2004-12-20 半導体装置、ラベル又はタグ

Publications (3)

Publication Number Publication Date
JP2005202947A JP2005202947A (ja) 2005-07-28
JP2005202947A5 JP2005202947A5 (ja) 2008-02-14
JP4689260B2 true JP4689260B2 (ja) 2011-05-25

Family

ID=34829378

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004368568A Expired - Fee Related JP4689260B2 (ja) 2003-12-19 2004-12-20 半導体装置、ラベル又はタグ

Country Status (1)

Country Link
JP (1) JP4689260B2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4845623B2 (ja) * 2005-07-29 2011-12-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2007013571A1 (en) 2005-07-29 2007-02-01 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
EP1770610A3 (en) * 2005-09-29 2010-12-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101319468B1 (ko) * 2005-12-02 2013-10-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
KR101477262B1 (ko) 2005-12-28 2014-12-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 제조방법
TWI411964B (zh) * 2006-02-10 2013-10-11 Semiconductor Energy Lab 半導體裝置
JP2007241997A (ja) * 2006-02-10 2007-09-20 Semiconductor Energy Lab Co Ltd 半導体装置
WO2007105606A1 (en) * 2006-03-15 2007-09-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7881693B2 (en) 2006-10-17 2011-02-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2008165744A (ja) 2006-12-07 2008-07-17 Semiconductor Energy Lab Co Ltd 半導体装置
JP5178181B2 (ja) 2006-12-27 2013-04-10 株式会社半導体エネルギー研究所 表示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000020665A (ja) * 1998-06-30 2000-01-21 Toshiba Corp 半導体装置
JP2001251129A (ja) * 2000-03-02 2001-09-14 Dainippon Printing Co Ltd アンテナシートおよび非接触式データキャリア
JP2002298107A (ja) * 2001-03-30 2002-10-11 Toppan Forms Co Ltd 非接触型icメディアおよびその製造方法
JP2002366917A (ja) * 2001-06-07 2002-12-20 Hitachi Ltd アンテナを内蔵するicカード
JP2002373323A (ja) * 2001-06-18 2002-12-26 Dainippon Printing Co Ltd 非接触icチップ付きカード一体型フォーム
JP2003282594A (ja) * 2002-01-17 2003-10-03 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の生産システム

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06336096A (ja) * 1993-05-28 1994-12-06 Omron Corp カード形基板
JP4042182B2 (ja) * 1997-07-03 2008-02-06 セイコーエプソン株式会社 Icカードの製造方法及び薄膜集積回路装置の製造方法
JPH11167612A (ja) * 1997-12-02 1999-06-22 Hitachi Ltd 無線icカード

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000020665A (ja) * 1998-06-30 2000-01-21 Toshiba Corp 半導体装置
JP2001251129A (ja) * 2000-03-02 2001-09-14 Dainippon Printing Co Ltd アンテナシートおよび非接触式データキャリア
JP2002298107A (ja) * 2001-03-30 2002-10-11 Toppan Forms Co Ltd 非接触型icメディアおよびその製造方法
JP2002366917A (ja) * 2001-06-07 2002-12-20 Hitachi Ltd アンテナを内蔵するicカード
JP2002373323A (ja) * 2001-06-18 2002-12-26 Dainippon Printing Co Ltd 非接触icチップ付きカード一体型フォーム
JP2003282594A (ja) * 2002-01-17 2003-10-03 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の生産システム

Also Published As

Publication number Publication date
JP2005202947A (ja) 2005-07-28

Similar Documents

Publication Publication Date Title
US7405665B2 (en) Semiconductor device, RFID tag and label-like object
KR101406770B1 (ko) 반도체 디바이스 및 이의 제작 방법
US7683838B2 (en) Semiconductor device
US7465647B2 (en) Manufacturing method of thin film integrated circuit device and manufacturing method of non-contact type thin film integrated circuit device
US8289164B2 (en) Semiconductor device and manufacturing method thereof
US8759946B2 (en) Semiconductor device
US7791153B2 (en) Method for manufacturing semiconductor device
JP5263757B2 (ja) 半導体装置の作製方法
US20070120681A1 (en) Semiconductor device
US20070176845A1 (en) Semiconductor device
US8168512B2 (en) Manufacturing method of semiconductor device
JP4689260B2 (ja) 半導体装置、ラベル又はタグ
JP5296360B2 (ja) 半導体装置およびその作製方法
JP4731919B2 (ja) フィルム状物品
TW201415644A (zh) 半導體裝置和該半導體裝置的製造方法
JP4908936B2 (ja) 半導体装置の作製方法
JP2007043101A (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071220

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071220

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110208

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110216

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140225

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140225

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees