JP3657596B2 - 半導体集積回路の作製方法 - Google Patents

半導体集積回路の作製方法 Download PDF

Info

Publication number
JP3657596B2
JP3657596B2 JP2003429955A JP2003429955A JP3657596B2 JP 3657596 B2 JP3657596 B2 JP 3657596B2 JP 2003429955 A JP2003429955 A JP 2003429955A JP 2003429955 A JP2003429955 A JP 2003429955A JP 3657596 B2 JP3657596 B2 JP 3657596B2
Authority
JP
Japan
Prior art keywords
substrate
integrated circuit
semiconductor integrated
forming
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003429955A
Other languages
English (en)
Other versions
JP2004171004A (ja
Inventor
節男 中嶋
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2003429955A priority Critical patent/JP3657596B2/ja
Publication of JP2004171004A publication Critical patent/JP2004171004A/ja
Application granted granted Critical
Publication of JP3657596B2 publication Critical patent/JP3657596B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、液晶表示装置等のパッシブマトリクス型もしくはアクティブマトリクス型の表示装置に関し、特に、駆動用の半導体集積回路を効果的に実装したことにより、表示装置の基板に占める面積を大きくした、ファッショナブルな表示装置を得ることを目的とする。
マトリクス型の表示装置としては、パッシブマトリクス型とアクティブマトリクス型の構造が知られている。パッシブマトリクス型では、第1の基板上に透明導電膜等でできた多数の短冊型の電気配線(ロー配線)をある方向に形成し、第2の基板上には、前記第1の基板上の電気配線とは概略垂直な方向に同様な短冊型の電気配線(カラム配線)を形成する。そして、両基板上の電気配線が対向するように基板を配置する。
基板間に液晶材料のように電圧・電流等によって、透光性、光反射・散乱性の変化する電気光学材料を設けておけば、第1の基板の任意のロー配線と第2の基板の任意のカラム配線との間に電圧・電流等を印加すれば、その交差する部分の透光性、光反射・散乱性等を選択できる。このようにして、マトリクス表示が可能となる。
アクティブマトリクス型では、第1の基板上に多層配線技術を用いて、ロー配線とカラム配線とを形成し、この配線の交差する部分に画素電極を設け、画素電極には薄膜トランジスタ(TFT)等のアクティブ素子を設けて、画素電極の電位や電流を制御する構造とする。また、第2の基板上にも透明導電膜を設け、第1の基板の画素電極と、第2の基板の透明導電膜とが対向するように基板を配置する。
いずれにせよ、使用される基板の材料は、作製プロセスによって選択された。例えば、透明導電膜を形成して、これをエッチングして、ロー・カラム配線パターンを形成する以外には特に複雑なプロセスのないパッシブマトリクス型では、基板はガラス以外に、プラスチックでもよかった。一方、比較的、高温の成膜工程を有し、また、ナトリウム等の可動イオンを避ける必要のあるアクティブマトリクス型では、基板としてアルカリ濃度の極めて低いガラス基板を用いる必要があった。
いずれにせよ、従来のマトリクス型表示装置においては、特殊なもの以外は、マトリクスを駆動するための半導体集積回路(周辺駆動回路、もしくは、バー回路という)を取り付ける必要があった。従来は、これは、テープ自動ボンディング(TAB)法やチップ・オン・グラス(COG)法によってなされてきた。
しかしながら、マトリクスの規模は数100行にも及ぶ大規模なものであるので、集積回路の端子も非常に多く、一方、するドライバー回路は、長方形状のICパッケージや半導体チップであるため、これらの端子を基板上の電気配線と接続するために配線を引き回す必要から、表示画面に比して、周辺部分の面積が無視できないほど大きくなった。
この問題を解決する方法として、特開平7−14880には、ドライバー回路を、マトリクスの1辺とほぼ同じ程度の細長い基板(スティック、もしくは、スティック・クリスタルという)上に形成し、これをマトリクスの端子部に接続するという方法が開示されている。ドライバー回路としては、幅2mmほど程度で十分であることにより、このような配置が可能となる。このため、基板のほとんどを表示画面とすることができた。
もちろん、この場合には、マトリクスの面積が大きなものでは、回路をシリコンウェハー上に形成することができないので、ガラス基板等の上に形成する必要がある。したがって、ガラス基板等の上に形成される半導体回路に用いられる能動素子は、結晶性またはアモルファスの半導体を用いたTFTである。
しかしながら、スティック・クリスタルに関しては、ドライバー回路の基板の厚さが、表示装置全体の小型化に支障をきたした。例えば、表示装置をより薄くする必要から基板の厚さを0.3mmとすることは、基板の種類や工程を最適化することにより可能である。しかし、スティック・クリスタルの厚さは、製造工程で必要とされる強度から0.5mm以下とすることは困難であり、結果として、基板を張り合わせたときに、0.2mm以上もスティック・クリスタルが出ることとなる。
また、スティック・クリスタルと表示装置の基板の種類が異なると、熱膨張の違い等の理由により、回路に欠陥が生じることがあった。
特に、表示装置の基板として、プラスチック基板を用いると、この問題が顕著であった。なぜならば、スティック・クリスタルの基板としては、プラスチックを用いることは、耐熱性の観点から、実質的に不可能なためである。
本発明はこのようなスティック・クリスタルの抱えていた問題を解決し、表示装置のより一層の小型・軽量化を目的とするものである。
本発明は、表示装置の基板上に、スティック・クリスタルと同等な半導体集積回路のみを機械的に接着し、かつ、電気的な接続を行うことにより、ドライバー回路部分の薄型化を実施する。また、電気的な接続を、加熱処理により一括に行うことで、高スループットを実現する。
本発明の基本的な構成は、電気配線と、これに電気的に接続され、TFTを有する細長い半導体集積回路を有する第1の基板の、電気配線の形成された面に対して、表面に透明導電膜を有する第2の基板の透明導電膜を対向させた構造の表示装置であり、特開平7−14880のスティック・クリスタルと同様、前記半導体集積回路は、概略、表示装置の表示面(すなわち、マトリクス)の1辺の長さに等しく、かつ、他の基板上に作製されたものを剥離して、前記第1の基板に装着したものである。
特に、パッシブマトリクス型の場合には、第1の方向に延びる複数の透明導電膜の第1の電気配線と、これに接続され、TFTを有し、第1の方向に概略垂直な第2の方向に延びる細長い第1の半導体集積回路とを有する第1の基板と、第2の方向に延びる複数の透明導電膜の第2の電気配線と、これに接続され、TFTを有し、前記第1の方向に延びる第2の半導体集積回路とを有する第2の基板とを、第1の電気配線と第2の電気配線が対向するように配置した表示装置で、第1および第2の半導体集積回路は他の基板上に作製されたものを剥離して、それぞれの基板に装着したものである。
また、アクティブマトリクス型の場合には、第1の方向に延びる複数の第1の電気配線と、これに接続され、TFTを有し、第1の方向に概略垂直な第2の方向に延びる第1の半導体集積回路と、第2の方向に延びる複数の第2の電気配線と、これに接続され、TFTを有し、第1の方向に延びる第2の半導体集積回路とを有する第1の基板と、表面に透明導電膜を有する第2の基板とにおいて、第1の基板の第1および第2の電気配線と、第2の基板の透明導電膜とが、対向するように、配置させた表示装置で、第1および第2の半導体集積回路は他の基板上に作製されたものを剥離して、第1の基板に装着したものである。
TFTを有する半導体集積回路を他の基板上に形成し、これを剥離して、他の基板に接着する(もしくは、他の基板に接着したのち、元の基板を除去する)方法は、一般的にはSOI(シリコン・オン・インシュレータ)技術の1つとして知られており、特表平6−504139やその他の公知の技術、あるいは、以下の実施例で用いるような技術を使用すればよい。
図1に、本発明の表示装置の断面構造の例を示す。
図1(A)は、比較的、小さな倍率で見たものである。図の左側は、半導体集積回路の設けられたドライバー回路部1を、また、右側は、マトリクス部2を示す。基板3上に金属配線4及び半導体集積回路6を樹脂5で機械的に固定する。
さらに、基板3上に配置された透明導電膜等の材料でできた電気配線12と金属配線4とを、両者が重なる部分にレーザー照射で加熱することにより溶融し電気的な接続を行う。この際、金属配線4は容易に溶融することが望まれる。従ってアルミニウム・インジウム・スズ・金等の低融点金属が望ましい。
図1(A)のうち、点線で囲まれた領域を拡大したのが、図1(B)である。符号は、図1(A)と同じ物を示す。半導体集積回路は、Nチャネル型TFT7とPチャネル型TFT8が、下地絶縁膜9、層間絶縁物10、あるいは、酸化珪素等のパッシベーション膜11で挟まれた構造となる。(図1(B))
金属配線4と配線電極12との接触部分に関しては、レーザー溶接する方法の他に、図3(A)に示すように、透明導電膜等の電気配線31を備えた基板40に、金属配線33を伴った半導体集積回路34を異方性導電接着剤で固定し、加熱・圧着する事で電気的な接続をしても良い。
図3(B・C)は接続部の拡大図である。異方性導電接着剤35による接続(図3(B))では、異方性導電接着剤の中の導電性粒子36により、金属配線33と電気配線31が電気的に接続される。さらには、図3(C)に示すように前もって配線電極31上に低融点金属からなるバンプ37を配置しておき、その後加熱によりバンプ37を溶融し電気的な接続をとる方法も可能である。
このような表示装置の作製順序の概略は、図2に示される。図2はパッシブマトリクス型の表示装置の作製手順を示す。まず、多数の半導体集積回路22を適当な基板21の上に形成する。(図2(A))
そして、これを分断して、スティック・クリスタル23、24を得る。得られたスティック・クリスタルは、次の工程に移る前に電気特性をテストして、良品・不良品に選別するとよい。(図2(B))
次に、スティック・クリスタル23、24の半導体集積回路29、30をSOI技術によって、別の基板25、27の透明導電膜による配線のパターンの形成された面26、28上に接着し、電気的な接続を取る。(図2(C)、図2(D))
最後に、このようにして得られた基板を向かい合わせることにより、パッシブマトリクス型表示装置が得られる。なお、面26は、面26の逆の面、すなわち、配線パターンの形成されていない方の面を意味する(図2(G))
上記の場合には、ロー・スティック・クリスタル(ロー配線を駆動するドライバー回路用のスティック・クリスタル)とカラム・スティック・クリスタル(カラム配線を駆動するドライバー回路用のスティック・クリスタル)を同じ基板21から切りだしたが、別の基板から切りだしてもよいことは言うまでもない。
また、図2ではパッシブマトリクス型表示装置の例を示したが、アクティブマトリクス型表示装置でも、同様におこなえることは言うまでもない。さらに、フィルムのような材料を基板として形成される場合は実施例に示した。
本発明では、表示装置の基板の種類や厚さ、大きさに関して、さまざまなバリエーションが可能である。例えば、実施例1に示すように、極めて薄いフィルム状の液晶表示装置を得ることもできる。この場合には、表示装置を曲面に合わせて張りつけてもよい。さらに、基板の種類の制約が緩和された結果、プラスチック基板のように、軽く、耐衝撃性の強い材料を用いることもでき、携行性も向上する。
また、ドライバー回路の専有する面積が小さいので、表示装置と他の装置の配置の自由度が高まる。典型的には、ドライバー回路を表示面の周囲の幅数mmの領域に押し込めることが可能であるので、表示装置自体は極めてシンプルであり、ファッション性に富んだ製品である。その応用範囲もさまざまに広がり、よって、本発明の工業的価値は極めて高い。
本実施例は、パッシブマトリクス型液晶表示装置の一方の基板の作製工程の概略を示すものである。本実施例を図4、図5を用いて説明する。図4には、スティック・クリスタル上にドライバー回路を形成する工程の概略を、図5にはドライバー回路を液晶表示装置の基板に実装する工程の概略を示す。
まず、ガラス基板50上に剥離層として、厚さ300nmのシリコン膜51を堆積した。シリコン膜51は、その上に形成される回路と基板とを分離する際にエッチングされるので、膜質についてはほとんど問題とされないので、量産可能な方法によって堆積すればよい。さらに、シリコン膜はアモルファスでも結晶性でもよく、他の元素を含んでもよい。
また、ガラス基板は、コーニング7059、同1737、NHテクノグラスNA45、同35、日本電気硝子OA2等の無アルカリもしくは低アルカリガラスや石英ガラスを用いればよい。石英ガラスを用いる場合には、そのコストが問題となるが、本発明では1つの液晶表示装置に用いられる面積は極めて小さいので、単位当たりのコストは十分に小さい。
シリコン膜51上には、厚さ200nmの酸化珪素膜53を堆積した。この酸化珪素膜は下地膜となるので、作製には十分な注意が必要である。そして、公知の方法により、結晶性の島状シリコン領域(シリコン・アイランド)54、55を形成した。このシリコン膜の厚さは、必要とする半導体回路の特性を大きく左右するが、一般には、薄いほうが好ましかった。本実施例では40〜60nmとした。
また、結晶性シリコンを得るには、アモルファスシリコンにレーザー等の強光を照射する方法(レーザーアニール法)や、熱アニールによって固相成長させる方法(固相成長法)が用いられる。固相成長法を用いる際には、特開平6−244104に開示されるように、ニッケル等の触媒元素をシリコンに添加すると、結晶化温度を下げ、アニール時間を短縮できる。さらには、特開平6−318701のように、一度、固相成長法によって結晶化せしめたシリコンを、レーザーアニールしてもよい。いずれの方法を採用するかは、必要とされる半導体回路の特性や基板の耐熱温度等によって決定すればよい。
その後、プラズマCVD法もしくは熱CVD法によって、厚さ120nmの酸化珪素のゲイト絶縁膜56を堆積し、さらに、厚さ500nmの結晶性シリコンによって、ゲイト電極・配線57、58を形成した。ゲイト配線は、アルミニウムやタングステン、チタン等の金属や、あるいはそれらの珪化物でもよい。さらに、金属のゲイト電極を形成する場合には、特開平5−267667もしくは同6−338612に開示されるように、その上面もしくは側面を陽極酸化物で被覆してもよい。ゲイト電極をどのような材料で構成するかは、必要とされる半導体回路の特性や基板の耐熱温度等によって決定すればよい。(図4(A))
その後、セルフアライン的に、イオンドーピング法等の手段によりN型およびP型の不純物をシリコン・アイランドに導入し、N型領域59、P型領域60を形成した。そして、公知の手段で、層間絶縁物(厚さ500nmの酸化珪素膜)61を堆積した。そして、これにコンタクトホールを開孔し、アルミニウム合金配線62〜64を形成した。(図4(B))
さらに、これらの上に、パッシベーション膜として、ポリイミド膜70を形成した。ポリイミド膜はワニスを塗布・硬化する事で形成される。本実施例では東レ(株)のフォトニースUR-3800 を用いた。まずスピンナで塗布する。塗布条件は所望の膜厚に応じて決めればよい。ここでは3000rpm・30秒の条件で約4umのポリイミド膜を形成した。これを、乾燥を行った後に、露光・現像を行う。適当に条件を選ぶことで、所望のパターンを得ることができる。その後、窒素雰囲気中300℃で処理することで膜の硬化を行った。さらにその上にアルミニウムの金属配線90をスパッタ法により形成した。(図4(C))
続いて、転写用基板72を樹脂71で前記半導体集積回路に接着する。転写用基板は一時的に集積回路を保持するための強度・平坦性があればよくガラス・プラスチック等が使用できる。この転写用基板は後で再剥離するため、樹脂71は除去が容易な材質が好ましい。また粘着剤等剥離が容易なものを使用しても良い。(図5(A))
このように処理した基板を、三フッ化塩素(ClF3)と窒素の混合ガスの気流中に放置した。三フッ化塩素と窒素の流量は、共に500sccmとした。反応圧力は1〜10Torrとした。温度は室温とした。三フッ化塩素等のハロゲン化フッ素は、珪素を選択的にエッチングする特性が知られている。一方、酸化珪素はほとんどエッチングされない。その為、時間の経過ととも剥離層51はエッチングされてゆくが、下地層53はほとんどエッチングされずTFT素子へのダメージは無い。さらに時間が経過すると、剥離層51は完全にエッチングされ、半導体集積回路が完全に剥離される。(図5(B))
次に、剥離した半導体集積回路を、液晶表示装置の基板75に樹脂76で接着し、転写用基板72を除去する。(図5(C))
このようにして表示装置の基板への半導体集積回路の転写が終了した。液晶表示装置の基板としては、厚さ0.3mmのPES(ポリエーテルサルフォン)を用いた。
最後に、液晶表示装置の基板上に配置された配線電極80と金属配線90の重なる部分をYAGレーザー85で照射・加熱する事で電気的な接続をする。(図5(D))
このようにして、液晶表示装置の一方の基板への半導体集積回路の形成を終了した。このようにして得られる基板を用いて、液晶表示装置が完成される。
本実施例は液晶表示装置の基板上の配線と半導体集積回路の金属配線とを電気的に接続する工程の概略を示すものである。本実施例を図6を用いて説明する。図6は液晶表示装置の基板上の配線電極と、半導体集積回路の金属配線との接続箇所の拡大図を示す。
液晶表示装置の基板100上に透明導電膜からなる配線電極101をスパッタ法により形成する。さらに、半導体集積回路と電気的に接続される箇所に低融点金属からなるパッド102をスパッタ法で形成する。
次に、別の基板上で作製された半導体集積回路及び金属配線103を実施例1で述べた方法により接着剤104を介して機械的に固定する(図6(A))
最後に、YAGレーザー106を用い金属配線103とパッド102の重なる箇所を溶融し電気的接続108を完了する。(図6(B))
ここでは、レーザー照射を金属配線103の上から行ったが、基板100の下側からの照射でも同様の効果が得られる。
本発明の断面構造の例を示す。 本発明の表示装置の作製方法の概略を示す。 本発明の1例の表示装置の断面構造を示す。 本発明に用いる半導体集積回路の作製工程の一例を示す。 半導体集積回路を表示装置の基板に接着する工程を示す。 本発明に用いる配線の電気的接続の工程の一例を示す。
符号の説明
1 ・・・ 液晶表示装置のドライバー回路部
2 ・・・ 液晶表示装置のマトリックス部
3 ・・・ 液晶表示装置の基板
4 ・・・ 金属電極
5 ・・・ 樹脂
6 ・・・ 半導体集積回路
7 ・・・ Nチャネル型TFT
8 ・・・ Pチャネル型TFT
9 ・・・ 下地膜
10・・・ 層間絶縁膜
11・・・ パッシベーション膜
12・・・ 液晶表示装置の配線電極
21・・・ スティック・クリスタルを形成する基板
22・・・ 半導体集積回路
23、24 スティック・クリスタル
25、27 液晶表示装置の基板
26、28 配線パターンの形成されている面
29、30 液晶表示装置の基板上に移されたドライバー回路
26・・・ 配線パターンの形成されている面と逆の面
31・・・ 液晶表示装置の電極
32・・・ 樹脂
33・・・ 金属電極
34・・・ 半導体集積回路
35・・・ 異方性導電接着剤
36・・・ 導電性の粒子
37・・・ バンプ
40・・・ 液晶表示装置の基板
50・・・ 半導体集積回路を製造する基板
51・・・ 剥離層
53・・・ 下地膜
54・55 シリコン・アイランド
56・・・ 層間絶縁膜
57・58 ゲイト電極
59・・・ N型領域
60・・・ P型領域
61・・・ ゲイト絶縁膜
62〜64 アルミニウム合金電極
70・・・ パッシベーション膜
71・・・ 接着剤
72・・・ 転写用基板
75・・・ 液晶表示装置の基板
76・・・ 樹脂
80・・・ 液晶表示装置の配線電極
85・・・ レーザー光
90・・・ 金属電極
100・・・ 液晶表示装置の基板
101・・・ 透明導電膜
102・・・ パッド
103・・・ 金属配線
104・・・ 接着剤
106・・・ レーザー光
108・・・ 電気的接続箇所

Claims (9)

  1. 下地膜と、薄膜トランジスタ及びパッシベーション膜を有する半導体集積回
    路の作製方法であって、
    第1の基板上にシリコンでなる剥離層を形成し、
    前記剥離層上に前記下地膜を形成し、
    前記下地膜上に結晶性シリコンを用いた前記薄膜トランジスタを形成し、
    前記薄膜トランジスタ上に前記パッシベーション膜を形成し、
    前記パッシベーション膜上に第2の基板を固定した後、ハロゲン化フッ素ガ
    スを含む気流中に前記第2の基板を固定した前記第1の基板を放置して、前記
    剥離層を除去することで前記半導体集積回路を前記第1の基板から剥離し、
    前記半導体集積回路を前記第1の基板から剥離した後、前記下地膜に第3の
    基板を固定することを特徴とする半導体集積回路の作製方法。
  2. 下地膜と、薄膜トランジスタと、パッシベーション膜及び前記薄膜トランジ
    スタと電気的に接続された配線を有する半導体集積回路の作製方法であって、
    第1の基板上にシリコンでなる剥離層を形成し、
    前記剥離層上に前記下地膜を形成し、
    前記下地膜上に結晶性シリコンを用いた前記薄膜トランジスタを形成し、
    前記薄膜トランジスタ上に前記パッシベーション膜を形成し、
    前記パッシべーション膜上に前記配線を形成し、
    前記パッシベーション膜及び前記配線上に第2の基板を固定した後、ハロゲ
    ン化フッ素ガスを含む気流中に前記第2の基板を固定した前記第1の基板を
    放置して、前記剥離層を除去することで前記半導体集積回路を前記第1の基板
    から剥離し、
    前記半導体集積回路を前記第1の基板から剥離した後、前記下地膜に第3の
    基板を固定することを特徴とする半導体集積回路の作製方法。
  3. 下地膜と、薄膜トランジスタ及びパッシベーションを有する半導体集積回路
    の作製方法であって、
    第1の基板上にシリコンでなる剥離層を形成し、
    前記剥離層上に前記下地膜を形成し、
    前記下地膜上に結晶性シリコンを用いた前記薄膜トランジスタを形成し、
    前記薄膜トランジスタ上に前記パッシベーション膜を形成し、
    前記パッシベーション膜上に樹脂層を形成し、
    前記樹脂層上に第2の基板を固定した後、ハロゲン化フッ素ガスを含む気流
    中に前記第2の基板を固定した前記第1の基板を放置して、前記剥離層を除去することで前記半導体集積回路を前記第1の基板から剥離し、
    前記半導体集積回路を前記第1の基板から剥離した後、前記下地膜に第3の基板を固定することを特徴とする半導体集積回路の作製方法。
  4. 下地膜と、薄膜トランジスタと、パッシベーション膜及び前記薄膜トランジスタと電気的に接続された配線を有する半導体集積回路の作製方法であって、
    第1の基板上にシリコンでなる剥離層を形成し、
    前記剥離層上に前記下地膜を形成し、
    前記下地膜上に結晶性シリコンを用いた前記薄膜トランジスタを形成し、
    前記薄膜トランジスタ上に前記パッシベーション膜を形成し、
    前記パッシべーション膜上に前記配線を形成し、
    前記パッシベーション膜及び前記配線上に樹脂層を形成し、
    前記樹脂層上に第2の基板を固定した後、ハロゲン化フッ素ガスを含む気流中に前記第2の基板を固定した前記第1の基板を放置して、前記剥離層を除去することで前記半導体集積回路を前記第1の基板から剥離し、
    前記半導体集積回路を前記第1の基板から剥離した後、前記下地膜に第3の基板を固定することを特徴とする半導体集積回路の作製方法。
  5. 下地膜と、薄膜トランジスタ及びパッシベーション膜を有する半導体集積回路の作製方法であって、
    第1の基板上にシリコンでなる剥離層を形成し、
    前記剥離層上に前記下地膜を形成し、
    前記下地膜上に結晶性シリコンを用いた前記薄膜トランジスタを形成し、
    前記薄膜トランジスタ上に前記パッシベーション膜を形成し、
    前記パッシベーション膜上に第2の基板を固定した後、ハロゲン化フッ素ガスを含む気流中に前記第2の基板を固定した前記第1の基板を放置して、前記剥離層を除去することで前記半導体集積回路を前記第1の基板から剥離し、
    前記半導体集積回路を前記第1の基板から剥離した後、前記下地膜に第3の基板を固定し、
    前記第3の基板を固定した後、前記第2の基板から前記半導体集積回路を剥離することを特徴とする半導体集積回路の作製方法。
  6. 下地膜と、薄膜トランジスタと、パッシベーション膜及び前記薄膜トランジスタと電気的に接続された配線を有する半導体集積回路の作製方法であって、
    第1の基板上にシリコンでなる剥離層を形成し、
    前記剥離層上に前記下地膜を形成し、
    前記下地膜上に結晶性シリコンを用いた前記薄膜トランジスタを形成し、
    前記薄膜トランジスタ上に前記パッシベーション膜を形成し、
    前記パッシべーション膜上に前記配線を形成し、
    前記パッシベーション膜及び前記配線上に第2の基板を固定した後、ハロゲン化フッ素ガスを含む気流中に前記第2の基板を固定した前記第1の基板を放置して、前記剥離層を除去することで前記半導体集積回路を前記第1の基板から剥離し、
    前記半導体集積回路を前記第1の基板から剥離した後、前記下地膜に第3の基板を固定し、
    前記第3の基板を固定した後、前記第2の基板から前記半導体集積回路を剥離することを特徴とする半導体集積回路の作製方法。
  7. 下地膜と、薄膜トランジスタ及びパッシベーション膜を有する半導体集積回路の作製方法であって、
    第1の基板上にシリコンでなる剥離層を形成し、
    前記剥離層上に前記下地膜を形成し、
    前記下地膜上に結晶性シリコンを用いた前記薄膜トランジスタを形成し、
    前記薄膜トランジスタ上に前記パッシベーション膜を形成し、
    前記パッシベーション膜上に樹脂層を形成し、
    前記樹脂層上に第2の基板を固定した後、ハロゲン化フッ素ガスを含む気流中に前記第2の基板を固定した前記第1の基板を放置して、前記剥離層を除去することで前記半導体集積回路を前記第1の基板から剥離し、
    前記半導体集積回路を前記第1の基板から剥離した後、前記下地膜に第3の基板を固定し、
    前記第3の基板を固定した後、前記第2の基板から前記半導体集積回路を剥離することを特徴とする半導体集積回路の作製方法。
  8. 下地膜と、薄膜トランジスタと、パッシベーション膜及び前記薄膜トランジスタと電気的に接続された配線を有する半導体集積回路の作製方法であって、
    第1の基板上にシリコンでなる剥離層を形成し、
    前記剥離層上に前記下地膜を形成し、
    前記下地膜上に結晶性シリコンを用いた前記薄膜トランジスタを形成し、
    前記薄膜トランジスタ上に前記パッシベーション膜を形成し、
    前記パッシべーション膜上に前記配線を形成し、
    前記パッシベーション膜及び前記配線上に樹脂層を形成し、
    前記樹脂層上に第2の基板を固定した後、ハロゲン化フッ素ガスを含む気流中に前記第2の基板を固定した前記第1の基板を放置して、前記剥離層を除去することで前記半導体集積回路を前記第1の基板から剥離し、
    前記半導体集積回路を前記第1の基板から剥離した後、前記下地膜に第3の基板を固定し、
    前記第3の基板を固定した後、前記第2の基板から前記半導体集積回路を剥離することを特徴とする半導体集積回路の作製方法。
  9. 請求項乃至請求項のいずれか一において、
    前記ハロゲン化フッ素ガスは三フッ化塩素ガスであることを特徴とする半導体集積回路の作製方法。
JP2003429955A 2003-12-25 2003-12-25 半導体集積回路の作製方法 Expired - Fee Related JP3657596B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003429955A JP3657596B2 (ja) 2003-12-25 2003-12-25 半導体集積回路の作製方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003429955A JP3657596B2 (ja) 2003-12-25 2003-12-25 半導体集積回路の作製方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP8878995A Division JP3578828B2 (ja) 1995-03-18 1995-03-21 表示装置の作製方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2004244789A Division JP3757228B2 (ja) 2004-08-25 2004-08-25 半導体集積回路の作製方法

Publications (2)

Publication Number Publication Date
JP2004171004A JP2004171004A (ja) 2004-06-17
JP3657596B2 true JP3657596B2 (ja) 2005-06-08

Family

ID=32709369

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003429955A Expired - Fee Related JP3657596B2 (ja) 2003-12-25 2003-12-25 半導体集積回路の作製方法

Country Status (1)

Country Link
JP (1) JP3657596B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI413152B (zh) 2005-03-01 2013-10-21 Semiconductor Energy Lab 半導體裝置製造方法

Also Published As

Publication number Publication date
JP2004171004A (ja) 2004-06-17

Similar Documents

Publication Publication Date Title
US7483091B1 (en) Semiconductor display devices
JP3578828B2 (ja) 表示装置の作製方法
JP3406727B2 (ja) 表示装置
JP3579492B2 (ja) 表示装置の作製方法
US7050138B1 (en) Method of manufacturing a display device having a driver circuit attached to a display substrate
JP3454965B2 (ja) 液晶表示装置及びその作製方法
JP2002366051A (ja) 集積回路チップ及びこれを用いた表示装置
JP3638656B2 (ja) 表示装置及びその作製方法
JP3657596B2 (ja) 半導体集積回路の作製方法
JP3757228B2 (ja) 半導体集積回路の作製方法
JP4387258B2 (ja) 半導体集積回路およびその製造方法
JP3579045B2 (ja) 半導体集積回路の作製方法
JP3579044B2 (ja) 半導体集積回路の作製方法
JP4094539B2 (ja) 半導体集積回路の作製方法
JP4799509B2 (ja) 剥離方法
JP3406894B2 (ja) 表示装置の作製方法
JP2004171005A (ja) 半導体集積回路
JP4339102B2 (ja) 表示装置の作製方法
JP3406893B2 (ja) 表示装置の作製方法
JP3442726B2 (ja) 表示装置の半導体集積回路の実装方法
JP4123537B2 (ja) 電子装置
JP4890491B2 (ja) 電子装置の作製方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040706

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040825

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050301

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050309

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080318

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090318

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100318

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100318

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100318

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110318

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110318

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120318

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120318

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130318

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130318

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140318

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees