JP2002366051A - 集積回路チップ及びこれを用いた表示装置 - Google Patents

集積回路チップ及びこれを用いた表示装置

Info

Publication number
JP2002366051A
JP2002366051A JP2001173494A JP2001173494A JP2002366051A JP 2002366051 A JP2002366051 A JP 2002366051A JP 2001173494 A JP2001173494 A JP 2001173494A JP 2001173494 A JP2001173494 A JP 2001173494A JP 2002366051 A JP2002366051 A JP 2002366051A
Authority
JP
Japan
Prior art keywords
substrate
main body
integrated circuit
glass
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001173494A
Other languages
English (en)
Other versions
JP2002366051A5 (ja
Inventor
Kuni Yamamura
久仁 山村
Ryoichi Yokoyama
良一 横山
Koji Miyajima
康志 宮島
Koji Hirozawa
考司 廣澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2001173494A priority Critical patent/JP2002366051A/ja
Priority to TW091103820A priority patent/TW546617B/zh
Priority to US10/156,972 priority patent/US7072018B2/en
Priority to CNB021222037A priority patent/CN1179419C/zh
Priority to KR10-2002-0031040A priority patent/KR100488829B1/ko
Publication of JP2002366051A publication Critical patent/JP2002366051A/ja
Publication of JP2002366051A5 publication Critical patent/JP2002366051A5/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2203/00—Function characteristic
    • G02F2203/01—Function characteristic transmissive

Abstract

(57)【要約】 【課題】 集積回路（ＩＣ）チップの製造コストを低減
する。また、ＩＣチップを搭載した表示装置の故障率を
低減する。 【解決手段】 ＩＣチップをガラス基板を用いて製造す
る。半導体ウエハを用いるＩＣチップよりも廉価にでき
る。また、表示装置などの本体基板がガラスである場
合、ＩＣチップと本体基板との熱膨張率が等しいので、
ＩＣチップの剥離を防止し、故障率を低減できる。しか
も、表示装置１のゲート線駆動ＩＣ７に適用した場合、
表示領域とほぼ同じ長さのＩＣチップ７とすることがで
き、ゲート線駆動ＩＣとして複数のＩＣチップを搭載す
る必要がなくなり、製造コストが低減できる。さらに、
ゲート線９をそれぞれＩＣチップ７から全て平行に延ば
すことができるので、ゲート線９同士の遅延差も生じ
ず、狭額縁化することもできる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、集積回路（ＩＣ）
チップに関し、特に液晶表示装置（ＬＣＤ）やエレクト
ロルミネッセンス（ＥＬ）表示装置のような機器のガラ
ス基板上に実装するためのＩＣチップに関する。
【０００２】
【従来の技術】近年では、コンピュータなどの情報処理
装置のみならず、テレビや家電製品、自動車など、様々
な機械にこれを制御するＩＣチップが搭載されている。
【０００３】図６は、ＬＣＤ１００を示す斜視図であ
る。ＬＣＤ１００は、ガラスよりなる第１の本体基板２
と第２の本体基板３との間に液晶を封入し、表示領域を
形成している。表示領域の第１の本体基板２上には、複
数の画素電極４と薄膜トランジスタ（Thin Film Transi
stor；ＴＦＴ）よりなるスイッチング素子５が行列状に
配置されている。そして、表示領域全面の第２の基板上
には共通電極６が配置されている。ＬＣＤ１００は、画
素電極４と共通電極６の間に電圧を印加して液晶を駆動
して表示を行う表示装置である。表示領域の周囲には、
複数のゲート線駆動ＩＣ１０１と複数の信号線駆動ＩＣ
８が配置されている。ゲート線駆動ＩＣ１０１からは、
複数のゲート線９が延びており、ゲート線駆動ＩＣ１０
１は、ゲート線９を順次選択してゲート信号を印加し、
これに接続されたＴＦＴ５をオンする。信号線駆動ＩＣ
８からは、複数の信号線１０が延びており、信号線駆動
ＩＣ８はオンしたＴＦＴ５を介して画素電極４に映像信
号を供給する。ゲート線駆動ＩＣ１０１、駆動ＩＣ８、
は本体基板に搭載されるＩＣチップである。
【０００４】一般的にＩＣチップは、半導体よりなるＩ
Ｃ基板上に半導体膜、導電膜、絶縁膜等を積層した回路
素子が複数形成されている。本明細書において、ＬＣＤ
１００を構成する基板を本体基板、ＩＣチップを構成す
る基板をＩＣ基板と区別して表記する。
【０００５】図７は、ＩＣチップを構成する回路素子の
一例としてのＭＯＳトランジスタ１２０を示す断面図で
ある。ＭＯＳトランジスタ１２０の構成について、以下
に述べる。シリコン基板１２１上に、シリコン基板１２
１を熱酸化して得られるゲート絶縁膜１２２、素子分離
領域１２３が配置されている。ゲート絶縁膜１２２上に
は、ゲート電極１２４が配置され、ゲート電極１２４を
マスクとして半導体基板１２１にイオン注入して得られ
る拡散層１２５ａ、１２５ｂが形成されている。ゲート
電極１２４を覆って第１の層間絶縁膜１２６が配置さ
れ、層間絶縁膜１２６に設けられたコンタクトホールを
介して第１の配線１２７が配置されている。第１の配線
１２７の上には第２の層間絶縁膜１２８が配置され、層
間絶縁膜１２６、１２８に設けられたコンタクトホール
を介して第２の配線１２９が配置されている。
【０００６】ＩＣチップ８、１０１は、図８に示すよう
に、インゴットと呼ばれる単結晶シリコン塊から切り出
した半導体ウエハ１３０に複数のＩＣチップを同時に形
成し、点線で示したスクライブライン１３１に沿って切
り離すことによって製造される。
【０００７】
【発明が解決しようとする課題】インゴットの作成には
専用のるつぼが必要であり、ここから切り出す半導体ウ
エハ１３０の大きさは一定の限界がある。従って、１枚
の半導体ウエハ１３０から切り出されるＩＣチップの枚
数にも限界がある。しかも、サイズの大きい半導体ウエ
ハは、一般的に高価である。従って、製造コストの削減
の妨げとなっていた。
【０００８】そこで本発明は、より製造コストを低減で
きるＩＣチップを提供することを目的とする。
【０００９】また、ＬＣＤ１００に搭載されるＩＣチッ
プ８、１０１の場合、本体基板２上に圧着によって実装
される。その為、ガラス基板と半導体基板とで熱膨張率
が異なり、使用する環境条件によっては、ＩＣチップが
はがれ落ちるという問題が生じ、故障の原因となってい
た。
【００１０】そこで、本発明は、より故障の少ない表示
装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】本発明は、上記課題を解
決するためになされたものであり、ＩＣ基板上に複数の
回路素子及びそれらをつなぐ配線が形成された集積回路
チップであって、ＩＣ基板は、ガラスよりなり、回路素
子の少なくとも一部は、アモルファスシリコンを結晶化
した多結晶シリコンよりなる集積回路チップである。
【００１２】また、ガラスよりなる本体基板上に複数の
画素電極が配置された表示領域を有し、本体基板上には
画素電極に映像信号を供給する駆動集積回路チップが搭
載された表示装置において、駆動集積回路チップは、ガ
ラスよりなるＩＣ基板上に複数の素子を形成してなる表
示装置である。
【００１３】また、ガラスよりなる本体基板と、本体基
板上に形成された複数の画素電極が配置された表示領域
と、本体基板上に形成され、画素電極に接続された複数
のスイッチング素子と、を有するアクティブマトリクス
型の表示装置において、本体基板にはスイッチング素子
に接続された複数の駆動集積回路チップが搭載され、駆
動集積回路チップの少なくとも一部は、ガラスよりなる
ＩＣ基板上に複数の素子を形成してなる表示装置であ
る。
【００１４】また、ガラスよりなる第１の本体基板と、
第１の本体基板上に形成された複数の画素電極が配置さ
れた表示領域と、第１の本体基板上に形成され、画素電
極に接続された複数のスイッチング素子と、第１の本体
基板に対向するガラスよりなる第２の本体基板と、第２
の本体基板上に形成された、複数の画素電極に対向する
共通電極と、第１及び第２の本体基板の間に封止された
液晶と、を有するアクティブマトリクス型の表示装置に
おいて、第１の本体基板にはスイッチング素子に接続さ
れた複数の駆動集積回路が搭載され、駆動集積回路の少
なくとも一部は、ガラスよりなるＩＣ基板上に複数の素
子を形成してなる表示装置である。
【００１５】また、ガラスよりなる本体基板と、本体基
板上に形成された複数の画素電極が配置された表示領域
と、本体基板上に形成され、画素電極に接続された複数
のスイッチング素子と、本体基板上に形成され、スイッ
チング素子のゲートに接続されるゲート線と、本体基板
上に形成され、スイッチング素子を介して画素電極に接
続される信号線と、を有するアクティブマトリクス型の
表示装置において、ゲート線に接続されたゲート線駆動
集積回路チップと、信号線に接続された信号線駆動集積
回路チップと、が搭載され、ゲート線もしくは信号線駆
動集積回路チップの少なくとも一方はガラスよりなるＩ
Ｃ基板上に複数の素子を形成してなる表示装置である。
【００１６】また、ガラスよりなる本体基板と、本体基
板上に形成された複数の画素電極が配置された表示領域
と、本体基板上に形成され、画素電極に接続された複数
のスイッチング素子と、本体基板上に形成され、スイッ
チング素子のゲートに接続されるゲート線と、本体基板
上に形成され、スイッチング素子を介して画素電極に接
続される信号線と、を有するアクティブマトリクス型の
表示装置において、ゲート線に接続されたゲート線駆動
集積回路チップと、信号線に接続された信号線駆動集積
回路チップと、が搭載され、ゲート線駆動集積回路チッ
プはガラスよりなるＩＣ基板上に複数の素子を形成して
なり、信号線駆動集積回路チップは単結晶シリコンより
なるＩＣ基板上に複数の素子を形成してなる表示装置で
ある。
【００１７】さらに、本体基板上に形成された複数のス
イッチング素子は、アモルファスシリコンよりなる活性
層を有し、ＩＣ基板上に形成された複数の素子は多結晶
シリコンよりなる活性層を有する。
【００１８】さらに、スイッチング素子は薄膜トランジ
スタである。
【００１９】さらに、ゲート線駆動集積回路チップは、
表示領域の一辺に沿って１つだけ配置され、ゲート線駆
動集積回路チップから表示領域に向かって、ゲート線が
互いにほぼ平行に延びている。
【００２０】
【発明の実施の形態】図１は、ＬＣＤ１を示す斜視図で
ある。ＬＣＤ１は、ガラスよりなる第１の本体基板２と
第２の本体基板３との間に液晶を封入し、表示領域を形
成している。表示領域の第１の本体基板２上には、複数
の画素電極４と薄膜トランジスタよりなるスイッチング
素子５が行列状に配置されている。そして、表示領域全
面の第２の基板上には共通電極６が配置されている。Ｌ
ＣＤ１は、画素電極４と共通電極６の間に電圧を印加し
て液晶を駆動して表示を行う表示装置である。表示領域
の周囲には、１つのゲート線駆動ＩＣ７と複数の信号線
駆動ＩＣ８が配置されている。ゲート線駆動ＩＣ７から
は、画素各行毎に複数のゲート線９が延びており、ゲー
ト線駆動ＩＣ７は、ゲート線９を順次選択してゲート信
号を印加し、これに接続されたＴＦＴ５をオンする。信
号線駆動ＩＣ８からは、画素各列毎に複数の信号線１０
が延びており、信号線駆動ＩＣ８はオンしたＴＦＴ５を
介して画素電極４に映像信号を供給する。ゲート線駆動
ＩＣ７と信号線駆動ＩＣ８はともに本体基板２上に搭載
されるＩＣチップである。
【００２１】上記ゲート線駆動ＩＣ７と信号線駆動ＩＣ
８は基板上に複数の素子や配線が形成されたＩＣチップ
である。一般的にＩＣチップは、半導体のＩＣ基板上に
半導体膜、導電膜、絶縁膜等を積層して形成されている
が、本実施形態のゲート線駆動ＩＣ７は、ガラス基板を
用いている。図２は、本実施形態のゲート線駆動ＩＣ７
を構成する回路素子の一例としてＭＯＳトランジスタ２
０を示す断面図である。ナトリウムなどのアルカリ元素
を含まない無アルカリガラスよりなるＩＣ基板２１上
に、ＩＣ基板からの不純物拡散を防止するためのバッフ
ァ層２２が形成されている。バッファ層２２上に活性層
として多結晶シリコン膜２３が配置され、これを覆って
ゲート絶縁膜２４が形成されている。ゲート絶縁膜２４
上には多結晶シリコン膜２３の一部に重畳してゲート電
極２５が配置され、これを覆って第１の層間絶縁膜２６
が形成されている。第１の層間絶縁膜２６上にはコンタ
クトホールを介して多結晶シリコン膜２３に接続された
第１の配線２７が配置され、これを覆って第２の層間絶
縁膜２８が形成されている。第２の層間絶縁膜２８上に
は第１、第２の層間絶縁膜に設けられたコンタクトホー
ルを介して多結晶シリコン膜２３に接続された第２の配
線２９が形成されている。
【００２２】次に、ガラスのＩＣ基板２１上にＭＯＳト
ランジスタを形成する方法について述べる。ガラスの軟
化温度は、およそ７５０℃であるため、通常の半導体プ
ロセスで用いられる７５０℃以上の熱処理を用いること
は出来ない。従って、膜の積層は基本的にスパッタや化
学的気相堆積（Chemical Vapor Deposition；ＣＶＤ）
法、塗布等のように、材料を積み重ねてゆく方法しか用
いることが出来ない。まず、ＩＣ基板２１上にバッファ
層２２をＣＶＤ法を用いて形成し、続いてＣＶＤ法によ
って非晶質（アモルファス）シリコン膜を形成する。こ
のアモルファスシリコン膜にエキシマレーザを照射する
ことによって局所的に加熱してこれを結晶化し、多結晶
シリコン膜を形成することができる。パターニングは通
常のフォトリソグラフィ、エッチングを用いることがで
きる。次に、ＣＶＤ法によってゲート絶縁膜２４、スパ
ッタ法によってゲート電極２５を形成する。第１の層間
絶縁膜はＣＶＤ法で得られる酸化シリコン膜と窒化シリ
コン膜との積層構造である。配線２７、２９はスパッタ
法で形成できる。第２の層間絶縁膜２８はアクリルなど
の有機樹脂を塗布して得られる。
【００２３】ガラスのＩＣ基板を有するゲート線駆動Ｉ
Ｃ７は、図３に示すように、大判のガラス基板であるマ
ザーガラス３０上に、複数のＩＣを同時に形成し、点線
で示したスクライブライン３１に沿って切り離すことに
よって製造される。ガラス基板は一辺例えば数十ｃｍ×
数十ｃｍの長方形であり、直径２０ｃｍ程度の円形であ
る半導体ウエハに比較して、従来のゲート線駆動ＩＣ１
０１と同じ面積のものを製造する場合、ＩＣの取り数を
数倍に増加させ、大幅に製造コストを低減することがで
きる。
【００２４】また、ガラスＩＣ基板を用いることで、ゲ
ート線駆動ＩＣ７の長さを長くすることができる。本実
施形態のゲート線駆動ＩＣ７は、図１に示したように、
表示領域の側辺とほぼ同じ長さを有する。以下に、ゲー
ト線駆動ＩＣ７を長くすることのメリットについて説明
する。図４は、従来の半導体基板を用いたゲート線駆動
ＩＣの拡大図である。ゲート線９は、画素各行に配置さ
れるため、ゲート線駆動ＩＣの出力は、画素の行ピッチ
まで広げる必要がある。画素数が多くなるとそれだけゲ
ート線の本数も多くなり、広げなければならない幅Ｌは
さらに拡大する。ところが、ゲート線駆動ＩＣの真横に
配置されるゲート線と最も遠い位置に配置されるゲート
線とでは、ゲート線駆動ＩＣ１０１から表示領域までの
距離が異なるため、ゲート線駆動ＩＣから遠ざかるほど
ゲート信号の遅延が生じてしまう。そのため、従来は、
ゲート線駆動ＩＣ１０１のＩＣチップを一定間隔毎に設
置して、信号遅延を動作可能範囲内に収める必要があっ
た。これに対し、本実施形態は、ゲート線駆動ＩＣ７が
表示領域とほぼ等しい長さを有するので、ゲート線によ
る配置位置の拡大をする必要はなく、全てのゲート線は
実質平行に配置され、表示領域までの長さも実質等しく
することができる。従って、回路遅延が各行毎に等し
い。従って、ゲート線駆動ＩＣ７を複数のＩＣチップに
分散して配置する必要はなく、１つのゲート線駆動ＩＣ
７とすることができるのである。さらに、従来は、ゲー
ト線駆動ＩＣから延びるゲート線を幅Ｌに広げるため
に、距離Ｄが必要であったが、本実施形態では、その距
離Ｄを削減することができ、表示装置を小型化、狭額縁
化することができる。
【００２５】また、ゲート線駆動ＩＣとして複数のＩＣ
チップを実装するのに比較して、一つのゲート線駆動Ｉ
Ｃであれば、実装するために要する工程数が削減できる
ことはいうまでもない。
【００２６】このような長いＩＣチップは、半導体基板
で製造することはあまり現実的ではない。上述したよう
に、半導体ウエハは、単結晶シリコンのインゴットを切
断して製造するが、インゴットの製造は、特殊なるつぼ
を用いて行うため、一定以上のサイズにすることは困難
である。しかも、半導体ウエハは一般的に図８に示した
ように、一部を切り取った円形であるので、あまり細長
い形状のＩＣを作ると、一枚のウエハからの取り数が極
めて少なくなり、効率的ではない。これに比較して、ガ
ラス基板を用いてＩＣチップを形成すれば、マザーガラ
ス３０は長方形であるので、細長いＩＣを作っても効率
が落ちるということは特にない。また、ＬＣＤの本体基
板２には、ＴＦＴが作り込まれているが、この本体基板
２を製造する設備があれば、それと同じ長さのＩＣチッ
プは、本体基板２の製造設備を流用し、なんら追加の設
備投資をすることなく製造することができる。
【００２７】また、ガラスの本体基板２の上に、ガラス
のＩＣ基板を搭載するので、本体基板２とゲート線駆動
ＩＣ７とは、熱膨張率が等しい。従って、熱膨張の違い
によってゲート線駆動ＩＣ７がはがれることが少なく、
故障発生率を低減することができる。
【００２８】ところで、上述したように、ガラスのＩＣ
基板２１を用いると、シリコンのＩＣ基板と異なり、基
板を熱酸化してゲート絶縁膜とすることは出来ず、ＣＶ
Ｄ法によって積層しなければならない。しかし、ＣＶＤ
法によるゲート絶縁膜は、熱酸化によるゲート絶縁膜に
比較して、構成分子の密度が薄く、同じ膜厚では同等の
絶縁性を得ることは出来ない。そのため、ゲート絶縁膜
２４が厚く形成する必要がある。また、多結晶シリコン
膜２３は、結晶領域が複数形成されており、結晶同士の
境界、即ち粒界が多数存在し、多結晶シリコンよりなる
活性層は、単結晶シリコンの活性層に比較すると、電子
移動度が低い。半導体基板上に形成するＭＯＳ−ＴＦＴ
に比較して特性が低く、半導体基板のＩＣほどに微細化
することは困難である。そこで、本実施形態において、
信号線駆動ＩＣ８は、従来と同様、半導体基板のＩＣチ
ップを用いている。ゲート線駆動ＩＣ７が水平同期期間
に一度シフトレジスタが動作するのに比較して、信号線
駆動ＩＣ８は水平同期期間の間に一行分の画素電極に映
像信号を供給し終える必要があるため、高速動作をする
必要がある。また、信号線駆動ＩＣが供給する映像信号
は、多階調化のために、アナログの電圧信号である。そ
の為、信号線駆動ＩＣ内には、オペアンプ等のアナログ
素子が含まれている。このような回路を画素ピッチに収
めるように配置するには、ガラス基板よりも半導体基板
を用いたＩＣの方が有利である。そこで、本実施形態で
は、信号線駆動ＩＣ８には、より電子移動度の高い半導
体よりなるＩＣ基板を用いた。換言すれば、動作速度の
遅いゲート線駆動ＩＣであるからこそ、ＩＣ基板として
ガラスを採用することができると言うこともできる。も
ちろん、信号線駆動ＩＣをガラスのＩＣ基板を用いて作
成することは不可能ではなく、マザーガラス３０から多
数の信号線駆動ＩＣを一度に製造するメリットを重視
し、信号線駆動ＩＣをもガラス基板で製造してもよい。
【００２９】次に、ガラス基板を用いたＩＣチップの更
なるメリットについて述べる。図５は、ガラス基板ＩＣ
チップを実装する様子を示す斜視図である。プリント回
路基板や本体基板である回路基板４０には、各種素子、
配線が形成されるとともに、ＩＣチップを実装するため
の基板側端子４１が形成されている。基板側端子４１に
搭載されるＩＣチップ４２は、ガラス基板上に各種素
子、配線が形成されるとともに、基板側端子４１に対応
する位置にチップ側端子４３が形成されている。基板側
端子４３には、金属よりなる突起であるバンプが形成さ
れ、微細な導電粒子を含む樹脂接着剤によって端子同士
が圧着されて固定される。この時、端子同士がずれる
と、導通不良の原因となるが、本実施形態の場合、ＩＣ
チップ４２はガラス基板を用いて形成されているので、
回路基板４０上の端子４１が、ＩＣチップ４２を通して
目視することができ、容易に正確な位置あわせを行うこ
とができ、製造効率を高めることができる。
【００３０】本実施形態において、表示領域内に設けら
れるＴＦＴ５の能動素子は、多結晶シリコンを用いてい
ても良いが、アモルファスシリコンで充分である。各画
素毎にスイッチング素子として設けられるＴＦＴは、１
垂直同期期間に一度、接続された画素のみに必要な電荷
を供給すれば足りるため、周辺駆動回路に比較して大き
な電流駆動能力が求められないからである。従って、本
体基板２においては、アモルファス半導体膜を形成した
後、エキシマレーザの照射による多結晶化工程を削減
し、より製造コストを抑えることができる。
【００３１】以上に述べた表示装置はＴＦＴを用いたア
クティブマトリクス型のＬＣＤを例示して説明したが、
この限りではない。駆動方式は、パッシブでも良いし、
スイッチング素子は薄膜トランジスタ以外にもダイオー
ドなどが考えられる。また、液晶に限らず、有機ＥＬ表
示装置や、蛍光表示装置、ＬＥＤ表示装置などでもよ
い。
【００３２】もちろん、ガラス基板を用いたＩＣチップ
は、表示装置の駆動回路以外に、様々な回路に適用でき
ることはいうまでもない。
【００３３】
【発明の効果】以上に詳述したように、本発明は、ガラ
スよりなるＩＣ基板にアモルファスシリコンを結晶化し
た多結晶シリコンよりなる回路が配置されたＩＣチップ
であるので、半導体ウエハを用いた基板よりも廉価でＩ
Ｃチップを製造することができる。
【００３４】また、ガラスの本体基板上にガラスのＩＣ
基板を用いたＩＣチップを搭載することによって、基板
同士の熱膨張率が等しく、温度変化によるチップの剥離
が防止される。
【００３５】特に本体基板としてガラスを用いる機器と
しては、液晶やＥＬ等の表示装置が代表的であり、これ
に搭載されるＩＣチップとしては、ゲート線駆動ＩＣや
信号線駆動ＩＣが代表的である。
【００３６】また、ガラスよりなる本体基板と、本体基
板上に形成された複数の画素電極が配置された表示領域
と、本体基板上に形成され、画素電極に接続された複数
のスイッチング素子と、を有するアクティブマトリクス
型の表示装置において、本体基板にはスイッチング素子
に接続された複数の駆動ＩＣチップが搭載され、駆動Ｉ
Ｃチップの少なくとも一部は、ガラスよりなるＩＣ基板
上に複数の素子を形成してなる表示装置である。
【００３７】特にゲート線駆動ＩＣチップは、信号線駆
動ＩＣチップよりも動作速度が遅く、アナログ動作を行
う回路素子を含まないので、ガラス基板とするのに最適
である。その一方、信号線駆動ＩＣチップは、半導体基
板を用いる方が良い場合もある。
【００３８】さらに、本体基板上の活性層をアモルファ
スシリコン、ＩＣ基板上の活性層を多結晶シリコンより
形成すれば、本体基板における結晶化工程を削減し、必
要充分な素子特性を保ちつつ、製造コストを削減するこ
とができる。
【００３９】さらに、ゲート線駆動ＩＣチップをガラス
基板とすることにより、表示領域の一辺に沿って１つだ
けの配置とすることが可能となるので、ゲート線駆動Ｉ
Ｃチップから表示領域に向かって、ゲート線を互いにほ
ぼ平行に配置することができる。従って、ゲート線毎の
信号遅延量を同等とし、表示装置の動作を確実にすると
ともに、複数のゲート線駆動ＩＣチップを配置するのに
比較して、実装コストを削減することができる。
【図面の簡単な説明】
【図１】本発明のＩＣチップを搭載した表示装置を示す
斜視図である。
【図２】ガラスのＩＣ基板上に形成されたＭＯＳトラン
ジスタを示す断面図である。
【図３】マザーガラス上に形成されたＩＣチップを示す
斜視図である。
【図４】ゲート線駆動ＩＣ及びゲート線を示す平面図で
ある。
【図５】回路基板に本発明のＩＣチップを実装する工程
を示す斜視図である。
【図６】従来のＩＣチップを搭載した表示装置を示す斜
視図である。
【図７】半導体のＩＣ基板上に形成されたＭＯＳトラン
ジスタを示す断面図である。
【図８】半導体ウエハ上に形成されたＩＣチップを示す
斜視図である。
【符号の説明】
１，１００：表示装置、 ２，３：本体基板 ４：画素電極、 ５：スイッチング素子
（ＴＦＴ） ６：共通電極、 ７，８，１０１：ＩＣチ
ップ ９：ゲート線、 １０：信号線
───────────────────────────────────────────────────── フロントページの続き (72)発明者 宮島 康志 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 (72)発明者 廣澤 考司 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 Ｆターム(参考） 2H092 JA24 JA45 NA25 PA06 5F110 AA16 BB01 BB02 BB03 CC01 CC02 DD02 DD11 EE44 FF09 FF29 GG02 GG13 GG15 GG44 HL23 NN03 NN23 NN24 NN27 NN33 NN35 NN78 PP03 5G435 AA12 AA14 AA16 AA17 BB05 BB12 CC09 EE32 EE33 EE34 EE37 EE38 EE42 HH02 HH13 HH14 HH18 KK05 KK09

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 ＩＣ基板上に複数の回路素子及びそれら
    をつなぐ配線が形成された集積回路チップであって、前
    記ＩＣ基板は、ガラスよりなり、前記回路素子の少なく
    とも一部は、アモルファスシリコンを結晶化した多結晶
    シリコンよりなることを特徴とする集積回路チップ。
  2. 【請求項２】 ガラスよりなる本体基板上に複数の画素
    電極が配置された表示領域を有し、前記本体基板上には
    前記画素電極に映像信号を供給する駆動集積回路チップ
    が搭載された表示装置において、前記駆動集積回路チッ
    プは、ガラスよりなるＩＣ基板上に複数の素子を形成し
    てなることを特徴とする表示装置。
  3. 【請求項３】 ガラスよりなる本体基板と、前記本体基
    板上に形成された複数の画素電極が配置された表示領域
    と、前記本体基板上に形成され、前記画素電極に接続さ
    れた複数のスイッチング素子と、を有するアクティブマ
    トリクス型の表示装置において、前記本体基板には前記
    スイッチング素子に接続された複数の駆動集積回路チッ
    プが搭載され、前記駆動集積回路チップの少なくとも一
    部は、ガラスよりなるＩＣ基板上に複数の素子を形成し
    てなることを特徴とする表示装置。
  4. 【請求項４】 ガラスよりなる第１の本体基板と、前記
    第１の本体基板上に形成された複数の画素電極が配置さ
    れた表示領域と、前記第１の本体基板上に形成され、前
    記画素電極に接続された複数のスイッチング素子と、前
    記第１の本体基板に対向するガラスよりなる第２の本体
    基板と、前記第２の本体基板上に形成された、前記複数
    の画素電極に対向する共通電極と、前記第１及び第２の
    本体基板の間に封止された液晶と、を有するアクティブ
    マトリクス型の表示装置において、前記第１の本体基板
    には前記スイッチング素子に接続された複数の駆動集積
    回路が搭載され、前記駆動集積回路の少なくとも一部
    は、ガラスよりなるＩＣ基板上に複数の素子を形成して
    なることを特徴とする表示装置。
  5. 【請求項５】 ガラスよりなる本体基板と、前記本体基
    板上に形成された複数の画素電極が配置された表示領域
    と、前記本体基板上に形成され、前記画素電極に接続さ
    れた複数のスイッチング素子と、前記本体基板上に形成
    され、前記スイッチング素子のゲートに接続されるゲー
    ト線と、前記本体基板上に形成され、前記スイッチング
    素子を介して前記画素電極に接続される信号線と、を有
    するアクティブマトリクス型の表示装置において、前記
    ゲート線に接続されたゲート線駆動集積回路チップと、
    前記信号線に接続された信号線駆動集積回路チップと、
    が搭載され、前記ゲート線もしくは信号線駆動集積回路
    チップの少なくとも一方はガラスよりなるＩＣ基板上に
    複数の素子を形成してなることを特徴とする表示装置。
  6. 【請求項６】 ガラスよりなる本体基板と、前記本体基
    板上に形成された複数の画素電極が配置された表示領域
    と、前記本体基板上に形成され、前記画素電極に接続さ
    れた複数のスイッチング素子と、前記本体基板上に形成
    され、前記スイッチング素子のゲートに接続されるゲー
    ト線と、前記本体基板上に形成され、前記スイッチング
    素子を介して前記画素電極に接続される信号線と、を有
    するアクティブマトリクス型の表示装置において、前記
    ゲート線に接続されたゲート線駆動集積回路チップと、
    前記信号線に接続された信号線駆動集積回路チップと、
    が搭載され、前記ゲート線駆動集積回路チップはガラス
    よりなるＩＣ基板上に複数の素子を形成してなり、前記
    信号線駆動集積回路チップは単結晶シリコンよりなるＩ
    Ｃ基板上に複数の素子を形成してなることを特徴とする
    表示装置。
  7. 【請求項７】 前記本体基板上に形成された複数のスイ
    ッチング素子は、アモルファスシリコンよりなる活性層
    を有し、前記ＩＣ基板上に形成された複数の素子は多結
    晶シリコンよりなる活性層を有することを特徴とする請
    求項２乃至請求項６のいずれかに記載の表示装置。
  8. 【請求項８】 前記スイッチング素子は薄膜トランジス
    タであることを特徴とする請求項３乃至請求項６のいず
    れかに記載の表示装置。
  9. 【請求項９】 前記ゲート線駆動集積回路チップは、前
    記表示領域の一辺に沿って１つだけ配置され、前記ゲー
    ト線駆動集積回路チップから前記表示領域に向かって、
    前記ゲート線が互いにほぼ平行に延びていることを特徴
    とする請求項６に記載の表示装置。
JP2001173494A 2001-06-08 2001-06-08 集積回路チップ及びこれを用いた表示装置 Pending JP2002366051A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2001173494A JP2002366051A (ja) 2001-06-08 2001-06-08 集積回路チップ及びこれを用いた表示装置
TW091103820A TW546617B (en) 2001-06-08 2002-03-01 IC chip and display device using such chip
US10/156,972 US7072018B2 (en) 2001-06-08 2002-05-29 IC substrate of glass and display device
CNB021222037A CN1179419C (zh) 2001-06-08 2002-05-31 集成电路芯片及使用该芯片的显示装置
KR10-2002-0031040A KR100488829B1 (ko) 2001-06-08 2002-06-03 집적회로 칩 및 이것을 이용한 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001173494A JP2002366051A (ja) 2001-06-08 2001-06-08 集積回路チップ及びこれを用いた表示装置

Publications (2)

Publication Number Publication Date
JP2002366051A true JP2002366051A (ja) 2002-12-20
JP2002366051A5 JP2002366051A5 (ja) 2008-07-24

Family

ID=19014938

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001173494A Pending JP2002366051A (ja) 2001-06-08 2001-06-08 集積回路チップ及びこれを用いた表示装置

Country Status (5)

Country Link
US (1) US7072018B2 (ja)
JP (1) JP2002366051A (ja)
KR (1) KR100488829B1 (ja)
CN (1) CN1179419C (ja)
TW (1) TW546617B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005114792A (ja) * 2003-10-03 2005-04-28 Hitachi Ltd 画像表示装置
WO2010128616A1 (en) * 2009-05-02 2010-11-11 Semiconductor Energy Laboratory Co., Ltd. Electronic book

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040028469A (ko) 2002-09-30 2004-04-03 엘지전자 주식회사 1 회 기록 가능한 광디스크의 디펙트 영역 관리방법
US7233550B2 (en) * 2002-09-30 2007-06-19 Lg Electronics Inc. Write-once optical disc, and method and apparatus for recording management information on write-once optical disc
MXPA05006119A (es) 2002-12-11 2005-08-16 Lg Electronics Inc Metodo para gestionar la sobre-escritura y metodo para registrar la informacion de gestion de un disco optico de una sola escritura.
EP1437683B1 (en) * 2002-12-27 2017-03-08 Semiconductor Energy Laboratory Co., Ltd. IC card and booking account system using the IC card
US7652359B2 (en) * 2002-12-27 2010-01-26 Semiconductor Energy Laboratory Co., Ltd. Article having display device
TWI314315B (en) 2003-01-27 2009-09-01 Lg Electronics Inc Optical disc of write once type, method, and apparatus for managing defect information on the optical disc
TWI334595B (en) 2003-01-27 2010-12-11 Lg Electronics Inc Optical disc, method and apparatus for managing a defective area on an optical disc
MXPA05012044A (es) 2003-05-09 2006-02-03 Lg Electronics Inc Disco optico de una sola escritura, metodo y aparato par recuperacion de informacion de administracion de disco del disco optico de una sola escritura.
US7506109B2 (en) * 2003-05-09 2009-03-17 Lg Electronics Inc. Recording medium having data structure for managing at least a data area of the recording medium and recording and reproducing methods and apparatuses
BRPI0410198A (pt) 2003-05-09 2006-05-23 Lg Electronics Inc meio fìsico de gravação, método de gerenciar informação de gerenciamento de disco, método para recuperar informação de gerenciamento a partir do meio fìsico de gravação, aparelho para gerenciar informação de gerenciamento de disco em meio fìsico de gravação e aparelho para recuperar informação de gerenciamento a partir do meio fìsico de gravação
JP2005010282A (ja) * 2003-06-17 2005-01-13 Mitsubishi Electric Corp 画像表示装置
KR20050009031A (ko) 2003-07-15 2005-01-24 엘지전자 주식회사 1회 기록 가능한 광디스크 및 광디스크의 관리정보 기록방법
US7313065B2 (en) 2003-08-05 2007-12-25 Lg Electronics Inc. Write-once optical disc, and method and apparatus for recording/reproducing management information on/from optical disc
US7566001B2 (en) * 2003-08-29 2009-07-28 Semiconductor Energy Laboratory Co., Ltd. IC card
BRPI0414214A (pt) 2003-09-08 2006-10-31 Lg Electronics Inc método e aparelho de gravar informação de gerenciamento, meio fìsico de gravação método de gerenciar meio fìsico de gravação
EP1665260B1 (en) 2003-09-08 2013-12-04 LG Electronics Inc. Write-once optical disc, and method and apparatus for recording management information on the write-once optical disc
EP1665259B1 (en) 2003-09-08 2013-11-06 LG Electronics Inc. Write-once optical disc and method for recording management information thereon
JP4228948B2 (ja) * 2004-03-16 2009-02-25 日本電気株式会社 表示装置
CN100544046C (zh) * 2004-03-23 2009-09-23 丰田合成株式会社 固态元件装置
JP2006066868A (ja) * 2004-03-23 2006-03-09 Toyoda Gosei Co Ltd 固体素子および固体素子デバイス
KR101048983B1 (ko) * 2004-08-31 2011-07-12 엘지디스플레이 주식회사 부분 결정화된 박막트랜지스터를 구비한 액정표시장치 및그 제조방법
JP2007139912A (ja) * 2005-11-15 2007-06-07 Sharp Corp 駆動素子実装表示装置
JP2007148222A (ja) * 2005-11-30 2007-06-14 Hitachi Displays Ltd 画像表示装置
US20070158804A1 (en) * 2006-01-10 2007-07-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method of semiconductor device, and RFID tag
JP5437626B2 (ja) * 2007-12-28 2014-03-12 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
US9420707B2 (en) * 2009-12-17 2016-08-16 Intel Corporation Substrate for integrated circuit devices including multi-layer glass core and methods of making the same
US8207453B2 (en) 2009-12-17 2012-06-26 Intel Corporation Glass core substrate for integrated circuit devices and methods of making the same
CN102891132A (zh) * 2011-07-22 2013-01-23 微创高科有限公司 一种电子设备
WO2013037103A1 (zh) * 2011-09-13 2013-03-21 Tsai Hsiung-Kuang 视觉界面系统
WO2013133827A1 (en) 2012-03-07 2013-09-12 Intel Corporation Glass clad microelectronic substrate
US9001520B2 (en) 2012-09-24 2015-04-07 Intel Corporation Microelectronic structures having laminated or embedded glass routing structures for high density packaging
US10622310B2 (en) 2012-09-26 2020-04-14 Ping-Jung Yang Method for fabricating glass substrate package
US9615453B2 (en) 2012-09-26 2017-04-04 Ping-Jung Yang Method for fabricating glass substrate package
CN106019657B (zh) * 2016-07-27 2018-12-25 京东方科技集团股份有限公司 一种绑定方法及绑定装置
WO2019084751A1 (zh) * 2017-10-31 2019-05-09 华为技术有限公司 显示组件及其制造方法、显示器以及终端设备
CN113937091A (zh) * 2018-02-28 2022-01-14 京瓷株式会社 显示装置、玻璃基板及玻璃基板的制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05165413A (ja) * 1991-12-17 1993-07-02 Sony Corp 表示装置
JPH07333645A (ja) * 1994-06-10 1995-12-22 G T C:Kk 表示素子
JPH0854642A (ja) * 1994-08-15 1996-02-27 Toshiba Corp 液晶表示装置
JPH1164881A (ja) * 1997-08-11 1999-03-05 Nec Corp 表示装置及びその製造方法
JP2001100705A (ja) * 1999-09-29 2001-04-13 Matsushita Electric Ind Co Ltd 液晶表示装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61142759A (ja) * 1984-12-14 1986-06-30 Ngk Spark Plug Co Ltd Ｉｃパツケ−ジ用基板
US4851363A (en) * 1986-07-11 1989-07-25 General Motors Corporation Fabrication of polysilicon fets on alkaline earth alumino-silicate glasses
US5148301A (en) * 1990-02-27 1992-09-15 Casio Computer Co., Ltd. Liquid crystal display device having a driving circuit inside the seal boundary
US5426526A (en) * 1991-04-05 1995-06-20 Sharp Kabushiki Kaisha Reflection type single crystal silicon substrate liquid crystal display device and system
US5738731A (en) * 1993-11-19 1998-04-14 Mega Chips Corporation Photovoltaic device
US5564592A (en) * 1994-10-21 1996-10-15 Wilshire Partners Cover assembly for a beverage dispenser
US5536950A (en) * 1994-10-28 1996-07-16 Honeywell Inc. High resolution active matrix LCD cell design
JP3512496B2 (ja) * 1994-11-25 2004-03-29 株式会社半導体エネルギー研究所 Ｓｏｉ型半導体集積回路の作製方法
US5757456A (en) * 1995-03-10 1998-05-26 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating involving peeling circuits from one substrate and mounting on other
JPH10153785A (ja) * 1996-09-26 1998-06-09 Toshiba Corp 液晶表示装置
JP2958474B2 (ja) * 1998-05-28 1999-10-06 セイコーインスツルメンツ株式会社 半導体装置、光弁装置およびプロジェクション装置
KR100551440B1 (ko) 1998-09-15 2006-05-16 삼성전자주식회사 칩 온 글라스 타입의 엘씨디 패널
JP2001272929A (ja) * 2000-03-24 2001-10-05 Toshiba Corp 平面表示装置用アレイ基板の製造方法
JP2002353242A (ja) * 2001-05-25 2002-12-06 Sony Corp スイッチング素子およびその製造方法ならびに半導体装置およびその製造方法ならびに電気光学装置およびその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05165413A (ja) * 1991-12-17 1993-07-02 Sony Corp 表示装置
JPH07333645A (ja) * 1994-06-10 1995-12-22 G T C:Kk 表示素子
JPH0854642A (ja) * 1994-08-15 1996-02-27 Toshiba Corp 液晶表示装置
JPH1164881A (ja) * 1997-08-11 1999-03-05 Nec Corp 表示装置及びその製造方法
JP2001100705A (ja) * 1999-09-29 2001-04-13 Matsushita Electric Ind Co Ltd 液晶表示装置

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005114792A (ja) * 2003-10-03 2005-04-28 Hitachi Ltd 画像表示装置
JP4651926B2 (ja) * 2003-10-03 2011-03-16 株式会社 日立ディスプレイズ 画像表示装置
WO2010128616A1 (en) * 2009-05-02 2010-11-11 Semiconductor Energy Laboratory Co., Ltd. Electronic book
CN102317996A (zh) * 2009-05-02 2012-01-11 株式会社半导体能源研究所 电子书
US8427420B2 (en) 2009-05-02 2013-04-23 Semiconductor Energy Laboratory Co., Ltd. Electronic book
CN102317996B (zh) * 2009-05-02 2014-05-07 株式会社半导体能源研究所 电子书
US9047799B2 (en) 2009-05-02 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Electronic book
US9361853B2 (en) 2009-05-02 2016-06-07 Semiconductor Energy Laboratory Co., Ltd. Electronic book
US9996115B2 (en) 2009-05-02 2018-06-12 Semiconductor Energy Laboratory Co., Ltd. Electronic book
US10915145B2 (en) 2009-05-02 2021-02-09 Semiconductor Energy Laboratory Co., Ltd. Electronic book
US11513562B2 (en) 2009-05-02 2022-11-29 Semiconductor Energy Laboratory Co., Ltd. Electronic book
US11803213B2 (en) 2009-05-02 2023-10-31 Semiconductor Energy Laboratory Co., Ltd. Electronic book

Also Published As

Publication number Publication date
TW546617B (en) 2003-08-11
CN1391287A (zh) 2003-01-15
KR20020095093A (ko) 2002-12-20
US7072018B2 (en) 2006-07-04
US20020186341A1 (en) 2002-12-12
CN1179419C (zh) 2004-12-08
KR100488829B1 (ko) 2005-05-12

Similar Documents

Publication Publication Date Title
JP2002366051A (ja) 集積回路チップ及びこれを用いた表示装置
JP2791422B2 (ja) 電気光学装置およびその作製方法
US8421940B2 (en) Display device and manufacturing method thereof
JP3578828B2 (ja) 表示装置の作製方法
JP2010056136A (ja) 配線、その製造方法、薄膜トランジスタおよび表示素子
JP3638656B2 (ja) 表示装置及びその作製方法
JP4890491B2 (ja) 電子装置の作製方法
JPH10209452A (ja) 薄膜トランジスタ及びその製造方法
JP4387258B2 (ja) 半導体集積回路およびその製造方法
JP4123537B2 (ja) 電子装置
JP3657596B2 (ja) 半導体集積回路の作製方法
KR100297063B1 (ko) 표시장치및그표시장치를가지는전자장치
JP4799509B2 (ja) 剥離方法
JP3579045B2 (ja) 半導体集積回路の作製方法
JP3300335B2 (ja) ディスプレイ
JP3757228B2 (ja) 半導体集積回路の作製方法
JP3579044B2 (ja) 半導体集積回路の作製方法
JP4064298B2 (ja) 表示装置
JP2000294797A (ja) 半導体装置の作製方法
JP2000330136A (ja) 電気光学装置
JP2000310951A (ja) 表示装置
JP2000298438A (ja) 電気光学装置
JP2004119991A (ja) 半導体集積回路
JP2000284330A (ja) 電気光学装置
JP2001250959A (ja) 半導体装置

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20051227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080606

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080606

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110628

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110825

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111025

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20111116

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20111130

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120228