JPH0854642A

JPH0854642A - 液晶表示装置

Info

Publication number: JPH0854642A
Application number: JP19154394A
Authority: JP
Inventors: Mitsuo Nakajima; 充雄中島; Yasuto Kawahisa; 慶人川久; Miki Mori; 三樹森; Masayuki Saito; 雅之斉藤
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1994-08-15
Filing date: 1994-08-15
Publication date: 1996-02-27
Anticipated expiration: 2017-04-08
Also published as: JP3272873B2

Abstract

(57)【要約】【目的】駆動用ＩＣをアレイ基板にＣＯＧ実装しても信
頼性の低下を招かない液晶表示装置を提供すること。【構成】絶縁性基板１上にマトリクス配列された画素電
極１６、各画素電極１６に設けられたＴＦＴ２からなる
画素部と、この画素部の周囲の絶縁性基板１上に設けら
れ、ＴＦＴ２に接続する取出し用電極と、この取出し用
電極を介してＴＦＴ２に接続し、ＴＦＴ２を制御する駆
動ＩＣとを備え、上記取出し用電極は、第１の取出し用
電極と、この第１の取出し用電極層の下部に設けられた
第２の取出し用電極とからなり、第１の取出し用電極
は、ＴＦＴ２のソース・ドレイン電極１８と同一の導電
膜から形成され、且つ第２の取出し用電極は、ゲート電
極１１、ゲート絶縁膜１２、活性層１３、オーミックコ
ンタクト層１４およびチャネル保護膜１５と同一の導電
膜、絶縁膜および半導体膜から形成されていることを特
徴とする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、液晶表示装置に関す
る。

【０００２】

【従来の技術】液晶表示装置は薄型・軽量であり、低電
圧駆動が可能で、更にカラ―化も容易である等の特徴を
有し、近年、パ―ソナルコンピュ―タ、ワ―プロなどの
表示装置として利用されている。中でも、薄膜トランジ
スタ（ＴＦＴ）をスイッチング素子として用いたアクテ
ィブマトリックス型液晶表示装置（以下、単に液晶表示
装置と記す）は、多画素にしてもコントラスト、レスポ
ンス等の劣化がなく、更に、中間調表示も可能であるこ
とから、フルカラ―テレビや、ＯＡ用の表示装置として
期待されている。

【０００３】図１３は、従来の液晶表示装置のアレイ基
板の構成を示す斜視図である。また、図１４は、アレイ
基板の構成を示す模式図である。図１３において、１０
１は透光性絶縁基板を示しており、この透光性絶縁基板
１０１には画素部１０２が設けられている。この画素部
１０２は、大きく分けて、図１４に示すように、マトリ
クス状に配置された画素電極１０４と、各画素電極毎に
設けられたスイッチング素子としてのＴＦＴ１０５とか
らなる。

【０００４】画素部１０２の周囲には、図１３に示すよ
うに、ＴＦＴを駆動するための専用ＩＣであるＴＦＴ駆
動用ＩＣ１０３が設けられている。このＴＦＴ駆動用Ｉ
Ｃ１０３は、画素部１０２の周囲に設けられた取出し用
電極を介してＴＦＴに接続している。すなわち、図１４
に示すように、駆動用ＩＣ１０３のうち走査線に接続さ
れたゲート駆動用ＩＣはゲート取出し用電極１０６を介
してＴＦＴ１０５のゲートに接続され、また、駆動用Ｉ
Ｃ１０３のうち信号線に接続された信号線駆動用ＩＣは
信号線取出し用電極１０７を介してＴＦＴ１０５のソー
ス・ドレインに接続されている。このソース・ドレイン
は二つあるソース・ドレインのうちの画素電極１０４に
接続していないほうのものである。

【０００５】駆動用ＩＣ１０３を取出し用電極に接続す
る方法としては、ＣＯＧ (Chip OnGlass)実装がＴＡＢ
（Tape Automated Bonding）よりも有効である。これは
接続のための部品点数を少なくできたり、微細ピッチの
接続を行なえたり、駆動用ＩＣを含むアレイ基板全体の
厚さを薄くできるなどの利点があるからである。

【０００６】図１５は、ＴＦＴとして逆スタガ型ＴＦＴ
を用いた場合のアレイ基板の構成を示す断面図である。
この逆スタガ型ＴＦＴの基本構造は、透光性絶縁基板１
０１上に順次設けられたゲート電極１１１、ゲート絶縁
膜１１２、活性層１１３、オーミックコンタクト層１１
４およびソース・ドレイン電極１１７，１１８から構成
されている。なお、１１５はチャネル保護膜、１１９は
ＴＦＴ保護膜を示している。

【０００７】ゲート電極１１１は画素部の周囲に設けら
れたゲート電極取出し部にまで延びており、このゲート
電極取出し部のゲート電極１１１上にはゲート取出し用
電極１１８ｂが設けられている。このゲート取出し用電
極１１８ｂは、ソース・ドレイン電極１１７，１１８と
同一の導電膜により形成されている。また、ソース・ド
レイン電極１１８は、画素部の周囲に設けられた信号線
電極取出し部にまで延びており、この信号線電極取出し
部のソース・ドレイン電極は信号線取出し用電極１１８
ａを形成している。

【０００８】図１６は、信号線駆動用ＩＣ１０３ａをＣ
ＯＧ実装したアレイ基板の要部を示す断面図である。信
号線駆動用ＩＣ１０３ａをＣＯＧ実装するには、メッキ
法や蒸着法などを用いて信号線駆動用ＩＣ１０３ａに電
極１２１、バンプ１２２を形成する必要がある。メッキ
法や蒸着法などの方法では、バンプ１２２を形成するの
にフォトリソグラフィ技術が必要となる。ここで、バン
プ１２２は一般に高さが高い。このため、フォトリソグ
ラフィ技術によるバンプ１２２の形成（パターニング）
が困難になり、バンプ１２２の信頼性が低下するという
問題があった。

【０００９】また、電極１２１バンプ１２２が形成され
た信号線駆動用ＩＣ１０３ａを信号線取出し用電極１１
８ａに接続するための圧着工程のときに信号線駆動用Ｉ
Ｃ１０３ａにかかる荷重によって、信号線取出し用電極
１１８ａ、バンプ１２２等の電極にクラックが発生する
ことがある。このようなクラックは接続不良の招き、信
頼性を低下せさる。このような問題はゲート駆動用ＩＣ
についてもある。

【００１０】

【発明が解決しようとする課題】上述の如く、従来の液
晶表示装置にあっては、駆動用ＩＣをアレイ基板にＣＯ
Ｇ実装するために、駆動用ＩＣにバンプを形成する必要
があった。しかし、バンプは一般に高さが高いため、そ
の作成が困難である。このため、バンプに起因する信頼
性の低下が問題となっていた。

【００１１】また、駆動用ＩＣをアレイ基板に接続する
際の圧着工程において、駆動用ＩＣに荷重がかかるた
め、バンプや信号線取出し用電極などの電極にクラック
が発生し、信頼性が低下するという問題があった。

【００１２】本発明は、上記事情を考慮してなされたも
ので、その目的とするところは、ＴＦＴを制御する駆動
用ＩＣなどの制御手段の実装の際に生じ得る信頼性の低
下を防止できる液晶表示装置を提供することにある。

【００１３】

【課題を解決するための手段】上記の目的を達成するた
めに、本発明の液晶表示装置（請求項１）は、絶縁性基
板上にマトリクス配列された画素電極、各画素電極に設
けられたスイッチング素子としての薄膜トランジスタか
らなる画素部と、この画素部の周囲の前記絶縁性基板上
に設けられ、前記薄膜トランジスタに接続する取出し用
電極と、この取出し用電極を介して前記薄膜トランジス
タに接続し、前記薄膜トランジスタを制御する制御手段
とを備え、前記取出し用電極は、第１の取出し用電極
と、この第１の取出し用電極の下部に設けられた第２の
取出し用電極とからなり、前記第１の取出し用電極は、
前記薄膜トランジスタのソース・ドレイン電極と同一の
導電膜から形成され、前記第２の取出し用電極は、前記
薄膜トランジスタのゲート絶縁膜、およびこのゲート絶
縁膜と前記絶縁性基板との間の前記薄膜トランジスタを
構成する導電膜または半導体膜と同一の中間膜から形成
されていることを特徴とする。

【００１４】また、本発明の他の液晶表示装置（請求項
２）は、絶縁性基板上にマトリクス配列された画素電
極、各画素電極に設けられたスイッチング素子としての
薄膜トランジスタからなる画素部と、この画素部の周囲
の前記絶縁性基板上に設けられ、前記薄膜トランジスタ
に接続する取出し用電極と、この取出し用電極を介して
前記薄膜トランジスタに接続し、前記薄膜トランジスタ
を制御する制御手段とを備え、前記取出し用電極は、第
１の取出し用電極と、この第１の取出し用電極の下部に
設けられた第２の取出し用電極とからなり、前記第１の
取出し用電極は、前記薄膜トランジスタのソース・ドレ
イン電極と同一の導電膜から形成され、前記第２の取出
し用電極は、前記薄膜トランジスタのゲート絶縁膜、な
らびにこのゲート絶縁膜と前記ソース電極との間の前記
薄膜トランジスタを構成する導電膜、半導体膜および絶
縁膜の少なくとも一つと同一の中間膜から形成されてい
ることを特徴とする。

【００１５】

【作用】本発明では、取出し用電極として、第１の取出
し用電極と第２の取出し用電極とからなるものを採用し
ており、そして、第２の取出し用電極が薄膜トランジス
タのゲート絶縁膜、およびこのゲート絶縁膜と絶縁性基
板との間の薄膜トランジスタを構成する導電膜または半
導体膜と同一の中間膜から形成されている（請求項
１）。あるいは第２の取出し用電極が薄膜トランジスタ
のゲート絶縁膜、およびこのゲート絶縁膜とソース電極
との間の薄膜トランジスタを構成する導電膜、半導体膜
および絶縁膜の少なくとも一つと同一の中間膜から形成
されている（請求項２）。

【００１６】すなわち、本発明の取出し用電極は、従来
の取出し用電極と同様な構造の第１の取出し用電極に加
えて、従来には無いゲート絶縁膜と中間膜とからなる多
層構造の第２の取出し用電極とにより構成されている。

【００１７】したがって、本発明によれば、制御手段の
実装の際に取出し用電極に加わる荷重は、第２の取出し
用電極によって効果的に吸収・分散されるので、制御手
段の実装の際に生じ得る信頼性の低下を防止できる。

【００１８】また、多層構造の第２の取出し用電極を用
いたことにより、従来よりも取出し用電極の高さが高く
なり、これにより、例えば、制御手段をＣＯＧ実装する
場合において、従来よりも高さの低いバンプを用いるこ
とができるようになり、バンプに起因する信頼性の低下
を防止できる。

【００１９】

【実施例】以下、図面を参照しながら実施例を説明す
る。図１は、本発明の第１の実施例に係る液晶表示装置
のアレイ基板の断面図である。このアレイ基板は、大き
く分けて、ゲート電極取出し部、画素部および信号線電
極取出し部とからなる。

【００２０】画素部は、透光性絶縁基板１上にマトリク
ス状に配置された画素電極１６と、各画素電極毎に設け
られたスイッチング素子としての逆スタガ型ＴＦＴ２と
から構成されている。

【００２１】逆スタガ型ＴＦＴ２は、透光性絶縁基板１
上に順次設けられたゲート電極１１、ゲート絶縁膜１
２、活性層１３、オーミックコンタクト層１４およびソ
ース・ドレイン電極１７，１８から構成されている。な
お、１５はチャネル保護膜、１９はＴＦＴ保護膜を示し
ている。

【００２２】ゲート電極１１はゲート電極取出し部にま
で延びており、このゲート電極取出し部には、ソース・
ドレイン電極１７，１８と同一の導電膜から形成された
第１のゲート取出し用電極１８ｂと、後述する積み上げ
部としての第２のゲート取出し用電極とが設けられてい
る。

【００２３】信号線電極取出し部には、ソース・ドレイ
ン電極１７，１８と同一の導電膜から形成された第１の
信号線取出し用電極１８ａと、後述する積み上げ部とし
ての第２の信号線取出し用電極とが設けられている。

【００２４】上記第２の信号線取出し用電極は、ゲート
電極１１と同一の導電膜１１ａ、ゲート絶縁膜１２と同
一の絶縁膜１２ａ、活性層１３と同一の半導体層１３
ａ、オーミックコンタクト層１４と同一の低抵抗の半導
体層１４ａ、チャネル保護膜１５と同一の絶縁膜１５ａ
および画素電極１６と同一の導電膜１６ａにより形成さ
れている。

【００２５】同様に、上記第２のゲート取出し用電極
は、ゲート電極１１と同一の導電膜１１ｂ、ゲート絶縁
膜１２と同一の絶縁膜１２ｂ、活性層１３と同一の半導
体層１３ｂ、オーミックコンタクト層１４と同一の低抵
抗の半導体層１４ｂ、チャネル保護膜１５と同一の絶縁
膜１５ｂおよび画素電極１６と同一の導電膜１６ｂによ
り形成されている。

【００２６】図２は、図１のアレイ基板の製造方法を示
す工程断面図である。まず、図２（ａ）に示すように、
透光性絶縁基板１上にゲート電極１１、第２の信号線取
出し用電極（以下、信号線積み上げ部という）の一部を
構成する導電膜１１ａおよび第２のゲート取出し用電極
（以下、ゲート積み上げ部という）の一部を構成する導
電膜１１ｂとなるＭｏＴａ合金膜を形成した後、このＭ
ｏＴａ合金膜をパターニングしてゲート電極１１、導電
層１１ａ，１１ｂを形成する。ＭｏＴａ合金膜の成膜は
例えばスパッタ法により行ない、また、その膜厚は例え
ば２００ｎｍとする。ＭｏＴａ合金膜の代わりに、Ａｌ
膜等の金属膜、あるいはＭｏＷ膜などの合金膜を用いて
も良い。

【００２７】次に図２（ｂ）に示すように、全面にゲー
ト絶縁膜、信号線積み上げ部およびゲート積み上げ部の
一部を構成する厚さ４００ｎｍの絶縁膜１２₀ をＣＶＤ
法により形成する。絶縁膜１２₀ としては、例えば、シ
リコン酸化膜やシリコン窒化膜を用いる。

【００２８】続いて、絶縁膜１２₀ 上に活性層、信号線
積み上げ部の一部を構成する半導体層およびゲート積み
上げ部の一部を構成する半導体層となる厚さ５０ｎｍの
半導体層１３₀ をＣＶＤ法により形成する。半導体層１
３₀ としては、例えば、アモルファスシリコン膜を用い
る。

【００２９】続いて、半導体層１３₀ 上にチャネル保護
膜１５、信号線積み上げ部の一部を構成する絶縁膜１５
ａおよびゲート積み上げ部の一部を構成する絶縁膜１５
ｂとなる厚さ２００ｎｍの絶縁膜をＣＶＤ法により形成
した後、この絶縁膜をパターニングしてチャネル保護膜
１５、絶縁膜１５ａ，１５ｂを形成する。なお、この絶
縁膜１５，１５ａ，１５ｂ、絶縁膜１２₀ および半導体
層１３₀ はＣＶＤ法以外の成膜法により連続形成しても
良い。

【００３０】次に図２（ｃ）に示すように、全面にオー
ミックコンタクト層１４、信号線積み上げ部の一部を構
成する半導体層１４ａおよびゲート積み上げ部の一部を
構成する半導体層１４ｂとなる低抵抗の半導体層、例え
ば、厚さ５０ｎｍのｎ⁺ 型アモルファスシリコン膜をＣ
ＶＤ法により形成した後、これおよび半導体層１３₀を
パターニングして、オーミックコンタクト層１４、活性
層１３、信号線積み上げ部の一部を構成する半導体層１
３ａ，１４ａ、およびゲート積み上げ部の一部を構成す
る半導体層１３ｂ，１４ｂを形成する。

【００３１】次に図２（ｄ）に示すように、全面に画素
電極１６、信号線積み上げ部の一部を構成する導電膜１
６ａおよびゲート積み上げ部の一部を構成する導電膜１
６ｂとなる例えば厚さ１５０ｎｍのＩＴＯ膜をスパッタ
法により形成した後、これおよび絶縁膜１２₀ をパター
ニングして画素電極１６、ゲート絶縁膜１２、信号線積
み上げ部の一部を構成する導電膜１６ａおよび絶縁膜１
２ａ（＝１２）、ならびにゲート積み上げ部の一部を構
成する導電膜１６ｂおよび絶縁膜１２ｂを形成する。

【００３２】次に図２（ｅ）に示すように、全面にＡｌ
やＭｏなどの金属膜をスパッタ法により４００ｎｍの厚
さに形成した後、これをパターニングしてソース・ドレ
イン電極１７，１８、信号線積み上げ部の一部を構成す
る導電膜１８ａおよびゲート積み上げ部の一部を構成す
る導電膜１８ｂを形成する。

【００３３】最後に、チャネル保護膜１５上のオーミッ
クコンタクト層１４を除去した後、全面にシリコン窒化
膜等の絶縁膜を堆積し、これをパターニングしてＴＦＴ
保護膜１９を形成してアレイ基板の基本構造が完成す
る。

【００３４】図３は、上記アレイ基板に信号線駆動用Ｉ
Ｃ２０をＣＯＧ実装した状態を示す模式図である。信号
線駆動用ＩＣ２０には電極２１、バンプ２２が形成され
ている。

【００３５】本実施例の場合、信号線電極取出し部に
は、ゲート電極１１と同一の導電膜１１ａ、ゲート絶縁
膜１２と同一の絶縁膜１２ａ、活性層１３と同一の半導
体層１３ａ、オーミックコンタクト層１４と同一の低抵
抗の半導体層１４ａ、チャネル保護膜１５と同一の絶縁
膜１５ａおよび画素電極１６と同一の導電膜１６ａから
なる信号線積み上げ部が設けられているので、信号線駆
動用ＩＣ２０をＣＯＧ実装する際に信号線取出し用電極
１８ａやバンプ２２にかかる荷重２３は、信号線積み上
げ部を構成する各種層や各種膜により吸収または分散さ
れる。

【００３６】したがって、本実施例によれば、上記荷重
によって信号線取出し用電極１８ａやバンプ２２等の電
極にクラックが生じることによる接続不良およびそれに
起因する信頼性の低下を防止できる。

【００３７】また、本実施例の場合、信号線積み上げ部
の断面形状が台形状になっているので、信号線取出し用
電極１８ａのステップカバリッジは良好なものとなり、
これにより、信号線取出し用電極１８ａの断線による信
頼性の低下を防止できる。

【００３８】更に、信号線積み上げ部の分だけ、バンプ
２２の高さを従来よりも低くできるので、フォトリソグ
ラフィ技術によるバンプ２２の形成（例えば、バンプ２
２のパターニング工程）が容易になる。このような作用
効果は、ゲート電極取出し部においても得られる。

【００３９】したがって、本実施例によれば、駆動用Ｉ
Ｃ（ＴＦＴ駆動用ＩＣ、信号線駆動用ＩＣ）をアレイ基
板にＣＯＧ実装しても、信頼性の低下を招かない液晶表
示装置が得られるようになる。

【００４０】図４は、本発明の本発明の第２の実施例に
係る信号線駆動用ＩＣがＣＯＧ実装された液晶表示装置
のアレイ基板の断面図である。なお、図３の信号線駆動
用ＩＣがＣＯＧ実装されたアレイ基板と対応する部分に
は図３と同一符号を付してあり、詳細な説明は省略す
る。

【００４１】本実施例が先の実施例と異なる点は、信号
線駆動用ＩＣ２０に電極２１、バンプ２２を形成する代
わりに、信号線駆動用ＩＣに信号線積み上げ部と同構造
の接続用電極を形成したことにある。

【００４２】すなわち、導電膜１１ａ´、絶縁膜１２ａ
´、半導体層１３ａ´、半導体層１４ａ´、絶縁膜１５
ａ´および導電膜１６ａ´からなる信号線積み上げ部と
同構造の接続用電極が信号線駆動用ＩＣ２０に設けられ
ている。

【００４３】本実施例でも、先の実施例と同様に、クラ
ック発生による信頼性の低下を防止できる。更に、本実
施例によれば、バンプが不要になるのでこれに起因する
種々の問題を解決できるようになる。

【００４４】図５は、本発明の本発明の第３の実施例に
係る信号線駆動用ＩＣがＣＯＧ実装された液晶表示装置
のアレイ基板の断面図である。本実施例が第１の実施例
と異なる点は、信号線駆動用ＩＣ２０に電極２１および
バンプ２２を形成する代わりに、信号線駆動用ＩＣに電
極２１のみを形成したことにある。この場合もバンプが
不要になるので、第２の実施例と同様な効果が得られ
る。

【００４５】図６は、本発明の本発明の第４の実施例に
係る液晶表示装置のアレイ基板の断面図である。本実施
例が第１の実施例と異なる点は、逆スタガ型ＴＦＴの代
わりに、コプラナ型ＴＦＴを用いたことにある。なお、
図１のアレイ基板と対応する部分には図１と同一符号を
付してある。また、図中、２４は層間絶縁膜を示してい
る。

【００４６】本実施例によれば、コプラナ型ＴＦＴを構
成する各種膜や各種層と同一の膜や層からなる積み上げ
部が形成されているので、第１の実施例と同様な効果が
得られる。

【００４７】なお、コプラナ型ＴＦＴの代わりに、スタ
ガ型ＴＦＴを用いても第１の実施例と同様な効果が得ら
れる。また、第２の実施例、第３の実施例において、逆
スタガ型ＴＦＴの代わりに、コプラナ型ＴＦＴあるいは
スタガ型ＴＦＴを用いても良い。

【００４８】図７は、本発明の本発明の第５の実施例に
係る液晶表示装置の液晶パネルの斜視図である。また、
図８は、図７の液晶パネルの断面図である。アレイ基板
３１上には対向基板３２が接続されている。この対向基
板３２の周囲のアレイ基板３１上には駆動用ＩＣ３３が
設けられている。この駆動用ＩＣ３３はバンプ３４を介
してアレイ基板３１に接続されている。

【００４９】アレイ基板３１は、先の実施例と同様に、
ガラス基板と、その上にマトリクス状に配置された画素
電極と、各画素電極毎に設けられたスイッチング素子と
してのＴＦＴなどにより形成されている。駆動用ＩＣ３
３は、ガラス基板とその上に形成された半導体素子など
により形成されている。ガラス基板の厚さは０．３ｍｍ
〜１．５ｍｍが一般的であるが、多くは０．５ｍｍ〜
１．１ｍｍの範囲で製造されている。また、本実施例で
は、駆動用ＩＣ３３の厚さＨ_A を０．９ｍｍ、対向基板
３２の厚さＨ_B も同様に０．９ｍｍ、半導体素子の厚さ
Ｈ_ICを１．１ｍｍとした。

【００５０】本実施例では、上述したように、半導体素
子がガラス基板上に形成された駆動用ＩＣ３３を用いて
いる。すなわち、駆動用ＩＣ３３の基板材料とアレイ基
板３１の基板材料とが同じ材料である。このため、使用
環境下での温度変化によるアレイ基板３１と駆動用ＩＣ
３３の伸縮がほぼ同じになるので、アレイ基板３１、バ
ンプ３４、駆動用ＩＣ３３に加わる熱歪みが低減する。

【００５１】したがって、本実施例によれば、アレイ基
板３１とバンプ３４との接続部や、駆動用ＩＣ３３とバ
ンプ３４との接続部や、バンプ３４の内部に生じる破断
を防止でき、信頼性の向上が図れるようになる。

【００５２】また、Ｈ_IC≦Ｈ_A またはＨ_IC≦Ｈ_B の関係
になるように、駆動用ＩＣ３３の厚さを定めることによ
り、駆動用ＩＣ３３の破損を防止することができるよう
になる。

【００５３】図９は、本発明の本発明の第６の実施例に
係る液晶表示装置の液晶パネルの展開図である。本実施
例の液晶パネルが第５の実施例のそれと主として異なる
点は、駆動用ＩＣ４０を画素部周囲のソース側およびゲ
ート側にそれぞれ１個ずつ搭載したことにある。

【００５４】また、駆動用ＩＣ４０が液晶パネルより突
き出ていることによって生じる破損を防ぐために、Ｈ_IC
≦Ｈ_B となるように駆動用ＩＣ４０の厚さを決めてあ
る。具体的には、アレイ基板４１の厚さＨ_A を１．１ｍ
ｍとし、対向基板４２の厚さＨ_B も１．１ｍｍとし、そ
して、駆動用ＩＣ４０の厚さＨ_ICも１．１ｍｍとした。
なお、画素エリアは対角５．６インチである。

【００５５】本実施例の場合、駆動用ＩＣが片側１個な
ので、駆動用ＩＣ自身が大きくなり、強度を考慮する必
要が生じるが、駆動用ＩＣ４０の厚さＨ_ICを１．１ｍｍ
（Ｈ_IC≦Ｈ_B ）としてあるので破損を防止できる。

【００５６】また、組立は、アレイ基板４１に駆動用Ｉ
Ｃ４０を搭載した後、これにプリント回路基板４４、フ
レキシブルプリント回路基板４５を接続し、続いて、モ
ールド枠４６に嵌め込め、最後にシールドケース４３を
上下より嵌め合せれることにより行なわれる。

【００５７】図１０は、本発明の第７の実施例に係る液
晶表示装置の液晶パネルの断面図である。本実施例は単
純ドットマトリックスパネルを用いた液晶表示装置の例
である。

【００５８】単純ドットマトリックスパネルでは、アレ
イ基板３１、対向基板３５にはＩＴＯなどの透明導電膜
からなる配線が形成され、そして、アレイ基板３１の配
線と対向基板３５の配線とが配線が直交するように、ア
レイ基板３１と対向基板３５とが重ね合わされている。
駆動用ＩＣ３３はアレイ基板３１および対向基板３５の
配線と接続され、Ｈ_IC≦Ｈ_A 、Ｈ_IC≦Ｈ_B という関係を
満足している。

【００５９】単純ドットマトリックスパネルにおいて
も、アレイ基板３１および対向基板３５の厚さは、上述
したアクティブマトリックスパネルの場合と同様に同じ
値で良く、本実施例では、０．９ｍｍとしている。ま
た、駆動用ＩＣ３３の厚さは０．７ｍｍとした。もちろ
ん、アレイ基板３１および対向基板３５の厚さは異なっ
ていても良く、例えば、アレイ基板３１の厚さを１．１
ｍｍ、対向基板３５の厚さを０．９ｍｍとしても良い。
この場合、駆動用ＩＣ３３の厚さは、例えば、０．７ｍ
ｍとする。

【００６０】図１１は、本発明の第８の実施例に係る液
晶表示装置の液晶パネルの断面図である。本実施例の特
徴は、駆動用ＩＣ５０を構成するガラス基板の端面が面
取りされていることにある。ガラス基板の端面を面取り
したことで、ガラス基板の端面からの劈開による破損を
防止でき、これにより、信頼性を一段と向上できるよう
になる。なお、ガラス基板の端面の面取りは、端面をＲ
形状にすることによっても同じ効果を得ることができ
る。

【００６１】次に駆動用ＩＣの要部の製造方法について
説明する。すなわち、基板としてガラス基板を用いてそ
の上に半導体素子を形成する方法について説明する。こ
こでは、半導体素子としてコプラナ型ＴＦＴを例にとっ
て説明する。

【００６２】まず、図１２（ａ）に示すように、透光性
絶縁基板６１上に活性層６２となるポリシリコン膜を形
成した後、このポリシリコン膜をフォトリソグラフィー
によりパターニングして、所定形状・寸法の活性層６２
を得る。

【００６３】ここで、透光性絶縁基板６１としては、例
えば、石英あるいはガラスからなるもの、または表面が
絶縁コートされたものを用いる。また、活性層６２の厚
さは、例えば、５０ｎｍとする。その成膜方法として
は、例えば、アモルファスシリコン膜から固相成長によ
り多結晶シリコン膜を形成する方法や、プラズマＣＶＤ
法、ＬＰＣＶＤ法などのＣＶＤ法によりアモルファスシ
リコン膜を形成した後、このアモルファスシリコン膜を
レーザーアニールにより結晶化することにより、ポリシ
リコン膜を形成する方法や、ＳｉＨ₄ 、ＳｉＦ₄ 、Ｈ₂
などを原料ガスとしたプラズマＣＶＤ法により直接ポリ
シリコン膜を形成する方法がある。

【００６４】次に図１２（ｂ）に示すように、全面にゲ
ート絶縁膜６３を形成した後、ゲート電極６４を形成す
る。ここで、ゲート絶縁膜６３としては、例えば、シリ
コン酸化膜などの酸化膜や、シリコン窒化膜などの窒化
膜を用い、その膜厚は、例えば、１００ｎｍとする。

【００６５】ゲート絶縁膜６３の成膜方法としては、例
えば、ＡＰＣＶＤ法、プラズマＣＶＤ、ＥＣＲ−ＣＶＤ
法などのＣＶＤ法を用いる。また、ポリシリコン膜を形
成した後、その一部を熱酸化することにより形成しても
良い。

【００６６】ゲート電極６４の厚さは、例えば、２５０
ｎｍとする。また、ゲート電極６４の材料としては、例
えば、Ａｌ、Ｗ、Ｍｏ、Ｔａなどの金属、これら金属の
合金あるいはシリサイド、または不純物をドープしたポ
リシリコンを用いる。

【００６７】次に図１２（ｃ）に示すように、例えば、
ゲート電極６４をマスクとして、燐（Ｐ）をドーズ量５
×１０¹⁵ｃｍ^-3の条件でイオン注入することにより、ソ
ース領域６２ａ、ドレイン領域６２ｂを形成する。この
後、不純物（燐）の活性化を熱アニールまたはエキシマ
レーザーアニールにより行なう。

【００６８】次に図１２（ｄ）に示すように、全面に厚
さ３５０ｎｍ程度の層間絶縁膜６５を形成した後、この
層間絶縁膜６５にソース領域６２ａ、ドレイン領域６２
ｂに対するコンタクトホールを開口する。

【００６９】次に全面にソース電極６６、ドレイン電極
６７となる４００ｎｍ程度のアルミニウム膜をスパッタ
法により形成した後、このアルミニウム膜をパターニン
グして、ソース電極６６、ドレイン電極６７を形成す
る。なお、アルミニウムの代わりに、金、銅、銀、プラ
チナ、パラジウムからなるソース電極６６、ドレイン電
極６７を形成しても良い。

【００７０】最後に、図１２（ｅ）に示すように、シリ
コン酸化膜、シリコン窒化膜等の絶縁膜からなる保護膜
６８を形成した後、この保護膜６８にドレイン電極６７
を取り出すためのコンタクトホールを開口して、コプラ
ナ型ＴＦＴの基本構造が完成する。このようにして、最
上層電極（ドレイン電極６７）が露出している構造が得
られる。

【００７１】なお、ここでは、ＴＦＴだけについて説明
したが、アクティブ半導体素子（例えば、バイポーラト
ランジスタ、ＣＭＯＳ）も同様に形成できる。次に上記
駆動用ＩＣの半導体素子（コプラナ型ＴＦＴ）のバンプ
の形成方法について説明する。

【００７２】最上層電極（ドレイン電極６７）の表面を
洗浄した後、その表面に接着層やバリア層などの役割と
メッキ用の下地電極としての役割とを持つチタン層（下
層）／ニッケル層（中層）／パラジウム層（上層）の３
層積層膜をスパッタ法により成膜する。

【００７３】次にパラジウム層上に金バンプを形成す
る。金バンプの成形方法としては、金バンプとなる金属
膜を形成した後、これをフォトリソグラフィによりパタ
ーニングして形成する方法や、薄膜形成法、印刷法、転
写法などがある。また、ここでは、バンプの材料として
金を用いたが、その代わりに、半田、銅、ニッケル、ア
ルミニウムなどを用いても良い。また、上記フォトリソ
グラフィによるバンプの形成方法の場合に用いるレジス
トは、ポジレジスト、ネガレジストのどちらでも良い。

【００７４】次に駆動用ＩＣとアレイ基板との接続する
方法について説明する。上述したように、駆動用ＩＣの
半導体素子にはバンプが形成され、一方、アレイ基板上
には配線が形成されている。この配線は導電性を持った
材料であれば良いが、一般には、液晶パネルの製造プロ
セスにおいて使われている材料が望ましい。

【００７５】具体的には、液晶パネルの製造プロセスで
は、ＩＴＯやＳｎＯ₂ などの透明導電膜や、アルミニウ
ム、モリブデン、タンタル、クロム、ニッケル、タング
ステン、チタン、パナジウム、パラジウム、ジルコニウ
ム、ニオブ、プラチナ、コバルトなどの金属単体や、モ
リブデン−タングステンなどの上記金属単体の合金が使
用される。これの中では、ＩＴＯ、アルミニウム、モリ
ブデン、モリブデン−タングステン、タンタルの使用頻
度が高いが、その中でも、アルミニウムとＩＴＯが最も
よく用いられる。

【００７６】駆動用ＩＣとアレイ基板との接続方法は、
配線材料、バンプ材料により種々選択できる。例えば、
バンプ材料が金、配線材料がＩＴＯの場合には、金バン
プ上にさらに銀ベーストなどの導電性ペーストを介して
接続する方法や、異方性導電接着剤を介して接続する方
法や、直接絶縁性樹脂のみを介して接続する方法などが
ある。

【００７７】また、バンプ材料が金、配線材料がアルミ
ニウムであれば、例えば、固相拡散接続を用いる。この
場合、例えば、半導体素子を３５０℃に加熱し、液晶パ
ネルを８０度に加熱し、そして、１バンプ当たり１５ｇ
の荷重で１秒間圧接すると良い。

【００７８】以上説明したプロセスによってアレイ基板
と駆動用ＩＣとを接続し、出画によって液晶パネルの動
作を調べたところ、所定通りに動作することを確認し
た。なお、本実施例では、バンプが形成された半導体素
子（駆動用ＩＣ）とアレイ基板との接続について述べた
が、一般の半導体素子の電極は、周囲がバッシベーショ
ン等によって保護されているため、わずかながら凹んで
いる。このため、新たに突起上の電極であるバンプを形
成する必要が生じることになる。しかし、電極が凸状に
なっている場合には、バンプを形成することなしに直接
半導体素子をアレイ基板ルに接続しても良い。また、バ
ンプを形成する代りに微小導電粒子を選択的に配置して
それをバンプとして用いても良い。

【００７９】なお、本発明は上述した実施例に限定され
るものではない。例えば、上記実施例を適宜組み合わせ
ても良い。その他、本発明の要旨を逸脱しない範囲で、
種々変形して実施できる。

【００８０】

【発明の効果】以上詳述したように本発明によれば、制
御手段の実装の際に取出し用電極に加わる荷重は、第２
の取出し用電極によって効果的に吸収・分散されるの
で、制御手段の実装の際に生じ得る信頼性の低下を防止
できるようになる。

【００８１】また、多層構造の第２の取出し用電極を用
いたことにより、従来よりも取出し用電極の高さが高く
なり、これにより、例えば、制御手段をＣＯＧ実装する
場合において、従来よりも高さの低いバンプを用いるこ
とができるようになり、バンプに起因する信頼性の低下
を防止できるようになる。

【図面の簡単な説明】

【図１】本発明の第１の実施例に係る液晶表示装置のア
レイ基板の断面図

【図２】図１のアレイ基板の製造方法を示す工程断面図

【図３】アレイ基板に信号線駆動用ＩＣ２０をＣＯＧ実
装した状態を示す模式図

【図４】本発明の本発明の第２の実施例に係る信号線駆
動用ＩＣがＣＯＧ実装された液晶表示装置のアレイ基板
の断面図

【図５】本発明の本発明の第３の実施例に係る信号線駆
動用ＩＣがＣＯＧ実装された液晶表示装置のアレイ基板
の断面図

【図６】本発明の本発明の第４の実施例に係る液晶表示
装置のアレイ基板の断面図

【図７】本発明の本発明の第５の実施例に係る液晶表示
装置の液晶パネルの斜視図

【図８】図７の液晶パネルの断面図

【図９】本発明の本発明の第６の実施例に係る液晶表示
装置の液晶パネルの展開図

【図１０】本発明の第７の実施例に係る液晶表示装置の
液晶パネルの断面図

【図１１】本発明の第８の実施例に係る液晶表示装置の
液晶パネルの断面図

【図１２】駆動用ＩＣの製造方法を示す工程断面図

【図１３】従来の液晶表示装置のアレイ基板の構成を示
す斜視図

【図１４】従来の液晶表示装置のアレイ基板の構成を示
す模式図

【図１５】スイッチング素子として逆スタガ型ＴＦＴを
用いた場合の従来のアレイ基板の構成を示す断面図

【図１６】信号線駆動用ＩＣをＣＯＧ実装したアレイ基
板の要部を示す断面図

【符号の説明】

１…透光性絶縁基板、２…逆スタガＴＦＴ、１１…ゲー
ト電極、１２…ゲート絶縁膜、１３…活性層、１４…オ
ーミックコンタクト層、１５…チャネル保護膜、１６…
画素電極、１７，１８…ソース・ドレイン電極、１９…
ＴＦＴ保護膜、２０…信号線駆動用ＩＣ、２１…電極、
２２…バンプ

───────────────────────────────────────────────────── フロントページの続き (72)発明者斉藤雅之神奈川県横浜市磯子区新磯子町33番地株式会社東芝生産技術研究所内

Claims

【特許請求の範囲】

【請求項１】絶縁性基板上にマトリクス配列された画素
電極、各画素電極に設けられたスイッチング素子として
の薄膜トランジスタからなる画素部と、この画素部の周囲の前記絶縁性基板上に設けられ、前記
薄膜トランジスタに接続する取出し用電極と、この取出し用電極を介して前記薄膜トランジスタに接続
し、前記薄膜トランジスタを制御する制御手段とを具備
してなり、前記取出し用電極は、第１の取出し用電極と、この第１
の取出し用電極の下部に設けられた第２の取出し用電極
とからなり、前記第１の取出し用電極は、前記薄膜トランジスタのソ
ース・ドレイン電極と同一の導電膜から形成され、前記第２の取出し用電極は、前記薄膜トランジスタのゲ
ート絶縁膜、およびこのゲート絶縁膜と前記絶縁性基板
との間の前記薄膜トランジスタを構成する導電膜または
半導体膜と同一の中間膜から形成されていることを特徴
とする液晶表示装置。
【請求項２】絶縁性基板上にマトリクス配列された画素
電極、各画素電極に設けられたスイッチング素子として
の薄膜トランジスタからなる画素部と、この画素部の周囲の前記絶縁性基板上に設けられ、前記
薄膜トランジスタに接続する取出し用電極と、この取出し用電極を介して前記薄膜トランジスタに接続
し、前記薄膜トランジスタを制御する制御手段とを具備
してなり、前記取出し用電極は、第１の取出し用電極と、この第１
の取出し用電極の下部に設けられた第２の取出し用電極
とからなり、前記第１の取出し用電極は、前記薄膜トランジスタのソ
ース・ドレイン電極と同一の導電膜から形成され、前記第２の取出し用電極は、前記薄膜トランジスタのゲ
ート絶縁膜、ならびにこのゲート絶縁膜と前記ソース電
極との間の前記薄膜トランジスタを構成する導電膜、半
導体膜および絶縁膜の少なくとも一つと同一の中間膜か
ら形成されていることを特徴とする液晶表示装置。
【請求項３】前記薄膜トランジスタは逆スタガ型薄膜ト
ランジスタであり、前記第２の取出し用電極を構成する
前記導電膜は前記薄膜トランジスタのゲート電極と同一
の導電膜、前記第２の取出し用電極を構成する前記半導
体膜は前記薄膜トランジスタの活性層と同一の半導体
膜、前記第２の取出し用電極を構成する前記絶縁膜は前
記薄膜トランジスタのチャネル保護膜と同一の絶縁膜か
ら形成されたものであることを特徴とする請求項２に記
載の液晶表示装置。
【請求項４】前記薄膜トランジスタはコプラナ型薄膜ト
ランジスタであり、前記第２の取出し用電極を構成する
前記導電膜は前記薄膜トランジスタのゲート電極と同一
の導電膜、前記第２の取出し用電極を構成する前記絶縁
膜は前記薄膜トランジスタの層間絶縁膜と同一の絶縁膜
から形成されたものであることを特徴とする請求項２に
記載の液晶表示装置。
【請求項５】前記駆動手段は、前記取出し用電極にＣＯ
Ｇ実装された駆動用ＩＣであることを特徴とする請求項
１〜請求項４のいずれかに記載の液晶表示装置。