JPH05119332A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH05119332A JPH05119332A JP28494291A JP28494291A JPH05119332A JP H05119332 A JPH05119332 A JP H05119332A JP 28494291 A JP28494291 A JP 28494291A JP 28494291 A JP28494291 A JP 28494291A JP H05119332 A JPH05119332 A JP H05119332A
- Authority
- JP
- Japan
- Prior art keywords
- drain
- line
- lines
- electrode
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【目的】 透明な絶縁性基板上に形成されるドレインラ
インは、画面が大きくなるに従い長くなり、残留応力が
大きくなる。しかも下層のゲートラインと交差するドレ
インラインの交差部で断線を生じる。またドレインライ
ンとドレイン電極の間にあるコーナー部においても断線
を生じる。本発明はこの断線を無くすことを目的とす
る。 【構成】 ゲートライン（６２）と交差するアドレスラ
イン（７２）領域を除去し、この領域に接続体（７３）
を設け、この接続体（７３）と前記ドレインライン（７
２）を電気的に接続する。しかもドレイン電極（７１）
もドレインライン（７２）と別体に設ける。そしてこの
接続体（７３）により、ドレインラインを複数本に分離
し、残留応力を小さくして断線を防止する。
インは、画面が大きくなるに従い長くなり、残留応力が
大きくなる。しかも下層のゲートラインと交差するドレ
インラインの交差部で断線を生じる。またドレインライ
ンとドレイン電極の間にあるコーナー部においても断線
を生じる。本発明はこの断線を無くすことを目的とす
る。 【構成】 ゲートライン（６２）と交差するアドレスラ
イン（７２）領域を除去し、この領域に接続体（７３）
を設け、この接続体（７３）と前記ドレインライン（７
２）を電気的に接続する。しかもドレイン電極（７１）
もドレインライン（７２）と別体に設ける。そしてこの
接続体（７３）により、ドレインラインを複数本に分離
し、残留応力を小さくして断線を防止する。
Description
【０００１】
【産業上の利用分野】本発明は液晶表示装置に関し、特
に大画面に於ての歩留まりを向上した液晶表示装置に関
するものである。
に大画面に於ての歩留まりを向上した液晶表示装置に関
するものである。
【０００２】
【従来の技術】近年ＣＲＴに代わるものとして、液晶を
用いた表示装置が盛んに研究され、また実用化されてい
る。この液晶表示装置は、未だ画面サイズが小さいが今
後の研究により、近い将来には、かなり大画面の液晶表
示装置が実用化されてゆくことであろう。本発明は、こ
の大画面を達成するために必要な問題を解決したもので
ある。
用いた表示装置が盛んに研究され、また実用化されてい
る。この液晶表示装置は、未だ画面サイズが小さいが今
後の研究により、近い将来には、かなり大画面の液晶表
示装置が実用化されてゆくことであろう。本発明は、こ
の大画面を達成するために必要な問題を解決したもので
ある。
【０００３】従来、液晶表示装置は、多層構造であるた
め膜のステップカバレージが悪化するため、例えば特公
平３−１４４４２０号公報のような構成を有している。
図８および図９は、これを説明するためのものであり、
ゲートライン（１０）の一部として形成されたゲート電
極（１１）上に、陽極酸化膜（１２）が形成され、この
陽極酸化膜（１２）を覆って全面にゲート絶縁膜（１
３）が堆積されている。ゲート絶縁膜（１３）上には、
アモルファスシリコンから成る半導体層（１４）がパタ
ーン形成され、さらにその上には、絶縁膜（１５）およ
びコンタクト層（１６）、（１６）がパターン形成され
ている。絶縁膜（１５）は、コンタクト層（１６）、
（１６）、ソース電極（１７）およびドレイン電極（１
８）のパターン形成時に半導体層（１４）を保護するた
めに設けられている。コンタクト層（１６）、（１６）
は、半導体層（１４）と、ソース電極（１７）およびド
レイン電極（１８）とのオーミックコンタクトをとるた
めに設けられている。
め膜のステップカバレージが悪化するため、例えば特公
平３−１４４４２０号公報のような構成を有している。
図８および図９は、これを説明するためのものであり、
ゲートライン（１０）の一部として形成されたゲート電
極（１１）上に、陽極酸化膜（１２）が形成され、この
陽極酸化膜（１２）を覆って全面にゲート絶縁膜（１
３）が堆積されている。ゲート絶縁膜（１３）上には、
アモルファスシリコンから成る半導体層（１４）がパタ
ーン形成され、さらにその上には、絶縁膜（１５）およ
びコンタクト層（１６）、（１６）がパターン形成され
ている。絶縁膜（１５）は、コンタクト層（１６）、
（１６）、ソース電極（１７）およびドレイン電極（１
８）のパターン形成時に半導体層（１４）を保護するた
めに設けられている。コンタクト層（１６）、（１６）
は、半導体層（１４）と、ソース電極（１７）およびド
レイン電極（１８）とのオーミックコンタクトをとるた
めに設けられている。
【０００４】コンタクト層（１６）、（１６）上には、
上述のソース電極（１７）およびドレイン電極（１８）
が形成されている。ソース電極（１７）上には、ゲート
絶縁膜（１３）上に形成された表示電極（１９）が一部
重畳され、またドレイン電極（１８）と一体でなるドレ
インライン（１８´）が設けられている。表示電極が形
成されている領域以外には、保護膜（２０）がパターン
形成されている。また保護膜（２０）を覆って全面に配
向膜（２１）が設けられている。
上述のソース電極（１７）およびドレイン電極（１８）
が形成されている。ソース電極（１７）上には、ゲート
絶縁膜（１３）上に形成された表示電極（１９）が一部
重畳され、またドレイン電極（１８）と一体でなるドレ
インライン（１８´）が設けられている。表示電極が形
成されている領域以外には、保護膜（２０）がパターン
形成されている。また保護膜（２０）を覆って全面に配
向膜（２１）が設けられている。
【０００５】以上の構成が形成されている基板と対向す
る基板（２２）では、ブラックマスク（遮光膜）（２
３）およびカラーフイルター（２４）が形成され、更に
対向電極（２５）および配向膜（２６）が形成されてい
る。本構成を示した前記公報では、ソース電極とドレイ
ン電極が逆で説明されている。本願は、表示電極と接続
されている電極をソース電極として以下に説明してゆ
く。
る基板（２２）では、ブラックマスク（遮光膜）（２
３）およびカラーフイルター（２４）が形成され、更に
対向電極（２５）および配向膜（２６）が形成されてい
る。本構成を示した前記公報では、ソース電極とドレイ
ン電極が逆で説明されている。本願は、表示電極と接続
されている電極をソース電極として以下に説明してゆ
く。
【０００６】
【発明が解決しようとする課題】前述の構成において、
ゲート電極（１１）は、図９に示すように、テーパ形状
を有している。これはこのゲート電極（１１）やゲート
ライン（１０）の上層に積層されている絶縁膜（１３）
のステップカバレージを良好にするものである。しかも
この電極（１０）、（１１）に対応する絶縁膜（１３）
は、この電極形状に倣ってテーパ形状となるために、ゲ
ートライン（１０）と交差して設けられるドレインライ
ン（１８´）もステップカバレージを良好にして設ける
ことができる。
ゲート電極（１１）は、図９に示すように、テーパ形状
を有している。これはこのゲート電極（１１）やゲート
ライン（１０）の上層に積層されている絶縁膜（１３）
のステップカバレージを良好にするものである。しかも
この電極（１０）、（１１）に対応する絶縁膜（１３）
は、この電極形状に倣ってテーパ形状となるために、ゲ
ートライン（１０）と交差して設けられるドレインライ
ン（１８´）もステップカバレージを良好にして設ける
ことができる。
【０００７】しかしこの構成において、画面を大きくす
るために、基板サイズを大きくすると、前記ライン（１
０）、（１８´）の付設長さを非常に長く設ける必要が
ある。しかし各構成が材料的に異なり、残留応力および
熱膨張係数等が異なってくるためにストレスが発生し、
特に図８の×印で示した領域、ドレインライン（１
８′）とドレイン電極（１８）間のコーナー部およびゲ
ートラインと交差する所が断線する問題があった。
るために、基板サイズを大きくすると、前記ライン（１
０）、（１８´）の付設長さを非常に長く設ける必要が
ある。しかし各構成が材料的に異なり、残留応力および
熱膨張係数等が異なってくるためにストレスが発生し、
特に図８の×印で示した領域、ドレインライン（１
８′）とドレイン電極（１８）間のコーナー部およびゲ
ートラインと交差する所が断線する問題があった。
【０００８】例えばドレインラインをＡｌで形成する
際、基板に形成したＡｌ薄膜は、残留応力が顕著に生
じ、特に前記×印のところで断線を生じた。しかも前記
×印の領域に集中する応力は、ドレインラインの付設長
さが長くなるに従い大きくなる傾向にある。
際、基板に形成したＡｌ薄膜は、残留応力が顕著に生
じ、特に前記×印のところで断線を生じた。しかも前記
×印の領域に集中する応力は、ドレインラインの付設長
さが長くなるに従い大きくなる傾向にある。
【０００９】
【課題を解決するための手段】本発明は前述の課題に鑑
みて為され、ゲートライン（６２）の上層を通過する前
記ドレインライン（７２）を、この交差部の手前から先
に延在する前記ドレインラインと別体の接続電極（７
３）で電気的に接続し、この接続体と同一材料のドレイ
ン電極（７１）と前記ドレインラインを電気的に接続す
ることで解決するものである。
みて為され、ゲートライン（６２）の上層を通過する前
記ドレインライン（７２）を、この交差部の手前から先
に延在する前記ドレインラインと別体の接続電極（７
３）で電気的に接続し、この接続体と同一材料のドレイ
ン電極（７１）と前記ドレインラインを電気的に接続す
ることで解決するものである。
【００１０】またドレイン電極およびこのドレイン電極
から前記ドレインラインを介して前記ゲートライン（６
２）の上層を通過する領域に対応する前記ドレインライ
ンを、この領域以外に対応するドレインライン（７２）
と別体の接続電極（７４）で構成することで解決するも
のである。前記ゲートライン（６２）の上層を通過する
前記ドレインライン（７２）は、この交差部の手前から
先に延在する前記表示電極（６８）と同一材料の接続電
極（７５）が設けられ、この接続体（７５）と前記ドレ
インライン（７２）を電気的に接続することで解決する
ものである。
から前記ドレインラインを介して前記ゲートライン（６
２）の上層を通過する領域に対応する前記ドレインライ
ンを、この領域以外に対応するドレインライン（７２）
と別体の接続電極（７４）で構成することで解決するも
のである。前記ゲートライン（６２）の上層を通過する
前記ドレインライン（７２）は、この交差部の手前から
先に延在する前記表示電極（６８）と同一材料の接続電
極（７５）が設けられ、この接続体（７５）と前記ドレ
インライン（７２）を電気的に接続することで解決する
ものである。
【００１１】更にはドレインラインを、２つのライン
（７２）、（７２´）で構成し、一方のライン（７２
´））をこの交差部の手前から先に、または交差部上に
延在し、他方のライン（７２）をこの一方のライン（７
２´）の端部と重畳して電気的に接続することで解決す
るものである。
（７２）、（７２´）で構成し、一方のライン（７２
´））をこの交差部の手前から先に、または交差部上に
延在し、他方のライン（７２）をこの一方のライン（７
２´）の端部と重畳して電気的に接続することで解決す
るものである。
【００１２】
【作用】ゲートライン（６２）の上層を交差するドレイ
ンライン（７２）は、ゲートライン（６２）が突出して
いるために、どうしてもステップのところで機械的に弱
く形成されてしまう。しかもこのドレインラインが非常
に長いために、例えばＡｌ、Ｃｒ等の材料ではより大き
な引っ張り応力が発生すると予測される。
ンライン（７２）は、ゲートライン（６２）が突出して
いるために、どうしてもステップのところで機械的に弱
く形成されてしまう。しかもこのドレインラインが非常
に長いために、例えばＡｌ、Ｃｒ等の材料ではより大き
な引っ張り応力が発生すると予測される。
【００１３】ゲートラインは基板に埋め込まないかぎり
平坦にはできず、コストを考えたらどうしても突出は避
けられない。従って一本の長いラインを切断すれば、複
数に分離された各ラインの引っ張り応力を小さくでき、
相対的に段差部の強度が増加し、前記分離されたライン
の交差部およびドレインライン（７２）とドレイン電極
（７１）間のコーナー部における断線を防止できる。
平坦にはできず、コストを考えたらどうしても突出は避
けられない。従って一本の長いラインを切断すれば、複
数に分離された各ラインの引っ張り応力を小さくでき、
相対的に段差部の強度が増加し、前記分離されたライン
の交差部およびドレインライン（７２）とドレイン電極
（７１）間のコーナー部における断線を防止できる。
【００１４】
【実施例】以下に本発明の実施例を説明する。本発明
は、例えばガラス基板や樹脂よりなる透明な絶縁性基板
上に、縦に複数本設けられたアドレス線またはデータ線
と、このアドレス線またはデータ線を覆う全面に形成さ
れた絶縁膜を介して形成され、前記アドレス線またはデ
ータ線と交差するように設けられた複数本のデータ線ま
たはアドレス線とを少なくとも有する構造に有効なもの
である。
は、例えばガラス基板や樹脂よりなる透明な絶縁性基板
上に、縦に複数本設けられたアドレス線またはデータ線
と、このアドレス線またはデータ線を覆う全面に形成さ
れた絶縁膜を介して形成され、前記アドレス線またはデ
ータ線と交差するように設けられた複数本のデータ線ま
たはアドレス線とを少なくとも有する構造に有効なもの
である。
【００１５】例えばデータ線がアドレス線の上層に形成
される場合、このデータ線を複数に分離する。図は、Ｔ
ＦＴを使用したアクティブマトリックス型の液晶表示装
置に関するものであるが、分離構造および接続構造は同
じであるので、以下ＴＦＴを用いたもので説明する。図
２の左端の下層に形成されたラインは、アドレス線（６
２）であり、Ｃｒ、Ｔａ、Ｃｕ等でなっている。この上
には、絶縁膜（６５）が一層以上積層されている。例え
ばこの膜は。ＳｉＮX膜やＳｉＯ2膜であり、このいずれ
かの膜が１層または２層以上積層されるか、この２種類
の膜が交互に積層されている。更に上層にはデータ線
（７２）、（７３）が設けられている。データ線は、段
差の手前から先まで除去されており（或るいは段差の手
前、先または段差上で２つのラインに分離され）、この
除去領域に導電材料よりなる接続体（７３）が（或るい
は前記２つのラインが重畳して）設けられている。
される場合、このデータ線を複数に分離する。図は、Ｔ
ＦＴを使用したアクティブマトリックス型の液晶表示装
置に関するものであるが、分離構造および接続構造は同
じであるので、以下ＴＦＴを用いたもので説明する。図
２の左端の下層に形成されたラインは、アドレス線（６
２）であり、Ｃｒ、Ｔａ、Ｃｕ等でなっている。この上
には、絶縁膜（６５）が一層以上積層されている。例え
ばこの膜は。ＳｉＮX膜やＳｉＯ2膜であり、このいずれ
かの膜が１層または２層以上積層されるか、この２種類
の膜が交互に積層されている。更に上層にはデータ線
（７２）、（７３）が設けられている。データ線は、段
差の手前から先まで除去されており（或るいは段差の手
前、先または段差上で２つのラインに分離され）、この
除去領域に導電材料よりなる接続体（７３）が（或るい
は前記２つのラインが重畳して）設けられている。
【００１６】前記データ線の分離方法は、前記基板の一
端から他端まで延在されるデータ線において、実質的に
複数に分離されるデータ線の長さが均等になるように複
数本形成されている。しかし均等である必要もなく、複
数本に分離された各ラインの残留応力が、この各ライン
に形成される段差部の強度より小さくなれば良い。また
全ての交差部にこの分離構造を設ければ、接続体に段差
が生じるため、このラインには段差がなくなり、断線は
なくなる。
端から他端まで延在されるデータ線において、実質的に
複数に分離されるデータ線の長さが均等になるように複
数本形成されている。しかし均等である必要もなく、複
数本に分離された各ラインの残留応力が、この各ライン
に形成される段差部の強度より小さくなれば良い。また
全ての交差部にこの分離構造を設ければ、接続体に段差
が生じるため、このラインには段差がなくなり、断線は
なくなる。
【００１７】本願は、以上の構成に必要に応じて他の構
成、例えばスイッチング素子や表示電極等が設けられ、
対向する透明な絶縁性基板に対向電極が設けられ、前記
２つの基板を所定の間隔に設け、中に液晶が注入され
る。本実施例を応用した具体的例としては、ａ−Ｓｉや
ポリＳｉを使用したスタガー、逆スタガーのトランジス
タ等が考えられるが、以下は、ａ−Ｓｉを使用した逆ス
タガー型のトランジスタを使用した液晶表示装置を図１
乃至図７および図１０を参照しながら説明する。
成、例えばスイッチング素子や表示電極等が設けられ、
対向する透明な絶縁性基板に対向電極が設けられ、前記
２つの基板を所定の間隔に設け、中に液晶が注入され
る。本実施例を応用した具体的例としては、ａ−Ｓｉや
ポリＳｉを使用したスタガー、逆スタガーのトランジス
タ等が考えられるが、以下は、ａ−Ｓｉを使用した逆ス
タガー型のトランジスタを使用した液晶表示装置を図１
乃至図７および図１０を参照しながら説明する。
【００１８】先ず図１および図２を用いて説明する。図
２は、図１のＡ−Ａ線線における断面図であり、右側は
ＴＦＴ部、左側は交差部を示している。先ず透明な絶縁
性基板（６０）上に形成された複数のゲート（６１）、
このゲート（６１）と一体の複数のゲートライン（６
２）、複数の補助容量電極（６３）およびこの補助容量
電極（６３）と一体の複数の補助容量ライン（６４）
と、前記ゲート（６１）、ゲートライン（６２）、補助
容量電極（６３）および補助容量ライン（６４）を覆う
ゲート絶縁膜（６５）とがある。
２は、図１のＡ−Ａ線線における断面図であり、右側は
ＴＦＴ部、左側は交差部を示している。先ず透明な絶縁
性基板（６０）上に形成された複数のゲート（６１）、
このゲート（６１）と一体の複数のゲートライン（６
２）、複数の補助容量電極（６３）およびこの補助容量
電極（６３）と一体の複数の補助容量ライン（６４）
と、前記ゲート（６１）、ゲートライン（６２）、補助
容量電極（６３）および補助容量ライン（６４）を覆う
ゲート絶縁膜（６５）とがある。
【００１９】ゲートライン（６２）およびゲート（６
１）は、一点鎖線で示され、約１５００ÅのＣｒで構成
されている。ゲートライン（６２）は、左右に延在し、
ゲート（６１）と一体で設けられ、繰り返し設けられて
いる。補助容量ライン（６４）は、一点鎖線で左右にゲ
ートラインと交差しないように配置され、約１５００Å
のＣｒまたはＩＴＯより成っている。後述する表示電極
（６８）と一部を重畳する補助容量ライン（６４）がこ
こで言う補助容量電極となる。更には基板全面を覆う約
４０００ÅのＳｉＮｘより成る絶縁層（６５）がＰ−Ｃ
ＶＤ法で設けられている。
１）は、一点鎖線で示され、約１５００ÅのＣｒで構成
されている。ゲートライン（６２）は、左右に延在し、
ゲート（６１）と一体で設けられ、繰り返し設けられて
いる。補助容量ライン（６４）は、一点鎖線で左右にゲ
ートラインと交差しないように配置され、約１５００Å
のＣｒまたはＩＴＯより成っている。後述する表示電極
（６８）と一部を重畳する補助容量ライン（６４）がこ
こで言う補助容量電極となる。更には基板全面を覆う約
４０００ÅのＳｉＮｘより成る絶縁層（６５）がＰ−Ｃ
ＶＤ法で設けられている。
【００２０】また前記ゲート（６１）を一構成とするＴ
ＦＴの活性領域に対応する前記絶縁層（６５）上に積層
された不純物がドープされていない非単結晶シリコン膜
（６６）（ａ−Ｓｉ膜）と、前記ゲート（６１）を一構
成とするＴＦＴのソース領域およびドレイン領域に対応
する非単結晶シリコン膜上に形成された不純物がドープ
された非単結晶シリコン膜（６７）（Ｎ+ａ−Ｓｉ膜）
と、前記非単結晶シリコン膜（６６）、（６７）の積層
部に近接して設けられ、前記補助容量電極（６３）と少
なくとも一部が重畳された表示電極（６８）とがある。
ＦＴの活性領域に対応する前記絶縁層（６５）上に積層
された不純物がドープされていない非単結晶シリコン膜
（６６）（ａ−Ｓｉ膜）と、前記ゲート（６１）を一構
成とするＴＦＴのソース領域およびドレイン領域に対応
する非単結晶シリコン膜上に形成された不純物がドープ
された非単結晶シリコン膜（６７）（Ｎ+ａ−Ｓｉ膜）
と、前記非単結晶シリコン膜（６６）、（６７）の積層
部に近接して設けられ、前記補助容量電極（６３）と少
なくとも一部が重畳された表示電極（６８）とがある。
【００２１】ここで不純物がドープされていない非単結
晶シリコン膜（６６）は、ゲート（６１）上に活性層と
して設けられ、約１０００Åの厚さのａ−Ｓｉ膜で設け
られている。ここではリダンダンシーとしてＴＦＴを２
つ設けている。また従来例で示したＳｉＮｘより成る半
導体保護膜（６９）が設けられてもよく、この時は、約
２５００Åの厚さで形成されている。またこの半導体保
護膜が設けられる場合は、この膜上に一部が重畳され、
前記ＴＦＴのソース領域とドレイン領域に対応する前記
活性層（６６）に重畳して不純物がドープされた非単結
晶シリコン膜（６７）が設けられ、ここでは約５００Å
のＮ+型のａ−Ｓｉが設けられている。また表示電極
（６８）は、２点鎖線で示され、約１０００ÅのＩＴＯ
より成っている。
晶シリコン膜（６６）は、ゲート（６１）上に活性層と
して設けられ、約１０００Åの厚さのａ−Ｓｉ膜で設け
られている。ここではリダンダンシーとしてＴＦＴを２
つ設けている。また従来例で示したＳｉＮｘより成る半
導体保護膜（６９）が設けられてもよく、この時は、約
２５００Åの厚さで形成されている。またこの半導体保
護膜が設けられる場合は、この膜上に一部が重畳され、
前記ＴＦＴのソース領域とドレイン領域に対応する前記
活性層（６６）に重畳して不純物がドープされた非単結
晶シリコン膜（６７）が設けられ、ここでは約５００Å
のＮ+型のａ−Ｓｉが設けられている。また表示電極
（６８）は、２点鎖線で示され、約１０００ÅのＩＴＯ
より成っている。
【００２２】更に、ソース領域に対応する不純物がドー
プされた非単結晶シリコン膜（６７）と前記表示電極
（６８）を電気的に接続するソース電極（７０）と、前
記ドレイン領域に対応する不純物がドープされた非単結
晶シリコン膜（６７）と電気的に接続されたドレイン電
極（７１）およびこのドレイン電極（６６）と電気的に
接続されたドレインライン（７２）とがある。
プされた非単結晶シリコン膜（６７）と前記表示電極
（６８）を電気的に接続するソース電極（７０）と、前
記ドレイン領域に対応する不純物がドープされた非単結
晶シリコン膜（６７）と電気的に接続されたドレイン電
極（７１）およびこのドレイン電極（６６）と電気的に
接続されたドレインライン（７２）とがある。
【００２３】ソース電極（７０）、ドレイン電極（７
１）およびドレインライン（７２）は、実線で示されて
おり、約１０００ÅのＭｏと約７０００ÅのＡｌの積層
体で成っていか、または斜線領域のみは、他のものと別
体の後述する材料で構成されている。またソース電極
（７０）は、表示電極（６８）の一部と重畳し電気的に
接続されている。一方、本実施例において、ゲート絶縁
膜（６５）上から表示電極上に積層された絶縁膜を更に
形成する場合、コンタクト孔を介してＩＴＯと接続する
必要がある。またドレインライン（７２）は上下に延在
され、基板全面にはパシベイション層および配向膜が積
層されて設けられている。
１）およびドレインライン（７２）は、実線で示されて
おり、約１０００ÅのＭｏと約７０００ÅのＡｌの積層
体で成っていか、または斜線領域のみは、他のものと別
体の後述する材料で構成されている。またソース電極
（７０）は、表示電極（６８）の一部と重畳し電気的に
接続されている。一方、本実施例において、ゲート絶縁
膜（６５）上から表示電極上に積層された絶縁膜を更に
形成する場合、コンタクト孔を介してＩＴＯと接続する
必要がある。またドレインライン（７２）は上下に延在
され、基板全面にはパシベイション層および配向膜が積
層されて設けられている。
【００２４】以上の構成において、本発明の特徴とする
ところは、ドレインライン（７２）およびドレイン電極
（７１）にあり、複数にドレインラインを分離し、この
斜線領域に別体の導電材料の接続体（７３）およびドレ
イン電極（７１）を設けて、この複数に分離されたドレ
インラインを電気的に接続するとともに、ドレイン電極
（７１）をドレインラインと電気的に接続することにあ
る。
ところは、ドレインライン（７２）およびドレイン電極
（７１）にあり、複数にドレインラインを分離し、この
斜線領域に別体の導電材料の接続体（７３）およびドレ
イン電極（７１）を設けて、この複数に分離されたドレ
インラインを電気的に接続するとともに、ドレイン電極
（７１）をドレインラインと電気的に接続することにあ
る。
【００２５】図２の左部からも明らかなように、段差の
手前から先まで除去されており、この除去領域に導電材
料よりなる接続体（７３）が設けられている。図では、
接続体（７３）がゲートライン（７２）の上に延在し電
気的接続を達成している。更に交差部の短絡防止を目的
としたａ−Ｓｉ膜およびＮ+ａ−Ｓｉ膜が、前記接続体
の下層に設けられても良い。前記接続体は、ドレインラ
インと同じ材料のもので成しても良く、またドレインラ
インと異なる材料、例えばＴｉ、Ａｕまたは高濃度のポ
リＳｉ等でも良い。
手前から先まで除去されており、この除去領域に導電材
料よりなる接続体（７３）が設けられている。図では、
接続体（７３）がゲートライン（７２）の上に延在し電
気的接続を達成している。更に交差部の短絡防止を目的
としたａ−Ｓｉ膜およびＮ+ａ−Ｓｉ膜が、前記接続体
の下層に設けられても良い。前記接続体は、ドレインラ
インと同じ材料のもので成しても良く、またドレインラ
インと異なる材料、例えばＴｉ、Ａｕまたは高濃度のポ
リＳｉ等でも良い。
【００２６】前記ドレインラインの分離方法は、前記基
板の一端から他端まで延在されるドレインラインに於
て、前記複数に分離されるドレインラインの長さが実質
的に均等になるように複数本形成されている。しかし均
等である必要もなく、複数本に分離された各ラインの残
留応力が、この各ラインに形成される段差部の強度より
小さくなれば良い。また全ての交差部にこの分離構造を
設ければ、接続体に段差が生じるため、このラインには
段差がなくなり、断線はなくなる。
板の一端から他端まで延在されるドレインラインに於
て、前記複数に分離されるドレインラインの長さが実質
的に均等になるように複数本形成されている。しかし均
等である必要もなく、複数本に分離された各ラインの残
留応力が、この各ラインに形成される段差部の強度より
小さくなれば良い。また全ての交差部にこの分離構造を
設ければ、接続体に段差が生じるため、このラインには
段差がなくなり、断線はなくなる。
【００２７】また図１では、ゲートラインとドレインラ
インの交差部に設けているが、前記補助容量ラインが存
在する場合には、この補助容量ラインとドレインライン
の交差部にも設けても良い。これは後述する図７に於て
説明するが、前記複数本に分離されるドレインラインの
長さが実質的に均等になるように形成されているので、
この本数によっては、この接続体が少なくともゲートラ
インまたは補助容量ラインとの交差部のどちらかに形成
される。しかし均等である必要もなく、複数本に分離さ
れた各ラインの残留応力が、この各ラインに形成される
段差部の強度より小さくなれば良い。また全ての交差部
にこの分離構造を設ければ、接続体に段差が生じるた
め、このラインには段差がなくなり、断線はなくなる。
またこの時、ドレイン電極とドレインラインは別体で設
けられるので、両者の接続部であるコーナー部に断線を
生じることもない。
インの交差部に設けているが、前記補助容量ラインが存
在する場合には、この補助容量ラインとドレインライン
の交差部にも設けても良い。これは後述する図７に於て
説明するが、前記複数本に分離されるドレインラインの
長さが実質的に均等になるように形成されているので、
この本数によっては、この接続体が少なくともゲートラ
インまたは補助容量ラインとの交差部のどちらかに形成
される。しかし均等である必要もなく、複数本に分離さ
れた各ラインの残留応力が、この各ラインに形成される
段差部の強度より小さくなれば良い。また全ての交差部
にこの分離構造を設ければ、接続体に段差が生じるた
め、このラインには段差がなくなり、断線はなくなる。
またこの時、ドレイン電極とドレインラインは別体で設
けられるので、両者の接続部であるコーナー部に断線を
生じることもない。
【００２８】一方、前記透明な絶縁性基板と対向する透
明な絶縁性基板上には、前記表示電極に対応する領域が
露出するように設けられた遮光膜、全面に設けられた対
向電極および配向膜が設けられている。更に、従来例お
よび図９のように、２つの基板は、スペーサにより所定
の間隔に保持され、周辺をシールし、注入孔より液晶が
注入されて完成する。
明な絶縁性基板上には、前記表示電極に対応する領域が
露出するように設けられた遮光膜、全面に設けられた対
向電極および配向膜が設けられている。更に、従来例お
よび図９のように、２つの基板は、スペーサにより所定
の間隔に保持され、周辺をシールし、注入孔より液晶が
注入されて完成する。
【００２９】次に図３および図４を用いて別の実施例を
説明する。本実施例は、斜線領域のみ異なるので、この
部分の説明のみを行い、他は省略する。本実施例は、接
続体（７４）が、全実施例の接続体（７３）、ドレイン
ライン（７２）およびドレイン電極（７０）が一体で設
けられたものである。この一体で設けられた接続体（７
４）は、従来、基板全面に設けられたドレインラインの
長さから比べ非常に短く形成されるので、残留応力を極
力小さくできる。さらにこの接続体は、全ての交差部に
設ける必要はなく、段差部およびコーナー部の強度より
残留応力が小さくなるように、ドレインラインをこの接
続体の上端と下端で複数本に分離するように形成すれば
よい。
説明する。本実施例は、斜線領域のみ異なるので、この
部分の説明のみを行い、他は省略する。本実施例は、接
続体（７４）が、全実施例の接続体（７３）、ドレイン
ライン（７２）およびドレイン電極（７０）が一体で設
けられたものである。この一体で設けられた接続体（７
４）は、従来、基板全面に設けられたドレインラインの
長さから比べ非常に短く形成されるので、残留応力を極
力小さくできる。さらにこの接続体は、全ての交差部に
設ける必要はなく、段差部およびコーナー部の強度より
残留応力が小さくなるように、ドレインラインをこの接
続体の上端と下端で複数本に分離するように形成すれば
よい。
【００３０】次に図５および図６を用いて別の実施例を
説明する。本実施例の接続体（７５）は、表示電極（６
８）を成すＩＴＯで構成されている。表示電極とこの接
続体を同時に形成したほうが、工程を増加せずに形成で
きるので、図６では、接続体（７５）が、ドレインライ
ン（７２）の下層に形成されている。また接続体は、図
３のようなパターンで形成しても良い。この時は、ＩＴ
ＯはＮ+ａ−Ｓｉ膜上に重畳する必要があるので、この
Ｎ+ａ−Ｓｉ膜の形成後に形成したほうが、ＩＴＯ積層
工程が一度でよく効率的である。
説明する。本実施例の接続体（７５）は、表示電極（６
８）を成すＩＴＯで構成されている。表示電極とこの接
続体を同時に形成したほうが、工程を増加せずに形成で
きるので、図６では、接続体（７５）が、ドレインライ
ン（７２）の下層に形成されている。また接続体は、図
３のようなパターンで形成しても良い。この時は、ＩＴ
ＯはＮ+ａ−Ｓｉ膜上に重畳する必要があるので、この
Ｎ+ａ−Ｓｉ膜の形成後に形成したほうが、ＩＴＯ積層
工程が一度でよく効率的である。
【００３１】更に、図７を用いて、別の実施例を説明す
る。本実施例は、図１の接続体（７３）を接続体（７
６）に移行したものである。この実施例は、図３に用い
た接続体（７４）の如く一体で形成してもよく、また図
５のように、表示電極と同一材料のＩＴＯで形成しても
よい。具体的な説明は、後述した全ての実施例の組み合
わせであり、効果も同様であるのでここでは省略する。
る。本実施例は、図１の接続体（７３）を接続体（７
６）に移行したものである。この実施例は、図３に用い
た接続体（７４）の如く一体で形成してもよく、また図
５のように、表示電極と同一材料のＩＴＯで形成しても
よい。具体的な説明は、後述した全ての実施例の組み合
わせであり、効果も同様であるのでここでは省略する。
【００３２】最後に図１０を用いて最後の実施例につい
て説明する。本実施例は、ドレインラインを２つのライ
ンで交互に構成し、ドレインラインを複数本に分離する
ものである。図１０は、この分離部を説明するものであ
る。ドレインラインを見ると、上から交差部の手前で終
端している一方のライン（７２）がある。この終端部と
重畳し下方へ延在している他方のライン（７２´）があ
る。ここで終端部を破線で示した（７７）で図示してい
るが、この終端部は、交差部の上あるいは交差部の先に
設けてもよく、また補助容量ラインとの交差部の手前、
先または交差部上へ設けてもよい。
て説明する。本実施例は、ドレインラインを２つのライ
ンで交互に構成し、ドレインラインを複数本に分離する
ものである。図１０は、この分離部を説明するものであ
る。ドレインラインを見ると、上から交差部の手前で終
端している一方のライン（７２）がある。この終端部と
重畳し下方へ延在している他方のライン（７２´）があ
る。ここで終端部を破線で示した（７７）で図示してい
るが、この終端部は、交差部の上あるいは交差部の先に
設けてもよく、また補助容量ラインとの交差部の手前、
先または交差部上へ設けてもよい。
【００３３】
【発明の効果】以上の説明からも明らかな如く、上層に
形成されるラインを下層に形成されたラインと交差する
部分およびその近傍で除去して複数に分離し、この複数
に分離されたラインを接続体で接続することで、この各
ラインの残留応力を小さくできる。従って、今後本液晶
表示装置の画面は、益々大きくなってゆくが、ライン断
線による歩留まりの低下を防止できる。
形成されるラインを下層に形成されたラインと交差する
部分およびその近傍で除去して複数に分離し、この複数
に分離されたラインを接続体で接続することで、この各
ラインの残留応力を小さくできる。従って、今後本液晶
表示装置の画面は、益々大きくなってゆくが、ライン断
線による歩留まりの低下を防止できる。
【００３４】前記接続体は、前記交差部に全て設ければ
よいが、この場合コンタクト抵抗が上昇する。従って複
数に分離されるラインの長さが実質的に均等になり、こ
の各ラインには、交差部が複数個存在するように形成す
れば、コンタクト抵抗の上昇も防止でき、動作特性を改
善できる。以上述べた如く、大画面で、しかも効率のよ
い液晶表示装置が提供できる。
よいが、この場合コンタクト抵抗が上昇する。従って複
数に分離されるラインの長さが実質的に均等になり、こ
の各ラインには、交差部が複数個存在するように形成す
れば、コンタクト抵抗の上昇も防止でき、動作特性を改
善できる。以上述べた如く、大画面で、しかも効率のよ
い液晶表示装置が提供できる。
【図１】本発明の一実施例を示す液晶表示装置の平面図
である。
である。
【図２】第１図のＡ−Ａ線における断面図である。
【図３】本発明の一実施例を示す液晶表示装置の平面図
である。
である。
【図４】第３図のＡ−Ａ線における断面図である。
【図５】本発明の一実施例を示す液晶表示装置の平面図
である。
である。
【図６】第５図のＡ−Ａ線における断面図である。
【図７】本発明の一実施例を示す液晶表示装置の平面図
である。
である。
【図８】従来の液晶表示装置の平面図である。
【図９】従来の液晶表示装置の断面図である。
【図１０】本発明の一実施例を示す液晶表示装置の平面
図である。
図である。
６０ 絶縁性基板 ６１ ゲート ６２ ゲートライン ６３ 補助容量電極 ６４ 補助容量ライン ６５ ゲート絶縁膜 ６６ ａ−Ｓｉ膜 ６７ Ｎ+ａ−Ｓｉ膜 ６８ 表示電極 ７０ ソース電極 ７１ ドレイン電極 ７２ ドレインライン ７３ 接続体
Claims (5)
- 【請求項１】 透明な絶縁性基板上に形成された複数の
ゲート、このゲートと一体の複数本のゲートラインと、
前記ゲートラインと交差し絶縁層を介して形成される複
数のドレインラインと、前記ゲートラインとドレインラ
インとの交点近傍に形成され前記ドレインラインと電気
的に接続された電極がドレイン領域に延在された複数の
トランジスタと、このトランジスタのソース領域から延
在された電極と電気的に接続された表示電極とを有する
液晶表示装置において、 前記ゲートラインの上層を通過する前記ドレインライン
は、この交差部の手前から先に延在する前記ドレインラ
インと別体の接続電極で電気的に接続され、この接続体
と同一材料のドレイン電極が前記ドレインラインと電気
的に接続されることを特徴とした液晶表示装置。 - 【請求項２】 透明な絶縁性基板上に形成された複数の
ゲート、このゲートと一体の複数本のゲートラインと、
前記ゲートラインと交差し絶縁層を介して形成される複
数のドレインラインと、前記ゲートラインとドレインラ
インとの交点近傍に形成され前記ドレインラインと電気
的に接続された電極がドレイン領域に延在された複数の
トランジスタと、このトランジスタのソース領域から延
在された電極と電気的に接続された表示電極とを有する
液晶表示装置において、 前記ドレイン電極およびこのドレイン電極から前記ドレ
インラインを介して前記ゲートラインの上層を通過する
領域に対応する前記ドレインラインは、この領域以外に
対応するドレインラインと別体の接続電極で構成するこ
とを特徴とした液晶表示装置。 - 【請求項３】 透明な絶縁性基板上に形成された複数の
ゲート、このゲートと一体の複数本のゲートラインと、
前記ゲートラインと交差し絶縁層を介して形成される複
数のドレインラインと、前記ゲートラインとドレインラ
インとの交点近傍に形成され前記ドレインラインと電気
的に接続された電極がドレイン領域に延在された複数の
トランジスタと、このトランジスタのソース領域から延
在された電極と電気的に接続された表示電極とを有する
液晶表示装置において、 前記ゲートラインの上層を通過する前記ドレインライン
は、この交差部の手前から先に延在する前記表示電極と
同一材料の接続電極が設けられ、この接続体と前記ドレ
インラインが電気的に接続されることを特徴とした液晶
表示装置。 - 【請求項４】 前記交差部は、前記ゲートラインと同層
に形成された補助容量ラインと前記ドレインラインであ
る請求項１、請求項２または請求項３記載の液晶表示装
置。 - 【請求項５】 透明な絶縁性基板上に形成された複数の
ゲート、このゲートと一体の複数本のゲートラインと、
前記ゲートラインと交差し絶縁層を介して形成される複
数のドレインラインと、前記ゲートラインとドレインラ
インとの交点近傍に形成され前記ドレインラインと電気
的に接続された電極がドレイン領域に延在された複数の
トランジスタと、このトランジスタのソース領域から延
在された電極と電気的に接続された表示電極とを有する
液晶表示装置において、 前記ドレインラインは、２つのラインで構成され、一方
のラインは、この交差部の手前から先に、または交差部
上に延在し、他方のラインがこの一方のラインの端部と
重畳して電気的に接続されることを特徴とした液晶表示
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28494291A JPH05119332A (ja) | 1991-10-30 | 1991-10-30 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28494291A JPH05119332A (ja) | 1991-10-30 | 1991-10-30 | 液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05119332A true JPH05119332A (ja) | 1993-05-18 |
Family
ID=17685066
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28494291A Pending JPH05119332A (ja) | 1991-10-30 | 1991-10-30 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05119332A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5453856A (en) * | 1992-12-10 | 1995-09-26 | Goldstar Co., Ltd. | Liquid crystal display with gate lines connected with a doped semiconductor layer where they cross data lines |
| JP2002090776A (ja) * | 2000-09-18 | 2002-03-27 | Sharp Corp | 電子部品の製造方法 |
| KR100738168B1 (ko) * | 2005-03-15 | 2007-07-10 | 가부시끼가이샤 퓨처 비전 | 박막 트랜지스터를 이용한 액정 표시 장치 및 그 제조 방법 |
| WO2008001517A1 (en) * | 2006-06-30 | 2008-01-03 | Sharp Kabushiki Kaisha | Tft substrate, display panel and display device provided with such tft substrate, and tft substrate manufacturing method |
| US7582903B2 (en) | 2002-11-14 | 2009-09-01 | Samsung Electronics Co., Ltd. | Thin film transistor array panel |
| US9299759B2 (en) | 2013-02-20 | 2016-03-29 | Samsung Display Co., Ltd. | Organic light-emitting display device and method of manufacturing the same |
-
1991
- 1991-10-30 JP JP28494291A patent/JPH05119332A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5453856A (en) * | 1992-12-10 | 1995-09-26 | Goldstar Co., Ltd. | Liquid crystal display with gate lines connected with a doped semiconductor layer where they cross data lines |
| JP2002090776A (ja) * | 2000-09-18 | 2002-03-27 | Sharp Corp | 電子部品の製造方法 |
| US7582903B2 (en) | 2002-11-14 | 2009-09-01 | Samsung Electronics Co., Ltd. | Thin film transistor array panel |
| KR100738168B1 (ko) * | 2005-03-15 | 2007-07-10 | 가부시끼가이샤 퓨처 비전 | 박막 트랜지스터를 이용한 액정 표시 장치 및 그 제조 방법 |
| WO2008001517A1 (en) * | 2006-06-30 | 2008-01-03 | Sharp Kabushiki Kaisha | Tft substrate, display panel and display device provided with such tft substrate, and tft substrate manufacturing method |
| JP5000650B2 (ja) * | 2006-06-30 | 2012-08-15 | シャープ株式会社 | Ｔｆｔ基板およびそれを備える表示パネルならびに表示装置、ｔｆｔ基板の製造方法 |
| US8441013B2 (en) | 2006-06-30 | 2013-05-14 | Sharp Kabushiki Kaisha | TFT substrate including divided display screens and/or separated data lines, display panel including the TFT substrate, and method for manufacturing the TFT substrate |
| US9299759B2 (en) | 2013-02-20 | 2016-03-29 | Samsung Display Co., Ltd. | Organic light-emitting display device and method of manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6771346B2 (en) | Liquid crystal display and manufacturing method thereof | |
| KR100333273B1 (ko) | 박막트랜지스터형 액정표시장치의 어레이기판과 그 제조방법 | |
| JP4420462B2 (ja) | 液晶表示装置及びその製造方法 | |
| KR0169385B1 (ko) | 블랙 매트릭스 구조가 가능한 액정용 박막 트랜지스터 기판 및 그 제조방법 | |
| JP5120828B2 (ja) | 薄膜トランジスタ基板とその製造方法、及びこれを有する液晶表示パネルとその製造方法 | |
| US5017984A (en) | Amorphous silicon thin film transistor array | |
| US20010002143A1 (en) | Liquid crystal display and manufacturing method thereof | |
| JP2000162646A (ja) | 液晶表示装置用薄膜トランジスタ基板の製造方法 | |
| KR20030057230A (ko) | 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법 | |
| JPH09152626A (ja) | 液晶表示装置およびその製造方法 | |
| JPH05119332A (ja) | 液晶表示装置 | |
| JP2000164874A (ja) | 薄膜トランジスタアレイ基板とその製造方法および液晶表示装置 | |
| KR100626600B1 (ko) | 액정 표시 장치용 어레이 기판 및 그 제조 방법 | |
| JPH0553146A (ja) | 液晶表示装置 | |
| KR100629685B1 (ko) | 박막트랜지스터형 액정표시장치의 어레이기판과 그 제조방법 | |
| JPH11326941A (ja) | アクティブマトリクス表示装置 | |
| JPH0534717A (ja) | 液晶表示装置およびその製造方法 | |
| JPH0659281A (ja) | 薄膜トランジスタアレイ及びその製造方法 | |
| JPH05119348A (ja) | 液晶表示装置 | |
| JP2002090775A (ja) | マトリクスアレイ基板 | |
| JPH0261620A (ja) | 液晶表示装置 | |
| JPH06258665A (ja) | 液晶パネルの製造方法 | |
| JPS63276031A (ja) | 液晶表示装置 | |
| JPH05265039A (ja) | 液晶表示装置 | |
| JP3272873B2 (ja) | 液晶表示装置 |