JP5000650B2 - Ｔｆｔ基板およびそれを備える表示パネルならびに表示装置、ｔｆｔ基板の製造方法 - Google Patents
Ｔｆｔ基板およびそれを備える表示パネルならびに表示装置、ｔｆｔ基板の製造方法 Download PDFInfo
- Publication number
- JP5000650B2 JP5000650B2 JP2008522320A JP2008522320A JP5000650B2 JP 5000650 B2 JP5000650 B2 JP 5000650B2 JP 2008522320 A JP2008522320 A JP 2008522320A JP 2008522320 A JP2008522320 A JP 2008522320A JP 5000650 B2 JP5000650 B2 JP 5000650B2
- Authority
- JP
- Japan
- Prior art keywords
- tft
- data signal
- signal line
- semiconductor layer
- intrinsic semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims description 41
- 238000000034 method Methods 0.000 title claims description 23
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 239000004065 semiconductor Substances 0.000 claims description 45
- 238000005530 etching Methods 0.000 claims description 7
- 239000004973 liquid crystal related substance Substances 0.000 description 12
- 230000000694 effects Effects 0.000 description 6
- 238000002161 passivation Methods 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000005611 electricity Effects 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 230000003068 static effect Effects 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 102100031765 3-beta-hydroxysteroid-Delta(8),Delta(7)-isomerase Human genes 0.000 description 1
- 101000866618 Homo sapiens 3-beta-hydroxysteroid-Delta(8),Delta(7)-isomerase Proteins 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 208000024066 X-linked chondrodysplasia punctata Diseases 0.000 description 1
- 208000032810 X-linked dominant chondrodysplasia punctata Diseases 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136204—Arrangements to prevent high voltage or static electricity failures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Optics & Photonics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Description
本発明は、表示パネルを上下に２分割して表示駆動を行うためのＴＦＴ基板の構造に関するものである。
液晶表示装置の高精細化が進むにつれ、各データ信号線および画素への書き込み時間が短くなるという問題が発生している。そのため、液晶表示パネルの上下を２分割して、それぞれの領域を異なる走査信号線駆動回路およびデータ信号線駆動回路によって駆動する方式が提案された。
図４に、このような上下２分割の液晶表示パネルを備えた液晶表示装置の構成を示す（例えば特許文献１参照）。
図４において、画面の上半分の走査信号線Ｙ１〜Ｙｍ／２およびダミー線（Dummy）は上側Ｙドライバ１０５で駆動され、下半分の走査信号線Ｙｍ／２＋１〜Ｙｍは下側Ｙドライバ１０６で駆動される。上側Ｙドライバ１０５には上側Ｙドライバ用のクロック信号ＣＰＶＵおよびスタート信号ＳＴＶＵが供給され、下側Ｙドライバ１０６には下側Ｙドライバ用のクロック信号ＣＰＶＤおよびスタート信号ＳＴＶＤが供給される。
前記走査信号線Ｙ１〜Ｙｍに交差して設けられているデータ信号線Ｘ１〜Ｘ２ｎも上側データ信号線Ｘ１Ｕ〜Ｘ２ｎＵ、下側データ信号線Ｘ１Ｄ〜Ｘ２ｎＤに分割され、夫々上側Ｘドライバ１０３および下側Ｘドライバ１０４により駆動される。上側Ｘドライバ１０３および下側Ｘドライバ１０４には夫々上側画像データＤＡＴＸＵおよび下側画像データＤＡＴＸＤ，クロック信号ＣＰＸＵ，ＣＰＸＤ，ならびにスタート信号ＳＴＸＵ，ＳＴＸＤが供給される。
走査信号線Ｙ１〜Ｙｍ／２と上側データ信号線Ｘ１Ｕ〜Ｘ２ｎＵとの交差箇所、および、走査信号線Ｙｍ／２＋１〜Ｙｍと下側データ信号線Ｘ１Ｄ〜Ｘ２ｎＤとの交差箇所には、それぞれＴＦＴ１１０が設けられており、画素が形成されている。ＴＦＴ１１０は、走査信号線によりＯＮ状態になると、データ信号線を画素電極１１２に接続し、液晶層に表示データに応じた電圧を印加する。また、各画素には、一つ上に隣接する走査信号線に対して補助容量１１１が形成されている。
このような上下２分割の表示パネル駆動を行う構成は、特許文献２や３にも記載されている。
上記の上下２分割の駆動を行う表示パネルでは、ＴＦＴ基板の加工工程において、データ信号線が表示パネル中央部を境に上下に分断される。この分断箇所は、通常、上下の各領域が隣接する辺りの、走査信号線上近辺や、補助容量配線上近辺となる。例えば図４では、走査信号線Ｙｍ／２上近辺や、走査信号線Ｙｍ／２＋１上近辺のＰで示した箇所となる。
以下に、このデータ信号線の分断箇所Ｐの断面構造を説明する。
図５に、分断箇所Ｐ付近の平面図を示す。説明の便宜上、走査信号線を符号１１で、データ信号線を符号１２で表す。走査信号線１１とデータ信号線１２との交差部にＴＦＴ１３が配置されており、ＴＦＴ１３を介して、データ信号線１２と画素電極１４とが接続されている。画素電極１４よりも紙面上側が上側画面であり、画素電極１４から紙面下側が下側画面である。データ信号線１２の上下の分断箇所Ｐは、データ信号線１２とＴＦＴ１３のソース電極との接続点よりも上側画面側に設けられている。また、画素の補助容量が補助容量配線に接続される場合には、二点鎖線で示すように走査信号線１１に平行な補助容量配線３０が設けられる。
図６に、ＴＦＴ１３の断面構成を示す。
このＴＦＴ１３は、ガラス基板２１上に、ゲート電極２２、ゲート絶縁膜２３、アモルファスシリコン（半導体）のｉ層（真性半導体層）２４、微結晶シリコン（半導体）のｎ＋層２５、ソース電極２６、ドレイン電極２７、および、パッシベーション膜２８がこの順に積層された一般的な構成である。ｉ層２４はチャネル領域として形成され、ｎ＋層２５はソース領域およびドレイン領域、ならびにこれらの電極とのコンタクト層として形成される。また、ＴＦＴ１３に隣接する領域のパッシベーション膜２８には、ドレイン電極２７を画素電極１４に接続するためのコンタクトホール２９が形成されている。
データ信号線１２は、ＴＦＴ基板の製造工程においてＴＦＴ１３の製造プロセスと同時に形成される。この形成過程を、図７のプロセスステップ図を用いて説明する。
図７の左側には、図５のＡ−Ａ’線断面図すなわちＴＦＴ１３の断面図が示されており、図７の右側には、図５の、データ信号線１２が形成される箇所のＢ−Ｂ’線に沿った断面図が示されている。
ステップ１）では、ガラス基板２１上にＴＦＴ１３のゲート電極２２および走査信号線１１を形成する。ステップ２）では、ゲート電極２２および走査信号線１１の上にゲート絶縁膜２３を形成する。ステップ３）では、ゲート絶縁膜２３の上にｉ層２４とｎ＋層２５とを、この順に形成する。ステップ４）では、ｉ層２４およびｎ＋層２５を、ＴＦＴ１３の必要な領域に、フォトリソグラフィ工程によって、パターン化するとともに、走査信号線１１周辺の段差を緩和するために走査信号線１１上を含む所定の領域に残るように、フォトリソグラフィ工程によって、パターン化する。
ステップ５）では、ＴＦＴ１３のソース電極２６およびドレイン電極２７をパターン形成する。このとき、ソース電極２６に隣接して、データ信号線１２がソース電極２６と同時に形成される。また、データ信号線１２において、データ信号線１２の上側画面側と下側画面側との分断箇所Ｐとなる部分はデータ信号線１２の材料が積層されないようにしておく。この、分断箇所Ｐとなる部分は、走査信号線１１上周辺に設けたｉ層２４およびｎ＋層２５上であって、これらｉ層２４およびｎ＋層２５が、走査信号線１１直上からは外れた、比較的平坦となる箇所である。
ステップ６）では、ＴＦＴ１３においてソース電極２６とドレイン電極２７との分離箇所にあるｎ＋層２５をエッチングにより除去する。また、データ信号線１２の分断箇所Ｐとなる部分のｎ＋層２５を、エッチングにより除去する。これにより、分断箇所Ｐでは、データ信号線１２の上側画面側と下側画面側とが電気的に分離される。ステップ７）では、ＴＦＴ１３およびデータ信号線１２の全体を覆うように、パッシベーション膜２８を形成する。また、ステップ８）で、ＴＦＴ１３のパッシベーション膜２８の上には、画素電極１４となる透明電極ＩＴＯを形成し、予めフォトリソグラフィ工程により形成されたコンタクトホール２９を介してドレイン電極２７と接続する。
なお、分断箇所Ｐを形成する位置の基準として、図５および図７の走査信号線１１の代わりに、図５に示したような補助容量配線３０が用いられることもある。
特開平１０−２６８２６１号公報（１９９８年１０月９日公開）
特開２００３−１３１６３５号公報（２００３年５月９日公開）
特開平９−３１９３４２号公報（１９９７年１２月１２日公開）
しかしながら、上記従来の分断箇所Ｐの形成方法では、分断箇所Ｐに半導電性のｉ層が残存しているために、ＴＦＴ基板１３の製造工程において、データ信号線１２を分断箇所Ｐによって上下に分割した後、上下のデータ信号線１２間で、製造工程で蓄積した静電気がｉ層を介して放電することがあり、いわゆるＥＳＤ（Electro-static discharge：静電気放電）によってｉ層が破壊されてしまうという問題が発生する。このような分断箇所Ｐでの放電は、例えば上下のデータ信号線１２間に３００ｍＶ以上程度の電位差が発生することで引き起こされる。
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、データ信号線の分断箇所でＥＳＤが発生しにくいＴＦＴ基板、およびそれを備えた表示パネルならびに表示装置、ＴＦＴ基板の製造方法を実現することにある。
本発明のＴＦＴ基板は、上記課題を解決するために、データ信号線に沿って複数の画面が分割配置されて、分割配置された各前記画面がそれぞれの走査信号線駆動回路およびデータ信号線駆動回路によって駆動される表示パネルに用いられ、ＴＦＴ、走査信号線、および、データ信号線が形成されるＴＦＴ基板において、前記画面の分割配置に伴う、前記データ信号線に沿って隣接する前記画面間での各前記データ信号線の分断が、前記ＴＦＴのチャネル領域の形成に用いられる半導体の真性半導体層と、前記真性半導体層上に形成され、前記ＴＦＴのソース領域およびドレイン領域に用いられる層とのいずれも設けられていない箇所で行われていることを特徴としている。
上記の発明によれば、画面の分割配置に伴う、データ信号線に沿って隣接する画面間での各前記データ信号線の分断が、ＴＦＴのチャネル領域の形成に用いられる半導体の真性半導体層と、真性半導体層上に形成され、ＴＦＴのソース領域およびドレイン領域に用いられる層とが積層されていない箇所で行われているので、隣接画面のデータ信号線どうしの分断箇所に、真性半導体層が介在しない。従って、ＴＦＴ基板の製造工程において、データ信号線に静電気が蓄積しても、隣接画面のデータ信号線どうしの分断箇所で放電が起って真性半導体層が破壊されることがない。
以上により、データ信号線の分断箇所でＥＳＤが発生しにくいＴＦＴ基板を実現することができるという効果を奏する。
本発明のさらに他の目的、特徴、および優れた点は、以下に示す記載によって十分わかるであろう。また、本発明の利益は、添付図面を参照した次の説明で明白になるであろう。
１１ 走査信号線
１２ データ信号線
１３ ＴＦＴ
２４ ｉ層
２５ ｎ＋層（ソース領域およびドレイン領域に用いられる層）
Ｑ 分断箇所
１２ データ信号線
１３ ＴＦＴ
２４ ｉ層
２５ ｎ＋層（ソース領域およびドレイン領域に用いられる層）
Ｑ 分断箇所
本発明の一実施形態について図１ないし図３に基づいて説明すると以下の通りである。
図３に、本実施形態に係る表示装置の構成を示す。この表示装置は、データ信号線の分断箇所Ｑの構成が異なる他は、従来の表示装置の構成と同じものを使用することができる。図３では、一例として、前述した図４（特許文献１）の表示装置において分断箇所Ｐを、異なる構成の分断箇所Ｑとしたものを示した。従って、以下では、分断箇所Ｑについて説明し、その他の構成については説明を省略する。
図２に、分断箇所Ｑ付近の平面図を示す。走査信号線１１とデータ信号線１２との交差部にＴＦＴ１３が配置されており、ＴＦＴ１３を介して、データ信号線１２と画素電極１４とが接続されていることは図５と同様である。画素電極１４よりも紙面上側が上側画面であり、画素電極１４から紙面下側が下側画面である。データ信号線１２の上下の分断箇所Ｑは、データ信号線１２とＴＦＴ１３のソース電極との接続点よりも上側画面側に設けられていて、以下の例のように従来の分断箇所Ｐとほぼ同じ位置とするが、これに限らず、図５の分断箇所Ｐと異なる位置も可能であり、それについては後述する。
データ信号線１２は、ＴＦＴ基板の製造工程においてＴＦＴ１３の製造プロセスで同時に形成される。この形成過程を、図１のプロセスステップ図を用いて説明する。
図１の左側には、図２のＡ−Ａ’線断面図すなわちＴＦＴ１３の断面図が示されており、図２の右側には、図２の、データ信号線１２が形成される箇所のＢ−Ｂ’線に沿った断面図が示されている。
ステップ１）では、ガラス基板２１上にＴＦＴ１３のゲート電極２２および走査信号線１１を形成する。ステップ２）では、ゲート電極２２および走査信号線１１の上にゲート絶縁膜２３を形成する。ステップ３）では、ゲート絶縁膜２３の上にｉ層（真性半導体層）２４とｎ＋層２５とを、この順に形成する。ステップ４）では、ｉ層２４およびｎ＋層２５を、フォトリソグラフィ工程によって、ＴＦＴ１３の必要な領域にパターン化するとともに、走査信号線１１周辺の段差を緩和するために走査信号線１１上を含む所定の領域に残るように、フォトリソグラフィ工程によって、パターン化する。
ここで、ｉ層２４およびｎ＋層２５は、走査信号線１１直上、および、走査信号線１１よりもＢ側の部分については図５と同様に残すが、走査信号線１１よりもＢ’側の部分については、十分に段差が緩和されて平坦となる部分をＢ’側終端までエッチングにより除去する。
ステップ５）では、ＴＦＴ１３のソース電極２６およびドレイン電極２７をパターン形成する。このとき、ソース電極２６に隣接して、データ信号線１２がソース電極２６と同時に形成される。また、データ信号線１２において、データ信号線１２の上側画面側と下側画面側との分断箇所Ｑとなる部分はデータ信号線１２の材料が積層されないようにしておく。この、分断箇所Ｑとなる部分は、図５では分断箇所Ｐを形成したｉ層２４およびｎ＋層２５の平坦箇所を、エッチングにより除去した跡の部分であるので、分断箇所Ｐとほぼ同じ位置となる。また、分断箇所Ｑの上側画面側のデータ信号線１２は、ゲート絶縁膜２３の平坦な面の上に形成される。
ステップ６）では、ＴＦＴ１３においてソース電極２６とドレイン電極２７との分離箇所にあるｉ層２４およびｎ＋層２５をエッチングにより除去する。ステップ７）では、ＴＦＴ１３およびデータ信号線１２の全体を覆うように、パッシベーション膜２８を形成する。また、ステップ８）で、ＴＦＴ１３のパッシベーション膜２８の上には、画素電極１４となる透明電極ＩＴＯを形成し、予めフォトリソグラフィ工程により生成されたコンタクトホール２９を介してドレイン電極２７と接続する。
以上の工程により、分断箇所Ｑでは、データ信号線１２の上側画面側と下側画面側とが、ｎ＋層２５のみならずｉ層２４をも除去した状態で電気的に分離される。
また、その後の工程によりＴＦＴ基板が完成したら、対向電極基板（カラーフィルタ基板）と組み合わせ、ＴＦＴ基板と対向電極基板との間に液晶を注入して、表示パネルを組み立てる。表示パネルとしては、画素にアモルファスシリコンを用い、図３に示したような各ドライバーをＩＣとして作成したものをパネル上に実装したものでもよいし、多結晶シリコンやＣＧシリコンなどを用いて、図３に示したような各ドライバーを画素とともに一体的に作成したものでもよい。
このように、本実施形態によれば、画面の分割配置に伴う、データ信号線１２に沿って隣接する画面間での各データ信号線１２の分断が、ＴＦＴ１３のｉ層２４とｎ＋層２５とのいずれも設けられていない箇所で行われているので、隣接画面のデータ信号線１２どうしの分断箇所Ｑ、すなわちデータ信号線１２の上側画面側と下側画面側との間に、ｉ層２４が介在しない。従って、ＴＦＴ基板の製造工程において、データ信号線１２に静電気が蓄積しても、隣接画面のデータ信号線１２どうしの分断箇所Ｑで放電が起ってｉ層２４が破壊されることがない。
以上により、データ信号線の分断箇所でＥＳＤが発生しにくいＴＦＴ基板を実現することができる。
また、ｉ層２４およびｎ＋層２５はゲート絶縁膜２３に連続して積層されるので、データ信号線１２の分断を、ＴＦＴ１３の形成に用いられるゲート絶縁膜２３の上面で行うことにより、ｉ層２４およびｎ＋層２５を除去して現れる面によって、隣接画面のデータ信号線１２どうしの絶縁が可能となる。
なお、上記例では、従来の分断箇所Ｐとほぼ同じ位置に分断箇所Ｑを設けたが、これに限らず、従来のｉ層２４およびｎ＋層２５のＢ’側終端よりも上側画面側など、ｉ層２４およびｎ＋層２５がない箇所であればどこに分断箇所Ｑを設けてもよい。このとき、分断箇所Ｑが前記例のように平坦面上に設けられれば、分断箇所Ｑ、および、分断箇所Ｑにおけるデータ信号線１２のパターン形成が容易かつ確実になる。また、上記例では補助容量配線を兼ねた走査信号線１１に対して分断箇所Ｑの相対位置を決定したが、これに限らず、図２に二点鎖線で示すように、補助容量配線３０が走査信号線１１とは別に設けられている場合には、いずれか一方に対して分断箇所Ｑの相対位置を決定すればよい。また、走査信号線１１の上および補助容量配線の上でも、分断箇所Ｑを設けることは可能である。また、上記例では、データ信号線１２の分断をゲート絶縁膜２３の上面で行ったが、これに限らず、データ信号線１２の上側画面側と下側画面側とが電気的に分離されれば、どのような箇所でもよい。
また、本実施形態は、画面を上下に２分割するものであるが、一般に、データ信号線に沿って複数の画面が分割配置されて、分割配置された各画面がそれぞれの走査信号線駆動回路およびデータ信号線駆動回路によって駆動される液晶表示パネルに用いられ、ＴＦＴ、走査信号線、および、データ信号線が形成されるＴＦＴ基板に、本発明が適用可能であることはもちろんである。
また、ＴＦＴ基板や表示パネル、表示装置としては、液晶以外に、例えば表示素子として有機ＥＬ素子や誘電性液体、エレクトロクロミックなどを用いるものなども可能である。
また、本発明のＴＦＴ基板は、前記分断が、前記ＴＦＴの形成に用いられるゲート絶縁膜の上面で行われているものであってもよい。
上記の発明によれば、真性半導体層、および、ＴＦＴのソース領域およびドレイン領域に用いられる層は、ゲート絶縁膜に連続して積層されるので、データ信号線の分断を、ＴＦＴの形成に用いられるゲート絶縁膜の上面で行うことにより、真性半導体層、および、ＴＦＴのソース領域およびドレイン領域に用いられる層を除去して現れる面によって、隣接画面のデータ信号線どうしの絶縁が可能となるという効果を奏する。
また、本発明のＴＦＴ基板は、前記分断が行われている箇所を挟んで対向する、２つのデータ信号線のエッジ部分の下には、前記真性半導体層と、前記ＴＦＴのソース領域およびドレイン領域に用いられる層とのいずれも設けられておらず、前記エッジ部分は、前記真性半導体層が形成されている下地上に直接形成されているものであってもよい。
上記の発明によれば、図１のステップ５）〜８）の断面図に示されているように、分断箇所のみならず、分断箇所を挟んで対向する２つのデータ信号線のエッジ部分の下にも、真性半導体層と、ＴＦＴのソース領域およびドレイン領域に用いられる層とがいずれも設けられていない。そして、当該２つのデータ信号線のエッジ部分は、真性半導体層が形成されている下地上に直接形成されている。従って、データ信号線を形成する前に、真性半導体層と、ＴＦＴのソース領域およびドレイン領域に用いられる層とを、分断箇所の領域よりも広く除去することができる。これにより、分断するための上記除去の工程不良が起りにくく、その後の工程で形成した２つのデータ信号線間の分断箇所での絶縁不良を回避しやすくなるという効果を奏する。
また、本発明のＴＦＴ基板は、前記分断が、前記データ信号線に下方で交差する配線の上の領域を避けて行われているものであってもよい。
上記の発明によれば、分断箇所が、走査信号線や補助容量配線などの、データ信号線に下方で交差する配線の上の領域を避けて設けられるので、分断箇所を設けるための工程を、広い平坦な領域で行うことができる。従って、分断箇所を設ける工程の不良を回避しやすくなるという効果を奏する。
また、本発明の表示パネルは、前記ＴＦＴ基板を備えていてもよい。
上記の発明によれば、データ信号線の分断箇所でＥＳＤが発生しにくい表示パネルを実現することができるという効果を奏する。
また、本発明の表示装置は、前記表示パネルを備えていてもよい。
上記の発明によれば、データ信号線の分断箇所でＥＳＤが発生しにくい表示装置を実現することができるという効果を奏する。
また、本発明のＴＦＴ基板の製造方法は、前記真性半導体層と、前記ＴＦＴのソース領域およびドレイン領域に用いられる層とのいずれも設けられていない箇所を形成してから、前記箇所を含む領域上に、前記箇所で前記分断が行われるようにデータ信号線を形成するものであってもよい。
上記の発明によれば、図１のステップ４）〜５）のように、真性半導体層と、ＴＦＴのソース領域およびドレイン領域に用いられる層とのいずれも設けられていない箇所を形成してから、前記箇所を含む領域上に、前記箇所で分断が行われるようにデータ信号線を形成する。従って、従って、データ信号線を形成する前に、真性半導体層と、ＴＦＴのソース領域およびドレイン領域に用いられる層とを、分断箇所の領域よりも広く除去することができる。これにより、分断するための上記除去の工程不良が起りにくく、その後の工程で形成した２つのデータ信号線間の分断箇所での絶縁不良を回避しやすくなるという効果を奏する。
また、本発明のＴＦＴ基板の製造方法は、前記ＴＦＴの形成に用いられるゲート絶縁膜の上面に、前記真性半導体層と、前記ＴＦＴのソース領域およびドレイン領域に用いられる層とを形成し、形成した前記真性半導体層と、前記ＴＦＴのソース領域およびドレイン領域に用いられる層とをエッチングすることにより、前記真性半導体層と、前記ＴＦＴのソース領域およびドレイン領域に用いられる層とのいずれも設けられていない箇所を形成するものであってもよい。
上記の発明によれば、図１のステップ３）〜４）のように、ＴＦＴの形成に用いられるゲート絶縁膜の上面に、真性半導体層と、ＴＦＴのソース領域およびドレイン領域に用いられる層とを形成し、これらをエッチングすると、真性半導体層と、ＴＦＴのソース領域およびドレイン領域に用いられる層とのいずれも設けられていない箇所として、ＴＦＴの形成に用いられるゲート絶縁膜の上面が露出した箇所を形成することができる。従って、箇所に分断箇所を形成することにより、容易に、隣接画面のデータ信号線どうしの絶縁が可能となるという効果を奏する。
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
本発明は、高精細の液晶表示装置に好適に使用することができる。
Claims (6)
- データ信号線に沿って複数の画面が分割配置されて、分割配置された各前記画面がそれぞれの走査信号線駆動回路およびデータ信号線駆動回路によって駆動される表示パネルに用いられ、ＴＦＴ、走査信号線、および、データ信号線が形成されるＴＦＴ基板において、
前記複数の画面の境界に前記走査信号線が位置しており、
前記画面の分割配置に伴う、前記データ信号線に沿って隣接する前記画面間での各前記データ信号線の電気的な分断が、前記ＴＦＴのチャネル領域の形成に用いられる半導体の真性半導体層と、前記真性半導体層上に形成され、前記ＴＦＴのソース領域およびドレイン領域に用いられる層とのいずれも設けられていない箇所で行われており、
前記データ信号線に下方で交差する配線上を含む所定の領域に、前記真性半導体層と、前記真性半導体層の上に積層された前記ＴＦＴのソース領域およびドレイン領域に用いられる層と、前記ＴＦＴのソース領域およびドレイン領域に用いられる層の上に積層された前記データ信号線とを備えており、
前記分断が行われている箇所を挟んで対向する、２つのデータ信号線のエッジ部分の下には、前記真性半導体層と、前記ＴＦＴのソース領域およびドレイン領域に用いられる層とのいずれも設けられておらず、
前記エッジ部分は、前記真性半導体層が形成されている下地上に直接形成されていることを特徴とするＴＦＴ基板。 - 前記分断が、前記ＴＦＴの形成に用いられるゲート絶縁膜の上面で行われていることを特徴とする請求項１に記載のＴＦＴ基板。
- 請求項１または２に記載のＴＦＴ基板を備えていることを特徴とする表示パネル。
- 請求項３に記載の表示パネルを備えていることを特徴とする表示装置。
- データ信号線に沿って複数の画面が分割配置されて、分割配置された各前記画面がそれぞれの走査信号線駆動回路およびデータ信号線駆動回路によって駆動される表示パネルに用いられ、ＴＦＴ、走査信号線、および、データ信号線が形成されるＴＦＴ基板であって、
前記複数の画面の境界に前記走査信号線が位置しており、
前記画面の分割配置に伴う、前記データ信号線に沿って隣接する前記画面間での各前記データ信号線の電気的な分断が、前記ＴＦＴのチャネル領域の形成に用いられる半導体の真性半導体層と、前記真性半導体層上に形成され、前記ＴＦＴのソース領域およびドレイン領域に用いられる層とのいずれも設けられていない箇所で行われているＴＦＴ基板の製造方法であって、
前記真性半導体層と、前記ＴＦＴのソース領域およびドレイン領域に用いられる層とを順に積層し、
前記真性半導体層と、前記ＴＦＴのソース領域およびドレイン領域に用いられる層とのいずれも設けられていない前記箇所を形成してから、前記箇所を含む領域上に前記データ信号線を形成し、
前記箇所を含む領域上への前記データ信号線の形成時には、
前記データ信号線に下方で交差する配線上を含む所定の領域に、前記真性半導体層と、前記ＴＦＴのソース領域およびドレイン領域に用いられる層と、前記データ信号線とが順に積層されるように、かつ、前記箇所で前記分断が行われるように、かつ、前記分断が行われている箇所を挟んで対向する、２つのデータ信号線のエッジ部分の下には、前記真性半導体層と、前記ＴＦＴのソース領域およびドレイン領域に用いられる層とのいずれも設けられていないように、かつ、前記エッジ部分が前記真性半導体層が形成されている下地上に直接形成されるようにすることを特徴とするＴＦＴ基板の製造方法。 - 前記ＴＦＴの形成に用いられるゲート絶縁膜の上面に、前記真性半導体層と、前記ＴＦＴのソース領域およびドレイン領域に用いられる層とを形成し、
形成した前記真性半導体層と、前記ＴＦＴのソース領域およびドレイン領域に用いられる層とをエッチングすることにより、前記真性半導体層と、前記ＴＦＴのソース領域およびドレイン領域に用いられる層とのいずれも設けられていない箇所を形成することを特徴とする請求項５に記載のＴＦＴ基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008522320A JP5000650B2 (ja) | 2006-06-30 | 2007-03-16 | Ｔｆｔ基板およびそれを備える表示パネルならびに表示装置、ｔｆｔ基板の製造方法 |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006182720 | 2006-06-30 | ||
| JP2006182720 | 2006-06-30 | ||
| JP2008522320A JP5000650B2 (ja) | 2006-06-30 | 2007-03-16 | Ｔｆｔ基板およびそれを備える表示パネルならびに表示装置、ｔｆｔ基板の製造方法 |
| PCT/JP2007/055392 WO2008001517A1 (en) | 2006-06-30 | 2007-03-16 | Tft substrate, display panel and display device provided with such tft substrate, and tft substrate manufacturing method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2008001517A1 JPWO2008001517A1 (ja) | 2009-11-26 |
| JP5000650B2 true JP5000650B2 (ja) | 2012-08-15 |
Family
ID=38845291
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008522320A Active JP5000650B2 (ja) | 2006-06-30 | 2007-03-16 | Ｔｆｔ基板およびそれを備える表示パネルならびに表示装置、ｔｆｔ基板の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US8441013B2 (ja) |
| EP (1) | EP2037434B1 (ja) |
| JP (1) | JP5000650B2 (ja) |
| CN (1) | CN101438337B (ja) |
| WO (1) | WO2008001517A1 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5199638B2 (ja) * | 2007-10-16 | 2013-05-15 | 株式会社ジャパンディスプレイイースト | 液晶表示装置 |
| US10010491B2 (en) | 2013-09-10 | 2018-07-03 | Conopco Inc. | Oral care composition |
| CN104167418B (zh) * | 2014-06-30 | 2017-09-01 | 厦门天马微电子有限公司 | 一种阵列基板、制造方法及液晶显示面板 |
| EP3316851B1 (en) | 2015-07-03 | 2019-09-11 | Unilever NV | Oral care composition comprising calcium silicate |
| EA036458B1 (ru) | 2015-11-10 | 2020-11-12 | Юнилевер Н.В. | Композиция для ухода за полостью рта |
| CN109152935B (zh) | 2016-05-19 | 2022-03-15 | 联合利华知识产权控股有限公司 | 口腔护理组合物 |
| EP3500232B1 (en) | 2016-08-19 | 2020-06-10 | Unilever N.V. | Oral care composition |
| WO2018073062A1 (en) | 2016-10-18 | 2018-04-26 | Unilever N.V. | Oral care composition |
| EP3554459B1 (en) | 2016-12-14 | 2020-12-30 | Unilever N.V. | Oral care composition |
| WO2019029917A1 (en) | 2017-08-10 | 2019-02-14 | Unilever N.V. | COMPOSITION FOR ORAL CARE |
| CN112640085A (zh) * | 2018-08-30 | 2021-04-09 | 凸版印刷株式会社 | 薄膜晶体管阵列 |
| EP4301320A1 (en) | 2021-03-05 | 2024-01-10 | Unilever IP Holdings B.V. | Oral care composition |
| WO2024104743A1 (en) | 2022-11-17 | 2024-05-23 | Unilever Ip Holdings B.V. | Oral care composition |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05119332A (ja) * | 1991-10-30 | 1993-05-18 | Sanyo Electric Co Ltd | 液晶表示装置 |
| JPH06301059A (ja) * | 1993-03-04 | 1994-10-28 | Samsung Electron Co Ltd | 液晶表示装置及びその製造方法 |
| JPH07102382A (ja) * | 1993-09-30 | 1995-04-18 | Nisshinbo Ind Inc | 無電解メッキ用の触媒槽 |
| JPH10261804A (ja) * | 1997-10-31 | 1998-09-29 | Hitachi Ltd | 液晶表示装置 |
| JP2000292803A (ja) * | 1999-04-12 | 2000-10-20 | Hitachi Ltd | 液晶表示装置 |
| JP2003330389A (ja) * | 2002-05-16 | 2003-11-19 | Hitachi Displays Ltd | 画像表示装置 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09319342A (ja) | 1996-03-26 | 1997-12-12 | Sharp Corp | 液晶表示装置及び液晶表示装置の駆動方法 |
| JPH10268261A (ja) | 1997-03-27 | 1998-10-09 | Toshiba Corp | 液晶表示装置およびその駆動方法 |
| JP3879484B2 (ja) | 2001-10-30 | 2007-02-14 | 株式会社日立製作所 | 液晶表示装置 |
| CN100454553C (zh) * | 2004-07-23 | 2009-01-21 | 精工爱普生株式会社 | 薄膜半导体装置及其制造方法、电光学装置、电子机器 |
| JP2006060191A (ja) | 2004-07-23 | 2006-03-02 | Seiko Epson Corp | 薄膜半導体装置及びその製造方法、電気光学装置、電子機器 |
| KR101061850B1 (ko) * | 2004-09-08 | 2011-09-02 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 그 제조방법 |
| JP4876516B2 (ja) | 2005-09-30 | 2012-02-15 | 富士ゼロックス株式会社 | 入退室管理システム、及びその制御方法 |
| CN101379538B (zh) | 2006-03-06 | 2010-12-15 | 夏普株式会社 | 有源矩阵基板、显示装置和电视接收机 |
-
2007
- 2007-03-16 WO PCT/JP2007/055392 patent/WO2008001517A1/ja active Application Filing
- 2007-03-16 CN CN200780016192.3A patent/CN101438337B/zh not_active Expired - Fee Related
- 2007-03-16 US US12/296,320 patent/US8441013B2/en active Active
- 2007-03-16 JP JP2008522320A patent/JP5000650B2/ja active Active
- 2007-03-16 EP EP07738837.9A patent/EP2037434B1/en not_active Not-in-force
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05119332A (ja) * | 1991-10-30 | 1993-05-18 | Sanyo Electric Co Ltd | 液晶表示装置 |
| JPH06301059A (ja) * | 1993-03-04 | 1994-10-28 | Samsung Electron Co Ltd | 液晶表示装置及びその製造方法 |
| JPH07102382A (ja) * | 1993-09-30 | 1995-04-18 | Nisshinbo Ind Inc | 無電解メッキ用の触媒槽 |
| JPH10261804A (ja) * | 1997-10-31 | 1998-09-29 | Hitachi Ltd | 液晶表示装置 |
| JP2000292803A (ja) * | 1999-04-12 | 2000-10-20 | Hitachi Ltd | 液晶表示装置 |
| JP2003330389A (ja) * | 2002-05-16 | 2003-11-19 | Hitachi Displays Ltd | 画像表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US8441013B2 (en) | 2013-05-14 |
| EP2037434B1 (en) | 2015-05-06 |
| CN101438337B (zh) | 2012-07-18 |
| EP2037434A4 (en) | 2010-06-16 |
| JPWO2008001517A1 (ja) | 2009-11-26 |
| EP2037434A1 (en) | 2009-03-18 |
| WO2008001517A1 (en) | 2008-01-03 |
| US20090159889A1 (en) | 2009-06-25 |
| CN101438337A (zh) | 2009-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5000650B2 (ja) | Ｔｆｔ基板およびそれを備える表示パネルならびに表示装置、ｔｆｔ基板の製造方法 | |
| KR100884118B1 (ko) | 전기 광학 장치, 전자 기기, 및 전기 광학 장치의 제조방법 | |
| JP5399494B2 (ja) | 配線基板およびその製造方法、表示パネル、並びに表示装置 | |
| JP5044273B2 (ja) | 薄膜トランジスタアレイ基板、その製造方法、及び表示装置 | |
| JP4473235B2 (ja) | 漏洩電流を減少させる液晶表示素子及びその製造方法 | |
| JP2007316110A (ja) | 電気光学装置、電子機器、および電気光学装置の製造方法 | |
| WO2009081633A1 (ja) | アクティブマトリクス基板、これを備えた液晶表示装置、及びアクティブマトリクス基板の製造方法 | |
| JPH1010583A (ja) | アクティブマトリクス基板の製造方法、およびそのアクティブマトリクス基板 | |
| JP6526215B2 (ja) | 半導体装置およびその製造方法 | |
| JP2007041096A (ja) | 電気光学装置およびその製造方法、電子機器 | |
| JP2002040481A (ja) | 表示装置、その製造方法、及び配線基板 | |
| US6121632A (en) | Thin-film transistor array and method for manufacturing same | |
| US9372376B2 (en) | Liquid crystal display device and manufacturing method thereof | |
| JP4381063B2 (ja) | アレイ基板および平面表示装置 | |
| WO2012073942A1 (ja) | 半導体装置およびその製造方法 | |
| US20020044237A1 (en) | Liquid crystal display device and method of producing the same | |
| JP4801835B2 (ja) | 表示装置用電極基板 | |
| JP4212148B2 (ja) | 液晶表示装置 | |
| JP2009271105A (ja) | 液晶表示装置の製造方法 | |
| JP2008164881A (ja) | 表示装置およびその製造方法 | |
| KR20070088044A (ko) | 액정표시장치의 어레이 기판 및 그 제조방법 | |
| KR20060020474A (ko) | 리던던시 구조를 구비한 액정표시장치 및 그 제조방법 | |
| JP2008203734A (ja) | 電気光学装置とその製造方法および電子機器 | |
| JPH11212105A (ja) | 液晶表示パネル | |
| JP2007025561A (ja) | 液晶表示装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110222 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110419 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111220 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120209 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120515 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120516 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5000650 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150525 Year of fee payment: 3 |