JP2008164881A - 表示装置およびその製造方法 - Google Patents

Abstract

【課題】異物の付着する下地膜に広い範囲にわたってダメージを与えることなく、該異物を除去する表示装置の製造方法の提供。異物が内在する絶縁膜に広い範囲にわたって凹陥部等が形成されることなく、該異物を除去する表示装置の製造方法の提供。
【解決手段】透明材料層の上面に、該透明材料層に付着された該透明材料と同材料の異物の頂部を露出させたレジスト膜を形成する工程と、
前記レジスト膜をマスクにして少なくとも前記異物を溶解させる工程と、
前記レジスト膜を除去した後に前記透明材料層を被って絶縁膜を形成する工程と、
前記絶縁膜の上面に前記透明材料層と重畳する導電膜を形成する工程とを備える。
【選択図】図１

Description

本発明は表示装置およびその製造方法に係り、特に、透明材料層を導電層として用いることのある表示装置およびその製造方法に関する。

たとえば、液晶表示装置において、その各画素内のそれぞれに、独立した電界を発生せしめる一対の電極として、一方の電極は、画素の領域のほぼ全域に面状に形成したたとえばＩＴＯ（Ｉｎ−Ｓｎ−Ｏ）膜からなる透明導電膜によって構成され、他方の電極は、該一方の電極上に絶縁膜を介して重畳された櫛歯状のパターンからなる導電膜によって構成されたものが知られている。

この場合、前記一方の電極の形成にあって、ＩＴＯ膜の材料をたとえばスパッタリング法によって堆積させて形成するようにしているが、そのスパッタリングの最中に、比較的大きな径を有したＩＴＯ膜の材料の塊（以下、この塊を異物と称する場合がある）が成膜されたＩＴＯ膜上に付着され、該ＩＴＯ膜はその表面に突起を備えた形状として形成されてしまうことになる。

そして、その後に、該一方の電極をも被って絶縁膜を形成し、この絶縁膜の上面に前記他方の電極を形成した場合に、該他方の電極は前記異物を介して該一方の電極とショート（短絡）してしまう不都合が往々にして生じる。

このような不都合を解消する方法として、たとえば下記特許文献１に開示されているように、該異物が付着される面に樹脂膜を薄く塗布し、該樹脂膜の該異物を被う個所において他の個所よりも光反射が変化することを検知することによって、該異物の付着された個所を検出し、該異物を該樹脂膜の上からレーザリペアするものがある。

また、たとえば下記特許文献２に開示されているように、絶縁膜を介して重畳された各導電膜が該絶縁膜内の異物によってショートした際、各導電膜に電流を流すことにより発生するジュール熱によって、該ショート部分を焼き切り絶縁を回復させるものがある。
特開平８−２７１８７０号公報 特開平１１−１６３３６０号公報

しかし、上記文献１に開示された方法で当該異物を除去する場合、該異物の付着する下地膜に比較的広い範囲にわたってダメージを与える畏れがある。このことは、表示装置の製造においてそのまま適用できない場合が生じる。

また、上記文献２に開示された方法で当該異物を除去する場合、各導電膜の間の絶縁膜に比較的広い範囲にわたって凹陥部が形成され均一な膜厚の絶縁膜が得られない場合が生じる。このことも、表示装置の製造においてそのまま適用できない場合が生じる。

本発明の目的は、異物の付着する下地膜に広い範囲にわたってダメージを与えることなく、該異物を除去する表示装置の製造方法を提供することにある。

本発明の他の目的は、異物が内在する絶縁膜に広い範囲にわたって凹陥部等が形成されることなく、該異物を除去する表示装置の製造方法を提供することにある。

本発明の他の目的は、下地膜のダメージを無くし、絶縁膜の膜厚を変化させることなく異物が除去された表示装置を提供することにある。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。

（１）本発明による表示装置の製造方法は、たとえば、透明材料層の上面に、該透明材料層に付着された該透明材料と同材料の異物の頂部を露出させたレジスト膜を形成する工程と、
前記レジスト膜をマスクにして少なくとも前記異物を溶解させる工程と、
前記レジスト膜を除去した後に前記透明材料層を被って絶縁膜を形成する工程と、
前記絶縁膜の上面に前記透明材料層と重畳する導電膜を形成する工程とを備えることを特徴とする。

（２）本発明による表示装置の製造方法は、たとえば、（１）の構成を前提とし、前記透明材料層の上面に形成したレジスト膜の膜厚を減少させることによって、前記異物の頂部を該レジスト膜から露出させることを特徴する。

（３）本発明による表示装置は、たとえば、基板の上面に、少なくとも、透明材料層、絶縁膜、および前記透明材料層と少なくとも一部において重なって配置される導電膜が順次形成され、
前記透明材料層は小孔が形成されていることを特徴とする。

（４）本発明による表示装置は、たとえば、（３）の構成を前提とし、前記小孔は該透明材料層の下地膜を露呈させて形成された透孔であることを特徴とする。

（５）本発明による表示装置は、たとえば、（３）の構成を前提とし、前記小孔は該透明材料層の下地膜を露呈させることなく形成された凹陥部であることを特徴とする。

なお、本発明は以上の構成に限定されず、本発明の技術思想を逸脱しない範囲で種々の変更が可能である。

このように構成された表示装置の製造方法によれば、異物の付着する下地膜に広い範囲にわたってダメージを与えることなく、該異物を除去することができる。また、異物が内在する絶縁膜に広い範囲にわたって凹陥部等が形成されることなく、該異物を除去することができる。

また、このように構成された表示装置は、下地膜のダメージを無くし、絶縁膜の膜厚を変化させることなく異物が除去されたものとすることができる。

以下、本発明による表示装置およびその製造方法の実施例について図面を用いて説明をする。

そして、以下の説明にあってはたとえば液晶表示装置に本発明を適用させた場合について例示する。

〈等価回路〉
図２は、本発明による液晶表示装置の表示領域における等価回路の一実施例を示す図である。

なお、この等価回路は、液晶を介して対向配置される一対の基板のうち一方の基板の該液晶側の面に形成される回路を示している。

図２において、そのｘ方向に伸張するゲート信号線ＧＬとコモン信号線ＣＬとがｙ方向に並設されて形成されている。この場合、たとえば図面上方から、ゲート信号線ＧＬ、このゲート信号線ＧＬと僅かな距離を隔てて離間されたコモン信号線ＣＬ、このコモン信号線ＣＬと比較的大きな距離を隔てて離間されたゲート信号線ＧＬ、このゲート信号線ＧＬと僅かな距離を隔てて離間されたコモン信号線ＣＬ、……、という順序で形成されている。

また、前記ゲート信号線ＧＬ、コモン信号線ＣＬのそれぞれに交叉するようにして、図中ｙ方向に伸張するドレイン信号線ＤＬがｘ方向に並設されて形成されている。

これにより、各画素は、互いに隣接する一対のドレイン信号線ＤＬ、互いに隣接する一対のゲート信号線ＧＬによって、他の画素と領域が画されるようになっている。

そして、画素の一角において、ＭＩＳ型構造からなる薄膜トランジスタＴＦＴが形成され、そのゲート電極は近接するゲート信号線ＧＬに接続され、ドレイン電極は近接するドレイン信号線ＤＬに接続されている。

また、画素の領域の大部分の領域において一対の電極として構成される画素電極と対向電極とが形成され、該画素電極ＰＸは前記薄膜トランジスタＴＦＴのソース電極に接続され、該対向電極ＣＴは前記コモン信号線ＣＬに接続されている。

このような回路構成において、各画素の対向電極ＣＴにコモン信号線ＣＬを介して基準電圧（映像信号に対して基準となる電圧）が印加され、ゲート信号線ＧＬにたとえば図中上方から順次ゲート電圧が印加されることによって画素行が選択され、その選択のタイミングに応じて、各ドレイン信号線ＤＬに映像信号を供給することにより、前記画素行の各画素に前記ゲート電圧によってオンされた薄膜トランジスタＴＦＴを介して画素電極ＰＸに該映像信号の電圧が印加される。そして、該画素電極ＰＸと対向電極ＣＴの間に前記映像信号の電圧に対応する強度のいわゆる横電界が発生し、この横電界の強度に応じて液晶を挙動させるようになっている。

このように示した回路は、そのゲート信号線ＧＬ、ドレイン信号線ＤＬ、薄膜トランジスタＴＦＴにおいて、後述する構成の画素において幾何学的に同様の配置となっているが、対向電極ＣＴはコモン信号線ＣＬと明確な境界を有することなく画素の領域のほぼ全域に構成されるとともに、画素電極ＰＸは該対向電極ＣＴと絶縁膜を介して重畳されて複数の電極から構成されていることに相異を有する。

このため、画素電極ＰＸと対向電極ＣＴとの間には液晶とともに前記絶縁膜を誘電体膜とする容量素子が形成され、前記画素電極ＰＸに映像信号が印加された場合、その映像信号の印加は該容量素子によって比較的長い時間蓄積されるようになっている。

〈画素の構成〉
以下、画素の構成の一実施例を図３を用いて説明をする。

図３は、液晶を介して互いに対向配置される一対の基板のうち図２に示した回路が形成される基板側の構成を示している。

図３において、その（ａ）は平面図、（ｂ）は（ａ）のｂ−ｂ線における断面図、（ｃ）は（ａ）のｃ−ｃ線における断面図である。

まず、たとえばガラス等で構成される基板ＳＵＢがあり、この基板ＳＵＢの液晶側の面の全域に下地層ＳＬが形成されている。この下地層ＳＬは、後に形成される薄膜トランジスタＴＦＴの半導体層であるポリシリコンに基板ＳＵＢ側からの不純物の侵入を阻止するために形成されるようになっている。

前記下地層ＳＬの表面の一部にはたとえばポリシリコンからなる半導体層ＰＳが形成されている。この半導体層ＰＳは、平面的に観た場合、その中央部にチャネル領域、この両脇にそれぞれドレイン領域、ソース領域を備えるように形成されるいわゆるＭＩＳ型トランジスタの半導体層である。図３（ａ）において、たとえば、該半導体層ＰＳは、その中央部の幅がそれ以外の部分の幅よりも小さく形成されたパターンをなし、ＭＩＳ型トランジスタのチャネル幅が制御されたものとなっている。

なお、ＭＩＳ型トランジスタは、そのバイアスの印加状態によってドレイン領域およびソース領域の称呼が入れ替わるのが通常であるが、この明細書では、便宜的に、後述するドレイン信号線ＤＬと接続される側をドレイン領域と称し、画素電極ＰＸと接続される側をソース領域と称する。

前記半導体層ＰＳが形成された基板ＳＵＢの表面には該半導体層ＰＳをも被って第１絶縁膜ＩＮ１が形成されている。この第１絶縁膜ＩＮ１は前記ＭＩＳ型トランジスタのゲート絶縁膜として機能するようになっている。

前記第１絶縁膜ＩＮ１の上面にはゲート信号線ＧＬが形成されている。このゲート信号線ＧＬはそれに近接して配置された前記半導体層ＰＳの中央部を交差するようにして延在部が備えられ、この延在部は前記ＭＩＳ型トランジスタのゲート電極ＧＴとして機能するようになっている。

前記ゲート信号線ＧＬが形成された基板ＳＵＢの表面には該ゲート信号線ＧＬをも被って第２絶縁膜ＩＮ２が形成されている。この第２絶縁膜ＩＮ２は、前記ゲート信号線ＧＬと次に説明するドレイン信号線ＤＬとの交差部における絶縁を図るための層間絶縁膜として機能するようになっている。

前記第２絶縁膜ＩＮ２の上面にはドレイン信号線ＤＬが形成され、このドレイン信号線ＤＬは該第２絶縁膜ＩＮ２に予め形成されているスルーホールを通して前記半導体層ＰＳのドレイン領域に接続されている。

また、前記第２絶縁膜ＩＮ２の上面にはたとえば前記ドレイン信号線ＤＬの形成と同時に形成されるソース電極ＳＴが形成され、このソース電極ＳＴは該第２絶縁膜ＩＮ２に予め形成されているスルーホールを通して前記半導体層ＰＳのソース領域に接続されている。このソース電極は後述する画素電極ＰＸと接続されるもので、半導体層ＰＳの形成領域からはみ出す領域にまで及んで形成されている。

前記ドレイン信号線ＤＬおよびソース電極ＳＴが形成された基板ＳＵＢの表面には該ドレイン信号線ＤＬおよびソース電極ＳＴをも被って第３絶縁膜ＩＮ３、および第４絶縁膜ＩＮ４が順次積層されて形成されている。第３絶縁膜ＩＮ３および第４絶縁膜ＩＮ４は、いずれも前記薄膜トランジスタＴＦＴの液晶との直接の接触を回避させるための保護膜となり、第３絶縁膜ＩＮ３はたとえばシリコン窒化膜等の無機絶縁膜から構成され、第４絶縁膜ＩＮ４はたとえば樹脂等の有機絶縁膜から構成されている。有機絶縁膜からなる第４絶縁膜ＩＮ４を用いているのは誘電率の向上を図るとともに液晶側の表面を平坦化させるためである。

なお、これら第３絶縁膜ＩＮ３および第４絶縁膜ＩＮ４の順次積層体には該第４絶縁膜ＩＮ４から第３絶縁膜ＩＮ３へ貫通するスルーホールＴＨ１が形成され、このスルーホールＴＨ１から前記ソース電極ＳＴの一部が露出されるように構成されている。後述する画素電極ＰＸを該ソース電極ＳＴに接続させる必要があるからである。

第４絶縁膜ＩＮ４の上面にはたとえばＩＴＯからなる対向電極ＣＴが形成されている。この対向電極ＣＴは当該画素の領域においてその大部分を占める領域に形成され、かつ、たとえば当該画素の左右のそれぞれに位置づけられる画素と共通化して形成されている。

このため、対向電極ＣＴに印加される基準電圧は画素行の少なくとも一端側に位置づけられる画素の対向電極ＣＴの側から供給されるようになっている。

このことから、該対向電極ＣＴに基準電圧を供給するためのコモン信号線ＣＬはその境界が明確化されることなく該対向電極ＣＴに組み込まれたパターンで形成されるようになっている。

前記対向電極ＣＴが形成された基板ＳＵＢの表面には該対向電極ＣＴをも被って第５絶縁膜ＩＮ５が形成されている。この第５絶縁膜ＩＮ５は前記対向電極ＣＴと後述する画素電極ＰＸとの電気的接続を回避させる機能を有するようになっている。また、該第５絶縁膜ＩＮ５は液晶の側の表面を平坦化させるためにたとえば樹脂等の材料からなっている。そして、該第５絶縁膜ＩＮ５には、前述したスルーホールＴＨ１とほぼ同心状にスルーホールＴＨ２が形成され、このスルーホールＴＨ２から前記ソース電極ＳＴの一部が露出されるように構成されている。後述する画素電極ＰＸを該ソース電極ＳＴに接続させる必要があるからである。

前記第５絶縁膜ＩＮ５の上面には画素電極ＰＸが形成されている。この画素電極ＰＸは、前記対向電極ＣＴに重畳されて、たとえば図中ｙ方向に伸張しｘ方向に並設された複数の帯状の電極から構成されている。これら各電極は、前記スルーホールＴＨ１、ＴＨ２側の端部で共通に接続がなされた櫛歯状をなし、その共通の接続部は前記スルーホールＴＨ１、ＴＨ２を通して前記ソース電極ＳＴに接続されている。なお、この場合において、画素電極ＰＸは対向電極ＣＴとの重畳部において容量素子が形成されるようになっている。

なお、このように形成された画素電極ＰＸの上面には、図示されていないが、該画素電極ＰＸをも被って配向膜が形成されている。この配向膜は図示しない液晶と接触され、該液晶の分子の初期配向方向が決定されるようになっている。

〈製造方法〉
図１は、上述した液晶表示装置において、前記第４絶縁膜ＩＮ４、対向電極ＣＴ、第５絶縁膜ＩＮ５、および画素電極ＰＸを順次形成する過程において、本発明を適用させた製造方法の一実施例を示した工程図である。

この場合、各工程の以下の説明において、対向電極ＣＴの形成の際に該対向電極ＣＴの形成材料である異物ＳＭが該対向電極ＣＴの表面に塊として付着された状態を想定して説明をする。

従来にあっては、図４の一部拡大図に示すように、対向電極ＣＴの形成後、該対向電極ＣＴに前記異物ＳＭが付着されたまま第５絶縁膜ＩＮ５、および画素電極ＰＸを形成してしまい、該異物ＳＭが対向電極ＣＴと画素電極ＰＸをショートさせてしまう原因となっていたことは上述した通りである。

まず、図１（ａ）に示すように、対向電極ＣＴが形成された基板の上面に該対向電極ＣＴをも被ってレジスト膜ＲＥＳを形成する。対向電極ＣＴの形成の際に異物ＳＭが付着される場合、該異物ＳＭの径のおおよその値は経験則上から判明できることから、前記レジスト膜ＲＥＳの膜厚は前記値よりも大きく形成するようにする。

次に、図１（ｂ）に示すように、前記レジスト膜ＲＥＳをその表面から現像あるいはアッシングを施し、その膜厚を減少させることにより、前記異物ＳＭの頂部を該レジスト膜ＲＥＳの表面から露出させるようにする。上述したように該異物ＳＭの径のおおよその値は経験則上から判明できていることから、前記異物ＳＭの頂部の露出のために行う前記レジスト膜ＲＥＳの膜厚の減少後の設定はたとえば 時間等によって制御することができる。

そして、図１（ｃ）に示すように、レジスト膜ＲＥＳをマスクとして該レジスト膜ＲＥＳから露出された異物ＳＭをたとえば臭化水素（ＨＢｒ）を用いてエッチング（溶解）する。この場合、前記エッチングに要する時間を比較的長く設定した場合、前記異物ＳＭはもちろんのこと該異物ＳＭが付着された部分の対向電極ＣＴも溶解され、該対向電極ＣＴにその下層の第４絶縁膜ＩＮ４の一部が露出する透孔が形成されることになる。このように対向電極ＣＴに透孔が形成されてもその径は極めて小さいことからこの孔の形成によって弊害が生じることはない。また、前記エッチングは異物ＳＭを溶解するに充分なほどに短い時間で行っても、該異物ＳＭが付着された部分の対向電極ＣＴの表面において第４絶縁膜ＩＮ４が露出することのない凹陥部が形成されることになるが、このような場合であっても該凹陥部が原因となる弊害は生じない。

その後は、図１（ｄ）に示すように、前記レジスト膜ＲＥＳを全て除去し、基板ＳＵＢ面に対向電極ＣＴをも被って第５絶縁膜ＩＮ５を形成し、さらに、画素電極ＰＸを形成する。対向電極ＣＴと画素電極ＰＸとの間には前記異物ＳＭが完全に除去され、該対向電極ＣＴと画素電極ＰＸにショートが発生する憂いの全くない構成として形成される。

なお、上述した工程においては、前記対向電極ＣＴの形成材料である異物が該対向電極ＣＴの表面に塊として付着された状態を想定して説明をしたものである。しかし、該異物ＳＭが付着されているか否かは対向電極ＣＴの形成後において検出していないことから、該異物ＳＭの有無に拘わらず、上記工程からなる製造を行うようになっている。

〈本発明が適用された構成の特徴部〉
図５は、図１に示す製造方法を適用させることにより構成された液晶表示装置の一実施例を示す平面図である。図５は図３（ａ）に示した図と対応して描かれている。

図５において、対向電極ＣＴには散在されるいくつかの透孔Ｐが形成されている。この透孔Ｐは図１（ｃ）に示した透孔Ｐに相当するものとなっている。

すなわち、図５に示す透孔Ｐの個所は、該対向電極ＣＴを形成する際において該対向電極ＣＴと同材料からなる異物ＳＭの塊が付着した個所に該当し、該異物ＳＭの除去にともない対向電極ＣＴの当該個所において透孔Ｐが形成されたものとして把握される。

そして、該透孔Ｐは、画素の領域から比較すれば、その径が極めて小さな小孔であり、該透孔によって画素のいわゆる開口率が減少してしまうという弊害をもたらすようなことはない。

また、この透孔Ｐは該対向電極ＣＴの下層に存在する第４絶縁膜ＩＮ４の表面が露出されるようにして形成されたものであるが、これに限定されることはなく、前記第４絶縁膜ＩＮ４の表面が露出されることのない凹陥部からなる孔であってもよい。図１（ｃ）に示した工程において、前記異物ＳＭをエッチングする際のエッチング時間が短い場合に凹陥部からなる前記孔が形成されるもので、このようにした場合でも、本発明の効果が充分に得られるからである。

〈他の実施例〉
上述した実施例では、画素電極を対向電極と同様にたとえばＩＴＯ膜からなる透明導電膜で構成したものである。しかし、対向電極をＩＴＯ膜等の透明導電膜で形成し画素電極をたとえばＣｒ等の金属層で形成するようにしてもよい。いわゆる画素の開口率が低下しても画素として機能できる構成となり、本発明を充分に適用できるからである。

また、上述した実施例では、透明導電膜としてＩＴＯ膜を用いたものであるが、この材料に限定されることはなく、たとえばＩＺＯ（Ｉｎ−Ｚｎ−Ｏ）膜、ＳｎＯ膜、ＺｎＯ膜、ＧＺＯ（Ｇａ−Ｚｎ−Ｏ）膜、ＡＺＯ（Ａｌ−Ｚｎ−Ｏ）膜等であってもよい。このような膜を用いる場合であっても、ＩＴＯ膜と同様の課題を有し、本発明をそのまま適用できるからである。

さらに、上述した実施例では、本発明を液晶表示装置に適用させた場合について説明したものである。しかし、液晶表示装置に限定されることはなく、たとえば有機ＥＬ表示装置等のような他の表示装置にも適用できることはいうまでもない。表示装置の構成として、光の通過経路となる個所に透明導電膜を形成し、この透明導電膜上において絶縁膜を介して該透明導電膜と電気的に短絡しては不都合な導電層を形成する場合が多々あり、この場合において、本発明を適用できるからである。

上述した各実施例はそれぞれ単独に、あるいは組み合わせて用いても良い。それぞれの実施例での効果を単独であるいは相乗して奏することができるからである。

本発明による表示装置の製造方法の要部を示す工程図である。 本発明による表示装置の画素の一実施例を示す等価回路図である。 本発明による表示装置の画素の一実施例を示す構成図である。 従来における表示装置の弊害を示した要部説明図である。 本発明による表示装置の製造方法によって製造された表示装置の画素の構成を示す図である。

符号の説明

ＧＬ……ゲート信号線、ＣＬ……コモン信号線、ＤＬ……ドレイン信号線、ＴＦＴ……薄膜トランジスタ、ＰＸ……画素電極、ＣＴ……対向電極、ＳＵＢ……基板、ＳＬ……下地層、ＰＳ……半導体層、ＧＴ……ゲート電極、ＳＴ……ソース電極、ＴＨ１、ＴＨ２……スルーホール、ＩＮ１……第１絶縁膜、ＩＮ２……第２絶縁膜、ＩＮ３……第３絶縁膜、ＩＮ４……第４絶縁膜、ＩＮ５……第５絶縁膜、ＳＭ……異物、Ｐ……透孔。

Claims (5)

1. 透明材料層の上面に、該透明材料層に付着された該透明材料と同材料の異物の頂部を露出させたレジスト膜を形成する工程と、
   前記レジスト膜をマスクにして少なくとも前記異物を溶解させる工程と、
   前記レジスト膜を除去した後に前記透明材料層を被って絶縁膜を形成する工程と、
   前記絶縁膜の上面に前記透明材料層と重畳する導電膜を形成する工程とを備えることを特徴とする表示装置の製造方法。
2. 前記透明材料層の上面に形成したレジスト膜の膜厚を減少させることによって、前記異物の頂部を該レジスト膜から露出させることを特徴する請求項１に記載の表示装置の製造方法。
3. 基板の上面に、少なくとも、透明材料層、絶縁膜、および前記透明材料層と少なくとも一部において重なって配置される導電膜が順次形成され、
   前記透明材料層は小孔が形成されていることを特徴とする表示装置。
4. 前記小孔は該透明材料層の下地膜を露呈させて形成された透孔であることを特徴とする請求項３に記載の表示装置。
5. 前記小孔は該透明材料層の下地膜を露呈させることなく形成された凹陥部であることを特徴とする請求項３に記載の表示装置。

Images