JP4212148B2 - 液晶表示装置 - Google Patents
液晶表示装置 Download PDFInfo
- Publication number
- JP4212148B2 JP4212148B2 JP16049898A JP16049898A JP4212148B2 JP 4212148 B2 JP4212148 B2 JP 4212148B2 JP 16049898 A JP16049898 A JP 16049898A JP 16049898 A JP16049898 A JP 16049898A JP 4212148 B2 JP4212148 B2 JP 4212148B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- scanning signal
- alignment mark
- alignment
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【発明の属する技術分野】
本発明は液晶表示装置に関する。
【0002】
【従来の技術】
液晶表示装置は、液晶を介して互いに対向配置される透明基板を外囲器とし、該液晶の広がり方向に多数の画素が形成されて表示部を構成している。
【0003】
そして、該透明基板の液晶側の面には各画素ごとに所定の電界を発生させる電子回路が組み込まれている。
【0004】
すなわち、この電子回路によって所定の電界が発生された画素は、その液晶の光透過率が変化し、たとえば一方の透明基板側から該液晶を介して他方の透明基板側へ通過させる光の量を制御させることができるようになっている。
【0005】
ここで、前記電子回路は、いわゆるフォトリソグラフィ技術による選択エッチングによって形成されるそれぞれ所定のパターンの複数の導電層および絶縁層が積層された構造によって構成されたものとなっている。
【0006】
このため、導電層および絶縁層の各層は、それらが精度よいアライメントで形成されることが要求される。
【0007】
従来では、透明基板の表示部を除く周辺の4角にそれぞれアラインメント用の位置決めマーク(以下、アライメントマークと称する場合がある。)を形成し、このアライメントマークを所定パターンの各層をフォトリソグラフィ技術による選択エッチングで順次形成する際の基準としている。
【0008】
【発明が解決しようとする課題】
しかし、近年における液晶表示装置の表示部の精細化および大型化の傾向にともない、上述したアライメントマークを基準にして所定パターンの各層を形成した場合、充分なアライメントが達成できないという不都合が指摘されるに到っている。
【0009】
このことは、上述したような表示部の精細化および大型化の傾向とともに、表示部の輝度むらの防止に関しても注目が注がれるが、充分なアライメントが達成できない場合、各画素間におけるアライメトのずれが輝度むらの大きな発生原因となってしまう。
【0010】
また、透明基板の表示部を除く周辺の4角にアライメントマークを形成することは、そのアライメントマークを回避して形成する表示部の面積を狭めてしまうことになることも指摘されるに到った。
【0011】
本発明はこのような事情に基づいてなされたもので、その目的は、充分なアライメントの達成を図った液晶表示装置を提供することにある。
【0012】
また、他の目的は、表示部の面積の拡大を図った液晶表示装置を提供することにある。
【0013】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【0014】
手段1.
すなわち、液晶を介して互いに対向配置される各透明基板のうち一方の透明基板の液晶側の面の各画素領域に、走査信号線への走査信号の供給によって駆動されるスイッチング素子と、このスイッチング素子を介して映像信号線からの映像信号が供給される画素電極とが形成されている液晶表示装置において、
各画素領域にアライメントずれを認識する手段が設けられていることを特徴とするものである。
【0015】
手段2.
アライメントずれを認識する手段としての各パターンは、アライメント用の位置決めマークとして適用されることを特徴とするものである。
【0016】
このように構成した液晶表示装置は、各画素領域ごとにアライメトずれを認識する手段が設けられていることから、各画素ごとのアライメントずれを分析しその対策を講じることによって、充分なアライメントを達成することができるようになるとともに、各画素間におけるアライメントずれを回避できるようになる。
【0017】
また、アライメントずれを認識する手段はアライメントマークとして適用することができ、このようにした場合、従来のように透明基板の表示部を除く周辺の4角にアライメントマークを形成する必要がなくなる。したがって、表示部の面積の拡大を図ることができるようになる。
【0018】
【発明の実施の形態】
以下、本発明による液晶表示装置の実施例を図面を用いて説明する。
【0019】
〔実施例1〕
TFT基板の全体構成
まず、図1は、液晶を介して互いに対向配置される一対の透明基板のうち一方の透明基板、いわゆるTFT基板TFTSUBと称される透明基板の液晶側の面の構成を示す平面図である。なお、TFT基板TFTSUBと対向配置される他の透明基板は図示していないが、図中一点鎖線の個所を外輪郭として対向配置され、その液晶側の面には画素ごとに共通な共通電極(透明電極)が形成されているとともに、対応する画素領域毎にカラーフィルタが形成されている。
【0020】
このようなTFT基板TFTSUBの面には、まず、図中x方向に延在しy方向に並設された走査信号配線G0〜Gi〜Gnが形成されている。これら各走査信号配線G0〜Gi〜Gnのそれぞれの一端(図中左側)には、TFT基板TFTSUBの辺部にてその端子部GPADが備えられている。これら各端子部GPADは、走査信号を供給するためにたとえば外付けの駆動回路に接続される端子部となるものである。
【0021】
さらに、これら各走査信号配線G0〜Gi〜Gnと層間絶縁膜を介して図中y方向に延在しx方向に並設された映像信号配線D1〜Dj〜Dmが形成されている。
【0022】
これら各映像信号配線D1〜Dj〜Dmのそれぞれの一端(図中上側)には、TFT基板TFTSUBの辺部にてその端子部DPADが備えられている。これら各端子部DPADは、映像信号を供給するためのたとえば外付けの駆動回路に接続される端子部となるものである。
【0023】
各走査信号配線G0〜Gi〜Gnと各映像信号配線D1〜Di〜Dmによって囲まれた領域のそれぞれは画素領域を構成し、これら各画素領域(1,1)、(1,2)、…、(2,1)、(2,2)、…、(m,n)の集合によって表示部(図中点線で囲まれる部分)を構成するようになっている。この表示部における各画素領域の詳細な構成は後に詳述する。
【0024】
各画素領域の構成
これら各画素領域(1,1)、(1,2)、…、(m,n)のそれぞれは図2に示すように構成されている。以下、製造工程順に各構成部材を説明する。
【0025】
同図において、まず、TFT基板TFTSUB上に走査信号配線Gi、Gi+1が図中x方向に延在されかつ互いに離間されて形成されている。この走査信号配線Gi、Gi+1の材料としては特に限定されることはないが、この実施例では、たとえばCrとMoとの合金層を用いている。
【0026】
そして、この走査信号配線Gi、Gi+1と同一の材料から構成され、かつこの走査信号配線Gi、Gi+1と同時に形成される遮光膜2が形成されている。この遮光膜2は、後に詳述するが、TFT基板TFTSUBと対向配置される他の基板に形成される遮光膜とともに、いわゆるブラックマトリックス層を形成するようになっている。
【0027】
このように、各基板のそれぞれにブラックマトリックス層を構成する遮光膜を別個に形成しているのは、一方の基板に対する他方の基板のアライメントを正確かつ容易にするためである。
【0028】
そして、このように走査信号配線Gi、Gi+1および遮光膜2が形成されたTFT基板TFTSUBの上面には該走査信号配線Gi、Gi+1および遮光膜2をも被って第1絶縁膜3(図3、図4、図7参照)がたとえば窒化シリコン膜によって形成されている。
【0029】
この第1絶縁膜3は、前記走査信号配線Gi、Gi+1の後述する映像信号配線Dj、Dj+1との交差部においては層間絶縁膜として、後述する薄膜トランジスタTFTの形成領域ではそのゲート酸化膜として、また、後述する付加容量素子Caddの形成領域ではその誘電体膜として機能するようになっている。
【0030】
この第1絶縁膜3上であって、前記走査信号配線Gi+1(図中下側の走査信号配線)の一部と重畳する部分は、いわゆる逆スタガ構造の薄膜トランジスタTFTが形成される領域となっており、この領域にはたとえばアモルファスSi(a−Si)からなる半導体層5が形成されている。
【0031】
この半導体層5の上面にドレイン電極6およびソース電極7をそれぞれ離間させて形成することにより、前記走査信号配線Gi+1の一部をゲート電極とする薄膜トランジスタTFTが形成されることになるが、これら各電極は映像信号配線Dj、Dj+1の形成時に同時に形成されるようになっている。
【0032】
すなわち、映像信号配線Djは図中y方向に延在されて形成され、たとえばCrとMoとの合金層から構成されている。
【0033】
薄膜トランジスタTFTのドレイン電極6はこの映像信号配線Djの一部が延在されて形成されることによって形成され、また、同時に、後述する画素電極12との導通を図るべくソース電極7が形成されている。
【0034】
なお、この映像信号配線Djは、前記走査信号配線Gi+1との層間絶縁の信頼性の向上を図るため、その交差部において前記薄膜トランジスタTFTの半導体層5と同時に形成される半導体層5’上に形成されるようになっている。
【0035】
また、この実施例では、前記半導体層5、5’の表面の全域にはドレイン電極6およびソース電極7とのオーミックコンタクトをとるためのたとえばN型不純物層がドープされたコンタクト層が形成され、前記各電極6、7を形成した後に該各電極6、7をマスクとして該コンタクト層をエッチングするようにして、該コンタクト層を各電極6、7の下層に残存させるようになっている。
【0036】
そして、このように加工されたTFT基板TFTSUBの上面には、その全域に及んでたとえば窒化シリコン膜からなる第2絶縁膜10(図3、図4、図7参照)が形成されている。この第2絶縁膜10は薄膜トランジスタTFTと液晶との直接の接触を回避して該薄膜トランジスタTFTの特性劣化を防止する保護膜としての機能を有するようになっている。
【0037】
さらに、この第2絶縁膜10の上面には、画素電極12がたとえばITO(Indium-Tin-Oxide)からなる透明導電材によって形成され、その一部は、第2絶縁膜10に形成したコンタクトホール14を通して前記ソース電極7の延在部に接続されている。
【0038】
このような画素電極12は、それを第2絶縁膜10の上面に形成することによって映像信号配線Dj、Dj+1との電気的接触を憂えることがないので、その面積を大きくできいわゆる開口率を向上させることができる効果を有するようになる。
【0039】
なお、画素電極12はその一部が延在されて、図中の薄膜トランジスタTFTをオンさせるための映像信号配線Gi+1と隣接する他の映像信号配線Giに重畳されて、前記第1絶縁膜3及び第2絶縁膜10を誘電体膜とする付加容量素子Caddが構成されている。この付加容量素子Caddは、薄膜トランジスタTFTがオフした際に、画素電極ITOに映像信号が長く蓄積させるため等の目的で設けられたものである。
【0040】
ソース電極の延在部の詳細構成
図3(a)は、図2に示す薄膜トランジスタおよびその近傍の拡大平面図を示し、同図(b)は同図(a)のb−b線における断面図を示している。
【0041】
同図(a)、(b)において、透明基板TFTSUB上にたとえば矩形状からなる第1導電層21が形成されている。この第1導電層21は走査信号配線Gi、Gi+1と同材料からなり、該走査信号配線Gi、Gi+1の形成と同時に形成されるようになっている。
【0042】
そして、この第1導電層21の上面には、この第1導電層21をも被って第1絶縁膜3が形成されている。この第1絶縁膜3は、上述した第1絶縁膜3と同一のものである。
【0043】
さらに、この第1絶縁膜3の上面には矩形状からなる半導体層22が形成されている。この半導体層22はその中心が前記第1導電層21の中心とほぼ一致づけられて形成され、該第1導電層21よりもたとえば小さく形成されている。
【0044】
この半導体層22は、薄膜トランジスタTFTの半導体層5(および5’も含む)の形成と同時に形成されるようになっている。
【0045】
そして、この半導体層22上にはこの半導体層22をも被って第2導電膜23が形成されている。この第2導電膜23は、薄膜トランジスタTFTのソース電極7の延在部として機能し、後述する画素電極12と接続される部分となっている。
【0046】
そして、この第2導電膜23はその輪郭が矩形状をなし、その中心は前記半導体層22の中心とほぼ一致づけられて形成されている。
【0047】
さらに、この第2導電層23の上面には、この第2導電膜23をも被って第2絶縁膜10が形成されている。この第2絶縁膜23は、上述した第2絶縁膜10と同一のものである。
【0048】
そして、この第2絶縁膜10は、矩形状からなるコンタクトホール(スルホール)10’が形成され、このコンタクトホール10’はその中心が前記半導体層22の中心とほぼ一致づけられて形成され、該コンタクトホール10’よりもたとえば小さく形成されている。
【0049】
そして、この第2絶縁膜10の上面には画素電極12が形成され、この画素電極12は前記第2絶縁層10に形成されたコンタクトホール10’を介して第2導電層23、すなわち薄膜トランジスタTFTのソース電極7の延在部と接続されるようになっている。
【0050】
このように構成された薄膜トランジスタTFTのソース電極7の延在部23には、同図に示すように、走査信号配線Gi、Gi+1と同時に形成される第1導電層21の輪郭(パターン)、薄膜トランジスタTFTの半導体層5と同時に形成される半導体層22の輪郭(パターン)、映像信号配線Dj、Dj+1と同時に形成される第2導電層23の輪郭(パターン)が目視でき、しかも、それらはそれぞれの中心をほぼ同じにして相似形をなすように配置されている。
【0051】
このため、これらのパターンの認識によって、それらのアライメントのずれがどれだけ生じているかを画素ごとに認識することにができるようになる。
【0052】
このことは、後にそれらのアライメントのずれを分析および解析することによって、その対策を講ずることができ、各画素の走査信号配線Gi、Gi+1、半導体層5、および映像信号配線Dj、Dj+1におけるアライメントのずれを防止できるようになる。
【0053】
付加容量素子の詳細構成
図4(a)は、図2に示した付加容量素子Caddの部分を拡大して示した図で、そのb−b線における断面図を図4(b)に示している。
【0054】
同図(a)、(b)において、透明基板TFTSUB上に形成された走査信号配線Giにたとえば矩形状のスルホール31が形成されている。
【0055】
そして、この走査信号配線Giの上面には、該スルホール31をも被って第1絶縁膜3が形成されている。この第1絶縁膜3は、上述した第1絶縁膜3と同一のものである。
【0056】
さらに、この第1絶縁膜3の上面には第2絶縁膜10が形成されている。この第2絶縁膜10は、上述した第2絶縁膜10と同一のものである。
【0057】
そして、この第2絶縁膜10の上面には画素電極12の延在部32が前記走査信号配線Giに重畳されるようにして形成され、この延在部32にはスルホール33が形成されている。このスルホール33は矩形状からなり、その中心は前記走査信号配線Giのスルホール31の中心とほぼ一致づけられ、かつ、該走査信号配線Giのスルホール31よりもたとえば大きく形成されている。
【0058】
このように形成された容量素子Caddの部分には、同図に示されるように、走査信号配線Giのスルホール31の輪郭(パターン)および画素電極12の延在部32のスルホール33の輪郭(パターン)が目視でき、それらはそれぞれの中心をほぼ同じにして相似形をなすように配置されている。
【0059】
このため、これらのパターンの認識によって、それらのアライメントのずれがどれだけ生じているかを認識することができるようになる。
【0060】
このことは、後にそれらのアライメントのずれを分析および解析することによって、その対策を講ずることができ、走査信号配線Giおよび画素電極12におけるアライメントのずれを防止できるようになる。
【0061】
そして、図3および図4に示した各アライメントのずれを認識する手段によって、正確なアライメントを要する各層、すなわち、走査信号配線G0、…、Gi、、…、Gn、半導体層5、5’、映像信号配線D1、…、Dj、…、Dm、第2絶縁膜10、および画素電極12のそれぞれのアライメントのずれを容易に認識することができるようになる。
【0062】
ここで、上述した方法で各画素におけるアライメントのずれを防止できることによる顕著な効果を以下説明する。
【0063】
▲1▼図5は、図2のVI−VI線における断面図である。走査信号配線Djと同時に形成される遮光膜2と、この遮光膜2上に一部重畳して形成される画素電極12とのアライメントが充分でない場合、遮光膜2と画素電極12の重畳領域における面積は各画素ごとに異なってしまうことになる。
【0064】
この場合、映像信号配線Djと画素電極12との間に前記遮光膜2を介して(C1+C2)の容量が形成され、このうち特にC2の容量が各画素によって異なってしまうため、映像信号配線Djと各画素電極12との間の容量が異なることになる。
【0065】
このようになった場合、図6に示すように、薄膜トランジスタTFTがオフした場合、画素電極12に印加されている映像信号の電位差は若干低く(ΔV)なってそのまま蓄積されるようになるが、その蓄積される電位差が各画素ごとにばらつきが生じて輝度むらの原因となる。
【0066】
このことから、上述した実施例のように構成することによって、遮光膜2に対して重畳される画素電極12の面積は、各画素ごとに等しくでき、表示の輝度むらの発生を防止することができるようになる。
【0067】
▲2▼また、同様に、図3において、薄膜トランジスタTFTのソース電極7のゲート信号配線Gi+1に対して重畳する面積は、該薄膜トランジスタTFTのCgsに影響され、これが各画素ごとにばらつきが生じることによって輝度むらの原因となる。
【0068】
このため、走査信号配線G0、…、Gi、…、Gnと、映像信号配線D1、…、Dj、…、Dmとのアライメントを正確に行い得ることによって、各画素毎に薄膜トランジスタTFTのソース電極7のゲート信号配線Gi+1に対して重畳する面積を均一化することができるようになる。
【0069】
〔実施例2〕
図7(a)は、走査信号配線Gi+1と映像信号配線Djとの交差部の拡大した平面図を示すものである。同図(a)のb−b線における断面図を同図(b)に示している。
【0070】
まず、透明基板TFTSUB面にx方向に延在して形成される走査信号配線Gi+1がある。そして、この走査信号配線Gi+1の後述する映像信号配線Djと交差する個所に矩形状のスルホール41が形成されている。
【0071】
このスルホール41は、図2に示した走査信号配線Gi+1にも形成され、該走査信号配線Gi+1と交差して形成される映像信号配線Djとの間で層間絶縁膜を通してショートが生じた場合の修復手段として形成されている。
【0072】
すなわち、前記スルホール41によって経路が2つに分岐された走査信号配線の一方において映像信号配線とショートが生じた場合に、該一方の走査信号配線のショート個所を間にした2個所の部分をたとえばレーザ光線で切断し、他方の走査信号配線のみを信号配線と機能させるようになっている。
【0073】
しかし、この走査信号配線Gi+1に形成されたスルホール41は、本実施例の場合、アライメントのずれを認識する手段の一つを兼ねたものとなっている。
【0074】
そして、このように形成された走査信号配線Gi+1をも被って第1絶縁膜3が形成され、この第1絶縁膜3の上面には半導体層5’が形成されている。この半導体層5’は薄膜トランジスタTFTの半導体層5が延在されて形成されたもので、後述の映像信号配線Djの交差部にまで及んで形成されている。
【0075】
このような半導体層5’を形成することにより、後述の映像信号配線Djの走査信号配線に対する層間絶縁の機能を向上させるようになっている。
【0076】
そして、この半導体層5’にはスルホール43が形成されている。このスルホール43はその中心が走査信号配線Gi+1に形成された前記スルホール41の中心とほぼ一致づけられており、かつ該スルホール41よりも小さな相似形をなしている。
【0077】
さらに、映像信号配線Djがy方向に延在して形成され、この映像信号線Djにもスルホール45が形成されている。このスルホール45はその中心が半導体層5’に形成された前記スルホール43の中心とほぼ一致づけられ、かつ該スルホール43よりも小さな相似形をなしている。
【0078】
そして、このように構成された透明基板TFTSUBの表面には第2絶縁膜10が形成され、この第2絶縁膜10の上面には画素電極12が形成されている。
【0079】
このように形成された走査信号配線Gi+1と映像信号配線Djとの交差部には、同図に示されるように、走査信号配線Gi+1のスルホール43の輪郭(パターン)、半導体層5’のスルホール45の輪郭(パターン)、および映像信号配線Djのスルホール45の輪郭(パターン)が目視でき、それらはそれぞれの中心をほぼ同じにして相似形をなすように配置されている。
【0080】
このため、これらのパターンの認識によって、それらのアライメントのずれがどれだけ生じているかを認識することができるようになる。
【0081】
このことは、後にそれらのアライメントのずれを分析および解析することによって、その対策を講ずることができ、走査信号線G0、…、Gi、…、Gn、半導体層5、5’、および映像信号線D1、…、Dj、…、Dmにおけるアライメントのずれを防止できるようになる。
【0082】
このような構成は、図3に示した構成とともに、各画素内に組み込むようにしてもよいし、また、図3に示した構成の代わりに、各画素内に組み込むようにしてもよい。
【0083】
〔他の実施例〕
上述した実施例では、アライメントのずれを認識する手段は、各層に形成された輪郭あるいはスルホールのパターンとし、このパターンは矩形状にしたものである。
【0084】
しかし、この形状に限定されないことはいうまでもない。上下左右方向のアライメントずれを認識するためには、たとえば十字形状、星型形状等であってもできることから、これらの形状であってもよい。
【0085】
また、アライメントのずれは、必ずしも上下左右方向全てにわたって行う必要がないことはいうまでもない。たとえば上下方向のみ、あるいは左右方向のみにおいてアライメントを正確に行う場合があるからである。この場合、輪郭あるいはスルホールのパターンとしては、たとえば棒状のようなものであってもよいことから、このようにしてもよいことはいうまでもない。
【0086】
また、上述した液晶表示装置は、透明基板上に、走査信号配線、第1絶縁膜、半導体層、映像信号配線、第2絶縁膜、および画素電極が順次積層される構造のものについて説明したものである。
【0087】
しかし、このような積層構造を有するものに限られないことはいうまでもない。たとえば走査信号配線と画素電極とが同層に位置づけられた液晶表示装置にも適用できるからである。
【0088】
要は、各画素領域にアライメントのずれの対象となる各層の重畳する領域に、それら各層に形成された輪郭あるいはスルホールを形成し、これら輪郭あるいはスルホールの相対的ずれを認識できれば、それらの各層のアライメトのずれを容易に認識でき、正確なアライメントを行うための対策が講じられるからである。
【0089】
この観点からすると、いわゆる横電界方式の液晶表示装置、すなわち、液晶を介して互いに対向配置される透明基板の一方の透明基板の液晶側の各画素領域に、互いに離間されて配置された表示電極と基準電極とが形成され、これら各電極の間に発生する電界(基板に対してほぼ平行になることから横電界方式と称される所以となっている)によって、該各電極の間を透過する光に対する液晶の光透過率を制御する液晶表示装置にも適用できることはもちろんである。
【0090】
さらに、上述した実施例では、アライメントのずれを認識できる手段について説明したものである。しかし、上述した各パターンをアライメント用マークとして用い、各層のアライメントを正確に行うようにしてもよいことはもちろんである。
【0091】
【発明の効果】
以上説明したことから明らかなように、本発明による液晶表示装置によれば、充分なアライメントの達成を図ることができるようになる。
【0092】
また、表示部の面積の拡大を図ることができるようになる。
【図面の簡単な説明】
【図1】本発明による液晶表示装置の一実施例を示す全体構成図である。
【図2】本発明による液晶表示装置の画素構成の一実施例を示す構成図である。
【図3】本発明による液晶表示装置の画素構成の一部の拡大した構成図である。
【図4】本発明による液晶表示装置の画素構成の他の部分の拡大した構成図である。
【図5】本発明の効果を説明するための説明図である。
【図6】本発明の効果を説明するための説明図である。
【図7】本発明による液晶表示装置の他の実施例を示す要部構成図である。
【符号の説明】
G0、…、Gi、…、Gn……走査信号配線、D1、…、Dj、…、Dm……映像信号配線、2……遮光膜、TFT……薄膜トランジスタ、5、5’……半導体層、6……ドレイン電極、7……ソース電極、12……画素電極、Cadd……付加容量素子。
Claims (2)
- 液晶を介して互いに対向配置される各透明基板のうち一方の透明基板の液晶側の面の複数の各画素領域に、走査信号線への走査信号の供給によって駆動されるスイッチング素子と、このスイッチング素子を介して映像信号線からの映像信号が供給される画素電極とが形成されている液晶表示装置において、
前記一方の透明基板上の前記各画素領域に、前記走査信号線と同層かつ同材料からなる第1のアライメントマークと、前記スイッチング素子の半導体層と同層かつ同材料からなる第2のアライメントマークと、前記スイッチング素子のソース電極あるいはドレイン電極と同層かつ同材料からなる第3のアライメントマークとが形成され、
前記第3のアライメントマークの上層にスルホールを有する絶縁膜が形成され、
前記第1のアライメントマークと前記第2のアライメントマークと前記第3のアライメントマークとは、島状に形成されたパターンあるいは輪郭を有するパターンであり、
前記第1のアライメントマークと前記第2のアライメントマークと前記第3のアライメントマークと前記スルホールとが、平面的に見て互いに重畳していることを特徴とする液晶表示装置。 - 前記第1のアライメントマークの輪郭、前記第2のアライメントマークの輪郭、前記第3のアライメントマークの輪郭、前記スルホールは、それらの中心が一致していることを特徴する請求項1に記載の液晶表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16049898A JP4212148B2 (ja) | 1998-06-09 | 1998-06-09 | 液晶表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16049898A JP4212148B2 (ja) | 1998-06-09 | 1998-06-09 | 液晶表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11352514A JPH11352514A (ja) | 1999-12-24 |
JP4212148B2 true JP4212148B2 (ja) | 2009-01-21 |
Family
ID=15716245
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16049898A Expired - Fee Related JP4212148B2 (ja) | 1998-06-09 | 1998-06-09 | 液晶表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4212148B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5408829B2 (ja) * | 1999-12-28 | 2014-02-05 | ゲットナー・ファンデーション・エルエルシー | アクティブマトリックス基板の製造方法 |
JP2002162644A (ja) | 2000-11-27 | 2002-06-07 | Hitachi Ltd | 液晶表示装置 |
JP4718712B2 (ja) * | 2001-04-17 | 2011-07-06 | Nec液晶テクノロジー株式会社 | アクティブマトリクス型液晶表示装置 |
US10115746B2 (en) | 2014-01-08 | 2018-10-30 | Sakai Display Products Corporation | Manufacturing method for active matrix substrate, active matrix substrate and display apparatus |
-
1998
- 1998-06-09 JP JP16049898A patent/JP4212148B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH11352514A (ja) | 1999-12-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8294839B2 (en) | Thin film transistor array panel for liquid crystal display and method of manufacturing the same | |
KR100278547B1 (ko) | 액정표시패널, 액정표시장치 및 그 제조방법 | |
US7339564B2 (en) | Liquid crystal display device | |
KR100250853B1 (ko) | 표시장치용 어레이 기판 및 그 제조방법 | |
KR101152528B1 (ko) | 누설전류를 줄일 수 있는 액정표시소자 및 그 제조방법 | |
US6798442B1 (en) | Thin film transistor array panel for liquid crystal display and method of manufacturing the same | |
KR100405236B1 (ko) | 매트릭스 어레이기판 | |
JP4235611B2 (ja) | 液晶表示装置用薄膜トランジスタアレイ基板 | |
JPH10339880A (ja) | 液晶表示装置 | |
KR100549158B1 (ko) | 화상 표시 장치 | |
KR100302281B1 (ko) | 액정표시소자의 어레이기판과 어레이기판을 갖춘 액정표시소자및어레이기판의 제조방법 | |
JP4212148B2 (ja) | 液晶表示装置 | |
KR100686235B1 (ko) | 액정 표시 장치용 기판 | |
JP2001021916A (ja) | マトリクスアレイ基板 | |
KR100303440B1 (ko) | 평면구동방식의액정표시장치 | |
KR100386458B1 (ko) | 액정 표시 장치용 어레이 기판 및 그의 제조 방법 | |
JPH11295760A (ja) | 表示装置用アレイ基板及びその製造方法 | |
JP3367821B2 (ja) | アクティブマトリクス基板 | |
KR100720084B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 | |
JP3998681B2 (ja) | 表示装置用アレイ基板及びその製造方法 | |
JP5500537B2 (ja) | 液晶表示装置及びその製造方法 | |
KR100656904B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 | |
KR20070061976A (ko) | 액정표시장치 및 그 제조방법 | |
KR20040055250A (ko) | 점불량을 방지하는 액정표시장치 및 이의 제조방법 | |
KR20040005256A (ko) | 박막 트랜지스터 기판 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050603 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070925 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071002 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071203 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080408 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080521 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080619 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080805 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081003 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081028 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081028 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 3 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313121 Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121107 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121107 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131107 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |