JP5025145B2 - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP5025145B2
JP5025145B2 JP2006054820A JP2006054820A JP5025145B2 JP 5025145 B2 JP5025145 B2 JP 5025145B2 JP 2006054820 A JP2006054820 A JP 2006054820A JP 2006054820 A JP2006054820 A JP 2006054820A JP 5025145 B2 JP5025145 B2 JP 5025145B2
Authority
JP
Japan
Prior art keywords
layer
peeling
peeled
substrate
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006054820A
Other languages
English (en)
Other versions
JP2006279031A (ja
JP2006279031A5 (ja
Inventor
栄二 杉山
芳隆 道前
由美子 福本
秀明 桑原
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2006054820A priority Critical patent/JP5025145B2/ja
Publication of JP2006279031A publication Critical patent/JP2006279031A/ja
Publication of JP2006279031A5 publication Critical patent/JP2006279031A5/ja
Application granted granted Critical
Publication of JP5025145B2 publication Critical patent/JP5025145B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Thin Film Transistor (AREA)

Description

本発明は薄膜トランジスタ(以下、TFTという)で構成された回路を有する半導体装置およびその作製方法に関する。例えば、液晶表示パネルを有する液晶表示装置に代表される電気光学装置や、有機発光素子を有する発光表示装置や、アンテナを有する集積回路を部品として搭載した電子機器に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
近年、絶縁表面を有する基板上に形成された半導体薄膜(厚さ数〜数百nm程度)を用いて薄膜トランジスタ(TFT)を構成する技術が注目されている。薄膜トランジスタはICや電気光学装置のような電子デバイスに広く応用され、特に画像表示装置のスイッチング素子として開発が急がれている。
このような画像表示装置を利用したアプリケーションは様々なものが期待されているが、特に携帯機器への利用が注目されている。現在、ガラス基板や石英基板が多く使用されているが、割れやすく、重いという欠点がある。また、大量生産を行う上で、ガラス基板や石英基板は大型化が困難であり、不向きである。そのため、可撓性を有する基板、代表的にはフレキシブルなプラスチックフィルムの上にTFT素子を形成することが試みられている。
しかしながら、プラスチックフィルムの耐熱性が低いためプロセスの最高温度を低くせざるを得ず、結果的にガラス基板上に形成する時ほど良好な電気特性のTFTを形成できないのが現状である。そのため、プラスチックフィルムを用いた高性能な液晶表示装置や発光素子は実現されていない。
そこで、ガラス基板上に形成した素子を基板から剥離し、他の基材、例えばプラスチックフィルムなどに転写する技術が提案されている。
本出願人は、特許文献1や特許文献2に記載の剥離および転写技術を提案している。特許文献1には剥離層となる酸化珪素膜をウェットエッチングで除去して剥離する技術が記載されている。また、特許文献2には剥離層となるシリコン膜をドライエッチングで除去して剥離する技術が記載されている。
また、本出願人は特許文献3に記載の剥離および転写技術を提案している。特許文献3には、基板に金属層を形成し、その上に酸化物層を積層形成する際、該金属層の酸化金属層を金属層と酸化物層との界面に形成し、この酸化金属層を利用して後の工程で剥離を行う技術が記載されている。
また、本出願人は、剥離の際にノズルから吹付けられるガスの風圧、超音波等を用いる技術を特許文献4に記載している。
特開平8−288522号公報 特開平8−250745号公報 特開2003−174153号公報 特開2003−163338号公報
本発明は、TFTを含む集積回路をフレキシブルな基板に従来に比べ短時間内で転写でき、且つ、低コストで歩留まりよく半導体装置を製造できる構造及び方法を提供する。
本発明は、力(物理的な力)で基板から被剥離層の剥離を行う際、剥離を助長するために、剥離層(分離層とも呼ぶ)またはその界面に対してエッチングガスまたはエッチング液を供給することを特徴とする。
具体的には、ガラス基板上にスパッタ法で剥離層となるタングステン膜(または窒化タングステン膜などの合金膜)を形成し、スパッタ法で酸化シリコン膜を積層形成する。そして、酸化シリコン膜上にTFTなどの素子形成を行う。そして、保護層を形成する。そして、エッチングガスまたはエッチング液を導入するための剥離層に達する開口部を複数形成する。そして、エッチングガスまたはエッチング液を開口部から導入し、且つ、力(物理的な力)を加えながら基板から被剥離層を剥離する。さらに、被剥離層を剥離する途中で、剥離を助長するために剥離層に対してエッチングガスまたはエッチング液を供給し続ける。
本発明に用いるエッチングガスまたはエッチング液は、剥離層の材料にもよるが、代表的にはハロゲン(ハロゲン化物)を含む気体または液体を用いる。例えば、剥離層としてタングステンを用いる場合には、エッチングガスとして、ClF、CF、SF、NF、F等を用いる。例えば、剥離層としてシリコンを用いる場合には、エッチング液として、フッ化水素酸(HF)を含む溶液などを用いる。また、剥離層として酸化シリコンを用いる場合には、エッチング液としてフッ化水素アンモニウム(NHF)を含む溶液などを用いることができる。
また、補助基板を保護層に接着させた後、力(物理的な力)により剥離を行ってもよい。補助基板としては、剛体であれば特に限定されないが、可撓性を有する基板を用いることが望ましい。
なお、力(物理的な力)を加えると、剥離層と被剥離層との界面で剥離が生じる。また、剥離層に対してエッチングガスまたはエッチング液が供給されて化学的に反応させるため、剥離がより生じやすくなる。こうして剥離された被剥離層(TFTなどの素子含む)をプラスチック基板に転写する。
また、本明細書で力(物理的な力)を加えるとは、化学ではなく、物理学により認識される手段、具体的には力学の法則に当てはめることが可能な過程を有する力学的手段または気体的手段により力を加えることを指している。物理的な力で剥離するとは、例えば、部材、装置、人間の手、ノズルから吹きつけられるガスの風圧、超音波などを用いて外部から衝撃(ストレス)を与えることによって剥離することを言う。
本明細書で開示する発明の構成は、絶縁表面を有する基板上に剥離層を形成する第1の工程と、前記剥離層上に複数の薄膜集積回路を含む被剥離層を形成する第2の工程と、エッチングガスの雰囲気下において、前記剥離層上に設けられた被剥離層を基板から剥離する第3工程と、を有することを特徴とする半導体装置の作製方法である。
また、エッチングガスを吹きつけながら基板から被剥離層の剥離を行うこともでき、他の発明の構成は、
絶縁表面を有する基板上に剥離層を形成する第1の工程と、
前記剥離層上に複数の薄膜集積回路を含む被剥離層を形成する第2の工程と、
エッチングガスの雰囲気下において、力を加えて前記剥離層上に設けられた被剥離層を基板から剥離しつつ、同時に、前記剥離層に対してエッチングガスを吹きつけて前記剥離層を除去する第3工程と、を有することを特徴とする半導体装置の作製方法である。
また、液体中で基板から被剥離層の剥離を行うこともでき、他の発明の構成は、
絶縁表面を有する基板上に剥離層を形成する第1の工程と、
前記剥離層上に複数の薄膜集積回路を含む被剥離層を形成する第2の工程と、
エッチング液中において、力を加えて前記剥離層上に設けられた被剥離層を基板から剥離しつつ、同時に、前記剥離層に対してエッチング液を供給して前記剥離層を除去する第3工程と、を有することを特徴とする半導体装置の作製方法である。
上記各構成において、前記剥離層は、Si、W、Ti、Ta、Mo、Cr、Nd、Fe、Ni、Co、Zr、Zn、Ru、Rh、Pd、Os、Irから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料からなる単層であることを特徴としている。また、本発明において、前記剥離層は、単層に限定されず、これらの積層であってもよい。また、上記各構成に加えて前記被剥離層を形成した後に被剥離層の一部に開口部を形成することで後の前記剥離層を除去することを助長することができる。なお、開口部はエッチング処理(レジストマスクを用いたウエットエッチング、またはレジストマスクを用いたドライエッチングなど)またはレーザー光を照射するレーザアブレーション処理で形成する。また、上記各構成において、剥離の際に加える力は、図2に一例を示す装置、具体的には電気によって操作される装置によって加えることが好ましい。電気によって操作される装置によって剥離が可能であれば、大量生産する上で有利である。
剥離層としてSiを用いた場合、エッチングガスとして、ClF、CF、SF、NF、F等を用いることができる。また、剥離層としてSiを用いた場合、エッチング液として、フッ化水素酸(HF)を含む溶液の他に、TMAHと呼ばれる水酸化テトラメチルアンモニウム溶液、KOH溶液、N溶液、NaOH溶液、CsOH溶液なども用いることができる。
また、剥離層としてW、Mo、Crを用いた場合、エッチング液として、HNOと(NHCe(NOとを含む水溶液なども用いることができる。
また、上記各構成において、前記薄膜集積回路は、TFTを含むことを特徴としており、そのTFTを用いてCPUを形成することもできる。また、前記薄膜集積回路は、アンテナを含ませることによって送受信機能を有する半導体装置を形成することができる。
また、本発明の作製方法により、ガラス基板から剥離し、さらにTFTを含む薄膜集積回路をフレキシブル基板に転置することができる。TFTを含む薄膜集積回路をフレキシブル基板に転置することによって、1枚の基板に多数の薄膜集積回路を作り込む大量生産を可能としている。また、フレキシブル基板に転置することによって薄膜集積回路を搭載した半導体装置全体の軽量化も実現できる。
本発明は、物理的な力と化学的な作用との両方を利用して剥離を行うことによって、スムーズ、且つ、短時間での剥離を行うことができる。
本発明の実施形態について、以下に説明する。
(実施の形態1)
本実施の形態では、ガラス基板上に形成したTFTを含む被剥離層をガラス基板から剥離し、プラスチック基板に転写する作製方法を説明する。ここでは、剥離の際に、ハロゲンガスの存在する雰囲気下で、剥離層にハロゲンガスを吹きつけながら除去しつつ被剥離層の剥離を行う例を示す。
始めに、ガラス基板10上に剥離層11を形成する。剥離層11としては、W、Ti、Ta、Mo、Cr、Nd、Fe、Ni、Co、Zr、Zn、Ru、Rh、Pd、Os、Irから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料からなる単層、またはこれらの積層、或いは、これらの窒化物、例えば、窒化チタン、窒化タングステン、窒化タンタル、窒化モリブデンからなる単層、またはこれらの積層を用いればよい。剥離層11の膜厚は10nm〜200nm、好ましくは50nm〜75nmとする。
本実施の形態では、剥離層としてタングステン(W)膜を用いる。
次に、剥離層11上に絶縁膜を形成する。このとき、剥離層11と絶縁膜との間にアモルファス状態の金属酸化膜が2nm〜5nm程度形成される。後の工程で剥離する際、金属酸化膜中、または金属酸化膜と絶縁膜との界面、または金属酸化膜と金属膜との界面で分離が生じる。絶縁膜としては、スパッタリング法により、酸化シリコン、酸化窒化シリコン、金属酸化材料からなる膜を形成すればよい。絶縁膜の膜厚は、剥離層11の約2倍以上、好ましくは、150nm〜200nmであることが望ましい。
次に、絶縁膜上に、少なくとも水素を含む材料の膜を形成する。少なくとも水素を含む材料の膜としては、半導体膜または窒化物膜等を適応することができる。本実施の形態では、半導体膜を形成する。この後、水素を含む材料の膜中に含まれる水素を拡散するための熱処理を行う。この熱処理は410℃以上であればよく、ポリシリコン膜の形成プロセスとは別途行ってもよいし、兼用させて工程を省略してもよい。例えば、水素を含む材料膜として水素を含むアモルファスシリコン膜を用い、加熱してポリシリコン膜を形成する場合、結晶化させるため500℃以上の熱処理を行えば、ポリシリコン膜を形成すると同時に水素の拡散を行うことができる。
次に、公知の手法により、ポリシリコン膜を所望の形状にエッチングし、複数のTFTを含む層形成する。例えば、中央処理ユニット(CPU、Central Processing Unit)やマイクロプロセッサ(MPU、MicroProcessor Unit)等をTFTで構成することができる。加えて、アンテナなどを形成してもよい。アンテナは、電磁界或いは電波の送受信を行う機能を有する。剥離層11上に設けられた、少なくともTFTを含む積層を被剥離層12と呼ぶ。
TFTにおいては、ソース領域、ドレイン領域、チャネル形成領域を有するポリシリコン膜、ポリシリコン膜を覆うゲート絶縁膜、ポリシリコン膜のチャネル形成領域上に形成されたゲート電極、層間絶縁膜を介してソース領域及びドレイン領域に接続されたソース電極及びドレイン電極を有する。
次いで、保護層13を形成する。保護層13は、後の工程に用いるハロゲンガス(ClF)に反応しない材料、例えば有機樹脂を用いる。保護層13は特に設けなくともよい。また、保護層に補助基板を接着して剥離する場合には、補助基板と密着性のよい材料で保護層を形成することが好ましい。
次いで、マスクを用いてドライエッチングまたはウェットエッチングを行う。このエッチング工程でTFTや配線などが設けられた領域以外に、剥離層11に達する開口部14を選択的に形成して、剥離層11を露出させる。また開口部14はマスクを用いずレーザ光を用いて形成してもよい。レーザ光を用いる場合は、レーザアブレーションさせて被剥離層又は剥離層を除去する。レーザー光としては、エキシマレーザー、COレーザー、アルゴンレーザー等の気体レーザーや、ガラスレーザ、ルビーレーザ、アレキサンドライトレーザ、Ti:サファイアレーザなどの固体レーザーや、YAG、YVO、YLF、YAlOなどの結晶にNd、Tm、Hoをドープした結晶を使った固体レーザーや、半導体レーザーを用いればよい。また、レーザー発振の形態は、連続発振、パルス発振のいずれでもよく、レーザービームの形状も線状、矩形状、円状、楕円状のいずれでもよい。また、使用する波長は、基本波、第2高調波、第3高調波のいずれでもよく、実施者が適宜選択すればよい。また、走査方法は、縦方向、横方向、斜め方向のいずれでもよく、さらに往復させてもよい。なお、開口部14の配置はTFTや配線が設けられた領域以外であれば特に限定されず、適宜設ければよい。また、開口部14は穴であってもよいし、幅を有する溝であってもよい。
ここまでの段階の断面模式図を図1(A)に示す。
次いで、基板10から被剥離層12の剥離を行う。剥離は、ハロゲンガスの雰囲気下で行う。本実施の形態では、ClFガスと不活性ガス(He、N)との混合ガス雰囲気下とする。人間の手によって剥離する場合には、グローブボックス内で剥離を行う。また、密閉されたチャンバー内に備えられた剥離装置の力を用いて剥離を行ってもよい。この剥離装置は、電気で動くことができる。
また、剥離する前に、保護層に補助基板を接着して、被剥離層を支持しながら剥離してもよい。
なお、図1(B)に示すように、物理的手段16により、被剥離層12を基板10から剥離しながら、同時にハロゲンガスを剥離層に吹きつける。ここではノズル15からClFガスを流量50sccmで吹きつける。ハロゲンガスを剥離層に吹きつけることによって、剥離層のエッチングを進行させ、短時間での剥離を可能とする。加えて、ハロゲンガスを吹きつけることによって生じる気流によって、剥離を助長することができる。
また、ハロゲンの雰囲気下で少しの時間さらして剥離層のエッチングを僅かに行った後、剥離を開始してもよい。
また、図2(A)に剥離装置の一例を示す。図2(A)の剥離装置は、密閉されたチャンバー内に設置されており、全ての剥離装置部材はハロゲンガスと反応しない材料で構成されているものとする。
図2(A)は、基板から被剥離層を剥離する剥離処理の途中を示す斜視図である。
被剥離層と剥離層とが設けられた基板101は、搬送ロボットなどによって剥離装置が設けられたチャンバー内に搬送され、定盤102に設けられた固定ピン105で固定される。また、定盤102に基板101を固定するための真空チャックを設けてもよい。
また、剥離装置は、CCDカメラなどの撮像部112によって基板の位置アライメントを行なったり、チャック部109で被剥離層150の端部を表裏両側からつまむ。なお、被剥離層に補助基板を貼り付けた場合は、補助基板の端部を表裏両側からつまむ。
また、基板101を固定した定盤102は、移動機構104および移動台103によって図2(A)中に示した矢印の方向に移動する。
また、チャック部109を備えたチャック昇降機構部110は、ガイド部111に設けられた溝に沿って上下移動する。チャック部で被剥離層150の端部を表裏両側からつまんだ後、被剥離層150の端部をチャック昇降機構部110で上に引っ張るしくみとなっている。
また、ノズル108には複数の開口が設けられており、その開口から反応ガスが吹き出されるようになっている。反応ガスはチャンバーの外部に配置されたボンベからガス導入管107を通じ、開口から吹き出すようになっている。また、ノズル108は、基板101を押さえることで剥離の補助をすることができ、チャック部で引っ張られた被剥離層につられて基板が動かないように固定することもできる。
また、ノズル108の高さは、高さ制御機構106によって調節ができる。
また、チャンバー内の雰囲気は、ハロゲンガスであり、剥離層140をエッチングするガスである。チャンバー内の雰囲気を短時間、且つ、効率よくハロゲンガスとするため、ガス導入管や排気手段を設けてもよい。
なお、CCDカメラなどの撮像部112からのデータに基づき、チャック昇降機構部110や移動機構104をコンピュータからなる制御部113で制御している。
また、図2(B)は剥離の途中での剥離箇所近傍の断面図を示している。エッチングガスを剥離箇所に吹きつけることによって剥離層140をもろくして、基板101から被剥離層150を引きはがしやすくなっている。なお、基板から引きはがすことができれば、引きはがした被剥離層150に剥離層140の一部が残存していてもよい。
また、剥離箇所の被剥離層を断面が楔形状のノズルで押しながら剥離させてもよい。
また、図2(A)に示す剥離装置においては、固定ピン105があるため、ノズル108は、固定ピンの手前までで停止するようになっている。従って、完全に基板101から被剥離層を剥離する場合には、チャンバー内の雰囲気、またはノズル108から吹きつけられる反応ガスによってエッチングする。また、搬送しやすくするため、被剥離層の一部を剥離しない状態で基板をチャンバーの外部に搬送し、後で一部を剥離して完全に基板101から被剥離層を剥離してもよい。
本実施の形態においては、剥離層であるWの金属膜上に金属酸化膜(WOx)を形成することによって、剥離層と酸化物からなる絶縁膜(酸化シリコン、酸化窒化シリコン、金属酸化材料からなる膜)の間で密着性が低下して剥がれやすくなり、完全に剥離層を除去しなくても容易に基板と薄膜集積回路を剥離することが可能となる。
ハロゲンガスの存在する雰囲気下で剥離層にハロゲンガスを吹きつけながら除去しつつ被剥離層の剥離を行う方法により、剥離がスムーズに行うことができるようになったため、図2に示す剥離装置を用いて剥離の処理を自動化することができる。
そして、基板101から剥離した被剥離層をプラスチックフィルムなどのフレキシブル基板上に転置すれば、フレキシブル基板を用いた高性能な半導体集積回路(CPU、メモリ、アンテナを有する送受信回路など)が実現できる。
また、補助基板としてフレキシブル基板を用いれば、ガラス基板からの剥離が完了すると同時にフレキシブル基板への転置が完了する。
また、本発明により、短時間でガラス基板上に設けられたTFTをフレキシブル基板上に転置することができ、その転置されたフレキシブル基板を用いれば、フレキシブル基板を用いた液晶表示装置や発光素子も実現できる。
(実施の形態2)
実施の形態1では、ハロゲンガス雰囲気で剥離を行う例を示したが、ここではエッチング液中で剥離を行う例を示す。
実施の形態1と同様に、ガラス基板20上に剥離層21を形成し、絶縁膜及び該絶縁膜上に設けられた複数のTFTを含む被剥離層22を形成する。本実施の形態では、剥離層21としてシリコン膜を用いる。そして、実施の形態1と同様に保護層23を形成する。保護層23は、後の工程に用いるエッチング液に反応しない材料、例えば有機樹脂を用いる。
次いで、マスクを用いてドライエッチングまたはウェットエッチングを行う。このエッチング工程でTFTや配線などが設けられた領域以外に、剥離層21に達する開口部24を選択的に形成して、剥離層21を露出させる。なお、開口部24の配置はTFTや配線が設けられた領域以外であれば特に限定されず、適宜設ければよい。また、開口部24は穴であってもよいし、幅を有する溝であってもよい。
ここまでの段階の断面模式図を図3(A)に示す。
次いで、基板20から被剥離層22の剥離を行う。剥離は、ハロゲンを含む液体を入れた液槽27に基板を浸し、エッチング液体中で行う。本実施の形態では、シリコンをエッチングすることができるエッチング液として、フッ化水素酸(HF)と硝酸(HNO)の混合液を用いる。他のシリコンのエッチング液として、TMAHと呼ばれる水酸化テトラメチルアンモニウム溶液、KOH溶液、N溶液、NaOH溶液、CsOH溶液なども用いることができる。また、他のシリコンのエッチング液として、ジメチルスルホキシドとモノエタノールアミンの混合液も用いることができる。
なお、図3(B)に示すように、物理的手段26により、被剥離層22を基板20から剥離しながら、同時にノズル25から反応液(ハロゲンを含む溶液)を剥離層に供給する。エッチング液を剥離層に絶え間なく供給することによって、剥離層のエッチングを進行させ、短時間での剥離を可能とする。加えて、反応液を供給することによって生じる水流によって、剥離を助長することができる。
また、液槽27に予め入れられているエッチング液よりもシリコンと反応する成分の含有量が多いエッチング液をノズルから供給してもよい。前記エッチング液をノズルから吐出させることで剥離層をより短時間にエッチングすることができる。また、1回の剥離が終了する毎に液槽27内の溶液を全部入れ替えるのに比べ、材料液の使用量を抑えることができる。
また、液槽27に予め入れられているエッチング液よりも温度が高いエッチング液をノズルから供給してもよい。温度の高いエッチング液をノズルから吐出させることで剥離層をより短時間にエッチングすることができる。
また、物理的手段26によりエッチング液中から被剥離層を引き上げることによって、剥離させた被剥離層の部分を即座にエッチング液と触れないようにすることができる。従って、本実施の形態による剥離方法は、被剥離層へのダメージの少ない剥離方法とも言える。
そして、基板20から剥離した被剥離層22をプラスチックフィルムなどのフレキシブル基板上に転置すれば、フレキシブル基板を用いた高性能な半導体集積回路(CPU、メモリ、アンテナを有する送受信回路など)が実現できる。
また、補助基板としてフレキシブル基板を用いれば、ガラス基板からの剥離が完了すると同時にフレキシブル基板への転置が完了する。
また、本発明により、短時間でガラス基板上に設けられたTFTをフレキシブル基板上に転置することができ、その転置されたフレキシブル基板を用いれば、フレキシブル基板を用いた液晶表示装置や発光素子も実現できる。
また、本実施の形態は、実施の形態1と自由に組み合わせることができる。例えば、実施の形態1に示した剥離装置を、チャンバーに代えて液槽の底部に設置し、剥離装置をエッチング液に浸し、ガスに代えてエッチング液を吐出するノズルを設ければ、エッチング液体中での剥離が可能となる。なお、この場合、剥離装置の部材は全てエッチング液と反応しない材料とする。
以上の構成でなる本発明について、以下に示す実施例でもってさらに詳細な説明を行うこととする。
本実施例では、薄膜集積回路をICチップとして利用する場合について説明する。
ICチップは、大きく分けると、アンテナが実装されている非接触型ICチップ(無線タグとも呼ばれる)と、アンテナは実装せずに外部電源と接続する端子を形成した接触型ICチップと、非接触型および接触型とを混在したハイブリッド型ICチップがある。
薄膜集積回路を接触型ICチップとして用いる場合、本発明の剥離方法により剥離した薄膜集積回路をそのまま物品に実装することにより利用することができる。
一方、薄膜集積回路を非接触型ICチップまたはハイブリッド型ICチップとして用いる際には、集積回路にアンテナを実装して利用することが好ましい。アンテナを実装した場合のICチップの断面図の一例を図4(A)および図4(B)に示す。なお、図4(A)および図4(B)に示す断面図は、基板からICチップを剥離する前の状態を表している。
図4(A)は、TFT201a、201bからなる薄膜集積回路を含む被剥離層上にアンテナ232を直接形成した場合のICチップの断面図を示している。
TFTの配線207a〜207cまで形成した後、配線207a〜207cを覆って層間絶縁膜231を形成する。層間絶縁膜231としては、PCVD法や塗布法で得られる絶縁膜であればよく、本実施例では塗布法で得られるシロキサンポリマーを用いて形成する。
その後、層間絶縁膜231に配線207a、207cに達するようにコンタクトホールを形成する。そして、配線207a、207cとそれぞれ電気的に接続するアンテナ232を形成する。アンテナ232の材料には、Ag、Al、Au、Cu、Pt等の導電性を有する金属材料を用いることができる。比較的抵抗の高いAlやAuを用いる際には配線抵抗が懸念されるが、アンテナを厚くしたり、アンテナの幅を広くすることによって配線抵抗を低減することができる。また、アンテナを積層して形成し、抵抗の低い材料で覆ってもよい。Cuのように拡散が懸念される導電性を有する材料は、アンテナの被形成面またはCuの周囲を覆うように絶縁膜を形成するとよい。
次に、アンテナ232を覆うように保護層233を形成する。
続いて、実施の形態1または実施の形態2に示した剥離方法によって、剥離層を除去してICチップを基板から剥離することができる。本発明の剥離方法は、短時間での剥離を可能とし、被剥離層へのダメージを低減することができる。
その後、剥離したICチップを個々に分断し、物品などに実装することによって利用することができる。または、被剥離層をフレキシブル基板に固定した後、物品などに実装することによって利用することができる。
図4(B)には、アンテナ234をあらかじめ設けたアンテナ用基板235と、TFT201a、201bからなる薄膜集積回路を含む被剥離層が設けられた基板とを接着剤等により貼り合わせた場合の断面図を示している。
2枚の基板を貼り合わせる手段として、導電体237が分散している異方性導電体236がある。異方性導電体236は、ICチップの接続端子238およびアンテナ234の接続端子が設けられた領域239では、当該導電体が各接続領域端子の厚みにより圧着されるため、導通をとることができる。その他の領域では、導電体が十分な間隔を保っているため、基板に形成されている配線同士が電気的に接続されることはない。なお、異方性導電体の他に、紫外線硬化樹脂または両面テープ等を用いて2枚の基板を貼り合わせてもよい。また、超音波接合によって2枚の基板を貼り合わせてもよい。
続いて、実施の形態1または実施の形態2に示した剥離方法によって、剥離層を除去してICチップを基板から剥離することができる。本発明の剥離方法は、短時間での剥離を可能とし、被剥離層へのダメージを低減することができる。
その後、剥離したICチップを個々に分断し、物品などに実装することによって利用することができる。この場合、アンテナ用基板235に被剥離層が固定されるため、そのまま物品などに実装することによって利用することができる。
なお、基板から剥離した場合にICチップが応力等によって反ってしまう恐れがある場合は、アンテナ用基板235の上に保護膜を形成することが好ましい。
また、本実施例で示したICチップは、シリコン基板を用いて作成するのではなく絶縁基板上に形成された薄膜集積回路を用いるため、円形のシリコン基板から形成されたチップと比較して、母体基板形状に制約がない。そのため、ICチップのコストを削減することができる。本実施例のICチップは、シリコン基板からなるチップと異なり、0.2μm以下、代表的には40nm〜170nm、好ましくは50nm〜150nmの膜厚の半導体膜を能動領域として用いているため非常に薄型となる。その結果、物品へ実装しても薄膜集積回路の存在が認識しづらく、偽造等の改ざん防止につながる。
また、本実施例で示したICチップは、シリコン基板からなるチップと比較して電波吸収の心配がなく、高感度な信号の受信を行うことができる。さらにシリコン基板を有さない薄膜集積回路は透光性を有する。その結果、様々な物品に応用することができ、例えば物品の印字面に実装しても、デザイン性を損ねることがない。
また、本実施例は、実施の形態1または実施の形態2と自由に組み合わせることができる。
本実施例では、本発明の剥離方法を用いて作製されるICチップの構成について説明する。
図5(A)に、ICチップの一形態を斜視図で示す。920は集積回路、921はアンテナに相当し、アンテナ921は集積回路920に電気的に接続されている。922はフレキシブル基板、923はカバー材に相当し、集積回路920及びアンテナ921は、フレキシブル基板922とカバー材923の間に挟まれている。
なお、集積回路とアンテナをガラス基板上に形成した後、本発明の剥離方法を用いて剥離を行ってフレキシブル基板に転置してもよい。また、集積回路をガラス基板上に形成した後、カバー材に設けられたアンテナが集積回路に電気的に接続するように実装し、その後、本発明の剥離方法を用いて剥離を行ってフレキシブル基板に転置してもよい。本発明の剥離方法は、短時間での剥離を可能とし、被剥離層へのダメージを低減することができる。
次に図5(B)に、図5(A)に示したICチップの、機能的な構成の一形態をブロック図で示す。
図5(B)において、900はアンテナ、901は集積回路に相当する。また903は、アンテナ900の両端子間に形成される容量に相当する。集積回路901は、復調回路909、変調回路904、整流回路905、マイクロプロセッサ906、メモリ907、負荷変調をアンテナ900に与えるためのスイッチ908を有している。なおメモリ907は1つに限定されず、複数であっても良く、SRAM、フラッシュメモリ、ROMまたはFRAM(登録商標)などを用いることができる。
リーダ/ライタから電波として送られてきた信号は、アンテナ900において電磁誘導により交流の電気信号に変換される。復調回路909では該交流の電気信号を復調し、後段のマイクロプロセッサ906に送信する。また整流回路905では、交流の電気信号を用いて電源電圧を生成し、後段のマイクロプロセッサ906に供給する。マイクロプロセッサ906では、入力された信号に従って各種演算処理を行なう。メモリ907にはマイクロプロセッサ906において用いられるプログラム、データなどが記憶されている他、演算処理時の作業エリアとしても用いることができる。
そしてマイクロプロセッサ906から変調回路904にデータが送られると、変調回路904はスイッチ908を制御し、該データに従ってアンテナ900に負荷変調を加えることができる。リーダ/ライタは、アンテナ900に加えられた負荷変調を電波で受け取ることで、結果的にマイクロプロセッサ906からのデータを読み取ることができる。
なおICチップは、必ずしもマイクロプロセッサ906を有している必要はない。また信号の伝送方式は、図5(B)に示したような電磁結合方式に限定されず、電磁誘導方式、マイクロ波方式やその他の伝送方式を用いても良い。
このようにアンテナを有するICチップは、情報のやり取りが可能であるため、無線メモリや無線プロセッサとして利用することができる。
また、アンテナを有するICチップを用いてセキュリティシステムを構築することができる。以下にそのシステムの概要を説明する。
アンテナ921と、マイクロプロセッサを含む集積回路920とを搭載したカード状の記録媒体1001を複数組み合わせることによって的確な認証を行う。
図6(A)に複数のカード状の記録媒体をリングで一つにまとめた斜視図を示す。なお、図6(A)では分かりやすくするため、アンテナ921や集積回路920を図示しているが、防犯上見えないようにそれらを着色したフィルムで挟むことが好ましい。
カード状の記録媒体1001〜1005には、それぞれ異なる識別データが記憶されており、鍵制御装置が備えられたドアに設けられたリーダにかざすことによって全ての識別データを読み出し、読み出した情報を基づいて鍵制御装置の施錠や解錠を行う。なお、警報のためのカード状の記録媒体1006もリングで一つにまとめておき、リーダにかざす場合は、警報のためのカード状の記録媒体を除いた他のカード状の記録媒体1001〜1005を読み取らせる。このシステムを知らない他の人が警報のためのカード状の記録媒体1006も他のカード状の記録媒体と一緒にリーダにかざすと、警報または警備会社へ通報がされるようなしくみとする。また、リングでまとめられているため、カード状の記録媒体の順番を変えることができ、例えば一番手前のカード状の記録媒体を動かして最後にすることができる。
図6(A)では5枚の認証用のカード状の記録媒体と1枚の警報のためのカード状の記録媒体の合計6枚とした例を示したが、特に限定されず、少なくとも2枚の認証用のカード状の記録媒体と1枚の警報のためのカード状の記録媒体の合計3枚以上であればよい。
また、警報のためのカード状の記録媒体に代えて、リーダからの信号を遮蔽するカードを用いてもよい。例えば、2枚の認証用のカード状の記録媒体の間に、リーダからの信号を遮蔽するカードを1枚挟んだ状態でリーダにかざすと、1枚の認証用のカード状の記録媒体の識別データしか読み取れなくなる。
また、図6(A)ではリングで複数のカード状の記録媒体をまとめた例を示したが、特に限定されず、財布やカード入れにカードサイズのカード状の記録媒体を複数収納しておけばよい。
1枚のカード状の記録媒体に全ての識別データを入れるのではなく、複数のカードに分け、さらに警報用のカードを混ぜることによってセキュリティを向上させている。また、複数のカードとすることで識別データを増大させることができる。
また、複数のカード状の記録媒体は、少なくとも複数の管理者によって提供されることが望ましい。その管理システムのブロック図の一例を図6(B)に示す。
ここで示すセキュリティシステムは、複数のカード状の記録媒体と、該記録媒体内に記録された情報を読み出すための情報読み取り装置(リーダ)と、該情報読み取り装置から読み出した情報に基づき、該記録媒体の使用者の所定の領域内への入場の許可、或いは不許可を決定する鍵制御装置とを有するシステムである。
このセキュリティシステムは、第1のカード状の記録媒体には第1の識別データを記録され、第2のカード状の記録媒体には第2の識別データを記録され、情報読み取り装置が同時に第1の識別データと第2の識別データを読み出した時にのみ、使用者の所定の領域内への入場の許可を決定するものである。
使用者は、認証用の第1のカードを第1管理者から提供してもらい、認証用の第2のカードを第2管理者から提供してもらう。第1管理者や第2管理者は、例えば、異なるカード状の記録媒体の製造業者であり、提供されるカードの識別データも異なるものとする。複数の管理者によってカードを提供されることによって、一方の管理者の情報が漏洩した場合や、一方のカードが偽造された場合でも、引き続き鍵制御装置を制御できる。
また、警報用のカードであるアラームカードは、第1管理者、第2の管理者のいずれか一方、または両方から提供してもらう。また、提供された複数のカードは全て異なるデザインとする。また、提供された使用者以外の者が、カードの外見から認証用のカードとアラームカードを識別できないようにしておく。
使用者は、第1のカード、第2のカード、およびアラームカードを所有しておく。そして、正しいカードの組み合わせ(ここでは第1カードと第2カードの組み合わせ)で、リーダライタにかざすことで認証完了する。もし、誤ったカードの組み合わせ(例えば第1カードとアラームカード)でリーダライタにかざすと不認証となる。
また、本実施例は、実施の形態1、実施の形態2、または実施例1と自由に組み合わせることができる。
本実施例では、上記実施の形態または実施例で示した薄膜集積回路の用途に関して説明する。基板から剥離した薄膜集積回路はICチップとして利用することができる。例えば、ICチップ210を紙幣、硬貨、有価証券、無記名債券類、証書類(運転免許証や住民票等、図7(A)参照)、包装用容器類(包装紙やボトル等、図7(B)参照)、DVDソフトやCDやビデオテープ等の記録媒体(図7(C)参照)、車やバイクや自転車等の乗り物類(図7(D)参照)、鞄や眼鏡等の身の回り品、食品類、衣類、生活用品類、電子機器等に設けて使用することができる。電子機器とは、液晶表示装置、EL表示装置、テレビジョン装置(単にテレビまたはテレビ受像器とも呼ぶ)および携帯電話機等を指す。
携帯電話にICチップ210を搭載した例を図7(E)に示す。会話やメールなどのやりとりを行う携帯電話の送受信アンテナとは異なる周波数に対応するアンテナを有するICチップ210を搭載してもよい。
また、個人認証のためにICチップ210を携帯電話などの電子機器に搭載することで、玄関の錠や自動改札、自動車のキーレスエントリーや展示会場のゲート、研究所のゲートでの認証に用いることができる。
なお、ICチップは、物品の表面に貼り付けたり、物品に埋め込んだりして物品に固定することができる。例えば、本なら図7(F)に示すように、紙に埋め込んだり、有機樹脂からなるパッケージなら当該有機樹脂に埋め込んだりするとよい。紙幣、硬貨、有価証券類、無記名債券類、証書類等にICチップを設けることにより、偽造を防止することができる。また、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、電子機器等にICチップを設けることにより、検品システムやレンタル店のシステムなどの効率化を図ることができる。また乗物類にICチップを設けることにより、偽造や盗難を防止することができる。
また、本実施例は、実施の形態1、実施の形態2、実施例1、または実施例2と自由に組み合わせることができる。
本発明の作製方法により、ガラス基板から高性能なTFTを含む薄膜集積回路を短時間に剥離し、さらにTFTを含む薄膜集積回路をフレキシブル基板に転置することができる。本発明により、1枚の大面積基板に多数の薄膜集積回路を作り込む大量生産が可能である。
本発明の作製工程を示す断面図。(実施の形態1) 本発明の作製工程で用いる剥離装置を示す斜視図および断面図。(実施の形態2) 本発明の作製工程を示す断面図。(実施の形態2) 半導体装置を示す断面図。(実施例1) 半導体装置の斜視図およびブロック図。(実施例2) 本発明の薄膜集積回路の斜視図、およびそれを用いたシステムのブロック図。 本発明の薄膜集積回路を実装した物品を示す図。
符号の説明
10 基板
11 剥離層
12 被剥離層
13 保護層
14 開口部
15 ノズル
16 物理的手段
20 基板
21 剥離層
22 被剥離層
23 保護層
24 開口部
25 ノズル
26 物理的手段
27 液槽
101 基板
102 定盤
103 移動台
104 移動機構
105 固定ピン
106 高さ制御機構
107 ガス導入管
108 ノズル
109 チャック部
110 チャック昇降機構部
111 ガイド部
112 撮像部
113 制御部
140 剥離層
150 被剥離層
201a TFT
201b TFT
207a 配線
207b 配線
207c 配線
210 ICチップ
231 層間絶縁膜
232 アンテナ
233 保護層
234 アンテナ
235 アンテナ用基板
236 異方性導電体
237 導電体
238 接続端子
239 接続端子が設けられた領域
900 アンテナ
901 集積回路
903 容量
904 変調回路
905 整流回路
906 マイクロプロセッサ
907 メモリ
908 スイッチ
909 復調回路
920 集積回路
921 アンテナ
922 フレキシブル基板
923 カバー材
1001 カード状の記録媒体
1002 カード状の記録媒体
1003 カード状の記録媒体
1004 カード状の記録媒体
1005 カード状の記録媒体
1006 カード状の記録媒体

Claims (13)

  1. 板上に剥離層を形成し、
    前記剥離層上に薄膜集積回路を含む被剥離層を形成し、
    エッチングガスの雰囲気下において、物理的な力を加えて前記剥離層上に設けられた被剥離層を前記基板から剥離しつつ、同時に、前記剥離層に対してエッチングガスを吹きつけて前記剥離層を除去することを特徴とする半導体装置の作製方法。
  2. 請求項1において、前記剥離層を除去する際に前記エッチングガスを吹き付けるノズルによって前記基板を押さえることを特徴とする半導体装置の作製方法。
  3. 請求項1又は2において、前記基板に対し前記エッチングガスを吹き付けるノズルを相対的に移動させながら前記剥離層を除去することを特徴とする半導体装置の作製方法。
  4. 板上に剥離層を形成し、
    前記剥離層上に薄膜集積回路を含む被剥離層を形成し、
    エッチング液中において、物理的な力を加えて前記剥離層上に設けられた被剥離層を前記基板から剥離しつつ、同時に、前記剥離層に対してエッチング液を供給して前記剥離層を除去することを特徴とする半導体装置の作製方法。
  5. 基板上に剥離層を形成し、
    前記剥離層上に薄膜集積回路を含む被剥離層を形成し、
    第1のエッチング液中において、物理的な力を加えて前記剥離層上に設けられた被剥離層を前記基板から剥離しつつ、同時に、前記剥離層に対して第2のエッチング液を供給して前記剥離層を除去し、
    前記第2のエッチング液は、前記第1のエッチング液よりも前記剥離層と反応する成分の含有量が多いことを特徴とする半導体装置の作製方法。
  6. 基板上に剥離層を形成し、
    前記剥離層上に薄膜集積回路を含む被剥離層を形成し、
    第1のエッチング液中において、物理的な力を加えて前記剥離層上に設けられた被剥離層を前記基板から剥離しつつ、同時に、前記剥離層に対して第2のエッチング液を供給して前記剥離層を除去し、
    前記第2のエッチング液の温度は、前記第1のエッチング液の温度よりも高いことを特徴とする半導体装置の作製方法。
  7. 基板上に剥離層を形成し、
    前記剥離層上に薄膜集積回路を含む被剥離層を形成し、
    第1のエッチング液中において、物理的な力を加えて前記剥離層上に設けられた被剥離層を前記基板から剥離しつつ、同時に、前記剥離層に対して第2のエッチング液を供給して前記剥離層を除去し、
    前記剥離しながら前記被剥離層を前記第1のエッチング液中から引き上げることを特徴とする半導体装置の作製方法。
  8. 請求項1乃至のいずれか一において、前記剥離層は、Si、W、Ti、Ta、Mo、Cr、Nd、Fe、Ni、Co、Zr、Zn、Ru、Rh、Pd、Os、Irから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料からなる単層であることを特徴とする半導体装置の作製方法。
  9. 請求項1及至のいずれか一において、前記被剥離層を形成した後に被剥離層の一部に開口部を形成する工程を有することを特徴とする半導体装置の作製方法。
  10. 請求項において、前記開口部エッチング処理またはレーザアブレーション処理で形成することを特徴とする半導体装置の作製方法。
  11. 請求項1乃至10のいずれか一において、前記薄膜集積回路は、アンテナを含むことを特徴とする半導体装置の作製方法。
  12. 請求項1乃至11のいずれか一において、前記薄膜集積回路は、薄膜トランジスタを含むことを特徴とする半導体装置の作製方法。
  13. 請求項1乃至12のいずれか一において、前記物理的な力は、電気によって操作される装置によって加えられることを特徴とする半導体装置の作製方法。
JP2006054820A 2005-03-01 2006-03-01 半導体装置の作製方法 Expired - Fee Related JP5025145B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006054820A JP5025145B2 (ja) 2005-03-01 2006-03-01 半導体装置の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005056308 2005-03-01
JP2005056308 2005-03-01
JP2006054820A JP5025145B2 (ja) 2005-03-01 2006-03-01 半導体装置の作製方法

Publications (3)

Publication Number Publication Date
JP2006279031A JP2006279031A (ja) 2006-10-12
JP2006279031A5 JP2006279031A5 (ja) 2009-02-05
JP5025145B2 true JP5025145B2 (ja) 2012-09-12

Family

ID=37213392

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006054820A Expired - Fee Related JP5025145B2 (ja) 2005-03-01 2006-03-01 半導体装置の作製方法

Country Status (1)

Country Link
JP (1) JP5025145B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2995445B1 (fr) * 2012-09-07 2016-01-08 Soitec Silicon On Insulator Procede de fabrication d'une structure en vue d'une separation ulterieure
TWI685026B (zh) * 2013-08-06 2020-02-11 日商半導體能源研究所股份有限公司 剝離方法
US10259207B2 (en) 2016-01-26 2019-04-16 Semiconductor Energy Laboratory Co., Ltd. Method for forming separation starting point and separation method
CN107424944B (zh) * 2017-06-28 2022-09-06 紫石能源有限公司 一种外延层剥离装置及剥离方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2877800B2 (ja) * 1997-03-27 1999-03-31 キヤノン株式会社 複合部材の分離方法、分離された部材、分離装置、半導体基体の作製方法および半導体基体
US7351300B2 (en) * 2001-08-22 2008-04-01 Semiconductor Energy Laboratory Co., Ltd. Peeling method and method of manufacturing semiconductor device
JP2004134672A (ja) * 2002-10-11 2004-04-30 Sony Corp 超薄型半導体装置の製造方法および製造装置、並びに超薄型の裏面照射型固体撮像装置の製造方法および製造装置
JP2004179649A (ja) * 2002-11-12 2004-06-24 Sony Corp 超薄型半導体装置の製造方法および製造装置
JP4748943B2 (ja) * 2003-02-28 2011-08-17 株式会社半導体エネルギー研究所 半導体装置の作製方法

Also Published As

Publication number Publication date
JP2006279031A (ja) 2006-10-12

Similar Documents

Publication Publication Date Title
US10032671B2 (en) Manufacturing method of semiconductor device using peeling
US7972910B2 (en) Manufacturing method of integrated circuit device including thin film transistor
KR101203090B1 (ko) 반도체장치의 제조방법
US9559129B2 (en) Semiconductor device having antenna and method for manufacturing thereof
US7364954B2 (en) Method for manufacturing semiconductor device
US7482248B2 (en) Manufacturing method of semiconductor device
US7842583B2 (en) Method for manufacturing semiconductor substrate and method for manufacturing semiconductor device
KR101219748B1 (ko) 박막 집적회로 제작방법
KR101223197B1 (ko) 반도체장치 및 그의 제조방법
CN100576480C (zh) 半导体器件的制造方法
JP5057703B2 (ja) 半導体装置の作製方法
JP5030388B2 (ja) 薄膜集積回路の作製方法
JP5025145B2 (ja) 半導体装置の作製方法
JP4731919B2 (ja) フィルム状物品
JP2006332619A (ja) 半導体装置の作製方法
JP5411456B2 (ja) 半導体装置
JP5352045B2 (ja) 集積回路装置の作製方法
JP5089037B2 (ja) 半導体装置の作製方法
JP4789580B2 (ja) アンテナおよびその作製方法並びに当該アンテナを備えた半導体装置およびその作製方法
JP5235051B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081216

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081216

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120529

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120612

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120619

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150629

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150629

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees