JP4748943B2 - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP4748943B2
JP4748943B2 JP2004056931A JP2004056931A JP4748943B2 JP 4748943 B2 JP4748943 B2 JP 4748943B2 JP 2004056931 A JP2004056931 A JP 2004056931A JP 2004056931 A JP2004056931 A JP 2004056931A JP 4748943 B2 JP4748943 B2 JP 4748943B2
Authority
JP
Japan
Prior art keywords
layer
substrate
adhesive
forming
element formation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004056931A
Other languages
English (en)
Other versions
JP2004282063A (ja
JP2004282063A5 (ja
Inventor
馨太郎 今井
徹 高山
裕吾 後藤
純矢 丸山
由美子 大野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2004056931A priority Critical patent/JP4748943B2/ja
Publication of JP2004282063A publication Critical patent/JP2004282063A/ja
Publication of JP2004282063A5 publication Critical patent/JP2004282063A5/ja
Application granted granted Critical
Publication of JP4748943B2 publication Critical patent/JP4748943B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、基板上に形成された薄膜トランジスタ(TFT)等の半導体素子を別の基板上に転写させる工程を含む半導体装置の作製方法及びこの方法によって作成される半導体装置に関する。
また、本発明は、基板上に形成された複数の半導体素子(薄膜トランジスタ(TFT)を含む)で構成された集積回路を別の基板上に転写させる工程を含む半導体装置の作製方法及びこの方法によって作成される半導体装置に関する。
近年、同一基板上に形成された半導体薄膜(厚さ数〜数百nm程度)を用いて形成された薄膜トランジスタ(TFT)に代表される半導体素子に関して、様々な技術開発が進められている。
半導体素子の特性の確保においては、作製プロセス上ある程度の高温が要求される。現在、作製プロセスの一部にレーザー結晶化を導入することにより、工程温度の大幅な低下が実現され、この結果、高温プロセスには不可能とされていたガラス基板上への半導体素子の作製が可能となっている。
しかしながら、例えばプラスチックなどの可撓性基板上に半導体素子を形成する場合には、より一層の低温化が必要となるため、基板の耐熱性の視点から極めて難しい。
これに対し、ガラス基板上に半導体素子を形成した後、半導体素子をプラスチックなどの可撓性基板上に転写する方法は、基板に対する熱的阻害要因を本質的に除外できるため、有効な方法として示されるに至っている。
基板上に形成された半導体素子と基板とを分離させる方法として、いくつかの方法が提案されており、1)ガラス基板上に半導体素子を形成した後、ガラス基板をエッチング法により溶解させて半導体素子を単離させた後、プラスチック基板上に貼り付ける方法(例えば、特許文献1参照)や、2)基板上に形成された半導体素子を基板から引き剥がした後、プラスチック等の可撓性基板上に貼り付ける方法(例えば、特許文献2参照)が知られている。
特開2002−184959号公報 特開平10−125931号公報
1)の方法の場合には、基板上に半導体素子形成後、基板と半導体素子とを確実に分離できる反面、工程時間が長くなることや、エッチング剤やガラス基板の材料コストが大きいといった問題がある。
また、2)の方法の場合には、密着性および膜応力の制御が極めて重要となる。すなわち、密着性を下げ、膜応力を高めてやれば剥離しやすくなるが、半導体素子を作製する途中で剥離が生じるという問題がある。また、密着性を上げれば半導体素子の作製中に剥離が生じることはないが、半導体素子形成後に基板から引き剥がすのが困難になるという問題がある。
本発明では、2)のように基板上に形成された半導体素子を含む素子形成層を基板から引き剥がした後、別の基板上に貼り付ける場合において、基板と素子形成層との密着性が制御可能な転写工程を含む半導体装置の作製方法を提供することを目的とする。
そこで、上記課題を解決するために本発明では、素子形成層の作製時には、基板と半導体素子との密着性を高める一方で、素子形成層を形成した後には、基板と素子形成層との密着性を低くすることを特徴とする。
具体的には、基板(第1の基板ともいう)上に形成される半導体素子と基板との間に接着体を形成することにより、半導体素子の作製中に基板から半導体素子が剥離するのを防ぎ、半導体素子が形成された後、接着剤を除去することにより、基板からの半導体素子の剥離を容易にするというものである。
なお、本発明における接着体とは、基板から半導体素子を剥離しやすくするために基板上に予め形成される金属層に対して、密着性の高い材料からなり、具体的には、金属層と接して形成されることにより金属層中の金属と反応して金属化合物(シリサイドを含む)や合金を形成することができる材料を用いることができる。
また、金属層中の金属と接着体との反応は、意図的に熱処理を加えることもできるが、後の工程において素子形成層(TFTを含む)の作製における熱処理等により促進させることができる。
基板上に金属層を設け、接着体を形成し、金属層と接着体を覆うように酸化物層を形成し、接着体により基板上の金属層と酸化物層との密着性を高める。さらに、酸化物層上に半導体素子を含む素子形成層を形成する。
なお、素子形成層を形成した後の接着体の除去方法としては、エッチング法を用いることができ、それまで形成されている素子形成層の一部と共にエッチングにより除去することができる。エッチング法としては、ウエットエッチング法またはドライエッチング法を用いることができる。
なお、エッチングにより素子形成層の一部に形成された開口部は、そのままにしても良いが、接着体を除去した後でエッチングにより除去された材料と同一の絶縁材料、若しくは別の絶縁材料を用いて埋めても良い。
そして、物理的な力を加えることにより、基板と素子形成層とを分離させることができる。これは、予め基板上に形成される金属層と酸化物層が、酸化物層上に半導体素子を形成するプロセス等によってその積層界面に剥離が起こりやすくなっているのに対し、界面に接着体を形成して密着性を高めていたのであるが、接着体が除去されることにより、界面における密着性が再び低下してしまうためである。そして、剥離した素子形成層を別の基板に貼り付けることにより、素子形成層の転写が完成する。
なお、本発明の構成は、第1の基板上に金属層を形成し、前記金属層上の一部に接着体を形成し、前記金属層および前記接着体を覆って酸化物層を形成し、前記酸化物層上に半導体素子を形成し、前記接着体を除去することを特徴とする半導体装置の作製方法である。この場合、半導体素子の形成において400℃以上、好ましくは600℃以上の熱処理工程を含むことにより、前記金属層と前記接着体との密着性をより高めることができる。400℃以上の熱処理を加えることにより、前記金属層と前記接着体との界面を安定化させることができ、また、600℃以上の熱処理を加えることにより、前記金属層と前記接着体とを反応させることができる。
なお、上記構成において、半導体素子(TFT等)は、素子形成層に含まれるものである。また、接着体の除去方法としては、素子形成層の一部をエッチングすることにより同時に除去するのが好ましい。
なお、上記構成において、金属層と酸化物層との界面は、素子形成層を作製する工程において熱処理が加わることにより、界面における密着力が低下するが、金属層上に形成された接着体は、素子形成層を作製する工程において熱処理が加わることにより、金属層中に含まれる金属材料と反応するため密着力が高められる。これにより、基板から素子形成層が剥離することなく素子形成層を形成することができる。
また、素子形成層を形成した後、接着体を素子形成層の一部と共にエッチングして除去することにより、第1の基板と素子形成層との密着力を低下させることができる。
なお、上記構成において、接着体を除去した後、前記素子形成層上に第1の接着剤を介して第2の基板を貼付けることは、前記第1の基板から前記素子形成層を容易に剥離することができるため、より好ましい。
さらに、上記構成において前記第1の基板から剥離した前記第2の基板および前記素子形成層を第2の接着剤を介して第3の基板上に貼付けることにより、素子形成層が形成された第1の基板とは異なる第3の基板上に素子形成層を転写することができる。なお、転写した後、前記第2の基板を前記素子形成層から除去してもよい。
また、本発明では、2)のように基板上に形成された複数の半導体素子で構成された集積回路を含む素子形成層を基板から引き剥がした後、別の基板上に貼り付ける場合において、基板と素子形成層との密着性が制御可能な転写工程を含む半導体装置の作製方法を提供することを目的とする。
そこで、上記課題を解決するために本発明では、素子形成層の作製時には、基板と半導体素子との密着性を高める一方で、素子形成層を形成した後には、基板と素子形成層との密着性を低くすることを特徴とする。
具体的には、基板(第1の基板ともいう)上に形成される複数の半導体素子で構成された集積回路と基板との間に密着性の高い材料からなる接着体を形成することにより、集積回路の作製中に基板から半導体素子が剥離するのを防ぎ、集積回路が形成された後、接着剤を除去することにより、基板からの集積回路の剥離を容易にするというものである。なお、ここでいう集積回路には、CPU(Central Processing unit)、MPU(Micro Processor unit)、メモリー、マイコン、画像処理プロセッサ等の回路を含めることとする。
なお、本発明における接着体とは、基板から集積回路を剥離しやすくするために基板上に予め形成される金属層に対して、密着性の高い材料からなり、具体的には、金属層と接して形成されることにより金属層中の金属と反応して金属化合物(シリサイドを含む)や合金を形成することができる材料を用いることができる。
また、金属層中の金属と接着体との反応は、意図的に熱処理を加えることもできるが、後の工程において素子形成層(集積回路を含む)の作製における熱処理等により促進させることができる。
このようにして、接着体により基板上の金属層と酸化物層との密着性を高めた上で酸化物層上に複数の半導体素子で構成された集積回路を含む素子形成層を形成する。
なお、素子形成層を形成した後の接着体の除去方法としては、エッチング法を用いることができ、それまで形成されている素子形成層の一部と共にエッチングにより除去することができる。エッチング法としては、ウエットエッチング法またはドライエッチング法を用いることができる。
なお、エッチングにより素子形成層の一部に形成された開口部は、そのままにしても良いが、接着体を除去した後でエッチングにより除去された材料と同一の絶縁材料、若しくは別の絶縁材料を用いて埋めても良い。
そして、物理的な力を加えることにより、基板と素子形成層とを分離させることができる。これは、予め基板上に形成される金属層と酸化物層が、酸化物層上に集積回路(複数のTFT)を形成するプロセス等によってその積層界面に剥離が起こりやすくなっているのに対し、界面に接着体を形成して密着性を高めていたのであるが、接着体が除去されることにより、界面における密着性が再び低下してしまうためである。そして、剥離した素子形成層を別の基板に貼り付けることにより、素子形成層の転写が完成する。
なお、本発明の構成は、第1の基板上に金属層を形成し、前記金属層上の一部に接着体を形成し、前記金属層および前記接着体を覆って酸化物層を形成し、前記酸化物層上に複数の半導体素子で構成された集積回路を形成し、前記接着体を除去することを特徴とする半導体装置の作製方法である。この場合、半導体素子の形成において400℃以上、好ましくは600℃以上の熱処理工程を含むことにより、前記金属層と前記接着体との密着性をより高めることができる。400℃以上の熱処理を加えることにより、前記金属層と前記接着体との界面を安定化させることができ、また、600℃以上の熱処理を加えることにより、前記金属層と前記接着体とを反応させることができる。
なお、上記構成において、複数の半導体素子(TFT等)で構成される集積回路は、素子形成層に含まれるものである。また、接着体の除去方法としては、素子形成層の一部をエッチングすることにより同時に除去するのが好ましい。
なお、上記構成において、金属層と酸化物層との界面は、素子形成層の作製工程において熱処理が加わることにより、界面における密着力が低下するが、金属層上に形成された接着体は、素子形成層を作製する工程において熱処理が加わることにより、金属層中に含まれる金属材料と反応するため密着力が高められる。これにより、基板から素子形成層が剥離することなく素子形成層を形成することができる。
また、素子形成層を形成した後、接着体を素子形成層の一部と共にエッチングして除去することにより、第1の基板と素子形成層との密着力を低下させることができる。
なお、上記構成において、接着体を除去した後、前記素子形成層上に第1の接着剤を介して第2の基板を貼付けることは、前記第1の基板から前記素子形成層を容易に剥離することができるため、より好ましい。
さらに、上記構成において前記第1の基板から剥離した前記第2の基板および前記素子形成層を第2の接着剤を介して第3の基板上に貼付けることにより、素子形成層が形成された第1の基板とは異なる第3の基板上に素子形成層を転写することができる。なお、転写した後、前記第2の基板を前記素子形成層から除去してもよい。
また、本発明の要旨の一つは、基板上に接着層を有し、この接着層上に第1の絶縁膜を有し、この第1の絶縁膜は少なくとも接着層を介して基板と接着しており、第1の絶縁膜上に少なくとも1つの薄膜トランジスタを有し、この薄膜トランジスタを覆う第2の絶縁膜を有し、第1の絶縁膜及び第2の絶縁膜が除去され且つ接着層を曝す開口部を有し、この開口部を埋め、さらに第2の絶縁膜を覆う第3の絶縁膜を有することを特徴とする半導体装置である。
また、本発明の要旨の一つは、基板上に接着層を有し、この接着層上に第1の絶縁膜を有し、この第1の絶縁膜は少なくとも接着層を介して基板と接着しており、第1の絶縁膜上に複数の薄膜トランジスタからなる集積回路を有し、この集積回路を覆う第2の絶縁膜を有し、第1の絶縁膜及び第2の絶縁膜が除去され且つ接着層を曝す開口部を有し、この開口部を埋め、さらに第2の絶縁膜を覆う第3の絶縁膜を有することを特徴とする半導体装置である。
なお、上記構成において基板はプラスチックなどの可撓性基板を用いることができる。
また、接着層は反応硬化型、熱硬化型、紫外線硬化型などの光硬化型接着剤、嫌気型接着剤などの各種硬化型接着剤等の接着剤を用いて形成することができる。
さらに、絶縁膜は、酸化珪素、窒化珪素、酸化窒化珪素などの無機材料や、アクリル(感光性アクリルを含む)、ポリアクリル(感光性ポリアクリルを含む)、ポリイミド、ポリアミド、BCB(ベンゾシクロブテン)等の有機材料を用いることができる。
本発明によれば、基板上に予め接着体を形成することにより、半導体素子(TFT等)を含む素子形成層の作製時における基板との密着性を高めることができるため、作製途中における基板からの素子形成層の剥離を防ぐことができる。一方、素子形成層が形成された後、接着体を除去することができるので、基板と素子形成層との密着性を低下させることにより剥離を容易に行うことができる。すなわち、半導体装置の作製における基板と素子形成層との密着性を制御することができる。
また、本発明によれば、基板上に予め接着体を形成することにより、集積回路を含む素子形成層の作製時における基板との密着性を高めることができるため、作製途中における基板からの素子形成層の剥離を防ぐことができる。一方、素子形成層を形成した後、接着体を除去することができるので、基板と素子形成層との密着性を低下させることにより基板からの剥離を容易に行うことができる。すなわち、半導体装置の作製における基板と素子形成層との密着性を制御することができる。
[実施の形態1]
本発明の実施の形態について図1を用いて説明する。
図1(A)には、本発明の接着体が形成される基板の上面図を示し、図1(B)には、図1(A)における破線AA‘で切断した際の断面図を示す。すなわち、接着体103は、図1(B)に示すように基板101上に形成された金属層102上に接して島状に形成される。なお、ここで形成される接着体は、金属層102と次に形成される酸化物層104との間に形成され、金属層102と酸化物層104との密着性を高めることができる。
基板101に用いる材料としては、石英基板やガラス基板等を用いることができるが、後の工程において基板上に形成された素子形成層(TFTを含む)を基板から剥離する際に、その強度等が不十分である場合には、複数の基板を貼り合わせて用いることもできる。
なお、金属層102を形成する材料としては、タングステン(W)、モリブデン(Mo)、テクネチウム(Tc)、レニウム(Re)、ルテニウム(Ru)、オスミウム(Os)、ロジウム(Rh)、イリジウム(Ir)、パラジウム(Pd)、白金(Pt)、銀(Ag)、または金(Au)から選ばれた元素、前記元素を主成分とする合金、または窒化物(例えば、窒化チタン、窒化タングステン、窒化タンタル、窒化モリブデン)を単層、または積層して用いることができる。
また、金属層102の上に形成される接着体103は、酸化物層104の上に形成されるTFTの周囲に形成される。すなわち、図1(A)に示すように、接着体103が形成された後、点線で覆われた領域105にTFTが形成される。なお、接着体103の配置、及び形状については、図1(A)示すものに限られることはなく適宜設計することができる。
なお、接着体103は、基板から素子形成層(TFTを含む)を剥離しやすくするために基板101上に形成される金属層102と密着性の高い材料からなり、具体的には、金属層102と接して形成されることにより金属層102中の金属と反応して金属化合物や合金を形成する材料、例えば、シリサイドを形成する珪素の他、ゲルマニウム、炭素、硼素、マグネシウム、アルミニウム、チタン、タンタル、鉄、コバルト、ニッケル、マンガン等の金属材料を用いることにより形成される。
また、接着体103は、CVD(Chemical Vapor Deposition)法、スパッタリング法、蒸着法等の成膜法により成膜した後、これをパターンニングし、形成することができる。
また、本発明における酸化物層には、酸化珪素、酸化窒化珪素(SiOxy)、窒化珪素等を用いることができ、スパッタリング法、CVD法等により成膜することができる。
また、本発明において、酸化物層104上に半導体素子であるTFT106を形成した後、図1(C)及び図1(D)に示すように、接着体が除去される。なお、図1(C)には、TFT106が形成された基板の上面図を示し、図1(D)には、図1(C)における破線BB‘で切断した際の断面図を示す。接着体103の除去方法としては、エッチング法(ドライエッチング法、ウエットエッチング法)を用いることができ、素子形成層107における層間絶縁膜および酸化物層104の一部と共に接着体103が除去される。すなわち、図1(C)の領域a(111)は、接着体103が除去された部分を示す。
なお、接着体103を除去することにより、接着体103により高められていた基板101上の金属層102と酸化物層104との密着力は、低下する。
次に、TFT106を含む素子形成層107の上に接着層(第1の接着層ともいう)109を介して補助基板(第2の基板ともいう)110を貼り付けた後、物理的な力を加えることにより、素子形成層107および補助基板110を基板101から分離させることができる。なお、この場合、基板101上の金属層102と酸化物層104との界面において剥離することができる。以下、接着剤によって形成される層を接着層とする。
また、本発明では、上記接着体103を除去する際に形成された開口部を絶縁材料により埋めることもできる。なお、ここで用いる絶縁材料としては、有機絶縁材料であっても、無機絶縁材料であってもよい。具体的には、無機絶縁材料として、酸化珪素、窒化珪素、酸化窒化珪素などを用いることができ、有機絶縁材料として、アクリル(感光性アクリルを含む)、ポリアクリル(感光性ポリアクリルを含む)、ポリイミド、ポリアミド、BCB(ベンゾシクロブテン)等を用いることができる。
また、接着層(第1の接着層)109には、後で補助基板(第2の基板)110を素子形成層107から剥離することのできる材料を用いることとする。例えば、紫外線を照射したり、加熱したりすることにより、接着力が低下するような接着材料を用いる。また、接着材料としては、両面テープ等を用いることもできる。さらに、補助基板(第2の基板)110を剥がした後、接着層(第1の接着層)109の残りを除去しやすくするため、素子形成層107と接着層(第1の接着層)109との間に水溶性の有機樹脂からなる膜を形成しておくこともできる。この場合、水洗して水溶性の有機樹脂からなる膜を除去することにより、同時に接着層(第1の接着層)109の残りを除去することができる。
素子形成層107に補助基板110を貼り付けた後、基板101から素子形成層107を補助基板110と共に剥離する。このとき、基板101上の金属層102と、酸化物層104との間で剥離することができる。そして、剥離した素子形成層107を別の基板(第3の基板ともいう)、例えば、プラスチック等の可撓性基板上に接着層(第2の接着層ともいう)(ここでは図示しない)を用いて貼り付ける。
なお、上記プラスチック等の可撓性基板としては、熱可塑性や熱硬化性の合成樹脂を用いることができる。例えば、ポリエチレン、ポリプロピレン、ポリスチレン、ポリアミド、ポリイミド、ポリアミドイミド、ポリカーボネート(PC)、アクリル系樹脂、ナイロン、ポリメチルメタクリレート、アクリル−スチレン共重合体(AS樹脂)、ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)、ポリエーテルサルフォン(PES)、ポリイミドポリエチレン、ポリプロピレン、フッ素系樹脂、スチレン系樹脂、ポリオレフィン系樹脂、メラミン樹脂、フェノール樹脂、ノルボルネン樹脂等を用いることができる。
また、接着層(第2の接着層)には、反応硬化型接着剤、熱硬化型接着剤、紫外線硬化型接着剤等の光硬化型接着剤、嫌気型接着剤などの各種硬化型接着剤等の接着剤を用いることができるが、作業効率の点から紫外線硬化型接着剤が好ましい。
最後に、補助基板110を除去することにより本発明の転写が完了する。具体的には、紫外線を照射したり、加熱したりすることにより、接着層(第1の接着層)109の接着力を低下させ、基板(第3の基板)に貼り付けられた素子形成層107から補助基板110を剥離する。さらに、素子形成層107と接着層(第1の接着層)109との間に水溶性の有機樹脂からなる膜が形成されている場合には、水洗することにより水溶性の有機樹脂からなる膜、および接着層(第1の接着層)109の残りを除去することができる。
[実施の形態2]
本発明の実施の形態について図14を用いて説明する。
図14(A)には、本発明の接着体が形成される基板の上面図を示し、図14(B)には、図14(A)における破線AA‘で切断した際の断面図を示す。すなわち、接着体3103は、図14(B)に示すように基板3101上に形成された金属層3102上に接して島状に形成される。なお、ここで形成される接着体は、次に形成される酸化物層3104との間に形成され、金属層3102と酸化物層3104との密着性を高めることができる。
基板3101に用いる材料としては、石英基板やガラス基板等を用いることができるが、後の工程において基板上に形成された素子形成層(複数の集積回路を含む)を基板から剥離する際に、その強度等が不十分である場合には、複数の基板を貼り合わせて用いることもできる。
なお、金属層3102を形成する材料としては、タングステン(W)、モリブデン(Mo)、テクネチウム(Tc)、レニウム(Re)、ルテニウム(Ru)、オスミウム(Os)、ロジウム(Rh)、イリジウム(Ir)、パラジウム(Pd)、白金(Pt)、銀(Ag)、または金(Au)から選ばれた元素、前記元素を主成分とする合金、または窒化物(例えば、窒化チタン、窒化タングステン、窒化タンタル、窒化モリブデン)を単層、または積層して用いることができる。
また、金属層3102の上に形成される接着体3103は、酸化物層3104の上に形成される複数のTFTからなる集積回路の周囲に形成される。すなわち、図14(A)に示すように、接着体3103が形成された後、点線で覆われた領域3105に複数のTFTで構成される集積回路が形成される。なお、接着体3103の配置、及び形状については、図14(A)示すものに限られることはなく適宜設計することができる。
なお、接着体3103は、基板から素子形成層(複数のTFTで構成された複数の集積回路を含む)を剥離しやすくするために基板3101上に形成される金属層3102と密着性の高い材料からなり、具体的には、金属層3102と接して形成されることにより金属層3102中の金属と反応して金属化合物や合金を形成する材料、例えば、シリサイドを形成する珪素の他、ゲルマニウム、炭素、硼素、マグネシウム、アルミニウム、チタン、タンタル、鉄、コバルト、ニッケル、マンガン等の金属材料を用いることにより形成される。
また、接着体3103は、CVD(Chemical Vapor Deposition)法、スパッタリング法、蒸着法等の成膜法により成膜した後、これをパターンニングし、形成することができる。
また、本発明における酸化物層には、酸化珪素、酸化窒化珪素(SiOxy)、窒化珪素等を用いることができ、スパッタリング法、CVD法等により成膜することができる。
また、本発明において、酸化物層3104上に複数のTFTからなる複数の集積回路3106を形成した後、図14(C)及び図14(D)に示すように、接着体3103が除去される。なお、図14(C)には、集積回路3106が形成された基板の上面図を示し、図14(D)には、図14(C)における破線BB‘で切断した際の断面図を示す。接着体3103の除去方法としては、エッチング法(ドライエッチング法、ウエットエッチング法)を用いることができ、素子形成層3107における層間絶縁膜および酸化物層3104の一部と共に接着体3103が除去される。すなわち、図14(C)の領域a(111)は、接着体3103が除去された部分を示す。
なお、接着体3103を除去することにより、接着体3103により高められていた基板3101上の金属層3102と酸化物層3104との密着力は、低下する。
次に、集積回路3106を含む素子形成層3107の上に接着層(第1の接着層ともいう)3109を介して補助基板(第2の基板ともいう)3110を貼り付けた後、物理的な力を加えることにより、素子形成層3107および補助基板3110を基板3101から分離させることができる。なお、この場合、基板3101上の金属層3102と酸化物層3104との界面において剥離することができる。
また、本発明では、上記接着体3103を除去する際に形成された開口部を絶縁材料により埋めることもできる。なお、ここで用いる絶縁材料としては、有機絶縁材料であっても、無機絶縁材料であってもよい。具体的には、無機絶縁材料として、酸化珪素、窒化珪素、酸化窒化珪素などを用いることができ、有機絶縁材料として、アクリル(感光性アクリルを含む)、ポリアクリル(感光性ポリアクリルを含む)、ポリイミド、ポリアミド、BCB(ベンゾシクロブテン)等を用いることができる。
また、接着層(第1の接着層)3109には、後で補助基板(第2の基板)3110を素子形成層3107から剥離することのできる材料を用いることとする。例えば、紫外線を照射したり、加熱したりすることにより、接着力が低下するような接着材料を用いる。また、接着材料としては、両面テープ等を用いることもできる。さらに、補助基板(第2の基板)3110を剥がした後、接着層(第1の接着層)3109の残りを除去しやすくするため、素子形成層3107と接着層(第1の接着層)3109との間に水溶性の有機樹脂からなる膜を形成しておくこともできる。この場合、水洗して水溶性の有機樹脂からなる膜を除去することにより、同時に接着層(第1の接着層)3109の残りを除去することができる。
素子形成層3107に補助基板3110を貼り付けた後、基板3101から素子形成層3107を補助基板3110と共に剥離する。このとき、基板3101上の金属層3102と、酸化物層3104との間で剥離することができる。そして、剥離した素子形成層3107を別の基板(第3の基板ともいう)、例えば、プラスチック等の可撓性基板上に接着層(第2の接着層ともいう)(ここでは図示しない)を用いて貼り付ける。
なお、上記プラスチック等の可撓性基板としては、熱可塑性や熱硬化性の合成樹脂を用いることができる。例えば、ポリエチレン、ポリプロピレン、ポリスチレン、ポリアミド、ポリイミド、ポリアミドイミド、ポリカーボネート(PC)、アクリル系樹脂、ナイロン、ポリメチルメタクリレート、アクリル−スチレン共重合体(AS樹脂)、ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)、ポリエーテルサルフォン(PES)、ポリイミドポリエチレン、ポリプロピレン、フッ素系樹脂、スチレン系樹脂、ポリオレフィン系樹脂、メラミン樹脂、フェノール樹脂、ノルボルネン樹脂等を用いることができる。
また、接着層(第2の接着層)には、反応硬化型接着剤、熱硬化型接着剤、紫外線硬化型接着剤等の光硬化型接着剤、嫌気型接着剤などの各種硬化型接着剤等の接着剤を用いることができるが、作業効率の点から紫外線硬化型接着剤が好ましい。
最後に、補助基板3110を除去することにより本発明の転写が完了する。具体的には、紫外線を照射したり、加熱したりすることにより、接着層(第1の接着層)3109の接着力を低下させ、基板(第3の基板)に貼り付けられた素子形成層3107から補助基板3110を剥離する。さらに、素子形成層3107と接着層(第1の接着層)3109との間に水溶性の有機樹脂からなる膜が形成されている場合には、水洗することにより水溶性の有機樹脂からなる膜、および接着層(第1の接着層)3109の残りを除去することができる。
以下に、本発明の実施例について説明する。
本実施例では、本発明の転写工程を含む作製方法について図2、図3を用いて説明する。
図2(A)において、第1の基板201上に金属層202が積層され、その上に複数の接着体203が形成される。
なお、本実施例において、第1の基板201としては、ガラス基板、石英基板を用いることができる。なお、ガラス基板としては、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、アルミノシリケートガラスなどを素材とするガラス基板を用いることができ、代表的には、コーニング社製の1737ガラス基板(歪み点667℃)、旭硝子社製のAN100(歪み点670℃)などが適用可能である。本実施例では、AN100を用いることとする。
また、金属層202には、タングステン(W)、モリブデン(Mo)、テクネチウム(Tc)、レニウム(Re)、ルテニウム(Ru)、オスミウム(Os)、ロジウム(Rh)、イリジウム(Ir)、パラジウム(Pd)、白金(Pt)、銀(Ag)、または金(Au)から選ばれた元素、前記元素を主成分とする合金、または窒化物(例えば、窒化チタン、窒化タングステン、窒化タンタル、窒化モリブデン)を単層、または積層して用いることができるが、本実施例では、W(タングステン)を主成分とする金属層202を用いることとする。なお、金属層202の膜厚は10nm〜200nm、好ましくは50nm〜75nmとすればよい。
金属層202は、スパッタリング法、CVD法、蒸着法により形成することができるが、本実施例では、スパッタリング法により成膜することとする。また、スパッタリング法により金属層202を形成する場合には、第1の基板201を固定するため、第1の基板201の周縁部付近における膜厚が不均一になりやすい。そのため、ドライエッチングによって周縁部のみを除去することが好ましい。
金属層202の上に形成される接着体203は、非晶質シリコン膜を成膜した後、これをパターニングすることにより形成される。
次に、酸化物層204を形成する(図2(B))。本実施例では酸化シリコンからなる膜を酸化シリコンターゲットを用いたスパッタリング法により、膜厚150nm〜200nmで形成する。なお、酸化物層204の膜厚は、金属層202の膜厚の2倍以上とすることが望ましい。
次に、酸化物層204上に素子形成層301が形成される(図2(C))。素子形成層301には、TFT(pチャネル型TFT、またはnチャネル型TFT)が複数形成され、これらのTFTを接続する配線211、絶縁膜(210、212)の他、これらのTFTと接続された素子(発光素子、液晶素子)が含まれるものとする。なお、TFTを含む素子形成層の作製方法は、本発明において特に限定されるものではなく、実施例5で示すような作製方法の他、公知の作製方法を組み合わせて用いることができる。なお、TFTは、酸化物層204上の半導体膜の一部に形成された不純物領域205およびチャネル形成領域206、絶縁膜207、およびゲート電極208により構成される。
本実施例では、素子形成層301を形成する際に、少なくとも水素を含む材料膜(半導体膜または金属膜)を形成した後、水素を含む材料膜中に含まれる水素を拡散するための熱処理を行う。この熱処理は420℃以上であればよく、素子形成層301の形成プロセスとは別途行ってもよいし、兼用させて工程を省略してもよい。例えば、水素を含む材料膜として水素を含むアモルファスシリコン膜をCVD法により成膜した後、結晶化させるため500℃以上の熱処理を行えば、加熱によりポリシリコン膜が形成できると同時に水素の拡散を行うことができる。
なお、この熱処理を行うことにより、金属層202と酸化物層204との間に結晶構造を有する金属酸化物からなる層(図示せず)が形成される。なお、金属層202上に接着体203を形成し、その上に酸化物層204を積層形成する際に、金属層202と酸化物層204との間に2nm〜5nm程度形成されるアモルファス状態の金属酸化物層(本実施例では酸化タングステン膜)も、この熱処理により結晶構造を形成し、金属酸化物からなる層(図示せず)を形成する。
なお、この金属酸化物からなる層(図示せず)が金属層202と酸化物層204との界面に形成されることにより、後の工程での基板と素子形成層との剥離が容易になる。なお、本実施例では、素子形成層301を形成する途中の熱処理において、金属酸化物からなる層が形成される場合について説明したが、本発明はこの方法に限られることはなく、金属層202および接着体203を形成した後、金属酸化物層を形成し、酸化物層204を形成する方法で行うこともできる。
一方、素子形成層301を形成する途中の熱処理により、接着体203と金属層202との密着性を高めることができる。すなわち、本実施例において、非晶質シリコン膜で形成された接着体203は、熱処理を加えることにより、先に形成された金属層202中のタングステン(W)と反応して、シリサイド(タングステンシリサイド:WSi2)を形成する。そのため、接着体203と金属層202との密着性が高められる。なお、本発明では、素子形成層301を形成する途中の熱処理により、金属層中の金属と接着体とを反応させる方法に限られることなく、金属層と接着体を形成した後、金属層中の金属と接着体とを反応させるための熱処理を素子形成層301の作製とは別に行うこともできる。
素子形成層301が完成したところで、接着体203を除去する。具体的には、ドライエッチング法により絶縁膜(207、209、210、212)および酸化物層204の一部と接着体203とをエッチングし、開口部213を形成する(図2(D))。
例えば、絶縁膜(207、209、210、212)および酸化物層204をエッチングする場合であって、これらが、酸化珪素で形成されている場合には、炭化フッ素(CF4)を主成分とするエッチングガスを用いてドライエッチングを行い、また接着体203をエッチングする場合であって、接着体203が珪素で形成されており、金属層(例えばW)との反応にも拘わらずその一部に珪素を主成分とする部分が残っている場合には、これを臭化水素(HBr)および塩素(Cl2)を主成分とするエッチングガスを用いてエッチングすることができる。さらに、接着体203が珪素で形成されており、金属層(W)との反応によってその一部がシリサイド(WSi)を形成している場合には、これをフッ化硫黄(SF6)と臭化水素(HBr)を主成分とするエッチングガスを用いてエッチングすることができる。
次に、素子形成層301上に有機樹脂層214を形成する。有機樹脂層214に用いる材料としては、水またはアルコール類に可溶な有機材料を用い、これを全面に塗布、硬化することにより形成する。この有機材料の組成としては、例えば、エポキシ系、アクリレート系、シリコン系等のいかなるものでもよい。具体的には、スピンコート法により水溶性樹脂(東亜合成製:VL−WSHL10)(膜厚30μm)を塗布し、仮硬化させるために2分間の露光を行ったあと、UV光を裏面から2.5分、表面から10分、合計12.5分の露光を行って本硬化させることにより有機樹脂層214が形成される(図2(E))。
なお、後の剥離を行いやすくするために、金属層202と酸化物層204との界面(金属酸化物を含む層)における密着性を部分的に低下させる処理を行う。密着性を部分的に低下させる処理は、剥離しようとする領域の周縁に沿って金属層202または酸化物層204にレーザー光を部分的に照射する処理、或いは、剥離しようとする領域の周縁に沿って外部から局所的に圧力を加えて酸化物層204の層内または界面の一部分に損傷を与える処理である。具体的にはダイヤモンドペンなどで硬い針を垂直に押しつけて荷重をかけて動かせばよい。好ましくは、スクライバー装置を用い、押し込み量を0.1mm〜2mmとし、圧力をかけて動かせばよい。このように、剥離を行う前に剥離現象が生じやすくなるような部分、即ち、きっかけをつくることが重要であり、密着性を選択的(部分的)に低下させる前処理を行うことで、剥離不良がなくなり、さらに歩留まりも向上する。
次に、第1の接着層215を形成することにより、有機樹脂層214上に第1の接着層215を介して補助基板である第2の基板216を貼り付けることができる(図2(E))。なお、第1の接着層215を形成する材料としては、後の工程において、所定の処理を行うことにより接着性が弱まる公知の材料を用いることができるが、本実施例では、後の工程において、光照射により接着力が低下する感光性の両面テープを用いる場合について説明する。
次に、第1の基板201を物理的手段により補助基板が貼り付けられた素子形成層301から引き剥がす。本実施例の場合には、金属層202と酸化物層204との界面(金属酸化物を含む層)部分において、比較的小さな力(例えば、人間の手、ノズルから吹付けられるガスの風圧、超音波等)で引き剥がすことができる。具体的には、酸化タングステン膜中、または酸化タングステン膜と酸化シリコン膜との界面、または酸化タングステン膜とタングステン膜との界面で分離させ、引き剥がすことができる。こうして、酸化物層204上に形成された素子形成層301を第1の基板201から分離することができる。剥離時の状態を図3(A)に示す。
また、剥離により露出した表面には、金属酸化物を含む層の一部が残っており、これは、後の工程において、露出面を基板等に接着する際に密着性を低下させる原因となることから、露出面に残っている金属酸化物を含む層の一部を除去する処理を行うことが好ましい。なお、これらを除去するためには、アンモニア水溶液などのアルカリ性の水溶液や酸性水溶液などを用いることができる。
次に、第2の接着層217を形成し、第2の接着層217を介して第3の基板218と酸化物層204(及び素子形成層301)とを接着する(図3(B))。なお、第1の接着層215により接着された第2の基板216と有機樹脂層214との密着性よりも、第2の接着層217により接着された酸化物層204(及び素子形成層301)と第3の基板218との密着性の方が高いことが重要である。
第3の基板218としては、可撓性基板(プラスチック基板)を用いることが好ましく、本実施例では、極性基のついたノルボルネン樹脂からなるARTON(JSR製)を用いることとする。
また、第2の接着層217に用いる材料としては、反応硬化型接着剤、熱硬化型接着剤、紫外線硬化型接着剤等の光硬化型接着剤、嫌気型接着剤などの各種硬化型接着剤が挙げられる。さらに好ましくは、銀、ニッケル、アルミニウム、窒化アルミニウムからなる粉末、またはフィラーを含ませることにより、高い熱伝導性を持たせることがより好ましい。
次に、第2の基板216側から紫外線を照射することにより、第1の接着層215に用いている両面テープの接着力を低下させ、素子形成層301から第2の基板216を分離させる(図3(C))。さらに、本実施例では、露出した表面を水洗することにより、第1の接着層215および有機樹脂層214を溶かして除去することができ、図3(D)に示す構造を得ることができる。
以上により、第1の基板201上に形成されたTFTを剥離し、別の基板(第3の基板218)上に転写することができる。
本実施例では、本発明の転写工程を含む作製方法であって、実施例1とはその一部が異なる場合について図4、図5を用いて説明する。
図4(A)において、第1の基板401上に金属層402が積層され、その上に複数の接着体403が形成される。
なお、本実施例において、第1の基板401としては、実施例1と同様のガラス基板(AN100)を用いることとする。また、金属層402についても実施例1と同様にW(タングステン)を主成分とする金属層を用いることとする。なお、金属層402は、スパッタリング法により成膜し、その膜厚は10nm〜200nm、好ましくは50nm〜75nmとすればよい。
金属層402の上に形成される接着体403は、非晶質シリコン膜を成膜した後、これをパターニングすることにより形成される。
次に、酸化物層404を形成する(図4(B))。本実施例では酸化シリコンからなる膜を酸化シリコンターゲットを用いたスパッタリング法により、膜厚150nm〜200nmで形成する。なお、酸化物層404の膜厚は、金属層402の膜厚の2倍以上とすることが望ましい。
次に、酸化物層404上に素子形成層501が形成される(図4(C))。素子形成層501には、TFT(pチャネル型TFT、またはnチャネル型TFT)が複数形成され、これらのTFTを接続する配線411、絶縁膜410の他、これらのTFTと接続された素子(発光素子、液晶素子)が含まれるものとする。なお、TFTを含む素子形成層の作製方法は、本発明において特に限定されるものではなく、実施例5で示すような作製方法の他、公知の作製方法を組み合わせて用いることができる。なお、TFTは、酸化物層404上の半導体膜の一部に形成された不純物領域405およびチャネル形成領域406、絶縁膜407、およびゲート電極408により構成される。
本実施例でも実施例1の場合と同様に素子形成層501を形成する際に、少なくとも水素を含む材料膜(半導体膜または金属膜)を形成した後、水素を含む材料膜中に含まれる水素を拡散するための熱処理を行う。なお、この熱処理を行うことにより、金属層402と酸化物層404との間に結晶構造を有する金属酸化物からなる層(図示せず)が形成される。
なお、この金属酸化物からなる層(図示せず)が金属層402と酸化物層404との界面に形成されることにより、後の工程での基板と素子形成層との剥離が容易になる。
一方、素子形成層501を形成する途中の熱処理により、接着体403と金属層402との密着性を高めることができる。
本実施例では、素子形成層501に含まれる配線411まで形成したところで、接着体403を除去する。具体的には、ドライエッチング法により絶縁膜410の一部と接着体403とをエッチングし、開口部412を形成する(図4(D))。
例えば、絶縁膜(407、409、410)および酸化物層404をエッチングする場合であって、これらが、酸化珪素で形成されている場合には、炭化フッ素(CF4)を主成分とするエッチングガスを用いてドライエッチングを行い、また接着体403をエッチングする場合であって、接着体403が珪素で形成されており、金属層(例えばW)との反応にも拘わらずその一部に珪素を主成分とする部分が残っている場合には、これを臭化水素(HBr)および塩素(Cl2)を主成分とするエッチングガスを用いてエッチングすることができる。さらに、接着体403が珪素で形成されており、金属層(W)との反応によってその一部がシリサイド(WSi)を形成している場合には、これをフッ化硫黄(SF6)と臭化水素(HBr)を主成分とするエッチングガスを用いてエッチングすることができる。
次に、開口部412を埋め、素子形成層501の表面を平坦化するために絶縁膜413を形成する(図4(E))。なお、本実施例では、プラズマCVD法により形成された膜厚1〜3μmの窒化酸化シリコン膜を用いる。勿論、この絶縁膜は窒化酸化シリコン膜に限定されるものでなく、窒化シリコン、酸化シリコンといった絶縁材料や、アクリル、ポリイミド、ポリアミドなどの有機絶縁材料からなる単層構造や、これらを組み合わせた積層構造としても良い。
なお、絶縁膜413により素子形成層501の表面を平坦化した後の工程である(1)素子形成層501の上に有機樹脂層を形成し、その上に第1の接着層を介して補助基板である第2の基板を貼り付ける工程、(2)素子形成層501から第1の基板401を物理的手段により補助基板(第2の基板)が貼り付けられた素子形成層501から引き剥がす工程、(3)第2の接着層を形成し、第2の接着層を介して第3の基板と酸化物層(及び素子形成層)とを接着する工程、および(4)素子形成層から第2の基板を分離させる工程、については実施例1に示すものと同様の材料を用いて、同様の方法により形成することができるので説明は省略することとする。
以上により、素子形成層501が第2の接着層417を介して第3の基板418上に転写された図5(A)に示す構造を得ることができる。
また、本実施例では、図4(D)において開口部412を形成した後、絶縁膜419を形成することにより、図5(B)に示す構造を形成しても良い。
以上により、第1の基板401上に形成されたTFTを剥離し、別の基板(第3の基板418)上に転写することができる。
本実施例では、本発明の転写工程を含む作製方法であって、実施例1や実施例2とはその一部が異なる場合について図6、図7を用いて説明する。
図6(A)において、第1の基板601上に金属層602が積層され、その上に酸化物層603が形成される。
なお、本実施例において、第1の基板601としては、実施例1と同様のガラス基板(AN100)を用いることとする。また、金属層602についても実施例1と同様にW(タングステン)を主成分とする金属層602を用いることとする。なお、金属層402は、スパッタリング法により成膜し、その膜厚は10nm〜200nm、好ましくは50nm〜75nmとすればよい。
金属層602の上に形成される酸化物層603は、酸化シリコンからなる膜を酸化シリコンターゲットを用いたスパッタリング法により、膜厚150nm〜200nmで形成する。なお、酸化物層603の膜厚は、金属層602の膜厚の2倍以上とすることが望ましい。また、本実施例において、酸化物層603は、パターニングにより複数の島状に分離形成される。
次に、酸化物層603を覆って、半導体膜604が形成される。本実施例では、非晶質シリコン膜をプラズマCVD法により成膜することにより形成される(図6(A))。そして、この半導体膜604をパターニングすることにより、酸化物層603上に形成される半導体a(605)、分離形成された2つの酸化物層603の間に形成された半導体b(606)が得られる。なお、ここで形成される半導体a(605)は、後で形成されるTFTの不純物領域およびチャネル形成領域となり、半導体b(606)が、本発明における接着体となる。
すなわち、本発明では、TFTの一部を形成する半導体a(605)と、接着体を形成する半導体b(606)が同時に形成される点に特徴がある。
次に、半導体a(605)を一部に含む素子形成層701が形成される(図6(C))。素子形成層701には、TFT(pチャネル型TFT、またはnチャネル型TFT)が複数形成され、これらのTFTを接続する配線613、絶縁膜612の他、これらのTFTと接続された素子(発光素子、液晶素子)が含まれるものとする。なお、TFTを含む素子形成層の作製方法は、本発明において特に限定されるものではなく、実施例5で示すような作製方法の他、公知の作製方法を組み合わせて用いることができる。なお、TFTは、酸化物層603上の半導体a(605)の一部に形成された不純物領域607およびチャネル形成領域608、ゲート絶縁膜609、およびゲート電極610により構成される。
本実施例でも実施例1の場合と同様に素子形成層701を形成する際に、少なくとも水素を含む材料膜(半導体膜または金属膜)を形成した後、水素を含む材料膜中に含まれる水素を拡散するための熱処理を行う。なお、この熱処理を行うことにより、金属層602と酸化物層603との間に結晶構造を有する金属酸化物からなる層(図示せず)が形成される。
なお、この金属酸化物からなる層(図示せず)が金属層602と酸化物層603との界面に形成されることにより、後の工程での第1の基板601と素子形成層701との剥離が容易になる。
一方、素子形成層701を形成する途中の熱処理により、接着体である半導体b(606)と金属層602との密着性を高めることができる。
本実施例では、素子形成層701に含まれる配線613まで形成したところで、半導体b(606)を除去する(図6(D))。具体的には、ドライエッチング法により絶縁膜612の一部と半導体b(606)とをエッチングし、開口部614を形成する。
例えば、絶縁膜(609、611、612)および酸化物層603をエッチングする場合であって、これらが、酸化珪素で形成されている場合には、炭化フッ素(CF4)を主成分とするエッチングガスを用いてドライエッチングを行い、また接着体である半導体b(606)をエッチングする場合であって、半導体b(606)が珪素で形成されており、金属層(例えばW)との反応にも拘わらずその一部に珪素を主成分とする部分が残っている場合には、これを臭化水素(HBr)および塩素(Cl2)を主成分とするエッチングガスを用いてエッチングすることができる。さらに、半導体b(606)が珪素で形成されており、金属層(W)との反応によってその一部がシリサイド(WSi)を形成している場合には、これをフッ化硫黄(SF6)と臭化水素(HBr)を主成分とするエッチングガスを用いてエッチングすることができる。
次に、開口部614を埋め、素子形成層701の表面を平坦化するために絶縁膜615を形成する(図6(E))。なお、本実施例では、プラズマCVD法により形成された膜厚1〜3μmの窒化酸化シリコン膜を用いる。勿論、この絶縁膜は窒化酸化シリコン膜に限定されるものでなく、窒化シリコン、窒化シリコン、酸化シリコンといった絶縁材料や、アクリル、ポリイミド、ポリアミドなどの有機絶縁材料からなる単層構造や、これらを組み合わせた積層構造としても良い。
なお、絶縁膜615により素子形成層701の表面を平坦化した後の工程である(1)素子形成層701の上に有機樹脂層を形成し、その上に第1の接着層を介して補助基板である第2の基板を貼り付ける工程、(2)素子形成層701から第1の基板601を物理的手段により補助基板(第2の基板)が貼り付けられた素子形成層701から引き剥がす工程、(3)第2の接着層を形成し、第2の接着層を介して第3の基板と酸化物層(及び素子形成層)とを接着する工程、および(4)素子形成層から第2の基板を分離させる工程、については実施例1に示すものと同様の材料を用いて、同様の方法により形成することができるので説明は省略することとする。
以上により、素子形成層701が第2の接着層617を介して第3の基板618上に転写された図7(A)に示す構造を得ることができる。
また、本実施例では、図6(D)において開口部614を形成した後、絶縁膜800を形成することにより、図7(B)に示す構造を形成しても良い。
以上により、第1の基板601上に形成されたTFTを剥離し、別の基板(第3の基618板)上に転写することができる。
本実施例では、本発明における接着体の配置およびその形状について、図8を用いて説明する。
本発明では、図8(A)に示すように基板801上に形成された素子形成層802が、物理的手段によって剥離され、別の基板上に貼付けられることにより、転写が行われる。なお、図8(A)の場合には、素子形成層802は、矢印の方向に剥離されるものとする。
そこで、素子形成層802に形成される接着体の配置および形状について、素子形成層802の一部である領域803に素子形成層802の作製途中に形成され、剥離直前に除去される接着体の配置および形状の一例を図8(B)〜図8(D)に示す。
図8(B)では、TFT804が複数形成される領域803において、剥離方向XX’に配列されるTFT804の間に四角形状の接着体805が形成される場合について示す。なお、この場合、四角形状の接着体805が長方形を有し、剥離方向AA’と平行に長方形の長辺が並ぶように配置されるのがより好ましい。このように接着体805を四角形状とすることにより、接着体805を除去した後、素子形成層802を基板801から容易に剥離することができる。
図8(C)では、TFT806が複数形成される領域803において、剥離方向AA’に配列されるTFT806の間に三角形状の接着体807が形成される場合について示す。なお、この場合、三角形状の接着体807の底辺が、剥離方向XX’と垂直になるように配置されるのがより好ましい。このように接着体807を三角形状とした場合にも、接着体807を除去した後、素子形成層802を基板801から容易に剥離することができる。
図8(D)では、TFT808が複数形成される領域803において、剥離方向XX’に複数配列されるTFT808の列と列との間にライン状の接着体809が形成される場合について示す。なお、この場合、ライン状の接着体809は、剥離方向XX’に複数のTFT808が配列されるのと同じ長さで形成しても良いが、TFT8081つ分の長さで形成しても良い。このように接着体809をライン状とした場合にも、接着体807を除去した後、素子形成層802を基板801から容易に剥離することができる。
なお、本実施例で示した接着体の配置および形状は、本発明における好ましい一例に過ぎず、本発明の接着体の形状を何ら限定するものではない。
本実施例では、同一基板上にnチャネル型TFT及びpチャネル型TFTを同時に作製する方法について、図9、図10を用いて説明する。
基板901上に金属層902が形成され、その上に接着体903が形成される。
本実施例では、基板901として、ガラス基板(#1737)を用い、金属層902には、実施例1と同様にタングステン(W)を主成分とする金属材料を用いる。なお、接着体903は、後で形成されるTFTの間に配置されるように所望の形状にパターニングされ、形成される。
次に金属層902および接着体903上に下地絶縁膜としても機能する酸化物層904を形成する。本実施例では、プラズマCVD法で成膜温度300℃、原料ガスSiH4、N2Oから作製される酸化窒化シリコン膜(組成比Si=32%、O=59%、N=7%、H=2%)を100nmの厚さに成膜することにより、酸化物層904を形成する。
さらに、大気解放せず連続的にプラズマCVD法で成膜温度300℃、成膜ガスSiH4で非晶質構造を有する半導体層(ここでは非晶質シリコン層)を54nmの厚さで形成する。この非晶質シリコン層は水素を含んでおり、後の熱処理によって水素を拡散させ、物理的手段で酸化物層の層内、あるいは界面において剥離することができる。
次に、重量換算で10ppmのニッケルを含む酢酸ニッケル塩溶液をスピナーで塗布する。塗布に代えてスパッタ法でニッケル元素を全面に散布する方法を用いてもよい。次いで、加熱処理を行い結晶化させて結晶構造を有する半導体膜(ここではポリシリコン層)を形成する。ここでは脱水素化のための熱処理(500℃、1時間)の後、結晶化のための熱処理(550℃、4時間)を行って結晶構造を有するシリコン膜を得る。また、この脱水素化のための熱処理(500℃、1時間)は、非晶質シリコン膜に含まれる水素を金属層902と酸化物層904との界面に拡散する熱処理を兼ねている。なお、ここではシリコンの結晶化を助長する金属元素としてニッケルを用いた結晶化技術を用いるが、他の公知の結晶化技術、例えば固相成長法やレーザー結晶化法を用いてもよい。
次に、結晶構造を有するシリコン膜表面の酸化膜を希フッ酸等で除去した後、結晶化率を高め、結晶粒内に残される欠陥を補修するためのレーザー光(XeCl:波長308nm)の照射を大気中、または酸素雰囲気中で行う。レーザー光には波長400nm以下のエキシマレーザー光や、YAGレーザーの第2高調波、第3高調波を用いる。ここでは、繰り返し周波数10〜1000Hz程度のパルスレーザー光を用い、当該レーザー光を光学系にて100〜500mJ/cm2に集光し、90〜95%のオーバーラップ率をもって照射し、シリコン膜表面を走査させればよい。ここでは、繰り返し周波数30Hz、エネルギー密度470mJ/cm2でレーザー光の照射を大気中で行う。
なお、大気中、または酸素雰囲気中で行うため、レーザー光の照射により表面に酸化膜が形成される。なお、ここではパルスレーザーを用いる例を示したが、連続発振のレーザーを用いてもよく、非晶質半導体膜の結晶化に際し、大粒径に結晶を得るためには、連続発振が可能な固体レーザーを用い、基本波の第2高調波〜第4高調波を適用するのが好ましい。代表的には、Nd:YVO4レーザー(基本波1064nm)の第2高調波(532nm)や第3高調波(355nm)を適用すればよい。連続発振のレーザーを用いる場合には、出力10Wの連続発振のYVO4レーザから射出されたレーザー光を非線形光学素子により高調波に変換する。また、共振器の中にYVO4結晶と非線形光学素子を入れて、高調波を射出する方法もある。そして、好ましくは光学系により照射面にて矩形状または楕円形状のレーザー光に成形して、被処理体に照射する。このときのエネルギー密度は0.01〜100MW/cm2程度(好ましくは0.1〜10MW/cm2)が必要である。そして、10〜2000cm/s程度の速度でレーザー光に対して相対的に半導体膜を移動させて照射すればよい。
次に、上記レーザー光の照射により形成された酸化膜に加え、オゾン水で表面を120秒処理して合計1〜5nmの酸化膜からなるバリア層を形成する。本実施の形態ではオゾン水を用いてバリア層を形成するが、酸素雰囲気下の紫外線の照射で結晶構造を有する半導体膜の表面を酸化する方法や酸素プラズマ処理により結晶構造を有する半導体膜の表面を酸化する方法やプラズマCVD法やスパッタ法や蒸着法などで1〜10nm程度の酸化膜を堆積してバリア層を形成してもよい。また、バリア層を形成する前にレーザー光の照射により形成された酸化膜を除去してもよい。
次に、バリア層上にスパッタリング法にてゲッタリングサイトとなるアルゴン元素を含む非晶質シリコン膜を10nm〜400nm、ここでは膜厚100nmで成膜する。本実施例では、アルゴン元素を含む非晶質シリコン膜は、シリコンターゲットを用いてアルゴンを含む雰囲気下で形成する。プラズマCVD法を用いてアルゴン元素を含む非晶質シリコン膜を形成する場合、成膜条件は、モノシランとアルゴンの流量比(SiH4:Ar)を1:99とし、成膜圧力を6.665Pa(0.05Torr)とし、RFパワー密度を0.087W/cm2とし、成膜温度を350℃とする。
その後、650℃に加熱された炉に入れて3分の熱処理を行いゲッタリングして、結晶構造を有する半導体膜中のニッケル濃度を低減する。炉に代えてランプアニール装置を用いてもよい。
次に、バリア層をエッチングストッパーとして、ゲッタリングサイトであるアルゴン元素を含む非晶質シリコン膜を選択的に除去した後、バリア層を希フッ酸で選択的に除去する。なお、ゲッタリングの際、ニッケルは酸素濃度の高い領域に移動しやすい傾向があるため、酸化膜からなるバリア層をゲッタリング後に除去することが望ましい。
次いで、得られた結晶構造を有するシリコン膜(ポリシリコン膜とも呼ばれる)の表面にオゾン水で薄い酸化膜を形成した後、レジストからなるマスクを形成し、所望の形状にエッチング処理して島状に分離された半導体層905、906を形成する。半導体層905、906を形成した後、レジストからなるマスクを除去する(図9(A))。
次に、フッ酸を含むエッチャントで酸化膜を除去すると同時にシリコン膜(半導体層905、906)の表面を洗浄した後、ゲート絶縁膜907となるシリコンを主成分とする絶縁膜を形成する。本実施例では、プラズマCVD法により115nmの厚さで酸化シリコン膜を形成する(図9(B))。
さらに、ゲート絶縁膜907上に膜厚20〜100nmの第1の導電膜908と、膜厚100〜400nmの第2の導電膜909とを積層形成する。本実施例では、ゲート絶縁膜907上に第1の導電膜908となる膜厚50nmの窒化タンタル膜、第2の導電膜909となる膜厚370nmのタングステン膜を順次積層する。
なお、第1の導電膜908及び第2の導電膜909を形成する導電性材料としてはTa、W、Ti、Mo、Al、Cuから選ばれた元素、または前記元素を主成分とする合金材料もしくは化合物材料を用いることができる。また、第1の導電膜908及び第2の導電膜909としてリン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜や、AgPdCu合金を用いてもよい。また、2層構造に限定されず、例えば、膜厚50nmのタングステン膜、膜厚500nmのアルミニウムとシリコンの合金(Al−Si)膜、膜厚30nmの窒化チタン膜を順次積層した3層構造としてもよい。また、3層構造とする場合、第1の導電膜のタングステンに代えて窒化タングステンを用いてもよいし、第2の導電膜のアルミニウムとシリコンの合金(Al−Si)膜に代えてアルミニウムとチタンの合金膜(Al−Ti)を用いてもよいし、第3の導電膜の窒化チタン膜に代えてチタン膜を用いてもよい。また、単層構造であってもよい。
次に、図9(C)に示すように光露光工程によりレジストからなるマスク910、911を形成し、ゲート電極及び配線を形成するための第1のエッチング処理を行う。第1のエッチング処理では第1及び第2のエッチング条件で行う。エッチングにはICP(Inductively Coupled Plasma:誘導結合型プラズマ)エッチング法を用いると良い。ICPエッチング法を用い、エッチング条件(コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等)を適宜調節することによって所望のテーパー形状に膜をエッチングすることができる。なお、エッチング用ガスとしては、Cl2、BCl3、SiCl4、CCl4などを代表とする塩素系ガスまたはCF4、SF6、NF3などを代表とするフッ素系ガス、またはO2を適宜用いることができる。
本実施例では、基板側(試料ステージ)にも150WのRF(13.56MHz)電力を投入し、実質的に負の自己バイアス電圧を印加する。なお、基板側の電極面積サイズは、12.5cm×12.5cmであり、コイル型の電極面積サイズ(ここではコイルの設けられた石英円板)は、直径25cmの円板である。この第1のエッチング条件によりW膜をエッチングして第1の導電層の端部をテーパー形状とする。第1のエッチング条件でのWに対するエッチング速度は200.39nm/min、TaNに対するエッチング速度は80.32nm/minであり、TaNに対するWの選択比は約2.5である。また、この第1のエッチング条件によって、Wのテーパー角は、約26°となる。この後、レジストからなるマスク910、911を除去せずに第2のエッチング条件に変え、エッチング用ガスにCF4とCl2とを用い、それぞれのガス流量比を30/30(sccm)とし、1Paの圧力でコイル型の電極に500WのRF(13.56MHz)電力を投入してプラズマを生成して約30秒程度のエッチングを行った。基板側(試料ステージ)にも20WのRF(13.56MHz)電力を投入し、実質的に負の自己バイアス電圧を印加する。CF4とCl2を混合した第2のエッチング条件ではW膜及びTaN膜とも同程度にエッチングされる。第2のエッチング条件でのWに対するエッチング速度は58.97nm/min、TaNに対するエッチング速度は66.43nm/minである。なお、ゲート絶縁膜上に残渣を残すことなくエッチングするためには、10〜20%程度の割合でエッチング時間を増加させると良い。
上記第1のエッチング処理では、レジストからなるマスクの形状を適したものとすることにより、基板側に印加するバイアス電圧の効果により第1の導電層及び第2の導電層の端部がテーパー形状となる。このテーパー部の角度は15〜45°とすればよい。
こうして、第1のエッチング処理により第1の導電層と第2の導電層からなる第1の形状の導電層912、913(第1の導電層912a、913aと第2の導電層912b、913b)を形成する。ゲート絶縁膜となる絶縁膜907は、10〜20nm程度エッチングされ、第1の形状の導電層912、913で覆われない領域が薄くなったゲート絶縁膜907となる。
次に、図9(D)に示すように、レジストからなるマスクを除去せずに第2のエッチング処理により第2の形状の導電層914、915を形成する。ここでは、エッチング用ガスにSF6とCl2とO2とを用い、それぞれのガス流量比を24/12/24(sccm)とし、1.3Paの圧力でコイル型の電極に700WのRF(13.56MHz)電力を投入してプラズマを生成してエッチングを25秒行う。基板側(試料ステージ)にも10WのRF(13.56MHz)電力を投入し、実質的に負の自己バイアス電圧を印加する。第2のエッチング処理でのWに対するエッチング速度は227.3nm/min、TaNに対するエッチング速度は32.1nm/minであり、TaNに対するWの選択比は7.1であり、ゲート絶縁膜911であるSiONに対するエッチング速度は33.7nm/minであり、SiONに対するWの選択比は6.83である。このようにエッチングガス用ガスにSF6を用いた場合、ゲート絶縁膜911との選択比が高いので膜減りを抑えることができる。本実施例におけるゲート絶縁膜907の膜減りは8nm程度である。
この第2のエッチング処理によりWのテーパー角を70°とすることができる。この第2のエッチング処理により第2の導電層914b、915bを形成する。このとき、第1の導電層は、ほとんどエッチングされず、第1の導電層914a、915aとなる。なお、第1の導電層914a、915aは、第1の導電層912a、913aとほぼ同一サイズである。実際には、第1の導電層の幅は、第2のエッチング処理前に比べて約0.3μm程度、即ち線幅全体で0.6μm程度後退する場合もあるがほとんどサイズに変化がない。
また、2層構造に代えて、膜厚50nmのタングステン膜、膜厚500nmのアルミニウムとシリコンの合金(Al−Si)膜、膜厚30nmの窒化チタン膜を順次積層した3層構造とした場合、第1のエッチング処理における第1のエッチング条件としては、BCl3とCl2とO2とを原料ガスに用い、それぞれのガス流量比を65/10/5(sccm)とし、基板側(試料ステージ)に300WのRF(13.56MHz)電力を投入し、1.2Paの圧力でコイル型の電極に450WのRF(13.56MHz)電力を投入してプラズマを生成して117秒のエッチングを行えばよく、第1のエッチング処理における第2のエッチング条件としては、CF4とCl2とO2とを用い、それぞれのガス流量比を25/25/10(sccm)とし、基板側(試料ステージ)にも20WのRF(13.56MHz)電力を投入し、1Paの圧力でコイル型の電極に500WのRF(13.56MHz)電力を投入してプラズマを生成して約30秒程度のエッチングを行えばよく、第2のエッチング処理としてはBCl3とCl2を用い、それぞれのガス流量比を20/60(sccm)とし、基板側(試料ステージ)には100WのRF(13.56MHz)電力を投入し、1.2Paの圧力でコイル型の電極に600WのRF(13.56MHz)電力を投入してプラズマを生成してエッチングを行えばよい。
次に、レジストからなるマスク910、911を除去した後、図10(A)に示すようにレジストからなるマスク918を形成し第1のドーピング処理を行う。ドーピング処理はイオンドープ法、もしくはイオン注入法で行えば良い。なお、マスク918はpチャネル型TFTを形成する半導体膜及びその周辺の領域を保護するマスクである。
第1のドーピング処理におけるイオンドープ法の条件はドーズ量を1.5×1015atoms/cm2とし、加速電圧を60〜100keVとしてリン(P)をドーピングする。なお、n型を付与する不純物元素として、典型的にはリン(P)または砒素(As)を用いることができる。ここでは、第2の導電層914b、915bをマスクとして各半導体層に不純物領域が自己整合的に形成される。勿論、マスク918で覆われた領域には添加されない。こうして、第1の不純物領域919と、第2の不純物領域920が形成される。第1の不純物領域919には1×1020〜1×1021/cm3の濃度範囲でn型を付与する不純物元素が添加されている。ここでは、第1の不純物領域と同じ濃度範囲の領域をn+領域とも呼ぶ。
また、第2の不純物領域920は第1の導電層915aにより第1の不純物領域919よりも低濃度に形成され、1×1018〜1×1019/cm3の濃度範囲でn型を付与する不純物元素が添加されることになる。なお、第2の不純物領域920は、テーパー形状である第1の導電層915aの部分を通過させてドーピングを行うため、テーパ−部の端部に向かって不純物濃度が増加する濃度勾配を有している。ここでは、第2の不純物領域920と同じ濃度範囲の領域をn-領域とも呼ぶ。
次いで、レジストからなるマスク918を除去した後、新たにレジストからなるマスク921を形成して図10(B)に示すように第2のドーピング処理を行う。ドーピング処理はイオンドーピング、もしくはイオン注入法で行えばよい。なお、マスク921はnチャネル型TFTを形成する半導体膜及びその周辺の領域を保護するマスクである。
第2のドーピング処理におけるイオンドーピングの条件は、ドーズ量を1×1015〜2×1016atoms/cm2とし、加速電圧を50〜100keVとしてボロン(B)をドーピングする。ここでは、第2の導電層914b、915bをマスクとして、各半導体層に不純物領域が自己整合的に形成される。勿論、マスク921で覆われた領域にはボロンは添加されない。上記第2のドーピング処理により、pチャネル型TFTを形成する半導体層にp型の導電型を付与する不純物元素が添加された第3の不純物領域922及び第4の不純物領域923を形成する。
また、第3の不純物領域922には1×1020〜1×1021/cm3の濃度範囲でp型を付与する不純物元素が添加されるようにする。
また、第4の不純物領域923は第1の導電層914aのテーパー部と重なる領域に形成されるものであり、1×1018〜1×1020/cm3の濃度範囲でp型を付与する不純物元素が添加されるようにする。なお、第4の不純物領域923は、テーパー形状である第1の導電層914aの部分を透過させてドーピングを行うため、テーパー部の端部に向かって不純物濃度が増加する濃度勾配を有する。ここでは、第4の不純物領域923と同じ濃度範囲の領域をp-領域とも呼ぶ。
以上の工程により、それぞれの半導体層にn型またはp型の導電型を有する不純物領域が形成される。第2の形状の導電層914、915はTFTのゲート電極となる。
次に、それぞれの半導体層に添加された不純物元素を活性化処理する工程を行う。この活性化工程は、ランプ光源を用いたラピッドサーマルアニール法(RTA法)、或いはYAGレーザーまたはエキシマレーザーを裏面から照射する方法、或いは炉を用いた熱処理、或いはこれらの方法のうち、いずれかと組み合わせた方法によって行う。
次に、第1の絶縁膜924を形成する。なお、本実施例では、プラズマCVD法により形成された膜厚50nmの窒化酸化シリコン膜を用いる。勿論、この絶縁膜は窒化酸化シリコン膜に限定されるものでなく、窒化シリコン、酸化シリコンといった絶縁膜を単層または積層構造として用いても良い。
次に、第1の絶縁膜924上に第2の絶縁膜925を形成する。ここで形成される第2の絶縁膜925には、窒化シリコン、窒化酸化シリコン、酸化シリコンなどの絶縁膜を用いることができるが、本実施例では、プラズマCVD法により形成された膜厚50nmの窒化シリコン膜を用いることとする。
次に、窒化シリコン膜からなる第2の絶縁膜925を形成した後、熱処理(300〜550℃で1〜12時間の熱処理)を行い、半導体層を水素化する工程を行う(図10(C))。この工程は第2の絶縁膜925に含まれる水素により半導体層のダングリングボンドを終端する工程である。水素化の他の手段として、水素雰囲気下で350℃程度の熱処理や、プラズマ水素化(プラズマにより励起された水素を用いる)を行うこともできる。
次に、第2の絶縁膜925上に有機絶縁物材料からなる第3の絶縁膜926を形成する。ここでは、膜厚1.6μmのアクリル樹脂膜を形成する。次に、各不純物領域に達するコンタクトホール927を形成する。
なお、本実施例で用いるアクリル樹脂は感光性アクリルであるため、露光して現像することにより所望の位置を開孔することができる。また、第1の絶縁膜924および第2の絶縁膜925の一部のエッチングには、ドライエッチング法を用い、第1の絶縁膜924をエッチングストッパーとして第2の絶縁膜925のエッチングを行ってから、第1の絶縁膜924のエッチングを行う。これによりコンタクトホール927を得る。
なお、本実施例では、有機樹脂膜で形成された第3の絶縁膜926を形成した後でコンタクトホールを形成する場合について説明したが、第3の絶縁膜926を形成する前に第2の絶縁膜925および第1の絶縁膜924をドライエッチングすることもできる。なお、この場合には、エッチング処理後、第3の絶縁膜926を形成する前に基板を熱処理(300〜550℃で1〜12時間の熱処理)するのが好ましい。
そして、図10(D)に示すようにAl、Ti、Mo、W等を用いて配線928を形成することにより、nチャネル型TFT1001、pチャネル型TFT1002を同一基板上に形成することができる。
本実施例では、本発明により作製される半導体装置のうち、パネルの画素部に発光素子を有する発光装置の場合について、図11を用いて説明する。なお、図11(A)は、発光素子の断面構造について示すものであり、図11(B)(C)は、発光素子の素子構造について示したものである。なお、ここで示す発光素子は、電流制御用TFTと電気的に接続された第1の電極と、電界発光層を挟んで形成された第2の電極により形成される。
図11(A)において、基板1101上に接着層1110および酸化物層1109が形成され、その上に薄膜トランジスタ(TFT)が形成されている。なお、ここでは、発光素子1115の第1の電極1111と電気的に接続され、発光素子1115に供給される電流を制御する機能を有する電流制御用TFT1122と、電流制御用TFT1122のゲート電極に印加されるビデオ信号を制御するためのスイッチング用TFT1121を示す。
基板1101としては、遮光性を有するシリコン基板を用いるが、ガラス基板、石英基板、樹脂基板、フレキシブルな基板材料(プラスチック)を用いても良い。また、各TFTの活性層は、少なくともチャネル形成領域1102、ソース領域1103、ドレイン領域1104を備えている。
また、各TFTの活性層は、ゲート絶縁膜1105で覆われ、ゲート絶縁膜1105を介してチャネル形成領域1102と重なるゲート電極1106が形成されている。また、ゲート電極1106を覆って層間絶縁膜1108が設けられている。なお、層間絶縁膜1108を形成する材料としては、酸化珪素、窒化珪素および窒化酸化珪素等の珪素を含む絶縁膜の他、ポリイミド、ポリアミド、アクリル(感光性アクリルを含む)、BCB(ベンゾシクロブテン)といった有機樹脂膜を用いることができる。
次に、層間絶縁膜1108に開口部を形成し、電流制御用TFT1122のソース領域1103と電気的に接続された配線1107を形成し、さらにドレイン領域1104と電気的に接続された第1の電極1111を形成する。なお、第1の電極1111が陽極である場合には、電流制御用TFT1122をpチャネル型で形成し、陰極である場合には電流制御用TFT1122をpチャネル型で形成するのが望ましい。
以上は、本発明の他の実施例を用いて形成することができるので、説明は省略する。なお、剥離・転写を行う過程で形成された開口部は、層間絶縁膜1112を形成することによって埋められる。さらに、エッチバックによって配線1107の頭出しを行った後に、第1の電極1111は配線1107に接続されるように形成される。第1の電極1111の端部、および配線1107等を覆って絶縁層1112が形成される。次に、第1の電極1111上に電界発光層1113が形成され、その上に、第2の電極1114を形成することにより発光素子1115を完成させることができる。
なお、本実施例において、第1の電極1111および第2の電極1114の材料を適宜選択することができるが、陽極として機能させる電極を形成する場合には、一般的に仕事関数の大きい導電性材料(例えば、仕事関数が4.0eV以上)を用いることが好ましく、陰極として機能させる電極を形成する場合には、一般的に仕事関数の小さい導電性材料(例えば、仕事関数が3.5eV以下)を用いることが好ましい。また、電界発光層において生じた光を透過させる電極を形成する場合には、透光性の材料を用いて電極を形成する必要がある。なお、この場合において、いずれか一方の電極のみを透光性の材料で形成し、他方を遮光性の材料で形成しても良いが、両方の電極材料を透光性の材料で形成することにより、両電極から光を出射させることのできる発光素子を形成することができる。
また、図11(A)に示す発光素子において、陽極となる電極から電界発光層1113に正孔が注入され、陰極となる電極から電界発光層1113に電子が注入される。そして、電界発光層1113において、正孔と電子が再結合することにより発光が得られる。
また、電界発光層1113は、少なくとも発光層を含み、正孔注入層、正孔輸送層、ブロッキング層、電子輸送層、および電子注入層といったキャリアに対する機能の異なる層のいずれか一つ、もしくは複数を組み合わせて積層することにより形成される。
また、電界発光層1113を形成する材料としては、低分子系、高分子系、もしく中分子系の公知の有機化合物を用いることができる。なお、ここでいう中分子系の有機化合物とは、昇華性を有さず、分子数が20以下、又は連鎖する分子の長さが10μm以下の材料のことをいう。
なお、電界発光層1113を形成する材料として、具体的には以下に示すような材料を用いることができる。
正孔注入層を形成する正孔注入材料としては、有機化合物であればポルフィリン系の化合物が有効であり、フタロシアニン(以下、H2−Pcと示す)、銅フタロシアニン(以下、Cu−Pcと示す)などがある。導電性高分子化合物に化学ドーピングを施した材料もあり、ポリスチレンスルホン酸(以下、PSSと示す)をドープしたポリエチレンジオキシチオフェン(以下、PEDOTと示す)や、ポリアニリン、ポリビニルカルバゾール(以下、PVKと示す)などが挙げられる。
正孔輸送層を形成する正孔輸送材料としては、芳香族アミン系(すなわち、ベンゼン環−窒素の結合を有するもの)の化合物が好適である。広く用いられている材料として、例えば、先に述べたTPDの他、その誘導体である4,4'−ビス[N−(1−ナフチル)−N−フェニル−アミノ]−ビフェニル(以下、「α−NPD」と記す)や、4,4',4''−トリス(N,N−ジフェニル−アミノ)−トリフェニルアミン(以下、「TDATA」と記す)、4,4',4''−トリス[N−(3−メチルフェニル)−N−フェニル−アミノ]−トリフェニルアミン(以下、「MTDATA」と記す)などのスターバースト型芳香族アミン化合物が挙げられる。
発光層を形成する発光材料としては、具体的には、トリス(8−キノリノラト)アルミニウム(以下、Alq3と示す)、トリス(4−メチル−8−キノリノラト)アルミニウム(以下、Almq3と示す)、ビス(10−ヒドロキシベンゾ[h]−キノリナト)ベリリウム(以下、BeBq2と示す)、ビス(2−メチル−8−キノリノラト)−(4−ヒドロキシ−ビフェニリル)−アルミニウム(以下、BAlqと示す)、ビス[2−(2−ヒドロキシフェニル)−ベンゾオキサゾラト]亜鉛(以下、Zn(BOX)2と示す)、ビス[2−(2−ヒドロキシフェニル)−ベンゾチアゾラト]亜鉛(以下、Zn(BTZ)2と示す)などの金属錯体の他、各種蛍光色素が有効である。また、三重項発光材料も可能であり、白金ないしはイリジウムを中心金属とする錯体が主体である。三重項発光材料としては、トリス(2−フェニルピリジン)イリジウム(以下、Ir(ppy)3と示す)、2,3,7,8,12,13,17,18−オクタエチル−21H,23H−ポルフィリン−白金(以下、PtOEPと示す)などが知られている。
電子輸送層を形成する電子輸送材料としては、金属錯体がよく用いられ、先に述べたAlq3、Almq3、BeBq2などのキノリン骨格またはベンゾキノリン骨格を有する金属錯体や、混合配位子錯体であるBAlqなどが好適である。また、Zn(BOX)2、Zn(BTZ)2などのオキサゾール系、チアゾール系配位子を有する金属錯体もある。さらに、金属錯体以外にも、2−(4−ビフェニリル)−5−(4−tert−ブチルフェニル)−1,3,4−オキサジアゾール(以下、PBDと示す)、1,3−ビス[5−(p−tert−ブチルフェニル)−1,3,4−オキサジアゾール−2−イル]ベンゼン(以下、OXD−7と示す)などのオキサジアゾール誘導体、3−(4−tert−ブチルフェニル)−4−フェニル−5−(4−ビフェニリル)−1,2,4−トリアゾール(以下、TAZと示す)、3−(4−tert−ブチルフェニル)−4−(4−エチルフェニル)−5−(4−ビフェニリル)−1,2,4−トリアゾール(以下、p−EtTAZと示す)などのトリアゾール誘導体、バソフェナントロリン(以下、BPhenと示す)、バソキュプロイン(以下、BCPと示す)などのフェナントロリン誘導体が電子輸送性を有する。
その他、電界発光層にブロッキング層を含める場合には、ブロッキング層を形成する正孔阻止材料として、上で述べたBAlq、OXD−7、TAZ、p−EtTAZ、BPhen、BCPなどが、励起エネルギーレベルが高いため有効である。
図11(B)には、第1の電極1131が透光性の材料で形成された陽極であり、第2の電極1133が遮光性の材料で形成された陰極である場合の構成について示す。この場合には、第1の電極1131は、酸化インジウム・スズ(ITO)膜、酸化インジウムに2〜20[%]の酸化亜鉛(ZnO)を混合した透明導電膜、IZO、およびIn23−ZnOといった透明導電膜を用いて形成することができ、第2の電極1133は、Al、Ti、W、等を用いて形成することができるが、ここでは、第1の電極1131にITOを用い、第2の電極1133には、Alを用いた場合について示す。そして、電界発光層1132で生じた光は、第1の電極1131側から出射される。なお、この構成において、電界発光層1132を形成する材料は、先に示した材料を適宜選択して用いることができる。
なお、本発明は上記構成に限られることはなく、第1の電極1131を遮光性の陽極で形成し、第2の電極1133を透光性の陰極となるように形成することもできる。この場合には、第2の電極1133側から光が出射される。
図11(C)には、第1の電極1141および第2の電極1143の両方が、透光性の材料で形成されており、第1の電極1141が陽極で、第2の電極1143が陰極である場合の構成について示す。この場合には、第1の電極1141は、図11(B)で示した場合と同様に酸化インジウム・スズ(ITO)膜、酸化インジウムに2〜20[%]の酸化亜鉛(ZnO)を混合した透明導電膜、IZO、およびIn23−ZnOといった透明導電膜を用いて形成することができ、第2の電極1143は、仕事関数の小さい材料であるMg:Ag(マグネシウムと銀の合金)とITOを積層することにより形成することができる。この場合には、電界発光層1142で生じた光は、第1の電極1141および第2の電極1143の両方側から出射される。なお、この構成においても、電界発光層1142を形成する材料は、先に示した材料を適宜選択して用いることができる。
なお、本発明により作製される半導体装置において、パネルの画素部に発光素子を有する発光装置の構造はこの限りではない。例えば、図26に挙げるような構造をとることもできる。
まず、基板4501上に接着層4502および酸化物層4503が形成される。その上に、チャネル形成領域4504、ソース領域4505、ドレイン領域4506、ゲート絶縁膜4507及びゲート電極4508からなる電流制御用TFT4509、スイッチング用TFT4510が形成されている。各TFTの活性層は、ゲート絶縁膜4507で覆われ、ゲート絶縁膜4507を介してチャネル形成領域4504と重なるゲート電極4508が形成されている。また、ゲート電極4508を覆って層間絶縁膜4511が設けられている。
電流制御用TFT4509は、発光素子4519の第1の電極4515と電気的に接続され、発光素子4515に供給される電流を制御する機能を有する。スイッチング用TFT4510は、電流制御用TFT4509のゲート電極に印加されるビデオ信号を制御する。
基板4501は、ここでは遮光性を有するシリコン基板を用いているが、ガラス基板、石英基板、樹脂基板、フレキシブルな基板材料(プラスチック)を用いても良い。また、各TFTの活性層は、少なくともチャネル形成領域4504、ソース領域4505、ドレイン領域4506を備えている。
次に、層間絶縁膜4511に開口部を形成し、電流制御用TFT4509のソース領域4505と電気的に接続された配線4512を形成する。さらに、絶縁膜4513を形成する。この絶縁膜4513にコンタクトホールを形成し、配線4512と電気的に接続された配線4514を形成する。その後、配線4514と電気的に接続された第1の電極4515を形成する。これによって電流制御用TFT4509のソース領域4505と第1の電極4515とが接続される。なお、第1の電極4515が陽極である場合には、電流制御用TFT4509をpチャネル型で形成し、陰極である場合には電流制御用TFT4509をpチャネル型で形成するのが望ましい。
また、第1の電極4515の端部、および配線4514等を覆って絶縁層4516が形成される。次に、第1の電極4515上に電界発光層4517が形成され、その上に、第2の電極4518を形成することにより発光素子4519を完成させることができる。
なお、図26に挙げた半導体装置を製作する材料は、先に示した材料を適宜選択して用いることができる。
本実施例では、本発明により作製される半導体装置のうち、パネルの画素部に液晶素子を有する液晶装置の場合について、図12を用いて説明する。
図12に示すように基板1201上には、接着層及び酸化物層1214が形成され、その上にTFT1202が形成される。層間絶縁膜1203に開口部が形成された後に、TFT1202は配線1204を介して、画素電極となる第1の電極1205と電気的に接続される。また、第1の電極1205上には配向膜1206が形成されており、ラビング処理がなされている。また、基板間隔を保持するための有機樹脂からなる柱状のスペーサ1207が設けられている。なお、スペーサ1207および配向膜1206の形成順序は逆でも良い。
以上は、本発明の他の実施例を用いて形成することができるので、説明は省略する。なお、剥離・転写を行う過程で形成された開口部は、絶縁膜1216を形成することによって埋められる。さらに、エッチバックによって配線1204の頭出しを行った後に、第1の電極1205は配線1204に接続されるように形成される。
一方、対向基板1213は、基板上に着色層1208、平坦化膜1209、透明性導電膜からなる対向電極1210および配向膜1211を有している。なお、着色層1208として、赤色の着色層、青色の着色層、および緑色の着色層がそれぞれ形成されていてもよい。
素子が形成された基板1201と対向基板1213とは、シール剤(図示せず)で貼り合わされている。なお、シール剤にはフィラーが混入されていて、このフィラーとスペーサによって均一な間隔(好ましくは2.0〜3.0μm)を維持しつつ2枚の基板が貼り合わされている。また、両基板の間には液晶1212が注入されており、封止剤によって完全に封止されている。なお、液晶1212には公知の液晶材料を用いることができる。
なお、図12に示した構造とした場合、光は、対向基板1213側から入射し、液晶1212で変調されて、素子が形成された基板1201側から出射する。
本発明においては、第1の電極に反射性を有する金属膜(具体的には、アルミニウム(合金)膜等)を用いて形成することもできる。この場合には、光が対向基板1213側から入射し、液晶1212で変調された後、再び対向基板1213側から出射する。なお、このような構造とした場合には、第1の電極の下方に光が透過することがないため、メモリ素子や抵抗素子等を設けることもできる。
なお、本発明により作製される半導体装置において、パネルの画素部に液晶素子を有する液晶装置の構造はこの限りではなく、他の構成を用いることもできる。
本実施例では、本発明により作製された半導体素子をその一部に組み込むことにより完成する様々な電子機器について説明する。
これらの電子機器としては、ビデオカメラ、デジタルカメラ、ヘッドマウントディスプレイ、(ゴーグル型ディスプレイ)、カーナビゲーション、プロジェクタ、カーステレオ、パーソナルコンピュータ、携帯情報端末(モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等)等の記録媒体を再生し、その画像を表示しうる半導体装置を備えた装置)等が挙げられる。これら電子機器の具体例を図13に示す。
図13(A)は表示装置であり、筐体2001、支持台2002、表示部2003、スピーカー部2004、ビデオ入力端子2005等を含む。なお、表示部2003は、実施例6で説明した発光素子や実施例7で説明した液晶素子を有している。なお、表示装置は、パソコン用、TV放送受信用、広告表示用などの全ての情報表示用装置が含まれる。
図13(B)はノート型パーソナルコンピュータであり、本体2201、筐体2202、表示部2203、キーボード2204、外部接続ポート2205、ポインティングマウス2206等を含む。なお、表示部2203は、実施例6で説明した発光素子や実施例7で説明した液晶素子を有している。
図13(C)はモバイルコンピュータであり、本体2301、表示部2302、スイッチ2303、操作キー2304、赤外線ポート2305等を含む。なお、表示部2302は、実施例6で説明した発光素子や実施例7で説明した液晶素子を有している。
図13(D)はプログラムを記録した記録媒体(以下、記録媒体と呼ぶ)を用いるプレーヤーであり、本体2401、筐体2402、表示部A2403、表示部b2404、記録媒体読み込み部2405、操作キー2406、スピーカー部2407等を含む。なお、表示部A2403、表示部B2404は、実施例6で説明した発光素子や、実施例7で説明した液晶素子を有する。このプレーヤーは記録媒体としてDVD(Digtial Versatile Disc)、CD等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。
図13(E)は携帯書籍(電子書籍)であり、本体2501、表示部2502、記憶媒体2503、操作スイッチ2504、アンテナ2505等を含む。なお、表示部2502は、実施例6で説明した発光素子や実施例7で説明した液晶素子を有している。
図13(F)はビデオカメラであり、本体2601、表示部2602、筐体2603、外部接続ポート2604、リモコン受信部2605、受像部2606、バッテリー2607、音声入力部2608、操作キー2609、接眼部2610等を含む。なお、表示部2602は、実施例6で説明した発光素子や実施例7で説明した液晶素子を有している。
ここで図13(G)は携帯電話であり、本体2701、筐体2702、表示部2703、音声入力部2704、音声出力部2705、操作キー2706、外部接続ポート2707、アンテナ2708等を含む。なお、表示部2703は、実施例6で説明した発光素子や実施例7で説明した液晶素子を有している。
以上の様に、本発明により作製された半導体素子の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。
本実施例では、本発明の転写工程を含む作製方法について図15、図16を用いて説明する。
図15(A)において、第1の基板3201上に金属層3202が積層され、その上に複数の接着体3203が形成される。
なお、本実施例において、第1の基板3201としては、ガラス基板、石英基板を用いることができる。なお、ガラス基板としては、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、アルミノシリケートガラスなどを素材とするガラス基板を用いることができ、代表的には、コーニング社製の1737ガラス基板(歪み点667℃)、旭硝子社製のAN100(歪み点670℃)などが適用可能である。本実施例では、AN100を用いることとする。
また、金属層3202には、タングステン(W)、モリブデン(Mo)、テクネチウム(Tc)、レニウム(Re)、ルテニウム(Ru)、オスミウム(Os)、ロジウム(Rh)、イリジウム(Ir)、パラジウム(Pd)、白金(Pt)、銀(Ag)、または金(Au)から選ばれた元素、前記元素を主成分とする合金、または窒化物(例えば、窒化チタン、窒化タングステン、窒化タンタル、窒化モリブデン)を単層、または積層して用いることができるが、本実施例では、W(タングステン)を主成分とする金属層3202を用いることとする。なお、金属層3202の膜厚は10nm〜200nm、好ましくは50nm〜75nmとすればよい。
金属層3202は、スパッタリング法、CVD法、蒸着法により形成することができるが、本実施例では、スパッタリング法により成膜することとする。また、スパッタリング法により金属層3202を形成する場合には、第1の基板3201を固定するため、第1の基板3201の周縁部付近における膜厚が不均一になりやすい。そのため、ドライエッチングによって周縁部のみを除去することが好ましい。
金属層3202の上に形成される接着体3203は、非晶質シリコン膜を成膜した後、これをパターニングすることにより形成される。
次に、酸化物層3204を形成する(図15(B))。本実施例では酸化シリコンからなる膜を酸化シリコンターゲットを用いたスパッタリング法により、膜厚150nm〜200nmで形成する。なお、酸化物層3204の膜厚は、金属層3202の膜厚の2倍以上とすることが望ましい。
次に、酸化物層3204上に素子形成層3301が形成される(図15(C))。素子形成層3301には、集積回路を構成するTFT(pチャネル型TFT、またはnチャネル型TFT)が複数形成され、これらのTFTを接続する配線3211、絶縁膜(3210、3212)等が含まれるものとする。なお、このような素子形成層の作製方法は、本発明において特に限定されるものではなく、実施例13で示すような作製方法の他、公知の作製方法を組み合わせて用いることができる。なお、TFTは、酸化物層3204上の半導体膜の一部に形成された不純物領域3205およびチャネル形成領域3206、絶縁膜3207、およびゲート電極3208により構成される。
本実施例では、素子形成層3301を形成する際に、少なくとも水素を含む材料膜(半導体膜または金属膜)を形成した後、水素を含む材料膜中に含まれる水素を拡散するための熱処理を行う。この熱処理は420℃以上であればよく、素子形成層301の形成プロセスとは別途行ってもよいし、兼用させて工程を省略してもよい。例えば、水素を含む材料膜として水素を含むアモルファスシリコン膜をCVD法により成膜した後、結晶化させるため500℃以上の熱処理を行えば、加熱によりポリシリコン膜が形成できると同時に水素の拡散を行うことができる。
なお、この熱処理を行うことにより、金属層3202と酸化物層3204との間に結晶構造を有する金属酸化物からなる層(図示せず)が形成される。なお、金属層3202上に接着体3203を形成し、その上に酸化物層3204を積層形成する際に、金属層3202と酸化物層3204との間に2nm〜5nm程度形成されるアモルファス状態の金属酸化物層(酸化タングステン膜)も、この熱処理により結晶構造を形成し、金属酸化物からなる層(図示せず)を形成する。
なお、この金属酸化物からなる層(図示せず)が金属層3202と酸化物層3204との界面に形成されることにより、後の工程での基板と素子形成層との剥離が容易になる。なお、本実施例では、素子形成層3301を形成する途中の熱処理において、金属酸化物からなる層が形成される場合について説明したが、本発明はこの方法に限られることはなく、金属層3202および接着体3203を形成した後、金属酸化物層を形成し、酸化物層3204を形成する方法で行うこともできる。
一方、素子形成層3301を形成する途中の熱処理により、接着体3203と金属層3202との密着性を高めることができる。すなわち、本実施例において、非晶質シリコン膜で形成された接着体3203は、熱処理を加えることにより、先に形成された金属層3202中のタングステン(W)と反応して、シリサイド(タングステンシリサイド:WSi2)を形成する。そのため、接着体3203と金属層3202との密着性が高められる。なお、本発明では、素子形成層3301を形成する途中の熱処理により、金属層中の金属と接着体とを反応させる方法に限られることなく、金属層と接着体を形成した後、金属層中の金属と接着体とを反応させるための熱処理を素子形成層301の作製とは別に行うこともできる。
素子形成層3301が完成したところで、接着体3203を除去する。具体的には、ドライエッチング法により絶縁膜(3210、3212)の一部と接着体3203とをエッチングし、開口部3213を形成する(図15(D))。
例えば、絶縁膜(3207、3209、3210、3212)および酸化物層3204をエッチングする場合であって、これらが、酸化珪素で形成されている場合には、炭化フッ素(CF4)を主成分とするエッチングガスを用いてドライエッチングを行い、また接着体3203をエッチングする場合であって、接着体3203が珪素で形成されており、金属層(例えばW)との反応にも拘わらずその一部に珪素を主成分とする部分が残っている場合には、これを臭化水素(HBr)および塩素(Cl2)を主成分とするエッチングガスを用いてエッチングすることができる。さらに、接着体3203が珪素で形成されており、金属層(W)との反応によってその一部がシリサイド(WSi)を形成している場合には、これをフッ化硫黄(SF6)と臭化水素(HBr)を主成分とするエッチングガスを用いてエッチングすることができる。
次に、素子形成層3301上に有機樹脂層3214を形成する。有機樹脂層3214に用いる材料としては、水またはアルコール類に可溶な有機材料を用い、これを全面に塗布、硬化することにより形成する。この有機材料の組成としては、例えば、エポキシ系、アクリレート系、シリコン系等のいかなるものでもよい。具体的には、スピンコート法により水溶性樹脂(東亜合成製:VL−WSHL10)(膜厚30μm)を塗布し、仮硬化させるために2分間の露光を行ったあと、UV光を裏面から2.5分、表面から10分、合計12.5分の露光を行って本硬化させることにより有機樹脂層3214が形成される(図15(E))。
なお、後の剥離を行いやすくするために、金属層3202と酸化物層3204との界面(金属酸化物を含む層)における密着性を部分的に低下させる処理を行う。密着性を部分的に低下させる処理は、剥離しようとする領域の周縁に沿って金属層3202または酸化物層3204にレーザー光を部分的に照射する処理、或いは、剥離しようとする領域の周縁に沿って外部から局所的に圧力を加えて酸化物層3204の層内または界面の一部分に損傷を与える処理である。具体的にはダイヤモンドペンなどで硬い針を垂直に押しつけて荷重をかけて動かせばよい。好ましくは、スクライバー装置を用い、押し込み量を0.1mm〜2mmとし、圧力をかけて動かせばよい。このように、剥離を行う前に剥離現象が生じやすくなるような部分、即ち、きっかけをつくることが重要であり、密着性を選択的(部分的)に低下させる前処理を行うことで、剥離不良がなくなり、さらに歩留まりも向上する。
次に、第1の接着層3215を形成することにより、有機樹脂層3214上に第1の接着層3215を介して補助基板である第2の基板3216を貼り付けることができる(図15(E))。なお、第1の接着層3215を形成する材料としては、後の工程において、所定の処理を行うことにより接着性が弱まる公知の材料を用いることができるが、本実施例では、後の工程において、光照射により接着力が低下する感光性の両面テープを用いる場合について説明する。
次に、第1の基板3201を物理的手段により補助基板が貼り付けられた素子形成層301から引き剥がす。本実施例の場合には、金属層3202と酸化物層3204との界面(金属酸化物を含む層)部分において、比較的小さな力(例えば、人間の手、ノズルから吹付けられるガスの風圧、超音波等)で引き剥がすことができる。具体的には、酸化タングステン膜中、または酸化タングステン膜と酸化シリコン膜との界面、または酸化タングステン膜とタングステン膜との界面で分離させ、引き剥がすことができる。こうして、酸化物層3204上に形成された素子形成層3301を第1の基板3201から分離することができる。剥離時の状態を図16(A)に示す。
また、剥離により露出した表面には、金属酸化物を含む層の一部が残っており、これは、後の工程において、露出面を基板等に接着する際に密着性を低下させる原因となることから、露出面に残っている金属酸化物を含む層の一部を除去する処理を行うことが好ましい。なお、これらを除去するためには、アンモニア水溶液などのアルカリ性の水溶液や酸性水溶液などを用いることができる。その他、金属酸化物を含む層の一部が剥離しやすくなる温度(430℃)以下で、以降の工程を行っても良い。
次に、第2の接着層3217を形成し、第2の接着層3217を介して第3の基板3218と酸化物層3204(及び素子形成層3301)とを接着する(図16(B))。なお、第1の接着層3215により接着された第2の基板3216と有機樹脂層3214との密着性よりも、第2の接着層3217により接着された酸化物層3204(及び素子形成層3301)と第3の基板3218との密着性の方が高いことが重要である。
第3の基板3218としては、可撓性基板(プラスチック基板)を用いることが好ましく、本実施例では、極性基のついたノルボルネン樹脂からなるARTON(JSR製)を用いることとする。
また、第2の接着層3217に用いる材料としては、反応硬化型接着剤、熱硬化型接着剤、紫外線硬化型接着剤等の光硬化型接着剤、嫌気型接着剤などの各種硬化型接着剤が挙げられる。さらに好ましくは、銀、ニッケル、アルミニウム、窒化アルミニウムからなる粉末、またはフィラーを含ませることにより、高い熱伝導性を持たせることがより好ましい。
次に、第2の基板3216側から紫外線を照射することにより、第1の接着層3215に用いている両面テープの接着力を低下させ、素子形成層3301から第2の基板3216を分離させる(図16(C))。さらに、本実施例では、露出した表面を水洗することにより、第1の接着層3215および有機樹脂層3214を溶かして除去することができ、図16(D)に示す構造を得ることができる。
以上により、第1の基板3201上に形成され、複数のTFTで構成された集積回路を別の基板(第3の基板3218)上に作製することができる。
本実施例では、本発明の転写工程を含む作製方法であって、実施例9とはその一部が異なる場合について図17、図18を用いて説明する。
図17(A)において、第1の基板3401上に金属層3402が積層され、その上に複数の接着体3403が形成される。
なお、本実施例において、第1の基板3401としては、実施例9と同様のガラス基板(AN100)を用いることとする。また、金属層3402についても実施例9と同様にW(タングステン)を主成分とする金属層3402を用いることとする。なお、金属層3402は、スパッタリング法により成膜し、その膜厚は10nm〜200nm、好ましくは50nm〜75nmとすればよい。
金属層3402の上に形成される接着体3403は、非晶質シリコン膜を成膜した後、これをパターニングすることにより形成される。
次に、酸化物層3404を形成する(図17(B))。本実施例では酸化シリコンからなる膜を酸化シリコンターゲットを用いたスパッタリング法により、膜厚150nm〜200nmで形成する。なお、酸化物層3404の膜厚は、金属層3402の膜厚の2倍以上とすることが望ましい。
次に、酸化物層3404上に素子形成層3501が形成される(図17(C))。素子形成層3501には、集積回路を構成するTFT(pチャネル型TFT、またはnチャネル型TFT)が複数形成され、これらのTFTを接続する配線3411、絶縁膜3410等が含まれるものとする。なお、このような素子形成層の作製方法は、本発明において特に限定されるものではなく、実施例13で示すような作製方法の他、公知の作製方法を組み合わせて用いることができる。なお、TFTは、酸化物層3404上の半導体膜の一部に形成された不純物領域3405およびチャネル形成領域3406、絶縁膜3407、およびゲート電極3408により構成される。
本実施例でも実施例9の場合と同様に素子形成層3501を形成する際に、少なくとも水素を含む材料膜(半導体膜または金属膜)を形成した後、水素を含む材料膜中に含まれる水素を拡散するための熱処理を行う。なお、この熱処理を行うことにより、金属層3402と酸化物層3404との間に結晶構造を有する金属酸化物からなる層(図示せず)が形成される。
なお、この金属酸化物からなる層(図示せず)が金属層3402と酸化物層3404との界面に形成されることにより、後の工程での基板と素子形成層との剥離が容易になる。
一方、素子形成層3501を形成する途中の熱処理により、接着体3403と金属層3402との密着性を高めることができる。
本実施例では、素子形成層3501に含まれる配線3411まで形成したところで、接着体3403を除去する。具体的には、ドライエッチング法により絶縁膜3410の一部と接着体3403とをエッチングし、開口部3412を形成する(図17(D))。
例えば、絶縁膜(3407、3409、3410)および酸化物層3404をエッチングする場合であって、これらが、酸化珪素で形成されている場合には、炭化フッ素(CF4)を主成分とするエッチングガスを用いてドライエッチングを行い、また接着体3403をエッチングする場合であって、接着体3403が珪素で形成されており、金属層(例えばW)との反応にも拘わらずその一部に珪素を主成分とする部分が残っている場合には、これを臭化水素(HBr)および塩素(Cl2)を主成分とするエッチングガスを用いてエッチングすることができる。さらに、接着体3403が珪素で形成されており、金属層(W)との反応によってその一部がシリサイド(WSi)を形成している場合には、これをフッ化硫黄(SF6)と臭化水素(HBr)を主成分とするエッチングガスを用いてエッチングすることができる。
次に、開口部3412を埋め、素子形成層3501の表面を平坦化するために絶縁膜3413を形成する(図17(E))。なお、本実施例では、プラズマCVD法により形成された膜厚1〜3μmの窒化酸化シリコン膜を用いる。勿論、この絶縁膜は窒化酸化シリコン膜に限定されるものでなく、窒化シリコン、窒化シリコン、酸化シリコンといった絶縁材料や、アクリル、ポリイミド、ポリアミドなどの有機絶縁材料からなる単層構造や、これらを組み合わせた積層構造としても良い。
なお、絶縁膜3413により素子形成層3501の表面を平坦化した後の工程である(1)素子形成層3501の上に有機樹脂層を形成し、その上に第1の接着層を介して補助基板である第2の基板を貼り付ける工程、(2)素子形成層501から第1の基板3401を物理的手段により補助基板(第2の基板)が貼り付けられた素子形成層3501から引き剥がす工程、(3)第2の接着層を形成し、第2の接着層を介して第3の基板と酸化物層(及び素子形成層)とを接着する工程、および(4)素子形成層から第2の基板を分離させる工程、については実施例9に示すものと同様の材料を用いて、同様の方法により形成することができるので説明は省略することとする。
以上により、素子形成層3501が第2の接着層3417を介して第3の基板3418上に転写された図18(A)に示す構造を得ることができる。
また、本実施例では、図17(D)において開口部3412を形成した後、絶縁膜3419を形成することにより、図18(B)に示す構造を形成しても良い。
以上により、第1の基板3401上に形成され、複数のTFTで構成された集積回路を別の基板(第3の基板3418)上に作製することができる。
本実施例では、本発明の転写工程を含む作製方法であって、実施例9や実施例10とはその一部が異なる場合について図19、20を用いて説明する。
図19(A)において、第1の基板3601上に金属層3602が積層され、その上に酸化物層3603が形成される。
なお、本実施例において、第1の基板3601としては、実施例9と同様のガラス基板(AN100)を用いることとする。また、金属層3602についても実施例9と同様にW(タングステン)を主成分とする金属層3602を用いることとする。なお、金属層3602は、スパッタリング法により成膜し、その膜厚は10nm〜200nm、好ましくは50nm〜75nmとすればよい。
金属層3602の上に形成される酸化物層3603は、酸化シリコンからなる膜を酸化シリコンターゲットを用いたスパッタリング法により、膜厚150nm〜200nmで形成する。なお、酸化物層3603の膜厚は、金属層3602の膜厚の2倍以上とすることが望ましい。また、本実施例において、酸化物層3603は、パターニングにより複数の島状に分離形成される。
次に、酸化物層3603を覆って、半導体膜3604が形成される。本実施例では、非晶質シリコン膜をプラズマCVD法により成膜することにより形成される(図19(A))。そして、この半導体膜3604をパターニングすることにより、酸化物層3603上に形成される半導体a(3605)、分離形成された2つの酸化物層3603の間に形成された半導体b(3606)が得られる。なお、ここで形成される半導体a(3605)は、後で形成されるTFTの不純物領域およびチャネル形成領域となり、半導体b(3606)が、本発明における接着体となる。
すなわち、本発明では、TFTの一部を形成する半導体a(3605)と、接着体を形成する半導体b(3606)が同時に形成される点に特徴がある。
次に、半導体a(3605)を一部に含む素子形成層3701が形成される(図19(C))。素子形成層3701には、集積回路を構成するTFT(pチャネル型TFT、またはnチャネル型TFT)が複数形成され、これらのTFTを接続する配線3613、絶縁膜3612等が含まれるものとする。なお、TFTを含む素子形成層の作製方法は、本発明において特に限定されるものではなく、実施例13で示すような作製方法の他、公知の作製方法を組み合わせて用いることができる。なお、TFTは、酸化物層3603上の半導体a(3605)の一部に形成された不純物領域3607およびチャネル形成領域3608、ゲート絶縁膜3609、およびゲート電極3610により構成される。
本実施例でも実施例9の場合と同様に素子形成層3701を形成する際に、少なくとも水素を含む材料膜(半導体膜または金属膜)を形成した後、水素を含む材料膜中に含まれる水素を拡散するための熱処理を行う。なお、この熱処理を行うことにより、金属層3602と酸化物層3603との間に結晶構造を有する金属酸化物からなる層(図示せず)が形成される。
なお、この金属酸化物からなる層(図示せず)が金属層3602と酸化物層3603との界面に形成されることにより、後の工程での第1の基板3601と素子形成層3701との剥離が容易になる。
一方、素子形成層3701を形成する途中の熱処理により、接着体である半導体b(3606)と金属層3602との密着性を高めることができる。
本実施例では、素子形成層3701に含まれる配線3613まで形成したところで、半導体b(3606)を除去する(図19(D))。具体的には、ドライエッチング法により絶縁膜3612の一部と半導体b(3606)とをエッチングし、開口部3614を形成する。
例えば、絶縁膜(3609、3611、3612)および酸化物層3603をエッチングする場合であって、これらが、酸化珪素で形成されている場合には、炭化フッ素(CF4)を主成分とするエッチングガスを用いてドライエッチングを行い、また接着体である半導体b(3606)をエッチングする場合であって、半導体b(3606)が珪素で形成されており、金属層(例えばW)との反応にも拘わらずその一部に珪素を主成分とする部分が残っている場合には、これを臭化水素(HBr)および塩素(Cl2)を主成分とするエッチングガスを用いてエッチングすることができる。さらに、半導体b(3606)が珪素で形成されており、金属層(W)との反応によってその一部がシリサイド(WSi)を形成している場合には、これをフッ化硫黄(SF6)と臭化水素(HBr)を主成分とするエッチングガスを用いてエッチングすることができる。
次に、開口部3614を埋め、素子形成層3701の表面を平坦化するために絶縁膜3615を形成する(図19(E))。なお、本実施例では、プラズマCVD法により形成された膜厚1〜3μmの窒化酸化シリコン膜を用いる。勿論、この絶縁膜は窒化酸化シリコン膜に限定されるものでなく、窒化シリコン、窒化シリコン、酸化シリコンといった絶縁材料や、アクリル、ポリイミド、ポリアミドなどの有機絶縁材料からなる単層構造や、これらを組み合わせた積層構造としても良い。
なお、絶縁膜3615により素子形成層3701の表面を平坦化した後の工程である(1)素子形成層3701の上に有機樹脂層を形成し、その上に第1の接着層を介して補助基板である第2の基板を貼り付ける工程、(2)素子形成層3701から第1の基板3601を物理的手段により補助基板(第2の基板)が貼り付けられた素子形成層3701から引き剥がす工程、(3)第2の接着層を形成し、第2の接着層を介して第3の基板と酸化物層(及び素子形成層)とを接着する工程、および(4)素子形成層から第2の基板を分離させる工程、については実施例9に示すものと同様の材料を用いて、同様の方法により形成することができるので説明は省略することとする。
以上により、素子形成層3701が第2の接着層3617を介して第3の基板3618上に転写された図20(A)に示す構造を得ることができる。
また、本実施例では、図19(D)において開口部3614を形成した後、絶縁膜3800を形成することにより、図20(B)に示す構造を形成しても良い。
以上により、第1の基板3601上に形成され、複数のTFTで構成された集積回路を別の基板(第3の基3618板)上に作製することができる。
本実施例では、本発明における接着体の配置およびその形状について、図21を用いて説明する。
本発明では、図21(A)に示すように基板3801上に形成された素子形成層3802が、物理的手段によって剥離され、別の基板上に貼付けられることにより、転写が行われる。なお、図21(A)の場合には、素子形成層3802は、矢印の方向に剥離されるものとする。
そこで、素子形成層3802に形成される接着体の配置および形状について、素子形成層3802の一部である領域3803に素子形成層3802の作製途中に形成され、剥離直前に除去される接着体の配置および形状の一例を図21(B)〜図21(D)に示す。
図21(B)では、集積回路3804が複数形成される領域3803において、剥離方向XX’に配列される集積回路3804の間に四角形状の接着体3805が形成される場合について示す。なお、この場合、四角形状の接着体3805が長方形を有し、剥離方向AA’と平行に長方形の長辺が並ぶように配置されるのがより好ましい。このように接着体3805を四角形状とすることにより、接着体3805を除去した後、素子形成層3802を基板3801から容易に剥離することができる。
図21(C)では、集積回路3806が複数形成される領域3803において、剥離方向AA’に配列される集積回路3806の間に三角形状の接着体3807が形成される場合について示す。なお、この場合、三角形状の接着体3807の底辺が、剥離方向XX’と垂直になるように配置されるのがより好ましい。このように接着体3807を三角形状とした場合にも、接着体3807を除去した後、素子形成層3802を基板3801から容易に剥離することができる。
図21(D)では、集積回路3808が複数形成される領域3803において、剥離方向XX’に複数配列される集積回路3808の列と列との間にライン状の接着体3809が形成される場合について示す。なお、この場合、ライン状の接着体3809は、剥離方向XX’に複数の集積回路3808が配列されるのと同じ長さで形成しても良いが、集積回路38081つ分の長さで形成しても良い。このように接着体3809をライン状とした場合にも、接着体3807を除去した後、素子形成層3802を基板3801から容易に剥離することができる。
なお、本実施例で示した接着体の配置および形状は、本発明における好ましい一例に過ぎず、本発明の接着体の形状を何ら限定するものではない。
本実施例では、同一基板上にnチャネル型TFT及びpチャネル型TFTを同時に作製する方法について、図22、図23を用いて説明する。
基板3901上に金属層3902が形成され、その上に接着体3903が形成される。
本実施例では、基板3901として、ガラス基板(#1737)を用い、金属層3902には、実施例9と同様にタングステン(W)を主成分とする金属材料を用いる。なお、接着体3903は、後で形成される集積回路(複数のTFTを含む)の間に配置されるように所望の形状にパターニングされ、形成される。
次に金属層3902および接着体3903上に下地絶縁膜としても機能する酸化物層3904を形成する。本実施例では、プラズマCVD法で成膜温度300℃、原料ガスSiH4、N2Oから作製される酸化窒化シリコン膜(組成比Si=32%、O=59%、N=7%、H=2%)を100nmの厚さに成膜することにより、酸化物層3904を形成する。
さらに、大気解放せず連続的にプラズマCVD法で成膜温度300℃、成膜ガスSiH4で非晶質構造を有する半導体層(ここでは非晶質シリコン層)を54nmの厚さで形成する。この非晶質シリコン層は水素を含んでおり、後の熱処理によって水素を拡散させ、物理的手段で酸化物層の層内、あるいは界面において剥離することができる。
次に、重量換算で10ppmのニッケルを含む酢酸ニッケル塩溶液をスピナーで塗布する。塗布に代えてスパッタ法でニッケル元素を全面に散布する方法を用いてもよい。次いで、加熱処理を行い結晶化させて結晶構造を有する半導体膜(ここではポリシリコン層)を形成する。ここでは脱水素化のための熱処理(500℃、1時間)の後、結晶化のための熱処理(550℃、4時間)を行って結晶構造を有するシリコン膜を得る。また、この脱水素化のための熱処理(500℃、1時間)は、非晶質シリコン膜に含まれる水素を金属層3902と酸化物層3904との界面に拡散する熱処理を兼ねている。なお、ここではシリコンの結晶化を助長する金属元素としてニッケルを用いた結晶化技術を用いるが、他の公知の結晶化技術、例えば固相成長法やレーザー結晶化法を用いてもよい。
次に、結晶構造を有するシリコン膜表面の酸化膜を希フッ酸等で除去した後、結晶化率を高め、結晶粒内に残される欠陥を補修するためのレーザー光(XeCl:波長308nm)の照射を大気中、または酸素雰囲気中で行う。レーザー光には波長400nm以下のエキシマレーザー光や、YAGレーザーの第2高調波、第3高調波を用いる。ここでは、繰り返し周波数10〜1000Hz程度のパルスレーザー光を用い、当該レーザー光を光学系にて100〜500mJ/cm2に集光し、90〜95%のオーバーラップ率をもって照射し、シリコン膜表面を走査させればよい。ここでは、繰り返し周波数30Hz、エネルギー密度470mJ/cm2でレーザー光の照射を大気中で行う。
なお、大気中、または酸素雰囲気中で行うため、レーザー光の照射により表面に酸化膜が形成される。なお、ここではパルスレーザーを用いる例を示したが、連続発振のレーザーを用いてもよく、非晶質半導体膜の結晶化に際し、大粒径に結晶を得るためには、連続発振が可能な固体レーザーを用い、基本波の第2高調波〜第4高調波を適用するのが好ましい。代表的には、Nd:YVO4レーザー(基本波1064nm)の第2高調波(532nm)や第3高調波(355nm)を適用すればよい。連続発振のレーザーを用いる場合には、出力10Wの連続発振のYVO4レーザから射出されたレーザー光を非線形光学素子により高調波に変換する。また、共振器の中にYVO4結晶と非線形光学素子を入れて、高調波を射出する方法もある。そして、好ましくは光学系により照射面にて矩形状または楕円形状のレーザー光に成形して、被処理体に照射する。このときのエネルギー密度は0.01〜100MW/cm2程度(好ましくは0.1〜10MW/cm2)が必要である。そして、10〜2000cm/s程度の速度でレーザー光に対して相対的に半導体膜を移動させて照射すればよい。
次に、上記レーザー光の照射により形成された酸化膜に加え、オゾン水で表面を120秒処理して合計1〜5nmの酸化膜からなるバリア層を形成する。本実施の形態ではオゾン水を用いてバリア層を形成するが、酸素雰囲気下の紫外線の照射で結晶構造を有する半導体膜の表面を酸化する方法や酸素プラズマ処理により結晶構造を有する半導体膜の表面を酸化する方法やプラズマCVD法やスパッタ法や蒸着法などで1〜10nm程度の酸化膜を堆積してバリア層を形成してもよい。また、バリア層を形成する前にレーザー光の照射により形成された酸化膜を除去してもよい。
次に、バリア層上にスパッタリング法にてゲッタリングサイトとなるアルゴン元素を含む非晶質シリコン膜を10nm〜400nm、ここでは膜厚100nmで成膜する。本実施例では、アルゴン元素を含む非晶質シリコン膜は、シリコンターゲットを用いてアルゴンを含む雰囲気下で形成する。プラズマCVD法を用いてアルゴン元素を含む非晶質シリコン膜を形成する場合、成膜条件は、モノシランとアルゴンの流量比(SiH4:Ar)を1:99とし、成膜圧力を6.665Pa(0.05Torr)とし、RFパワー密度を0.087W/cm2とし、成膜温度を350℃とする。
その後、650℃に加熱された炉に入れて3分の熱処理を行いゲッタリングして、結晶構造を有する半導体膜中のニッケル濃度を低減する。炉に代えてランプアニール装置を用いてもよい。
次に、バリア層をエッチングストッパーとして、ゲッタリングサイトであるアルゴン元素を含む非晶質シリコン膜を選択的に除去した後、バリア層を希フッ酸で選択的に除去する。なお、ゲッタリングの際、ニッケルは酸素濃度の高い領域に移動しやすい傾向があるため、酸化膜からなるバリア層をゲッタリング後に除去することが望ましい。
次いで、得られた結晶構造を有するシリコン膜(ポリシリコン膜とも呼ばれる)の表面にオゾン水で薄い酸化膜を形成した後、レジストからなるマスクを形成し、所望の形状にエッチング処理して島状に分離された半導体層3905、3906を形成する。半導体層3905、3906を形成した後、レジストからなるマスクを除去する(図22(A))。
次に、フッ酸を含むエッチャントで酸化膜を除去すると同時にシリコン膜(半導体層3905、3906)の表面を洗浄した後、ゲート絶縁膜3907となるシリコンを主成分とする絶縁膜を形成する。本実施例では、プラズマCVD法により115nmの厚さで酸化シリコン膜を形成する(図22(B))。
さらに、ゲート絶縁膜3907上に膜厚20〜100nmの第1の導電膜3908と、膜厚100〜400nmの第2の導電膜3909とを積層形成する。本実施例では、ゲート絶縁膜3907上に第1の導電膜3908となる膜厚50nmの窒化タンタル膜、第2の導電膜3909となる膜厚370nmのタングステン膜を順次積層する。
なお、第1の導電膜3908及び第2の導電膜3909を形成する導電性材料としてはTa、W、Ti、Mo、Al、Cuから選ばれた元素、または前記元素を主成分とする合金材料もしくは化合物材料を用いることができる。また、第1の導電膜3908及び第2の導電膜3909としてリン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜や、AgPdCu合金を用いてもよい。また、2層構造に限定されず、例えば、膜厚50nmのタングステン膜、膜厚500nmのアルミニウムとシリコンの合金(Al−Si)膜、膜厚30nmの窒化チタン膜を順次積層した3層構造としてもよい。また、3層構造とする場合、第1の導電膜のタングステンに代えて窒化タングステンを用いてもよいし、第2の導電膜のアルミニウムとシリコンの合金(Al−Si)膜に代えてアルミニウムとチタンの合金膜(Al−Ti)を用いてもよいし、第3の導電膜の窒化チタン膜に代えてチタン膜を用いてもよい。また、単層構造であってもよい。
次に、図22(C)に示すように光露光工程によりレジストからなるマスク3910、3911を形成し、ゲート電極及び配線を形成するための第1のエッチング処理を行う。第1のエッチング処理では第1及び第2のエッチング条件で行う。エッチングにはICP(Inductively Coupled Plasma:誘導結合型プラズマ)エッチング法を用いると良い。ICPエッチング法を用い、エッチング条件(コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等)を適宜調節することによって所望のテーパー形状に膜をエッチングすることができる。なお、エッチング用ガスとしては、Cl2、BCl3、SiCl4、CCl4などを代表とする塩素系ガスまたはCF4、SF6、NF3などを代表とするフッ素系ガス、またはO2を適宜用いることができる。
本実施例では、基板側(試料ステージ)にも150WのRF(13.56MHz)電力を投入し、実質的に負の自己バイアス電圧を印加する。なお、基板側の電極面積サイズは、12.5cm×12.5cmであり、コイル型の電極面積サイズ(ここではコイルの設けられた石英円板)は、直径25cmの円板である。この第1のエッチング条件によりW膜をエッチングして第1の導電層の端部をテーパー形状とする。第1のエッチング条件でのWに対するエッチング速度は200.39nm/min、TaNに対するエッチング速度は80.32nm/minであり、TaNに対するWの選択比は約2.5である。また、この第1のエッチング条件によって、Wのテーパー角は、約26°となる。この後、レジストからなるマスク3910、3911を除去せずに第2のエッチング条件に変え、エッチング用ガスにCF4とCl2とを用い、それぞれのガス流量比を30/30(sccm)とし、1Paの圧力でコイル型の電極に500WのRF(13.56MHz)電力を投入してプラズマを生成して約30秒程度のエッチングを行った。基板側(試料ステージ)にも20WのRF(13.56MHz)電力を投入し、実質的に負の自己バイアス電圧を印加する。CF4とCl2を混合した第2のエッチング条件ではW膜及びTaN膜とも同程度にエッチングされる。第2のエッチング条件でのWに対するエッチング速度は58.97nm/min、TaNに対するエッチング速度は66.43nm/minである。なお、ゲート絶縁膜上に残渣を残すことなくエッチングするためには、10〜20%程度の割合でエッチング時間を増加させると良い。
上記第1のエッチング処理では、レジストからなるマスクの形状を適したものとすることにより、基板側に印加するバイアス電圧の効果により第1の導電層及び第2の導電層の端部がテーパー形状となる。このテーパー部の角度は15〜45°とすればよい。
こうして、第1のエッチング処理により第1の導電層と第2の導電層からなる第1の形状の導電層3912、3913(第1の導電層3912a、3913aと第2の導電層3912b、3913b)を形成する。ゲート絶縁膜となる絶縁膜3907は、10〜20nm程度エッチングされ、第1の形状の導電層3912、3913で覆われない領域が薄くなったゲート絶縁膜3907となる。
次に、レジストからなるマスクを除去せずに第2のエッチング処理を行う。ここでは、エッチング用ガスにSF6とCl2とO2とを用い、それぞれのガス流量比を24/12/24(sccm)とし、1.3Paの圧力でコイル型の電極に700WのRF(13.56MHz)電力を投入してプラズマを生成してエッチングを25秒行う。基板側(試料ステージ)にも10WのRF(13.56MHz)電力を投入し、実質的に負の自己バイアス電圧を印加する。第2のエッチング処理でのWに対するエッチング速度は227.3nm/min、TaNに対するエッチング速度は32.1nm/minであり、TaNに対するWの選択比は7.1であり、ゲート絶縁膜3911であるSiONに対するエッチング速度は33.7nm/minであり、SiONに対するWの選択比は6.83である。このようにエッチングガス用ガスにSF6を用いた場合、ゲート絶縁膜3911との選択比が高いので膜減りを抑えることができる。本実施例におけるゲート絶縁膜3907の膜減りは8nm程度である。
この第2のエッチング処理によりWのテーパー角を70°とすることができる。この第2のエッチング処理により第2の導電層3914b、3915bを形成する。このとき、第1の導電層は、ほとんどエッチングされず、第1の導電層3914a、3915aとなる。なお、第1の導電層3914a、3915aは、第1の導電層3912a、3913aとほぼ同一サイズである。実際には、第1の導電層の幅は、第2のエッチング処理前に比べて約0.3μm程度、即ち線幅全体で0.6μm程度後退する場合もあるがほとんどサイズに変化がない。
また、2層構造に代えて、膜厚50nmのタングステン膜、膜厚500nmのアルミニウムとシリコンの合金(Al−Si)膜、膜厚30nmの窒化チタン膜を順次積層した3層構造とした場合、第1のエッチング処理における第1のエッチング条件としては、BCl3とCl2とO2とを原料ガスに用い、それぞれのガス流量比を65/10/5(sccm)とし、基板側(試料ステージ)に300WのRF(13.56MHz)電力を投入し、1.2Paの圧力でコイル型の電極に450WのRF(13.56MHz)電力を投入してプラズマを生成して117秒のエッチングを行えばよく、第1のエッチング処理における第2のエッチング条件としては、CF4とCl2とO2とを用い、それぞれのガス流量比を25/25/10(sccm)とし、基板側(試料ステージ)にも20WのRF(13.56MHz)電力を投入し、1Paの圧力でコイル型の電極に500WのRF(13.56MHz)電力を投入してプラズマを生成して約30秒程度のエッチングを行えばよく、第2のエッチング処理としてはBCl3とCl2を用い、それぞれのガス流量比を20/60(sccm)とし、基板側(試料ステージ)には100WのRF(13.56MHz)電力を投入し、1.2Paの圧力でコイル型の電極に600WのRF(13.56MHz)電力を投入してプラズマを生成してエッチングを行えばよい。
次に、レジストからなるマスク3910を除去した後、次に、図23(A)に示すようにレジストからなるマスク3918を形成し第1のドーピング処理を行う。ドーピング処理はイオンドープ法、もしくはイオン注入法で行えば良い。なお、マスク3918はpチャネル型TFTを形成する半導体膜及びその周辺の領域を保護するマスクである。
第1のドーピング処理におけるイオンドープ法の条件はドーズ量を1.5×1015atoms/cm2とし、加速電圧を60〜100keVとしてリン(P)をドーピングする。なお、n型を付与する不純物元素として、典型的にはリン(P)または砒素(As)を用いることができる。ここでは、第2の導電層3914b、3915bをマスクとして各半導体層に不純物領域が自己整合的に形成される。勿論、マスク3918で覆われた領域には添加されない。こうして、第1の不純物領域3919と、第2の不純物領域3920が形成される。第1の不純物領域3919には1×1020〜1×1021/cm3の濃度範囲でn型を付与する不純物元素が添加されている。ここでは、第1の不純物領域と同じ濃度範囲の領域をn+領域とも呼ぶ。
また、第2の不純物領域3920は第1の導電層3915aにより第1の不純物領域3919よりも低濃度に形成され、1×1018〜1×1019/cm3の濃度範囲でn型を付与する不純物元素が添加されることになる。なお、第2の不純物領域920は、テーパー形状である第1の導電層3915aの部分を通過させてドーピングを行うため、テーパ−部の端部に向かって不純物濃度が増加する濃度勾配を有している。ここでは、第2の不純物領域3920と同じ濃度範囲の領域をn-領域とも呼ぶ。
次いで、レジストからなるマスク3918を除去した後、新たにレジストからなるマスク3921を形成して図23(B)に示すように第2のドーピング処理を行う。ドーピング処理はイオンドープ法、もしくはイオン注入法で行えばよい。なお、マスク3921は、nチャネル型TFTを形成する半導体膜及びその周辺の領域を保護するマスクである。
第2のドーピング処理におけるイオンドープ法の条件は、ドーズ量を1×1015〜2×1016atoms/cm2とし、加速電圧を50〜100keVとしてボロン(B)をドーピングする。ここでは、第2の導電層3914b、3915bをマスクとして、各半導体層に不純物領域が自己整合的に形成される。勿論、マスク3921で覆われた領域にはボロンは添加されない。上記第2のドーピング処理により、pチャネル型TFTを形成する半導体層にp型の導電型を付与する不純物元素が添加された第3の不純物領域3922及び第4の不純物領域3923を形成する。
また、第3の不純物領域3922には1×1020〜1×1021/cm3の濃度範囲でp型を付与する不純物元素が添加されるようにする。
また、第4の不純物領域3923は第1の導電層3914aのテーパー部と重なる領域に形成されるものであり、1×1018〜1×1020/cm3の濃度範囲でp型を付与する不純物元素が添加されるようにする。なお、第4の不純物領域3923は、テーパー形状である第1の導電層3914aの部分を透過させてドーピングを行うため、テーパー部の端部に向かって不純物濃度が増加する濃度勾配を有している。ここでは、第4の不純物領域3923と同じ濃度範囲の領域をp-領域とも呼ぶ。
以上の工程により、それぞれの半導体層にn型またはp型の導電型を有する不純物領域が形成される。第1の形状の導電層3914、3915はTFTのゲート電極となる。
次に、それぞれの半導体層に添加された不純物元素を活性化処理する工程を行う。この活性化工程は、ランプ光源を用いたラピッドサーマルアニール法(RTA法)、或いはYAGレーザーまたはエキシマレーザーを裏面から照射する方法、或いは炉を用いた熱処理、或いはこれらの方法のうち、いずれかと組み合わせた方法によって行う。
次に、第1の絶縁膜3924を形成する。なお、本実施例では、プラズマCVD法により形成された膜厚50nmの窒化酸化シリコン膜を用いる。勿論、この絶縁膜は窒化酸化シリコン膜に限定されるものでなく、窒化シリコン、窒化シリコン、酸化シリコンといった絶縁膜を単層または積層構造として用いても良い。
次に、第1の絶縁膜3924上に第2の絶縁膜3925を形成する。ここで形成される第2の絶縁膜3925には、窒化シリコン、窒化酸化シリコン、酸化シリコンなどの絶縁膜を用いることができるが、本実施例では、プラズマCVD法により形成された膜厚50nmの窒化シリコン膜を用いることとする。
次に、窒化シリコン膜からなる第2の絶縁膜3925を形成した後、熱処理(300〜550℃で1〜12時間の熱処理)を行い、半導体層を水素化する工程を行う(図23(C))。この工程は第2の絶縁膜3925に含まれる水素により半導体層のダングリングボンドを終端する工程である。水素化の他の手段として、水素雰囲気下で350℃程度の熱処理や、プラズマ水素化(プラズマにより励起された水素を用いる)を行うこともできる。
次に、第2の絶縁膜3925上に有機絶縁物材料からなる第3の絶縁膜3926を形成する。ここでは、膜厚1.6μmのアクリル樹脂膜を形成する。次に、各不純物領域に達するコンタクトホール3927を形成する。
なお、本実施例で用いるアクリル樹脂は感光性アクリルであるため、露光して現像することにより所望の位置を開孔することができる。また、第1の絶縁膜3924および第2の絶縁膜3925の一部のエッチングには、ドライエッチング法を用い、第1の絶縁膜3924をエッチングストッパーとして第2の絶縁膜3925のエッチングを行ってから、第1の絶縁膜3924のエッチングを行う。これによりコンタクトホール3927を得る。
なお、本実施例では、有機樹脂膜で形成された第3の絶縁膜3926を形成した後でコンタクトホールを形成する場合について説明したが、第3の絶縁膜3926を形成する前に第2の絶縁膜3925および第1の絶縁膜3924をドライエッチングすることもできる。なお、この場合には、エッチング処理後、第3の絶縁膜3926を形成する前に基板を熱処理(300〜550℃で1〜12時間の熱処理)するのが好ましい。
そして、図23(D)に示すようにAl、Ti、Mo、W等を用いて配線3928を形成することにより、nチャネル型TFT3931、pチャネル型TFT3932を同一基板上に形成することができる。
本実施例では、本発明により形成された集積回路が、CPUである場合の機能および構成について図24を用いて説明する。
まず、オペコードがインターフェース4001に入力されると、解析回路4003(Instruction Decoderともいう)においてコードが解読され、信号が制御信号発生回路4004(CPU Timing Control)に入力される。信号が入力されると、制御信号発生回路4004から、演算回路4009(以下、ALUと示す)、および記憶回路4010(以下、Registerと示す)に制御信号が出力される。
なお、制御信号発生回路4004には、ALU4009を制御するALUコントローラ4005(以下、ACONと示す)、Register4010を制御する回路4006(以下、RCONと示す)、タイミングを制御するタイミングコントローラ4007(以下、TCONと示す)、および割り込みを制御する割り込みコントローラ4008(以下、ICONと示す)を含むものとする。
一方、オペランドがインターフェース4001に入力されると、ALU4009、およびRegister4010に出力される。そして、制御信号発生回路4004から入力された制御信号に基づく処理(例えば、メモリリードサイクル、メモリライトサイクル、あるいはI/Oリードサイクル、I/Oライトサイクル等)がなされる。
なお、Register4010は、汎用レジスタ、スタックポインタ(SP)、プログラムカウンタ(PC)等により構成される。
また、アドレスコントローラー4011(以下、ADRCと示す)は、16ビットのアドレスを出力する。
なお、本実施例に示したCPUの構成は、本発明の作製方法を用いて形成されるCPUの一例であり、本発明の構成を限定するものではない。従って、本実施例に示す構成以外の公知のCPUの構成を用いることも可能である。
本実施例では、本発明の集積回路が、モジュールに組み込まれ、実際に電子機器に組み込まれる様子について、携帯電話の場合を例に挙げ、図25を用いて説明する。
図25に示す携帯電話のモジュールは、プリント配線基板4406に、コントローラ4401、CPU4402、メモリ4411、電源回路4403、音声処理回路4429及び送受信回路4404や、その他、抵抗、バッファ、容量素子等の素子が実装されている。なお、本発明により作製される集積回路は、コントローラ4401、CPU4402、メモリ4411、電源回路4403、音声処理回路4429等に用いることができる。また、ここでは、図示しないがパネルは、FPCによってプリント配線基板4406に実装されている。
プリント配線基板4406への電源電圧及びキーボードなどから入力された各種信号は、複数の入力端子が配置されたプリント配線基板用のインターフェース(I/F)部4409を介して供給される。また、アンテナとの間の信号の送受信を行うためのアンテナ用ポート4410が、プリント配線基板4406に設けられている。
なお、メモリ4411には、VRAM、DRAM、フラッシュメモリなどが含まれている。VRAMにはパネルに表示する画像のデータが、DRAMには画像データまたは音声データが、フラッシュメモリには各種プログラムが記憶されている。
また、電源回路4403では、コントローラ4401、CPU4402、音声処理回路4429、メモリ4411、送受信回路4404への電源電圧が生成される。またパネルの仕様によっては、電源回路4403に電流源が備えられている場合もある。
CPU4402の構成については、実施例14で説明したので省略するが、入力された信号に基づき、各種命令を含む信号をメモリ4411、送受信回路4404、音声処理回路4429、コントローラ4401などに送る。
メモリ4411、送受信回路4431、音声処理回路4429、コントローラ4401は、それぞれ受けた命令に従って動作する。以下その動作について簡単に説明する。
キーボードから入力された信号は、インターフェース4409を介してプリント配線基板4406に実装されたCPU4402に送られる。CPU4402では、キーボードから送られてきた信号に従い、VRAMに格納してある画像データを所定のフォーマットに変換し、コントローラ4401に送付する。
コントローラ4401は、パネルの仕様に合わせてCPU4402から送られてきた画像データを含む信号にデータ処理を施し、パネルに供給する。またコントローラ4401は、電源電圧4403から入力された電源電圧やCPUから入力された各種信号をもとに、Hsync信号、Vsync信号、クロック信号CLK、交流電圧(AC Cont)を生成し、パネルに供給する。
送受信回路4404では、アンテナにおいて電波として送受信される信号が処理されており、具体的にはアイソレータ、バンドパスフィルタ、VCO(Voltage Controlled Oscillator)、LPF(Low Pass Filter)、カプラ、バランなどの高周波回路を含んでいる。送受信回路4404において送受信される信号のうち音声情報を含む信号が、CPU4402からの命令に従って、音声処理回路4429に送られる。
CPU4402の命令に従って送られてきた音声情報を含む信号は、音声処理回路4429において音声信号に復調され、スピーカーに送られる。またマイクから送られてきた音声信号は、音声処理回路4429において変調され、CPU4402からの命令に従って、送受信回路4404に送られる。
なお、本発明により形成された集積回路は、アイソレータ、バンドパスフィルタ、VCO(Voltage Controlled Oscillator)、LPF(Low Pass Filter)、カプラ、バランなどの高周波回路以外であれば、上述した回路だけでなくどのような回路にも応用することができる。
本発明の作製方法を用いて形成された集積回路を用いて実施例15に示すような様々なモジュールを完成させることができる。従って、これらのモジュールを組み込むことにより様々な電子機器を完成させることができる。
これらの電子機器としては、ビデオカメラ、デジタルカメラ、ヘッドマウントディスプレイ、(ゴーグル型ディスプレイ)、カーナビゲーション、プロジェクタ、カーステレオ、パーソナルコンピュータ、携帯情報端末(モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等)等の記録媒体を再生し、その画像を表示しうる表示装置を備えた装置)等が挙げられる。これら電子機器の具体例を図13に示す。
図13(A)は表示装置であり、筐体2001、支持台2002、表示部2003、スピーカー部2004、ビデオ入力端子2005等を含む。本発明により形成される集積回路は、表示装置に表示させるための回路部分等に用いることができる。なお、表示装置は、パソコン用、TV放送受信用、広告表示用などの全ての情報表示用装置が含まれる。
図13(B)はノート型パーソナルコンピュータであり、本体2201、筐体2202、表示部2203、キーボード2204、外部接続ポート2205、ポインティングマウス2206等を含む。本発明により形成される集積回路は、ノート型パーソナルコンピュータを駆動させるための回路部分等に用いることができる。
図13(C)はモバイルコンピュータであり、本体2301、表示部2302、スイッチ2303、操作キー2304、赤外線ポート2305等を含む。本発明により形成される集積回路は、モバイルコンピュータを駆動させるための回路部分等に用いることができる。
図13(D)はプログラムを記録した記録媒体(以下、記録媒体と呼ぶ)を用いるプレーヤーであり、本体2401、筐体2402、表示部A2403、表示部b2404、記録媒体読み込み部2405、操作キー2406、スピーカー部2407等を含む。なお、表示部A2403、表示部B2404は、実施例6で説明した発光素子や、実施例7で説明した液晶素子を有する。このプレーヤーは記録媒体としてDVD(Digtial Versatile Disc)、CD等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。
図13(E)は携帯書籍(電子書籍)であり、本体2501、表示部2502、記憶媒体2503、操作スイッチ2504、アンテナ2505等を含む。本発明により形成される集積回路は、携帯書籍を機能させるための回路部分等に用いることができる。
図13(F)はビデオカメラであり、本体2601、表示部2602、筐体2603、外部接続ポート2604、リモコン受信部2605、受像部5606、バッテリー5607、音声入力部5608、操作キー5609、接眼部5610等を含む。本発明により形成される集積回路は、ビデオカメラを機能させるための回路部分等に用いることができる。
ここで図13(G)は携帯電話であり、本体2701、筐体2702、表示部2703、音声入力部2704、音声出力部2705、操作キー2706、外部接続ポート2707、アンテナ2708等を含む。本発明により形成される集積回路は、携帯電話を機能させるための回路部分等に用いることができる。
以上の様に、本発明により作製された集積回路の適用範囲は極めて広く、あらゆる分野の応用製品に適用することが可能である。
本発明の構成について説明する図。 転写工程を含む半導体装置の作製方法について説明する図。 転写工程を含む半導体装置の作製方法について説明する図。 転写工程を含む半導体装置の作製方法について説明する図。 転写工程を含む半導体装置の作製方法について説明する図。 転写工程を含む半導体装置の作製方法について説明する図。 転写工程を含む半導体装置の作製方法について説明する図。 接着体の形状について説明する図。 TFTの作製方法について説明する図。 TFTの作製方法について説明する図。 画素部に形成される発光素子の構成について説明する図。 画素部に形成される液晶素子の構成について説明する図。 本発明を用いて形成される電子機器について説明する図。 本発明の構成について説明する図。 転写工程を含む半導体装置の作製方法について説明する図。 転写工程を含む半導体装置の作製方法について説明する図。 転写工程を含む半導体装置の作製方法について説明する図。 転写工程を含む半導体装置の作製方法について説明する図。 転写工程を含む半導体装置の作製方法について説明する図。 転写工程を含む半導体装置の作製方法について説明する図。 接着体の形状について説明する図。 TFTの作製方法について説明する図。 TFTの作製方法について説明する図。 本発明により形成されるCPUについて説明する図。 本発明により形成される集積回路が組み込まれたモジュールについて説明する図。 画素部に形成される発光素子の構成について説明する図。

Claims (16)

  1. 第1の基板上に金属層を形成し、
    前記金属層上の一部に、前記金属層に含まれる金属と反応する材料を用いて接着体を形成し、
    前記金属層および前記接着体を覆って酸化物層を形成し、
    前記酸化物層上に薄膜トランジスタを含む素子形成層を形成し、
    前記素子形成層の一部をエッチングすることにより前記接着体を除去し、
    前記素子形成層上に第1の接着剤を介して第2の基板を貼付し、
    前記第2の基板および前記素子形成層を前記第1の基板から物理的手段により剥離することを特徴とする半導体装置の作製方法。
  2. 第1の基板上に金属層を形成し、
    前記金属層上の一部に、前記金属層に含まれる金属と反応する材料を用いて接着体を形成し、
    前記金属層および前記接着体を覆って酸化物層を形成し、
    前記酸化物層上に薄膜トランジスタを含む素子形成層を形成し、
    前記素子形成層の一部をエッチングすることにより前記接着体を除去し、
    前記素子形成層上に第1の接着剤を介して第2の基板を貼付し、
    前記第2の基板および前記素子形成層を前記第1の基板から物理的手段により剥離し、
    前記第2の基板および前記素子形成層を第2の接着剤を介して第3の基板上に貼付し、
    前記第2の基板を前記素子形成層から除去することを特徴とする半導体装置の作製方法。
  3. 第1の基板上に金属層を形成し、
    前記金属層上の一部に、前記金属層に含まれる金属と反応する材料を用いて接着体を形成し、
    前記金属層および前記接着体を覆って酸化物層を形成し、
    前記酸化物層上に薄膜トランジスタを含む素子形成層を形成し、
    前記素子形成層の一部をエッチングすることにより前記接着体を除去し、
    前記素子形成層上に第1の接着剤を介して第2の基板を貼付し、
    前記第2の基板および前記素子形成層を前記第1の基板から物理的手段により剥離し、
    前記第2の基板および前記素子形成層を第2の接着剤を介して第3の基板上に貼付し、
    前記第2の基板を前記素子形成層から除去し、
    前記素子形成層上に絶縁膜を形成することを特徴とする半導体装置の作製方法。
  4. 第1の基板上に金属層を形成し、
    前記金属層上の一部に、前記金属層に含まれる金属と反応する材料を用いて接着体を形成し、
    前記金属層および前記接着体を覆って酸化物層を形成し、
    前記酸化物層上に薄膜トランジスタを含む素子形成層を形成し、
    前記素子形成層の一部および前記接着体をエッチングにより除去して開口部を形成し、
    前記素子形成層上に設けられ、かつ前記開口部を埋める絶縁膜を形成し、
    前記絶縁膜上に第1の接着剤を介して第2の基板を貼付し、
    前記第2の基板および前記素子形成層を前記第1の基板から物理的手段により剥離することを特徴とする半導体装置の作製方法。
  5. 第1の基板上に金属層を形成し、
    前記金属層上の一部に、前記金属層に含まれる金属と反応する材料を用いて接着体を形成し、
    前記金属層および前記接着体を覆って酸化物層を形成し、
    前記酸化物層上に薄膜トランジスタを含む素子形成層を形成し、
    前記素子形成層の一部および前記接着体をエッチングにより除去して開口部を形成し、
    前記素子形成層上に設けられ、かつ前記開口部を埋める絶縁膜を形成し、
    前記絶縁膜上に第1の接着剤を介して第2の基板を貼付し、
    前記第2の基板および前記素子形成層を前記第1の基板から物理的手段により剥離し、
    前記第2の基板および前記素子形成層を第2の接着剤を介して第3の基板上に貼付し、
    前記第2の基板を前記素子形成層から除去することを特徴とする半導体装置の作製方法。
  6. 第1の基板上に金属層を形成し、
    前記金属層上の一部に、前記金属層に含まれる金属と反応する材料を用いて接着体を形成し、
    前記金属層および前記接着体を覆って酸化物層を形成し、
    前記酸化物層上に薄膜トランジスタを含む素子形成層を形成し、
    前記素子形成層の一部および前記接着体をエッチングにより除去して開口部を形成し、
    前記素子形成層上に設けられ、かつ前記開口部を埋める第1の絶縁膜を形成し、
    前記第1の絶縁膜上に第1の接着剤を介して第2の基板を貼付し、
    前記第2の基板および前記素子形成層を前記第1の基板から物理的手段により剥離し、
    前記第2の基板および前記素子形成層を第2の接着剤を介して第3の基板上に貼付し、
    前記第2の基板を前記素子形成層から除去し、
    前記素子形成層上に第2の絶縁膜を形成することを特徴とする半導体装置の作製方法。
  7. 請求項乃至請求項のいずれか一において、
    前記素子形成層と前記第1の接着剤との間に、水溶性の有機樹脂からなる膜を形成し、
    前記第2の基板および前記素子形成層を前記第1の基板から物理的手段により剥離した後、前記水溶性の有機樹脂を水洗することを特徴とする半導体装置の作製方法。
  8. 請求項において、
    前記絶縁膜は窒化シリコン、酸化シリコン、アクリル、ポリイミド及びポリアミドのいずれか一を用いた単層構造または、組み合わせた積層構造であることを特徴とする半導体装置の作製方法。
  9. 請求項2、請求項3、請求項5、請求項6および請求項8のいずれか一において、
    前記第3の基板としてプラスチックを用いることを特徴とする半導体装置の作製方法。
  10. 請求項1乃至請求項のいずれか一において、
    前記金属層として、タングステン、モリブデン、テクネチウム、レニウム、ルテニウム、オスミウム、ロジウム、イリジウム、パラジウム、白金、銀、または金のいずれか一を用いることを特徴とする半導体装置の作製方法。
  11. 請求項1乃至請求項10のいずれか一において、
    前記素子形成層は、その作製工程の一部に400℃以上の熱処理工程を含むことを特徴とする半導体装置の作製方法。
  12. 請求項1乃至請求項11のいずれか一において、
    前記薄膜トランジスタは、前記接着体と重ならない位置に形成されることを特徴とする半導体装置の作製方法。
  13. 請求項1乃至請求項12のいずれか一において、
    前記接着体は、複数の薄膜トランジスタが整列している間に、長辺が剥離方向と平行となる長方形に配置されることを特徴とする半導体装置の作製方法。
  14. 請求項1乃至請求項12のいずれか一において、
    前記接着体は、複数の薄膜トランジスタが整列している間に、底辺が剥離方向と垂直となる三角形状に配置されることを特徴とする半導体装置の作製方法。
  15. 請求項1乃至請求項12のいずれか一において、
    前記接着体は、複数の薄膜トランジスタが整列している間に、ライン状に配置されることを特徴とする半導体装置の作製方法。
  16. 請求項1乃至請求項15のいずれか一において、
    前記接着体として珪素、ゲルマニウム、炭素、硼素、マグネシウム、アルミニウム、チタン、タンタル、鉄、コバルト、ニッケル、またはマンガンのいずれか一を用いることを特徴とする半導体装置の作製方法。
JP2004056931A 2003-02-28 2004-03-01 半導体装置の作製方法 Expired - Fee Related JP4748943B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004056931A JP4748943B2 (ja) 2003-02-28 2004-03-01 半導体装置の作製方法

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2003053193 2003-02-28
JP2003053193 2003-02-28
JP2003053243 2003-02-28
JP2003053243 2003-02-28
JP2004056931A JP4748943B2 (ja) 2003-02-28 2004-03-01 半導体装置の作製方法

Publications (3)

Publication Number Publication Date
JP2004282063A JP2004282063A (ja) 2004-10-07
JP2004282063A5 JP2004282063A5 (ja) 2007-04-12
JP4748943B2 true JP4748943B2 (ja) 2011-08-17

Family

ID=33303679

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004056931A Expired - Fee Related JP4748943B2 (ja) 2003-02-28 2004-03-01 半導体装置の作製方法

Country Status (1)

Country Link
JP (1) JP4748943B2 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005116824A (ja) * 2003-10-08 2005-04-28 Ricoh Co Ltd 薄膜デバイス装置の製造方法、アクティブマトリクス基板の製造方法、電気光学装置の製造方法、薄膜デバイス装置、アクティブマトリクス基板及び電気光学装置
JP2005183615A (ja) * 2003-12-18 2005-07-07 Ricoh Co Ltd 薄膜デバイス装置の製造方法及び薄膜デバイス装置
JP5089037B2 (ja) * 2004-12-03 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7566633B2 (en) * 2005-02-25 2009-07-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5025141B2 (ja) * 2005-02-28 2012-09-12 株式会社半導体エネルギー研究所 半導体装置の製造方法
TWI413152B (zh) 2005-03-01 2013-10-21 Semiconductor Energy Lab 半導體裝置製造方法
JP5025145B2 (ja) * 2005-03-01 2012-09-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5052033B2 (ja) * 2005-04-28 2012-10-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5057703B2 (ja) * 2005-05-31 2012-10-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
EP1760776B1 (en) * 2005-08-31 2019-12-25 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for semiconductor device with flexible substrate
JP5063066B2 (ja) * 2005-09-30 2012-10-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN101278398B (zh) 2005-09-30 2010-09-29 株式会社半导体能源研究所 半导体器件的制造方法
WO2007105405A1 (ja) * 2006-03-10 2007-09-20 Matsushita Electric Industrial Co., Ltd. 異方性形状部材のマウント方法およびマウント装置と、電子デバイスの製造方法と、電子デバイスと、表示装置
JP2007251080A (ja) * 2006-03-20 2007-09-27 Fujifilm Corp プラスチック基板の固定方法、回路基板およびその製造方法
JP5496445B2 (ja) 2007-06-08 2014-05-21 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2009032912A (ja) * 2007-07-27 2009-02-12 Sony Corp 半導体装置の製造方法および有機発光装置の製造方法
KR101617280B1 (ko) * 2009-10-21 2016-05-03 엘지디스플레이 주식회사 플라스틱 기판을 이용한 표시장치 제조 방법
KR101779586B1 (ko) * 2010-09-27 2017-10-10 엘지디스플레이 주식회사 플라스틱 기판을 이용한 표시장치 제조 방법
JP5898949B2 (ja) * 2011-12-27 2016-04-06 パナソニック株式会社 フレキシブルデバイスの製造方法
US10354910B2 (en) 2016-05-27 2019-07-16 Raytheon Company Foundry-agnostic post-processing method for a wafer

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10150176A (ja) * 1996-11-15 1998-06-02 Tadahiro Omi 半導体基体とその作製方法
JP5121103B2 (ja) * 2000-09-14 2013-01-16 株式会社半導体エネルギー研究所 半導体装置、半導体装置の作製方法及び電気器具
JP2002353235A (ja) * 2001-05-23 2002-12-06 Matsushita Electric Ind Co Ltd アクティブマトリクス基板とそれを用いた表示装置およびその製造方法

Also Published As

Publication number Publication date
JP2004282063A (ja) 2004-10-07

Similar Documents

Publication Publication Date Title
KR101057412B1 (ko) 반도체 장치 및 그 제작 방법
JP4748943B2 (ja) 半導体装置の作製方法
JP4554152B2 (ja) 半導体チップの作製方法
JP5073020B2 (ja) 半導体装置の作製方法
US7575959B2 (en) Manufacturing method of semiconductor device
TWI401772B (zh) 半導體裝置與顯示裝置的製造方法
US20030127651A1 (en) Light emitting device and method of manufacturing the same
TW200405226A (en) Semiconductor device and manufacturing method thereof
JP5201790B2 (ja) 半導体装置の作製方法
CN100490117C (zh) 半导体器件的制造方法
JP5291866B2 (ja) 半導体装置の作製方法
JP4628032B2 (ja) 半導体装置及びその作製方法
JP4850328B2 (ja) 半導体装置の作製方法
JP4689168B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070228

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070228

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110510

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110517

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140527

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140527

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees