CN101278398B - 半导体器件的制造方法 - Google Patents

半导体器件的制造方法 Download PDF

Info

Publication number
CN101278398B
CN101278398B CN2006800362595A CN200680036259A CN101278398B CN 101278398 B CN101278398 B CN 101278398B CN 2006800362595 A CN2006800362595 A CN 2006800362595A CN 200680036259 A CN200680036259 A CN 200680036259A CN 101278398 B CN101278398 B CN 101278398B
Authority
CN
China
Prior art keywords
film
substrate
semiconductor device
dielectric film
manufacture method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006800362595A
Other languages
English (en)
Other versions
CN101278398A (zh
Inventor
渡边了介
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN101278398A publication Critical patent/CN101278398A/zh
Application granted granted Critical
Publication of CN101278398B publication Critical patent/CN101278398B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • H10K71/233—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers by photolithographic etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/40—Thermal treatment, e.g. annealing in the presence of a solvent vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种半导体器件的制造方法，即使在支撑衬底之上形成半导体元件之后减薄或去除支撑衬底的情况下，也防止半导体元件受损并提高其生产速度。根据本发明的半导体器件的制造方法包括以下步骤：在衬底的上表面之上形成多个元件组；形成绝缘膜以覆盖多个元件组；选择性地在位于在多个元件组中的两个相邻的元件组之间的区域中的绝缘膜中形成开口以露出衬底；形成第一膜以覆盖绝缘膜和开口；通过去除衬底露出元件组；形成第二膜以覆盖露出的元件组的表面；和在多个元件组之间切断以不露出绝缘膜。

Description

半导体器件的制造方法
技术领域
本发明涉及半导体器件的制造方法、特别是涉及在支撑衬底之上形成诸如晶体管的半导体元件之后去除支撑衬底的半导体器件的制造方法。
背景技术
近年来，通过在诸如玻璃衬底的刚性衬底之上形成半导体元件，供诸如LCD或有机EL显示器的显示器或诸如光电传感器或太阳能电池的光电变换元件等使用的半导体器件已得到积极开发。除此之外，没有接点的发射和接收数据的半导体器件(也被称为RFID(射频识别)标签、ID标签、IC标签、IC芯片、无线标签、电子标签或无线芯片)也已得到积极开发。另外，最近需要诸如薄膜状态显示器的柔性器件或被嵌入纸内的半导体器件，并且，减小厚度一直是重要的思路。
为了减小半导体器件的厚度，存在例如使用事先被减薄的衬底的方法。但是，在这种情况下，出现衬底的翘曲等的问题，或者，在处理元件的过程中，出现由于应力导致翘曲、难以操作、在光刻或印刷步骤中无法对准的问题。因此，一般使用在衬底之上形成半导体元件之后减薄或去除衬底的方法。
作为用于减薄或去除衬底的方法，存在例如通过磨削处理或抛光处理或使用化学反应的湿蚀刻去除支撑衬底(玻璃衬底)的技术(例如，参见参考文献1：日本专利申请特开2002-87844)。
发明内容
但是，在去除上面形成半导体元件的衬底的情况下，通过磨削处理或抛光处理，由于器件的精度的限制和抛光的面内不均匀性，因此存在减薄膜的限制，从而难以使得整个表面具有50μm或更小的厚度，难以去除衬底。另外，当衬底经受磨削处理和抛光处理时，在衬底之上设置的半导体元件产生应力，由此具有损坏半导体元件的危险。这是因为，随着衬底变薄，半导体元件的应力大大增加，因此难以通过磨削处理或抛光处理去除衬底。
另外，在去除上面形成半导体元件的衬底的情况下，通过化学处理，以较高的产量并且均匀地仅去除衬底是极其困难的，因此存在执行处理占用太多的时间的问题。
鉴于以上的问题，本发明的目的是提供即使在在支撑衬底之上形成半导体元件之后减薄或去除支撑衬底的情况下，也防止半导体元件受损并提高其生产速度的半导体器件的制造方法。
根据本发明的一个方面，半导体器件的制造方法包括以下步骤：在衬底的上表面之上形成多个元件组；形成绝缘膜以覆盖多个元件组；选择性地在位于在多个元件组中的两个相邻的元件组之间的区域中的绝缘膜中形成开口以露出衬底；形成第一膜以覆盖绝缘膜和开口；通过去除衬底露出元件组；形成第二膜以覆盖露出的元件组的表面；和在多个元件组之间切断以不露出绝缘膜。
根据本发明的另一方面，半导体器件的制造方法包括以下步骤：在衬底的上表面之上形成基底膜；在基底膜之上形成多个元件组；形成绝缘膜以覆盖多个元件组；选择性地在位于在多个元件组中的两个相邻的元件组之间的区域中的绝缘膜中形成开口以露出衬底或基底膜；形成第一膜以覆盖绝缘膜和开口；通过去除衬底露出基底膜；形成第二膜以覆盖露出的基底膜的表面；和在多个元件组之间切断以不露出绝缘膜。
根据本发明的另一方面，在以上的结构中的半导体器件的制造方法中，通过从另一侧减薄并然后通过使用化学反应的化学处理(化学反应处理(以下，也被简称为化学处理))去除减薄的衬底，去除衬底。注意，可以通过使用物理手段或具有化学手段的物理手段减薄衬底，并且，例如，可以使用磨削处理或抛光处理中的任一种或两种。可以通过将减薄的衬底浸入化学溶液中并对减薄的衬底产生化学反应执行化学处理。
即使在去除上面形成半导体元件的衬底的情况下，也可根据本发明防止半导体元件受损。因此，可以提高半导体器件的生产速度。
附图说明
在附图中，
图1A～1D是分别表示本发明的半导体器件的制造方法的例子的示图；
图2A～2D是分别表示本发明的半导体器件的制造方法的例子的示图；
图3A～3C是分别表示本发明的半导体器件的制造方法的例子的示图；
图4A和图4B是分别表示本发明的半导体器件的制造方法的例子的示图；
图5A～5D是分别表示本发明的半导体器件的制造方法的例子的示图；
图6A～6C是分别表示本发明的半导体器件的制造方法的例子的示图；
图7A和图7B是分别表示本发明的半导体器件的制造方法的例子的示图；
图8A和图8B是分别表示本发明的半导体器件的制造方法的例子的示图；
图9A和图9B是分别表示本发明的半导体器件的制造方法的例子的示图；
图10A～10C是分别表示本发明的半导体器件的应用方式的例子的示图；
图11A～11H是分别表示本发明的半导体器件的应用方式的例子的示图；
图12A～12D是分别表示本发明的半导体器件的应用方式的例子的示图；
图13A和图13B是分别表示本发明的半导体器件的应用方式的例子的示图；
图14是表示本发明的半导体器件的应用方式的例子的示图；
图15A～15F是分别表示本发明的半导体器件的应用方式的例子的示图；
图16是表示本发明的半导体器件的制造方法的例子的示图。
具体实施方式
以下参照附图解释本发明的实施方式。但是，本发明不限于以下的解释，并且，很容易理解，各种变化和修改对于本领域技术人员来说是十分明显的。因此，除非这些变化和修改背离本发明的主旨和范围，否则它们应被解释为在此被包含。注意，在以下解释的本发明的结构中，在不同的附图中都使用表示相同部分的相同的附图标记，并且在一些情况下省略其解释。
(实施方式1)
本实施方式将参照附图解释本发明的半导体器件的制造方法的例子。
首先，在衬底101之上形成元件组102(图1A)。在本实施方式中，在衬底101之上设置多个构成半导体器件的元件组102。通过在衬底101之上形成多个元件组102，可以从一个衬底制造多个半导体器件，这是优选的。
作为衬底101，优选使用在一个表面之上形成绝缘膜的玻璃衬底、石英衬底、金属衬底或不锈钢衬底或可在该过程中耐受处理温度的耐热塑料衬底等。对于这种衬底101的面积或形状没有限制。因此，例如只要一侧为1米或更大的矩形衬底被用作衬底101，那么生产率可大大提高。此外，也可使用诸如Si衬底的半导体衬底。
例如，元件组102包含诸如晶体管或二极管的半导体元件。作为晶体管，可以设置在诸如玻璃的刚性衬底上形成的半导体膜被用作沟道的薄膜晶体管(TFT)、衬底被用作沟道的诸如Si衬底的半导体衬底上的场效应晶体管(FET)或有机材料被用作沟道的有机TFT等。另外，作为二极管，可以应用诸如可变电容二极管、肖特基二极管和隧道二极管的各种二极管。在本发明中，通过使用这些晶体管或二极管等，可以设置包含CPU、存储器、微处理器和诸如温度传感器、湿度传感器和生物传感器的各种传感器等的任意种类的集成电路。并且，作为元件组102，除了诸如晶体管的半导体元件以外，本发明还包括具有天线的方式。元件组102具有天线的半导体器件可以通过在天线中产生的AC电压来操作，可以通过调制施加到天线上的AC电压在不与一件外部设备(读取器/写入器)接触的情况下发射和接收数据。注意，天线可以与具有晶体管的集成电路一起形成，或者也可以在以与集成电路分开的方式形成之后与集成电路电连接。
然后，形成绝缘膜103以覆盖元件组102(图1B)。绝缘膜103被设置在多个元件组102之上以及元件组之间，并用作元件组102的保护膜。
绝缘膜103可具有诸如氧化硅(SiOX)膜、氮化硅(SiNX)膜、氧氮化硅(SiOXNY)(X＞Y)膜或氮氧化硅(SiNXOY)(X＞Y)膜的含氧和/或氮的绝缘膜、诸如DLC(类钻碳)膜的含碳的膜、诸如环氧树脂、聚酰亚胺、聚酰胺、聚乙烯苯酚、苯并环丁烯或丙烯酸树脂的有机材料或诸如硅氧烷树脂的硅氧烷材料的单层结构或它们的叠层结构。注意，硅氧烷材料与具有Si-O-Si键的材料对应。硅氧烷具有由硅(Si)和氧(O)的键形成的骨架。作为取代基，使用至少包含氢的有机基团(例如，烷基基团或芳族烃)。作为替代基，也可以使用氟基基团(fluoro group)。作为替代方案，可以使用至少包含氢和氟基基团的有机基团作为替代基。
然后，在绝缘膜103中选择性地形成开口104(图1C)。通过用激光照射多个元件组102之间的部分(这里是相邻的元件组102之间的部分)或通过使用光刻方法选择性地形成开口104。注意，开口104在避开元件组102的部分中形成，并且，这里，通过用激光照射元件组之间的部分线性形成开口104。因此，优选不通过形成开口104露出元件组102。
然后，形成膜105以覆盖绝缘膜103和开口104(图1D)。当包含元件组102、绝缘膜103和膜105的层(以下被称为元件形成层110)与衬底101分开时，通过设置膜105防止元件形成层110变形(transform)。另外，这里优选形成膜105以使其部分或完全填充开口104。
膜105可以是由聚丙烯、聚酯、乙烯基(vinyl)、聚氟乙烯或聚氯乙烯等制成的膜、多孔材料的纸或基底膜(聚酯、聚酰胺、无机汽相淀积膜或纸等)和粘接剂合成树脂膜(丙烯酸基合成树脂或环氧树脂基合成树脂等)的层叠膜等。该膜通过经受热处理和压力处理固定到待处理物体上。在执行热处理和压力处理的过程中，设置在膜的最上面的表面之上的粘接剂层或设置在最外面的层上的层(不是粘接剂层)通过热处理熔化，以通过施加压力被固定。可以在膜的表面之上设置粘接剂层；但未必设置它。粘接剂层与包含诸如热固性树脂、UV硬化树脂、环氧树脂基树脂或树脂添加剂的粘接剂的层对应。用于密封的膜优选涂有硅石以防止水分等在密封之后进入内部，并且，例如，可以使用其中层叠粘接剂层、聚酯等的膜和硅石涂层的板材。因此，这些膜的粘接剂层被设置为部分或完全填充开口104。
另外，可以使用热熔性粘接剂作为粘接剂层。热熔性粘接剂是通过使用不含水或溶液的不挥发的热塑性材料形成的，并在室温下保持固态。热熔性粘接剂是通过施加溶解状态的化学物质并使其冷却将物体固定在一起的化学物质。并且，热熔性粘接剂具有粘接时间短、无污染、安全、卫生、节能和成本低的优点。由于热熔性粘接剂在正常温度下保持固态，因此可以使用事先处理成膜形式或纤维形式的热熔性粘接剂。作为替代方案，可以使用事先在由聚酯等制成的基底膜之上形成并然后被处理成膜形式的粘接剂层。这里使用在由聚对苯二甲酸乙二酯制成的基底膜之上形成热熔性膜的膜。通过使用软化点比基底膜的软化点低的树脂形成热熔性膜。通过执行热处理，只有热熔性膜被溶解并变成橡胶态，使得溶解的热熔性膜被固定到物体上。热熔性膜在冷却时硬化。作为热熔性膜，例如可以使用包含乙烯-醋酸乙烯酯共聚物(EVA)、聚酯、聚酰胺、热塑性弹性体或聚烯烃等作为其主要成分的膜。
然后，通过用于对膜进行减薄的手段107对衬底101进行减薄(图2A)。这里，通过从要成为衬底106的衬底101的相对侧(背面)减薄上面形成元件组102的衬底101减薄衬底101。在减薄衬底101的情况下，优选尽可能地减薄以减少随后的步骤(通过化学处理蚀刻)中的处理时间。但是，随着衬底101变薄，衬底101可能由于施加到元件形成层110上的应力而受到损坏。因此，使得衬底106的厚度为5～50μm、优选5～20μm、更优选5～10μm。
作为用于对膜进行减薄的手段107，可以使用物理手段和具有化学手段的物理手段，并且，例如可以使用磨削处理或抛光处理等。关于磨削处理，通过使用磨石的晶粒磨削待处理物体的上表面(这里是衬底101的背面)并使平滑化。关于抛光处理，通过塑性平滑加工或使用诸如有研磨涂层的布和纸的研磨剂或研磨颗粒的摩擦抛光加工使待处理物体的上表面平滑化。在执行磨削处理或抛光处理的情况下，可以使用纯净水或抛光溶液等。另外，作为抛光处理，也可以使用CMP(化学机械抛光)。
在本实施方式中，对衬底101的背面执行磨削处理，然后，对衬底101的背面执行抛光处理，因此将衬底101减薄成衬底106。注意，可以执行磨削处理和抛光处理中的一种。在执行磨削处理或抛光处理中的任一种或两种的情况下，优选尽可能多地减薄衬底101。但是，随着衬底101被减薄，元件形成层110可能受到应力，因此存在由于裂纹等而受损的担心。
一般地，如图4A和图4B所示，在在不设置开口104地在元件组102之上形成绝缘膜103和膜105之后对衬底101执行磨削处理或抛光处理的情况下(图4A)，当元件形成层110受到应力时，在元件组102或绝缘膜103中产生裂纹111(图4B)。
另一方面，在在本实施方式中说明的制造方法中，在衬底101经受磨削处理或抛光处理之前的阶段中，存在在多个元件组102(这里是相邻的元件组102之间的部分)之间形成开口104的结构。因此，存在当元件形成层110由于磨削处理或抛光处理受到应力时被施加到元件组102和绝缘膜103上的应力被分散的优点，因此不可能在元件组102中产生裂纹。另外，当产生应力时，只要应力被选择性地施加到设置到开口104上的膜105上就可有效抑制元件组102的损坏。因此，在考虑覆盖元件组102的绝缘膜103和膜105的材料时，例如优选用比元件组102或绝缘膜103更易于弯曲的材料形成膜105。
用于膜105的材料优选具有比元件组102或绝缘膜103更易于弯曲的性能。例如，可以使用表现出弹性的材料或具有塑性的材料。注意，在使用表现出弹性的材料的情况下，用于膜105的材料被设为具有比用于绝缘膜103的材料低的弹性模量(应力与应变的比)。在使用具有塑性的材料的情况下，用于膜105的材料被设为具有比在绝缘膜103中设置的材料高的弹性。注意，这里弹性是指形状或体积由于外力而变化的物体在力被去除之后返回其原始条件的性能。另外，这里塑性意味着易于通过外力变形并且即使在去除力之后也保持变形的性能。
另外，在使用具有玻璃转变温度的高分子量有机化合物等作为绝缘膜103或膜105的情况下，用于膜105的材料被设为具有比用于绝缘膜103的材料低的玻璃转变点。具有较低的玻璃转变点的材料具有比具有较高的玻璃转变点的材料高的粘弹性。因此，在设置具有较低的玻璃转变的材料和具有较高的玻璃转变的材料的情况下，当施加应力时，在具有较低的玻璃转变点的材料中选择性地产生较大的应力。因此，可以抑制覆盖有绝缘膜103的元件组102的损伤。
然后，通过对衬底106执行化学处理将其去除(图2B)。作为化学处理，通过使用化学溶液对待处理物体执行化学蚀刻。这里，通过将衬底106和元件形成层110浸入化学溶液108中执行衬底106的蚀刻。只要可以去除衬底，那么可以采用任何化学溶液作为化学溶液108，并且，例如，在使用玻璃衬底作为衬底101的情况下优选使用含有氢氟酸的溶液作为化学溶液108。注意，作为膜105，优选使用不可能与化学溶液108反应的材料。另外，可以用不可能与化学溶液108反应的材料在衬底101和元件组102之间形成基底膜。在使用玻璃衬底作为衬底101并且通过将玻璃衬底浸入氢氟酸中将其去除的情况下，优选向基底膜提供氮化物，例如，诸如氮化硅(SiNX)膜、氧氮化硅(SiOXNY)(X＞Y)膜或氮氧化硅(SiNXOY)(X＞Y)膜的含氮的绝缘膜的单层结构或它们的叠层结构。
注意，在以上的步骤中，可以通过磨削处理或抛光处理等去除衬底101。但是，在以衬底101被减薄的状态执行磨削处理或抛光处理的情况下，难以获得均匀的薄膜，并且，由于施加到元件形成层110上的应力的产生导致受损的概率增加。另一方面，可以在不使用磨削处理或抛光处理的情况下通过使用化学处理去除衬底101；但是，在这种情况下，存在去除衬底101花费很多时间并且生产速度降低的担心。并且，存在长时间将元件形成层浸入化学溶液中给元件形成层110带来有害的效果的担心。
因此，在本发明中，在执行磨削处理或抛光处理等并在一定程度上减薄衬底101之后，通过使用化学处理去除减薄的衬底。因此，可抑制施加到元件形成层上的应力等，并且生产速度可提高。
然后，在元件形成层110的一个表面(去除衬底101的表面)之上形成膜109以对元件形成层110执行密封处理(图2C)。
膜109可以是由聚丙烯、聚酯、乙烯基(vinyl)、聚氟乙烯或聚氯乙烯等制成的膜、多孔材料的纸或基底膜(聚酯、聚酰胺、无机汽相淀积膜或纸等)和粘接剂合成树脂膜(丙烯酸基合成树脂或环氧树脂基合成树脂等)的层叠膜等。该膜通过经受热处理和压力处理固定到待处理物体上。在执行热处理和压力处理的过程中，设置在膜的最上面的表面之上的粘接剂层或设置在最外面的层上的层(不是粘接剂层)通过热处理熔化，以通过施加压力被固定。可以在膜的表面之上设置粘接剂层；但未必设置它。粘接剂层与包含诸如热固性树脂、UV硬化树脂、环氧树脂基树脂或树脂添加剂的粘接剂的层对应。用于密封的膜优选涂有硅石以防止水分等在密封之后进入内部，并且，例如，可以使用其中层叠有粘接剂层、聚酯等的膜和硅石涂层的板材。
另外，可以使用热熔性粘接剂作为粘接剂层。热熔性粘接剂是通过使用不含水或溶液的不挥发的热塑性材料形成的，并在室温下保持固态。热熔性粘接剂是通过施加溶解状态的化学物质并使其冷却将物体固定在一起的化学物质。并且，热熔性粘接剂具有粘接时间短、无污染、安全、卫生、节能和成本低的优点。由于热熔性粘接剂在正常温度下保持固态，因此可以使用事先处理成膜形式或纤维形式的热熔性粘接剂。作为替代方案，可以使用事先在由聚酯等制成的基底膜之上形成并然后被处理成膜形式的粘接剂层。这里使用在由聚对苯二甲酸乙二酯制成的基底膜之上形成热熔性膜的膜。通过使用软化点比基底膜的软化点低的树脂形成热熔性膜。通过执行热处理，只有热熔性膜被溶解并变成橡胶态，使得溶解的热熔性膜被固定到物体上。热熔性膜在冷却时硬化。作为热熔性膜，例如可以使用包含乙烯-醋酸乙烯酯共聚物(EVA)、聚酯、聚酰胺、热塑性弹性体或聚烯烃等作为其主要成分的膜。
然后，切割元件形成层110和膜109，并将设置在衬底101上的多个元件组分成各个元件组(图2D)。在分开时优选使得在不露出绝缘膜103的情况下露出膜105和膜109。这是因为，当绝缘膜103被露出时，水分或杂质元素混入绝缘膜103中，由此使元件组102的特性劣化。
一般地，如图3A～3C所示，在在在不设置开口104的情况下在元件组102之上形成绝缘膜103和膜105(图3A)并去除衬底101以形成膜109(图3B)之后将设置在衬底101之上的多个元件组分成各个元件组(图3C)的情况下，存在在侧面露出绝缘膜103的结构。另一方面，使得通过使用在本实施方式中说明的制造方法获得的半导体器件具有在去除衬底101之前的阶段在多个元件组102之间形成开口104以向开口提供膜105的结构。因此，如图2D所示，可存在元件组102和绝缘膜103在被分成各个元件时覆盖有膜105和膜109的结构。具体而言，在该结构中，元件组102覆盖有绝缘膜103和膜109而不被露出，并且绝缘膜103覆盖有膜105和膜109而不被露出。因此，抑制水分或杂质元素进入元件组102和绝缘膜103中，并且，可提高半导体器件的可靠性。
通过以上步骤，可形成半导体器件。
(实施方式2)
本实施方式参照附图解释与上面的实施方式不同的半导体器件的制造方法。具体地，将参照附图解释包含薄膜晶体管、存储元件和天线的本发明的半导体器件的制造方法。
首先，在衬底201的一个表面之上形成要成为基底(base)的绝缘膜202，并且在绝缘膜202之上形成半导体膜203(图5A)。注意，可连续形成绝缘膜202和半导体膜203。
作为衬底201，优选使用在一个表面之上形成绝缘膜的玻璃衬底、石英衬底、金属衬底或不锈钢衬底或可在该过程中耐受处理温度的耐热塑料衬底等。对于这种衬底201的面积或形状没有限制，因此例如只要一侧为1米或更大的矩形衬底被用作衬底201，那么生产率可大大提高。此外，也可使用诸如Si衬底的半导体衬底。
可以用诸如氧化硅(SiOX)膜、氮化硅(SiNX)膜、氧氮化硅(SiOXNY)(X＞Y)膜或氮氧化硅(SiNXOY)(X＞Y)膜的含氧和/或氮的绝缘膜的单层结构或它们的叠层结构，通过CVD方法或溅射方法等设置绝缘膜202。当要成为基底的绝缘膜具有二层结构时，例如，优选形成氮氧化硅膜作为第一层并形成氧氮化硅膜作为第二层。当要成为基底的绝缘膜具有三层结构时，例如，优选形成氧化硅膜作为第一层、形成氮氧化硅膜作为第二层并形成氧氮化硅膜作为第三层。作为替代方案，优选形成氧氮化硅膜作为第一层、形成氮氧化硅膜作为第二层并形成氧氮化硅膜作为第三层。要成为基底的绝缘膜用作防止杂质进入衬底201的阻挡膜。
可以用非晶半导体或半晶半导体(SAS)形成半导体膜203。作为替代方案，可以使用多晶半导体膜。SAS具有非晶结构和晶体结构(包含单晶和多晶)之间的中间结构和自由能稳定的第三状态，并且SAS包含具有短程有序和晶格畸变的晶体区域。在该膜的某一区域的至少一部分中，可观察到0.5～20nm的晶体区域。在包含硅作为主成分的情况下，拉曼光谱偏移到比520cm-1低的波数侧。在X射线衍射中观察到由硅的晶格导致的(111)或(220)的衍射峰。包含至少1原子％或更多的氢或卤素以终止不饱和键。通过对含硅气体执行辉光放电分解(等离子CVD)形成SAS。给出SiH4作为含硅气体。另外，也可以使用Si2H6、SiH2Cl2、SiHCl3、SiCl4或SiF4等作为含硅气体。另外，也可以混合GeF4。可以用H2或H2和He、Ar、Kr和Ne的一种或更多种稀有气体元素稀释含硅气体。其稀释比可以为2～1000倍；压力为约0.1～133Pa；电源频率为1～120MHz、优选为13～60MHz；衬底加热温度为300℃或更低。作为膜中的杂质元素的诸如氢、氮或碳的大气组成杂质的浓度优选为1×1020原子/cm3或更低；具体地，氧的浓度为5×1019原子/cm3或更低、优选1×1019原子/cm3或更低。这里，通过使用溅射方法或CVD方法等、以含硅(Si)气体作为其主成分(诸如SiXGe1-X)以25～200nm的厚度(优选以30～150nm的厚度)形成非晶半导体膜。
然后，通过用诸如激光结晶方法、使用RTA或退火炉的热结晶方法或使用促进结晶的金属元素的热结晶方法等的结晶方法使非晶半导体膜203结晶形成晶体半导体膜。另外，也可以通过通过施加DC偏压产生热等离子并将热等离子施加到半导体膜上执行半导体膜的结晶。然后，将获得的半导体膜蚀刻成希望的形状以形成晶体半导体膜203a～203f，并且形成栅绝缘膜204以覆盖半导体膜203a～203f(图5B)。
以下简要解释半导体膜203a～203f的制造过程的例子。首先，通过使用等离子CVD方法形成66nm厚的非晶半导体膜。然后，在在非晶半导体膜上保持含有作为促进结晶的金属元素的镍的溶液之后，通过对非晶半导体膜执行脱氢处理(在500℃下处理1小时)和热结晶处理(在550℃下处理4小时)形成晶体半导体膜。然后，如果有必要，用激光照射晶体半导体膜，并且通过使用光刻方法形成晶体半导体膜203a～203f。
在用激光结晶方法形成晶体半导体膜的情况下，可以使用连续波激光束(CW激光束)或脉冲波激光束(脉冲激光束)。作为这里可使用的激光束，可以使用从诸如Ar激光器、Kr激光器和准分子激光器的气体激光器、YAG激光器、YVO4激光器、镁橄榄石(Mg2SiO4)、YAlO3激光器和GdVO4激光器的单晶或掺杂有作为掺杂剂的Nd、Yb、Cr、Ti、Ho、Er、Tm和Ta中的一种或更多种的YAG、Y2O3、YVO4、YAlO3和GdVO4的多晶(陶瓷)、玻璃激光器、红宝石激光器、变石激光器、Ti：蓝宝石激光器、铜蒸汽激光器和金蒸汽激光器中的一个或更多个振荡的激光束。通过除了以上激光束的基谐波以外还发射基波的第二到第四波的激光束，可以获得具有较大的晶粒尺寸的晶体。例如，可以使用Nd:YVO4激光(基波，1064nm)的二次谐波(532nm)或三次谐波(355nm)。此时，激光需要约0.01～100MW/cm2(优选为约0.1～10MW/cm2)的功率密度。激光在约10～2000cm/sec的扫描速度下被发射。注意，可以连续振荡使用YAG、YVO4、镁橄榄石(Mg2SiO4)、YAlO3或GdVO4的单晶或掺杂有作为掺杂剂的Nd、Yb、Cr、Ti、Ho、Er、Tm和Ta中的一种或更多种的YAG、Y2O3、YVO4、YAlO3或GdVO4的多晶(陶瓷)、Ar离子激光器或Ti：蓝宝石激光器作为介质的激光。并且，可以通过执行Q开关操作或模式同步等用10MHz或更大的振荡频率执行其脉冲振荡。当用10MHz或更大的重复频率振荡激光束时，在半导体膜被激光束熔化并然后固化的过程中，半导体膜被下一个脉冲照射。因此，与使用具有较低的重复频率的脉冲激光器的情况不同，固液界面可以在半导体膜中连续移动，使得可获得向扫描方向连续生长的晶粒。
另外，使用用于促进结晶的金属元素使非晶半导体膜结晶的优点是可以在短时间内在较低的温度下执行结晶并且晶体的方向变得十分均匀，同时存在这样一种问题，即，由于截止电流(off current)因金属元素在晶体半导体膜中的残留而增加，因此性能是不稳定的。因此，优选在晶体半导体膜之上形成用作吸气点(gettering site)的非晶半导体膜。为了形成吸气点，要求非晶半导体膜包含诸如磷或氩的杂质元素，因此优选通过可使得以高浓度包含氩气的溅射方法形成非晶半导体膜。然后，执行热处理(RTA方法或使用退火炉的热退火等)以将金属元素扩散到非晶半导体膜中，并且含有金属元素的非晶半导体膜被去除。因此，可减少或去除晶体半导体膜中的金属元素的含量。
通过CVD方法或溅射方法等、通过包含硅的氧化物或硅的氮化物的膜的单层或叠层形成栅绝缘膜204。具体地，以单层结构形成或通过层叠形成包含氧化硅的膜、包含氧氮化硅的膜或包含氮氧化硅的膜。
另外，也可以通过对半导体膜203a～203f的氧化物或氮化物表面执行高浓度等离子处理形成栅绝缘膜204。例如，通过引入诸如He、Ar、Kr或Xe的稀有气体和氧气、氧化氮(NO2)、氨气、氮气和氢气等的混合气体的等离子处理形成栅绝缘膜204。在这种情况下，当通过引入微波执行等离子的激发时，可以在较低的电子温度下产生高浓度等离子。半导体膜的表面可被由该高浓度等离子产生的氧根(可包含OH根)或氮根(可包含NH根)氧化或氮化。
通过这种使用高浓度等离子的处理，在半导体膜之上形成厚度为1～20nm、一般为5～10nm的绝缘膜。由于这种情况下的反应是固相反应，因此可使得绝缘膜和半导体膜之间的界面状态浓度极低。在这种高浓度等离子处理中，由于半导体膜(晶体硅或多晶硅)被直接氧化(或氮化)，因此可十分理想地使得形成的绝缘膜的厚度的变化极小。另外，由于晶体硅的晶粒边界中的半导体膜没有被氧化太多，因此可获得极希望的状态。换句话说，在这里说明的高浓度等离子处理中，通过半导体膜表面的固相氧化，可以在不过量氧化晶粒边界的情况下形成具有有利的均匀性和较低的界面状态浓度的绝缘膜。
关于栅绝缘膜，可仅使用由高浓度等离子处理形成的绝缘膜。作为替代方案，可以通过使用等离子或热反应的CVD方法将氧化硅、氧氮化硅或氮化硅等的绝缘膜淀积或层叠为绝缘膜。在任意情况下，在包含由高浓度等离子形成的绝缘膜作为栅绝缘膜的一部分或全部的晶体管中特性变化可减小。
并且，通过在用连续波激光束或以10MHz或更大的频率振荡的激光束照射的同时沿一个结晶方向扫描半导体膜获得的半导体膜203a～203f具有晶体沿射束的扫描方向生长的特性。可以通过配置晶体管使得扫描方向与沟道长度方向(当形成沟道形成区域时载流子的流动方向)对准并通过组合以上的栅绝缘膜获得特性变化减小并且场效应迁移率较高的晶体管(TFT)。
然后，在栅绝缘膜204之上层叠第一导电膜和第二导电膜。通过等离子CVD方法或溅射方法等形成第一导电膜以使其具有20～100nm的厚度。通过等离子CVD方法或溅射方法等形成第二导电膜以使其具有100～400nm的厚度。用钽(Ta)、钨(W)、钛(Ti)、钼(Mo)、铝(Al)、铜(Cu)、铬(Cr)和铌(Nb)等的元素或包含该元素作为其主成分的合金材料或化合物材料形成第一导电膜和第二导电膜。作为替代方案，用以掺杂有诸如磷的杂质元素的多晶硅为代表的半导体材料形成第一导电膜和第二导电膜。作为第一导电膜和第二导电膜的组合的例子，可以举出氮化钽(TaN)膜和钨(W)膜、氮化钨(WN)膜和钨膜和氮化钼(MoN)膜和钼(Mo)膜等。由于钨和氮化钽具有较高的耐热性，因此可以在形成第一导电膜和第二导电膜之后执行用于热激活的热处理。在不是二层结构而是三层结构的情况下，优选使用钼膜、铝膜和钼膜的叠层结构。
然后，通过使用光刻方法形成光刻胶掩模，并执行用于形成栅电极和栅线的蚀刻处理以形成用作栅电极的导电膜(以下，称为栅电极205)。这里，栅电极205具有层叠以上材料中的任意材料的结构。
然后，通过光刻方法形成光刻胶掩模，并且通过离子掺杂方法或离子注入方法以较低的浓度将赋予N型导电性的杂质元素添加到半导体膜203b、203c、203e和203f以形成N型杂质区域206。作为赋予N型导电性的杂质元素，优选使用属于第15族的元素，例如使用磷(P)或砷(As)。
然后，通过光刻方法形成光刻胶掩模，并且将赋予P型导电性的杂质元素添加到半导体膜203a和203d以形成P型杂质区域207。作为赋予P型导电性的杂质元素，例如使用硼(B)(图5C)。
然后，形成绝缘膜以覆盖栅绝缘膜204和栅电极205。用包含诸如硅、硅的氧化物和/或硅的氮化物的无机材料的膜或包含诸如有机树脂的有机材料的膜的单层结构或叠层结构通过等离子CVD方法或溅射方法等形成绝缘膜。然后，通过主要沿垂直方向执行蚀刻的各向异性蚀刻选择性地蚀刻绝缘膜，以形成与栅电极205的侧面接触的绝缘膜(也被称为侧壁)208。与绝缘膜208的制造同时，蚀刻栅绝缘膜204以形成绝缘膜210。绝缘膜208在随后形成源极和漏极区的过程中被用作用于掺杂的掩模。
然后，使用由光刻方法形成的光刻胶掩模和绝缘膜208作为掩模，将赋予N型导电性的杂质元素添加到半导体膜203b、203c、203e和203f以形成第一N型杂质区域209a(也被称为LDD(轻掺杂漏极)区域)和第二N型杂质区域209b。在第一N型杂质区域209a中包含的杂质元素的浓度比第二N型杂质区域209b中的低。通过以上步骤，完成N型薄膜晶体管230b、230c、230e和230f以及P型薄膜晶体管230a和230d(图5D)。
注意，为了形成LDD区域，存在在蚀刻或执行各向异性蚀刻等时，用形成为两个层或更多个层的栅电极的低导电膜作为栅极的掩模，以提供锥形的栅电极的技术，和用作为侧壁的绝缘膜作为掩模的技术。通过使用前一种技术形成的薄膜晶体管具有LDD区域被设置为与栅电极交迭使得在其间插入栅绝缘膜的结构。但是，为了利用蚀刻或各向异性蚀刻以在该结构中提供锥形的栅电极，难以控制LDD区域的宽度，并且，只要优选不执行蚀刻步骤，就在一些情况下不能形成LDD区域。另一方面，通过使用作为侧壁的绝缘膜作为掩模的后一种技术，与前一种技术相比，可更确定地形成LDD区域。
随后，形成绝缘膜的单层或叠层以覆盖薄膜晶体管230a～230f(图6A)。用诸如硅的氧化物和/或硅的氮化物的无机材料或诸如聚酰亚胺、聚酰胺、苯并环丁烯、丙烯酸树脂、环氧树脂或硅氧烷的有机材料等的单层或叠层通过SOG方法或液滴排出方法等形成覆盖薄膜晶体管230a～230f的绝缘膜。例如，在覆盖薄膜晶体管230a～230f的绝缘膜具有三层结构的情况下，优选形成包含氧化硅的膜作为第一层的绝缘膜211、形成包含树脂的膜作为第二层的绝缘膜212并形成包含氮化硅的膜作为第三层的绝缘膜213。
注意，优选在形成绝缘膜211～213之前或形成绝缘膜211～213中的一个或多个之后执行用于恢复半导体膜的结晶性、激活添加到半导体膜中的杂质元素或使半导体膜氢化的热处理。优选通过施加热退火方法、激光退火方法或RTA方法等执行热处理。
然后，通过光刻方法选择性地蚀刻绝缘膜211～213以形成露出半导体膜203a～203f的接触孔。随后，形成导电膜以使其填充接触孔。导电膜被构图为形成用作源极和漏极布线的导电膜214。
用铝(Al)、钨(W)、钛(Ti)、钽(Ta)、钼(Mo)、镍(Ni)、铂(Pt)、铜(Cu)、金(Au)、银(Ag)、锰(Mn)、铌(Nb)、碳(C)和硅(Si)的元素或包含该元素作为其主要成分的合金材料或化合物材料的单层或叠层通过CVD方法或溅射方法等形成导电膜214。包含铝作为其主要成分的合金材料与例如包含作为其成分的铝和镍的材料或包含作为其主要成分的铝、镍和碳或硅中的任一种或两种的合金材料对应。导电膜214可具有例如阻挡膜、铝硅(Al-Si)膜和阻挡膜的叠层结构或阻挡膜、铝硅(Al-Si)膜、氮化钛(TiN)膜和阻挡膜的叠层结构。注意，阻挡膜与钛、钛的氮化物、钼或钼的氮化物的薄膜对应。铝和铝硅具有较低的电阻并且较为便宜，它们是导电膜214的材料的最佳选项。当设置上下阻挡层时，可以防止铝或铝硅的隆起(hillock)的产生。通过形成作为具有较高的还原性的元素的钛的阻挡膜，即使当在晶体半导体膜之上形成较薄的自然氧化物膜时，自然氧化物膜也可减少，使得可以形成与晶体半导体膜的有利的接触。
然后，形成绝缘膜215以覆盖导电膜214(图6B)。通过SOG方法、液滴排出方法或诸如丝网印刷方法或凹版印刷(gravureprinting)方法的印刷方法，用无机材料或有机材料的单层或叠层形成绝缘膜215。另外，形成的绝缘膜215优选具有0.75～3μm的厚度。
随后，通过光刻方法蚀刻绝缘膜215以形成在薄膜晶体管230a、230c、230d和230f中露出导电膜214的接触孔。然后，形成导电膜以使其填充接触孔。通过使用等离子CVD方法或溅射方法等由导电材料形成导电膜。然后，对导电膜进行构图以形成导电膜216a～216d。注意，导电膜216b和216d中的每一个用作在后面形成的存储元素中包含的一对导电膜中的一个。因此，优选用钛或包含钛作为其主要分成的合金材料或化合物材料的单层或叠层形成导电膜216b和216d。钛具有较低的电阻，这导致存储元件的尺寸的减小并实现更高的集成度。在用于形成导电膜216a～216d的光刻步骤中，优选执行湿蚀刻处理以不致损坏下面的薄膜晶体管230a～230f，并且优选使用氟化氢(HF)或过氧化氨作为蚀刻剂。
然后，形成绝缘膜217以覆盖导电膜216a～216d的端部。通过SOG方法或液滴排出方法等用无机材料或有机材料的单层或叠层形成绝缘膜217。另外，形成的绝缘膜217优选具有0.75～3μm的厚度。
然后，与导电膜216a和216c接触形成用作天线的导电膜218(图6C)。通过CVD方法、溅射方法、印刷方法或液滴排出方法等由导电材料形成导电膜218。优选地，用铝(Al)、钛(Ti)、银(Ag)、铜(Cu)和金(Au)的元素或包含该元素作为其主要成分的合金材料或化合物材料的单层或叠层形成导电膜218。具体地，通过通过丝网印刷方法使用含银浆料并且然后在50～350℃的温度下执行热处理形成导电膜218。注意，可以通过在优选的热处理的时间施加压力获得具有优选的特性的天线。作为替代方案，通过通过溅射方法形成铝膜并对铝膜进行构图形成导电膜218。优选通过湿蚀刻处理对铝膜进行构图，并且，在湿蚀刻处理之后，优选在200～300℃的温度下执行热处理。
然后，形成用作存储元件的有机化合物层219以使其与导电膜216b和216d接触(图7A)。性能或状态通过电效应、光效应或热效应等改变的材料可被用作用于存储元件的材料。例如，可以使用性能或状态通过由焦耳热或电介质击穿等导致的熔化而改变以导致上电极和下电极短路的材料。因此，用于存储元件的层(这里是有机化合物层)的厚度优选为5～100nm、更优选10～60nm。
这里，通过液滴排出方法、旋涂方法或汽相淀积方法等形成有机化合物层219。随后，形成导电膜220以使其与有机化合物层219接触。通过溅射方法、旋涂方法、液滴排出方法或汽相淀积方法等形成导电膜220。
通过以上的步骤，完成包含导电膜216b、有机化合物层219和导电膜220的叠层体的存储元件部分231a和包含导电膜216d、有机化合物层219和导电膜220的叠层体的存储元件部分231b。
注意，由于有机化合物层219的热阻不高，因此以上的制造步骤的特征是在形成用作天线的导电膜218的步骤之后执行形成有机化合物层219的步骤。
作为用于有机化合物层的有机材料，例如，可以使用诸如4，4-二[N-(1-萘基)-N-苯基-氨基]-联苯(缩写：-NPD)、4，4-二[N-(3-甲苯基)-N-苯基-氨基]-联苯(缩写：TPD)、4，4，4-三(N，N-联苯-氨基)-三苯胺(缩写：TDATA)、4，4，4-三[(N-(3-甲苯基)-N-苯基-苯基]-三苯胺(缩写：MTDATA)或4，4-二(N-4(N，N-di-m-tolylamino)苯基)-N-苯氨基)联苯(缩写：DNTPD)的芳族胺基化合物(即，具有苯环-氮键的化合物)、聚乙烯咔唑(缩写：PVK)或诸如酞菁(缩写：H2Pc)、铜酞菁(缩写：CuPc)或氧钒酞菁(缩写：VOPc)的酞菁化合物等。这些材料具有较高的空穴传输性能。
此外，可以使用由诸如三(8-羟基喹啉)铝(缩写：Alq3)、三(4-甲基-8-羟基喹啉)铝(缩写：Almq3)、二(10-羟基苯基[h]-quinolinato)铍(缩写：BeBq2)或二(2-甲基-8-羟基喹啉)-4-联苯氧基-铝(缩写：BAlq)的具有喹啉骨架或苯并喹啉骨架的金属络合物等形成的材料或由诸如二[2-(2-羟基苯基)苯并恶唑]锌(缩写：Zn(BOX)2)或二[2-(2-羟基苯基)苯并噻唑]锌(缩写：Zn(BTZ)2)的具有恶唑基或噻唑基配位体的金属络合物等形成的材料等。这些材料具有较高的电子传输性能。
可以使用诸如2-(4-联苯基)-5-(4-tert-丁苯基)-1，3，4-恶二唑(缩写：PBD)、1，3-bis[5-(4-tert-丁苯基)-1，3，4-恶二唑-2-yl]苯(缩写：OXD-7)、3-(4-tert-丁苯基)-4-苯基-5-(4-联苯基)-1，2，4-三唑(缩写：TAZ)、3-(4-tert-丁苯基)-4-(4-乙苯基)-5-(4-联苯基)-1，2，4-三唑(缩写：p-EtTAZ)、红菲绕啉(缩写：BPhen)、或2，9-二甲基-4，7-联苯-1，10-邻二氮杂菲(bathocuproin，缩写：BCP)的金属络合物以外的化合物等。
有机化合物层可具有单层结构或叠层结构。在叠层结构的情况下，材料可选自上述材料以形成叠层结构。并且，以上的有机材料和发光材料可被层叠。作为发光材料，可以使用4-二氰亚甲基-2-甲基-6-[2-(1，1，7，7-四甲基久洛尼定-9-yl)乙烯基]-4H-吡喃(缩写：DCJT)、4-二氰亚甲基-2-t-丁基-6-[2-(1，1，7，7-四甲基久洛尼定-9-yl)乙烯基]-4H-吡喃、periflanthene、1，4-二[2-(10-甲氧基)-(1，1，7，7-四甲基久洛尼定-9-yl)乙烯基]-2，5-二氰基苯、N，N-二甲基喹吖啶酮(dimethylquinacridone)(缩写：DMQd)、香豆素6、香豆素545T、三(8-羟基喹啉)铝(缩写：Alq3)、9，9-binathryl、9，10-联苯蒽(diphenylanthracene)(缩写：DPA)、9，10-二(2-萘基)蒽(缩写：DNA)或2，5，8，11-四-t-buthylperylene(缩写：TBP)等。
可以使用其中分散以上的发光材料的层。在其中分散以上的发光材料的层中，可以使用诸如9，10-二(2-萘基)-2-tert-丁基蒽(缩写：t-BuDNA)的蒽衍生物、诸如4，4-di(N-咔唑基)联苯(缩写：CPB)的咔唑衍生物或诸如二[2-(2-羟苯基)吡啶]锌(缩写：Znpp2)或二[2-(2-羟苯基)benzoxazolato]锌(缩写：ZnBOX)的金属络合物等作为基材。另外，可以使用三(8-羟基喹啉)铝(缩写：Alq3)、9，10-二(2-萘基)蒽(缩写：DNA)或二(2-甲基-8-羟基喹啉)-4-联苯氧基-铝(缩写：BAlq)等。
这些有机材料通过热效应等改变其性能，因此其玻璃转变温度(Tg)优选为50～300℃、更优选为80～120℃。
另外，可以使用金属氧化物与有机材料或发光材料混合的材料。注意，混合金属氧化物的材料包含金属氧化物与以上的有机材料或以上的发光材料混合或层叠的状态。具体地，它指示通过使用多个蒸发源的共蒸发方法形成的状态。这种材料可指的是有机-无机复合材料。
例如，在将具有较高的空穴传输性能的物质与金属氧化物混合的情况下，优选使用氧化钒、氧化钼、氧化铌、氧化铼、氧化钨、氧化钌、氧化钛、氧化铬、氧化锆、氧化铪或氧化钽作为金属氧化物。
在将具有较高的电子传输性能的物质与金属氧化物混合的情况下，优选使用氧化锂、氧化钙、氧化钠、氧化钾或氧化镁作为金属氧化物。
可对于有机化合物层使用性能通过电效应、光效应或热效应改变的材料，因此例如，可以使用掺有通过吸收光产生酸的化合物(光酸产生剂，photoacid generator)的共轭高分子化合物。作为共轭高分子化合物，可以使用聚乙炔、聚苯撑乙烯撑(polyphenylene vinylene)、聚噻吩、聚苯胺或聚苯撑乙炔撑(polyphenylene ethynylene)等。作为光酸产生剂，可以使用芳基锍盐(aryl sulfonium salt)、芳基碘翁盐(aryl iodonium salt)、o-硝基苄基甲苯磺酸盐、芳基磺酸p-硝基苄基酯、磺酰乙酰苯或Fe-芳烃络合物PF6盐等。
注意，这里说明使用有机化合物材料作为存储元件部分231a和231b的例子；但是，本发明不限于此。例如，可以使用诸如在晶体状态和非晶状态之间可逆地变化的材料或在第一晶体状态和第二晶体状态之间可逆地变化的材料的相变材料。另外，也可以使用仅从非晶状态变化为晶体状态的材料。
在晶体状态和非晶状态之间可逆地变化的材料是包含锗(Ge)、碲(Te)、锑(Sb)、硫(S)、氧化碲(TeOx)、锡(Sn)、金(Au)、镓(Ga)、硒(Se)、铟(In)、铊(Tl)、钴(Co)和银(Ag)中的多种元素的材料。例如，可以使用基于Ge-Te-Sb-S、Te-TeO2-Ge-Sn、Te-Ge-Sn-Au、Ge-Te-Sn、Sn-Se-Te、Sb-Se-Te、Sb-Se、Ga-Se-Te、Ga-Se-Te-Ge、In-Se、In-Se-Tl-Co、Ge-Sb-Te、In-Se-Te或Ag-In-Sb-Te的材料。在第一晶体状态和第二晶体状态之间可逆地变化的材料是包含例如Ag-Zn、Cu-Al-Ni、In-Sb、In-Sb-Se或In-Sb-Te的银(Ag)、锌(Zn)、铜(Cu)、铝(Al)、镍(Ni)、铟(In)、锑(Sb)、硒(Se)和碲(Te)中的多种元素的材料。当使用该材料时，在两种不同的晶体状态之间实施相变。仅从非晶状态变化为晶体状态的材料是包含例如Te-TeO2、Te-TeO2-Pd或Sb2Se3/Bi2Te3的碲(Te)、氧化碲(TeOx)、钯(Pd)、锑(Sb)、硒(Se)和铋(Bi)中的多种元素的材料。
然后，通过SOG方法、旋涂方法、液滴排出方法或印刷方法等形成用作保护膜的绝缘膜221以覆盖存储元件部分231a和231b和用作天线的导电膜218。绝缘膜221由包含诸如DLC(类钻碳)的碳的膜、包含氮化硅的膜、包含氮氧化硅的膜或优选为环氧树脂的有机材料形成。
然后，如在以上的实施方式中说明的那样，在具有薄膜晶体管203a～203f、用作天线的导电膜218和存储元件部分231a和231b等的元件形成层233中选择性地形成开口，并且形成膜222以覆盖元件形成层233和开口(图7B)。
膜222可以是由聚丙烯、聚酯、乙烯树脂、聚氟乙烯或聚氯乙烯等制成的膜、多孔材料的纸或基底膜(聚酯、聚酰胺、无机汽相淀积膜或纸等)和粘接剂合成树脂膜(丙烯酸基合成树脂或环氧树脂基合成树脂等)的层叠膜等。该膜通过经受热处理和压力处理固定到待处理物体上。在执行热处理和压力处理的过程中，设置在膜的最上面的表面之上的粘接剂层或设置在最外面的层上的层(不是粘接剂层)通过热处理熔化，以通过施加压力被固定。可以在膜的表面之上设置粘接剂层；但未必设置它。粘接剂层与包含诸如热固性树脂、UV硬化树脂、环氧树脂基树脂或树脂添加剂的粘接剂的层对应。用于密封的膜优选涂有硅石以防止水分等在密封之后进入内部，并且，例如，可以使用其中层叠粘接剂层、聚酯等的膜和硅石涂层的板材。
然后，通过对衬底201执行磨削处理或抛光处理中的任一种或两种将衬底201减薄成衬底224。这里，衬底201的上面没有形成元件形成层223的一侧(背面)经受磨削处理，然后，衬底201的背面进一步经受抛光处理以减薄衬底201，由此获得衬底224。在对衬底201执行磨削处理或抛光处理的情况下优选尽可能多地减薄衬底201。但是，随着衬底201被减薄，元件形成层233容易产生应力，因此使得衬底224具有5～50μm、优选5～20μm、更优选5～10μm的厚度。
然后，通过化学处理去除衬底224(图8B)。作为化学处理，通过使用化学溶液对待处理物体执行化学蚀刻。这里，通过将衬底224和元件形成层233浸入化学溶液中执行衬底224的蚀刻。只要可以去除衬底，那么可以采用任何化学溶液作为化学溶液，并且，例如，在使用玻璃衬底作为衬底201的情况下优选使用含有氢氟酸的溶液作为化学溶液。注意，作为膜222，优选使用不可能与化学溶液反应的材料，并且，这里使用包含环氧树脂的绝缘膜。另外，由于在去除衬底201之后绝缘膜202与化学溶液直接接触，因此优选使用对化学溶液具有抵抗力的材料作为绝缘膜202。例如，优选在二层结构中设置绝缘膜202，这里形成氮氧化硅膜作为第一层并形成氧氮化硅膜作为第二层。
然后，通过对元件形成层233的一侧设置膜225执行密封处理(图9A)。作为密封处理，在元件形成层233的一侧(去除衬底201的一侧)设置膜225，并且，如图16所示通过使用滚筒243将膜225固定到元件形成层233上。
用于密封的膜225可以是由聚丙烯、聚酯、乙烯树脂、聚氟乙烯或聚氯乙烯等制成的膜、多孔材料的纸或基底膜(聚酯、聚酰胺、无机汽相淀积膜或纸等)和粘接剂合成树脂膜(丙烯酸基合成树脂或环氧树脂基合成树脂等)的层叠膜等。该膜通过经受热处理和压力处理固定到待处理物体上。在执行热处理和压力处理的过程中，设置在膜的最上面的表面之上的粘接剂层或设置在最外面的层上的层(不是粘接剂层)通过热处理熔化，以通过施加压力被固定。可以在膜225的表面之上设置粘接剂层；但未必设置它。粘接剂层与包含诸如热固性树脂、UV硬化树脂、环氧树脂基树脂或树脂添加剂的粘接剂的层对应。用于密封的膜优选涂有硅石以防止水分等在密封之后进入内部，并且，例如，可以使用其中层叠粘接剂层、聚酯等的膜和硅石涂层的板材。
例如，作为膜225，可以使用在诸如聚对苯二甲酸乙二酯的基底膜之上设置包含热塑性树脂的热熔性粘接剂的膜。热熔性粘接剂在室温下保持固态但通过施加热溶解。因此，元件形成层233的表面具有具有热熔性粘接剂的膜，并然后经受滚筒243的热处理和压力处理，因此元件形成层233可被密封。注意，在用滚筒243执行热处理的情况下，必须在使得热熔性粘接剂充分溶解的高温下执行处理。因此，在台板(stage)241使用诸如铝的金属的情况下，存在台板241吸收由滚筒243产生的热的担心，因此热溶性粘接剂不充分溶解。因此，优选在台板241和待处理物体之间设置诸如硅橡胶的热绝缘材料。
作为膜222和膜225，也可使用经受用于防止静电等的抗静电处理的膜(以下，称为抗静电膜)。抗静电膜包含在树脂中分散抗静电材料的膜和固定抗静电材料的膜等。包含抗静电材料的膜可以是一侧具有抗静电材料的膜或两侧均有抗静电材料的膜。并且，在一侧具有抗静电材料的膜中，可以将包含抗静电材料的一侧固定到膜的里面或外面。注意，可以在膜的整个表面或一部分之上设置抗静电材料。这里抗静电材料包含金属、铟和锡的氧化物(ITO)和诸如两性离子表面活性剂、阳离子表面活性剂和非离子表面活性剂的表面活性剂。作为替代，可以使用包含在侧链中具有羧基团和季铵基的交联的共聚物高分子化合物的树脂材料作为抗静电材料。可以通过将这些材料固定、捏制或施加到膜上获得抗静电膜。当用抗静电膜密封半导体器件时，可以在半导体元件作为产品被操作时保护其免受外部静电等的影响。
注意，在用膜225执行元件形成层233的密封处理之后，如有必要可以执行密封以覆盖膜222。
然后，将元件形成层233、膜222和膜225切分成各个元件(图9B)。此时，优选在分开时使得在不露出元件形成层233的情况下露出膜222和膜225。通过以这种方式完全用膜222和膜225覆盖元件形成层233，可以抑制杂质元素或水分从外面混入诸如薄膜晶体管的半导体元件中，因此可以获得高度可靠的半导体器件。
注意，可以通过与以上的实施方式任意地组合实施本实施方式。换句话说，也可在本实施方式中组合使用在以上的实施方式中说明的材料或形成方法，并且也可以在以上的实施方式中组合使用在本实施方式中说明的材料或形成方法。
(实施方式3)
本实施方式将解释通过使用在以上的实施方式中说明的制造方法获得的半导体器件的应用方式的例子。具体地，下面将参照附图解释可以非接触地交换数据的半导体器件的应用。根据应用方式，可以非接触地交换数据的半导体器件也被称为RFID(射频识别)标签、ID标签、IC标签、IC芯片、RF(射频)标签、无线标签、电子标签或无线芯片。
半导体器件80具有非接触地传送数据的功能，并且包含高频电路81、电源电路82、复位电路83、时钟产生电路84、数据解调电路85、数据调制电路86、用于控制其它电路的控制电路87、存储电路88和天线89(图10A)。高频电路81是从天线89接收信号并从天线89输出通过数据调制电路86接收的信号的电路。电源电路82是从接收的信号产生电源电势的电路。复位电路83是产生复位信号的电路。时钟产生电路84是基于从天线89输入的接收的信号产生各种时钟信号的电路。数据解调电路85是对接收的信号进行解调并将该信号输出到控制电路87的电路。数据调制电路86是调制从控制电路87接收的信号的电路。作为控制电路87，例如设置代码提取电路91、代码确定电路92、CRC确定电路93和输出单元电路94。注意，代码提取电路91是单独地提取在向控制电路87传送的指令中包含的多个代码的电路。代码确定电路92是将提取的代码与与基准对应的代码相比较以确定指令的内容的电路。CRC电路是基于确定的代码检测传送误差等的有无的电路。
另外，要被设置的存储电路的数量不限于一个，可以是多个。可以使用SRAM、快擦写存储器、ROM或FeRAM等或在存储元件部分中使用在以上实施方式中说明的有机化合物层的电路。
然后，将解释本发明的可非接触地传送数据的半导体器件的操作的例子。首先，通过天线89接收无线电信号。无线电信号通过高频电路81被传送到电源电路82，并且，产生高电源电势(以下称为VDD)。VDD被供给到在半导体器件80中包含的各个电路。另外，通过高频电路81被传送到数据解调电路85的信号被解调(以下称为解调信号)。并且，经由高频电路81通过复位电路83和时钟产生电路84传送的信号以及解调信号被传送给控制电路87。传送给控制电路87的信号通过代码提取电路91、代码确定电路92和CRC评价电路93等被分析。然后，根据分析的信号，存储在存储电路88中的半导体器件的信息被输出。半导体器件的输出信息通过输出单元电路94被编码。并且，半导体器件80的编码信息通过数据调制电路86作为无线电信号被天线89传送。注意，在半导体器件80中包含的多个电路中低电源电势(以下称为VSS)是共用的，且VSS可被设为GND。
因此，可以通过从读取器/写入器向半导体器件80传送信号并通过读取器/写入器接收从半导体器件80传送的信号读取半导体器件的数据。
另外，半导体器件80可以在不安装电源(电池)的情况下通过电磁波或在安装电源(电池)的情况下通过电磁波和电源(电池)向各个电路供给电源电压。
由于可以通过使用在以上的实施方式中示出的结构制造可弯曲的半导体器件，因此，可以通过固定在具有弯曲表面的物体之上设置半导体器件。
然后，将解释可非接触地交换数据的半导体器件的应用方式的例子。包含显示部分3210的便携式终端的侧面具有读取器/写入器3200，并且物品3220的侧面具有半导体器件3230(图10B)。当在在物品3220中包含的半导体器件3230之上保持读取器/写入器3200时，在显示部分3210上显示诸如原材料、原产地、各制造过程中的检查结果、分配的历史或物品的解释的关于物品3220的信息。另外，当通过传输带运输产品3260时，可以通过使用读取器/写入器3240和在产品3260之上设置的半导体器件3250检查产品3260(图10C)。因此，通过利用用于系统的半导体器件，可以很容易地获取信息，并且可以实现系统的功能和附加价值的提高。如在以上的实施方式中示出的那样，即使当半导体器件被固定到具有弯曲表面的物体上时也可防止在半导体器件中包含的晶体管等免受损坏，并且可提供可靠的半导体器件。
另外，作为可以非接触地交换数据的以上的半导体器件中的信号传送方法，可以使用电磁耦合方法、电磁感应方法或微波方法等。可以考虑预期用途由从业者适当地选择传送系统，并且可根据传送方法设置最佳的天线。
在使用例如电磁耦合方法或电磁感应方法(例如，13.56MHz频带)作为半导体器件中的传送方法的情况下，通过磁场密度的变化导致电磁感应。因此，以环形形状(例如，环形天线)或螺旋形状(例如，螺旋天线)形成用作天线的导电膜。
在使用例如微波方法(例如，UHF频带(860～960MHz频带)或2.45GHz频带等)作为半导体器件中的信号传送方法的情况下，可以考虑对信号传送使用的电磁波的波长适当地设定诸如天线的导电膜的诸如长度的形状。例如，可以以线性形状(例如，偶极天线(图12A))、平板形状(例如，贴片天线：patch antenna(图12B))或条带形状(图12C和图12D)等形成用作天线的导电膜。用作天线的导电膜的形状不限于线性形状，并且可以考虑电磁波的波长以曲线形状、曲折形状或它们的组合设置用作天线的导电膜。
通过CVD方法、溅射方法、诸如丝网印刷方法或凹版印刷方法的印刷方法、液滴排出方法、分配器方法或电镀方法等用导电材料形成用作天线的导电膜。用铝(Al)、钛(Ti)、银(Ag)、铜(Cu)、金(Au)、铂(Pt)、镍(Ni)、钯(Pd)、钽(Ta)和钼(Mo)的元素或包含这些元素作为其主要成分的合金材料或化合物材料的单层结构或其叠层结构等形成导电材料。
在通过例如丝网印刷方法形成用作天线的导电膜的情况下，可以通过选择性印刷在有机树脂中溶解或分散分别具有几纳米到几十微米的粒子尺寸的导电粒子的导电浆料提供导电膜。作为导电粒子，可以使用诸如银(Ag)、金(Au)、铜(Cu)、镍(Ni)、铂(Pt)、钯(Pd)、钽(Ta)、钼(Mo)和钛(Ti)的金属粒子中的一种或更多种、卤化银的微细粒子或可分散的纳米粒子。另外，作为在导电浆料中包含的有机树脂，可以使用分别用作粘合剂、溶剂、分散剂或金属粒子的涂层的一种或多种有机树脂。一般地，可以使用诸如环氧树脂或硅树脂的有机树脂。在形成导电膜的过程中，优选在施加导电浆料之后执行烘焙。例如，在使用包含银作为其主要成分的细粒子(其晶粒尺寸为1～100nm)作为导电浆料的材料的情况下，可以通过在150～300℃的温度下烘焙使导电浆料硬化获得导电膜。作为替代方案，可以使用包含焊料或无铅焊料作为其主要成分的细粒子；在这种情况下，优选使用具有20微米或更小的晶粒尺寸的细粒子。焊料或无铅焊料具有诸如低成本的优点。
除了以上的材料以外，可以向天线施加陶瓷或铁氧体等。并且，可以对天线施加其介电常数和导磁率在微波带中为负的材料(超材料：metamaterial)。
在应用电磁耦合方法或电磁感应方法并设置包含与金属接触的天线的半导体器件的情况下，优选在半导体器件和金属之间设置具有导磁性的磁性材料。在设置包含与金属接触的天线的半导体器件的情况下，涡流伴随磁场的变化在金属中流动，并且由涡流产生的去磁场削弱磁场的变化并减小通信距离。因此，通过在半导体器件和金属之间设置具有导磁性的材料，可抑制金属的涡流和通信范围的减小。注意，可以使用具有较高的导磁率和很小的高频波损失的铁氧体或金属薄膜作为磁性材料。
在设置天线的情况下，可以在一个衬底之上直接形成诸如晶体管的半导体元件和用作天线的导电膜，或者，半导体元件和用作天线的导电膜可被设置在分开的衬底之上并然后被固定为相互电连接。
注意，除了以上的应用范围以外，柔性半导体器件的应用范围是很宽的，并且，柔性半导体器件可被应用于任何产品，只要它非接触地澄清诸如物体的历史的信息并对于制造或管理等是有用的。例如，半导体器件可被安装到纸币、硬币、有价证券、证书、无记名债券、包装容器、书、记录介质、私人用品、车辆、食品、衣物、保健产品、日用品、药品和电子设备等上。将参照图11A～11H解释其例子。
纸币和硬币是在市场中分布的钱币，并包含在特定区域有效的钱币(代金券)和纪念币等。有价证券是指支票、凭证和期票等(图11A)。证书是指驾驶员的许可证和居住证等(图11B)。无记名债券是指邮票、粮票和各种礼券等(图11C)。包装容器是指用于食品容器等的包装纸和塑料瓶等(图11D)。书是指硬皮书和平装本等(图11E)。记录介质是指DVD软件和视频带等(图11F)。车辆是指诸如自行车的有轮车辆和轮船等(图11G)。私人用品是指包和眼镜等(图11H)。食品是指食物和饮料等。衣物是指衣服和鞋袜等。保健产品是指医疗器械和保健器械等。日用品是指家具和照明设备等。药品是指医疗产品和杀虫剂等。电子设备是指液晶显示器、EL显示器、电视(电视机和平板屏幕电视机)和蜂窝式电话等。
通过向纸币、硬币、有价证券、证书或无记名债券等提供半导体器件，可以防止伪造。通过向包装容器、书、记录介质、私人用品、食品、日用品或电子设备等提供半导体器件，可以提高检查系统或在租用商店中使用的系统等的效率。通过向车辆、保健产品或药品等提供半导体器件，可以防止伪造或盗窃；并且，在药物的情况下，可以防止误服药物。在将半导体器件安装到以上的物品上时可将半导体器件固定到其表面上或嵌入其中。例如，在书的情况下，可以将半导体器件嵌入一张纸中；在由有机树脂制成的封装的情况下，可以将半导体器件嵌入有机树脂中。通过使用柔性半导体器件，即使在将半导体器件安装在纸等上时也可防止在半导体器件内包含的元件的破裂等。
如上所述，通过向包装容器、记录介质、私人用品、食品、衣物、日用品或电子设备等提供半导体器件，可以提高检查系统或在租用商店中使用的系统等的效率。另外，通过向车辆提供半导体器件，可以防止伪造或盗窃。并且，通过将半导体器件植入诸如动物的生物体内，可以很容易地识别单个的生物。例如，通过将具有传感器的半导体器件植入诸如家畜的生物体内，可以很容易地管理诸如当前的体温的其健康状况以及其出生年份、性别或品种等。
注意，在实现本实施例时可将其与以上的实施方式任意组合。换句话说，也可在本实施方式中组合使用在以上的实施方式中说明的材料或形成方法，并且也可以在以上的实施方式中组合使用在本实施方式中说明的材料或形成方法。
(实施方式4)
本实施方式将解释通过使用在以上的实施方式中说明的制造方法获得的半导体器件的应用方式的例子。具体地，将参照附图解释具有显示单元的半导体器件。
首先，作为显示单元，将参照图13A和图13B解释向像素部件提供发光元件的情况。注意，图13A表示表示本发明的半导体器件的例子的俯视图；图13B表示沿线a-b和c-d切取的图13A的断面图。
如图13A所示，在本实施方式中示出的半导体器件包含在膜225(膜状衬底)之上设置的扫描线驱动器电路502、信号线驱动器电路503和像素部分504等。另外，设置膜222(膜状衬底)以与膜225一起夹住像素部分504。可以通过在膜225之上形成分别具有在以上的实施方式中示出的结构中的任一种的薄膜晶体管设置扫描线驱动器电路502、信号线驱动器电路503和像素部分504。
扫描线驱动器电路502和信号线驱动器电路503从用作外部输入端子的FPC(柔性印刷电路)507接收视频信号、时钟信号、开始信号或复位信号等。注意，这里仅示出FPC，但是FPC可带有印刷布线板。另外，作为形成信号线驱动器电路503或扫描线驱动器电路502的薄膜晶体管，可以如在以上的实施方式中示出的那样使用层叠薄膜晶体管的结构。通过设置层叠的薄膜晶体管，信号线驱动器电路503或扫描线驱动器电路502占据的面积可减少，因此形成的像素部分504可具有较大的面积。
图13B是沿线a-b和c-d切取的图13A的断面图的示意图。这里，示出在膜225之上设置在信号线驱动器电路503和像素部分504中包含的薄膜晶体管的情况。形成作为具有在以上的实施方式中示出的结构中的任一种的n型薄膜晶体管510a和p型薄膜晶体管510b的组合的CMOS电路作为信号线驱动器电路503。
可以通过使用CMOS电路、PMOS电路或NMOS电路形成用来形成诸如扫描线驱动器电路502或信号线驱动器电路503的驱动器电路的薄膜晶体管。在本实施方式中说明在膜225之上形成诸如扫描线驱动器电路502或信号线驱动器电路503的驱动器电路的驱动器集成(integration)类型，但是这不是必需的，也可以在膜225之外，而不是之上，形成驱动器电路。
像素部分504由分别包含发光元件516和用于驱动发光元件516的薄膜晶体管511的多个像素形成。可将具有在以上的实施方式中示出的结构中的任一种的薄膜晶体管应用于薄膜晶体管511。这里，第一电极513被设置为与与薄膜晶体管511的源极或漏极区域连接的导电膜214连接，并且绝缘膜217形成为覆盖第一电极513的端部。绝缘膜217用作多个像素中的隔离物。
作为绝缘膜217，这里使用正型光敏丙烯酸树脂膜。为了有利于覆盖，绝缘膜217形成为在其上端部分或下端部分上具有曲面。例如，在使用正型光敏丙烯酸树脂作为绝缘膜217的材料时，绝缘膜217优选形成为仅在上端部分上具有具有曲率半径(0.2～3μm)的曲面。通过光照射变得不可溶于蚀刻剂中的负型或通过光照射变得可溶于蚀刻剂中的正型可被用作绝缘膜217。作为替代方案，绝缘膜217可具有诸如环氧树脂、聚酰亚胺、聚酰胺、聚乙烯基苯酚、苯并环丁烯或硅氧烷树脂的有机材料的单层结构或它们的叠层结构。如在以上的实施方式中示出的那样，可通过使绝缘膜217经受等离子处理并氧化或氮化绝缘膜217将绝缘膜217的表面改性以获得致密的膜。通过将绝缘膜217的表面改性，可以提高绝缘膜217的密度，并且可以减少诸如形成开口等时的裂纹产生或蚀刻时的膜缩小的物理损伤。另外，通过将绝缘膜217的表面改性，可以提高诸如与要在绝缘膜217之上设置的发光层514的粘接性的界面质量。
另外，在图13A和图13B所示的半导体器件中，在第一电极513之上形成发光层514，并在发光层514之上形成515。发光元件516具有第一电极513、发光层514和第二电极515的叠层结构。
第一电极513和第二电极515中的一个被用作阳极，另一个被用作阴极。
对于阳极优选使用具有较高的功函的材料。例如，可以使用以下的结构：诸如ITO膜、包含硅的氧化铟锡膜、通过使用氧化铟与2～20wt％的氧化锌(ZnO)混合的靶材通过溅射方法形成的透明导电膜、氧化锌(ZnO)膜、氮化钛膜、铬膜、钨膜、Zn膜或Pt膜的单层膜；氮化钛膜和包含铝作为其主要成分的膜的叠层；氮化钛膜、包含铝作为其主要成分的膜和另一氮化钛膜的三层结构；等等。当使用叠层结构时，电极可如布线那样具有较低的电阻并形成有利的欧姆接点。并且，电极可用作阳极。
对于阴极优选使用具有较低的功函的材料(Al、Ag、Li、Ca或诸如MgAg、MgIn、AlLi、CaF2或Ca3N2的它们的合金)。在使得用作阴极的电极透光的情况下，优选使用具有较小的厚度的金属薄膜和透明的导电膜(ITO膜、包含硅的氧化铟锡膜、通过使用氧化铟与2～20wt％的氧化锌(ZnO)混合的靶材通过溅射方法形成的透明导电膜或氧化锌(ZnO)等)的叠层作为电极。
这里，通过使用具有透光性能的ITO作为阳极形成第一电极513，并且，从膜225侧引出光。注意，可以通过对第二电极515使用具有透光性能的材料从膜222侧引出光，或者可以通过用具有透光性能的材料形成第一电极513和第二电极515(该结构被称为双发射)从膜225侧和膜222侧引出光。
可以通过诸如使用蒸发掩模的汽相淀积方法、喷墨方法或旋涂方法的方法用低分子材料、中间分子材料(包含低聚物或树枝状聚合物)或高分子材料(也称为聚合物)的单层或叠层结构形成发光层514。
注意，包含像素部分的半导体器件不限于以上的如上面说明的那样在像素部分中使用发光元件的结构，并且它还包含在像素部分中使用液晶的半导体器件。在图14中示出在像素部分中使用液晶的半导体器件。
图14表示在像素部分中具有液晶的半导体器件的例子。液晶522被设置在被设置为覆盖导电膜214和第一电极513的取向膜521和被设置在膜222之上的取向膜523之间。另外，第二电极524被设置为与膜222接触。通过控制施加到设置在第一电极513和第二电极524之间的液晶上的电压、通过控制透光率显示图像。并且，在液晶522中设置隔板525以控制第一电极513和第二电极524之间的距离(单元间隙)。
如上所述，在本实施方式中说明的半导体器件中，像素部分可具有发光元件或液晶。
下面，参照附图解释具有以上的像素部分的半导体器件的应用方式。
作为具有以上的像素部分的半导体器件的应用方式，可给出以下的电子装置：诸如摄像机或数字照相机的照相机、护目镜型显示器(头戴式显示器)、导航系统、音频再现装置(汽车音频或音频部件等)、计算机、游戏机、便携式信息终端(移动计算机、蜂窝式电话、便携式游戏机或电子图书等)和具有记录介质的图像再现装置(具体而言，能够处理诸如数字万用盘(DVD)的记录介质中的数据并具有可显示数据的图像的显示器的装置)等。以下说明其特定的例子。
图15A表示包含主体4101、支架4102或显示部分4103等的显示器。通过使用可实现轻薄的显示器的柔性衬底形成显示部分4103。另外，显示部分4103可以是弯曲的，并可从支架4102上被卸下，并且显示器可沿弯曲的墙壁被安装。因此，可以在弯曲的部分以及平整的表面之上设置柔性显示器，因此它可被用于各种应用。可以通过对显示部分4103或电路等使用在本实施方式或以上的实施方式中说明的柔性半导体器件制造作为本发明的半导体器件的一个应用方式的柔性显示器。
图15B表示包含主体4201和显示部分4202等的可卷起的显示器。由于主体4201和显示部分4202是通过使用柔性衬底使用的，因此可以在弯曲或卷起的状态中携带显示器。因此，即使在显示器具有较大的尺寸的情况下，可以在弯曲或卷起的状态中在袋子中携带显示器。可以通过对显示部分4202或电路等使用在本实施方式或以上的实施方式中示出的柔性半导体器件制造作为本发明的半导体器件的一个应用方式的柔性轻薄大尺寸显示器。
图15C表示包含主体4401、显示部分4202、键盘4403、触摸板4404、外部连接端口4405和电源插头4406等的板型计算机。通过使用可实现轻薄的显示器的柔性衬底形成显示部分4402。另外，显示部分4202可被卷起，并且，可通过向主体4401的一部分提供存放空间将其存放在主体内。并且，还通过形成柔性的键盘4403，键盘4403可以以与显示部分4202类似的方式被卷起并被存放在主体4401的存放空间内，这便于随身携带。可以通过对显示部分4402或电路等使用在本实施方式或以上的实施方式中说明的柔性半导体器件制造作为本发明的半导体器件的一个应用方式的柔性轻薄计算机。
图15D表示具有20～80英寸的大尺寸显示部分的显示装置，该显示装置包含主体4300、作为操作部分的键盘4301、显示部分4302或扬声器4303等。显示部分4302是通过使用柔性衬底形成的，并且主体4300可以在键盘4301被卸下的情况下在弯曲或卷起的状态中被携带。另外，可以在没有导线的情况下执行键盘4301和显示部分4302之间的连接。例如，主体4300可沿弯曲墙壁被安装，并且可以在没有导线的情况下通过键盘4301被操作。在这种情况下，可以通过对显示部分4302或电路等使用在本实施方式或以上的实施方式中说明的柔性半导体器件制造作为本发明的半导体器件的一个应用方式的柔性轻薄大尺寸显示装置。
图15E表示包含主体4501、显示部分4502和操作键4503等的电子图书。另外，可以在主体4501中加入调制解调器。显示部分4502是通过使用柔性衬底形成的并且可被弯曲或卷起。因此，电子图书可以在不占据位置的情况下被携带。并且，显示部分4502可显示移动图像以及诸如字符的静态图像。可以通过对显示部分4502或电路等使用在本实施方式或以上的实施方式中说明的柔性半导体器件制造作为本发明的半导体器件的一个应用方式的柔性轻薄电子图书。
图15F表示包含主体4601、显示部分4602和连接端子4603等的IC卡。由于显示部分4602通过使用柔性衬底形成为轻薄板型，因此它可通过固定在卡表面之上形成。当IC卡可以非接触地接收数据时，可以在显示部分4602上显示从外面获得的信息。可以通过对显示部分4602或电路等使用在本实施方式或以上的实施方式中说明的柔性半导体器件制造作为本发明的半导体器件的一个应用方式的柔性轻薄IC卡。
如上所述，本发明的半导体器件的适用范围是十分宽的，本发明的半导体器件可被应用于各领域的电子装置。注意，可以通过与以上的实施方式任意组合实现本实施方式。换句话说，也可在本实施方式中组合使用在以上的实施方式中说明的材料或形成方法，并且也可以在以上的实施方式中组合使用在本实施方式中说明的材料或形成方法。
本申请基于在2005年9月30日在日本专利局提交的日本专利申请No.2005-288141，在此加入其全部内容作为参考。

Claims (22)

1.一种半导体器件的制造方法，包括以下步骤：
在衬底的上表面之上形成多个元件组；
形成绝缘膜以覆盖所述多个元件组；
选择性地在所述绝缘膜的一部分中形成开口以露出所述衬底，该部分被设置在所述多个元件组中的两个相邻的元件组之间的区域中；
设置第一膜以覆盖所述绝缘膜和所述开口；
通过去除所述衬底露出所述元件组；
设置第二膜以覆盖所述露出的元件组的表面；和
在所述多个元件组之间切断以不露出所述绝缘膜。
2.根据权利要求1的半导体器件的制造方法，其中，所述开口是通过被激光照射形成的。
3.根据权利要求1的半导体器件的制造方法，其中，所述衬底是玻璃衬底。
4.根据权利要求1的半导体器件的制造方法，其中，使用弹性模量比所述绝缘膜的材料低的材料作为所述第一膜的材料。
5.一种半导体器件的制造方法，包括以下步骤：
在衬底的上表面之上形成基底膜；
在所述基底膜之上形成多个元件组；
形成绝缘膜以覆盖所述多个元件组；
选择性地在所述绝缘膜的一部分中形成开口以露出所述衬底或所述基底膜，该部分被设置在所述多个元件组中的两个相邻的元件组之间的区域中；
设置第一膜以覆盖所述绝缘膜和所述开口；
通过去除所述衬底露出所述基底膜；
设置第二膜以覆盖所露出的基底膜的表面；和
在所述多个元件组之间切断以不露出所述绝缘膜。
6.根据权利要求5的半导体器件的制造方法，其中，所述基底膜由氮化物形成。
7.根据权利要求5的半导体器件的制造方法，其中，所述开口是通过被激光照射形成的。
8.根据权利要求5的半导体器件的制造方法，其中，所述衬底是玻璃衬底。
9.根据权利要求5的半导体器件的制造方法，其中，使用弹性模量比所述绝缘膜的材料低的材料作为所述第一膜的材料。
10.一种半导体器件的制造方法，包括以下步骤：
在衬底的上表面之上形成多个元件组；
形成绝缘膜以覆盖所述多个元件组；
选择性地在所述绝缘膜的一部分中形成开口以露出所述衬底，该部分被设置在所述多个元件组中的两个相邻的元件组之间的区域中；
设置第一膜以覆盖所述绝缘膜和所述开口；
从所述衬底的背面减薄所述衬底；
通过化学反应处理去除所述减薄的衬底以露出所述元件组；
设置第二膜以覆盖所述露出的元件组的表面；和
在所述多个元件组之间切断以不露出所述绝缘膜。
11.根据权利要求10的半导体器件的制造方法，其中，通过磨削处理或抛光处理中的任一种或两种减薄所述衬底。
12.根据权利要求10的半导体器件的制造方法，其中，通过将所述减薄的衬底浸入化学溶液中执行所述化学反应处理。
13.根据权利要求10的半导体器件的制造方法，其中，所述开口是通过被激光照射形成的。
14.根据权利要求10的半导体器件的制造方法，其中，所述衬底是玻璃衬底。
15.根据权利要求10的半导体器件的制造方法，其中，使用弹性模量比所述绝缘膜的材料低的材料作为所述第一膜的材料。
16.一种半导体器件的制造方法，包括以下步骤：
在衬底的上表面之上形成基底膜；
在所述基底膜之上形成多个元件组；
形成绝缘膜以覆盖所述多个元件组；
选择性地在所述绝缘膜的一部分中形成开口以露出所述衬底或所述基底膜，该部分被设置在所述多个元件组中的两个相邻的元件组之间的区域中；
设置第一膜以覆盖所述绝缘膜和所述开口；
从所述衬底的背面减薄所述衬底；
通过化学反应处理去除所述减薄的衬底以露出所述基底膜；
设置第二膜以覆盖所露出的基底膜的表面；和
在所述多个元件组之间切断以不露出所述绝缘膜。
17.根据权利要求16的半导体器件的制造方法，其中，通过磨削处理或抛光处理中的任一种或两种减薄所述衬底。
18.根据权利要求16的半导体器件的制造方法，其中，通过将所述减薄的衬底浸入化学溶液中执行所述化学反应处理。
19.根据权利要求16的半导体器件的制造方法，其中，所述基底膜由氮化物形成。
20.根据权利要求16的半导体器件的制造方法，其中，所述开口是通过被激光照射形成的。
21.根据权利要求16的半导体器件的制造方法，其中，所述衬底是玻璃衬底。
22.根据权利要求16的半导体器件的制造方法，其中，使用弹性模量比所述绝缘膜的材料低的材料作为所述第一膜的材料。
CN2006800362595A 2005-09-30 2006-09-11 半导体器件的制造方法 Expired - Fee Related CN101278398B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005288141 2005-09-30
JP288141/2005 2005-09-30
PCT/JP2006/318442 WO2007043285A1 (en) 2005-09-30 2006-09-11 Manufacturing method of semiconductor device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN2010102372462A Division CN101916763B (zh) 2005-09-30 2006-09-11 半导体器件的制造方法

Publications (2)

Publication Number Publication Date
CN101278398A CN101278398A (zh) 2008-10-01
CN101278398B true CN101278398B (zh) 2010-09-29

Family

ID=37902413

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2006800362595A Expired - Fee Related CN101278398B (zh) 2005-09-30 2006-09-11 半导体器件的制造方法
CN2010102372462A Expired - Fee Related CN101916763B (zh) 2005-09-30 2006-09-11 半导体器件的制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN2010102372462A Expired - Fee Related CN101916763B (zh) 2005-09-30 2006-09-11 半导体器件的制造方法

Country Status (3)

Country Link
US (2) US7928510B2 (zh)
CN (2) CN101278398B (zh)
WO (1) WO2007043285A1 (zh)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100618903B1 (ko) * 2005-06-18 2006-09-01 삼성전자주식회사 독립된 전원 장치를 구비하는 반도체 집적 회로와 반도체집적 회로를 구비하는 반도체 시스템 및 반도체 집적 회로형성 방법
CN101233531B (zh) * 2005-07-29 2012-05-30 株式会社半导体能源研究所 半导体装置的制造方法
TW200837965A (en) * 2007-03-05 2008-09-16 Univ Nat Taiwan Photodetector
JP2009260313A (ja) 2008-03-26 2009-11-05 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法及び半導体装置の作製方法
KR101596698B1 (ko) 2008-04-25 2016-02-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치 제조 방법
WO2009139282A1 (en) * 2008-05-12 2009-11-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
WO2009142310A1 (en) 2008-05-23 2009-11-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8053253B2 (en) 2008-06-06 2011-11-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2009148001A1 (en) 2008-06-06 2009-12-10 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2010032602A1 (en) 2008-09-18 2010-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2010032611A1 (en) 2008-09-19 2010-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2010035627A1 (en) 2008-09-25 2010-04-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2010035625A1 (en) 2008-09-25 2010-04-01 Semiconductor Energy Laboratory Co., Ltd. Semi conductor device
KR101611643B1 (ko) * 2008-10-01 2016-04-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
EP2178133B1 (en) 2008-10-16 2019-09-18 Semiconductor Energy Laboratory Co., Ltd. Flexible Light-Emitting Device, Electronic Device, and Method for Manufacturing Flexible-Light Emitting Device
US8803637B1 (en) * 2008-10-31 2014-08-12 Sandia Corporation Terahertz metamaterials
CN103871330B (zh) 2009-05-02 2017-09-12 株式会社半导体能源研究所 电子书
CN104597651B (zh) 2009-05-02 2017-12-05 株式会社半导体能源研究所 显示设备
US7796356B1 (en) 2009-05-04 2010-09-14 Western Digital (Fremont), Llc Head integrated touchdown sensor for hard disk drives
US7800858B1 (en) 2009-05-04 2010-09-21 Western Digital (Fremont), Llc Differential head integrated touchdown sensors for hard disk drives
KR20110078179A (ko) * 2009-12-30 2011-07-07 삼성전자주식회사 열전 터치 센서
US8139310B1 (en) 2010-01-06 2012-03-20 Western Digital Technologies, Inc. Fly height sensor control circuit
US8586403B2 (en) * 2011-02-15 2013-11-19 Sunpower Corporation Process and structures for fabrication of solar cells with laser ablation steps to form contact holes
US8710615B2 (en) * 2011-08-31 2014-04-29 Infineon Technologies Ag Semiconductor device with an amorphous semi-insulating layer, temperature sensor, and method of manufacturing a semiconductor device
TWI527207B (zh) 2011-10-21 2016-03-21 友達光電股份有限公司 可撓式有機發光裝置及其製作方法
US20140061610A1 (en) 2012-08-31 2014-03-06 Hyo-Young MUN Organic light emitting device and manufacturing method thereof
KR101456023B1 (ko) * 2012-10-31 2014-11-03 엘지디스플레이 주식회사 유기전계 발광소자의 제조 방법
TWI613709B (zh) * 2013-02-20 2018-02-01 財團法人工業技術研究院 半導體元件結構及其製造方法與應用其之畫素結構
KR20160037652A (ko) * 2014-09-29 2016-04-06 엘지이노텍 주식회사 무선 전력 송신 장치 및 무선 전력 수신 장치
TWI555145B (zh) * 2014-12-31 2016-10-21 矽品精密工業股份有限公司 基板結構
KR101771137B1 (ko) * 2016-09-30 2017-08-24 삼성전자주식회사 열전 터치 센서
CN106585069A (zh) * 2016-12-23 2017-04-26 武汉华星光电技术有限公司 柔性基板、面板及丝网印刷机制作柔性基板、面板的方法
CN109671635B (zh) * 2018-12-26 2023-12-29 合肥矽迈微电子科技有限公司 芯片封装方法及封装体
CN115519431A (zh) * 2022-03-29 2022-12-27 何兴彪 一种半导体晶圆表面自动化加工系统

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1453086A2 (en) * 2003-02-28 2004-09-01 Semiconductor Energy Laboratory Co., Ltd. Thin film semiconductor device and method of manufacturing same

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3112059B2 (ja) * 1995-07-05 2000-11-27 株式会社日立製作所 薄膜多層配線基板及びその製法
JP3477964B2 (ja) 1995-12-22 2003-12-10 富士ゼロックス株式会社 カラー画像形成装置
JP3782627B2 (ja) 1999-11-18 2006-06-07 キヤノン株式会社 画像形成装置
JP4748859B2 (ja) 2000-01-17 2011-08-17 株式会社半導体エネルギー研究所 発光装置の作製方法
US7060153B2 (en) 2000-01-17 2006-06-13 Semiconductor Energy Laboratory Co., Ltd. Display device and method of manufacturing the same
JP2002087844A (ja) 2000-09-14 2002-03-27 Sony Corp 表示パネルの製造方法
JP3974749B2 (ja) * 2000-12-15 2007-09-12 シャープ株式会社 機能素子の転写方法
TW574753B (en) 2001-04-13 2004-02-01 Sony Corp Manufacturing method of thin film apparatus and semiconductor device
JP2002353235A (ja) 2001-05-23 2002-12-06 Matsushita Electric Ind Co Ltd アクティブマトリクス基板とそれを用いた表示装置およびその製造方法
JP3913006B2 (ja) 2001-06-25 2007-05-09 キヤノン株式会社 電子写真画像形成装置
JP4054667B2 (ja) 2002-12-06 2008-02-27 株式会社リコー 駆動力伝達装置、駆動装置及び画像形成装置
JP4748943B2 (ja) 2003-02-28 2011-08-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3836096B2 (ja) 2003-08-25 2006-10-18 オムロン株式会社 Ｉｃタグ及びｉｃタグの製造方法
KR101137797B1 (ko) * 2003-12-15 2012-04-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 집적회로장치의 제조방법, 비접촉형 박막집적회로장치 및 그 제조 방법, 비접촉형 박막 집적회로장치를 가지는 아이디 태그 및 동전
CN100502018C (zh) 2004-02-06 2009-06-17 株式会社半导体能源研究所 薄膜集成电路的制造方法和元件基片
JP4836465B2 (ja) 2004-02-06 2011-12-14 株式会社半導体エネルギー研究所 薄膜集積回路の作製方法及び薄膜集積回路用素子基板
JP2004246374A (ja) 2004-03-29 2004-09-02 Fuji Xerox Co Ltd 画像形成装置
KR20070039126A (ko) 2004-07-09 2007-04-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Ｉｃ칩 및 그 제조방법
US7456104B2 (en) 2005-05-31 2008-11-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7972910B2 (en) * 2005-06-03 2011-07-05 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of integrated circuit device including thin film transistor
US7727859B2 (en) 2005-06-30 2010-06-01 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and manufacturing method thereof
US7465596B2 (en) 2005-06-30 2008-12-16 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US7820495B2 (en) 2005-06-30 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7510950B2 (en) 2005-06-30 2009-03-31 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7863188B2 (en) 2005-07-29 2011-01-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7776656B2 (en) 2005-07-29 2010-08-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7952167B2 (en) * 2007-04-27 2011-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Scribe line layout design

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1453086A2 (en) * 2003-02-28 2004-09-01 Semiconductor Energy Laboratory Co., Ltd. Thin film semiconductor device and method of manufacturing same

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开2002-184959A 2002.06.28

Also Published As

Publication number Publication date
CN101916763A (zh) 2010-12-15
US20110183470A1 (en) 2011-07-28
US7928510B2 (en) 2011-04-19
CN101278398A (zh) 2008-10-01
WO2007043285A1 (en) 2007-04-19
US20070077691A1 (en) 2007-04-05
CN101916763B (zh) 2012-11-14
WO2007043285A9 (en) 2007-06-07
US8357567B2 (en) 2013-01-22

Similar Documents

Publication Publication Date Title
CN101278398B (zh) 半导体器件的制造方法
CN1893033B (zh) 制造半导体器件的方法
JP5063066B2 (ja) 半導体装置の作製方法
CN101189625B (zh) 半导体器件及其制造方法以及天线的制造方法
CN1905164B (zh) 半导体装置及其制造方法
CN101111938B (zh) 半导体器件和制造它的方法
US9941115B2 (en) Method for manufacturing semiconductor device
CN101088158B (zh) 半导体装置
KR101272097B1 (ko) 집적회로 장치 및 그의 제조방법
CN103779359B (zh) 半导体器件及其制造方法
US7785938B2 (en) Semiconductor integrated circuit, manufacturing method thereof, and semiconductor device using semiconductor integrated circuit
TWI407508B (zh) 半導體裝置及半導體裝置的製造方法
CN100576593C (zh) 存储设备和半导体器件
KR101443176B1 (ko) 반도체 장치 및 그것의 제작 방법
JP2008112988A (ja) 半導体装置およびその作製方法
JP4974621B2 (ja) 半導体装置及びその作製方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100929