TWI407508B - 半導體裝置及半導體裝置的製造方法 - Google Patents

半導體裝置及半導體裝置的製造方法 Download PDF

Info

Publication number
TWI407508B
TWI407508B TW096122935A TW96122935A TWI407508B TW I407508 B TWI407508 B TW I407508B TW 096122935 A TW096122935 A TW 096122935A TW 96122935 A TW96122935 A TW 96122935A TW I407508 B TWI407508 B TW I407508B
Authority
TW
Taiwan
Prior art keywords
layer
semiconductor device
substrate
conductive layer
antenna
Prior art date
Application number
TW096122935A
Other languages
English (en)
Other versions
TW200814191A (en
Inventor
Yoshitaka Dozen
Tomoyuki Aoki
Hidekazu Takahashi
Daiki Yamada
Eiji Sugiyama
Kaori Ogita
Naoto Kusumoto
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW200814191A publication Critical patent/TW200814191A/zh
Application granted granted Critical
Publication of TWI407508B publication Critical patent/TWI407508B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Credit Cards Or The Like (AREA)

Description

半導體裝置及半導體裝置的製造方法
本發明係關於包括電路元件之半導體裝置及半導體裝置的製造方法。再者，本發明係關於可以無線通信實施資料通信之半導體裝置。
目前，重要的是在小型化產品中製作諸如無線晶片及感測器的各種薄模式裝置，且技術及應用範圍快速擴大。此各種薄模式裝置可撓曲至某一程度且因此該等裝置可被設定於具有彎曲表面的物件。積體電路形成在撓性基板上的IC晶片及類似元件已被提議(例如，日本專利先行公開案第2006－19717號)。
然而，於習知技術上，需要藉由稍微硬的基板來覆蓋裝置的表面以保護該裝置。基板具有稍微大的厚度，且因此，其本身使用基板之裝置變厚，其導至裝置的撓性的防止。因此，例如，設有該裝置的物件提供使用者奇異的感覺。目前為止，完全使用撓性基板之裝置尚未被提供。有鑑於以上所述，本發明提供更薄且可彎曲之半導體裝置，及製造此種半導體裝置的方法。
本發明的半導體裝置具有由作為基板保護用的絕緣層(保護膜)所覆蓋之至少一表面。於半導體裝置中，絕緣層(亦稱為絕緣膜)形成在作為天線之導電層上，使得未覆蓋導電層(亦稱為導電膜)的部份中之絕緣層對導電層的厚度比值係至少1.2，以及形成在導電層上的絕緣層對導電層的厚度比值係至少0.2。換言之，絕緣層係形成在導電層上，使得作為天線的導電層對未覆蓋導電層的絕緣層的厚度比係1：1.2，且導電層對形成在導電層上的絕緣層的厚度比係至少0.2。再者，不只導電層還有絕緣層外露於半導體裝置的側面，且絕緣層覆蓋TFT及導電層。再者，於本發明的半導體裝置中，製造過程中使用具有支撐在其表面上的基板作為覆蓋元件形成層側之基板。
本發明的一態樣係一種半導體裝置，其包括：元件形成層，其形成在基板上；儲存元件部，其形成在該元件形成層上；作為天線的導電層形成在該元件形成層上；及樹脂層，其形成在該元件形成層、該儲存元件部及作為天線之導電層上。於半導體裝置，未覆蓋導電層的部份中之樹脂層對導電層的厚度比值係至少1.2，以及形成在導電層上的樹脂層對導電層的厚度比值係至少0.2。
本發明的另一態樣係一種半導體裝置，其包括：元件形成層，其形成在基板上；儲存元件部，其形成在該元件形成層上；作為天線的導電層形成在該元件形成層上；及保護膜，其形成在該元件形成層、該儲存元件部及作為天線的導電層上。於半導體裝置，未覆蓋導電層的部份中之保護膜對導電層的厚度比值係至少1.2，以及形成在導電層上的保護膜對導電層的厚度比值係至少0.2。
本發明的另一態樣係一種半導體裝置，其包括：元件形成層，其形成在基板上；儲存元件部，其形成在該元件形成層上；作為天線之導電層形成在元件形成層上；及樹脂層，其形成在該元件形成層、該儲存元件部及作為天線之導電層上。於半導體裝置，元件形成層包含讀寫電路及半導體層，該讀寫電路將資料寫入至該儲存元件部且自該儲存元件部讀取該資料，以及第一半導體層(亦稱為半導體膜)包括相接合n－型雜質區及p－型雜質區，該電路包括數個薄膜電晶體，第一半導體層形成在如薄膜電晶體的第二半導體層的相同表面上，以及未覆蓋導電層的部份中之樹脂層對導電層的厚度比值係至少1.2，以及形成在導電層上的樹脂層對導電層的厚度比值係至少0.2。
本發明的另一態樣係一種半導體裝置，其包括：元件形成層，其形成在基板上；儲存元件部，其形成在該元件形成層上；作為天線之導電層形成在元件形成層上；及保護膜，其形成在該元件形成層、該儲存元件部及作為天線之導電層上。於半導體裝置，元件形成層包含讀寫電路及半導體層，該讀寫電路將資料寫入至該儲存元件部且自該儲存元件部讀取該資料，以及第一半導體層包括相接合n－型雜質區及p－型雜質區，該電路包括數個薄膜電晶體，第一半導體層形成在如薄膜電晶體的第二半導體層的相同表面上，以及未覆蓋導電層的部份中之保護膜對導電層的厚度比值係至少1.2，以及形成在導電層上的保護膜對導電層的厚度比值係至少0.2。
於本發明的半導體裝置中，以環氧樹脂形成該樹脂層。
於本發明的半導體裝置中，以環氧樹脂形成該保護膜。
於本發明的半導體裝置中，該基板具有2μm至20μm的厚度。
於本發明的半導體裝置中，元件形成層形成在基板上，兩者間有黏著層。
本發明的另一態樣，一種半導體裝置的製造方法，包含以下步驟：形成剝離層層在第一基板上；形成元件形成層在該剝離層層上；形成儲存元件部及天線在該元件形成層上；形成保護膜在該元件形成層、該儲存元件部及該天線上；形成第二基板在該保護膜上；使用該第二基板使該第一基板與該元件形成層分開；形成該元件形成層以使其與具有支撐的第三基板接觸，兩者間有黏著層；及移除該第二基板及該支撐。
於本發明的半導體裝置中，其中該第二基板具有2μm至20μm的厚度。
於本發明的半導體裝置中，以環氧樹脂形成該樹脂層。
本發明的半導體裝置具有由樹脂所覆蓋之至少一表面。因此，於半導體裝置，樹脂層下方之儲存元件部及元件形成層可被保護免於灰塵及類似物污染，且半導體裝置的機械強度可被保持。再者，於本發明的半導體裝置，使用樹脂層作為覆蓋至少一表面之基板，且因此薄且可彎曲之半導體裝置可被提供。
於本發明的半導體裝置，絕緣層形成在作為天線之導電層上，以使未覆蓋導電層的部份中之絕緣層對作為天線的導電層的厚度比係至少1.2，以及形成在導電層上的絕緣層對導電層的厚度比係至少0.2。因此，絕緣層的表面具有足夠平面化以降低在半導體裝置的製造過程中對元件形成層之損害。再者，具有足以保護儲存元件部及元件形成層的機械強度之半導體裝置可被獲得。
於本發明的半導體裝置，導電層未外露於半導體裝置的側面，且覆蓋TFT及導電層之絕緣層被外露。因此，可僅藉由覆蓋作為天線的導電層的絕緣層保護諸如TFT及天線之元件免於灰塵及類似物污染，且因此不容易劣化半導體裝置可被提供。
再者，於本發明的半導體裝置，製造過程中使用具有支撐在其表面上之基板作為覆蓋元件形成層側之基板，且因此，可容易操作具有2μm至20μm厚度之基板。因此，可容易製造薄且可彎曲之半導體裝置。
現在參照圖式詳細說明本發明的實施例模式。注意到，可以許多不同模式實施本發明。熟習此項技藝者而言容易瞭解到，以下揭示的模式及細節可以各種方式修改而不離開本發明的精神及範圍。因此，應注意到，本發明不應被詮釋為受限於以下給予之實施例模式的說明。再者，實施例模式1至4可自由地相互組合。換言之，實施例模式1至4所述之材料及形成方法可自由組合。注意到，於本發明的結構，所有圖式中相似部分以相同參照號碼代表。
(實施例模式1)
實施例模式1將參照圖式解說本發明的半導體裝置的實例。
圖1A及1B顯示此實施例模式的半導體裝置。注意到，圖1A解說此實施例模式所示的半導體裝置的頂面結構的實例，圖1B解說圖1A的橫向剖面結構的一部分。
於此實施例模式，半導體裝置200包括：積體電路部201、記憶體部位202及天線203(圖1A)。於圖1B中，區204對應於圖1A的積體電路部201的橫向剖面結構的一部分。區205對應至圖1A的記憶體部位202的橫向剖面結構的一部分，及區206對應至圖1A的天線203的橫向剖面結構的一部分。
此實施例模式的半導體裝置包括：形成在基板778上之薄膜電晶體(TFT)744至748且兩者間有絕緣層703、形成在薄膜電晶體744至748上之導電層752至761、及形成在絕緣層750上供作為源極及汲極電極之導電層752至761，如圖1B所示。於此實施例模式中，絕緣層703形成在基板778上且在兩者間有黏著層。再者，於此實施例模式中，基板778的材料沒有特別限制，且使用具有約2μm至20μm厚度之基板。
再者，於此實施例模式的半導體裝置包括：形成在絕緣層750及導電層752至761上之絕緣層762、形成在絕緣層762上之導電層763至765、形成來覆蓋絕緣層762及導電層763至765的部分之絕緣層766、形成在絕緣層762上之儲存元件部789、790、形成在導電層765上供作為天線之導電層786、及形成來覆蓋絕緣層766及供作為天線的導電層771與導電層786上之絕緣層772。
較佳地使用樹脂(更佳地環氧樹脂)來形成於此實施例模式中的絕緣層772。使用環氧樹脂作為絕緣層772，以絕緣層772的表面的平面度增加，保護絕緣層772下方之儲存元件部及元件形成層免於灰塵及類似物污染，且可保持半導體裝置的機械強度。再者，於此實施例模式的半導體裝置中，因為可使用絕緣層772作為覆蓋供作為天線的導電層之基板，薄且可彎曲的半導體裝置可被提供。更者，於此實施例模式中，以使絕緣層772可被形成，未覆蓋導電層786的部中之絕緣層772的厚度對供作為天線之導電層786的厚度的比係至少1.2，且形成在導電層786上之絕緣層772的厚度對導電層786的厚度的比係至少0.2。因此，絕緣層772的表面可具有半導體裝置的製造過程中足以降低對元件形成層的損壞之平面度，且因此，可獲得具有足以保護儲存元件部及元件形成層的機械強度之半導體裝置。注意到，自然地，圖1A及1B所示之記憶體部位及積體電路部具有數個諸如TFT或電容器之元件。
於此實施例模式中，較佳地，導電層未外露於半導體裝置的側面。換言之，於半導體裝置的側面，覆蓋TFT及導電層之絕緣層被外露。藉由使用此種結構，本發明可提供僅藉由絕緣層772而可保護諸如TFT及天線的元件免於灰塵及類似物污染且不容易劣化之半導體裝置。
接著，解說圖1A及1B所示之半導體裝置的製造過程的實例。
形成在第一基板701(見圖2A)的一表面上之分離層702。第一基板701具有絕緣表面。當以玻璃形成第一基板701時，第一基板的面積及形狀上沒有特別限制。因此，作為第一基板701，例如，具有一米或更長的一側及矩形狀之基板被使用來徹底地改善生產率。此種優點較優於圓形單晶矽基板的優點。再者，當以塑膠形成第一基板701時，若需要的話，可抗耐於製造過程中之處理的熱。雖然而後才說明，較佳地，在薄膜電晶體形成在以玻璃製成的第一基板701之後，薄膜電晶體可與第一基板701分開且設在以塑膠製成的基板上。
注意到，於此製造過程中，分離層702形成在第一基板701的整個表面上；然而，若需要的話，可將分離層設在第一基板701的整個表面上，則藉由光微影術方法圖案化而被選擇性地形成。替代地，分離層702與第一基板701接觸；然而，供作為基極的絕緣層可被形成與第一基板701接觸，及分離層702可被形成與絕緣層接觸。
藉由濺鍍方法、電漿CVD方法或類似方法，使用諸如鎢(W)、鉬(Mo)、鈦(Ti)、鉭(Ta)、鈮(Nb)、鎳(Ni)、鈷(Co)、鋯(Zr)、鋅(Zn)、釕(Ru)、銠(Rh)、鈀(Pd)、鋨(Os)、銥(Ir)、或矽(Si)之元素；含有此種元素作為其主成份之合金材料或化合物材料來形成分離層702以具有單層結構或層疊結構。包括矽之層的晶矽結構可以是非晶晶、微晶及多晶的任何一者。
接著，形成供作為基極之絕緣層703來覆蓋分離層702。作為絕緣層703，藉由諸如濺鍍或CVD方法所形成包括矽的氧化物或氮化物之層以具有單層結構或層疊結構。矽的氧化物材料係含有矽(Si)及氧(O)之物質，且相當於氧化矽、含氮的氧化矽或類似物。矽的氮材料係含有矽及氮(N)的物質，且相當於氮化矽、含有氧的氮化矽或類似物。供作為基極之絕緣層作用如用於防止雜質自第一基板701進入之阻擋膜。
接著，非晶半導體層704形成在絕緣層703上。藉由濺鍍方法、LPCVD方法、電漿CVD方法或類似方法所形成之非晶半導體層704。接著，藉由結晶方法(諸如雷射結晶方法、使用RTA或退火爐的熱結晶方法、使用促成結晶化的金屬元素之熱結晶方法、或使用促成結晶化的金屬元素之熱結晶方法及雷射結晶方法的組合)使非晶半導體層704結晶化以形成晶狀半導體層。之後，所獲得之晶狀半導體層被圖案化成為想要形狀以形成晶狀半導體層706至710(見圖2B)。
以下解說晶狀半導體層706至710的製造過程的實例。首先，使用電漿CVD方法所形成之非晶半導體層。在塗佈含有鎳(其為用於促成結晶化以留在非晶半導體層上之金屬元素)的溶液，非晶半導體層受到脫氫處理(500℃達一小時)及熱結晶處理(550℃達四小時)以形成晶狀半導體層。以下，若需要的話，以雷射光束照射晶狀半導體層，且藉由光微影術方法圖案化以形成晶狀半導體層706至710。
在藉由雷射結晶方法而形成晶狀半導體層中，可使用氣態雷射或固態雷射。氣態雷射或固態層可以是連續波雷射或脈動雷射。作為在此可使用之雷射光束，例如，自一或數種諸如Ar雷射、Kr雷射或準分子雷射的玻璃雷射所射出之光束；使用單晶狀YAG、YVO4 、鎂橄欖石(Mg2 SiO4 )、YAIO3 、或GdVO4 或掺有Nd、Yb、Cr、Ti、Ho、Er、Tm及Ta的一或更多者作為掺雜劑之多晶狀(陶瓷)YAG、Y2 O3 ，YVO4 、YAIO3 或GdVO4 作為介質之雷射；玻璃雷射；紅寶石雷射；紫翠玉雷射；藍寶石雷射；銅蒸汽雷射；及金蒸汽雷射可被使用。此種雷射的基本波或此種基本波的二次至四次諧波的雷射光束的照射可提供具有大晶粒尺寸的晶體。
注意到，使用單晶狀YAG、YVO4 、鎂橄欖石(Mg2 SiO4 )、YAIO3 、或GdVO4 或掺有Nd、Yb、Cr、Ti、Ho、Er、Tm及Ta的一或更多者作為掺雜劑之多晶狀(陶瓷)YAG、Y2 O3 ，YVO4 、YAIO3 或GdVO4 作為介質之每一雷射；Ar離子雷射；及Ti：藍寶石雷射可連續地振盪。再者，可藉由實施Q開關操作或模式鎖定以10MHz或更大的重複率而實施其脈衝振盪。當雷射光束被振盪在10MHz或更大的重複率或CW層光束被振盪時，可使結晶化半導體層的表面變平。因此，可使而後形成的閘極絕緣層變薄，因此提供更薄模式的半導體裝置。因此，可改善閘極絕緣層的承受電壓。
使用於促成結晶化的金屬元素之非晶半導體層的結晶具有能夠在短時間低溫致使結晶且對齊晶體方向的優點；另一方面，該結晶化具有斷開由於留在晶狀半導體層的金屬元素而增加之缺點，且晶狀半導體層的特性不穩定。因此，供作為收氣位置之非晶半導體層較佳地形成在晶狀半導體層上。因為供作為收氣位置之非晶半導體層應含有諸如磷或氬的雜質元素，較佳地藉由濺鍍方法來形成非晶半導體層，藉由此方法，非晶半導體層可在高濃度含氬。則，實施之熱處理(使用RTA方法的熱退火、退火爐或類似方法)以使金屬元素擴散入非晶半導體層。接著，含金屬元素之非晶半導體層被移除。使其可能減少或移除晶狀半導體層中所含的金屬元素。
接著，形成閘極絕緣層705來覆蓋晶狀半導體層706至710。閘極絕緣層705藉由CVD方法、濺鍍方法或類似方法所使用含有矽的氧及/或氮之膜的單層或層疊層來形成。再者，可藉由實施高密度電漿處理在晶狀半導體層706至710上以及氧化或氮化該表面來形成。例如，閘極絕緣層705係由電漿處理與諸如He、Ar、Kr、或Xe及氧、氧化氮(NO2 )、氨、氮、氫或類似氣體之稀有氣體的混合氣體而導入來形成的。當藉由導引微波所實施此例的電漿激勵時，可在低電子溫度產生高密度電漿。可以高密度電漿所產生之氧自由基(其可包括OH自由基)或氮自由基(其可包括NH自由基)來氧化或氮化半導體層的表面。
藉由使用此種高密度電漿之處理，具有1nm至20nm(典型地為5nm至10nm)厚度之絕緣層形成在半導體層上。此例中的反應係固相反應；因此，可非常地降低絕緣層及半導體層間之一界面狀態密度。因為此種高密度電漿處理直接氧化(或氮化)晶狀矽或多晶矽的半導體層，可明顯地理想抑制將形成之絕緣層的厚度變化。更者，在晶狀矽的晶粒邊界亦未強烈地實施氧化，此導致極佳狀態。換言之，當半導體層的每一表面藉由在此所示的高密度電漿處理而受到固相氧化時，可形成具有低界面狀態密度及較佳均勻性之絕緣層而不會在晶粒邊界造成異常氧化反應。因此，可提供更薄且具有更佳特性之半導體裝置。
可僅使用藉由高密度電漿處理所形成之絕緣層作為閘極絕緣層。替代地，可利用電漿或熱反應藉由CVD方法將氧化矽、氧氮化矽或氮化矽的絕緣層沉積或層疊在其上。於任一例中，藉由形成電晶體的閘極絕緣層以包括以高密度電漿所形成之此種絕緣層的部分或全部，電晶體可具有減小的特性改變。因此，可提供更薄且具有更佳特性的半導體裝置。
晶狀半導體層706至710，其以連續波雷射光束或振盪在10MHz或更大的重複率之雷射光束所照射使半導體層結晶化、以單向的雷射光束掃瞄半導體層而形成，具有晶體成長於雷射光束的掃瞄方向之特性。當電晶體係配置使得掃瞄方向與每一適當長度方向(當形成的通道形成區時載子流動的方向)對齊及電晶體與閘極絕緣層結合時，可獲得具有特性的極小改變及高電子場效移動率之電晶體(TFT)。
接著，第一導電層及第二導電層層疊在閘極絕緣層705上。藉由電漿CVD方法、濺鍍方法或類似方法所形成具有20nm至100nm厚度的第一導電層。藉由已知方法形成具有100nm至400nm厚度的第二導電層。以諸如鉭(Ta)、鎢(W)、鈦(Ti)、鉬(Mo)、鋁(Al)、銅(Cu)、鉻(Cr)或類似元素之元素；或含有此種元素作為其主要成份的合金材料或化合物材料而形成第一導電層及第二導電層。替代地，以掺有諸如磷的雜質元素的多晶矽所代表之半導體材料而形成之第一導電層及第二導電層。作為第一導電層及第二導電層的結合實例，包括氮化鉭之層與包括鎢之層、包括氮化鎢之層與包括鎢之層、包括氮化鉬之層、與包括鉬之層或類似物可被給定。因為鎢及氮化鉭具有高抗熱，可在形成第一導電層及第二導電層之後實施用於熱活化的熱處理。於不利用雙層結構而利用三層結構的例子中，可利用鉬層、鋁層、及鉬層的層疊結構。
接著，使用光微影術方法及用於形成閘極電極的蝕刻處理來形成抗蝕掩膜，且實施閘極線路以形成作用如閘極電極之導電層716至725。
然後，藉由光微影術方法所形成之抗熱掩膜以及藉由離子掺雜方法或離子植入方法在低濃度將提供N型導電性的雜質元素加至晶狀半導體層706與708至710，以形成雜質區711及713至715與通道形成區780及782至784。作為提供N型導電性的雜質元素，可使用屬於第15族之元素，且例如，使用磷(P)或砷(As)。
則，藉由光微影術方法所形成之抗蝕掩膜，且提供P型導電性的雜質元素加至晶狀半導體層707以形成雜質區712及通道形成區781。作為提供P型導電性的雜質元素，例如，硼(B)被使用。
接著，形成絕緣層來覆蓋閘極絕緣層705及導電層716至725。藉由電漿CVD方法、濺鍍方法或類似方法，使用單層或含有諸如矽、矽的氧化物及/或氮化物的無機材料的層之層疊層或含有諸如有機樹脂的有機材料之層來形成絕緣層。接著，藉由各向異性蝕刻選擇地蝕刻絕緣層，其中主要於垂直方向而實施蝕刻，以形成與導電層716至725的側面接觸之絕緣層(亦稱為側壁)739至743(見圖2C)。在製造絕緣層739至743的同時，蝕刻閘極絕緣層705以形成絕緣層734至738。使用絕緣層739至743作為掩膜用於而後形成LDD(輕掺雜汲極)區時的掺雜。
接著，藉由光微影術方法所形成之抗蝕掩膜，提供N型導電性的雜質元素加至晶狀半導體層706及708至710，使用抗蝕掩膜及絕緣層739至743作為掩膜，以形成作為LDD(輕掺雜汲極)區之第一雜質區727、729、731、及733及第二雜質區726、728、730、及732。第一雜質區727、729、731、及733中所含雜質元素的濃度低於第二雜質區726、728、730、及732中的濃度。經由以上步驟，完成N－通道薄膜電晶體744及746至748與P－通道薄膜電晶體745。
接著，形成單層或層疊層之絕緣層來覆蓋薄膜電晶體744至748(圖3A)。以單層或層疊層諸如矽的氧化物及/或氮化物的無機材料、諸如聚醯亞胺、聚醯胺、苯環丁烯、丙烯酸類、環氧基或矽氧烷的有機材料或類似物，藉由SOG方法、微滴噴出方法或類似方法所形成來覆蓋薄膜電晶體744至748之絕緣層。矽氧烷係含有Si－O－Si鍵的樹脂。矽氧烷具有包括矽(Si)及氧(O)的鍵之骨幹結構。作為取代物，包括至少氫的有機類(例如，烷基類及芳香烴)被使用。氟類可被使用作為取代物。
例如，於覆蓋薄膜電晶體744至748的絕緣層具有三層結構之例子中，可將含有氧化矽之層形成作為第一絕緣層749，可將含有樹脂之層形成作為第二絕緣層750，及可將含有氮化矽之層形成作為第三絕緣層751。
注意到，較佳地實施用於恢復半導體層的結晶性、活化加至半導體層之雜質元素、或氫化半導體層之熱處理在形成絕緣層749至751之前或在形成一或數個絕緣層749至751之後。熱處理可以是熱退火方法、雷射退火方法、RTA方法或類似方法。
接著，藉由光微影術方法所蝕刻之絕緣層749至751以形成使第二雜質區726、728、730、732及雜質區785外露的開口部。接著，形成導電層以充填如圖3A所示之開口部。使導電層圖案化以形成作用如源極及汲極配線之導電層752至761。
以單層或層疊層諸如鈦(Ti)、鋁(Al)、或釹(Nd)之元素、或含有此種元素作為其主成份之合金材料或化合物材料，藉由CVD方法、濺鍍方法或類似方法來形成導電層752至761。含鋁作為其主成份之合金材料相當於，例如，含鋁作為其成份及鎳之材料、含鋁作為其成份及矽之材料、或含鋁作為其成份及一或多者的鎳、碳及矽之材料。導電層752至761可具有，例如，障層、含矽的鋁層及障層的層疊結構，或障層、含矽的鋁層、氮化鈦(TiN)層及障層的層疊層結構。再者，含濾矽的矽被含在0.1wt%至5wt%。注意到，障層相當於鈦、鈦的氮化物、鉬或鉬的氮化物的薄膜。鋁層及含矽的鋁層具有低電阻且低廉，其最佳用於導電層752至761的材料。當設置上及下障層時，可防止鋁或鋁矽的小丘產生。藉由形成鈦(具有高還原特性的元素)的障層，甚至當薄天然氧化物膜形成在晶狀半導體層時，天然氧化物膜可被還原，使得晶狀半導體層及障層間之不良連接的發生可被抑制。
接著，形成作為保護膜之絕緣層762以覆蓋導電層752至761(圖3B)。藉由SOG方法、微滴噴出方法或類似方法，以單層或層疊層之無機材料或有機材料(較佳為環氧樹脂)來形成絕緣層762。再者，較佳形成具有0.75μm至3μm厚度的絕緣層762。
接著，由光微影術方法來蝕刻絕緣層762以形成使導電層757、759及761外露的開口孔。則，導電層被形成以充填開口孔。使用CVD方法、濺鍍方法或類似方法以導電材料來形成導電層。接著，將導電層圖案化以形成分別連接至導電層757、759及761的導電層763、764及765。注意到，導電層763及764的每一者作為包括於儲存元件部之一對導電層的一者。因此，較佳地以單層或層疊層鈦或含鈦作為其主成份之合金材料或化合物材料來形成導電層763至765。鈦具有低電阻，其導致儲存元件部的尺寸減小及更高整合的達成。於形成導電層763至765的光微影術過程中，較佳地實施濕蝕刻處理以致不會損壞其下方之薄膜電晶體744至748，且較佳使用氟化氫(HF)或過氧化氨溶液作為蝕刻溶劑(蝕刻劑)。
接著，形成絕緣層766以覆蓋導電層763至765。由SOG方法、微滴噴出方法或類似方法，以單層或層疊層的無機材料或有機材料來形成絕緣層766。較佳形成具有0.75μm至3μm厚度的絕緣層766。接著，藉由光微影術方法蝕刻絕緣層766以形成使導電層763至765外露之開口部767至769。
接著，將作用如天線之導電層786形成與導電層765接觸(見圖4A)。由CVD方法、濺鍍方法、印刷方法、微滴噴出方法或類似方法，以導電材料形成導電層786。較佳地，以單層或層疊層諸如鋁(Al)、鈦(Ti)、銀(Ag)或銅(Cu)的元素、或含有此種元素作為其主要成份之合金材料或化合物材料而形成。特定地，鋁層係藉由濺鍍方法形成且圖案化以形成導電層786。鋁層可藉由濕蝕刻處理圖案化，且在濕蝕刻之後，可在200℃至300℃的溫度實施熱處理。
次者，使含有機化合物層787形成與導電層763與764接觸(圖4B)。藉由微滴噴出方法、蒸發方法或類似方法形成含有機化合物層787。接著，使導電層771形成與含有機化合物層787接觸。藉由濺鍍方法、蒸發方法或類似方法形成導電層771。
作為使用於含有機化合物層之有機材料，例如，可使用諸如4,4'－雙[N－(1－萘基)－N－苯胺基]聯苯(簡稱為：α－NPD)、4,4'－ 雙[N－(3－甲基苯基)－N－苯胺基]聯苯(簡稱為：TPD)、4,4',4"－參(N,N－二苯胺基)三苯胺(簡稱為：TDATA)、4,4',4"－參[N－(3－甲基苯基)－N－苯胺基]三苯胺(簡稱為：MTDATA)、及4,4'－雙(N－{4－[N'(3－甲基苯基)－N'－苯胺基]苯基}－N－苯胺基)聯苯(簡稱為：DNTPD)之芳香族胺基化合物(亦即、具有苯環氮鍵的化合物)、聚乙烯基咔唑(簡稱為：PVK)、諸如苯二甲藍(簡稱為：H2 Pc)、銅苯二甲藍(簡稱為：CuPc)、或氧釩根苯二甲藍(簡稱為：VOPc)之苯二甲藍化合物、或類似化合物。這些材料具有高電洞傳輸特性。
除此之外，可使用以具有諸如參(8－喹啉並根)鋁(簡稱為：Alq3 )、參(4－甲基－8－喹啉並根)鋁(簡稱為：Almq3 )、雙(10－羥基苯并[h]－喹啉根)鈹(簡稱為：BeBq2 )或雙(2－甲基8－喹啉根)－4－苯基酚並根－鋁(簡稱為：BAlq)的喹啉骨幹或苯並喹啉骨幹之金屬錯合物或類似物形成的材料、以具有諸如雙[2－(2－羥苯基)－苯并噁唑根]鋅(簡稱為：Zn(BOX)2 )或雙[2－(2－羥苯基)－苯并塞唑根]鋅(簡稱為：Zn(BTZ)2 )的噁唑基或塞唑基之金屬錯合物或類似物形成的材料、或類似材料。這些材料具有高電子傳輸特性。
除了這些金屬錯合物以外，可使用諸如2－(4－聯苯基)－5－(4－第三丁基苯基)－1,3,4－噁二唑(簡稱為：PBD)、1,3－雙[5－(對第三丁基苯基)－1,3,4－噁二唑－2－基]苯(簡稱為：OXD－7)、3－(4－第三丁基苯基)－4－苯基－5－(4－聯苯基)－1,2,4－三唑(簡稱為：TAZ)、3－(4－第三丁基苯基)－4－(4－乙基苯基)－5－(4－聯苯基)－1,2,4－三唑(簡稱為：p－EtAZ)、啡咯啉(簡稱為：BPhen)、聯喹啉(簡稱為：BCP)、或類似物之化合物或類似化合物。
記憶體材料層可具有單層結構或疊層結構。在疊層結構的例子，可選擇上述材料來形成層疊結構。再者，可層疊上述有機材料及發光材料。作為發光材料，可使用4－二氰亞甲基－2－甲基－6－[2－(1,1,7,7－四甲基－2,3,6,7－四氫－1H,5H－苯并[ij]喹啉基－9－基)乙烯]－4H－呱喃(簡稱為：DCJT)、4－二氰亞甲基－2－甲基－6－[2－(1,1,7,7－四甲基咯啶－9－基)乙烯]－4H－呱喃、periflanthene、2,5－二氰－1,4－雙[2－(10－甲氧基－1,1,7,7－四甲基咯啶－9－基)乙烯]苯、N,N'－二甲基喹吖啶酮(簡稱為：DMQd)、香豆素6、香豆素545T、參(8－喹啉並根)鋁(簡稱為：Alq3 )、9,9'－二蔥基、9,10－二苯基蔥(簡稱為：DPA)、9,10－雙(2－萘基)(簡稱為：DNA)、2,5,8,11－四－第三丁基苝(簡稱為：TBP)、或類似物。
可使用其中散佈有上述發光材料的層。在散佈有上述發光材料的層中，可使用諸如9,10－二(2－萘基)－2－第三丁基蔥(簡稱為：t－BuDNA)的蔥衍生物、諸如4,4'－二(N－咔唑基)聯苯基(簡稱為：CBP)的咔唑衍生物、諸如雙[2－(2－羥苯基)吡啶根]鋅(簡稱為：Znpp2 )或雙[2－(2－羥苯基)－苯并噁唑根]鋅(簡稱為：ZnBOX)的金屬錯合物、或類似物作為基材。再者，可使用參(8－喹啉並根)鋁(簡稱為：Alq3 )、9,10－雙(2－萘基)(簡稱為：DNA)、雙(2－甲基8－喹啉根)－4－苯基酚並根－鋁(簡稱為：BAlq)、或類似物。
熱效應或類似效應改變此種有基材料的特性；因此，它的轉移溫度較佳地在50℃至300℃之間，更佳地在80℃至120℃之間。
再者，可使用金屬氧化物與有機材料或發光材料混合之材料。注意到，金屬氧化物混入其中之材料包括金屬氧化物與上述有機材料或上述發光材料混合或堆疊之狀態。特定地，其顯示藉由使用數個蒸發源的共蒸發方法所形成之狀態。此種材料可被稱為有機無機複合材料。
例如，於使具有高電洞傳輸特性與金屬氧化物混合材質的例子中，較佳地使用氧化釩、氧化鉬、氧化鈮、氧化錸、氧化鎢、氧化釕、氧化鈦、氧化鉻、氧化鋯、氧化鉿或氧化鉭作為金屬氧化物。
於使具有高電洞傳輸特性與金屬氧化物混合材質的例子中，較佳地使用氧化鋰、氧化鈣、氧化鈉、氧化鉀、或氧化鎂作為金屬氧化物。
可於記憶體材料層使用其特性被電效應、光效應或熱效應改變之材料；因此，例如，可使用摻雜有藉由吸收光產生酸的化合物(光酸產生劑)之共軛高分子化合物。作為共軛高分子化合物，可使用聚乙炔、聚伸苯基乙烯、聚賽吩、聚苯胺、聚伸苯基乙炔、或類似物。作為光酸產生劑，可使用芳基硫鎓鹽、芳基碘鹽、鄰－硝苯甲基甲苯磺酸酯、芳基對－硝苯甲基酯、磺醯基苯甲酮、Fe－芳烴錯合物PF6鹽、或類似物。
注意到，在此說明使用有機化合材料用於儲存元件部789及790的實例，而本發明未受限於此。例如，可使用諸如可轉換在結晶狀態及非晶晶狀態之間的材料或可轉換在第一結晶狀態及第二結晶狀態間的材料之相變材料。再者，可使用一材料僅自非晶晶狀態改變成結晶狀態。
可轉換在結晶狀態及非晶晶狀態之間的材料或可轉換在第一結晶狀態及第二結晶狀態間的材料之相變材料。再者，可使用一材料僅自非晶晶狀態改變成結晶狀態。
可轉換在結晶狀態及非晶晶狀態之間的材料係含有選自包括以下元素的群組之數種元素的材料：鍺(Ge)、碲(Te)、銻(Sb)、硫(S)、氧化碲(TeOx)、錫(Sn)、金(Au)、鎵(Ga)、銫(Se)、銦(In)、鉈(Tl)、鈷(Co)、及銀(Ag)。例如，可使用基於Ge－Te－Sb－S－Te－TeO2 －Ge－Sn，Te－Ge－Sn－Au，Ge－Te－Sn，Sn－Se－Te，Sb－Se－Te，Sb－Se，Ga－Se－Te，Ga－Se－Te－Ge，In－Se，In－Se－Tl－Co，Ge－Sb－Te，In－Se－TeAg－In－Sb－Te之材料。可轉換在第一結晶狀態及第二結晶狀態間的材料係含有選自包括以下元素的群組之數種元素的材料：銀(Ag)、鋅(Zn)、銅(Cu)、鋁(Al)、鎳(Ni)、銦(In)、銻(Sb)、銫(Se)及碲(Te)，例如，Ag－Zn，Cu－Al－Ni，In－Sb，In－Sb－Se，In－Sb－Te。當使用此種材料時，在兩種不同結晶狀態間實施相變。僅自非定形晶狀態改變至結晶狀態之材料係含有選自包括以下元素的群組之數種元素的材料：碲(Te)、氧化碲(TeOx)、鈀(Pd)、銻(Sb)、銫(Se)、及鉍(Bi)，例如，Te－TeO2 ，Te－TeO2 －Pd，Sb2 Se3 /Bi2 Te3 。
經由以上所述步驟，完成儲存元件部789、790。儲存元件部789具有導電層763、含有機化合物層787及導電層771，及儲存元件部790具有導電層764、含有機化合物層787及導電層771(圖4B)的層疊層結構。
然後，形成作為保護用的基板之絕緣層772以覆蓋儲存元件部789、790與作為天線之導電層786(圖4B)。可使用只要具有防止包括TFT的層受損於後述的分離步驟的功能的任何材料來形成絕緣層772，而無特別限制，然而，較佳地使用樹脂(更佳為環氧樹脂)來形成絕緣層772。使用環氧樹脂作為絕緣層772以改善絕緣層772的表面之平面度，減少而後分離步驟對包括TFT的層之損壞，保護絕緣層772下方的儲存元件部及元件形成層免於灰塵及類似物污染，以及保持半導體裝置的機械強度。於此實施例模式的半導體裝置中，可使用絕緣層772作為覆蓋作為天線的導電層786之基板。因此，可提供薄且可彎曲之半導體裝置。更者，於此實施例模式中，絕緣層772可被因此形成未覆蓋導電層786的部份中的絕緣層772的厚度對作為天線的導電層786的厚度的比至少為1.2，及形成在作為天線的導電層786上之絕緣層772的厚度對導電層786的厚度的比至少為0.2。結果，這係可能使絕緣層772的表面於半導體裝置的製造過程中具有足以減少對元件形成層的損害之平面度，且因此，可提供具有足以保護儲存元件部及元件形成層的機械強度之半導體裝置。
注意到，於此實施例模式中，包括薄膜電晶體744至748與導電層752至761之層稱為元件形成層791，且包括儲存元件部789、790及作為天線的導電層786之層稱為區792。較佳地，作為天線的導電層786下方之層的厚度不包括基板701，係5μm或更小，較佳地0.1μm至3μm。雖然這裡未顯示，於元件形成層791中，形成構成記憶體部位202及積體電路部201之諸如二極體、TFT、電容器、及電阻器之元件。
然後，藉由切塊器、雷射器、線鋸或類似物而蝕刻絕緣層703、749、750、751及772，以使分離層702的表面的一部分外露，藉此形成開口部773及774(見圖5A)。
接著，將蝕刻劑導入開口部773及774以移除分離層702(圖5A)。使用含有鹵素氟化物之氣體或液體作為蝕刻劑。例如，三氟化氯(ClF3 )、三氟化氮(NF3 )、三氟化溴(BrF3 )、及氟化氫(HF)被指定。注意到，當使用氟化氫作為蝕刻劑時，使用包括氧化矽之層作為分離層702。包括薄膜電晶體744至748之層與第一基板701分開。
可再使用為了降低成本，與包括薄膜電晶體744至748的元件形成層791分開第一基板701。再者，設置絕緣層772使得在移除分離層702之後之元件形成層791不會剝離層。因為元件形成層791係薄且輕，元件形成層791不會緊密地附接於第一基板701，且因此，容易在移除分離層702後而剝離層。然而，將絕緣層772形成在元件形成層791上以增加元件形成層791的重量，藉此防止元件形成層791自第一基板701散佈。再者，元件形成層791其本身係薄且輕；然而，如形成絕緣層772的結果，元件形成層791不會扭曲，且因此，可具有某一位準的強度。
接著，將絕緣層772接合至片構件776以使與第一基板701完全分離(見圖5B)。在此，片構件776可以是於正常狀態具有高黏著性之材料，而在施熱及以光照射時具有低黏著性。例如，可使用其黏著性被熱弱化之熱剝帶、其黏著性被紫外線弱化之UV剝帶、或類似物。再者，例如可使用於正常狀態具有低黏著性之黏度帶。
接著，將第二基板778固定在絕緣層703上。在此，第二基板778相當於藉由堆疊黏著合成樹脂膜(例如，丙烯酸合成樹脂或環氧基合成樹脂)及以聚丙烯、聚乙烯、乙烯、聚乙烯氟化物、乙烯氯化物製成之任一膜所獲得之膜、或類似膜；以纖維材料製成之紙；及基膜(例如，聚乙烯、聚醯亞胺、無機沉積膜或紙)。較佳地，第二基板778的厚度在約2μm至20μm的範圍。利用以塑膠製成之第二基板778，使用第二基板778之裝置係薄、輕、及可彎曲，其導致用於各種設計之使用且容易加工成撓性形狀。此種裝置具有高抗衝性，且容易附加或崁入各種物品，允許寬廣地應用至各種領域。
於此實施例模式中，在絕緣層703側上將黏著層設置於第二基板778的表面。黏著層相當於包括黏著劑之層，諸如熱硬化樹脂、紫外線硬化樹脂、乙烯醋酸樹脂基黏著劑，乙烯共聚物樹脂基黏著劑、環氧樹脂基黏著劑、醯胺樹脂基黏著劑、橡膠基黏著劑、或丙烯酸樹脂基黏著劑。
於此實施例模式中，將具有比第二基板778更大厚度之厚度支撐779設置於第二基板778的表面，而不是在絕緣層703側。於此實施例模式中，因為第二基板778具有約2μm至20μm的小厚度，這是難以操控。然而，將支撐779設置於第二基板778使得可容易操控第二基板778。注意到，在此過程的結束時移除支撐779。於此實施例模式中，第二基板778具有支撐779，使得具有極薄厚度之基板可被使用作為第二基板778。
注意到，可以二氧化矽(矽土)粉末塗佈第二基板778的表面。該塗佈允許該表面甚至於高溫及高濕度的環境中保持抗水性。並且，可以諸如氧化銦錫的導電材料塗佈，使得塗佈該表面之材料充填有靜電，且因此，可保護薄膜積體電路免於靜電。亦可與含有碳作為其主成份的材料(諸如稜狀碳)而塗佈。該塗佈增加強度，且可防止半導體裝置的降級及受損。
接著，包括元件形成層791之基板778及片構件776相互分開。在此，使用UV剝離層帶作為片構件776。首先，以紫外射線照射之片構件776以弱化片構件776及絕緣層772間的黏著劑(圖6)。則，片構件776與絕緣層772分開。則，設置於第二基板778之支撐779與第二基板778分開。
經由以上步驟，可製造圖1B所示的半導體裝置。
可設置圖1A及1B所示之天線203與記憶體部位202重疊，或於記憶體部位202的周圍而不與記憶體部位202重疊。當天線203與記憶體部位202重疊時，天線203可與其整個表面或一部分重疊。
可使用電磁耦合方法、電磁感應方法、微波方法或類似方法作為用於藉由半導體裝置200來無線傳輸信號之方法。傳輸方法可適當地考慮該目的，且可依據傳輸方法設置適合天線。
於使用電磁耦合方法或利用磁場密度改變所造成的電磁感應之電磁感應方法(例如，13.56MHz頻帶)的例子中，作用如天線之導電層形成為環狀(諸如環形天線)或螺旋狀(諸如螺旋天線)。
於使用微波方法(例如，UHF頻帶(860至960MHz頻帶)2.45GHz頻帶或類似頻帶)的例子中，作用如天線之導電層的形狀，諸如長度，可適當地考慮使用於信號傳輸之電磁波的波長來設定。例如，可使作用如天線之導電層形成有線性形狀(諸如雙極天線)，平坦形狀(諸如貼片天線)，或帶形狀。作用如天線之導電層的形狀未受限於線性形狀，而考慮電磁波的波長可以是彎曲狀、曲折狀或其組合。
TFT可具有形成有一通道形成區之單閘極結構、形成有兩通道形成區之雙閘極結構、或形成有三通道形成區之三閘極結構。亦即，可將本發明應用於具有包括數個通道形成區的多閘極結構之TFT。再者，周邊驅動器電路區中的薄膜電晶體亦可具有單閘極結構或諸如雙閘極結構或三閘極結構之多閘極結構。
本發明未受限於用於製造本實施例模式所述的TFT之方法，然而亦應用於用於製造頂閘極型(平面型)、底閘極型(反向交錯型)、具有配置在通道區上下方的兩閘極電極且以閘極絕緣層插置其間之雙閘極型、或其它結構的TFT之方法。
本發明的半導體裝置具有由樹脂所覆蓋的至少一表面。因此，於半導體裝置中，可保護樹脂層下方的儲存元件部及元件形成層免於灰塵及類似物污染，且可保持半導體裝置的機械強度。再者，於本發明的半導體裝置中，使用樹脂層作為覆蓋至少一表面之基板，且因此可提供薄且可彎曲之半導體裝置。再者，絕緣層形成在作為天線的導電層上，使得未覆蓋導電層的部份中之絕緣層對導電層的厚度比值係至少1.2，且形成在導電層上的絕緣層對導電層的厚度比值係至少0.2。因此，絕緣層的表面具有足夠平面以降低本發明的製造過程中對元件形成層的損害。再者，可提供具有足以保護儲存元件部及元件形成層的機械強度之半導體裝置。再者，本發明的半導體裝置可被形成使得導電層未外露於半導體裝置的側面，且覆蓋TFT及導電層之絕緣層外露於半導體裝置的側面。因此，僅覆蓋作為天線的導電層之絕緣層，可保護諸如TFT或天線的元件免於灰塵及類似物污染，且因此，可提供不容易劣化之半導體裝置。再者，於本發明的半導體裝置中，製造過程中使用具有支撐於其表面之基板作為覆蓋元件形成層側之基板，且因此，可容易操控具有2μm至20μm厚度之基板。因此，可容易製造薄且可彎曲的半導體裝置。
(實施例模式2)
實施例模式2將說明不同於實施例模式1的製造過程之半導體裝置的製造過程。特別地，說明同時形成記憶格的pn接面及用於控制記憶格的邏輯部的薄膜電晶體之過程。
圖7顯示此實施例模式的半導體裝置的簡要橫向剖面結構。此實施例模式的半導體裝置包括：天線、記憶體部位、及積體電路部。圖7的中央顯示作為記憶體部位的一部份之記憶格的橫向剖面。於記憶格中，將儲存元件部堆疊在二極體上作為記憶體部位的一部份。圖式左方顯示記憶體部位中作為邏輯電路的橫向剖面的一部份之P－通道TFT(亦稱為p－chTFT)及n－通道TFT(亦稱為n－chTFT)的橫向剖面。圖式右方顯示天線210的一部份的橫向剖面，以及共振電路212的電容器及高承受電壓型電源電路213的n－chTFT作為積體電路部的橫向剖面的一部份，如圖12所示。理所當然地，除了高承受電壓型的TFT以外，積體電路部亦設有相似於圖式的左方上的邏輯電路之p－通道TFT及n－通道TFT。並且，自然地，記憶體部位及積體電路部設有圖7所示的數個TFT及電容器。
基板260係當形成元件形成層250時所使用之基板。於此實施例模式中，使用玻璃基板作為基板260。剝離層261形成在基板260上，使用基板260以自元件形成層250移除基板260。剝離層261形成在基板260上，且基極絕緣層249形成在其上，則包括TFT或類似物之元件形成層250形成在基極絕緣層249上。以下參照圖7至11解說用於形成此實施例模式的半導體裝置之方法。
基板260係玻璃基板。如圖8A所示，包括三層261a至261c之剝離層261形成在基板260上。使用SiH4 及N2 O作為源氣體藉由平行板型電漿CVD設備以100nm厚的氧氮化矽膜(SiOx Ny ，x>y)形成之第一層261a。使用濺鍍設備以30nm厚的鎢膜形成之第二層261b。使用濺鍍設備以200nm厚的氧化矽膜形成之第三層261c。
藉由第三層261c的形成(氧化矽)，使第二層261b的表面(鎢)氧化以形成氧化鎢在介面。當而後元件形成層250轉移至另一基板時，藉由氧化鎢，可容易分離基板261。第一層261a係在元件形成層250的製造期間用於增加第二層261b的黏著性之層。
較佳地由包括：鎢(W)、鉬(Mo)、鈦(Ti)、鉭(Ta)、鈮(Nb)、鎳(Ni)、鈷(Co)、鋯(Zr)、鋅(Zn)、釕(Ru)、銠(Rh)、鈀(Pd)、鋨(Os)、銥(Ir)、或類似元素的金屬膜、或此種金屬的化合物的膜所形成。第二層261b可具有20nm至40nm厚度。
如圖8B所示，具有雙層結構之基極絕緣層249形成在剝離層261上。使用SiH4 、N2 O、NH3 及H2 作為源氣體藉由電漿CVD設備以50nm厚的氧氮化矽(SiOx Ny ，x<y)所形成之第一層249a。增加障壁特性使得第一層249a的氮氣的成份比可以是40%或更高。使用SiH4 及N2 O作為源氣體藉由電漿CVD設備以具有100nm厚的氧氮化矽(SiOx Ny ，x>y)所形成之第二層249b。第二層249b的氮氣的成份比係0.5%或更少。
如圖8C所示，晶狀矽膜271形成在基極絕緣層249上。藉由以下方法來製造晶狀矽膜271。使用SiH4 及H2 作為來源氣體藉由電漿CVD設備而形成具有66nm厚度的非晶矽膜。以雷射光照射非晶矽膜以使其結晶化；因此，形成晶狀矽膜271。雷射光照射方法的實例被顯示。LD泵送YVO4 雷射的第二諧波(波長：532nm)被使用於照射。該雷射未特別受限於第二諧波，而以能量功效的觀點而言，第二諧波係優於第三或更高階諧波。藉由光學系統來實施雷射照射以使照射表面上的光束具有約500μm長度與20μm寬度的線性形狀及10至20W的強度。光束以10至50cm/sec的速度相對於基板而移動。
如圖8D所示，p－型雜質加至晶狀矽膜271。在此，使用以氫稀釋的二硼烷(B2 H6 )作為離子掺雜設備中的掺雜氣體，使得硼完全加至晶狀矽膜271。使非晶矽結晶化所獲得之晶狀矽具有懸鍵；因此，它不是理想的本質矽，而具有低n－型導電性。因此，微量p－型雜質的加入提供使晶狀矽膜271成為本質矽的功效。若需要的話，可實施圖8D中的步驟。
接著，如圖8E所示，晶狀矽膜271分成形成半導體層272至276的每一單元。於半導體層272中，形成記憶格的二極體。利用半導體層273至275，形成TFT的通道形成區、源極區及汲極區。半導體層276形成MIS電容器的電極。用於處理晶狀矽膜271的方法的實例被顯示。藉由光微影過程將抗蝕劑形成在晶狀矽膜271上，以及藉由使用抗蝕劑作為掩膜及使用SF6 及O2 作為蝕刻劑以乾蝕刻設備來蝕刻晶狀矽膜271；因此，形成具有想要形狀之半導體層272至276。
如圖9A所示，藉由光微影過程所形成之抗蝕劑R31，且微量p－型雜質加至n－通道TFT的半導體層274及275。在此，使用以氫稀釋的二硼烷(B2 H6 )作為掺雜氣體，以使半導體層274及275藉由離子掺雜設備而掺有硼。在掺雜的完成之後移除抗蝕劑R31。
實施圖9A的步驟以防止n－通道TFT的臨界電壓變負。可以5×1015 原子/cm3 至1×1017 原子/cm3 的濃度將硼加至半導體層274及275。若需要的話，圖9A的步驟可實施。並且，可將p－型雜質加至記憶格的半導體層272。
如圖9B所示，絕緣層277形成在基板260的整個表面上。絕緣層277作用如TFT的閘極絕緣層及電容器的電介質。在此，使用SiH4 及N2 O作為來源氣體藉由電漿CVD設備而形成具有20nm至40nm厚度的氧氮化矽膜(SiOx Ny ，x>y)來形成絕緣層277。
如圖9C所示，藉由光微影過程所形成之抗蝕劑R32，且n－型雜質加至記憶格的半導體層272及電容器的半導體層276。藉由此步驟，決定半導體層272的每一n－型雜質區之n－型雜質及作用如電容器的一電極之n－型雜質區的濃度。使用以氫稀釋的磷化氫(PH3 )作為掺雜氣體，以使半導體層272及276藉由使用離子掺雜設備而掺有磷。因此，整個半導體層272變成n－型雜質區278，及整個半導體層276變成n－型雜質區279。在掺雜步驟的完成之後移除抗蝕劑R32。
如圖9D所示，導電層281形成在絕緣層277上。導電層281形成TFT的閘極電極或類似電極。在此，導電層281具有雙層結構。以氮化鈦(TaN)形成具有30nm厚度的第一層，且第二層係以鎢(W)形成具有370nm厚度。藉由濺鍍設備來形成氮化鈦及鎢。
藉由光微影過程將抗蝕劑形成在導電層281上，且由蝕刻設備來蝕刻導電層281。因此，第一導電層283至286形成在半導體層273至275及279作為圖10A所示。第一導電層283至286作為閘極電極或TFT的閘極線。於高承受電壓型的n－通道TFT中，導電層285被形成以使閘極寬度(通道長度)大於其它TFT的閘極寬度。第一導電層286形成電容器的一電極。
藉由乾蝕刻方法來蝕刻導電層281。使用ICP(感應耦合電漿)作為蝕刻設備。首先使用Cl2 ，SF6 及O2 的混合氣體作為蝕刻劑來蝕刻鎢，則將導入處理室的蝕刻劑變成只有Cl2 氣體以蝕刻氣化鈦。
如圖10B所示，藉由光微影過程形成抗蝕劑R33。將n－型雜質加至n－通道TFT的半導體層274及275。藉由使用第一導電層284作為掩膜以自對齊方式將N－型低濃度雜質區288及289形成於半導體層274中，及由使用第一導電層285作為掩膜以自對齊方式將n－型低濃度雜質區290及291形成於半導體層275中。於此實施例模式中，使用以氫稀釋的磷化氫(PH3 )作為掺雜氣體，且藉由離子掺雜設備將磷加至半導體層274及275。圖10B的步驟係將LDD區形成於n－通道TFT的步驟。以1×1016 原子/cm3 至5×1018 原子/c m3 的濃度將n－型雜質包括於n－型低濃度雜質區288及289。
如圖10C所示，藉由光微影過程形成抗蝕劑R34。將p－型雜質加至記憶格的半導體層278及p－通道TFT的半導體層273。因為以抗蝕劑R34、曝光區278p變成p－型雜質區而覆蓋留下作為n－型雜質區278n之半導體層278的一部份。藉由此雜質附加步驟，將形成pn接面之n－型雜質區278n及p－型雜質區278p形成於半導體層278。因為將半導體層278預先形成作為n－型雜質區，以比預先附加的n－型雜質更高的濃度加入p－型雜質以使區278p可具有p－型導電性。
由使用第一導電層283作為掩膜於自對齊方式將p－型高濃度雜質區273a及273b形成於半導體層273。以自對齊方式將以第一導電層283覆蓋的區273c形成作為通道形成區。
使用以氫稀釋的二硼烷(B2 H6 )作為掺雜氣體，藉由離子掺雜設備以硼掺入半導體層274及275而形成p－型雜質區。在掺雜的完成之後移除抗蝕劑R34。
如圖10D所示，將絕緣層293至296形成於第一導電層283至286的周圍。絕緣層293至296稱為側壁。首先，使用SiH4 及N2 O作為來源氣體藉由電漿CVD設備而形成具有100nm厚度的氧氮化矽膜(SiOx Ny ，x>y)。接著，使用SiH4 及N2 O作為來源氣體藉由LPCVD設備而形成具有200nm厚度的氧化矽膜。藉由光微影過程形成抗蝕劑。使用使用該抗蝕劑，藉由緩衝鹽酸使上層中的氧化矽層受到濕蝕刻，則移除抗蝕劑，以及使下層中的氮氧化矽膜受到乾蝕刻，藉此形成絕緣層293至296。依據這些步驟的順序，以氧氮化矽所形成之絕緣層277亦被蝕刻，且絕緣層277僅留在第一導電層283至286與絕緣層293至296下方。
如圖11A所示，藉由光微影過程形成抗蝕劑R35。將n－型雜質加至n－通道TFT的半導體層274及275與電容器的半導體層，藉此形成n－型高濃度雜質區。於半導體層274中，藉由使用第一導電層284及絕緣層294作為掩膜而將n－型雜質進一步加至n－型低濃度雜質區288及289(見圖10B)，藉此以自對齊方式形成n－型高濃度雜質區274a及274b。與第一導電層284重疊之區274c以自對齊方式變成通道形成區。再者，與絕緣層294重疊之n－型低濃度雜質區288及289的區274e及274d留下作為n－型低濃度雜質區。
相似於半導體層274，將n－型高濃度雜質區275a及275b、通道形成區275c與n－型低濃度雜質區275e及275d形成於半導體層275。
此時，整個半導體層279變成n－型雜質(見圖9C)。由使用第一導電層286及絕緣層296作為掩膜而將n－型雜質進一步加至n－型雜質區279，藉此以自對齊方式形成n－型高濃度雜質區279a及279b。與第一導電層286及絕緣層296重疊之半導體層279的區係n－型雜質區279c。
於附加n－型雜質的步驟中，如前所述，可使用離子掺雜設備及可使用以氫稀釋的磷化氫(PH3 )作為掺雜氣體。以磷掺入n－通道TFT的n－型高濃度雜質區274a、274b、275a及275b使得磷的濃度在1×1020 原子/cm3 至2×1021 原子/cm3 的範圍。
如上述，於此實施例模式中，依據將雜質加至用於薄膜電晶體及電容器的半導體層的步驟順序而形成記憶的n－型雜質區278n及p－型雜質區278p。於此實施例模式中，n－型雜質及p－型雜質的濃度與電容器的n－型雜質區278n及n－型雜質區279c相同。因此，它們的薄片電阻是相同。p－型雜質區278p具有如p－通道TFT的p－型高濃度雜質區273a及273b之p－型雜質的相同濃度；然而，p－型雜質區278p具有比p－型高濃度雜質區273a及273b更高濃度的n－型雜質。並且，p－型雜質區278p具有如電容器的n－型雜質區279c之n－型雜質的相同濃度。
移除抗蝕劑R35以形成罩絕緣層298如圖11B所示。藉由電漿CVD設備以50nm厚度的氧氣化矽膜(SiOx Ny ，x>y)而形成罩絕緣層298。使用SiH4 及N2 O作為來源氣體以形成氧氮矽膜。在形成罩絕緣層298之後，以550℃的氫化氛圍所實施之熱處理以活化加至半導體層273至275及278至279之n－型雜質及p－型雜質。
如圖11C所示，形成第一層間絕緣層299及300。使用SiH4 及N2 O作為來源氣體，藉由電漿CVD設備以具有100nm厚度的氧氮化矽(SiOx Ny ，x<y)而形成作為第一層的第一層間絕緣層299。使用SiH4 、N2 O及NH3 、H2 作為來源氣體，藉由電漿CVD設備以具有600nm厚度的氧氮化矽(SiOx Ny ，x>y)而形成作為第二層的第一層間絕緣層300。
藉由光微影過程及乾蝕刻過程所移除之第一層間絕緣層299及300與罩絕緣層298，藉此形成接觸孔。將導電層形成在第一層間絕緣層300上。在此導電層具有四層結構，其中自底部按照順序地堆疊60nm厚的Ti、40nm厚的TiN、500nm厚的純鋁、及100nm厚的Ti。藉由濺鍍設備來形成這些層。藉由光微影過程及乾蝕刻過程將導電層處理成預定形狀，藉此形成第二導電層301至315。
雖然圖式中將第二導電層及第一導電層相互連接在半導體層上以解說第二導電層及第一導電層間之連接。實際上，可形成第二導電層及第一導電層以使兩者間的接觸孔不會與半導體層重疊。
記憶格的第二導電層301形成字線。第二導電層302形成用於使二極體與儲存元件連接之電極，且將第二導電層302分給每一記憶格。藉由第二導電層312使n－型高濃度雜質區279a及279b相互連接。因此，形成包括n－型雜質區279c、絕緣層277、及第一導電層286之堆疊層結構的MIS電容器。第二導電層314形成積體電路部的端子，天線210連接至該端子。
則，經由相似於實施例模式1的步驟之步驟，可設置如圖7所示之半導體裝置。換言之，絕緣層762形成在第二導電層301至315上，導電層764、765形成在絕緣層762上及接觸孔中，絕緣層766形成在導電層764、765上，含有機化合物層787形成來部分地覆蓋絕緣層766及導電層764，導電層771形成在含有機化合物層787上，作為天線之導電層786形成在導電層765上，以及絕緣層772形成在導電層771及786上。
雖然電容器的半導體層276具有n－型雜質區，其亦可具有p－型雜質區。於後者例子中，將p－型雜質加至圖9C的步驟。於圖9C的步驟中，記憶格的整個半導體層278變成p－型雜質區。因此，於圖10C的步驟中，p－型雜質未加至半導體層278。則，於圖11A的步驟，n－型雜質加至半導體層278的預定區。
本發明的半導體裝置具有由樹脂所覆蓋之至少一表面。因此，於半導體裝置，可保護樹脂層下方的儲存元件部及元件形成層免於灰塵及類似物污染，且可保持半導體裝置的機械強度。再者，於本發明的半導體裝置中，使用樹脂層作為覆蓋至少一表面之基板，且因此可提供薄及可彎曲之半導體裝置。再者，絕緣層形成在作為天線之導電層上，使得未覆蓋導電層的部分中之絕緣層對導電層的厚度比值係至少1.2，且形成在導電層上的絕緣層對導電層的厚度比值係至少0.2。因此，絕緣層的表面具有降低半導體裝置的製造過程中對元件形成層的損害之足夠平面化。再者，可提供具有足以保護儲存元件部及元件形成層的機械強度之半導體裝置。再者，本發明的半導體裝置可被形成，使得導電層未外露半導體裝置的側面且覆蓋TFT及導電層之絕緣層外露於半導體裝置的側面。因此，僅藉由覆蓋作為天線的導電層之絕緣層可保護諸如TFT或天線的元件免於灰塵或類似物污染，且因此，可提供不容易劣化半導體裝置。再者，於本發明的半導體裝置中，使用具有於其表面中支撐之基板作為覆蓋元件形成層側之基板於製造過程，且因此，可容易操作具有2μm至20μm的厚度之基板。因此，可容易製造薄且可彎曲的半導體裝置。
並且，此實施例模式的半導體裝置於記憶格中具有pn接面，且因此，可在包括製造時間的任何時間將資料寫於使用有機材料之儲存元件部。因此，此實施例模式所示的半導體裝置被應用於諸如無線晶片之高附加值半導體裝置，其導致成本降低。
此實施例模式顯示之記憶格中的pn接面可在如控制記憶格的邏輯電路的薄膜電晶體之相同時間而形成，以及可無需附加於薄膜電晶體的製造過程的特別步驟而形成。因此，可照原樣地使用於形成薄膜電晶體之習知資源及設施，且本發明在產業上是有效地。
(實施例模式3)
實施例模式3將參照附圖解說將本發明的半導體裝置應用於能夠無接觸地輸入及輸出資料之半導體裝置的實例。能夠無接觸地輸入及輸出資料之半導體裝置亦稱為RFID(射頻識別)標籤、ID標籤、IC標籤、IC晶片、RF標籤、無線標籤、電子標籤、或無線晶片。
圖12係顯示此實施例模式的半導體裝置200的結構實例之方塊圖。半導體裝置200具有無接觸地(無線)交換資料之天線210。半導體裝置200另包括共振電路212、電源電路213、重設電路214、時鐘產生電路215、資料解調電路216、資料調變電路217、用於控制另一電路之控制電路220、及記憶部位230，作為處理以天線接收的信號且供應傳輸用的信號至天線之信號處理電路。
共振電路212係具有相互並聯的電容器及線圈之電路，以及該電路以天線210接收信號且自天線210輸出接收自資料調變電路217的信號。電源電路213係用於基於所接收信號產生電源電位之電路。重設電路214係用於產生重設信號之電路。時鐘產生電路215係用於基於經由天線210輸入的接收信號來產生各種時鐘信號之電路。資料解調電路216係用於解調所接收信號且將所解調信號輸出至控制電路220之電路。資料調變電路217係用於調變收自控制電路220的信號之電路。
例如，記憶部位230可具有圖13A所示的結構實例。此實施例模式所示之記憶部位230在基板10上包括以下元件：具有矩陣配置的記憶格之記憶格陣列11、解碼器12、13、選擇器14、讀寫電路15及類似物。記憶格陣列11具有n列×m行的記憶格。藉由n條字線Wh(h＝1、2、…n)將解碼器13連接至記憶格陣列11，以及藉由m條位元線Bk(k＝1、2、…m)將選擇器14連接至記憶格陣列11。圖13A所示之記憶部位的結構僅為實例，且記憶部位在基板10上可另包括諸如感測放大器、輸出電路或緩衝器之另一電路。
圖13B顯示設於記憶格陣列11之記憶格MC的相等電路圖的實例。圖13B顯示3列×3行的記憶格MC。於此實施例模式中，每一記憶格MC包括儲存元件部MD及與儲存元件部MD串聯的二極體DI。儲存元件部MD連接至位元線Bk，且二極體DI連接至字線Wh。二極體DI可以是連接於相反方向，換言之，可藉由與圖13B所示的端子相反的端子而將二極體DI連接至儲存元件部MD。位元線B及字線W間的關係可以是相反的。注意到，記憶部位230的結構未限制於圖13A及13B所示之結構。
例如，設置碼擷取電路221、碼判別電路222、CRC判別電路223、及輸出單元電路224作為控制電路220。碼擷取電路221係用於擷取包括於傳輸至控制電路220的指令之數個碼的每一者之電路。碼判別電路222係藉由比較所擷取碼與相對參考碼來判別指令的內容之電路。CRC判別電路223係基於所判別碼來檢測是否有傳輸誤差或類似誤差之電路。
接著，解說半導體裝置200的操作的實例。在以天線210接收無線信號之後，經由共振電路212將無線信號傳輸至電源電路213，藉此產生高電源電位(以下稱為VDD)，VDD被供應至半導體裝置200中的電路。解調(以下稱為解調信號)經由共振電路212傳輸至資料解調電路216之信號。並且，將經由共振電路212及解調信號通過重設電路214及時鐘產生電路215之信號傳輸至控制電路220。藉由碼擷取電路221、碼判別電路222、CRC判別電路223及類似電路所分析傳輸至控制電路220之信號。依據所分析信號來輸出存於記憶部位230之半導體裝置的資訊。經由輸出單元電路224編碼半導體裝置的輸出資訊。經由資料調變電路217藉由天線210傳輸半導體裝置200的編碼資訊作為無線信號。於半導體裝置200的該數個電路中，低電源電位(以下稱為VSS)是共用的，且VSS可以是GND。
因此，可藉由將來自讀寫器的信號傳輸至半導體裝置200以及藉由讀寫器接收傳輸自半導體裝置200的信號來讀取。
半導體裝置200可藉由電磁波供應電源電壓至每一電路而無需安裝電源(電池)。替代地，半導體裝置200可具有安裝來供應電源電壓至每一電路之電源(電池)。
接著，參照圖14A及14B解說可無接觸地(或無線)輸入及輸出資料之半導體裝置的應用實例。包括顯示部321之可攜式終端的側面設有讀寫器320，且產品322的側面設有RFID標籤323(圖14A)。當讀寫器320被固定在含於產品322之RFID標籤323上時，產品322上之資訊(諸如原料、產地、每一生產過程的檢查結果、經銷商歷史或物品說明)被顯示在顯示部321上。再者，當輸送帶運送產品326時，可使用讀寫器324檢查產品326及設在產品326上之RFID標籤325(圖14B)。因此，由利用系統的此種RFID標籤，可容易獲得資訊，且可達到功能性改善及系統的附加值。
於此實施例模式所示之半導體裝置被使用於可無線輸入及輸出資料之半導體裝置，其導致更薄且可無線輸入及輸出資料之半導體裝置的容易製造。
(實施例模式4)
可使用本發明的半導體裝置於，例如，紙幣、硬幣、股票、證書、持有券、包裝容器、書、記錄媒體、私人物品、車輛、食品、衣服、保健品、日常用品、醫療、電子裝置、或類似物。現將參照圖15A至16D說明其實例。
圖15A顯示依據本發明之ID標籤的完成產品的狀態的實例。數個各具有IC晶片110的ID標籤20形成在貼紙板(分離紙)118上。ID標籤20被放置於盒119。再者，商品或服務上之資訊(例如，品名、品牌、商標、商標所有人、銷售者、製造者及類似資料)被寫在ID貼紙上，同時商品(或商品種類)專屬的ID碼被指定給結合的IC晶片使其可能容易辨別偽造、諸如專利及商標之智慧財產權的侵害、及諸如不公平競爭的非法性。再者，許多以致無法清楚寫在商品的容器或貼紙上之資訊，例如，產區、銷售區、品質、原料、功效、用途、數量、形狀、價格、生產方法、使用方法、生產時間、使用時間、失效日期、商標及類似資料的智慧財產上的資訊可被輸入於IC晶片，使得交易者及消費者可藉由使用簡單閱讀器而存取該資訊。雖然生產者亦可容易重寫或刪除該資訊，交易者或消費者未被允許來重寫或刪除該資訊。
圖15B顯示具有結合的IC晶片之IC標籤120。藉由安裝ID標籤在商品上，商品的管理變更容易。例如，於商品被偷之例子中，可由跟蹤商品的路徑而快速地找出。以此方式，由設置ID標籤，可經銷具有極佳所謂的跟蹤能力之商品。
圖15C顯示依據本發明之ID卡41的完成產品的狀態的實例。ID卡包括所有種類的卡，諸如現金卡、信用卡、預付卡、電子票、電子錢、電話卡、及會員卡。
圖15D顯示依據本發明之持有券122的完成產品的狀態的實例。持有券包括，然而不限於，郵票、車票、入場券、商品券、購書券、文具券、啤酒券、糧票、各種禮券、各種服務券。再者，本發明的半導體裝置可被設置於諸如支票、定存及債券之有價證券、諸如駕照及居民證的證明、或類似券，未限於持有券。
圖15E顯示結合IC晶片110之包裝膜127用於包裝商品。可例如藉由隨意地散佈IC晶片在下膜上且以上膜覆蓋它們來製造包裝膜127。包裝膜127被放置於盒129中，且可以切割器128切開並使用。包裝膜127的材料未特別限制。例如，可使用諸如薄膜樹脂、鋁箔及紙之材料。
圖16A及16B分別地顯示附貼有依據本發明之ID貼紙20的書123及塑膠瓶124。注意到，物品未受限這些，且ID貼紙可附貼於各種物品，諸如：諸如包裝盒裝午餐的紙之包裝用容器；諸如DVD軟體或錄影帶之記錄媒體；包括諸如自行車的有輪車輛之車輛及船艇；諸如手提帶及眼鏡之私人物品；諸如食品及飲料之食物；諸如衣服及皮鞋之衣著；諸如醫療裝置及保健設備之保健品；諸如傢俱及照明設備之家居用品；諸如醫藥及農業化學之醫療；諸如液晶顯示裝置、EL顯示裝置、電視機(電視接收器、薄電視接收器)及行動電話之電子裝置。使用於本發明之IC晶片是極薄，因此，當薄膜積體電路安裝在諸如書之物品上時，功能或設計不會受損。更者，於非接觸型薄膜積體電路裝置的例子中，可整合天線及晶片以使其更容易將非接觸型薄膜積體電路裝置直接轉移至具有彎曲表面之商品上。
圖16C顯示ID貼紙20直接附貼至諸如水果131之新鮮食物之狀態。再者，圖16D顯示以包裝膜包裝諸如蔬菜130之新鮮食物的實例。當ID貼紙附貼至商品時，ID貼紙很可能剝離層。然而，當以包裝膜包裝商品時，其係難以使包裝膜剝離層，其具有安全性的優點。
當RFID結合於紙鈔、硬幣、股票、證書、持有券、及類似物時，可防止它們的偽造。當RFID裝設於包裝用容器、書、記錄媒體、私人物品、食物、家居物品、電子裝置及類似物時，可更有效率地實施檢查系統、租賃系統、及類似系統。當RFID裝設於車輛、保健品、醫藥及類似物時，可防止它們的忘記及被偷，且可防止以錯誤方式取得藥品。RFID可被附貼至產品的表面或崁入產品中。例如，RFID可被崁入於輸的紙或包裝的有機樹脂中。
以此方式，當RFID裝設於包裝容器、記錄媒體、私人物品、食物、衣服、日常用品、電子裝置、及類似物時，可更有效地實施檢查系統、租賃系統、及類似系統。RFID亦防止車輛被偷。再者，當RFID植入諸如動物的生物時，可容易識別各種生物。例如，當RFID植入諸如馴養動物之生物時，可容易識其生年、性別、品種及類似資料。
如上述，可將本發明的半導體裝置使用於任何產品。因為本發明的半導體裝置是更薄且更可彎曲，使用者可自然地使用附貼有半導體裝置的產品。注意到，此實施例模式可與其它實施例模式及實施例自由結合。
LDD．．．輕掺雜汲極
Wh．．．字線
Bk．．．位元線
MC．．．記憶格
MD．．．儲存元件部
DI．．．二極體
B．．．位元線
W．．．字線
VDD．．．高電源電位
VSS．．．低電源電位
R31．．．抗蝕劑
R32．．．抗蝕劑
R33．．．抗蝕劑
R34．．．抗蝕劑
ICP．．．感應耦合電漿
R35．．．抗蝕劑
274e．．．區
275e．．．n－型低濃度雜質區
10．．．基板
11．．．記憶格陣列
12．．．解碼器
13．．．解碼器
14．．．選擇器
15．．．讀寫電路
20．．．ID貼紙
41．．．ID卡
110．．．IC晶片
118．．．貼紙板
119．．．盒
120．．．IC標籤
122．．．持有券
123．．．書
124．．．塑膠瓶
127．．．包裝膜
128．．．切割器
129．．．盒
130．．．蔬菜
131．．．水果
200．．．半導體裝置
201．．．積體電路部
202．．．記憶體部位
203．．．天線
204．．．區
205．．．區
206．．．區
210．．．天線
212．．．共振電路
213．．．電源電路
214．．．重設電路
215．．．時鐘產生電路
216．．．資料解調電路
217．．．資料調變電路
220．．．控制電路
221．．．碼擷取電路
222．．．碼判別電路
223．．．CRC判別電路
224．．．輸出單元電路
230．．．記憶部位
249．．．基極絕緣層
249a．．．第一層
249b．．．第二層
250．．．元件形成層
260．．．基板
261．．．剝離層
261a．．．第一層
261b．．．第二層
261c．．．第三層
271．．．晶狀矽膜
272．．．半導體層
273．．．半導體層
273a．．．p－型高濃度雜質區
273b．．．p－型高濃度雜質區
273c．．．區
274．．．半導體層
274a．．．n－型高濃度雜質區
274b．．．n－型高濃度雜質區
274c．．．區
274d．．．區
275．．．半導體層
275a．．．n－型高濃度雜質區
275b．．．n－型高濃度雜質區
275c．．．通道形成區
275d．．．n－型低濃度雜質區
276．．．半導體層
277．．．絕緣層
278．．．n－型雜質區
278n．．．n－型雜質區
278p．．．P－型雜質區
279．．．n－型雜質區
279a．．．n－型高濃度雜質區
279b．．．n－型高濃度雜質區
279c．．．n－型雜質區
281．．．導電層
283．．．第一導電層
284．．．第一導電層
285．．．第一導電層
286．．．第一導電層
288．．．N－型低濃度雜質區
289．．．N－型低濃度雜質區
290．．．n－型低濃度雜質區
291．．．n－型低濃度雜質區
293．．．絕緣層
294．．．絕緣層
295．．．絕緣層
296．．．絕緣層
298．．．罩絕緣層
299．．．第一層間絕緣層
300．．．第一層間絕緣層
301．．．第二導電層
302．．．第二導電層
303．．．第二導電層
304．．．第二導電層
305．．．第二導電層
306．．．第二導電層
307．．．第二導電層
308．．．第二導電層
309．．．第二導電層
310．．．第二導電層
311．．．第二導電層
312．．．第二導電層
313．．．第二導電層
314．．．第二導電層
315．．．第二導電層
320．．．讀寫器
321．．．顯示部
322．．．產品
323．．．RFID標籤
324．．．讀寫器
325．．．RFID標籤
326．．．產品
701．．．第一基板
702．．．分離層
703．．．絕緣層
704．．．非晶半導體層
705．．．閘極絕緣層
706．．．晶狀半導體層
707．．．晶狀半導體層
708．．．晶狀半導體層
709．．．晶狀半導體層
710．．．晶狀半導體層
711．．．雜質區
713．．．雜質區
714．．．雜質區
715．．．雜質區
716．．．導電層
717．．．導電層
718．．．導電層
719．．．導電層
720．．．導電層
721．．．導電層
722．．．導電層
723．．．導電層
724．．．導電層
725．．．導電層
726．．．第二雜質區
727．．．第一雜質區
728．．．第二雜質區
729．．．第一雜質區
730．．．第二雜質區
731．．．第一雜質區
732．．．第二雜質區
733．．．第一雜質區
734．．．絕緣層
735．．．絕緣層
736．．．絕緣層
737．．．絕緣層
738．．．絕緣層
739．．．絕緣層
740．．．絕緣層
741．．．絕緣層
742．．．絕緣層
743．．．絕緣層
744．．．N－通道薄膜電晶體
745．．．P－通道薄膜電晶體
746．．．N－通道薄膜電晶體
747．．．N－通道薄膜電晶體
748．．．N－通道薄膜電晶體
749．．．第一絕緣層
750．．．第二絕緣層
751．．．第三絕緣層
752．．．導電層
753．．．導電層
754．．．導電層
755．．．導電層
756．．．導電層
757．．．導電層
758．．．導電層
759．．．導電層
759．．．導電層
760．．．導電層
761．．．導電層
762．．．絕緣層
763．．．導電層
764．．．導電層
765．．．導電層
766．．．絕緣層
767．．．開口部
768．．．開口部
769．．．開口部
771．．．導電層
772．．．絕緣層
773．．．開口部
774．．．開口部
776．．．片構件
778．．．基板
779．．．厚度支撐
780．．．通道形成區
782．．．通道形成區
783．．．通道形成區
784．．．通道形成區
785．．．雜質區
786．．．導電層
787．．．含有機化合物層
789．．．儲存元件部
790．．．儲存元件部
791．．．元件形成層
792．．．區
於附圖中：圖1A及1B解說依據本發明的形態之製造半導體裝置的過程；圖2A至2C解說依據本發明的形態之製造半導體裝置的過程；圖3A及3B解說依據本發明的形態之製造半導體裝置的過程；圖4A及4B解說依據本發明的形態之製造半導體裝置的過程；圖5A及5B解說依據本發明的形態之製造半導體裝置的過程；圖6解說依據本發明的形態之製造半導體裝置的過程；圖7解說依據本發明的形態之製造半導體裝置的過程；圖8A至8E解說依據本發明的形態之製造半導體裝置的過程；圖9A至9D解說依據本發明的形態之製造半導體裝置的過程；圖10A至10D解說依據本發明的形態之製造半導體裝置的過程；圖11A至11C解說依據本發明的形態之製造半導體裝置的過程；圖12解說依據本發明的形態之半導體裝置；圖13A及13B解說依據本發明的形態之半導體裝置；圖14A及14B解說依據本發明的形態之半導體裝置的應用模式；圖15A至15E解說依據本發明的形態之半導體裝置的應用模式；以及圖16A至16D解說依據本發明的形態之半導體裝置的應用模式。
204、205、206．．．區
703．．．絕緣層
744、745、746、747、748．．．薄膜電晶體
749．．．第一絕緣層
750．．．第二絕緣層
752~761．．．導電層
762．．．絕緣層
763、764、765．．．導電層
766、772．．．絕緣層
778．．．第二基板
786．．．導電層
789．．．儲存元件部
790．．．儲存元件部
791．．．元件形成層

Claims (22)

  1. 一種半導體裝置，包含：元件形成層，其形成在基板上；儲存元件部，其形成在該元件形成層上；天線，其形成在該元件形成層上；及樹脂層，其形成在該元件形成層、該儲存元件部及該天線上，其中形成在該天線上的該樹脂層對該天線的厚度比值係至少0.2。
  2. 一種半導體裝置，包含：元件形成層，其形成在基板上；儲存元件部，其形成在該元件形成層上；天線，其形成在該元件形成層上；及保護膜，其形成在該元件形成層、該儲存元件部及該天線上，其中形成在該天線上的該保護膜對該天線的厚度比值係至少0.2。
  3. 一種半導體裝置，包含：元件形成層，其形成在基板上；儲存元件部，其形成在該元件形成層上；天線，其形成在該元件形成層上；及 樹脂層，其形成在該元件形成層、該儲存元件部及該天線上，其中該元件形成層包含讀寫電路及半導體層，該讀寫電路將資料寫入至該儲存元件部且自該儲存元件部讀取該資料，以及該半導體層包括相接合的n-型雜質區及p-型雜質區，其中該半導體層形成在如該讀寫電路的相同表面上，及其中形成在該天線上的樹脂層對該天線的厚度比值係至少0.2。
  4. 一種半導體裝置，包含：元件形成層，其形成在基板上；儲存元件部，其形成在該元件形成層上；天線，其形成在該元件形成層上；及保護膜，其形成在該元件形成層、該儲存元件部及該天線上，其中該元件形成層包含讀寫電路及半導體層，該讀寫電路將資料寫入至該儲存元件部且自該儲存元件部讀取該資料，以及該半導體層包括相接合的n-型雜質區及p-型雜質區，其中該半導體層形成在如該讀寫電路的相同表面上，及其中形成在該天線上的該保護膜對該天線的厚度比值係至少0.2。
  5. 如申請專利範圍第1項之半導體裝置，其中該樹脂層包含環氧樹脂。
  6. 如申請專利範圍第2項之半導體裝置，其中該保護膜包含環氧樹脂。
  7. 如申請專利範圍第3項之半導體裝置，其中該樹脂層包含環氧樹脂。
  8. 如申請專利範圍第4項之半導體裝置，其中該保護膜包含環氧樹脂。
  9. 如申請專利範圍第1項之半導體裝置，其中該基板具有2μm至20μm的厚度。
  10. 如申請專利範圍第2項之半導體裝置，其中該基板具有2μm至20μm的厚度。
  11. 如申請專利範圍第3項之半導體裝置，其中該基板具有2μm至20μm的厚度。
  12. 如申請專利範圍第4項之半導體裝置，其中該基板具有2μm至20μm的厚度。
  13. 如申請專利範圍第1項之半導體裝置，其中黏著層設於該基板及該元件形成層之間。
  14. 如申請專利範圍第2項之半導體裝置，其中黏著層設於該基板及該元件形成層之間。
  15. 如申請專利範圍第3項之半導體裝置，其中黏著層設於該基板及該元件形成層之間。
  16. 如申請專利範圍第4項之半導體裝置，其中黏著層設於該基板及該元件形成層之間。
  17. 一種半導體裝置的製造方法，包含以下步驟：形成剝離層在第一基板上；形成元件形成層在該剝離層上；形成儲存元件部及天線在該元件形成層上；形成樹脂層在該元件形成層、該儲存元件部及該天線上；形成第二基板在該樹脂層上；使用該第二基板使該第一基板與該元件形成層分開；使該元件形成層形成與具有支撐的第三基板接觸，該元件形成層與該第三基板間有黏著層；及移除該第二基板及該支撐。
  18. 一種半導體裝置的製造方法，包含以下步驟：形成剝離層在第一基板上；形成元件形成層在該剝離層上；形成儲存元件部及天線在該元件形成層上；形成保護膜在該元件形成層、該儲存元件部及該天線上；形成第二基板在該保護膜上；使用該第二基板使該第一基板與該元件形成層分開；使該元件形成層形成與具有支撐的第三基板接觸，該元件形成層與第三基板間有黏著層；及移除該第二基板及該支撐。
  19. 如申請專利範圍第17項之半導體裝置的製造方法，其中該第三基板具有2μm至20μm的厚度。
  20. 如申請專利範圍第18項之半導體裝置的製造方法，其中該第三基板具有2μm至20μm的厚度。
  21. 如申請專利範圍第17項之半導體裝置的製造方法，其中以環氧樹脂來形成該樹脂層。
  22. 如申請專利範圍第18項之半導體裝置的製造方法，其中以環氧樹脂來形成該保護膜。
TW096122935A 2006-06-26 2007-06-25 半導體裝置及半導體裝置的製造方法 TWI407508B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006175611A JP5204959B2 (ja) 2006-06-26 2006-06-26 半導体装置の作製方法

Publications (2)

Publication Number Publication Date
TW200814191A TW200814191A (en) 2008-03-16
TWI407508B true TWI407508B (zh) 2013-09-01

Family

ID=38872782

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096122935A TWI407508B (zh) 2006-06-26 2007-06-25 半導體裝置及半導體裝置的製造方法

Country Status (4)

Country Link
US (4) US7851886B2 (zh)
JP (1) JP5204959B2 (zh)
KR (2) KR101517525B1 (zh)
TW (1) TWI407508B (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6850080B2 (en) * 2001-03-19 2005-02-01 Semiconductor Energy Laboratory Co., Ltd. Inspection method and inspection apparatus
CN101111854B (zh) * 2005-02-14 2012-07-18 松下电器产业株式会社 天线内置半导体存储器模块
US20070183184A1 (en) * 2006-02-03 2007-08-09 Semiconductor Energy Laboratory Ltd. Apparatus and method for manufacturing semiconductor device
US8031127B2 (en) * 2006-04-03 2011-10-04 Panasonic Corporation Semiconductor memory module incorporating antenna
CN102156901B (zh) * 2006-06-26 2013-05-08 株式会社半导体能源研究所 包括半导体器件的纸及具有该纸的物品
JP5204959B2 (ja) 2006-06-26 2013-06-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101563138B1 (ko) * 2008-04-25 2015-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치 제조 방법
WO2010032602A1 (en) * 2008-09-18 2010-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8441007B2 (en) 2008-12-25 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
KR101481399B1 (ko) 2009-12-18 2015-01-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101823500B1 (ko) * 2011-07-11 2018-01-31 삼성전자주식회사 상변화 메모리 장치의 제조 방법
TWI453677B (zh) * 2011-12-01 2014-09-21 Mutual Pak Technology Co Ltd 射頻識別標籤與具有其之衣物
US8763912B1 (en) * 2013-03-29 2014-07-01 Identive Group, Inc. Dual interface module and dual interface card having a dual interface module
US20150138699A1 (en) 2013-11-15 2015-05-21 Semiconductor Energy Laboratory Co., Ltd. Electronic device
DE102013113283A1 (de) 2013-11-29 2015-06-03 Leonhard Kurz Stiftung & Co. Kg Mehrschichtkörper und Verfahren zu dessen Herstellung
US9184143B2 (en) * 2013-12-05 2015-11-10 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device with bump adjustment and manufacturing method thereof
JP6065848B2 (ja) * 2014-01-07 2017-01-25 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
US10586954B2 (en) 2014-05-23 2020-03-10 Semiconductor Energy Laboratory Co., Ltd. Electronic device including secondary battery
JP6419132B2 (ja) * 2016-11-22 2018-11-07 東洋アルミエコープロダクツ株式会社 パルプモールド構造体の製造方法及びパルプモールド構造体
US11522234B2 (en) 2017-09-06 2022-12-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, battery unit, and battery module
CN110082976B (zh) * 2019-05-14 2022-08-02 上海天马微电子有限公司 显示模组和显示装置
WO2021171986A1 (ja) * 2020-02-26 2021-09-02 昭和電工株式会社 ドライエッチング方法、半導体素子の製造方法、及びクリーニング方法
KR102308784B1 (ko) * 2020-02-28 2021-10-01 한양대학교 산학협력단 텔루륨 산화물 및 이를 채널층으로 구비하는 박막트랜지스터
US11267629B2 (en) 2020-07-02 2022-03-08 Universal Trim Supply Co., Ltd. Storage bag with easy flipping feature

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050141256A1 (en) * 2003-12-26 2005-06-30 Semiconductor Energy Laboratory Co., Ltd. Paper money, coin, valuable instrument, certificates, tag, label, card, packing containers, documents, respectively installed with integrated circuit
US20050168339A1 (en) * 2004-02-04 2005-08-04 Semiconductor Energy Laboratory Co., Ltd. ID label, ID tag, and ID card
US20050287846A1 (en) * 2004-06-29 2005-12-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film integrated circuit, and element substrate
US20060011288A1 (en) * 2004-07-16 2006-01-19 Semiconductor Energy Laminating system, IC sheet, roll of IC sheet, and method for manufacturing IC chip
US20060121694A1 (en) * 2004-12-03 2006-06-08 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US20060134918A1 (en) * 2004-12-17 2006-06-22 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of substrate having conductive layer and manufacturing method of semiconductor device

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5599046A (en) 1994-06-22 1997-02-04 Scientific Games Inc. Lottery ticket structure with circuit elements
DE69739376D1 (de) * 1996-08-27 2009-06-04 Seiko Epson Corp Ablösungsverfahren und Verfahren zum Übertragen eines Dünnfilm-Bauelements
US20050280155A1 (en) * 2004-06-21 2005-12-22 Sang-Yun Lee Semiconductor bonding and layer transfer method
NL1008929C2 (nl) 1998-04-20 1999-10-21 Vhp Ugchelen Bv Uit papier vervaardigd substraat voorzien van een geïntegreerde schakeling.
AU758692B2 (en) 1998-07-27 2003-03-27 Joergen Brosow Security paper, method and device for checking the authenticity of documents recorded thereon
JP4350253B2 (ja) 2000-02-18 2009-10-21 株式会社日立製作所 電子回路チップ内蔵物の製造方法
JP3625196B2 (ja) * 2000-12-28 2005-03-02 セイコーエプソン株式会社 Ｒｆｉｄタグの形成方法、ｒｆｉｄタグの形成装置、スピーカの形成方法、およびスピーカの形成装置
JP2002298118A (ja) 2001-04-02 2002-10-11 Dainippon Printing Co Ltd 非接触方式のタグ部材が漉き込まれてなる用紙
JP3925101B2 (ja) 2001-04-19 2007-06-06 特種製紙株式会社 偽造防止用シート状物の製造方法
JP4244120B2 (ja) * 2001-06-20 2009-03-25 株式会社半導体エネルギー研究所 発光装置及びその作製方法
US7211828B2 (en) 2001-06-20 2007-05-01 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electronic apparatus
TW548860B (en) 2001-06-20 2003-08-21 Semiconductor Energy Lab Light emitting device and method of manufacturing the same
US7973313B2 (en) 2003-02-24 2011-07-05 Semiconductor Energy Laboratory Co., Ltd. Thin film integrated circuit device, IC label, container comprising the thin film integrated circuit, manufacturing method of the thin film integrated circuit device, manufacturing method of the container, and management method of product having the container
JP4823705B2 (ja) * 2003-02-24 2011-11-24 株式会社半導体エネルギー研究所 薄膜集積回路の作製方法及びｉｃラベルの作製方法
US8999736B2 (en) * 2003-07-04 2015-04-07 Epistar Corporation Optoelectronic system
US7566001B2 (en) * 2003-08-29 2009-07-28 Semiconductor Energy Laboratory Co., Ltd. IC card
US7508305B2 (en) 2003-12-26 2009-03-24 Semiconductor Energy Laboratory Co., Ltd. Packing material, tag, certificate, paper money, and securities
JP2005259984A (ja) * 2004-03-11 2005-09-22 Seiko Epson Corp 転写方法、半導体装置の製造方法及び電子機器
US7630233B2 (en) 2004-04-02 2009-12-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method of the same
JP4865248B2 (ja) * 2004-04-02 2012-02-01 株式会社半導体エネルギー研究所 半導体装置
DE102004018081A1 (de) 2004-04-08 2005-10-27 Giesecke & Devrient Gmbh Sicherheitspapier
KR100970194B1 (ko) * 2004-06-02 2010-07-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 제조방법
US20080062451A1 (en) 2004-06-14 2008-03-13 Semiconductor Energy Copy Machine with Copy Control Function, Scanner and Facsimile, and Piece of Paper and Film each Installed with Semiconductor Device
JP4912627B2 (ja) * 2004-06-24 2012-04-11 株式会社半導体エネルギー研究所 薄膜集積回路の作製方法
CN100517728C (zh) 2004-06-24 2009-07-22 株式会社半导体能源研究所 制造薄膜集成电路的方法
JP5041681B2 (ja) 2004-06-29 2012-10-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4749062B2 (ja) 2004-07-16 2011-08-17 株式会社半導体エネルギー研究所 薄膜集積回路を封止する装置及びｉｃチップの作製方法
US7259106B2 (en) * 2004-09-10 2007-08-21 Versatilis Llc Method of making a microelectronic and/or optoelectronic circuitry sheet
JP4801337B2 (ja) 2004-09-21 2011-10-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5072210B2 (ja) 2004-10-05 2012-11-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2006043687A1 (en) 2004-10-22 2006-04-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2006148088A (ja) * 2004-10-22 2006-06-08 Semiconductor Energy Lab Co Ltd 半導体装置
JP2006165535A (ja) * 2004-11-11 2006-06-22 Semiconductor Energy Lab Co Ltd 半導体装置
KR101150994B1 (ko) 2004-11-11 2012-06-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
CN100565900C (zh) * 2004-12-03 2009-12-02 株式会社半导体能源研究所 半导体器件
KR100574521B1 (ko) * 2004-12-14 2006-04-27 삼성전자주식회사 화상형성장치
FR2881252A1 (fr) 2005-01-24 2006-07-28 Ask Sa Dispositif d'idenfication radiofrequence resistant aux milieux et son procede de fabrication
US7466233B2 (en) 2005-05-04 2008-12-16 Adalis Corporation Substrates including tape and radio frequency identification devices, and methods and apparatus for making the same
US7566971B2 (en) * 2005-05-27 2009-07-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7297613B1 (en) * 2005-06-09 2007-11-20 The United States Of America As Represented By The National Security Agency Method of fabricating and integrating high quality decoupling capacitors
US7166520B1 (en) * 2005-08-08 2007-01-23 Silicon Genesis Corporation Thin handle substrate method and structure for fabricating devices using one or more films provided by a layer transfer process
US20070083381A1 (en) 2005-10-12 2007-04-12 David Farrell Method and system for creating receipt on paper with embedded RFID tags therein
CN102156901B (zh) 2006-06-26 2013-05-08 株式会社半导体能源研究所 包括半导体器件的纸及具有该纸的物品
JP5204959B2 (ja) 2006-06-26 2013-06-05 株式会社半導体エネルギー研究所 半導体装置の作製方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050141256A1 (en) * 2003-12-26 2005-06-30 Semiconductor Energy Laboratory Co., Ltd. Paper money, coin, valuable instrument, certificates, tag, label, card, packing containers, documents, respectively installed with integrated circuit
US20050168339A1 (en) * 2004-02-04 2005-08-04 Semiconductor Energy Laboratory Co., Ltd. ID label, ID tag, and ID card
US20050287846A1 (en) * 2004-06-29 2005-12-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film integrated circuit, and element substrate
US20060011288A1 (en) * 2004-07-16 2006-01-19 Semiconductor Energy Laminating system, IC sheet, roll of IC sheet, and method for manufacturing IC chip
US20060121694A1 (en) * 2004-12-03 2006-06-08 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US20060134918A1 (en) * 2004-12-17 2006-06-22 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of substrate having conductive layer and manufacturing method of semiconductor device

Also Published As

Publication number Publication date
TW200814191A (en) 2008-03-16
KR20070122395A (ko) 2007-12-31
US20110039373A1 (en) 2011-02-17
US20130228885A1 (en) 2013-09-05
KR101517525B1 (ko) 2015-05-04
KR20130083880A (ko) 2013-07-23
KR101517943B1 (ko) 2015-05-06
US7851886B2 (en) 2010-12-14
US20070296037A1 (en) 2007-12-27
US8648439B2 (en) 2014-02-11
JP2008004893A (ja) 2008-01-10
JP5204959B2 (ja) 2013-06-05
US8039353B2 (en) 2011-10-18
US8432018B2 (en) 2013-04-30
US20120080810A1 (en) 2012-04-05

Similar Documents

Publication Publication Date Title
TWI407508B (zh) 半導體裝置及半導體裝置的製造方法
US7928510B2 (en) Manufacturing method of semiconductor device
JP5063066B2 (ja) 半導体装置の作製方法
US8361845B2 (en) Method for manufacturing semiconductor device
JP5475947B2 (ja) 紙及び半導体装置
CN102163546B (zh) 半导体器件及其制造方法
CN102142443B (zh) 半导体装置以及其制造方法
US7712676B2 (en) Device, and method for manufacturing the same
KR101216125B1 (ko) 반도체장치
JP5297584B2 (ja) 半導体装置、半導体装置を用いた温度センサー及び半導体装置の作製方法
JP5127178B2 (ja) 半導体装置の作製方法
JP2007043121A (ja) 半導体装置の作製方法
JP4974621B2 (ja) 半導体装置及びその作製方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees