CN102142443B - 半导体装置以及其制造方法 - Google Patents

半导体装置以及其制造方法 Download PDF

Info

Publication number
CN102142443B
CN102142443B CN2010106209648A CN201010620964A CN102142443B CN 102142443 B CN102142443 B CN 102142443B CN 2010106209648 A CN2010106209648 A CN 2010106209648A CN 201010620964 A CN201010620964 A CN 201010620964A CN 102142443 B CN102142443 B CN 102142443B
Authority
CN
China
Prior art keywords
electrode
opening
layer
memory element
insulating barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2010106209648A
Other languages
English (en)
Other versions
CN102142443A (zh
Inventor
高野圭惠
加藤清
桑原秀明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN102142443A publication Critical patent/CN102142443A/zh
Application granted granted Critical
Publication of CN102142443B publication Critical patent/CN102142443B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5664—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using organic memory material storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0014—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/701—Organic molecular electronic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate

Abstract

半导体装置以及其制造方法，提供处理技术较简单且可以以少元件存储多值数据的新的存储器。通过使在第一存储元件中的第一电极的形状的一部分与在第二存储元件中的第一电极的形状不同，使第一电极与第二电极之间的电阻变化的电压值不同，来在一个存储单元中进行存储超过一位的多值信息。通过部分地加工第一电极，可以增加每单位面积的存储容量。

Description

半导体装置以及其制造方法
技术区域
本发明涉及一种存储多值数据的半导体装置，本发明还涉及具有由存储元件和薄膜晶体管(以下称为TFT)构成的电路的半导体装置以及其制造方法。
注意，在本说明书中的半导体装置指的是利用半导体特性来发挥功能的一般装置，亦即电光装置、半导体电路以及电子设备都是半导体装置。
背景技术
一般来讲，记忆装置(也称作存储装置)具备存储数据的存储部分和外围电路(驱动器、解码器、读出放大器)，该外围电路进行向存储部分写入数据以及从存储部分读出数据。在现有的记忆装置中，存储一位所需要的面积大于一个开关元件(典型的场效应晶体管)的尺寸。因而，当实现大容量的记忆装置时，存储一位所需要的面积依赖制造晶体管的加工技术，妨碍实现大容量的记忆装置。
近年，随着应用程序软件的复杂化等，对于存储器的大容量化的要求和更高集成化的要求也越来越高。
在专利文件1中公开由在电极之间设有有机材料的阻抗相变膜构成的存储器的单元结构。该存储器具有在一个存储单元中改变有机材料的膜厚或改变电极接触面积的结构，且通过根据磁滞特性的复数个阻抗状态变迁点设定写入电压，可以使在一个存储单元中可记忆保持的数据多值化。
[专利文件1]特开2001-189431号公报
发明内容
本发明提供以较简单的加工技术且较少的元件数即可记忆多值信息的新存储器。
此外，本发明的课题是提供每位的集成度高，即每位的成本低的记忆装置。此外，本发明的课题也是提供减少每位的电路元件数和布线数，以便提供低耗电力的记忆装置。
鉴于上述课题，本发明提供当形成在一对电极之间配置材料层的存储元件时，将以不同的电压破坏(或变化)的复数个区域形成在一个存储单元中，来进行存储单元的多值化并以此为特征的存储装置及其工作方法。
注意，存储元件的材料层的破坏指的是配置在该破坏了的存储元件的材料层的上侧以及下侧的导电层(电极)相互短路。例如作为存储元件的材料层的破坏，有绝缘破坏。此外，也有如下情况：通过以玻璃转位温度以上的温度加热，因软化或者融化而使存储元件的材料层的状态变化，结果配置在存储元件的材料层的上下的导电层相互短路。
注意，存储元件的材料层的变化指的是，存储元件的材料层的电特性由于施加电压而变化的情况。例如，可以举出由于施加电压，存储元件的材料层的电特性可逆变化的相变型存储元件。
在本发明中，通过将台阶设置在底部电极来形成角(端)部，可以降低电压值；由于该电压值产生因在角部的电场集中或在角部附近的有机层的薄膜化等而导致的存储单元的特性变化。此外，通过将底部电极的台阶的高度和底部电极的截面形状变化，可以在设置有台阶的区域和截面形状不同的区域等的每个区域中使存储单元的特性变化的电压值变化。
利用这些特性，在一个存储单元中可以形成存储单元的特性变化且具有不同的电压值的复数个区域。换言之，一个存储单元可以进行超过一位的多值化(存储多值信息)。
例如，采用如下结构：将存储元件的材料层分为第一区域、第二区域和第三区域，且在接触于存储元件的材料层的第一区域的电极中提供第一台阶、在接触于第二区域的电极中提供第二台阶、在接触于第三区域的电极中不提供台阶的结构，即，在第一区域包含第一存储元件、第二区域包含第二存储元件、第三区域包含第三存储元件的结构。第一台阶大于第二台阶。台阶越大，越低的电压值破坏形成在其台阶上的存储元件的材料层。在每个区域中的存储元件的材料层的破坏电压值按照从低到高的顺序为，第一区域、第二区域、第三区域。
此外，本发明不限于其电极设有台阶的存储器结构，只要可以形成存储单元的特性变化且具有不同的电压值的复数个区域，就可以采用任何结构。例如，当在电极中配置台阶时，除了利用台阶的高度的方法之外，还有利用台阶的锥角差的方法。用锥角大的台阶时可以降低破坏电压，而用锥角小的台阶时可以提高破坏电压。通过将电极侧面的锥角不同的台阶形成在存储单元中，可以进行存储单元的多值化。此外，可以利用具有大约垂直的侧面的台阶与锥角小的台阶之间的差距。注意，在本说明书中所说的锥形形状指的是与水平面处于大于等于5°至小于85°的角度。此外，具有大约垂直的侧面的台阶指的是台阶的侧面与水平面处于大于等于85°至小于等于95°的情况。
此外，也可以将在电极中提供台阶的结构和锥角不同的结构组合而形成具有不同的使存储单元的特性变化的电压值的复数个区域。
此外，在本发明中的存储单元指的是，包括复数个存储元件和布线(或者TFT)等的一个单位。复数个存储单元被规则地配置而构成半导体装置的存储部分。
在本说明书中公开的发明的结构1是一种半导体装置，其特征为包括：一个存储单元具有第一存储元件和第二存储元件，其中，第一存储元件以及第二存储元件具有共同的第一电极、共同的第二电极、以及在第一电极和第二电极之间的共同材料层，并且，使至少在第一存储元件中的第一电极的形状的一部分与在第二存储元件中的第一电极的形状不同。通过使在第一存储元件中的第一电极的形状的一部分与在第二存储元件中的第一电极的形状不同，使第一电极与第二电极之间的电阻变化的电压值不同，且在一个存储单元中进行存储超过一位的多值信息。通过部分地加工第一电极，可以增加每单位面积的存储容量。
因为在一个存储单元中改变有机材料的膜厚的现有结构不容易高精确度地调整有几材料的膜厚，所以在复数个存储单元中不容易减少写入电压的不均匀。另一方面，本发明与现有结构相比，只要部分地加工第一电极即可，因此蚀刻精确度越高，可以在越多的复数个存储单元中减少写入电压的不均匀。
此外，当采用在一个存储单元中改变电极接触面积的现有结构时，其面积大幅度增大，不容易增加每单位面积的存储容量。另一方面，本发明与现有结构相比能够抑制面积的增大，因此可以增加每单位面积的存储容量。
本发明可以通过将第一电极与字线电连接且将第二电极与位线电连接而构成无源矩阵型的存储部分。此外，可以通过将开关元件连接到第一电极而构成有源矩阵型存储部分，其他发明的结构2是一种半导体装置，其特征为包括：具有在绝缘表面上的第一电极、在该第一电极上的材料层、在该材料层上具有第二电极的第一存储元件；以及位于与上述第一存储元件邻接的第二存储元件，其中上述第一存储元件与上述第二存储元件具有不同的电阻变化的电压值，并且，上述第一存储元件的第二电极与上述第二存储元件通用，并且，上述第一存储元件与上述第二存储元件电连接到相同的薄膜晶体管。如此，通过复数个存储元件电连接到相同的薄膜晶体管，与具备无源矩阵型的存储部分的半导体装置相比，可以使驱动电路缩小且实现半导体装置的小型化。
此外，可以在一个存储单元中，在复数个存储元件之间设置隔壁，其他发明的构成3是一种半导体装置，其特征为包括：具有在绝缘表面上的第一电极；在该第一电极上的隔壁；在该隔壁以及上述第一电极上的材料层；在该材料层上的第二电极，其中，在上述第一电极上由隔壁包围的第一区域与在上述第一电极的端部上由隔壁包围的第二区域之间设置隔壁，并且，在上述第一区域中至少重叠上述第一电极、上述材料层以及上述第二电极，并且，在上述第二区域中至少重叠上述材料层以及第二电极。通过设置这样的隔壁，即使存储单元间隔狭小，也可以防止与邻接的存储单元之间发生短路等的不良，并且可以实现高集成化，也可以增加每单位面积的存储容量。
此外，为了简单地部分加工第一电极，第一电极可以是两个或更多的叠层，其他的发明的构成4是一种半导体装置，其特征为包括：在绝缘表面上的第一电极；在该第一电极上的隔壁；在该隔壁以及上述第一电极上的材料层；以及在该材料层上的第二电极，其中，上述第一电极具有两个或更多的叠层结构；上述第一电极上具有由隔壁包围的第一区域；上述第一电极的最下层的端部与材料层重叠的第二区域；以及上述第一电极的叠层中的最上层的端部与材料层重叠的第三区域，并且，在上述第一区域、上述第二区域、上述第三区域之间分别设置有上述隔壁，并且，在上述第一区域中，至少重叠上述第一电极、上述材料层、以及上述第二电极，在上述第二区域中，至少重叠上述材料层以及第二电极，并且，上述第一电极的最下层的端部与上述最上层的端部的位置不同。如此，通过使第一电极作为两个或更多的叠层，即使第一电极的表面形状为复杂，通过调整蚀刻条件以及叠层材料，可以高精确度地获得第一电极的表面形状，并且可以在复数个存储单元中减少写入电压的不均匀。
此外，在上述结构3和4中，也可以进一步在上述绝缘表面上具有薄膜晶体管，并且上述第一电极与上述薄膜晶体管电连接而构成有源矩阵型的存储部分。此外，可以采用如下半导体装置，即在上述结构3或4中，还包括在上述绝缘表面上的薄膜晶体管和天线，其中，上述第一电极与上述薄膜晶体管电连接，并且，包括上述薄膜晶体管的电路与上述天线电连接而可以用无线信号通信。作为与天线电连接的电路可以举出例如写入电路、读取电路、读出放大器、输出电路、缓冲器等。
此外，作为特征在上述每个结构中，上述第一电极具有膜厚不同的部分，并且具有至少一个台阶的形状。或者，上述第一电极具有膜厚不同的部分并且具有不同锥角的至少两个侧面。
此外，作为特征在上述每个结构中，在上述第一电极上的复数个区域中构成一个存储单元，并且一个存储单元可以存储复数位。
此外，作为特征在上述每个结构中，上述材料层包含有机化合物。由于通过将有机化合物包含在上述材料层中，当别人为了伪造拆开存储单元时，由于有机材料接触空气容易变质，而不容易特定使用了的材料，从而可以难于伪造。
此外，作为本发明的存储元件的材料层，可以使用低分子系材料、高分子系材料、单重态材料、三重态材料等。例如，作为存储元件的材料层，可以使用如下具有高空穴传输性的有机化合物：芳香胺基(即，具有苯环-氮键的)化合物，如4，4’-双[N-(1-萘基)-N-苯基-氨基]联苯(缩写：α-NPD)、4，4’-双[N-(3-甲基苯基)-N-苯基-氨基]联苯(缩写：TPD)、4，4’，4”-三[N，N-二苯基-氨基]-三苯胺(缩写：TDATA)、4，4’，4”-三[N-(3-甲基苯基)-N-苯基-氨基]-三苯胺(缩写：MTDATA)或者4，4’-双(N-(4-(N，N-二-间-甲苯基氨基)苯基)-N-苯基氨基)联苯(缩写：DNTPD)，或者诸如酞菁(缩写：H2Pc)、铜酞菁(缩写：CuPc)或者氧钒酞菁(缩写：VOPc)之类的酞菁基化合物。此外，作为存储元件的材料层的其他材料，可以使用具有高电子传输性的有机化合物材料，可采用由具有喹啉主链或苯并喹啉主链等的金属络合物构成的材料，如三(8-喹啉醇合)铝(缩写：Alq3)、三(4-甲基-8-喹啉醇合)铝(缩写：Almq3)、双(10-羟基苯[h]-喹啉)铍(缩写：BeBq2)，或双(2-甲基-8-喹啉醇合)-4-苯基苯酚盐-铝(缩写：BAlq)，也可以采用具有唑基或噻唑基配体的金属络合物，如双[2-(2-羟基苯基)苯并恶唑]锌(缩写：Zn(BOX)2)或双[2-(2-羟基苯基)苯并噻唑]锌(缩写：Zn(BTZ)2)。此外，除了金属络合物之外，可以采用2-(4-联苯基)-5-(4-特-丁基苯基)-1，3，4-恶二唑(缩写：PBD)、1，3-双[5-(p-特-丁基苯基)-1，3，4-恶二唑-2-某基]苯(缩写：OXD-7)、3-(4-特-丁基苯基)-4-苯基-5-(4-联苯基)-1，2，4-三唑(缩写：TAZ)、3-(4-特-丁基苯基)-4-(4-乙基苯基)-5-(4-联苯基)-1，2，4-三唑(缩写：p-EtTAZ)、浴铜灵(bathocuproin)(缩写：BCP)等的化合物等。此外，除了仅由有机化合物材料构成的材料以外，还可以将一部分包含无机化合物的材料用于材料层。
此外，为了防止信息的伪造和不正使用，当存储元件的材料层采用不可逆相变的有机材料或无机材料时，只能一次写入到存储器。
此外，为了重复使用，当存储元件的材料层采用可逆相变的有机材料(如红菲绕啉，缩写：BPhen)，或者无机材料(碲(Te)、氧化碲(TeOx)、锑(Sb)、硒(Se)、铋(Bi)等)时，可以复数次将数据改写到存储元件。此外，通过使用读取/写入器也可以进行向使用有机材料的存储元件的读取/写入。
通过本发明，可以实现存储元件的多值化。即，在配置了复数个存储元件的存储部分中可以增加每单位面积的存储容量。
通过进行存储元件的多值化，可以实现高集成化，从而可以实现存储元件的面积缩小。
此外，本发明的存储元件通过与用于控制该元件的电路通用一部分步骤，可以形成在同一衬底上，因此可以以低成本制造具有存储元件的半导体装置。
再者，本发明的存储元件可以使用剥离方法或转印法设置在树脂衬底上，因此可以使具有存储元件的半导体装置厚度薄、重量轻、并且耐冲性高。
此外，通过将本发明的存储元件和天线形成在同一树脂衬底上，可以减少步骤，并且可以完成高耐冲性的半导体装置。
附图说明
图1A至1D是示出本发明的半导体装置的制造步骤的图；
图2A和2B是示出本发明的半导体装置的制造步骤的图；
图3是示出本发明的半导体装置的制造步骤的图；
图4A和4B是示出本发明的半导体装置的制造步骤的图；
图5A和5B是示出实施方式2的半导体装置的制造步骤的图；
图6A和6B是示出实施方式2的半导体装置的制造步骤的图；
图7是示出实施方式2的半导体装置的制造步骤的图；
图8A和8B是示出实施方式2的半导体装置的制造步骤的图；
图9A和9B是示出实施方式3的半导体装置的制造步骤的图；
图10是示出实施方式3的半导体装置的制造步骤的图；
图11A和11B是示出实施方式4的半导体装置的制造步骤的图；
图12A和12B是示出实施方式4的半导体装置的制造步骤的图；
图13A至13C是示出实施方式2的半导体装置的截面图以及俯视图；
图14A至14C是示出实施方式5的半导体装置的制造步骤的图；
图15A和15B是示出实施方式5的半导体装置的制造步骤的图；
图16A和16B是说明本发明的半导体装置的结构例子以及具有该半导体装置的电子设备的图；
图17A和17B是说明具有本发明的半导体装置的电子设备的图；
图18A至18F是说明涉及本发明的半导体装置的使用方式的图。
具体实施方式
下面，基于附图说明本发明的实施方式。但是，本发明可以通过多种不同的方式来实施，本发明不局限于以下说明，所属领域的普通人员可以很容易地理解一个事实就是其方式和详细内容可以被变换为各种各样的形式，而不脱离本发明的宗旨及范围。因此，本发明不应该被解释为仅限定在实施方式所记载的内容中。注意，在用于说明实施方式的所有的图面中，同一部分或者具有同样的功能的部分使用相同的符号，并省略其重复的说明。
实施方式1
在本实施方式中，涉及在作为绝缘衬底的玻璃衬底上制造具有存储元件的半导体装置的方法进行说明。涉及在电极台阶上形成存储元件的材料层的方法进行说明。注意，示出在同一衬底上形成存储元件和用于控制该存储元件的电路(控制电路)的方式。
首先，如图1A中所示，在玻璃衬底401上形成分离层402。绝缘衬底除了玻璃以外还可以使用石英等。在衬底上完全或有选择地形成包含金属的膜或包含硅的膜作为分离层402。通过至少有选择地形成分离层402，可在后来剥离掉玻璃衬底401。由选自W、Ti、Ta、Mo、Nd、Ni、Co、Zr、Zn、Ru、Rh、Pd、Os或Ir的元素或以所述元素作为主要成分的合金材料或化合物材料构成的单层或叠层可以用作所述金属。可将上述元素的氧化物或氮化物作为该化合物材料。另外，包含硅的膜状态可以为结晶状态、非晶状态、或微晶状态的任一种。可根据此状态控制去除分离层402的速度。
接着，形成绝缘层403，以覆盖分离层402。绝缘层403由氧化硅、氮化硅等形成。接着，在绝缘层403上形成半导体层，且通过激光结晶化、使用金属催化剂等的热结晶化等而执行结晶化，然后构图成所希望的形状，以形成岛状半导体层。可使用连续振荡型激光器或脉冲振荡型激光器进行激光结晶化。可将下述的一种或多种作为激光器：Ar激光器、Kr激光器、准分子激光器、YAG激光器、Y2O3激光器、YVO4激光器、YLF激光器、YAlO3激光器、玻璃激光器、红宝石激光器、变石激光器、Ti：蓝宝石激光器、铜蒸气激光器、和金蒸气激光器。例如，可使用脉冲振荡型受激准分子激光。将半导体层形成为具有0.2μm或更小的厚度，典型地其厚度为40nm到170nm，优选为50nm到150nm。注意，半导体层除了结晶半导体以外，可以使用非晶半导体、微晶半导体、微晶体半导体、有机半导体等。另外，半导体层使用包含硅的材料即可，例如可以使用硅和锗的混合材料而形成。
接着，形成栅绝缘层405，以覆盖半导体层404。栅绝缘层405通过使用氧化硅、氮化硅等形成。通过CVD法、热氧化法等可以形成所述栅绝缘层405。此外，也可以在通过CVD法连续形成半导体层404和栅绝缘层405后，同时构图每个层。在此情况下，可以抑制在每个层的界面发生杂质污染。
接着，形成栅电极层406。通过使用选自钽(Ta)、钨(W)、钛(Ti)、钼(Mo)、铝(Al)、或铜(Cu)的元素或以所述元素作为主要成分的合金材料或化合物材料，并且将其构图成所希望的形状，来形成栅电极层406。当通过光刻法进行构图时，通过使用等离子体等蚀刻抗蚀剂掩模，而使用其宽度变小的抗蚀剂掩模，可以使栅电极的宽度变小。因此，可以提高晶体管的性能。此外，栅电极层406可以具有单层结构或叠层结构。图1A示出栅电极层406具有叠层结构的情况。
接着，将赋予导电性的杂质元素添加到半导体层，以形成杂质区407。通过光刻法形成抗蚀剂掩模，添加磷、砷、或硼等杂质元素而形成杂质区407。利用杂质元素，可以确定N沟道型或P沟道型的极性。
接着，如图1B中所示，形成包含硅的绝缘物，例如用氮化硅等形成绝缘层，并且对该绝缘层进行垂直方向的各向异性刻蚀，以形成与栅电极的侧面接触的绝缘层(也称为侧壁)409。当形成侧壁时，可能蚀刻栅绝缘层405。
接着，进一步将杂质添加到半导体层，以在绝缘层(侧壁)409的正下方形成第一杂质区410和具有比第一杂质区410的杂质浓度高的第二杂质区411。将具有所述杂质区的结构称为LDD(Lightly DopedDrain：轻掺杂漏极)结构。如果第一杂质区410与栅电极层406重叠，则将该结构称为GOLD(Gate-drain Overlapped LDD：栅极-漏极重叠的LDD)结构。
接着，如图1C中所示，形成绝缘层，以覆盖半导体层和栅电极层406。绝缘层使用具有绝缘性的无机材料、有机材料形成。作为具有绝缘性的无机材料，可以使用氧化硅、氮化硅等。此外，作为具有绝缘性的有机材料，可以使用如聚酰亚胺、丙烯酸、聚酰亚胺、聚酰亚胺酰胺(polyimide amide)、抗蚀剂、或苯并环丁烯、硅氧烷、聚硅氮烷。硅氧烷是具有硅(Si)和氧(O)的键的树脂，具有由硅(Si)和氧(O)的键形成的构架。硅氧烷所具有的取代基可以使用至少包含氢的取代基(如烷基基团或芳香族烃)。此外，也可以将氟代基团用作取代基。进一步，作为取代基可以使用至少包含氢的有机基团和氟代基团。聚硅氨烷通过将具有硅(Si)和氮(N)的键的聚合材料作为原始材料而形成。
图1C示出以层叠结构形成绝缘层的方式，其中从底部一侧顺次形成第一绝缘层414a、第二绝缘层414b、和第三绝缘层414c的模式。第一绝缘层414a优选通过等离子体CVD法制造，以便包含许多氢。因为通过氢可以减少半导体层的悬空键。
此外，第二绝缘层414b优选使用有机材料形成。因为可以提高平坦性。第三绝缘层414c优选使用无机材料形成。因为防止从由有机材料形成的第二绝缘层414b排出水分等，或防止通过第二绝缘层414b的水分入侵。
接着，如图1D中所示，在绝缘层中形成接触孔，以露出第二杂质区411，并且导电层415形成为填充该接触孔。导电层415具有由铝(Al)、钛(Ti)、钼(Mo)、钨(W)的元素形成的膜或包含上述元素的合金膜，或者上述元素和硅的合金膜等。另外，导电层415可以以单层结构或叠层结构形成。此后，将导电层415构图为所希望的形状，从而同时形成源电极、漏电极、和其它电极。
为了降低源电极以及漏电极与第二杂质区411之间的接触电阻，可以在杂质区上形成硅化物。例如，在第二杂质区411上形成包含金属元素(典型为Ni)的膜后，通过使用退火炉的热退火法、激光退火法、或快速热退火法(RTA法)加热该膜。结果，包含上述金属元素和硅的硅化物形成在第二杂质区上，从而可以实现导通电流的提高和迁移率的提高。
这样，在控制电路部分202和存储元件区201中完成薄膜晶体管。在控制电路部分202中，使用该薄膜晶体管形成电路(例如，写入电路、读取电路、读出放大器、输出电路、缓冲器等)。
接着，形成绝缘层416，以覆盖导电层415。绝缘层416可以使用具有绝缘性的无机材料、有机材料等，并且可以以单层或层叠形成。也可以使用与第一绝缘层414a、第二绝缘层414b、第三绝缘层414c同样的无机材料、有机材料。
接着，如图2A中所示，在绝缘层416中形成接触孔，以露出导电层415，并且导电层417形成为填充该接触孔。导电层417可以以单层结构或叠层结构形成。导电层417具有由铝(Al)、钛(Ti)、钼(Mo)、钨(W)的元素形成的膜或使用上述元素的合金膜，或者上述元素和硅的合金膜等。此外，可以使用例如氧化铟锡(ITO)、包含氧化硅的氧化铟锡、或包含2至20％的氧化锌的氧化铟等的透光材料形成导电层417。此后，将导电层417构图为所希望的形状。构图了的导电层417可以用作存储元件的底部电极。
尽管本实施方式示出存储元件的底部电极由导电层417形成的实例，但该底部电极也可以由导电层415形成。即，可以共同使用将是薄膜晶体管的源电极或漏电极的导电层415和存储元件的底部电极。
接着，形成绝缘层，以覆盖构图了的导电层417，并且设置复数个开口部分。图2A示出设置两个开口部分的例子。形成隔壁418，该隔壁设置有开口部分901和902。开口部分902露出上述导电层417且覆盖导电层417的端部分，并且，开口部分901露出上述导电层417且露出导电层417的端部分。可以使用有机材料或无机材料等形成隔壁418。例如，可使用与第一绝缘层414a、第二绝缘层414b、第三绝缘层414c的材料同样的无机材料或有机材料。隔壁418的开口部分的侧面优选是锥形形状，这可防止后来形成的薄膜破裂。
接着，如图2B所示，在隔壁的开口部分中形成存储元件的材料层408。存储元件的材料层408可以通过气相淀积法、旋涂法、以喷墨法为代表的液滴喷射法形成。
另外，由于可使用与发光元件具有的场致发光层相同的材料形成存储元件的材料层408，所以可以通过共同的步骤形成存储元件和发光元件。作为发光元件，可以使用有机EL元件或无机EL元件；该有机EL元件使用包含有机化合物的层作为场致发光层；该无机EL元件将无机材料用于发光体。即，可形成具有显示功能的存储装置。
随后，形成作为相对电极420的导电层。由于相对电极420可在存储元件区的整个表面上形成，所以不需要利用光刻法构图。当然，可通过构图有选择地形成相对电极420。相对电极420可用作存储元件的顶部电极。
这样，形成具有导电层417、存储元件的材料层408、以及相对电极420的存储元件426。
更优选地，形成用作保护膜的绝缘层421。为了提高耐冲性，优选将绝缘层421的厚度为厚。因此，优选使用例如环氧树脂或聚酰亚胺树脂等有机材料形成绝缘层421。另外，优选将干燥剂散布在绝缘层421中，以提供吸湿性。这是因为特别在使用有机材料形成存储元件的材料层的情形下可防止水分入侵。通过这样将绝缘层421充填而密封，可防止水分以及不必要的氧气入侵。
这样，可形成设置在控制电路部分202中的具有薄膜晶体管的电路，并且可以形成通过与该电路共同的步骤形成在同一衬底上且设置在存储元件区201中的存储元件426、以及连接到该存储元件426的薄膜晶体管。该存储元件由薄膜晶体管控制。这样，薄膜晶体管连接到存储元件的方式称为有源矩阵型。
在本发明的存储装置中，存储元件426和控制电路可以通过共同的步骤形成在同一衬底上，因此可降低制造成本。并且，由于不需要安装由传统IC形成的存储元件的步骤，所以没有与控制电路的连接不良。
图3示出设有用于给存储元件426供电等的天线430的方式。本实施方式示出在设置于隔壁的开口部分中形成天线430的方式。
天线430可以形成为连接到电极419，该电极419电连接到设置在存储元件区201中的薄膜晶体管。作为天线的导电性材料，可以使用选自铝(Al)、钛(Ti)、银(Ag)、铜(Cu)、金(Au)、铂(Pt)、镍(Ni)、钯(Pd)、钽(Ta)、钼(Mo)的元素或以上述元素为主要成分的合金材料或化合物材料并且以单层结构或叠层结构形成。作为天线的导电性材料优选用例如Cu(铜)、Ag(银)、或Al(铝)等低电阻材料形成。并且，为了降低天线430的电阻，膜厚优选形成为较厚。上述天线430可以通过气相淀积法、印刷法、镀敷法、或以喷墨法为代表的液滴喷射法形成。
通过以此方式将天线430形成在与薄膜晶体管同一衬底上，可以进行与读取/写入器的无线通讯。结果，可以以非破坏方式获得存储元件426的多值化了的信息。例如，当适当地使用电磁耦合方式或电磁感应方式(例如13.56MHz带)作为在半导体装置中的信号传输方式时，由于利用根据磁场密度的变化的电磁感应，所以用作天线的导电层形成为环状(例如环形天线)或螺旋状(例如螺线天线)。另外，当适当地使用微波方式(例如UHF带(860至960MHz带)、2.45GHz带等)作为在半导体装置中的信号传输方式时，可以鉴于用于传输信号的电磁波的波长适当地设定用作天线的导电层的长度等的形状，例如，可以将用作天线的导电层形成为线状(例如偶极天线)、平整的形状(例如贴片天线)、或蝴蝶结形状等。此外，用作天线的导电层的形状不局限于线状，鉴于电磁波的波长而可以是曲线状、蜿蜒形状，或者是组合这些的形状。
通过上述步骤可以完成具有存储元件区和天线的半导体装置，但此后可如图4A中所示形成槽，且将蚀刻剂441导入该槽中，来剥离掉玻璃衬底401。同时，为了易于剥离掉玻璃衬底401，优选将连接到绝缘层421上的树脂衬底440用作支持基底。注意，可使用绝缘层421的粘附功能连接树脂衬底440。可使用以聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、或聚醚砜(PES)为代表的塑料或例如丙烯酸等的合成树脂形成树脂衬底440。由于所述树脂衬底十分薄，所以它具有柔性。因此，通过将卷起的树脂衬底440贴合到绝缘层421上，可以顺序剥离掉玻璃衬底401。所述步骤适于大规模生产。
蚀刻剂441没有具体的限制，只要可有选择地蚀刻分离层402即可。例如，可使用卤素化合物。当将非晶硅或钨用于分离层时，可将ClF3(三氟化氯)用作蚀刻剂。另外，当将氧化硅用于分离层时，可将HF(氟化氢)用作蚀刻剂。
此外，不局限于用蚀刻剂有选择地蚀刻分离层的剥离方法，也可以使用其他周知的剥离方法。例如，在耐热性高的衬底与集成电路之间设置金属氧化膜(氧化钨膜或氧化钼膜等)，使该金属氧化膜脆化之后进行剥离，可以剥离包含在金属氧化膜上设置的TFT的集成电路。此外，例如通过照射激光而使分离层的至少一部分破坏，可以从衬底剥离包含TFT的集成电路。
接着，如图4B中所示，代替剥离了的玻璃衬底401，贴合树脂衬底442。注意，可使用与树脂衬底440的材料同样的材料形成树脂衬底442。
作为依此方式剥离玻璃衬底401的结果，可以实现使具有存储元件的半导体装置厚度薄、重量轻、并且提高柔性和耐冲性。
随后，将衬底分成每个具有存储元件的半导体装置，从而可以在一个衬底中获得复数个具有存储元件的半导体装置。结果，可降低具有存储元件的半导体装置的成本。
并且，可在树脂衬底440和442的每个表面上提供例如气体阻挡层等的保护层。通过该保护层可防止氧和碱性元素的入侵，从而可提高可靠性。使用氮化铝膜或氮化硅膜等的包含氮的无机材料形成该保护层。
尽管本实施方式示出去除玻璃衬底401，并且贴合树脂衬底440和442的方式，但是本发明不限于此。注意，通过去除玻璃衬底401可以实现使具有存储元件的半导体装置厚度薄、重量轻。
并且，尽管本实施方式示出的薄膜晶体管具有在衬底上依次层叠半导体层、栅绝缘层、和栅电极层的结构，但是用于本发明的薄膜晶体管不限于这种结构，也可采用使得栅电极层、绝缘层、和半导体层依次层叠的结构。并且，尽管薄膜晶体管的杂质区包括第一杂质区(也称为低浓度杂质区)410或第二杂质区(也称为高浓度杂质区)411，但本发明不限于此，也可采用具有均匀的杂质浓度的单漏极结构。
另外，也可适用在本实施方式中示出的复数个薄膜晶体管层叠的多层结构。当制造这种多层结构时，为了减少在层叠的薄膜晶体管之间的绝缘层中产生的寄生电容，优选使用低介电常数(低-k)材料作为绝缘层的材料。例如，除了上述材料外，可以举出例如环氧树脂、丙烯酸树脂等树脂材料、例如硅氧烷等有机材料。通过使用减少寄生电容的多层结构，可实现存储装置的面积的缩小、高速操作和低耗电力化。
这样，本发明可在一个存储单元中进行存储单元的多值化。这样，可以增加半导体装置的存储区的存储容量。
实施方式2
在本实施方式中，涉及在作为绝缘衬底的玻璃衬底上形成存储元件的方法进行说明。利用叠层膜形成电极，在复数个电极台阶上形成存储元件。注意，示出通过共同的步骤而在同一衬底上形成存储元件和用于控制存储元件的电路(控制电路)的方式。此外，与实施方式1相同的步骤使用相同的图面和符号来进行说明。
首先，与图1A同样，在玻璃衬底401上形成分离层402。绝缘衬底除了玻璃以外还可以使用石英等。在衬底上完全或有选择地形成包含金属的膜或包含硅的膜作为分离层402。
接着，与实施方式1同样，形成绝缘层403，以覆盖分离层402。绝缘层403由氧化硅、氮化硅等形成。接着，在绝缘层403上形成半导体层，且通过激光结晶化、使用金属催化剂的热结晶化等而执行结晶化，然后构图成所希望的形状，以形成岛状半导体层。可使用连续振荡型激光器或脉冲振荡型激光器进行激光结晶化。
接着，与实施方式1同样，形成栅绝缘层405，以覆盖半导体层404。栅绝缘层405通过使用氧化硅、氮化硅等形成。通过CVD法、热氧化法等可以形成所述栅绝缘层405。此外，也可以在通过CVD法连续形成半导体层404和栅绝缘层405后，同时构图每个层。在此情况下，可以抑制在每个层的界面发生杂质污染。
接着，与实施方式1同样，形成栅电极层406。通过使用选自钽(Ta)、钨(W)、钛(Ti)、钼(Mo)、铝(Al)、或铜(Cu)的元素或以所述元素作为主要成分的合金材料或化合物材料，并且将其构图成所希望的形状，来形成栅电极层406。当通过光刻法进行构图时，通过使用等离子体等蚀刻抗蚀剂掩模，而使用其宽度变小的抗蚀剂掩模，可以使栅电极的宽度变小。因此，可以提高晶体管的性能。此外，栅电极层406可以具有单层结构或叠层结构。
接着，与实施方式1同样，将赋予导电性的杂质元素添加到半导体层，以形成杂质区407。通过光刻法形成抗蚀剂掩模，且添加磷、砷、或硼等杂质元素而形成杂质区407。利用杂质元素，可以确定N沟道型或P沟道型的极性。
接着，与实施方式1同样，如图1B中所示，形成包含硅的绝缘物，例如用氮化硅等形成绝缘层，并且对该绝缘层进行垂直方向的各向异性刻蚀，以形成与栅电极的侧面接触的绝缘层(也称之为侧壁)409。当形成侧壁时，可能蚀刻栅绝缘层405。
接着，与实施方式1同样，进一步将杂质添加到半导体层，以在绝缘层(侧壁)409的正下方形成第一杂质区410和具有比第一杂质区410的杂质浓度高的第二杂质区411。
接着，与实施方式1同样，形成绝缘层，以覆盖半导体层和栅电极层406。绝缘层使用具有绝缘性的无机材料、有机材料形成。作为具有绝缘性的无机材料，可以使用氧化硅、氮化硅等。此外，作为具有绝缘性的有机材料，可以使用如聚酰亚胺、丙烯酸、聚酰亚胺、聚酰亚胺酰胺(polyimide amide)、抗蚀剂、或苯并环丁烯、硅氧烷、聚硅氮烷。
在此，与图1C同样，示出以层叠结构形成绝缘层的方式，其中从底部一侧顺次形成第一绝缘层414a、第二绝缘层414b、和第三绝缘层414c的模式。第一绝缘层414a优选通过等离子体CVD法制造，以便包含许多氢。因为通过氢可以减少半导体层的悬空键。此外，第二绝缘层414b优选使用有机材料形成。因为可以提高平坦性。第三绝缘层414c优选使用无机材料形成。用于防止从由有机材料形成的第二绝缘层414b排出水分等，或防止通过第二绝缘层414b的水分入侵。
接着，与图1D同样，在绝缘层中形成接触孔，以露出第二杂质区411，并且导电层415形成为填充该接触孔。导电层415具有由铝(Al)、钛(Ti)、钼(Mo)、钨(W)的元素形成的膜或包含上述元素的合金膜，或者上述元素和硅的合金膜。另外，导电层415可以以单层结构或叠层结构形成。此后，将导电层415构图为所希望的形状，从而同时形成源电极、漏电极、和其它电极。
为了降低源电极以及漏电极与第二杂质区411之间的接触电阻，可以在杂质区上形成硅化物。例如，在第二杂质区411上形成包含金属元素(典型为Ni)的膜后，通过使用退火炉的热退火法、激光退火法、或快速热退火法(RTA法)加热该膜。结果，包含上述金属元素和硅的硅化物形成在第二杂质区上，从而可以实现导通电流的提高和迁移率的提高。
这样，在控制电路部分202和存储元件区201中完成薄膜晶体管。在控制电路部分202中，使用该薄膜晶体管形成电路。
接着，与实施方式1同样，形成绝缘层416，以覆盖导电层415。绝缘层416可以使用具有绝缘性的无机材料、有机材料等，并且可以以单层或层叠形成。绝缘层416也可以使用与第一绝缘层414a、第二绝缘层414b、第三绝缘层414c同样的无机材料、有机材料。
接着，如图5A中所示，有选择地蚀刻绝缘层416而形成接触孔，以露出导电层415，并且将导电层903和904叠层为填充该接触孔。导电层903及904具有由铝(Al)、钛(Ti)、钼(Mo)、钨(W)的元素形成的膜或使用上述元素的合金膜，或者上述元素和硅的合金膜等。此外，可以使用例如氧化铟锡(ITO)、包含氧化硅的氧化铟锡、或包含2至20％的氧化锌的氧化铟等的透光材料形成导电层903及904。在图5A中，用钛形成导电层903、用铝形成导电层904。通过将导电层904的膜厚厚于导电层903的膜厚，可以设置高度不同的两个台阶。下面示出其方法。
如图5B所示，将导电层903及904加工为所希望的形状。加工导电层903及904，以露出导电层904的表面。通过将导电层904的膜厚厚于导电层903的膜厚，设置高度不同的两个台阶。因为可以认为台阶越大存储元件的破坏电压越低，所以通过利用底部电极设置高度不同的两个台阶，可以分别作出存储元件的破坏电压不同的两个存储器。换言之，导电层903及904除了作为存储元件的底部电极而工作以外，还可以作为用于调整存储元件的破坏电压的台阶而工作。
接着，如图6A所示，形成绝缘层，以覆盖导电层903及904，并且设置复数个开口部分。形成设有开口部分905、906、907的隔壁418。
这样，可以形成具有复数个台阶的导电层和复数个开口部分。
注意，本实施方式示出存储元件的底部电极由导电层903及904形成的实例，但也可以共同使用将是薄膜晶体管的源电极或漏电极的导电层415和存储元件的底部电极。
接着，如图6B所示，在隔壁的开口部分中形成存储元件的材料层408。存储元件的材料层408可以通过气相淀积法、旋涂法、以喷墨法为代表的液滴喷射法形成。
另外，由于可使用与发光元件具有的场致发光层相同的材料形成存储元件的材料层408，所以可以通过共同的步骤形成存储元件和发光元件。即，可形成具有显示功能的存储装置。
随后，形成作为相对电极420的导电层。由于相对电极420可在存储元件区的整个表面上形成，所以不需要利用光刻法构图。当然，可通过构图有选择地形成相对电极420。相对电极420可用作存储元件的顶部电极。
这样，形成具有导电层417、存储元件的材料层408、以及相对电极420的存储元件426。在一个存储单元中形成相应于三个开口部分905、906、907的三个存储元件，该存储单元具有电阻变化的三种电压值。该电阻变化的电压值相当于读取电压值(或读取电流值)或者写入电压值(或写入电流值)。
对制造的具有复数个开口部分的存储器的读取电流值的变化，用算式更详细地进行描述。短路之前的存储器的材料层电阻值为Ra，短路之后的相对电极和底部电极之间的接触电阻相应于开口部分905、906、907，分别为R1、R2、R3。此外，当读取时，施加到存储元件的电压为Vr。写入之前的读取电流值成为式(1)。
Figure BSA00000407807400181
式(1)
但是，设定Ra＞＞R1、R2、R3，进行近似。当第一写入时在开口部分906的相对电极与底部电极之间发生短路。短路之后的读取电流值I1成为式(2)。
Figure BSA00000407807400182
式(2)
但是，设定Ra＞＞R1、R2、R3，进行近似。此时，第一写入前后的电流值的比成为式(3)。
I 1 I 0 = Vr R 2 × Ra 3 Vr = Ra 3 R 2 式(3)
接着，当第二写入时在开口部分905的相对电极与底部电极之间发生短路。短路之后的读取电流值I2成为式(4)。
Figure BSA00000407807400184
式(4)
此时，第二写入前后的电流值的比成为式(5)。
I 2 I 1 = ( Vr R 1 + Vr R 2 ) × R 2 Vr = R 1 + R 2 R 1 = 1 + R 2 R 1 式(5)
接着，当第三写入时在开口部分907的相对电极与底部电极之间发生短路。短路之后的读取电流值I3成为式(6)。
I 3 = Vr R 1 + Vr R 2 + Vr R 3 式(6)
此时，第三写入前后的电流值的比成为式(7)。
I 3 I 2 = ( Vr R 1 + Vr R 2 + Vr R 3 ) + ( Vr R 1 + Vr R 2 ) = 1 + R 1 R 2 R 3 ( R 1 + R 2 ) 式(7)
根据式(5)，为了将写入前后的比为大，满足R2＞R1的关系即可。例如可以考虑下面方法。
图13A示出制造中途的存储元件以及薄膜晶体管的俯视图。在图13B中示出在图13A中沿着虚线AB的截面图。薄膜晶体管具有栅电极层406、岛状半导体层404、作为源电极或漏电极工作的导电层415。导电层415中介在第一绝缘层414a、第二绝缘层414b、以及第三绝缘层414c中形成的接触孔919和920，电连接到岛状半导体层404。此外，导电层415的一方中介在绝缘层416中形成的接触孔921电连接到导电层903。
在导电层903上叠层有导电层904，如图13A所示，导电层903的面积加工为大于导电层904。
此外，在隔壁418的开口部分905中暴露导电层903的端面(即，第一台阶)。此外，在隔壁418的开口部分906中暴露导电层904的端面(即，第二台阶)。第二台阶大于第一台阶。此外，在隔壁418的开口部分907中暴露导电层904的上面，并且在开口部分907中不形成台阶。注意，开口部分905、906、907也可以称作分别由隔壁418的一部分围绕的区域。
此外，图13B是通过与图6A示出的截面图相同的步骤的状态，随后，在开口部分905、906、907上形成存储元件的材料层，再者通过层叠导电层，制造图6B示出的存储元件以及薄膜晶体管。例如，通过喷墨法，将作为存储元件的材料层的材料液滴滴落于由隔壁418围绕的开口部分905、906、907的内侧。
因为接触电阻与开口部分的面积成比例，与开口部分906相比开口部分905的面积为大，可以将接触电阻比为大，也可以将第二写入前后的电流值的比为大。
此外，如图13C的俯视图所示，为了进一步扩大开口部分的面积，设法改变开口部分的形状也有效。如图13C是设法改变隔壁418的开口部分905、906、907的位置和形状的例子。在图13C中的开口部分905的面积大于在图13A所示的开口部分905，并且在图13C中的开口部分907大于在图13A所示的开口部分907。此外，在图13A中沿一个方向排列而配置开口部分905、906、907，但是在图13C中不沿一个方向排列而配置开口部分905、906、907。如图13C所示，不特别限定开口部分的位置，可以自由地配置。
此后，形成用作保护膜的绝缘层421。为了提高耐冲性，优选将绝缘层421的厚度为较厚。因此，优选使用例如环氧树脂或聚酰亚胺树脂等有机材料形成绝缘层421。另外，优选将干燥剂散布在绝缘层421中，以提供吸湿性。这是因为特别在使用有机材料形成存储元件的材料层的情形下可防止水分入侵。通过这样将绝缘层421充填而密封，可防止水分以及不必要的氧气入侵。
这样，可形成设置在控制电路部分202中的具有薄膜晶体管的电路，并且可以形成在与该电路相同的衬底上，形成设置在存储元件区201中的存储元件426、以及连接到该存储元件426的薄膜晶体管。
在本发明的半导体装置中，存储元件426和控制电路可以形成在同一衬底上，因此可降低制造成本。并且，由于不需要安装由IC形成的存储元件的传统步骤，所以没有控制电路的连接不良。
图7示出设有用于给存储元件426供电等的天线430的方式。本实施方式示出在设置于隔壁的开口部分中形成天线430的方式。
天线430可以形成为连接到设置在存储元件区201中的薄膜晶体管，并且由导电性材料，优选为低电阻材料如Cu(铜)、Ag(银)、Al(铝)等形成。并且，为了降低天线430的电阻，膜厚优选形成为较厚。上述天线430可以通过气相淀积法、印刷法、镀敷法、或以喷墨法为代表的液滴喷射法形成。
通过以此方式将天线430形成在与电路相同的衬底上，可以进行与读取/写入器的无线通讯。结果，可以以非破坏方式获得存储元件426的多值化了的数据。
通过上述步骤可以完成存储装置，但此后可如图8A中所示形成槽，且将蚀刻剂441导入该槽中，来剥离掉玻璃衬底401。同时，为了易于剥离掉玻璃衬底401，优选将连接到绝缘层421上的树脂衬底440用作支持基底。注意，可使用绝缘层421的粘附功能连接树脂衬底440。可使用以聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、或聚醚砜(PES)为代表的塑料或例如丙烯酸等合成树脂形成树脂衬底440。由于所述树脂衬底十分薄，所以它具有柔性。因此，通过将卷起的树脂衬底440贴合到绝缘层421上，可以顺序剥离掉玻璃衬底401。所述步骤适于大规模生产。
蚀刻剂441没有具体的限制，只要可有选择地蚀刻分离层402即可。例如，可使用卤素化合物。当将非晶硅或钨用于分离层时，可将ClF3(三氟化氯)用作蚀刻剂。另外，当将氧化硅用于分离层时，可将HF(氟化氢)用作蚀刻剂。
接着，如图8B中所示，代替剥离了的玻璃衬底401，贴合树脂衬底442。注意，可使用与树脂衬底440的材料同样的材料形成树脂衬底442。
作为依此方式剥离玻璃衬底401的结果，可以实现使具有存储元件和天线的半导体装置厚度薄、重量轻、并且提高柔性和耐冲性。
随后，将衬底分成每个具有存储元件的半导体装置，从而可以在一个衬底中获得复数个具有存储元件的半导体装置。结果，可实现具有存储元件的半导体装置的成本降低。
并且，可在树脂衬底440和442的每个表面上提供例如气体阻挡层等的保护层。通过该保护层可防止氧和碱性元素的入侵，从而可提高可靠性。使用氮化铝膜或氮化硅膜等的包含氮的无机材料形成该保护层。
尽管本实施方式示出去除玻璃衬底401，并且贴合树脂衬底440和442的方式，但是本发明不限于此。注意，通过去除玻璃衬底401可以实现使具有存储元件的半导体装置厚度薄、重量轻。
并且，尽管本实施方式示出的薄膜晶体管具有在衬底上依次层叠半导体层、栅绝缘层、和栅电极层的结构，但是用于本发明的薄膜晶体管不限于这种结构，也可采用使得栅电极层、绝缘层、和半导体层依次层叠的结构。并且，尽管薄膜晶体管的杂质区包括第一杂质区(也称为低浓度杂质区)410以及第二杂质区(也称为高浓度杂质区)411，但本发明不限于此，也可采用具有均匀的杂质浓度的单漏极结构。
另外，也可适用在本实施方式中示出的复数个薄膜晶体管层叠的多层结构。当制造这种多层结构时，为了减少在层叠的薄膜晶体管之间的绝缘层中产生的寄生电容，优选使用低介电常数(低-k)材料作为绝缘层的材料。例如，除了上述材料外，可以举出例如环氧树脂、丙烯酸树脂等树脂材料、例如硅氧烷等有机材料。通过使用减少寄生电容的多层结构，可实现存储装置的面积的缩小、高速操作和低耗电力化。
这样，本发明可在一个存储单元中进行存储单元的多值化。再者，可以增加半导体装置的存储区的存储容量。
注意，本实施方式可以与上述实施方式1自由组合而实施。
实施方式3
在本实施方式中，对如下方法进行说明：当在存储单元中形成破坏电压(写入电压值)不同的复数个区域时，通过在每个区域中利用与相对电极的接触电阻的差异而将读出电流的范围为大。此外，与实施方式1相同的步骤使用相同的图面和符号来进行说明。
当在存储单元中形成破坏电压不同的复数个区域时，在每个区域中进行分别作出下边的电极，当在破坏电压低的区域中使用与顶部电极的接触电阻高的导电层，而在破坏电压高的区域中使用与顶部电极的接触电阻低的导电层时，可以将位之间的读出电流比为大，所以有效。下面示出其方法。
首先，与图1A同样，在玻璃衬底401上形成分离层402。绝缘衬底除了玻璃以外还可以使用石英、硅、金属等。在衬底上完全或有选择地形成包含金属的膜或包含硅的膜作为分离层402。
接着，与实施方式1同样，形成绝缘层403，以覆盖分离层402。绝缘层403由氧化硅、氮化硅等形成。接着，在绝缘层403上形成半导体层，且通过激光结晶化、使用金属催化剂等的热结晶化等而执行结晶化，然后构图成所希望的形状，以形成岛状半导体层。可使用连续振荡型激光器或脉冲振荡型激光器进行激光结晶化。
接着，与实施方式1同样，形成栅绝缘层405，以覆盖半导体层404。栅绝缘层405通过使用氧化硅、氮化硅等形成。通过CVD法、热氧化法等可以形成所述栅绝缘层405。此外，也可以在通过CVD法连续形成半导体层404和栅绝缘层405后，同时构图每个层。在此情况下，可以抑制在每个层的界面发生杂质污染。
接着，与实施方式1同样，形成栅电极层406。通过使用选自钽(Ta)、钨(W)、钛(Ti)、钼(Mo)、铝(Al)、或铜(Cu)的元素或以所述元素作为主要成分的合金材料或化合物材料，并且将其构图成所希望的形状，形成栅电极层406。当通过光刻法进行构图时，通过使用等离子等蚀刻抗蚀剂掩模，而使用其宽度变小的抗蚀剂掩模，可以使栅电极的宽度变小。因此，可以提高晶体管的性能。此外，栅电极层406可以具有单层结构或叠层结构。
接着，与实施方式1同样，将赋予导电性的杂质元素添加到半导体层，以形成杂质区407。通过光刻法形成抗蚀剂掩模，添加磷、砷、或硼等杂质元素而形成杂质区407。利用杂质元素，可以确定N沟道型或P沟道型的极性。
接着，与实施方式1同样，如图1B中所示，形成包含硅的绝缘物，例如用氮化硅等形成绝缘层，并且对该绝缘层进行垂直方向的各向异性刻蚀，以形成与栅电极的侧面接触的绝缘层(也称之为侧壁)409。当形成侧壁时，可能蚀刻栅绝缘层405。
接着，与实施方式1同样，进一步将杂质添加到半导体层，以在绝缘层(侧壁)409的正下方形成第一杂质区410和具有比第一杂质区410的杂质浓度高的第二杂质区411。
接着，与实施方式1同样，形成绝缘层，以覆盖半导体层和栅电极层406。绝缘层使用具有绝缘性的无机材料、有机材料形成。作为具有绝缘性的无机材料，可以使用氧化硅、氮化硅等。此外，作为具有绝缘性的有机材料，可以使用如聚酰亚胺、丙烯酸、聚酰亚胺、聚酰亚胺酰胺(polyimide amide)、抗蚀剂、或苯并环丁烯、硅氧烷、聚硅氮烷。
在此，与图1C同样，示出以层叠结构形成绝缘层的方式，其中从底部一侧顺次形成第一绝缘层414a、第二绝缘层414b、和第三绝缘层414c的模式。第一绝缘层414a优选通过等离子体CVD法制造，以便包含许多氢。因为通过氢可以减少半导体层的悬空键。此外，第二绝缘层414b优选使用有机材料形成。因为可以提高平坦性。第三绝缘层414c优选使用无机材料形成。用于防止从由有机材料形成的第二绝缘层414b排出水分等，或防止通过二绝缘层414b的水分入侵。
接着，与图1D同样，在绝缘层中形成接触孔，以露出第二杂质区411，并且导电层415形成为填充该接触孔。导电层415具有由铝(Al)、钛(Ti)、钼(Mo)、钨(W)的元素形成的膜或包含上述元素的合金膜，或者上述元素和硅的合金膜等。另外，导电层415可以以单层结构或叠层结构形成。此后，将导电层415构图为所希望的形状，从而同时形成源电极、漏电极、和其它电极。
为了降低源电极以及漏电极与第二杂质区411之间的接触电阻，可以在杂质区上形成硅化物。例如，在第二杂质区411上形成包含金属元素(典型为Ni)的膜后，通过使用退火炉的热退火法、激光退火法、或快速热退火法(RTA法)加热该膜。结果，包含上述金属元素和硅的硅化物形成在第二杂质区上，从而可以实现导通电流的提高和迁移率的提高。
这样，在控制电路部分202和存储元件区201中完成薄膜晶体管。在控制电路部分202中，使用该薄膜晶体管形成电路。
接着，形成绝缘层416，以覆盖导电层415。绝缘层416可以使用具有绝缘性的无机材料、有机材料等，并且可以以单层或层叠形成。绝缘层416也可以使用与第一绝缘层414a、第二绝缘层414b、第三绝缘层414c同样的无机材料、有机材料。
如图9A中所示，有选择地蚀刻绝缘层416而形成接触孔，以露出导电层415，并且将导电层911、912、913叠层为填充该接触孔。导电层911、912及913具有由铝(Al)、钛(Ti)、钼(Mo)、钨(W)的元素形成的膜或使用上述元素的合金膜，或者上述元素和硅的合金膜等。此外，可以使用例如氧化铟锡(ITO)、包含氧化硅的氧化铟锡、或包含2至20％的氧化锌的氧化铟等的透光材料形成导电层911、912及913。
在将短路之后的导电层912和相对电极420的接触电阻作为R1、将短路之后的导电层913和相对电极420的接触电阻作为R2、将短路之后的导电层911和相对电极420的接触电阻作为R3的情况下，重要的是选择满足R2＞R1＞R3的关系的导电层911至913。以下说明其理由。在图9A中，用氧化铟锡(ITO)形成导电层911，用钨(W)形成导电层912，用钛(Ti)形成导电层913。
接着，将导电层911、912及913加工为所希望的形状。导电层911至913除了作为存储元件的底部电极而工作以外，还可以作为用于调整存储元件的破坏电压的台阶而工作。
接着，形成绝缘层，以覆盖导电层911至913，并且设置复数个开口部分。形成设置有开口部分914、915、916的隔壁418。
注意，本实施方式示出存储元件的底部电极由导电层911至913形成的实例，但也可以共同使用将是薄膜晶体管的源电极或漏电极的导电层415和存储元件的底部电极。
接着，如图9B所示，在隔壁的开口部分中形成存储元件的材料层408。存储元件的材料层408可以通过气相淀积法、旋涂法、以喷墨法为代表的液滴喷射法形成。
另外，由于可使用与发光元件具有的场致发光层相同的材料形成存储元件的材料层408，所以在同一衬底上形成存储元件和发光元件。即，可形成具有显示功能的存储装置。
随后，形成作为相对电极420的导电层。由于相对电极420可在存储元件区的整个表面上形成，所以不需要利用光刻法构图。当然，可通过构图有选择地形成相对电极420。相对电极420可用作存储元件的顶部电极。
这样，形成具有导电层417、存储元件的材料层408、以及相对电极420的存储元件426。在一个存储单元中形成相应于三个开口部分914、915、916的三个存储元件，该存储单元具有电阻变化的三种电压值。
从写入电压低顺次设定为第一写入、第二写入、第三写入。当第一写入时，在设置于电极台阶最大的开口部分915中的存储器中发生上下电极的短路。在半导体或绝缘体用作存储层的情况下，因为与在设置于没发生短路的开口部分914及916中的存储器中流过的电流相比，在设置于开口部分915中的存储器中的电流极大，所以流过设置于开口部分915的存储器的电流支配着整个存储单元的电流值。接着，当第二写入时，在开口部分914的相对电极与底部电极之间发生短路。因此，流过在设置于开口部分915中的存储器和在设置于开口部分914中的存储器的电流的总和支配着整个存储单元的电流。同样，第三写入之后流过整个存储单元的电流是通过在设置于开口部分914、915、916中的存储器的电流的总和。因为导电层911至913和相对电极420的接触电阻R1至R3有R2＞R1＞R3的关系，所以可以使第一写入之后流过的电流值和第二写入之后流过的电流值的比为大，并可以将读取时的范围为大。
用算式更详细地进行描述。将短路之前的存储层的电阻值作为Ra。此外，当读取时施加到存储元件的电压作为Vr。写入之前的读取电流值成为在实施方式2中所示的式(1)。但是，设定Ra＞＞R2＞R1＞R3，进行近似。当第一写入时在开口部分915的相对电极与底部电极之间发生短路。短路之后的读取电流值I1成为在实施方式2中所示的式(2)。但是，设定Ra＞＞R2＞R1＞R3，进行近似。此时，第一写入前后的电流值的比率成为在实施方式2中所示的式(3)。
因为有Ra＞＞R1的关系，可以说读取电流的比率十分大。接着，当第二写入时在开口部分914相对电极与底部电极之间发生短路。短路之后的读取电流值I2成为在实施方式2中所示的式(4)。但是，同样地设定Ra＞＞R2＞R1＞R3，进行近似。此时，第二写入前后的电流值的比率成为在实施方式2中所示的式(5)。通过与R1相比使R2充分大，可以使读取电流的比率为大。接着，当第三写入时在开口部分916相对电极与底部电极之间发生短路。短路之后的读取电流值I3成为在实施方式2中所示的式(6)。但是，同样地设定Ra＞＞R1＞R2＞R3，进行近似。此时，第三写入前后的电流值的比成为在实施方式2中所示的式(7)。此时，通过与R1、R2相比使R3充分大，可以使读取电流的比率为大。
注意，在本实施方式中，利用接触电阻的差异而使读出时的范围为大，但是将用作底部电极的导电层911、912、913的电极材料的电阻值设定为R4、R5、R6，除了接触电阻以外，还可以使用成为R4＞R5＞R6的材料，以使读出时的范围为大。
这样，本发明在一个存储单元中可以进行存储单元的多值化。再者，可以增加存储装置的存储容量。
图10示出设有用于给存储元件426供电等的天线430的方式。本实施方式示出在设置于隔壁的开口部分中形成天线430的方式。
天线430可以形成为连接到设置在存储元件区201中的薄膜晶体管，并且由导电性材料，优选为低电阻材料如Cu(铜)、Ag(银)、Al(铝)等形成。并且，为了降低天线430的电阻，膜厚优选形成为较厚。上述天线430可以通过气相淀积法、印刷法、镀敷法、或以喷墨法为代表的液滴喷射法形成。
通过以此方式将天线430形成在与薄膜晶体管相同的衬底上，可以进行与读取/写入器的无线通讯。结果，可以以非破坏方式获得存储元件426的多值化了的数据。
注意，本实施方式可以与上述实施方式1和2自由组合而实施。
实施方式4
在本实施方式中，涉及在作为绝缘衬底的玻璃衬底上形成存储元件的方法进行说明。涉及在复数个电极台阶上形成存储元件的方法进行说明。注意，示出在同一衬底上形成用于控制存储元件的电路(控制电路)的方式。此外，与实施方式1相同的步骤使用相同的图面和符号来进行说明。
首先，与图1A同样，在玻璃衬底401上形成分离层402。绝缘衬底除了玻璃以外还可以使用石英等。在衬底上完全或有选择地形成包含金属的膜或包含硅的膜作为分离层402。
接着，与实施方式1同样，形成绝缘层403，以覆盖分离层402。绝缘层403由氧化硅、氮化硅等形成。接着，在绝缘层403上形成半导体层，且通过激光结晶化、使用金属催化剂的热结晶化等而执行结晶化，然后构图成所希望的形状，以形成岛状半导体层。可使用连续振荡型激光器或脉冲振荡型激光器进行激光结晶化。
接着，与实施方式1同样，形成栅绝缘层405，以覆盖半导体层404。栅绝缘层405通过使用氧化硅、氮化硅等形成。通过CVD法、热氧化法等可以形成所述栅绝缘层405。此外，也可以在通过CVD法连续形成半导体层404和栅绝缘层405后，同时构图每个层。在此情况下，可以抑制在每个层的界面发生杂质污染。
接着，与实施方式1同样，形成栅电极层406。通过使用选自钽(Ta)、钨(W)、钛(Ti)、钼(Mo)、铝(Al)、或铜(Cu)的元素或以所述元素作为主要成分的合金材料或化合物材料，并且将其构图成所希望的形状，来形成栅电极层406。当通过光刻法进行构图时，通过使用等离子体等蚀刻抗蚀剂掩模，而使用其宽度变小的抗蚀剂掩模，可以使栅电极的宽度变小。因此，可以提高晶体管的性能。此外，栅电极层406可以具有单层结构或叠层结构。
接着，与实施方式1同样，将赋予导电性的杂质元素添加到半导体层，以形成杂质区407。通过光刻法形成抗蚀剂掩模，且添加磷、砷、或硼等杂质元素而形成杂质区407。利用杂质元素，可以确定N沟道型或P沟道型的极性。
接着，与实施方式1同样，如图1B中所示，形成包含硅的绝缘物，例如用氮化硅等形成绝缘层，并且对该绝缘层进行垂直方向的各向异性刻蚀，以形成与栅电极的侧面接触的绝缘层(也称之为侧壁)409。当形成侧壁时，可能蚀刻栅绝缘层405。
接着，与实施方式1同样，进一步将杂质添加到半导体层，以在绝缘层(侧壁)409的正下方形成第一杂质区410和具有比第一杂质区410的杂质浓度高的第二杂质区411。
接着，与实施方式1同样，形成绝缘层，以覆盖半导体层和栅电极层406。绝缘层使用具有绝缘性的无机材料、有机材料形成。作为具有绝缘性的无机材料，可以使用氧化硅、氮化硅等。此外，作为具有绝缘性的有机材料，可以使用如聚酰亚胺、丙烯酸、聚酰亚胺、聚酰亚胺酰胺(polyimide amide)、抗蚀剂、或苯并环丁烯、硅氧烷、聚硅氮烷。
在此，与图1C同样，示出以层叠结构形成绝缘层的方式，其中从底部一侧顺次形成第一绝缘层414a、第二绝缘层414b、和第三绝缘层414c的模式。第一绝缘层414a优选通过等离子体CVD法制造，以便包含许多氢。因为通过氢可以减少半导体层的悬空键。此外，第二绝缘层414b优选使用有机材料形成。因为可以提高平坦性。第三绝缘层414c优选使用无机材料形成。用于防止从由有机材料形成的第二绝缘层414b排出水分等，或防止通过第二绝缘层414b的水分入侵。
接着，与图1D同样，在绝缘层中形成接触孔，以露出第二杂质区411，并且导电层415形成为填充该接触孔。导电层415具有由铝(Al)、钛(Ti)、钼(Mo)、钨(W)的元素形成的膜或包含上述元素的合金膜，或者包含上述元素和硅的合金膜。另外，导电层415可以以单层结构或叠层结构形成。此后，将导电层415构图为所希望的形状，从而同时形成源电极、漏电极、和其它电极。
为了降低源电极以及漏电极与第二杂质区411之间的接触电阻，可以在杂质区上形成硅化物。例如，在第二杂质区411上形成包含金属元素(典型为Ni)的膜后，通过使用退火炉的热退火法、激光退火法、或快速热退火法(RTA法)加热该膜。结果，包含上述金属元素和硅的硅化物形成在第二杂质区上，从而可以实现导通电流的提高和迁移率的提高。
这样，在控制电路部分202和存储元件区201中完成薄膜晶体管。在控制电路部分202中，使用该薄膜晶体管形成电路。
接着，与实施方式1同样，形成绝缘层416，以覆盖导电层415。绝缘层416可以使用具有绝缘性的无机材料、有机材料等，并且可以以单层或层叠形成。绝缘层416也可以使用与第一绝缘层414a、第二绝缘层414b、第三绝缘层414c同样的无机材料、有机材料。
接着，如图11A中所示，在绝缘层416中形成接触孔，以露出导电层415，并且将导电层903和904层叠为填充该接触孔。导电层903及904具有由铝(Al)、钛(Ti)、钼(Mo)、钨(W)的元素形成的膜或使用上述元素的合金膜，或者上述元素和硅的合金膜等。此外，可以使用例如氧化铟锡(ITO)、包含氧化硅的氧化铟锡、或包含2至20％的氧化锌的氧化铟等的透光材料形成导电层903及904。在图11A中，用钛形成导电层903、用铝形成导电层904。
接着，如图11B所示，将导电层903的锥角加工为比导电层904的锥角小。在此，将导电层904的侧面对衬底面设定为大约90°，虽然不是锥形形状，但是其角度称为锥角。此外，导电层903的锥角设定为大约45°。通过加工导电层903及904，以露出导电层904的表面，可以设置锥角不同的两个台阶。因为可以认为锥角越大，存储元件的破坏电压越低，所以通过利用底部电极设置锥角不同的两个台阶，可以分别作出存储元件的破坏电压不同的两个存储器。换言之，导电层903及904除了作为存储元件的底部电极而工作以外，还可以作为用于调整存储元件的破坏电压的台阶而工作。
接着，如图12A所示，形成绝缘层，以覆盖导电层903及904，并且设置复数个开口部分。通过蚀刻形成隔壁418的开口部分905、906、907。
这样，可以形成具有复数个台阶的导电层和复数个开口部分。
注意，本实施方式示出存储元件的底部电极由导电层903及904形成的实例，但也可以共同使用将是薄膜晶体管的源电极或漏电极的导电层415和存储元件的底部电极。
接着，如图12B所示，在隔壁的开口部分中形成存储元件的材料层408。存储元件的材料层408可以通过气相淀积法、旋涂法、以喷墨法为代表的液滴喷射法形成。
另外，由于可使用与发光元件具有的场致发光层相同的材料形成存储元件的材料层408，所以在同一衬底上形成存储元件和发光元件。即，可形成具有显示功能的存储装置。
随后，形成作为相对电极420的导电层。由于相对电极420可在存储元件区的整个表面上形成，所以不需要利用光刻法构图。当然，可通过构图有选择地形成相对电极420。相对电极420可用作存储元件的顶部电极。
这样，形成具有导电层417、存储元件的材料层408、以及相对电极420的存储元件426。在一个存储单元中形成相应于三个开口部分905、906、907的三个存储元件，该存储单元具有电阻变化的三种电压值。
这样本发明在一个存储单元中可以进行存储单元的多值化。再者，可以增加存储装置的存储容量。
此外，根据实施方式1，可以设置用于给存储元件426供电等的天线。天线可以形成为连接到电极419，该电极419电连接到设置在存储元件区201中的薄膜晶体管。该天线由导电性材料形成，优选为低电阻材料使用铜(Cu)、银(Ag)、铝(Al)等。
通过上述步骤，可以完成具有存储元件区和天线的半导体装置，此后也可以通过在实施方式1中所示的步骤剥离玻璃衬底401。
随后，代替剥离了的玻璃衬底401，贴合具有柔性的树脂衬底。
作为依此方式剥离玻璃衬底401的结果，可以实现使具有存储元件的半导体装置厚度薄、重量轻、并且提高柔性和耐冲性。
注意，本实施方式可以与上述实施方式1、2和3自由组合而实施。
实施方式5
在本实施方式中，涉及在作为绝缘衬底的玻璃衬底上形成存储元件的方法进行说明。涉及在复数个电极台阶上形成存储元件的方法进行说明。注意，示出在同一衬底上形成存储元件和用于控制存储元件的电路(控制电路)的方式。此外，与实施方式1相同的步骤使用相同的图面和符号来进行说明。
首先，与图1A同样，在玻璃衬底401上形成分离层402。绝缘衬底除了玻璃以外还可以使用石英等。在衬底上完全或有选择地形成包含金属的膜或包含硅的膜作为分离层402。
接着，与实施方式1同样，形成绝缘层403，以覆盖分离层402。绝缘层403由氧化硅、氮化硅等形成。接着，在绝缘层403上形成半导体层，且通过激光结晶化、使用金属催化剂的热结晶化等而执行结晶化，然后构图成所希望的形状，以形成岛状半导体层。可使用连续振荡型激光器或脉冲振荡型激光器进行激光结晶化。
接着，与实施方式1同样，形成栅绝缘层405，以覆盖半导体层404。栅绝缘层405通过使用氧化硅、氮化硅等形成。通过CVD法、热氧化法等可以形成所述栅绝缘层405。此外，也可以在通过CVD法连续形成半导体层404和栅绝缘层405后，同时构图每个层。在此情况下，可以抑制在每个层的界面发生杂质污染。
接着，与实施方式1同样，形成栅电极层406。通过使用选自钽(Ta)、钨(W)、钛(Ti)、钼(Mo)、铝(Al)、或铜(Cu)的元素或以所述元素作为主要成分的合金材料或化合物材料，并且将其构图成所希望的形状，来形成栅电极层406。当通过光刻法进行构图时，通过使用等离子体等蚀刻抗蚀剂掩模，而使用其宽度变小的抗蚀剂掩模，可以使栅电极的宽度变小。因此，可以提高晶体管的性能。此外，栅电极层406可以具有单层结构或叠层结构。
接着，与实施方式1同样，将赋予导电性的杂质元素添加到半导体层，以形成杂质区407。通过光刻法形成抗蚀剂掩模，且添加磷、砷、或硼等杂质元素而形成杂质区407。利用杂质元素，可以确定N沟道型或P沟道型的极性。
接着，与实施方式1同样，如图1B中所示，形成包含硅的绝缘物，例如用氮化硅等形成绝缘层，并且对该绝缘层进行垂直方向的各向异性刻蚀，以形成与栅电极的侧面接触的绝缘层(也称之为侧壁)409。当形成侧壁时，可能蚀刻栅绝缘层405。
接着，与实施方式1同样，进一步将杂质添加到半导体层，以在绝缘层(侧壁)409的正下方形成第一杂质区410和具有比第一杂质区410的杂质浓度高的第二杂质区411。
接着，与实施方式1同样，形成绝缘层414，以覆盖半导体层和栅电极层406。绝缘层使用具有绝缘性的无机材料、有机材料形成。作为具有绝缘性的无机材料，可以使用氧化硅、氮化硅等。此外，作为具有绝缘性的有机材料，可以使用如聚酰亚胺、丙烯酸、聚酰亚胺、聚酰亚胺酰胺(polyimide amide)、抗蚀剂、或苯并环丁烯、硅氧烷、聚硅氮烷。
在此，与图1C同样，示出以层叠结构形成绝缘层的方式，其中从底部一侧顺次形成第一绝缘层414a、第二绝缘层414b、和第三绝缘层414c的模式。第一绝缘层414a优选通过等离子体CVD法制造，以便包含许多氢。因为通过氢可以减少半导体层的悬空键。此外，第二绝缘层414b优选使用有机材料形成。因为可以提高平坦性。第三绝缘层414c优选使用无机材料形成。用于防止从由有机材料形成的第二绝缘层414b排出水分等，或防止通过第二绝缘层414b的水分入侵。
接着，与图1D同样，在绝缘层中形成接触孔，以露出第二杂质区411，并且导电层415形成为填充该接触孔。导电层415具有由铝(Al)、钛(Ti)、钼(Mo)、钨(W)的元素形成的膜或包含上述元素的合金膜，或者上述元素和硅的合金膜。另外，导电层415可以以单层结构或叠层结构形成。此后，将导电层415构图为所希望的形状，从而同时形成源电极、漏电极、和其它电极。
为了降低源电极以及漏电极与第二杂质区411之间的接触电阻，可以在杂质区上形成硅化物。例如，在第二杂质区411上形成包含金属元素(典型为Ni)的膜后，通过使用退火炉的热退火法、激光退火法、或快速热退火法(RTA法)加热该膜。结果，包含上述金属元素和硅的硅化物形成在第二杂质区上，从而可以实现导通电流的提高和迁移率的提高。
这样，在控制电路部分202和存储元件区201中完成薄膜晶体管。在控制电路部分202中，使用该薄膜晶体管形成电路。
接着，与实施方式1同样，形成绝缘层416，以覆盖导电层415。绝缘层416可以使用具有绝缘性的无机材料、有机材料等，并且可以以单层或层叠形成。绝缘层416也可以使用与第一绝缘层414a、第二绝缘层414b、第三绝缘层414c同样的无机材料、有机材料。
接着，如图14A中所示，在绝缘层416中形成接触孔，以露出导电层415，并且将导电层903形成为填充该接触孔。导电层903具有由铝(Al)、钛(Ti)、钼(Mo)、钨(W)的元素形成的膜或使用上述元素的合金膜，或者上述元素和硅的合金膜等。此外，可以使用例如氧化铟锡(ITO)、包含氧化硅的氧化铟锡、或包含2至20％的氧化锌的氧化铟等的透光材料形成导电层903。在图14A中，用钛形成导电层903。
接着，导电层903被加工为所希望的形状。因为可以认为台阶越大，存储元件的破坏电压越低，所以通过利用底部电极设置高度不同的两个台阶，可以分别作出存储元件的破坏电压不同的两个存储器。首先，如图14(B)所示，加工导电层903，再者如图14(C)所示，再加工加工了的导电层903的一部分。使用半蚀刻等的方式加工即可。这样，导电层903可以设有高度不同的两个台阶。导电层903除了作为存储元件的底部电极而工作以外，还可以作为用于调整存储元件的破坏电压的台阶而工作。此外，通过利用被称作半色调曝光法，即使用具有半透明部分的曝光掩模的曝光方法，可以短时间加工导电层903。另外，在用于形成导电层903的光蚀刻步骤中，可以适用提供有由衍射光栅图案构成的具有光强度降低功能的辅助图案的光掩模或中间掩模(reticle)。
接着，如图15A所示，形成绝缘层，以覆盖导电层903，并且设置复数个开口部分。形成设有开口部分905、906、907的隔壁418。
这样，可以形成具有复数个台阶的导电层和复数个开口部分。
注意，本实施方式示出存储元件的底部电极由导电层903形成的实例，但也可以共同使用将是薄膜晶体管的源电极或漏电极的导电层415和存储元件的底部电极。
接着，如图15B所示，在隔壁的开口部分中形成存储元件的材料层408。存储元件的材料层408可以通过气相淀积法、旋涂法、以喷墨法为代表的液滴喷射法形成。
另外，由于可使用与发光元件具有的场致发光层相同的材料形成存储元件的材料层408，所以可以通过共同的步骤在同一衬底上形成存储元件和发光元件。即，可形成具有显示功能的存储装置。
随后，形成作为相对电极420的导电层。由于相对电极420可在存储元件区的整个表面上形成，所以不需要利用光刻法构图。当然，可通过构图有选择地形成相对电极420。相对电极420可用作存储元件的顶部电极。
这样，形成具有导电层417、存储元件的材料层408、以及相对电极420的存储元件426。在一个存储单元中形成相应于三个开口部分905、906、907的三个存储元件，该存储单元具有电阻变化的三种电压值。
这样本发明在一个存储单元中可以进行存储单元的多值化。再者，可以增加存储装置的存储容量。
此外，根据实施方式1可以设置用于给存储元件426供电等的天线。天线可以形成为连接到电极419，该电极419电连接到设置在存储元件区201中的薄膜晶体管。该天线由导电性材料形成，优选为低电阻材料使用选自铜(Cu)、银(Ag)、铝(Al)等。
通过上述步骤，可以完成具有存储元件区和天线的半导体装置，此后也可以通过在实施方式1中所示的步骤剥离玻璃衬底401。
随后，代替剥离了的玻璃衬底401，贴合具有柔性的树脂衬底。
作为依此方式剥离玻璃衬底401的结果，可以实现使具有存储元件的半导体装置厚度薄、重量轻、并且提高柔性和耐冲性。
注意，本实施方式可以与上述实施方式1、2、3和4自由组合而实施。
实施方式6
对于本实施方式的半导体装置的结构参照图16A进行描述。如图16A所示，本发明的半导体装置620具有无接触数据通讯的功能，包括电源电路611、时钟生成电路612、数据解调/调制电路613、用于控制其它电路的控制电路614、接口电路615、具有复数个可以存储多值数据的存储单元的存储器电路616、数据总线617、天线(天线线圈)618、传感器621和传感器电路622。
所述电源电路611根据由天线618输入的交流信号生成供给于半导体装置620中的每个电路的各种电源。时钟生成电路612根据由天线618输入的交流信号生成供给于半导体装置620中的每个电路的各种时钟信号。数据解调/调制电路613具有对与读取/写入器619通讯的数据进行解调/调制的功能。控制电路614具有控制存储器电路616的功能，该存储器电路616具有复数个可以存储多值数据的存储单元。天线618具有发射/接收电磁场或电波的功能。读取/写入器619和半导体装置通讯并对其进行控制，并且控制和所述半导体装置的数据相关的处理。注意，半导体装置的结构不限于上述结构，例如可以另外提供其它要素，比如电源电压的限制电路以及有关加密的硬件。
具有复数个可以存储多值数据的存储单元的存储器电路616的特征在于包括存储元件，该存储元件在一对导电层之间夹持由外部电动作可改变的绝缘层。注意，具有复数个可以存储多值数据的存储单元的存储器电路616可以仅仅具有其绝缘层被夹在一对导电层之间的存储元件，或者还可以具有其他结构的储存器电路。所述具有其他结构的存储器电路相对于，例如，选自DRAM、SRAM、掩模ROM、PROM、EPROM、EEPROM和闪存中的一种或多种。
采用半导体元件如电阻元件、电容耦合元件、感应耦合元件、光电元件、光电转换元件、热电元件、晶体管、热敏电阻或二极管，以形成传感器621。传感电路622检测阻抗、电抗、感应性、电压或电流的变化，并且进行模拟/数字(A/D)转换以输出信号到控制电路614。
接下来，参照附图说明安装了本发明的半导体装置的电子器具的一个模式。在此所示的电子器具是便携式电话机，包括框体700和706、面板701、外壳702、印刷线路板703、操作按钮704和电池705(参见图16B)。面板701以可自由装卸的方式被组合到外壳702中。外壳702被嵌入印刷线路板703中。外壳702的形状和尺寸可以根据结合面板701的电子器具适当地改变。在印刷线路板703上，安装了复数个封装的半导体装置，而且本发明的半导体装置可以用作所述复数个封装的半导体装置之一。在印刷线路板703上安装的复数个半导体装置具有控制器、中央处理单元(CPU)、存储器、电源电路、音频处理电路和发送/接收电路等的功能之一。
面板701通过连接膜708固定连接到印刷线路板703上。上述面板701、外壳702以及印刷线路板703，与操作按钮704以及电池705一起收入在框体700和706中。面板701包含的像素区709配置为使其能够从形成在框体700中的开口窗中被视觉确认到。
如上所述，根据本发明的半导体装置尺寸小、厚度薄并且重量轻，所以该电子器具的框体700和706中的有限空间可以有效利用。
另外，由于本发明的半导体装置使用具有简单结构的存储元件，所以可以提供使用了价格低廉的半导体装置的电子器具，其中在所述简单结构中，绝缘层(即，夹在一对电极之间的包含有机化合物的层)由外部电动作改变并且夹在一对导电层之间。此外，由于本发明的半导体装置具有复数个可以存储多值数据的存储单元，容易高度集成，所以可以提供使用半导体装置的电子器具，该半导体装置包括每单位面积的容量大的存储器电路。
注意，所述框体700和706是便携式电话机外观形状的一个例子，根据本实施方式的电子器具可以根据其功能或目的用途而进行各种修改。
此外，参照图17A说明安装了本发明的半导体装置的电子器具的另一个模式。在此例示一种具有记录介质的便携式音乐播放器，包括主体2901、显示部分2903、记录介质2907(存储卡、小型且大容量存储器等)、读出部分、操作键2902和2906、连接到连接线2904的耳机的扬声器部分2405等。由于本发明的半导体装置具有复数个可以存储多值数据的存储单元，容易高度集成，所以可以将每单位面积的容量大的存储器电路适用于记录介质2907，来获取重量轻的音乐播放器。此外，根据本发明，存储器与天线可以形成在同一衬底上，所以通过在记录介质2907中集成天线，可以实现音乐播放器的小型化。通过集成天线，便携式音乐播放器可以与读取/写入装置进行无线通讯。
此外，参照图17B说明安装了本发明的半导体装置的电子器具的另一个模式。在此例示一种可以安装于胳膊的便携式计算机，包括主体2911、显示部分2912、开关2913、操作键2914、扬声器部分2915、半导体集成电路2916等。用作触摸屏的显示部分2912可以进行各种各样的输入和操作。注意，尽管在此未示图，但是该便携式计算机具有抑制其温度上升的冷却功能、红外端口、高频率电路等的通讯功能。
优选为以塑料等的薄膜覆盖接触于人体的胳膊2910的部分，以便即使与人体的胳膊2910接触，也不感觉不舒服。从而，优选在塑料衬底上形成半导体集成电路2916(存储器和CPU等)以及显示部分2912。此外，沿人体的胳膊2910可以弯曲主体2911的外形。本发明可以实现柔性化了的便携式计算机，它在具有柔性的树脂衬底上形成可存储多值数据且每单位面积的容量大的存储电路而用于半导体集成电路2916的一部分。
此外，将本发明的存储器电路适用于在便携式计算机内藏的半导体集成电路2916(存储器、CPU以及高频率电路等)以及扬声器部分2915的控制电路等，可实现减少安装部件的便携式计算机。例如，如在实施方式1所示，通过在同一衬底上集成存储器和天线，便携式计算机可以与读取/写入装置进行无线通讯。此外，本发明的具有可存储多值数据的存储单元且每单位面积的容量大的存储器电路由于可以降低其制造成本，因此可以提供廉价的便携式计算机。
注意，本实施方式可以与上述实施方式1、2、3、4和5自由组合而实施。
实施方式7
根据本发明，可以形成具有复数个可以存储多值数据的存储单元并且用作无线芯片的半导体装置。无线芯片可以广泛应用，可安装到如钞票、硬币、证券、无记名债券、证书(驾驶证、居民卡等，参照图18A)、包装物品的容器(包装纸、瓶子等，参照图18C)、记录介质(DVD软件、录像带等，参照图18B)、车辆(自行车等，参照图18D)、个人物品(包、眼镜等)、食物、植物、动物、人体、衣服、生活器具、电子器具或包裹运输标签的制品(参照图18E和18F)的物体上。所述电子器具是指液晶显示器、EL显示器、电视装置(也简单记为TV、TV机或者TV接收器)或便携式电话机等。
本发明的半导体装置910可以安装在印刷衬底上、附着到表面上、或者结合等的方式固定到物品上。例如，半导体装置结合在书本的纸张里，或者结合在包装的有机树脂里以在每个物体中固定。就根据本发明的半导体装置910而言，实现了尺寸小、厚度薄以及重量轻，而且即使在固定到上述物品中以后也不会破坏所述物品本身的有吸引力的设计。另外，通过在钞票、硬币、证券、无记名债券和证书等中提供本发明的半导体装置910，可以提供认证功能，而且通过利用所述认证功能可以防止对其的伪造。另外，通过在包装物品的容器、记录介质、个人物品、食物、衣服、生物器具和电子器具等中提供本发明的半导体装置910，可以提高如检测系统的系统运行效率。
注意，本实施方式可以与上述实施方式1、2、3、4、5和6自由组合而实施。
根据本发明，通过精细加工存储元件的电极，可以减少在复数个存储单元中的写入电压或读取电压的不均匀，并且可以在批量生产的步骤中达成高成品率。
本说明书根据2006年2月23日在日本专利局受理的日本专利申请编号2006-047057而制作，所述申请内容包括在本说明书中。

Claims (14)

1.一种包含至少一个存储单元的半导体装置，所述存储单元包括第一存储元件和第二存储元件，所述第一存储元件和所述第二存储元件包括：
共同的第一电极；
共同的第二电极；以及
在所述共同的第一电极与所述共同的第二电极之间的共同材料层，
其中，所述共同的第一电极具有底层和顶层，
其中，所述底层的面积大于所述顶层的面积。
2.根据权利要求1所述的半导体装置，还包括绝缘层，所述绝缘层设置有与所述共同的第一电极重叠的第一开口、第二开口以及第三开口，
其中，所述绝缘层位于所述共同的第一电极与所述共同材料层之间。
3.根据权利要求2所述的半导体装置，
其中，所述底层的端部位于所述第一开口中，以及
其中，所述顶层的端部位于所述第二开口中。
4.根据权利要求2所述的半导体装置，其中在所述第一开口、所述第二开口和所述第三开口中的每单位面积的存储容量彼此不同。
5.根据权利要求2所述的半导体装置，其中，在所述第一开口、所述第二开口以及所述第三开口中的每一个中，由于电压施加到其上而电阻发生改变，以及
其中，在所述第一开口中电阻发生改变的电压值不同于所述第二开口和所述第三开口中电阻发生改变的电压值。
6.根据权利要求1所述的半导体装置，其中所述顶层的侧面的锥角不同于所述底层的侧面的锥角。
7.一种包含至少一个存储单元的半导体装置，所述存储单元包括第一存储元件和第二存储元件，所述第一存储元件和所述第二存储元件包括：
共同的第一电极；
共同的第二电极；
在所述共同的第一电极与所述共同的第二电极之间的共同材料层，以及
位于所述共同的第一电极与所述共同材料层之间的绝缘层，所述绝缘层包括与所述共同的第一电极重叠的第一开口、第二开口以及第三开口，
其中，所述共同的第一电极具有底层和顶层，
其中，所述底层的端部延伸超出所述顶层的端部，
其中，所述底层的所述端部位于所述第一开口中，
其中，所述顶层的所述端部位于所述第二开口中，
其中，在所述第一开口中，所述底层的所述端部、所述共同材料层以及所述共同的第二电极重叠，
其中，在所述第二开口中，所述底层、所述顶层的所述端部、所述共同材料层以及所述共同的第二电极重叠，以及
其中，在所述第三开口中，所述底层、所述顶层、所述共同材料层以及所述共同的第二电极重叠。
8.根据权利要求7所述的半导体装置，其中在所述第一开口、所述第二开口以及所述第三开口中的每单位面积的存储容量彼此不同。
9.根据权利要求7所述的半导体装置，其中，在所述第一开口、所述第二开口和所述第三开口中的每一个中，由于电压施加到其上而电阻发生改变，以及
其中，在所述第一开口中电阻发生改变的电压值不同于所述第二开口和所述第三开口中电阻发生改变的电压值。
10.根据权利要求7所述的半导体装置，其中所述顶层的侧面的锥角不同于所述底层的侧面的锥角。
11.一种包含至少一个存储单元的半导体装置，所述存储单元包括第一存储元件和第二存储元件，所述第一存储元件和所述第二存储元件包括：
共同的第一电极；
共同的第二电极；
在所述共同的第一电极和所述共同的第二电极之间的共同材料层，以及
位于所述共同的第一电极与所述共同材料层之间的绝缘层，所述绝缘层包括与所述共同的第一电极重叠的第一开口、第二开口以及第三开口，
其中，所述共同的第一电极具有底层和顶层
其中，所述底层的膜厚不同于所述顶层的膜厚，
其中，所述底层的端部位于所述第一开口中，
其中，所述顶层的端部位于所述第二开口中，
其中，在所述第一开口中，所述底层的所述端部、所述共同材料层以及所述共同的第二电极重叠，
其中，在所述第二开口中，所述底层、所述顶层的所述端部、所述共同材料层以及所述共同的第二电极重叠，以及
其中，在所述第三开口中，所述底层、所述顶层、所述共同材料层以及所述共同的第二电极重叠。
12.根据权利要求11所述的半导体装置，其中在所述第一开口、所述第二开口以及所述第三开口中的每单位面积的存储容量彼此不同。
13.根据权利要求11所述的半导体装置，其中，在所述第一开口、所述第二开口和所述第三开口中的每一个中，由于电压施加到其上而电阻发生改变，以及
其中，在所述第一开口中电阻发生改变的电压值不同于所述第二开口和所述第三开口中电阻发生改变的电压值。
14.根据权利要求11所述的半导体装置，其中所述顶层的侧面的锥角不同于所述底层的侧面的锥角。
CN2010106209648A 2006-02-23 2007-02-25 半导体装置以及其制造方法 Expired - Fee Related CN102142443B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006047057 2006-02-23
JP2006-047057 2006-02-23

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN2007100058074A Division CN101026163B (zh) 2006-02-23 2007-02-25 半导体装置以及其制造方法

Publications (2)

Publication Number Publication Date
CN102142443A CN102142443A (zh) 2011-08-03
CN102142443B true CN102142443B (zh) 2013-04-03

Family

ID=38068872

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2007100058074A Expired - Fee Related CN101026163B (zh) 2006-02-23 2007-02-25 半导体装置以及其制造方法
CN2010106209648A Expired - Fee Related CN102142443B (zh) 2006-02-23 2007-02-25 半导体装置以及其制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN2007100058074A Expired - Fee Related CN101026163B (zh) 2006-02-23 2007-02-25 半导体装置以及其制造方法

Country Status (6)

Country Link
US (2) US7605410B2 (zh)
EP (1) EP1826818A3 (zh)
JP (1) JP5459916B2 (zh)
KR (2) KR101350204B1 (zh)
CN (2) CN101026163B (zh)
TW (1) TWI430433B (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10260149A1 (de) * 2002-12-20 2004-07-01 BSH Bosch und Siemens Hausgeräte GmbH Vorrichtung zur Bestimmung des Leitwertes von Wäsche, Wäschetrockner und Verfahren zur Verhinderung von Schichtbildung auf Elektroden
US8193606B2 (en) * 2005-02-28 2012-06-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including a memory element
US7719872B2 (en) * 2005-12-28 2010-05-18 Semiconductor Energy Laboratory Co., Ltd. Write-once nonvolatile memory with redundancy capability
JP5352081B2 (ja) * 2006-12-20 2013-11-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2010032602A1 (en) 2008-09-18 2010-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN102160178B (zh) 2008-09-19 2013-06-19 株式会社半导体能源研究所 半导体器件
CN102160179B (zh) 2008-09-19 2014-05-14 株式会社半导体能源研究所 半导体装置及其制造方法
JP5586920B2 (ja) * 2008-11-20 2014-09-10 株式会社半導体エネルギー研究所 フレキシブル半導体装置の作製方法
KR101030031B1 (ko) 2010-01-08 2011-04-20 삼성모바일디스플레이주식회사 유기전계발광표시장치 및 그의 제조방법
WO2011089835A1 (en) * 2010-01-20 2011-07-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device
KR101924231B1 (ko) * 2010-10-29 2018-11-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기억 장치
US8854865B2 (en) 2010-11-24 2014-10-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device
US8614488B2 (en) * 2010-12-08 2013-12-24 Ying-Nan Wen Chip package and method for forming the same
DE112015001208T5 (de) 2014-03-13 2016-12-08 Semiconductor Energy Laboratory Co., Ltd. Elektronisches Gerät
CN104409627A (zh) * 2014-10-30 2015-03-11 北京大学 一种小尺寸超薄阻变存储器及其制备方法
US10186311B2 (en) * 2015-05-07 2019-01-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device or electronic component including the same
US9728243B2 (en) 2015-05-11 2017-08-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device or electronic component including the same
JP6901831B2 (ja) 2015-05-26 2021-07-14 株式会社半導体エネルギー研究所 メモリシステム、及び情報処理システム
KR102499288B1 (ko) * 2016-01-08 2023-02-14 삼성디스플레이 주식회사 표시 장치
CN106298803A (zh) * 2016-08-18 2017-01-04 深圳市华星光电技术有限公司 阵列基板及其制作方法、液晶显示面板
KR102565380B1 (ko) * 2016-12-07 2023-08-10 삼성디스플레이 주식회사 박막 트랜지스터 기판
US10210920B1 (en) 2018-03-27 2019-02-19 Qualcomm Incorporated Magnetic tunnel junction (MTJ) devices with varied breakdown voltages in different memory arrays fabricated in a same semiconductor die to facilitate different memory applications

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1277724A (zh) * 1997-09-01 2000-12-20 薄膜电子有限公司 只读存储器和只读存储器件
JP2001189431A (ja) * 1999-12-28 2001-07-10 Seiko Epson Corp メモリのセル構造及びメモリデバイス

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4845533A (en) 1986-08-22 1989-07-04 Energy Conversion Devices, Inc. Thin film electrical devices with amorphous carbon electrodes and method of making same
US4809044A (en) 1986-08-22 1989-02-28 Energy Conversion Devices, Inc. Thin film overvoltage protection devices
JPH01278065A (ja) * 1988-04-28 1989-11-08 Hitachi Ltd 半導体記憶装置
US5206665A (en) 1989-08-10 1993-04-27 Canon Kabushiki Kaisha Recording medium, method for preparing the same, recording and reproducing device, and recording, reproducing and erasing method by use of such recording medium
US5541441A (en) * 1994-10-06 1996-07-30 Actel Corporation Metal to metal antifuse
JP3169599B2 (ja) * 1990-08-03 2001-05-28 株式会社日立製作所 半導体装置、その駆動方法、その読み出し方法
EP0593529A4 (en) * 1991-04-26 1995-03-22 Quicklogic Corp PROGRAMMABLE CONNECTING STRUCTURES AND PROGRAMMABLE INTEGRATED CIRCUITS.
JP2794348B2 (ja) 1991-06-21 1998-09-03 キヤノン株式会社 記録媒体、その製造方法、情報処理装置
JPH0955476A (ja) * 1995-08-10 1997-02-25 Seiko Epson Corp 半導体装置
EP0821826B1 (en) 1996-02-16 2003-07-23 Koninklijke Philips Electronics N.V. Write-once read-many electrical memory element of a conjugated polymer or oligomer
JPH09266253A (ja) * 1996-03-28 1997-10-07 Seiko Epson Corp 半導体装置
TW376534B (en) * 1997-04-18 1999-12-11 Pegre Semiconductors Llc A semiconductor device and thereof
US6034882A (en) 1998-11-16 2000-03-07 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
US6288437B1 (en) 1999-02-26 2001-09-11 Micron Technology, Inc. Antifuse structures methods and applications
JP2001345431A (ja) 2000-05-31 2001-12-14 Japan Science & Technology Corp 有機強誘電体薄膜及び半導体デバイス
JP2002026283A (ja) 2000-06-30 2002-01-25 Seiko Epson Corp 多層構造のメモリ装置及びその製造方法
DE10045192A1 (de) 2000-09-13 2002-04-04 Siemens Ag Organischer Datenspeicher, RFID-Tag mit organischem Datenspeicher, Verwendung eines organischen Datenspeichers
US6498056B1 (en) 2000-10-31 2002-12-24 International Business Machines Corporation Apparatus and method for antifuse with electrostatic assist
US6950331B2 (en) 2000-10-31 2005-09-27 The Regents Of The University Of California Organic bistable device and organic memory cells
US7087975B2 (en) 2000-12-28 2006-08-08 Infineon Technologies Ag Area efficient stacking of antifuses in semiconductor device
DE60220912T2 (de) * 2001-05-07 2008-02-28 Advanced Micro Devices, Inc., Sunnyvale Speichervorrichtung mit einem sich selbst einbauenden polymer und verfahren zur herstellung derselben
US6762445B2 (en) * 2001-07-19 2004-07-13 Matsushita Electric Industrial Co., Ltd. DRAM memory cell with dummy lower electrode for connection between upper electrode and upper layer interconnect
EP1434232B1 (en) 2001-08-13 2007-09-19 Advanced Micro Devices, Inc. Memory cell
US6465282B1 (en) 2001-09-28 2002-10-15 Infineon Technologies Ag Method of forming a self-aligned antifuse link
US7196422B2 (en) 2001-12-14 2007-03-27 Intel Corporation Low-dielectric constant structure with a multilayer stack of thin films with pores
US6686236B2 (en) * 2001-12-21 2004-02-03 Texas Instruments Incorporated Methods of preventing reduction of IrOx during PZT formation by metalorganic chemical vapor deposition or other processing
DE10210044A1 (de) * 2002-03-07 2003-09-18 Philips Intellectual Property Integrierte monolithische SOI-Schaltung mit Kondensator
US6979387B2 (en) 2002-03-08 2005-12-27 Ichikawa Co., Ltd. Doctor blade for removing water
US6943065B2 (en) 2002-03-25 2005-09-13 Micron Technology Inc. Scalable high performance antifuse structure and process
US6828685B2 (en) 2002-06-14 2004-12-07 Hewlett-Packard Development Company, L.P. Memory device having a semiconducting polymer film
US7075105B2 (en) 2003-03-19 2006-07-11 Masataka Kano Organic bistable element, organic bistable memory device using the same, and method for driving said organic bistable element and organic bistable memory device
US6977389B2 (en) 2003-06-02 2005-12-20 Advanced Micro Devices, Inc. Planar polymer memory device
JP4545397B2 (ja) 2003-06-19 2010-09-15 株式会社 日立ディスプレイズ 画像表示装置
US20050006640A1 (en) 2003-06-26 2005-01-13 Jackson Warren B. Polymer-based memory element
US6803267B1 (en) 2003-07-07 2004-10-12 Advanced Micro Devices, Inc. Silicon containing material for patterning polymeric memory element
JP4836466B2 (ja) * 2004-02-06 2011-12-14 株式会社半導体エネルギー研究所 半導体装置
JP2006108645A (ja) 2004-10-08 2006-04-20 Ind Technol Res Inst マルチレベル相変化メモリ、及びその動作方法並びに製造方法
TWI254443B (en) * 2004-10-08 2006-05-01 Ind Tech Res Inst Multilevel phase-change memory, manufacture method and status transferring method thereof
TWI277207B (en) * 2004-10-08 2007-03-21 Ind Tech Res Inst Multilevel phase-change memory, operating method and manufacture method thereof
KR100623717B1 (ko) * 2004-11-15 2006-09-19 삼성에스디아이 주식회사 유기전계 발광소자 및 그 제조 방법
US8193606B2 (en) 2005-02-28 2012-06-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including a memory element
TWI395321B (zh) 2005-03-31 2013-05-01 Semiconductor Energy Lab 半導體裝置及其驅動方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1277724A (zh) * 1997-09-01 2000-12-20 薄膜电子有限公司 只读存储器和只读存储器件
JP2001189431A (ja) * 1999-12-28 2001-07-10 Seiko Epson Corp メモリのセル構造及びメモリデバイス

Also Published As

Publication number Publication date
US7605410B2 (en) 2009-10-20
US20070194323A1 (en) 2007-08-23
JP5459916B2 (ja) 2014-04-02
CN101026163B (zh) 2011-02-23
CN102142443A (zh) 2011-08-03
EP1826818A2 (en) 2007-08-29
KR20120024924A (ko) 2012-03-14
CN101026163A (zh) 2007-08-29
KR101420606B1 (ko) 2014-07-17
US8642987B2 (en) 2014-02-04
US20100038618A1 (en) 2010-02-18
KR20070087522A (ko) 2007-08-28
KR101350204B1 (ko) 2014-01-13
JP2013016817A (ja) 2013-01-24
TWI430433B (zh) 2014-03-11
EP1826818A3 (en) 2015-04-15
TW200802806A (en) 2008-01-01

Similar Documents

Publication Publication Date Title
CN102142443B (zh) 半导体装置以及其制造方法
US8288856B2 (en) Semiconductor integrated circuit, manufacturing method thereof, and semiconductor device using semiconductor integrated circuit
US8295104B2 (en) Semiconductor device
EP1883109B1 (en) Memory element and method of manufacturing thereof
US8901567B2 (en) Semiconductor device and manufacturing method thereof
US8088654B2 (en) Semiconductor device and manufacturing method thereof
TWI400808B (zh) 半導體裝置及其製造方法
CN101777522B (zh) 半导体器件及用于制造半导体器件的方法
US8288197B2 (en) Method for manufacturing a semiconductor device including a memory device comprising an insulator mixture region in a conductive layer
TW200814191A (en) Semiconductor device and manufacturing method of semiconductor device
JP5297591B2 (ja) 半導体装置
JP5201853B2 (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130403

CF01 Termination of patent right due to non-payment of annual fee