CN102163546B - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN102163546B
CN102163546B CN201110056961.0A CN201110056961A CN102163546B CN 102163546 B CN102163546 B CN 102163546B CN 201110056961 A CN201110056961 A CN 201110056961A CN 102163546 B CN102163546 B CN 102163546B
Authority
CN
China
Prior art keywords
layer
conductive layer
capacitor
transistor
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201110056961.0A
Other languages
English (en)
Other versions
CN102163546A (zh
Inventor
斋藤利彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN102163546A publication Critical patent/CN102163546A/zh
Application granted granted Critical
Publication of CN102163546B publication Critical patent/CN102163546B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/80—Interconnections, e.g. terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors

Abstract

本发明提供了一种半导体器件及其制造方法，其目的在于减小半导体器件中的电路中电容器所占据的面积，并在于使其上安装电容器和有机存储器的半导体器件小型化。使用外围电路中包含的有机存储器和电容器，其中将与用于有机存储器的含有机化合物层相同的材料用作电介质。这里，外围电路指至少具有电容器的电路，诸如谐振电路、电源电路、升压电路、DA转换器或保护电路。此外，其中将半导体用作电介质的电容器以及其中与含有机化合物层相同的材料用作电介质的电容器上可设置于同一基片。在这种情况中，期望其中与含有机化合物层相同的材料用作电介质的电容器和其中半导体用作电介质的电容器相互并联。

Description

半导体器件及其制造方法
本申请是申请日为2006年5月30日，申请号为第200610092489.5号发明名称为“半导体器件及其制造方法”的专利申请的分案申请。
技术领域
本发明涉及半导体器件及半导体器件的制造方法。本发明尤其涉及能通过使用存储器电路和电容器中的有机化合物存储数据的半导体器件。
相关技术的描述
近些年，其中ID(标识号)被分配给每个对象以显示其数据(诸如历史)的标识技术已引起注意，它被用于生产管理等。首先，已开发了能无线通信数据的半导体器件。这种半导体器件包括RFID(射频标识)标签(也称作ID标签、IC标签、IC芯片、RF(射频)标签、无线标签、电子标签或无线芯片)等已被引入企业、市场等。
许多这种半导体器件具有使用诸如硅(Si)的半导体基片的电路(以下称作IC(集成电路)芯片)和天线。IC芯片包括存储器电路(以下称作存储器)、控制电路等。此外，已积极开发了具有控制电路、存储器电路等的半导体器件，这些电路具有使用有机化合物的有机薄膜晶体管(以下也称作TFT)、有机存储器等。
例如，使用有机存储器的示例是专利文献1(日本专利特许公开No.Hei7-22669)。此外，例如，RFID的示例是专利文献2(日本专利特许公开No.2000-299440)。
发明内容
但是，作为形成上述半导体器件的电路中使用的电容器，存在其中基片上形成的晶体管的源电极和漏电极加以连接且使用半导体层和栅电极之间产生的电容的许多情况。在这种情况中，优点在于，它可以与另一晶体管同时形成；但另一方面，问题在于电容面积与半导体器件面积的比例较大，且其减小较困难。
此外，在增加电容用于改善整流能力和升压功能的情况中，电容的增加直接联系到使用半导体层和栅电极的电容中半导体器件面积的增加。但特别地，用于RFID的半导体器件优选被尽可能小型化，并期望半导体器件中占据的电容器减小或者电容增加。
根据这点实施本发明，其目的在于减小半导体器件的电路中占据的电容面积以小型化具有电容器和有机存储器的半导体器件，或者增加电路中的电容而不增加半导体器件的面积，从而改善性能。注意，本说明书中的半导体器件指能通过半导体属性工作的器件。通过使用本发明，可形成诸如具有多层布线层或处理器芯片(也称作无线芯片、无线处理器、无线存储器或无线标签)集成电路的半导体器件。
根据本发明之一，在同一基片上提供了存储器部分和电连接到该存储器部分的外围电路。所述存储器部分具有第一方向上延伸的位线，与第一方向垂直的第二方向上延伸的字线，以及存储器元件，它由形成位线的第一导电层、包含有机化合物的层和形成字线的第二导电层的堆叠结构构成。外围电路包括具有一电介质层的电容器，所述电介质层的材料与含有机化合物的层的相同。
根据本发明之一，在同一基片上设置存储器部分、用于控制存储器部分的电路和电源电路。存储器部分具有第一方向上延伸的位线，与第一方向垂直的第二方向上延伸的字线，以及存储器元件，它由形成位线的第一导电层、包含有机化合物的层和形成字线的第二导电层的堆叠结构构成。电源电路包括具有一电介质层的电容器，所述电介质层的材料与所述含有机化合物的层的相同。
根据本发明之一，在同一基片上设置存储器部分、用于控制存储器部分的电路和发送器/接收器电路。存储器部分具有第一方向上延伸的位线，与第一方向垂直的第二方向上延伸的字线，以及存储器元件，它由形成位线的第一导电层、包含有机化合物的层和形成字线的第二导电层的堆叠结构构成。发送器/接收器电路包括具有一电介质层的电容器，所述电介质层的材料与所述含有机化合物的层的相同。
根据本发明之一，在同一基片上提供存储器部分和电连接到存储器部分的外围电路。存储器部分具有由多个存储器单元形成的存储器单元阵列，它们每一个都具有晶体管和存储器元件。存储器元件具有电连接到晶体管的源极或漏极区的第一导电层，设置于第一导电层上的有机化合物层，以及设置于有机化合物层上的第二导电层。外围电路包括具有一电介质层的电容器，所述电介质层包含与所述有机化合物层相同的材料。
根据本发明之一，在同一基片上设置存储器部分、用于控制存储器部分的电路和电源电路。存储器部分具有由多个存储器单元形成的存储器单元阵列，它们每一个都具有晶体管和存储器元件。存储器元件具有电连接到晶体管的源极或漏极区的第一导电层，设置于第一导电层上的有机化合物层，以及设置于有机化合物层上的第二导电层。电源电路包括具有一电介质层的电容器，所述电介质层包含与所述有机化合物层相同的材料。
根据本发明之一，在同一基片上设置存储器部分、用于控制存储器部分的电路和发送器/接收器电路。存储器部分具有由多个存储器单元形成的存储器单元阵列，它们每一个都具有晶体管和存储器元件。存储器元件具有电连接到晶体管的源极或漏极区的第一导电层，设置于第一导电层上的有机化合物层，以及设置于有机化合物层上的第二导电层。发送器/接收器电路包括具有一电介质层的电容器，所述电介质层包含与所述有机化合物层相同的材料。
前述配置可具有其电介质层的材料与含有机化合物的层的材料相同的第一电容器以及同一基片上的其电介质层由半导体层构成的第二电容器。注意，期望其电介质层的材料与含有机化合物的层的材料相同的第一电容器以及具有由半导体构成的电介质层的第二电容器相互并联。此外，与第二导电层相同的材料可用于具有由与含有机化合物层的材料相同的材料形成的电介质层的第一电容器的一个电极。
注意，在前述配置中，具有整流属性的元件可设置于第一导电层和含有机化合物的层之间或者于含有机化合物的层和第二导电层之间。对于具有整流属性的元件，使用使栅电极与漏电极相连的晶体管。
本发明之一是一种半导体器件的制造方法，所述半导体器件具有含存储器元件的存储器部分；以及电连接到存储器部分的外围电路，且该外围电路具有绝缘表面上的电容器，其中在所述绝缘表面上从底部顺序地形成第一导电层、含有机化合物的层和第二导电层。含有机化合物的层用于电容器的电介质层。
本发明之一是一种半导体器件的制造方法，所述半导体器件具有含晶体管的存储器部分，电连接到存储器部分的外围电路，所述外围电路具有含绝缘表面的基片上的第一电容器和第二电容器，其中第一半导体层和第二半导体层形成于具有绝缘表面的基片上；形成具有第一半导体层的晶体管和具有第二半导体层的第一电容器；在第一导电层上形成电连接到晶体管的第一导电层和含有机化合物的层；在与第一导电层重叠的含有机化合物的层上形成第二导电层。含有机化合物的层用作所述第二电容器的电介质层。
在前述配置中，第一电容器和第二电容器优选相互并联。此外，与第二导电层相同的材料可用于电容器的一个电极。
注意，在前述配置中，具有整流属性的元件可设置于第一导电层和含有机化合物的层之间或者于含有机化合物的层和第二导电层之间。使栅电极与漏电极相连的晶体管用作具有整流属性的元件。
注意，有机存储器指具有一对导电层之间插入的含有机化合物层的存储器。本发明中，使用具有电介质层的电容器，所述电介质层的材料与用于有机存储器的含有机化合物的层的材料相同。本说明书中的外围电路指至少具有一个电容器的电路，诸如谐振电路、电源电路、升压电路、DA转换器或保护电路。此外，除了具有由与含有机化合物层相同的材料构成的电介质层的电容器外，可在同一基片上设置具有由半导体形成的电介质层的电容器。在这种情况中，期望其电介质层的材料与含有机化合物的层的材料相同的电容器以及具有由半导体构成的电介质层的电容器相互并联。
通过本发明，可以获得其上能容易和廉价地形成有机存储器的半导体器件而不使用特殊过程且不会特别地增加过程。
在具有与晶体管相同的半导体层作为电介质层的常规电容器中，仅在与栅极绝缘膜和半导体层重叠的区域中获得有效电容。相反，在用于有机存储器的具有含有机化合物层的电容器中，由于电容器可排列于诸如晶体管或布线的元件上，这种排列所需的多数面积可贡献电容；从而可以减少半导体器件中的电路中占据的电容器面积。
此外，当具有高介电常数的材料被选择性地用于与本发明相关的含有机化合物的层时，可以改善电容器每单位面积的电容值。
附图说明
图1是示出本发明实施例模式的剖视图。
图2A和2B是各自示出本发明实施例模式的剖视图。
图3是示出本发明实施例模式的剖视图。
图4是示出本发明实施例模式的剖视图。
图5是示出本发明实施例模式的剖视图。
图6是示出本发明实施例模式的剖视图。
图7是示出本发明实施例模式的剖视图。
图8是RFID芯片的示意图。
图9A和9B是示出安装有源矩阵存储器的RFID芯片的示意图。
图10是示出本发明实施例模式的剖视图。
图11是示出本发明实施例模式的剖视图。
图12A和12B是示出有源矩阵存储器的读取的示意图。
图13是示出本发明实施例模式的剖视图。
图14A到14D是各自示出形成本发明的电路的一个步骤的剖视图。
图15A到15D是各自示出形成本发明的电路的一个步骤的剖视图。
图16A和16B是各自示出形成本发明的电路的一个步骤的剖视图。
图17A和17B是示出安装无源矩阵存储器的RFID芯片的示意图。
图18是示出本发明实施例模式的剖视图。
图19是示出本发明实施例模式的剖视图。
图20是示出使用本发明的半导体器件结构的示图。
图21是示出使用本发明的电路的横截面的示图。
图22A到22E是各自示出使用本发明的电路的顶表面的示图。
图23A和23B是各自示出使用本发明的电路的顶表面和掩膜图案的示图。
图24A和24B是各自示出使用本发明的电路的顶表面和掩膜图案的示图。
图25A和25B是各自示出使用本发明的电路的顶表面和掩膜图案的示图。
图26A到26G是各自示出本发明应用的示图。
图27是示出本发明应用的示图。
具体实施方式
虽然参考附图并借助实施例模式完整地描述了本发明，但可以理解，各种变化和修改对于本领域的熟练技术人员来说是显而易见的。因此，除非这种变化和修改背离了本发明的范围，否则它们应被解释为包含其中。注意，在用于说明本发明的所有附图中，相同的部分或具有相同功能的部分由相同的参考标号标注，并省略其描述。
(实施例模式1)
在本实施例模式中，参考附图描述由存储器元件和电容器构成的半导体器件的一个结构示例，所述存储器元件中包含有机化合物的一层设置于两个导电层之间且所述电容器中包含与存储器元件相同的有机化合物的一层设置于两个导电层之间。
对于与本发明有关的半导体器件，存储器元件108和电容器109形成于基片100上，如图1所示。
通过堆叠第一导电层101、包含有机化合物的层104和第二导电层106来形成图1所示的存储器元件108。此外，通过堆叠第一导电层102、包含使用与存储器元件部分相同材料的有机化合物的层105和第二导电层107来形成电容器109。隔离层110a、110b和110c具有阻止第一导电层101和第二导电层106或者第一导电层102和第二导电层107直接接触的功能。
可分别在相同过程中形成第一导电层101、102和103，包含有机化合物的层104和105，第二导电层106和107，以及隔离层110a、110b和110c。因此，可以同时在同一过程中形成存储器元件108和电容器109的相应诸层。
在该结构中，具有高导电率的元素、化合物等可用于第一导电层101、102和103以及第二导电层106和107。通常，可以使用单层或堆叠层结构，它们由选自金(Au)、银(Ag)、铂(Pt)、镍(Ni)、钨(W)、铬(Cr)、钼(Mo)、铁(Fe)、钴(Co)、铜(Cu)、钯(Pd)、碳(C)、铝(Al)、锰(Mn)、钛(Ti)、钽(Ta)等的元素或包含多个元素的合金构成。作为包含多个元素的合金，例如可以使用包含Al和Ti的合金、包含Ti和C的合金、包含Al和Ni的合金、包含Al和C的合金、包含Al、Ni和C的合金、包含Al和Mo的合金等。前述材料可通过气相沉积、溅射、CVD、印刷或微滴排放法形成。例如，通过微滴排放法形成Ag，或可以通过气相沉积形成Al。
此外，可以提供第一导电层101、102和103；以及第二导电层106和107之一或两者，以具有透光属性。具有透光属性的导电层由透明导电材料形成或者不使用透明导电材料而被形成为具有透光的薄膜厚度。作为透明导电材料，可以使用具有透光属性的导电氧化物材料，诸如氧化铟锡(ITO)、氧化锌(ZnO)、氧化铟锌(IZO)或者添加镓的氧化锌(GZO)。此外，可以使用包含ITO和氧化硅的氧化铟锡(以下称作ITSO)或者包含2到20重量％的氧化硅和氧化锌(ZnO)的氧化铟。
包含有机化合物的层104、105由其中通过电活动改变导电率的有机化合物或者混合了有机化合物和无机化合物的层构成。包含有机化合物的层104和105可用单层或者用多个堆叠层形成。此外，也可以堆叠由其中通过电活动改变导电率的有机化合物构成的层。
聚酰亚胺、丙烯酸、聚酰胺、苯并环丁烯、环氧树脂等所代表的有机树脂被用于可以形成包含有机化合物的层104和105的有机化合物。
此外，具有空穴输运属性的有机化合物材料、具有电子输运属性的有机化合物材料等被用于其中通过电活动改变导电率的有机化合物，它可以形成包含有机化合物104、105的层。
作为具有空穴输运属性的有机化合物材料，可以使用芳族胺基化合物(即，苯环-氮键)，如4，4’-二[N-(1-萘基)-N-苯基氨基]联苯(缩写：α-NPD)、4，4’-二[N-(3-甲基苯基)-N-苯基氨基]联苯(缩写：TPD)、4，4’，4”-三(N，N-二苯基氨基)三苯基胺(缩写：TDATA)、4，4’，4”-三[N-(3-甲基苯基)-N-苯基氨基]三苯基胺(缩写：MTDATA)或4，4’-二[N-(4-(N，N-二-m-甲苯基氨基)苯基)-N-苯基氨基]联苯(缩写：DNTPD)或酞菁化合物如酞菁(缩写：H2Pc)、酞菁铜(缩写：CuPc)或者酞菁氧钒(缩写：VOPc)。这里所述物质是孔穴迁移率为10-6cm2/V或以上的物质。
对于具有电子输运性能的有机化合物，可以使用由具有喹啉骨架或苯并喹啉骨架的金属络合物形成的材料，如三(8-喹啉根合)铝(缩写：Alq3)、三(4-甲基-8-喹啉根合)铝(缩写：Almq3)、二(10-羟基苯并[h]喹啉根合)铍(缩写：BeBq2)或二(2-甲基-8-喹啉根合)(4-苯基)铝(缩写：BAlq)等。而且，可以使用具有噁唑或噻唑配体的金属络合物的材料如二[2-(2-羟基苯基)苯并噁唑根合]锌(缩写：Zn(BOX)2)或二[2-(2-羟基苯基)苯并噻唑根合]锌(缩写：Zn(BTZ)2)等。
而且，可以使用所述金属络合物以外的其它物质，2-(4-联苯基)-5-(4-叔丁基苯基)-1，3，4-噁二唑(缩写：PBD)、1，3-二[5-(p-叔丁基苯基)-1，3，4-噁二唑-2-基]苯(缩写：OXD-7)、3-(4-叔丁基苯基)-4-苯基-5-(4-联苯基)-1，2，4-三唑(缩写：TAZ)、3-(4-叔丁基苯基)-4-(4-乙基苯基)-5-(4-联苯基)-1，2，4-三唑(缩写：p-EtTAZ)、红菲绕啉(缩写：BPhen)、深亚铜试剂(bathocuproin)(缩写：BCP)等。这里所述的物质是电子迁移率为10-6cm2/V或以上的物质。
对于制造方法，气相沉积、电子束蒸发法、溅射、CVD等可用于形成。此外，可以通过同时沉积每种材料来形成含有机化合物和无机化合物的混合层；可通过组合相同或不同的方法来形成混合层，诸如通过电阻加热蒸发的共蒸发、通过电子束蒸发的共蒸发、通过电阻加热蒸发和电子束蒸发的共蒸发、通过电阻加热蒸发和溅射的沉积或者通过电子束蒸发和溅射的沉积。此外，可以使用涂布、微滴排放法、印刷(用于选择性地形成图案的方法，诸如丝网印刷或胶印)等。
此外，通过将具有高介电常数的材料用于包含有机化合物的层104和105，可改善电容器109的每单位面积电容值。
作为隔离层110a、110b和110c，可以使用无机绝缘材料，诸如氧化硅、氮化硅、氮氧化硅、氧化铝、氮化铝或氮氧化铝；丙烯酸、甲基丙烯酸或其衍生物；耐热的高分子，诸如聚酰亚胺、芳香族聚酰胺或聚苯并咪唑；硅氧烷树脂。注意，硅氧烷树脂对应于包含Si-O-Si键的树脂。硅氧烷由通过硅(Si)和氧(O)的键形成的骨架构成。作为取代基，使用至少包括氢的有机基团(例如，烷基基团或芳香族烃)。或者，可以将氟基团用作取代基。此外，至少包含氢和氟基团的有机基团可用作取代基。此外，使用诸如乙烯树脂(诸如聚乙烯乙醇或聚乙烯丁缩醛)、环氧树脂、苯酚树脂、酚醛清漆树脂、丙烯酸树脂、三聚氰胺树脂或氨基甲酸乙酯树脂的树脂材料。此外，可使用诸如苯并环丁烯、聚对二甲苯、芳基氟化醚或聚酰亚胺的有机材料；包括可水溶均聚物和可水溶共聚物的复合材料等。对于制造方法，可以使用气相生长法，诸如等离子体CVD和热CVD法，或溅射法。此外，也可使用微滴排放法或印刷(其中形成图案的方法，诸如丝网印刷或胶印)。也可以使用通过涂布获得的TOF薄膜、SOG薄膜等。
此外，在通过微滴排放法排放组合物以形成导电层、绝缘层等后，可以压力按压表面以平面化，从而提升平面度。作为用于按压的方法，可以通过扫描表面上的辊形物体降低粗糙度以变平，或者用平的板状物体垂直按压该表面。按压时，可执行加热过程。此外，表面可通过溶剂等被软化或溶解，且可以用气刀除去表面的粗糙部分。此外，可以使用CMP方法进行抛光。该过程可应用于由于微滴排放法出现粗糙时要使表面平面化的情况中。
图13示出了一个示例，其中使用多个有机化合物层形成存储器单元部分和电容器。
图13中，对于存储器元件108，包含有机化合物的第一层113形成于第一导电层101上，包含有机化合物的第二层114按一定形状形成于所述含有机化合物的第一层113上并覆盖之，且第二导电层106形成于含有机化合物的第二层114上。此外，对于电容器109，含有机化合物的第一层115形成于第一导电层102上，含有机化合物的第二层116按一定形状形成于含有机化合物的第一层115上并覆盖之，且第二导电层107形成于含有机化合物的第二层116上。
此外，在用堆叠层形成存储器元件或电容器的情况中，含有机化合物的第二层可选择性地形成于含有机化合物的第一层和第二导电层之间。
此外，在本实施例模式的前述结构中，具有整流属性的元件可设置于存储器元件108的第一导电层101和含有机化合物的层104之间。其中栅电极链接到漏电极的晶体管或者二极管可用作具有整流属性的元件。当如上地提供具有整流属性的元件时，电流仅流向一个方向，从而减少了误差并改善了读出容限。注意，具有整流属性的元件可设置于含有机化合物的层104和第二导电层106之间。
如上所述，隔离层110a、110b和110c具有阻止第一导电层101和第二导电层106或者第一导电层102和第二导电层107直接接触的功能；但在第一导电层的厚度足够薄以不断开产生电平差的区域(诸如端部)中含有机化合物的层的情况中，可以去除隔离层110a、110b和110c的一部分或全部。
图2A示出了具有不含隔离层的结构的半导体器件的结构示例。图2A中，形成存储器元件108，以使第一导电层101的整个表面由含有机化合物的层104覆盖，且形成第二导电层106以覆盖含有机化合物的层104。类似地形成电容器109以便用含有机化合物的层105覆盖第一导电层102，并形成第二导电层107以覆盖含有机化合物的层105。不形成隔离层有助于简化过程。
注意，第二导电层106和107一般是电气隔离的；但在存储器元件部分的一个电极和电容器的一个电极具有相同电位的情况中，第二导电层106和107是连接的。
图2B示出了具有这种结构的半导体器件的结构示例。在存储器元件108和电容器109中，在图2B中，使用含有机化合物的共用层以及共用的第二导电层。存储器元件108具有第一导电层101、含有机化合物的层112和第二导电层111的堆叠层结构，且电容器109具有第一导电层102、含有机化合物的层112和第二导电层111的堆叠层结构。在存储器元件部分的一个电极和电容器的一个电极具有相同电位的情况中，可使用这种结构。
通过使用这种结构，存储器元件和电容器可同时形成于同一基片上而不增加过程。
(实施例模式2)
参考与实施例模式1不同的本实施例模式的附图描述由存储器元件和电容器构成的半导体器件的一个结构示例，所述存储器元件中含有机化合物的层设置于两个导电层之间，且所述电容器中含与存储器元件中的相同的有机化合物的层设置于两个导电层之间。
图1示出了其中存储器元件108和电容器109设置于基片100上的结构；但本发明不限于此，且晶体管组200设置于基片100上，且存储器元件108和电容器109可形成于其上，如图3所示。图3示出了其中电容器109正好形成于晶体管组200上且电极的一端连接到布线150的结构。因此，电容器109用作晶体管组200和布线150之间的电容。
图3中，薄膜晶体管(TFT)设置于晶体管组200中；但这是一示例，且只要是已知的，可以使用任何类型的结构。例如，可以使用CMOS晶体管或场效应晶体管。此外，任何类型的结构都可用于晶体管组200中包含的半导体层的结构，且例如，可形成杂质区(包括源极区、漏极区和LDD区)，且可以采用P沟道型和N沟道型中的任一种。
此外，晶体管的沟道形成区可以是由一个沟道形成区形成的单栅极结构、由两个沟道形成区形成的双栅极结构或者由三个沟道形成区形成的三栅极结构。当本发明和单栅极结构组合时，可以获得进一步小型化的半导体器件。此外，当将本发明与双栅极或三栅极结构组合时，可进一步减少关闭电流的变化且可以获得可靠性较高的半导体器件。
此外，可以形成绝缘层(侧壁)以与栅电极的侧表面相接触，或者可以形成硅化物层到源极和漏极区以及栅电极。作为硅化物层的材料，可以使用镍、钨、钼、钴、铂等。
注意，这里描述了其中存储器元件108和电容器109形成于晶体管组200上的示例；但存储器元件108和电容器109以及晶体管组200可在分开过程中制造并可以用导电膜等彼此粘着。
此外，图3示出了其中电容器109正好形成于要连接的晶体管组200上的示例；但不限于晶体管，布线可用于连接到电容器。图4示出了其中电容器正好形成于要连接的布线上的示例。
图4示出了一种结构，其中电容器109正好形成于布线250上，且电容器109的第二导电层经过第一导电层103连接到布线150。因此，电容器109用作布线150和布线250之间的电容。
此外，用于形成电容器的区域不必在不直接连接的晶体管或布线上，并可以任意地确定。图5是示出其中存储器元件108和电容器109形成于晶体管300和晶体管组310上的示例的示图。图5中，电容器109正好形成于不连接到电容器109的晶体管组310上。
类似地，电容器也可以正好形成于不直接连接到电容器的布线上。图6是示出其中存储器元件108和电容器109形成于布线150以及布线350、351、352和352上的示例的示图。图6中，电容器109正好形成于不连接到电容器109的布线351、352和353上。
通过使用图5或图6所示的这种结构，本发明的电容器也可正好形成于不直接连接的电路和布线上。
如上所述，通过本实施例模式中描述的这种结构，减少使用半导体层和栅电极的常规电容器的全部或一部分且可以在电路或布线上设置电容器。结果，它可以有助于减少半导体器件的面积。
(实施例模式3)
参考与实施例模式1和2不同的本实施例模式的附图描述由存储器元件和电容器构成的半导体器件的一个结构示例，所述存储器元件中包含有机化合物的层设置于两个导电层之间，且所述电容器中含与存储器元件中的相同的有机化合物的层设置于两个导电层之间、
本发明的电容器可通过组合现有的电容器实现电容的增加。图7是其中将使用半导体层和栅极金属的常规电容器与本发明的电容器组合的示例。
在图7所示的示例中，现有电容器400形成于基片100上，且存储器元件108和电容器109形成于其上。电容器400是常规使用的电容器且其中TFT的源电极层和漏电极层加以连接以使电容器400用作使用半导体层和栅电极之间的电容的电容器。
此外，布线150和现有电容器400中的栅电极彼此连接，以使现有电容器400的电容和电容器109的电容加以组合，并在布线150和现有电容器400的漏-源电极之间产生。
通过使用这种结构，可以同时使用电容器和使用半导体层和栅电极的常规电容器。因此，与常规芯片相比，可以增加电容而不增加芯片面积，从而可以改善电路功能。
此外，可以根据施加到元件上的电压来选择要使用的电容器。例如，可以根据区域改变要使用的电容器，使得现有电容器用于在产生高电压时会破坏本发明的电容器的一个区域的电容，同时将本发明的电容器用于使用低电压的另一区域中的电容。
此外，通过组合前述实施例模式，减少了常规电容器并大大增加了本发明的电容器，因此减少了芯片面积并可以实现功能改善。
(实施例模式4)
参考附图描述RFID芯片的结构示例，其中形成了前述实施例模式中所述的电容器和有机存储器且其上安装了天线。
在本实施例模式中所述的RFID芯片中，特点在于数据的无接触读取和写入是可能的。广泛地将数据传输方法分类为三种，它们是用于通过用相对位置中设置的一对线圈的互感进行通信的电磁耦合法，用于通过感应场进行通信的电磁感应法，以及用于通过使用电波进行通信的电波法。可以采用这些方法中的任一种。此外，可以按两种方式提供用于传送数据的天线。按一种方式，天线设置于具备多个元件和存储器元件的基片上。按另一种方式，将端子部分设置于具备多个元件和存储器元件的基片上，且通过连接到所述端子部分来设置提供给另一基片的天线。
首先，参考附图描述RFID芯片的一个结构示例，其中天线设置于具备多个元件和存储器元件的基片上。
图8是RFID芯片的示意图。如图8所示，天线电路1101、时钟发生电路1104、电源电路1105、控制电路1112和存储器电路1113设置于基片1100上。天线电路1101有天线1102和谐振电容器1103，而电源电路1105具有平滑电路1106和升压电路1107。此外，平滑电路1106有用于整流交流信号的二极管1108和平滑电容器1109，而升压电路1107具有用于升压电压的二极管组1110和电容器组1111。虽然未示出，但除了以上电路外还可以提供数据调制/解调电路、传感器、接口电路等。
通过本发明，可以用使用导电层和形成以上实施例模式所述的有机存储器的有机化合物的电容器取代谐振电容器1103、平滑电容器1109和电容器组1111的一部分或全部。
但是，在本发明的结构应用于其中施加可能破坏存储器元件的高电压的区域中的情况中，诸如在电容器组1111的最后一级中，有必要采取不破坏使用导电层和形成有机存储器的有机化合物的电容器的措施。例如，局部地增加相应部分中电容器的绝缘层的厚度，用另一绝缘层取代相应部分中的电容器的绝缘层，添加另一绝缘层等等。
当然，可以用常规电容器取代；与使用区域相当的电容器的取代不限于前述示例而是可以应用于芯片中具有电容器的电路中所有电容器。
图9A是具有由有源矩阵型构成的存储器装置的RFID芯片的俯视图，且图中示出了在从上面观看时形成用作存储器元件的上电极和本发明电容器的上电极的导电层以及用作天线的导电层的位置。图9A中，存储器1001、天线电路1005和电源电路1009设置于基片1000上。尽管未示出，除以上电路外还设有控制电路和时钟发生电路，并可以设有数据调制/解调电路、传感器、接口电路等等。
存储器1001具有存储器单元阵列1003，其中提供了多个存储器单元1002，且按一定形状形成了导电层1004以覆盖存储器单元阵列1003。天线电路1005具有天线1006和谐振电容器1007，且导电层1008按一定形状形成以覆盖谐振电容器1007。电源电路1009具有平滑电路1010和升压电路1007。平滑电路1010还具有平滑电路1012，且导电层1011按一定形状形成以覆盖平滑电路1012。升压电路1013具有电容器1015、1017、1019、1021和1023，且导电层1014、1016、1018、1020和1022按一定形状形成以覆盖各电容器。
所有导电层1004、1008、1011、1014、1016、1018、1020和1022在同一时间在同一过程中由相同的材料形成。
注意，天线1006具有一定的形状以包围谐振电容器1007和电源电路1009；但是，这是一示例且实际天线的形状不限于此。此外，所形成的电容器的诸如数量、形状或排列的结构是一示例，且实际电容器的结构不限于此。
图9B示出了由有源矩阵类型构成的存储器装置的一个结构示例。存储器装置具有具备按矩阵的存储器单元1002的存储器单元阵列1003，具有列解码器1076a、读取电路1076b和选择器1076c的位线驱动器电路1076，具有行解码器1074a和电平移动器1074b的字线驱动器电路1074，以及具有写入电路等并执行外部交换的接口1073。注意，这里描述的存储器1001的结构是一示例，且可以提供诸如读出放大器、输出电路或缓冲器的其它电路，且可以在位线驱动器电路中提供写入电路。
存储器单元1002具有形成字线Wy(1≤y≤n)的第一导电层、形成位线Bx(1≤x≤m)的第二导电层、晶体管1060以及存储器元件1065。存储器元件1065具有其中有机化合物层夹在第一和第二导电层之间的结构。
图10是示出图9A中沿线A-B获得的横截面结构的示图。图10示出了具有有源矩阵型的存储器装置的半导体器件。具有晶体管510a和510b的晶体管部分530、具有晶体管520a和520b的晶体管部分540、具有晶体管550a和550b的晶体管部分560以及包括绝缘层501a、501b、508、509、511、516和514的元件形成层535设于基片500上，并在元件形成层535上，提供了存储器元件部分525、由与存储器元件相同的材料形成的电容器570以及用作天线的导电层543。
注意，这里所述的是存储器元件部分525、电容器570和用作天线的导电层543设置于元件形成层535上的情况；但本发明不限于这种结构，且存储器元件部分525、电容器570和用作天线的导电层543也可设置于元件形成层535下面的层。
存储器元件部分525由存储器元件515a和515b构成。通过在第一导电层506a上堆叠隔离层(绝缘层)507a、隔离层(绝缘层)507b、含有机化合物的层512和第二导电层513构成存储器元件515a。通过在第一导电层506b上堆叠隔离层(绝缘层)507b、隔离层(绝缘层)507c、含有机化合物的层512以及第二导电层513来提供存储器元件515b。此外，形成用作保护膜的绝缘层514以覆盖第二导电层513。
此外，其上形成存储器元件515a和存储器元件515b的第一导电层506a和第一导电层506b分别连接到晶体管510a和510b的源或漏电极层。即，每个存储器元件连接到每一个晶体管。此外，含有机化合物的层512形成于整个表面上，以覆盖第一导电层506a、506b以及隔离层(绝缘层)507a、507b和507c；但它可为每个存储器单元选择性地形成。注意，可以使用前述实施例模式中描述的材料或制造方法形成存储器元件515a和515b。
通过将电压施加到第一导电层506a和506b以及第二导电层513，电流流到含有机化合物的层512。因此，含有机化合物的层512的温度由于焦耳热而上升，液化含有机化合物的层512，且具有流动性的组合物在不保持固态形状的情况下移动。因此，含有机化合物的层512的厚度变得不均，含有机化合物的层512变换，且第一导电层506a和506b以及第二导电层513被短路。因此，在施加电压前后，存储器元件的导电性改变。
通过读取每个存储器元件中导电率的变化来进行数据的读取。参考图12A和12B来描述读取方法的示例。
图12A是有源矩阵型存储器元件及其驱动器电路的图案，它由字线驱动器电路724、位线驱动器电路726和存储器元件部分721构成，其中位线Bx和字线Wy予以连接。位线驱动器电路726包括列解码器726a、读取电路726b和选择器726c。此外，读取电路726b具有读出放大器747和电阻元件746。注意，这里所示的结构仅仅是示例，且可以提供诸如输出电路或缓冲器的其它电路或者可以在位线驱动器电路中提供写入电路。
图12B示出了其中数据“0”被写入存储器元件部分的存储器元件部分的电流电压特征701，其中数据“1”被写入的存储器元件部分的电流电压特征702，以及电阻元件746的电流电压特征703，且这里示出了使用电阻元件746的晶体管的情况。此外，描述在读出数据时在第一导电层506a和第二导电层513之间施加3V作为工作电压的情况。
图12B中，在具有存储器元件部分的存储器单元中，其中写入了数据“0”，存储器单元部分的电流电压特征701与晶体管的电流电压特征703的交点704是工作点。在这种情况中，节点α的电位变成V2(V)。节点α的电位被提供给读出放大器747。在读出放大器747中，存储器单元中存储的数据被确定为“0”。
另一方面，在具有存储器元件的存储器单元中，其中写入了数据“1”，存储器元件的电流电压特征702与晶体管的电流电压特征703的交点705是工作点。在这种情况中，节点α的电位变成V1(V)(V1＞V2)。节点α的电位被提供给读出放大器747。在读出放大器747中，存储器单元中存储的数据被确定为“1”。
通过读出受到分阻以符合存储器元件部分721的电阻值的电位，可以确定存储器单元中存储的数据。
此外，在存储器元件515a中，具有整流属性的元件可设置于第一导电层506a和含有机化合物的层512之间，或者在含有机化合物的层512和第二导电层513之间。具有整流属性的元件是其中栅电极和漏电极被连接的晶体管，或者是二极管。例如，可以使用通过堆叠N型半导体层和P型半导体层提供的PN结二极管。按此方式，通过提供具有整流属性的二极管，电流仅流向一个方向，从而减少误差并改善读取容限。注意，在提供二极管时，可以使用具有不同结构的二极管，诸如具有PIN结的二极管或雪崩二极管，以代替具有PN结的二极管。注意，其同样可应用于存储器元件515b。
通过在与第一导电层506a和506b相同的层中形成的第一导电层561上堆叠隔离层(绝缘层)507d、隔离层(绝缘层)507e、在与含有机化合物的层512相同的层中形成的含有机化合物的层562以及在与第二导电层513相同的层中形成的第二导电层563来提供电容器570。此外，形成用作保护膜的绝缘层514，覆盖第二导电层563。此外，第二导电层563经过与第一导电层561分开的导电层564连接到布线565，并通过布线565连接到另一电路。通过使用这种结构，可以正好在晶体管或布线上设置电容器。
用作天线的导电层543设置于在与第二导电层513相同的层中形成的导电层542上。注意，用作天线的导电层可形成于与第二导电层513相同的层中。此外，导电层542设置于形成于与第一导电层506a和506b相同的层中的导电层541上。导电层541连接到晶体管520a的源电极层或漏电极层。
作为用作天线的导电层543的材料，可使用选自金(Au)、铂(Pt)、镍(Ni)、钨(W)、钼(Mo)、钴(Co)、铜(Cu)、铝(Al)、锰(Mn)、钛(Ti)等的元素或包含多个元素的合金。作为用作天线的导电层543的制造方法，可使用蒸气、溅射、CVD、诸如丝网印刷或凹版印刷的各种印刷法、微滴排放法等。
元件形成层535中包含的晶体管510a、510b、520a、520b、550a和550b可通过P沟道TFT、N沟道TFT或组合它们的CMOS来提供。此外，任何类型的结构都可用于包含于晶体管510a、510b、520a、520b、550a和550b中每一个的半导体层结构，且例如可以形成杂质区(包括源极区、漏极区和LDD区)，且可以使用P沟道型或N沟道型中的任一个来形成半导体层。此外，可形成绝缘层(侧壁)，以与栅电极的侧表面相接触，或者可将硅化物层提供给源极区和漏极区以及栅电极之一或两者。作为硅化物层的材料，可使用镍、钨、钼、钴、铂等。
此外，在包含于元件形成层535中的晶体管510a、510b、520a、520b、550a和550b中，诸如非晶各种半导体、结晶半导体、多晶半导体或微晶半导体的各种半导体可用于每个半导体层中。可提供具有由有机化合物构成的半导体层的有机晶体管，作为晶体管510a、510b、520a、520b、550a和550b。在这种情况中，可以通过直接印刷法、微滴排放法等在具有柔性的基片(诸如塑料基片500)上形成由有机晶体管构成的元件形成层535。通过使用印刷或微滴排放法形成元件形成层，可以以较低的成本形成半导体器件。
此外，如上所述，可以使用蒸气、溅射、CVD、印刷、微滴排放法等形成元件形成层535、存储器元件515a和515b、电容器570和用作天线的导电层543。注意，可以对每个区域使用不同的方法。例如，通过热处理使需要高速运行的晶体管结晶化，以便在基片上形成由Si等构成的半导体层之后提供，且随后用作开关元件的晶体管可通过使用印刷或微滴排放法以元件形成层上的有机晶体管来提供。
注意，可提供传感器以连接到晶体管。作为传感器，可给出通过物理手段或化学手段检测温度、湿度、亮度、气体、重力、压力、声音(振动)、加速度和气体特征的元件。通常使用半导体元件形成传感器，诸如电阻元件、电容耦合元件、电感耦合元件、光电元件、光电转换元件、热电动势元件、晶体管、热敏电阻或二极管。
接着，参考图11描述半导体器件的一个结构示例，其中端子部分设置于具备多个元件和存储器元件的基片上，且另一基片上提供的天线连接到该端子部分。
图11示出了具有有源矩阵型存储器器件的半导体装置。具有晶体管610a和610b的晶体管部分630、具有晶体管620a和620b的晶体管部分640、具有晶体管650a和650b的晶体管部分660以及包括绝缘层601a、601b、608、609、611、616和614的元件形成层635设置于基片600上。此外，通过使用存储器元件的材料形成的存储器元件部分625和电容器670设置于元件形成层635上。此外，提供了设置于基片646的作为天线的导电层643，以连接到元件形成层635。
注意，这里描述的是存储器元件部分625或用作天线的导电层643被设置于元件形成层635上的情况；但本发明不限于这种结构，且存储器元件部分625、电容器670和用作天线的导电层643也可提供于元件形成层635下面的层。
存储器元件部分625由存储器元件615a和615b构成。通过在第一导电层606a上堆叠隔离层(绝缘层)607a、隔离层(绝缘层)607b、含有机化合物的层612和第二导电层613构成存储器元件615a。通过在第一导电层606b上堆叠隔离层(绝缘层)607b、隔离层(绝缘层)607c、含有机化合物的层612和第二导电层613来提供存储器元件615b。此外，形成用作保护膜的绝缘层614，覆盖第二导电层613。
此外，其上形成存储器元件615a和615b的第一导电层606a和第一导电层606b分别连接到晶体管610a和610b的源或漏电极层。即，每个存储器元件连接到每一个晶体管。此外，含有机化合物的层612形成于整个表面上，以覆盖第一导电层606a和606b以及隔离层(绝缘层)607a、607b和607c；但，它可以为每个存储器单元选择性地形成。注意，可以使用以上实施例模式中所述的材料或制造方法来形成存储器元件615a和615b。
通过将电压施加到第一导电层606a和606b以及第二导电层613，电流流到含有机化合物的层612。因此，含有机化合物的层612的温度由于焦耳热而上升，液化含有机化合物的层612，且具有流动性的组合物在不保持固态形状的情况下移动。因此，含有机化合物的层612的厚度变得不均，含有机化合物的层612转变，且第一导电层606a和606b以及第二导电层613被短路。因此，在施加电压前后存储器元件的导电率改变。
如上所述，通过读取每个存储器元件中导电率的变化来进行数据的读取。
此外，在存储器元件615a中，具有整流属性的元件可设置于第一导电层606a和含有机化合物的层612之间，或者含有机化合物的层612和第二导电层613之间。具有整流属性的元件是其中栅电极和漏电极被连接的晶体管，或者二极管。例如，可以使用通过堆叠N型半导体层和P型半导体层提供的PN结二极管。按此方式，通过提供具有整流属性的二极管，电流仅流向一个方向，从而减少错误并改善读取容限。注意，在提供二极管时，可以使用不同结构的二极管，诸如具有PIN结的二极管或雪崩二极管，以代替具有PN结的二极管。注意，其同样可应用于存储器元件615b。
通过在与第一导电层606a和606b相同的层中形成的第一导电层661上堆叠隔离层(绝缘层)607d、隔离层(绝缘层)607e、与含有机化合物的层612相同的层中形成的含有机化合物的层662以及与第二导电层613相同的层中形成的第二导电层663来提供电容器670。此外，形成用作保护膜的绝缘层614，覆盖第二导电层663。此外，第二导电层663通过与第一导电层661分开的导电层664连接到布线665，并通过布线665连接到另一电路。通过使用这种结构，可以正好在晶体管或布线上设置电容器。
用粘合树脂645将具备元件形成层635、存储器元件部分625和电容器670的基片600附着到具备用作天线的导电层643的基片646上。元件形成层635和导电层643通过树脂645内包含的导电精细颗粒644电连接。或者，可通过使用诸如银糊、铜糊或碳糊的导电粘合剂或者通过使用焊料结合将具备元件形成层635、存储器元件部分625和电容器670的基片600附着到具备用作天线的导电层643的基片646。
作为用作天线的导电层643的材料，可以使用选自金(Au)、铂(Pt)、镍(Ni)、钨(W)、钼(Mo)、钴(Co)、铜(Cu)、铝(Al)、锰(Mn)、钛(Ti)等的一种元素或者包含多个元素的合金等等。作为导电层643的制造方法，可以使用蒸发、溅射、CVD、诸如丝网印刷或凹版印刷的各种印刷法、微滴排放法等。
按此方式，可以形成使用刚好在布线或晶体管上形成的电容器的存储器装置以及具有天线的RFID芯片。此外，在本实施例模式中，薄膜晶体管可形成于基片上以提供元件形成层，或者可以将诸如Si的半导体基片用作基片并可以将场效应晶体管形成于该基片上以提供元件形成层。此外，SOI基片可用作基片且元件形成层可设置于其上。在这种情况中，可以通过使用用于附着晶片的方法或称作SIMOX的方法来形成SOI基片，所述方法用于通过将氧离子植入Si基片以在内部形成绝缘层。
此外，可以将存储器元件部分和电容器设置于具备用作天线的导电层的基片上。此外，可以提供与晶体管连接的传感器。
注意，在本实施例模式中，描述了有源矩阵存储器的应用；但相同的应用对于通过已知方法形成的无源矩阵存储器来说也是可能的。
图17A是具有无源矩阵型的存储器装置的RFID芯片的俯视图，图中示出了在从上面看时其中形成了用作存储器元件的上电极和本发明的电容器的上电极的导电层以及用作天线的导电层的位置。图17A中，存储器1201、天线电路1005和电源电路1009设置于基片1000上。尽管未示出，除以上电路外，提供了控制电路和时钟发生电路，且可以提供数据调制/解调电路、传感器、接口电路等。
存储器1201具有其中提供了多个存储器单元1202的存储器单元阵列1203，且形成每个导电层1204以延伸并在一列存储器单元之上。此时，导电层1204的数量相当于存储器单元的行数。导电层1204在同一时间在与导电层1008、1011、1014、1016、1018、1020和1022相同的过程中由相同的材料形成。
注意，图17A中，形成导电层1204以延伸并在一列存储器单元之上；但本发明不限于这种形状，导电层1204可以被形成为延伸并在一行存储器单元之上。
图17B示出了无源矩阵型的存储器装置的一个结构示例。该存储器装置具有具备矩阵中的存储器单元1202的存储器单元阵列1203，具有列解码器1226a、读取电路1226b和选择器1226c的位线驱动器电路1226，具有行解码器1224a和电平移动器1224b的字线驱动器电路1224，以及具有写入电路等并执行外部交换的接口1223。注意，这里描述的存储器1201的结构是一示例，且可以提供其它电路，诸如读出放大器、输出电路或缓冲器，并可以在位线驱动器电路中提供写入电路。
存储器单元1202具有形成字线Wy(1≤y≤n)的第一导电层、形成位线Bx(1≤x≤m)的第二导电层以及含有机化合物的层。含有机化合物的层可在第一导电层和第二导电层之间按单层结构或堆叠层结构形成。
图18是示出图17A中沿线A-B的横截面结构的示图。图18示出了具有无源矩阵型的存储器装置的半导体器件。具有晶体管1520a、1520b的晶体管部分1540、具有晶体管1550a和1550b的晶体管部分1560以及包括绝缘层1501a、1501b、1508、1509、1511、1516和1514的元件形成层1535设置于基片1500上。此外，存储器元件部分1525、由与存储器元件相同的材料构成的电容器1570以及用作天线的导电层1543设置于元件形成层1535上。
注意，这里描述的是存储器元件部分1525、电容器1570和用作天线的导电层1543被设置于元件形成层1535上的情况；但本发明不限于这种结构，且存储器元件部分1525、电容器1570和用作天线的导电层1543也可以设置于元件形成层1535下面的层。
存储器元件部分1525由存储器元件1515a和1515b组成。通过在第一导电层1506上堆叠隔离层(绝缘层)1507a、隔离层(绝缘层)1507b、含有机化合物的层1512a和第二导电层1513a构成存储器元件1515a。通过在第一导电层1506上堆叠隔离层(绝缘层)1507b、隔离层(绝缘层)1507c、含有机化合物的层1512b以及第二导电层1513b来提供存储器元件1515b。此外，形成用作保护膜的绝缘层1514，覆盖第二导电层1513a和1513b。其中形成存储器元件1515a和存储器元件1515b的第一导电层1506连接到布线1530。即第一导电层1506用作字线且第二导电层1513a和1513b用作位线。
当然，也可以使用其中第一导电层用作位线且第二导电层用作字线的结构。图19中示出了这样形成的结构示例。图19中，第一导电层1600a和1600b用作位线且第二导电层1601用作字线。可为每个存储器元件划分在第一导电层1600a和1600b以及第二导电层1601之间形成的含有机化合物的层1602。
注意，元件形成层1535、存储器元件部分1525、电容器1570和用作天线的导电层1543可使用以上实施例模式中所述的材料或制造方法形成。
此外，本实施例模式中制造的RFID芯片通过已知的剥离工艺从基片上剥离并粘附到柔性基片，以使RFID芯片可设置于柔性基片上且可以获得具有柔性的半导体器件。柔性基片对应于由聚丙烯、聚酯、乙烯、聚乙烯氟化物、聚乙烯氯化物等构成的薄膜、由纤维材料制成的纸张、基膜的堆叠膜(聚酯、聚酰胺、无机气相沉积膜、纸张等)以及粘合合成树脂膜(丙烯基合成树脂、环氧树脂基合成树脂等)等等。可以通过进行热处理和压力处理来获得薄膜。在执行热处理和压力处理中，通过施加压力来附着膜的最外表面上提供的粘合层或者膜的最外层上提供并通过热处理熔化的一层(不是粘合层)。粘合层可设置或不设置于基片上。粘合层对应于含粘合剂的层，诸如热可固化树脂、紫外线可固化树脂、环氧树脂基粘合剂或树脂添加剂。
通过如本实施例模式中那样应用本发明的电容器和有机存储器，可以刚好在布线或晶体管上形成电容器，且可以在形成有机存储器的同时形成电容器。按此方式，通过刚好在布线或晶体管上形成电容器，可以减少面积并通过增加电容而改善属性，且可以提供具有这两种优点的存储器装置和具备天线的RFID芯片。
(实施例模式5)
参考图14到16描述本实施例模式中包含薄膜晶体管、存储器元件、电容器和天线的本发明的半导体器件的制造方法。
首先，各自用作基底的绝缘层2001和2002形成于基片2000上(图14A)。基片2000可由形成于玻璃基片、石英基片、金属基片或不锈钢基片的一个表面上的绝缘层，或者由能忍受该过程的处理温度的具有耐热性的塑料基片等等构成。只要使用这类基片2000，对于其面积或形状没有明显的限制。因此，例如当将具有一米或更长侧边的矩形基片用作基片2000时，可显著地改善生产率。这种优点意味着其明显优于使用圆形硅基片的情况。此外，在基片2000和绝缘层2001之间使用剥离层时，具有薄膜晶体管的层可置换至形成导电膜等的基片。结果，连接到薄膜晶体管的导电膜可容易地连接到不同基片上的导电膜。
接着，绝缘层2001由氮氧化硅层形成作为第一层，绝缘层2002由氧氮化硅形成作为第二层。绝缘层2001和2002通过包含硅的氧化物或硅的氮化物的层并通过已知手段(溅射、等离子体CVD等)形成。硅的氧化物是包含硅(Si)和氧(O)的材料，诸如氧化物、氮氧化物或氧氮化硅。硅的氮化物是包含硅和氮(N)的材料，诸如氮化硅、氮氧化物或氧氮化硅。要作为基底的绝缘层可以是单层或堆叠层，且例如在要作为基底的绝缘层具有三层结构的情况中，氧化硅层、氧氮化硅层和氮氧化硅层可分别形成为第一层绝缘层、第二层绝缘层和第三层绝缘层。或者，氮氧化硅层、氧氮化硅层和氮氧化硅层可分别形成作为第一层绝缘层、第二层绝缘层和第三层绝缘层。要作为基底的绝缘层用作防止杂质从基片2000进入的阻挡膜。
接着，非晶半导体层2003(例如，包含非晶硅的层)形成于绝缘层2002(图14B)上。非晶半导体层2003通过已知手段(溅射，LPCVD，等离子体CVD等)形成为25到200nm的厚度(优选30到150nm)。随后，非晶半导体层2003通过已知结晶方法被结晶化(激光结晶法、使用RTA或退火炉的热结晶法，使用金属元素用于促进结晶的热结晶法，其中将激光结晶法与使用金属元素促进结晶的热结晶法组合的方法等等)，以形成结晶半导体层。结晶半导体层随后被形成图案为期望的形状，从而形成结晶半导体层2004到2009(图14C)。
如下简要描述结晶半导体层2004到2009的形成过程的示例。首先，通过等离子体CVD将非晶半导体层形成为66nm的厚度。接着，将含作为促进结晶的金属元素的镍的溶液应用于非晶半导体层，且对非晶半导体层进行脱氢处理(在500℃时进行1小时)和热结晶处理(在550℃时进行4小时)，从而形成结晶半导体层。此后，如必要，用激光辐射该结晶半导体层，且使用光刻法通过图案形成处理形成结晶半导体层2004到2009。在将激光结晶法用于形成结晶半导体层的情况中，使用连续波或脉冲的气体激光器或固态激光器。作为气体激光器，使用YAG激光器、YVO4激光器、YLF激光器、YAlO3激光器、玻璃激光器、红宝石激光器、Ti:蓝宝石激光器等。作为固态激光器，使用使用诸如用Cr、Nd、Er、Ho、Ce、Co、Ti或Tm掺杂的YAG、YVO4、YLF、YAlO3的激光器。
此外，通过使用用于促进结晶的金属元素的非晶半导体层的结晶是有利的，因为可以在较短时间内以较低的温度进行结晶且晶体方向变得一致。但是，存在特征不稳定的问题，因为优于结晶半导体层中金属元素的残余增加了关态电流。因此，优选形成一非晶半导体层作为结晶半导体层上的吸气部分。作为吸气部分的非晶半导体层包含诸如磷或氩的杂质元素是有必要的；因此优选通过溅射形成，通过该方法含氩的浓度可以较高。随后，进行热处理(RTA、使用退火炉的热退火等)以将金属元素扩散入非晶半导体层，并从其中去除含金属元素的非晶半导体层。按此方式，可以减少或去除结晶半导体层中的金属元素的含量。
接着，形成栅极绝缘膜2010以覆盖结晶半导体层2004到2009(图14D)。栅极绝缘膜2010通过已知手段(等离子体CVD或溅射)形成于含硅的氧化物或硅的氮化物的层的单层或堆叠层中。特别是，含氧化硅的层、含氮氧化硅的层或含氧氮化硅的层形成于单层或堆叠层结构中。
随后，第一导电层和第二导电层堆叠于栅极绝缘膜2010上。第一导电层通过已知手段(等离子体CVD或溅射)形成为20到100nm的厚度。第二导电层通过已知手段形成为100到400nm的厚度。通过使用选自钽(Ta)、钨(W)、钛(Ti)、钼(Mo)、铝(Al)、铜(Cu)、铬(Cr)、铌(Nb)等的元素或通过使用含上述元素作为其主要组分的合金材料或化合物材料来形成第一导电层和第二导电层。或者，可以使用半导体材料，通常是用诸如磷的杂质元素掺杂的多晶硅。作为第一导电层和第二导电层的组合，例如可以使用氮化钽(TaN)层和钨(W)层、氮化钨(WN)层和钨层、氮化钼(MoN)层和钼(Mo)层等。由于钨和氮化钽具有较高的耐热性，可以在形成第一导电层和第二导电层后进行用于热活化的热处理。此外，本发明不限于双层结构。可以使用两个或更多层的堆叠层结构或者单层结构。在使用三层结构的情况中，可以采用钼层、铝层和钼层的堆叠层结构。
此外，本实施例模式中使用没有LDD的具有单漏极结构的晶体管；但这是一示例，且可以使用任何已知结构。
随后，使用光刻法形成抗蚀掩膜并进行用于形成栅电极和栅极布线的蚀刻处理；从而形成了各自用作栅电极的导电层(也称作栅电极层)2011到2016(图15A)。
接着，通过光刻法形成另一抗蚀掩膜。随后，N型或P型和沟道形成区2017a到2022a的杂质区2017b到2022b通过离子掺杂或离子植入形成于结晶半导体层2004到2009中(图15B)。例如，在提供N型导电性的情况中，属于周期表第15族的元素可用作提供N型导电性的杂质元素。例如，磷(P)或砷(As)用于添加杂质元素并形成N型杂质区。接着，在提供P型导电性的情况中，通过光刻法形成另一抗蚀掩膜。随后，将例如硼(B)的提供P型导电性的杂质元素添加到期望的结晶半导体层中，以形成P型杂质区。
接着，形成绝缘层2023和2024以覆盖栅极绝缘层2010和导电层2011到2016(图15C)。绝缘层2023和2024通过已知方法(SOG或微滴排放法)由诸如硅的氧化物或硅的氮化物的无机材料或诸如聚酰亚胺、聚酰胺、苯并环丁烯、丙烯酸、环氧树脂或硅氧烷的有机材料形成。硅氧烷由通过硅(Si)和氧(O)的键形成的骨架构成，其中至少含氢的有机基团(诸如烷基基团或芳烃)包含作为取代基。或者，可将氟基团用作取代基。此外或者，氟基团和至少包含氢的有机基团可用作取代基。此外，覆盖导电层的绝缘层可以是单层或堆叠层，且在三层结构的情况中，包含氧化硅的层可形成于第一层绝缘层，含树脂的层可形成于第二层绝缘层，且含氮化硅的层可形成于第三层绝缘层。
注意，在形成绝缘层2023和2024前或在形成绝缘层2023和2024的一个或多个薄膜之后，优选进行用于恢复半导体层的结晶度的热处理，用于活化被添加入半导体层的杂质元素或者用于氢化半导体层。对于该热处理，优选使用热退火、激光退火、RTA等。
随后，通过使用光刻法蚀刻绝缘层2023和2024，以形成接触孔，从而暴露杂质区2017b到2022b。随后，形成一导电层以填充这些接触孔并形成图案以形成各自用作源极或漏极布线的导电层2025到2037(图15D)。
使用选自钛(Ti)、铝(Al)或钕(Nd)的元素或含上述元素作为其主要组分的合金材料或化合物材料，导电层2025到2037通过已知方法(等离子体CVD或溅射)形成于单层或堆叠层中。例如，含铝作为其主要组分的合金材料对应于具有铝作为其主要组分的含镍的材料或者具有铝作为其主要组分以及碳和硅之一或两者的含镍的合金材料。导电层2025到2037中的每一个优选使用阻挡层、铝-硅(Al-Si)层和阻挡层的堆叠层结构，或者阻挡层、铝-硅(Al-Si)层、氮化钛(TiN)和阻挡层的堆叠层结构。注意，阻挡层对应于使用钛、钛的氮化物、钼或钼的氮化物形成的薄层。铝或铝硅合金具有低电阻值且廉价，它是用于形成导电层2025到2037的理想材料。此外，在提供上和下阻挡层时可以防止产生铝或铝硅合金的凸丘(hillock)。此外，当通过使用作为高可还原元素的钛形成阻挡层时，即使在结晶半导体层上形成薄的天然氧膜时，减少了天然氧膜以便能获得与结晶半导体层的良好接触。
接着，形成绝缘层2038和2039以覆盖导电层2025到2037(图16A)。绝缘层2038和2039通过已知方法(SOG法、微滴排放法等)使用无机材料或有机材料形成于单层或堆叠层。
随后，绝缘层2038和2039通过光刻法蚀刻以形成接触孔，接触孔中暴露了导电层2025到2037。随后，形成导电层以填充这些接触孔。导电层是使用导电材料通过已知方法(等离子体CVD或溅射)形成的。接着，导电层被形成图案以形成导电层2040到2044(图16A)。注意，导电层2040到2044对应于包含在存储器元件中的一对导电层之一。因此，导电层2040到2044优选使用钛或含钛作为其主要组分的合金材料或化合物材料形成于单层或堆叠层中。钛的电阻较低，这使能存储器元件的尺寸减小；从而可以实现高度集成。此外，在用于形成导电层2040到2044的光刻法过程中，优选进行湿蚀刻以避免对较低层的薄膜晶体管的破坏；优选将氟化氢或过氧氨混合物用作蚀刻剂。
随后，形成绝缘层以覆盖导电层2040到2044。稍后，通过光刻法蚀刻该绝缘层以形成暴露导电层2040到2044的接触孔。随后，形成隔离层(绝缘层)2045到2049。隔离层2045到2049通过已知方法(SOG法，微滴排放法等)使用无机或有机材料形成于单层或堆叠层中。此外，隔离层2045到2049优选形成为0.75μm到3μm的厚度。
接着，形成含有机化合物的层2050和2051以与导电层2040以及导电层2041和2043相接触(图16B)。微滴排放法、印刷法、旋涂法等可用于含有机化合物的层2050和2051；但通过使用旋涂法能特别地改善工作效率。在使用旋涂法的情况中，预先提供掩膜，或者在整个表面上形成有机化合物后使用光刻过程，使得有机化合物层能被选择性地提供。此外，通过使用微滴排放法或印刷法，可改善材料的可用性。
随后，形成导电层2052和2054以与含有机化合物的层2050和2051相接触，同时形成导电层2053以与导电层2042相接触。导电层2052到2054可通过已知方法(等离子体CVD、溅射、印刷或微滴排放法)形成。
随后，形成用作天线的导电层2055，它与导电层2053相接触(图16B)。导电层2055通过已知方法(等离子体CVD、溅射、印刷或微滴排放法)使用导电材料形成。较佳地，导电层2055使用选自铝(Al)、钛(Ti)、银(Ag)或铜(Cu)的元素或含上述元素作为其主要组分的合金材料或化合物材料形成为单层或堆叠层。特别地，导电层2055通过丝网印刷法使用含银的糊剂形成，此后以50℃到350℃进行热处理。或者，通过溅射形成铝层，并将其形成图案以形成导电层2055。铝层的图案形成优选通过湿法蚀刻来进行，且在该湿法蚀刻后优选进行200°到300℃的热处理。
接着，提供用作保护膜的绝缘层2056，以覆盖导电层2052到2055(图16B)。绝缘层2056可通过使用微滴排放法、印刷、旋涂法等形成于单层或堆叠层中。
通过上述过程，可以实现通过堆叠导电层2040、含有机化合物的层2050和导电层2052形成的存储器元件部分，通过堆叠导电层2041、含有机化合物的层2050和导电层2052形成的存储器元件部分，以及通过堆叠导电层2043、含有机化合物的层2051和导电层2054形成的电容器。因此，可以形成形成包含有源矩阵型存储器元件和电容器的电路的半导体器件。
通过根据该实施例模式制造本发明的电容器和有机存储器，电容器可刚好形成于布线或晶体管上，且电容器可在形成有机存储器的同时形成。按此方式，通过刚好在布线或晶体管上形成电容器，可减少面积并通过增加电容而改善属性，且可以提供具有这两种优点的存储器装置和具备天线的RFID芯片。
[实施例1]
参考附图描述使用本实施例中的实施例模式形成的RFID芯片的应用。此外，描述了与前述实施例模式中不同的晶体管的制造方法。
图20示出了使用本发明来利用无线电通信发送和接收信号的半导体器件的结构。该半导体器件2501具有能与读取器/写入器装置2509进行无线电通信的功能。读取器/写入器装置2509通过通信线连接，并能通过计算机控制或作为计算机的终端而与半导体装置2501进行数据通信。此外，读取器/写入器装置2509可具有用于不依赖网络而与半导体装置2501进行通信的结构。
半导体装置2501具有谐振电路2502、电源电路2503、时钟发生电路2504、解调电路2505、控制电路2506、存储器部分2507以及编码和调制电路2508。谐振电路2502和电源电路2503由模拟电路构成，而控制电路2506和存储器部分2507由数字电路构成。时钟发生电路2504、解调电路2505以及编码和调制电路2508具有模拟部分和数字部分。
形成的这些电路包含晶体管。晶体管可以由薄膜晶体管(TFT)以及通过单晶基片形成的MOS晶体管构成。图21是示出形成这些电路的晶体管的剖面结构的示图。图21示出了N沟道晶体管2201和2202、电容器2204、电阻元件2205和P沟道晶体管2203。每个晶体管具有半导体层2305、栅极绝缘层2308和栅电极2309。栅电极2309用第一导电层2303和第二导电层2302的堆叠层结构形成。此外，图22A到22D是对应于图21所示的晶体管、电容器和电阻元件的俯视图，并可结合图21引用。
图21中，N沟道晶体管2201由在沟道长度方向(载流子流动的方向)上在半导体层2305上的形成分别与布线2304相接触的源极区和漏极区的杂质区2306以及以杂质浓度低于杂质区2306的杂质浓度进行掺杂的杂质区2307构成。杂质区2307也称作低浓度漏极(LDD)。在形成N沟道晶体管2201的情况中，将磷等作为提供n型的杂质掺杂于杂质区2306和杂质区2307。形成LDD，作为抑制热电子劣化和短沟道效应的手段。
形成第一导电层2303以在N沟道晶体管2201的栅电极2309中的第二导电层2302的任一侧上铺展，如图22A所示。在此情况中，第一导电层2303的厚度形成得比第二导电层的厚度更薄。第一导电层2303形成为能通过10到100kV电场中加速的离子种类的厚度。形成杂质区2307以与栅电极2309的第一导电层2303重叠。即，形成与栅电极2309重叠的LDD区。在该结构中，通过第一导电层2303掺杂一种导电类型的杂质，而第二导电层2302作为一掩膜，以便在栅电极2309中以自对准方式形成杂质区2307。这样，按自对准方式形成与栅电极重叠的LDD。
将在沟道形成区两侧上具有LDD的晶体管应用于电源电路2503的整流TFT或者形成用于图20中的逻辑电路的传输门电路(也称作模拟开关)的晶体管。对于这些TFT，由于将正负电压施加于源/漏电极上，LDD优选设置于沟道形成区的两侧上。
图21中，N沟道晶体管2202由半导体层2305上的形成源极区和漏极区的杂质区2306以及以杂质浓度低于杂质区2306的杂质浓度进行掺杂的杂质区2307形成。杂质区2307设置于沟道形成区的一侧上，以与杂质区2306相接触。形成第一导电层2303以便在N沟道晶体管2202的栅电极2309中的第二导电层2302的一侧上铺展，如图22B所示。类似地在这种情况中，通过第一导电层2303掺杂一种导电类型的杂质，其中第二导电层2302用作掩膜，从而可以以自对准方式形成LDD。
可以将具有沟道形成区的一侧上的LDD的晶体管应用于在源电极和漏电极之间仅施加正电压或负电压的晶体管。特别地，这种晶体管可作为一种晶体管应用于形成逻辑门电路，诸如倒相器电路、NAND电路、NOR电路或锁存电路，或者模拟电路，诸如读出放大器、恒定电压发生电路或VCO等。
图21中，用夹在第一导电层2303和半导体层2305之间的栅极绝缘层2308形成电容器2204。形成电容器2204的半导体层2305具有杂质区2310和杂质区2311。杂质区2311形成于半导体层2305中位于与第一导电层2303重叠的位置。此外，杂质区2310连接到布线2304。由于可通过第一导电层2303用一种导电类型的杂质掺杂杂质区2311，可使得杂质区2311的杂质浓度与杂质区2310的杂质浓度相等或者使它们不同。无论如何，由于半导体层2305用作电容器2204中的电极，优选将一种导电类型掺杂为低电阻。此外，第二导电层2302用作辅助电极，如图22C所示；因此第一导电层2303可作为一电极较好地工作。按此方式，使用组合了第一导电层2303和第二导电层2302的复合电极结构，使得可以按自对准方式形成电容器2204。
图20中，电容器用作电源电路2503具有的存储电容器，或者作为谐振电路2502具有的谐振电容器。但是，所有这些电容器都可用本发明的电容器取代。如必要可替换所有这些电容器，或一起使用。
图21中，电阻元件2205由第一导电层2303构成。第一导电层2303形成为约30到150nm的厚度，从而其宽度和长度被适当地设置以便能形成电阻元件。
电阻元件用作图20中调制电路2508具有的电阻负荷。此外，一种情况是当电流由VCO等控制时将电阻元件用作负荷。电阻元件可由以高浓度包括杂质元素的半导体层或者由具有薄膜厚度的金属层构成。半导体层的电阻值取决于膜厚、膜质量、杂质浓度、活化率等，而金属层的电阻值由膜厚或膜质量确定，因此变化较佳地较小。
图21中，P沟道晶体管2203具有半导体层2305中的杂质区2312。杂质区2312形成各自与布线2304相接触的源极区和漏极区。栅电极2309的结构是其中第一导电层2303与第二导电层2302重叠的结构。P沟道晶体管2203是具有无LDD的单漏极结构的晶体管。在形成P沟道晶体管2203的情况中，硼等作为提供P型的杂质掺杂入杂质区2312。另一方面，在将磷掺杂入杂质区2312时，可以形成具有单漏极结构的N沟道晶体管。
半导体层2305和栅极绝缘层2308之一或两者可通过由微波激励的其电子温度为2eV或以下、离子能为5eV或以下且电子密度约1011到1013/cm3的高密度等离子体处理而被处理用于氧化或氮化。此时，通过将基片温度设定于从300到450℃并在氧化气氛(O2、N2O等)或在氮化气氛中(N2、NH3等)中进行处理，可以将半导体层2305和栅极绝缘层2308之间的界面的缺陷水平保持得较低。通过对栅极绝缘层2308进行该处理，可以使该绝缘层致密。即，抑制了电荷缺陷的产生并可以抑制晶体管的阈值电压的波动。此外，在以等于或小于3V的电压工作的晶体管的情况中，通过该等离子体处理氧化或氮化的绝缘层可作为栅极绝缘层2308应用。此外，在晶体管的驱动电压等于或大于3V的情况中，可组合通过该等离子体处理在半导体层2305表面上形成的绝缘层和通过CVD(等离子体CVD或热CVD)沉积的绝缘层，以便能形成栅极绝缘层2308。类似地，该绝缘层可用作电容器2204的电介质层。在这种情况中，由于通过该等离子体处理形成的绝缘层被形成为1到10nm的厚度并且是致密膜，所以可以形成具有较大电荷电容的电容器。
如参考图21和22A到22E所述的，可以通过组合具有不同厚度的导电层形成各种结构元件。可以使用光掩膜或标度线形成其中仅形成第一导电层的区域和其中堆叠第一导电层和第二导电层的区域，在所述光掩膜或标度线中提供了具有由半透膜构成的光强度减小功能的衍射光栅图案或辅助图案。即，当在光刻过程中曝光光致抗蚀剂时，调节光掩膜的透射光量且显影的抗蚀剂掩膜具有不同的厚度。在这种情况中，光掩膜或标度线具备小于或等于分辨率限制的缝隙，且可以形成具有前述复杂形状的抗蚀剂。此外，可以改变在通过光致抗蚀剂材料显影和形成后以约200℃烘培的掩膜图案。
此外，通过使用其中提供了具有由半透膜构成的光强度减小功能的衍射光栅图案或辅助图案的光掩模或标度线，可以连续形成其中仅形成第一导电层的区域以及其中堆叠第一导电层和第二导电层的区域。如图22A所示，其中仅形成第一导电层的区域可选择性地形成于半导体层上。这种区域在半导体层上是有效的；但在除此之外的区域中(接着栅电极的布线区)是不需要的。通过使用该光掩模或标度线，不需要在布线部分中形成仅具有第一导电层的区域，因此可以实质上增加布线密度。
在图21和22A到22E的情况中，第一导电层由熔点较高的金属材料构成并具有30到50nm的厚度，所述金属材料诸如钨(W)、铬(Cr)、钽(Ta)、氮化钽(TaN)或钼(Mo)或者含高熔点金属材料作为其主要组分的合金或化合物。此外，第二导电层由熔点较高的金属材料构成并具有300到600nm的厚度，所述金属材料诸如钨(W)、铬(Cr)、钽(Ta)、氮化钽(TaN)或钼(Mo)或者含高熔点金属材料作为其主要组分的合金或化合物。例如，不同导电材料可用于第一导电层和第二导电层以在稍后的蚀刻过程中产生蚀刻率的差异。作为一示例，TaN可用于第一导电层且钨膜可用于第二导电层。
该实施例示出：通过使用其中提供了由半透膜构成的具有光强度减小功能的衍射光栅图案或辅助图案的光掩模或标度线，可通过相同的图案形成过程分开地形成不同电极结构的晶体管、电容器或电阻元件。因此，与电路属性相一致，可在不增加过程的情况下形成不同形式的元件并可将它们集成。
注意：本实施例可与实施例模式1到5自由组合。
[实施例2]
作为形成图20所示的半导体器件的一个元件，参考图23A到25B描述形成静态RAM(SRAM)的一个示例。
图23A所示的半导体层10和11优选由硅或硅作为其组分的结晶半导体构成。例如，应用其中通过激光退火等使硅膜结晶的多晶硅、单晶硅等。此外，可应用显示半导体属性的金属氧化物半导体、显示半导体属性的非晶硅或者显示半导体属性的有机半导体。
无论如何，要形成的半导体层首先形成于具有绝缘表面的基片的整个表面或一部分上(面积大于决定作为晶体管的半导体区的区域的一个区域)。随后，通过使用光刻技术，将掩膜图案形成于半导体层上。使用掩膜图案在半导体层上进行蚀刻过程，从而形成包括TFT的源极区和漏极区的特别成形的岛形半导体层10和11以及沟道形成区。考虑布局的稳定性来确定半导体层10和11。
用于形成图23A所示的半导体层10和11的光掩膜具有图23B所示的掩膜图案30。该掩膜图案30根据光刻过程中使用的抗蚀剂是正性的还是负性的而不同。在使用正性抗蚀剂的情况中，图23B所示的掩膜图案30被形成作为光遮蔽部分。掩膜图案30具有去除多边形的凸出部分A的形状。此外，凹入部分B具有多个边角的形状，使得凹入部分不变成直角。此外，例如，该光掩模具有去除边角的图案，以使三角形的一个侧边是10μm或更短。
图23B所示的掩膜图案30的形状被反映到图23A中所示的半导体层10和11上。在此情况中，可以转移至掩膜图案30类似的形状；但也可被转移以使掩膜图案30的边角被进一步倒圆。即，可以提供其中使得图案形状比掩膜图案30中的形状更平滑的倒圆部分。
在半导体层10和11上，形成了在其至少一部分中包含氧化硅或氮化硅的绝缘层。形成该绝缘层的目的之一是具有栅极绝缘层。随后，如图24A所示，形成栅极布线12、13和14以与半导体层的一部分重叠。栅极布线12被形成为与半导体层10相对应。栅极布线13被形成为与半导体层10和11相对应。此外，栅极布线14被形成为与半导体层10和11相对应。对于栅极布线，沉积一金属层或高传导率的半导体层，并通过光刻技术在绝缘层上形成形状。
用于形成该栅极布线的光掩模具有掩膜图案31，如图24B所示。该掩膜图案31具有去除一边角的形状，以使三角形的一侧为10μm或更短，或者等于或长于布线层宽度的五分之一并且等于或短于布线层宽度的一半。图24B所示的掩膜图案31的形状被反映到图24A所示的栅极布线12、13和14。在这种情况中，可以转移至掩膜图案31类似的形状；但是它也可被转移以使掩膜图案31的边角被进一步倒圆。即，可以在栅极布线12、13和14上提供其中图案形状比掩膜图案31中的更平滑的倒圆部分。即，通过去除等于或长于布线层宽度的五分之一并等于或短于布线层宽度的一半的尖锐边角来倒圆栅极布线12、13和14的边角的边缘。对于凸出部分，在进行通过等离子体进行的干蚀刻时，抑制了由于异常放电引起的粉末产生。对于凹入部分，已产生并趋于在边角处聚集的任何粉末都在清洁时被洗去。结果，可以明显改善产量。
在形成栅极布线12、13和14后形成层间绝缘层。层间绝缘层使用诸如氧化硅的无机绝缘材料或者诸如聚酰亚胺或丙烯酸树脂的有机绝缘材料形成。使用诸如氮化硅或氧氮化硅的绝缘层可形成于层间绝缘层和栅极布线12、13和14之间。此外，诸如氮化硅或氧氮化硅的绝缘层也可形成于层间绝缘层上。绝缘层可防止由于诸如外来金属离子和湿气的杂质引起的半导体层和栅极绝缘层的污染，这种污染对于TFT来说是不好的。
在层间绝缘层中，开口部分形成于预定位置处。例如，提供开口部分以对应于下面层中的栅极布线和半导体层。对于由金属或金属化合物的单层或堆叠层构成的布线层，掩膜图案通过光刻技术形成并通过蚀刻按预定的图案形成图形。随后，如图25A所示，形成布线15到20以与半导体层部分重叠。布线连接特定元件。布线不以直线连接特定元件。布线包括由于布局的约束而弯曲的部分。此外，布线宽度在接触部分中或在其它区域中变化。在接触部分中，在接触孔的宽度等于或大于布线宽度时布线宽度在该部分中变宽。
用于形成布线15到20的光掩模具有如图25B所示的掩膜图案32。如图25B的俯视图所示，布线层具有一图案，其中去除了被弯成L形的每个边缘中的直角三角形，以使该三角形的一侧是10μm或更短，或者等于或大于布线层宽度的五分之一并等于或小于布线层宽度的一半，从而倒圆该边缘。也就是说，当从上方看时，边缘中布线层的周边是弧形的。特别地，为形成边缘的倒圆周边，去除了一部分布线层，其对应于具有相互垂直并形成所述边缘的两个第一直线以及与这两个第一直线成约45度角的第二直线的等边直角三角形。在去除该三角形时，在布线层中形成两个钝角。此时，优选通过适当调节蚀刻条件来蚀刻布线层，以使与第一直线和第二直线相接触的曲线形成于每个钝角部分中。注意，等边直角三角形的彼此相等的两侧的长度等于或长于布线层宽度的五分之一并等于或短于布线层宽度的一半。此外，根据边缘的周边也使得边缘的内周边是弧形的。在这种布线中，对于凸出部分，在执行通过等离子体进行的干蚀刻时抑制了由于异常放电引起的粉末产生。对于凹入部分，已产生并趋于在边角处聚集的任何粉末都在清洁时被洗去。结果，可以明显改善产量。通过使得布线边角是倒圆的，可期望该布线是导电的。此外，在洗去多个平行布线中的灰尘时这是极其方便的。
图25A中，形成了N沟道晶体管21到24以及P沟道晶体管25和26。N沟道晶体管23和P沟道晶体管25形成一倒相器且N沟道晶体管24和P沟道晶体管26形成一倒相器。包括前述6个晶体管的电路形成一SRAM。诸如氮化硅或氧化硅的绝缘层可形成于这些晶体管上。
注意，该实施例可与实施例模式1到5以及实施例1自由组合。
[实施例3]
在本实施例中，参考附图描述了通过使用该实施例模式形成的半导体器件的应用。
通过本发明，可形成用作处理器芯片的半导体器件(也称作无线芯片、无线处理器、无线存储器和无线标签)。本发明的半导体器件具有广泛的用途：但作为示例，它可通过安装于纸币、硬币、有价证券、证书、无记名债券、包装箱和容器、书本、记录媒体、个人财物、交通工具、食物、衣服、健康物品、生活器具、药品、电子装置等上而加以使用。
纸币或硬币指市场上的货币，并包括在特定区域内按相同方式用作货币的东西(例如现金凭证)、纪念币等。有价证券指支票、股票、本票等，它们可配备处理器芯片800(见图26A)。证书指驾驶证、居住证等，它们可配备处理器芯片801(见图26B)。个人财物指包、眼镜等，它们可配备处理器芯片802(见图26C)。无记名债券指邮票、大米息票、各种商品息票等。包装箱和容器指用于饭盒之类、塑料瓶等的包装纸，它们可配备处理器芯片803(见图26D)。书本指书、卷册、杂志等，它们可配备处理器芯片804(见图26E)。记录媒介指DVD软件、录像带等，它们可配备处理器芯片805(见图26F)。交通工具指诸如自行车的有轮交通工具、船只等等，它们可配备处理器芯片806(见图26G)。食物指食品、饮料等。服装指衣服、鞋袜等。健康物品指医疗器具、健康器具等。生活器具指家具、照明设备等。药品指药物产品、农药等。电子器具指液晶显示装置、EL显示装置、电视装置(电视机或薄型电视机)、蜂窝电话等。
此外，通过安装于印刷电路板上，通过附于一表面，通过被嵌入等等，将具有更小或更复杂功能或这两者的特征的本发明的处理器芯片固定于物品上。例如，可通过嵌入在纸张中而固定于一本书上，或者通过嵌入在有机树脂中而固定于由有机树脂制成的包装箱上。由于本发明的处理器芯片小、薄且轻，在被固定到物品上后不会有损于物品本身的设计。此外，通过在纸币、硬币、有价证券、无记名债券、证书等上提供该处理器芯片，可提供验证功能，且通过使用该标识/验证功能，可防止伪造。此外，通过在包装箱和容器、记录媒体、个人财物、食品、衣服、生活器具、电子装置等上提供本发明的半导体器件，可改善检查系统等的效率。
参考附图说明将本发明的半导体装置安装其上的电子装置的一种模式。图27的电子装置示例示出了具有机壳900和906；面板901；外壳902；印刷布线板903；操作按钮904；和电池905的移动电话。面板901可拆卸地结合入外壳902，且外壳902装配到印刷电路板903。根据电子装置适当改变将面板901安装其中的外壳902的形状和大小。在印刷布线板903上，安装了多个封装的半导体器件，且作为其中之一，可以使用本发明的电容器。安装于印刷布线板903上的多个半导体器件具有控制器、中央处理单元(CPU)、存储器、电源电路、音频处理电路、发送/接收电路等的功能中的任一种。
面板901经由连接膜908连接到印刷布线板903。面板901、外壳902和印刷布线板903连同操作按钮904和电池905一起密封在机壳900和906内。定位面板901内包含的像素区909，以使它通过为机壳900提供的打开窗口可见。
应用了本发明的电容器的半导体器件小、薄且轻，且由于这些特征，可有效地使用电子装置的机壳900和906内的有限空间。
注意，对于机壳900和906，移动电话的外部形状被示作一示例，且与该实施例模式相对应的电子装置可响应于功能或使用而转变成各种模式。
本申请基于2005年5月31日提交日本专利局的日本专利申请序号No.2005-160343，其整体内容通过援引结合在此。

Claims (5)

1.一种半导体器件，包括：
存储器部分，它包括：
第一存储器元件以及第二存储器元件，所述第一存储器元件以及所述第二存储器元件各自都包括第一导电层；
第一晶体管以及第二晶体管，所述第一晶体管以及第二晶体管分别电连接到所述第一存储器元件以及所述第二存储器元件的所述第一导电层；
所述第一存储器元件和所述第二存储器元件之间的隔离层；
所述存储器部分的整个表面上的覆盖所述第一导电层和所述隔离层的包含有机化合物的层；和
所述包含有机化合物的层上的第二导电层；
电连接到所述存储器部分的第一电容器；以及
所述存储器部分和所述第一电容器之间的天线，
其中所述第一电容器包括第一电介质层，所述第一电介质层包含与所述包含有机化合物的层相同的材料，
其中所述晶体管具有包括金属氧化物半导体材料的沟道区域，且
其中当在所述第一导电层和所述第二导电层之间施加电压时，所述第一导电层及所述第二导电层被短路。
2.一种半导体器件，包括：
基片上的存储器部分，所述存储器部分包括：
第一存储器元件以及第二存储器元件，所述第一存储器元件以及所述第二存储器元件各自都包括第一导电层；
第一晶体管以及第二晶体管，所述第一晶体管以及第二晶体管分别电连接到所述第一存储器元件以及所述第二存储器元件的所述第一导电层；
所述第一存储器元件和所述第二存储器元件之间的隔离层；
所述存储器部分的整个表面上的覆盖所述第一导电层和所述隔离层的包含有机化合物的层；和
所述包含有机化合物的层上的第二导电层；
用于控制所述基片上的所述存储器部分的第一电容器；
所述存储器部分和所述第一电容器之间的天线；以及
所述基片上的电源电路，
其中所述电源电路包括具有第一电介质层的所述第一电容器，所述第一电介质层包含与所述包含有机化合物的层相同的材料，
其中所述晶体管具有包括金属氧化物半导体材料的沟道区域，且
其中当在所述第一导电层和所述第二导电层之间施加电压时，所述第一导电层及所述第二导电层被短路。
3.一种半导体器件，包括：
基片上的存储器部分，所述存储器部分包括：
第一存储器元件以及第二存储器元件，所述第一存储器元件以及所述第二存储器元件各自都包括第一导电层；
第一晶体管以及第二晶体管，所述第一晶体管以及第二晶体管分别电连接到所述第一存储器元件以及所述第二存储器元件的所述第一导电层；
所述第一存储器元件和所述第二存储器元件之间的隔离层；
所述存储器部分的整个表面上的覆盖所述第一导电层和所述隔离层的包含有机化合物的层；和
所述包含有机化合物的层上的第二导电层；
用于控制所述基片上的所述存储器部分的第一电容器；
所述存储器部分和所述第一电容器之间的天线；以及
所述基片上的发送/接收电路，
其中所述发送/接收电路包括具有第一电介质层的所述第一电容器，所述第一电介质层包含与所述包含有机化合物的层相同的材料，
其中所述晶体管具有包括金属氧化物半导体材料的沟道区域，且
其中当在所述第一导电层和所述第二导电层之间施加电压时，所述第一导电层及所述第二导电层被短路。
4.如权利要求1、2和3中任一项所述的半导体器件，其中所述第一电容器的一个电极包含与所述第二导电层相同的材料。
5.如权利要求1、2和3中任一项所述的半导体器件，其中具有整流属性的元件设置于所述第一导电层和所述包含有机化合物的层之间或者设置于所述包含有机化合物的层和所述第二导电层之间。
CN201110056961.0A 2005-05-31 2006-05-30 半导体器件及其制造方法 Expired - Fee Related CN102163546B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005-160343 2005-05-31
JP2005160343 2005-05-31

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN2006100924895A Division CN1873998B (zh) 2005-05-31 2006-05-30 半导体器件及其制造方法

Publications (2)

Publication Number Publication Date
CN102163546A CN102163546A (zh) 2011-08-24
CN102163546B true CN102163546B (zh) 2014-08-20

Family

ID=37462298

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201110056961.0A Expired - Fee Related CN102163546B (zh) 2005-05-31 2006-05-30 半导体器件及其制造方法
CN2006100924895A Expired - Fee Related CN1873998B (zh) 2005-05-31 2006-05-30 半导体器件及其制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN2006100924895A Expired - Fee Related CN1873998B (zh) 2005-05-31 2006-05-30 半导体器件及其制造方法

Country Status (2)

Country Link
US (3) US7868320B2 (zh)
CN (2) CN102163546B (zh)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004005666B4 (de) * 2004-02-05 2008-05-29 Infineon Technologies Ag Hochfrequenzanordnung, Verfahren zur Herstellung einer Hochfrequenzanordnung und Verwendung der Hochfrequenzanordnung
GB2439584A (en) * 2006-06-30 2008-01-02 Cambridge Display Tech Ltd Active Matrix Organic Electro-Optic Devices
US7994000B2 (en) 2007-02-27 2011-08-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP2008218604A (ja) * 2007-03-02 2008-09-18 Nec Electronics Corp 半導体装置
US20080218354A1 (en) * 2007-03-09 2008-09-11 Lorentz Robert D Non-networked rfid system
JP4424381B2 (ja) * 2007-06-13 2010-03-03 ソニー株式会社 表示装置
EP2107571B1 (en) * 2008-04-03 2012-04-25 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device
US7863145B2 (en) * 2008-09-19 2011-01-04 Semiconductor Manufacturing International (Shanghai) Corporation Method and resulting structure using silver for LCOS devices
CN102160178B (zh) * 2008-09-19 2013-06-19 株式会社半导体能源研究所 半导体器件
CN102150268B (zh) * 2008-09-30 2013-07-31 株式会社半导体能源研究所 半导体存储器件
KR101611643B1 (ko) * 2008-10-01 2016-04-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5361651B2 (ja) 2008-10-22 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8741702B2 (en) 2008-10-24 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2010047288A1 (en) 2008-10-24 2010-04-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductordevice
KR101667909B1 (ko) 2008-10-24 2016-10-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
EP2180518B1 (en) 2008-10-24 2018-04-25 Semiconductor Energy Laboratory Co, Ltd. Method for manufacturing semiconductor device
US20100327902A1 (en) * 2009-06-25 2010-12-30 Uniram Technology, Inc. Power saving termination circuits for dram modules
KR101782176B1 (ko) 2009-07-18 2017-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
US20110156012A1 (en) * 2009-11-12 2011-06-30 Sony Corporation Double layer hardmask for organic devices
JP2011139052A (ja) * 2009-12-04 2011-07-14 Semiconductor Energy Lab Co Ltd 半導体記憶装置
WO2011086905A1 (ja) * 2010-01-13 2011-07-21 シャープ株式会社 アクティブマトリクス基板及びその製造方法
US9099661B2 (en) * 2011-04-07 2015-08-04 The Trustees Of Columbia University In The City Of New York OFET including PVDF-TRFE-CFE dielectric
CN102751243B (zh) * 2011-04-20 2014-12-17 旺宏电子股份有限公司 半导体装置及其制造方法
US9111795B2 (en) * 2011-04-29 2015-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with capacitor connected to memory element through oxide semiconductor film
JP5184705B1 (ja) * 2012-01-05 2013-04-17 日東電工株式会社 無線給電式発光素子、及び発光装置
KR102130184B1 (ko) * 2012-10-24 2020-07-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102153110B1 (ko) 2013-03-06 2020-09-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체막 및 반도체 장치
CN103208263B (zh) * 2013-03-14 2015-03-04 京东方科技集团股份有限公司 移位寄存器、显示装置、栅极驱动电路及驱动方法
KR102393272B1 (ko) * 2014-09-02 2022-05-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치 및 전자 기기
JP6692645B2 (ja) * 2016-01-15 2020-05-13 株式会社ジャパンディスプレイ 半導体装置
JP6725335B2 (ja) * 2016-06-20 2020-07-15 株式会社ジャパンディスプレイ 半導体装置
KR20200039904A (ko) * 2018-10-05 2020-04-17 삼성디스플레이 주식회사 디스플레이 장치
US10977539B1 (en) * 2019-12-20 2021-04-13 Capital One Services, Llc Systems and methods for use of capacitive member to prevent chip fraud

Family Cites Families (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3833894A (en) 1973-06-20 1974-09-03 Ibm Organic memory device
DE3602887A1 (de) * 1986-01-31 1987-08-06 Bayer Ag Nichtfluechtiger elektronischer speicher
US6067062A (en) 1990-09-05 2000-05-23 Seiko Instruments Inc. Light valve device
JP2967126B2 (ja) 1990-09-05 1999-10-25 セイコーインスツルメンツ株式会社 平板型光弁基板用半導体集積回路装置
JP2775040B2 (ja) 1991-10-29 1998-07-09 株式会社 半導体エネルギー研究所 電気光学表示装置およびその駆動方法
US5497140A (en) * 1992-08-12 1996-03-05 Micron Technology, Inc. Electrically powered postage stamp or mailing or shipping label operative with radio frequency (RF) communication
US6045652A (en) * 1992-06-17 2000-04-04 Micron Communications, Inc. Method of manufacturing an enclosed transceiver
US6741178B1 (en) * 1992-06-17 2004-05-25 Micron Technology, Inc Electrically powered postage stamp or mailing or shipping label operative with radio frequency (RF) communication
US5375250A (en) 1992-07-13 1994-12-20 Van Den Heuvel; Raymond C. Method of intelligent computing and neural-like processing of time and space functions
US7158031B2 (en) * 1992-08-12 2007-01-02 Micron Technology, Inc. Thin, flexible, RFID label and system for use
JPH0722669A (ja) * 1993-07-01 1995-01-24 Mitsubishi Electric Corp 可塑性機能素子
US6340588B1 (en) 1995-04-25 2002-01-22 Discovery Partners International, Inc. Matrices with memories
DE69723625T2 (de) 1996-02-16 2004-04-22 Koninklijke Philips Electronics N.V. Einmal beschreibbares, mehrmals lesbares elektrisches speicherelement aus konjugiertem polymer oder oligomer
SG54559A1 (en) * 1996-09-13 1998-11-16 Hitachi Ltd Power transmission system ic card and information communication system using ic card
US6331722B1 (en) * 1997-01-18 2001-12-18 Semiconductor Energy Laboratory Co., Ltd. Hybrid circuit and electronic device using same
NO972803D0 (no) * 1997-06-17 1997-06-17 Opticom As Elektrisk adresserbar logisk innretning, fremgangsmåte til elektrisk adressering av samme og anvendelse av innretning og fremgangsmåte
EP0958663A1 (en) * 1997-12-05 1999-11-24 Koninklijke Philips Electronics N.V. Identification transponder
US6576926B1 (en) * 1999-02-23 2003-06-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
US6281552B1 (en) * 1999-03-23 2001-08-28 Semiconductor Energy Laboratory Co., Ltd. Thin film transistors having ldd regions
JP2000299440A (ja) 1999-04-15 2000-10-24 Hitachi Ltd 電界効果トランジスタ及びそれを用いた集積化電圧発生回路
US6856630B2 (en) * 2000-02-02 2005-02-15 Semiconductor Energy Laboratory Co., Ltd. Beam homogenizer, laser irradiation apparatus, semiconductor device, and method of fabricating the semiconductor device
DE10004922A1 (de) * 2000-02-04 2001-08-09 Giesecke & Devrient Gmbh Transponder, insbesondere für eine kontaktlose Chipkarte
JP3614747B2 (ja) * 2000-03-07 2005-01-26 Ｎｅｃエレクトロニクス株式会社 昇圧回路、それを搭載したｉｃカード及びそれを搭載した電子機器
JP3994634B2 (ja) 2000-05-26 2007-10-24 松下電工株式会社 同軸コネクタプラグ
JP2001345431A (ja) 2000-05-31 2001-12-14 Japan Science & Technology Corp 有機強誘電体薄膜及び半導体デバイス
US6229443B1 (en) * 2000-06-23 2001-05-08 Single Chip Systems Apparatus and method for detuning of RFID tag to regulate voltage
DE10045192A1 (de) * 2000-09-13 2002-04-04 Siemens Ag Organischer Datenspeicher, RFID-Tag mit organischem Datenspeicher, Verwendung eines organischen Datenspeichers
US6950331B2 (en) 2000-10-31 2005-09-27 The Regents Of The University Of California Organic bistable device and organic memory cells
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP2003007982A (ja) 2001-06-22 2003-01-10 Nec Corp 磁気記憶装置及び磁気記憶装置の設計方法
US6693541B2 (en) * 2001-07-19 2004-02-17 3M Innovative Properties Co RFID tag with bridge circuit assembly and methods of use
NO20015735D0 (no) 2001-11-23 2001-11-23 Thin Film Electronics Asa Barrierelag
US6878980B2 (en) * 2001-11-23 2005-04-12 Hans Gude Gudesen Ferroelectric or electret memory circuit
JP2003168749A (ja) * 2001-12-03 2003-06-13 Hitachi Ltd 不揮発性半導体記憶装置及びその製造方法
US7408218B2 (en) * 2001-12-14 2008-08-05 Renesas Technology Corporation Semiconductor device having plural dram memory cells and a logic circuit
DE10200475A1 (de) * 2002-01-09 2003-07-24 Samsung Sdi Co Nichtflüchtiges Speicherelement und Anzeigematrizen daraus
JP2003209185A (ja) * 2002-01-11 2003-07-25 Seiko Epson Corp 半導体装置
US6683322B2 (en) 2002-03-01 2004-01-27 Hewlett-Packard Development Company, L.P. Flexible hybrid memory element
JP3940014B2 (ja) 2002-03-29 2007-07-04 富士通株式会社 半導体集積回路、無線タグ、および非接触型ｉｃカード
JP4539007B2 (ja) 2002-05-09 2010-09-08 日本電気株式会社 半導体記憶装置
JP2004128471A (ja) 2002-08-07 2004-04-22 Canon Inc 不揮発メモリ装置
CN1280911C (zh) * 2002-10-29 2006-10-18 旺宏电子股份有限公司 掩模式只读存储器的结构及其制造方法
US6847047B2 (en) 2002-11-04 2005-01-25 Advanced Micro Devices, Inc. Methods that facilitate control of memory arrays utilizing zener diode-like devices
JP4015008B2 (ja) * 2002-11-21 2007-11-28 株式会社ルネサステクノロジ 通信用半導体集積回路および無線通信システム
US7973313B2 (en) * 2003-02-24 2011-07-05 Semiconductor Energy Laboratory Co., Ltd. Thin film integrated circuit device, IC label, container comprising the thin film integrated circuit, manufacturing method of the thin film integrated circuit device, manufacturing method of the container, and management method of product having the container
US6845034B2 (en) * 2003-03-11 2005-01-18 Micron Technology, Inc. Electronic systems, constructions for detecting properties of objects, and assemblies for identifying persons
US6977389B2 (en) 2003-06-02 2005-12-20 Advanced Micro Devices, Inc. Planar polymer memory device
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7050326B2 (en) 2003-10-07 2006-05-23 Hewlett-Packard Development Company, L.P. Magnetic memory device with current carrying reference layer
DE10355561A1 (de) 2003-11-28 2005-06-30 Infineon Technologies Ag Halbleiteranordnung mit nichtflüchtigen Speichern
JP2005183619A (ja) 2003-12-18 2005-07-07 Canon Inc 不揮発メモリ装置
WO2005096380A1 (en) 2004-04-02 2005-10-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method of the same
US7499305B2 (en) 2004-10-18 2009-03-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method of the same
US7781758B2 (en) 2004-10-22 2010-08-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101219749B1 (ko) 2004-10-22 2013-01-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
US7688624B2 (en) 2004-11-26 2010-03-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8188461B2 (en) 2005-05-31 2012-05-29 Semiconductor Energy Laboratory Co., Ltd. Organic memory device

Also Published As

Publication number Publication date
CN1873998A (zh) 2006-12-06
CN102163546A (zh) 2011-08-24
CN1873998B (zh) 2011-04-27
US20110097861A1 (en) 2011-04-28
US8901567B2 (en) 2014-12-02
US20060267141A1 (en) 2006-11-30
US7868320B2 (en) 2011-01-11
US20140151675A1 (en) 2014-06-05
US8647942B2 (en) 2014-02-11

Similar Documents

Publication Publication Date Title
CN102163546B (zh) 半导体器件及其制造方法
KR101337319B1 (ko) 반도체 디바이스 및 이의 제작 방법
CN101026163B (zh) 半导体装置以及其制造方法
CN101097935B (zh) 半导体器件及其制造方法
TWI467702B (zh) 記憶裝置和其製造方法
JP5204959B2 (ja) 半導体装置の作製方法
JP5475947B2 (ja) 紙及び半導体装置
JP5063066B2 (ja) 半導体装置の作製方法
KR101443176B1 (ko) 반도체 장치 및 그것의 제작 방법
WO2006057417A1 (en) Semiconductor device
WO2008066091A1 (en) Device, and method for manufacturing the same
JP5296360B2 (ja) 半導体装置およびその作製方法
JP5127178B2 (ja) 半導体装置の作製方法
JP2007043121A (ja) 半導体装置の作製方法
JP2007005782A (ja) 半導体装置及び半導体装置の作製方法
JP4939838B2 (ja) 記憶装置
JP5297591B2 (ja) 半導体装置
JP5052055B2 (ja) 記憶装置及び半導体装置の作製方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140820

Termination date: 20180530