CN1280911C - 掩模式只读存储器的结构及其制造方法 - Google Patents
掩模式只读存储器的结构及其制造方法 Download PDFInfo
- Publication number
- CN1280911C CN1280911C CN02146119.8A CN02146119A CN1280911C CN 1280911 C CN1280911 C CN 1280911C CN 02146119 A CN02146119 A CN 02146119A CN 1280911 C CN1280911 C CN 1280911C
- Authority
- CN
- China
- Prior art keywords
- layer
- mask
- substrate
- dielectric layer
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 30
- 238000003860 storage Methods 0.000 title claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 43
- 238000000034 method Methods 0.000 claims description 46
- 229920002120 photoresistant polymer Polymers 0.000 claims description 29
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 14
- 239000000463 material Substances 0.000 claims description 12
- 238000003973 irrigation Methods 0.000 claims description 11
- 230000002262 irrigation Effects 0.000 claims description 11
- 238000000059 patterning Methods 0.000 claims description 11
- 239000000428 dust Substances 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- 239000000377 silicon dioxide Substances 0.000 claims description 5
- 238000005468 ion implantation Methods 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims 4
- 229940090044 injection Drugs 0.000 description 10
- 238000002347 injection Methods 0.000 description 10
- 239000007924 injection Substances 0.000 description 10
- 150000002500 ions Chemical class 0.000 description 9
- 230000003287 optical effect Effects 0.000 description 8
- 230000010363 phase shift Effects 0.000 description 5
- 239000003989 dielectric material Substances 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 238000012940 design transfer Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000012163 sequencing technique Methods 0.000 description 1
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
一种掩模式只读存储器的结构及其制造方法，此结构包括一衬底；一埋入式位线，配置在衬底中；一图案化的堆栈层，配置在部分衬底的表面上，其中此堆栈层由一第一介电层、一终止层以及一第二介电层所构成；一栅氧化层，配置在部分衬底的表面上；以及一字符线，横跨于埋入式位线的上方，而构成数个编码存储单元，其中在这些编码存储单元中，具有堆栈层者为一逻辑状态“0”，而具有栅氧化层者为一逻辑状态“1”。
Description
技术领域
本发明是有关于一种存储器的结构及其制造方法，且特别是有关于一种掩模式只读存储器(Mask ROM)的结构及其制造方法。
背景技术
一般掩模式只读存储器的结构包括数条位线(Bit Line，BL)以及横跨于位线上的数条多晶硅字符线(Word Line，WL)。而位于字符线下方以及两相邻位线之间的区域则是存储单元的通道区。对某些掩模式只读存储器而言，其程序化的方法为利用于通道中注入离子与否，来储存数据“0”或“1”。而此种将离子注入于特定的通道区域的工艺又称为编码注入工艺。
通常掩模式只读存储器的编码注入工艺，为首先利用一光掩模将形成于衬底上的光刻胶层图案化，而暴露欲编码的通道区。接着，再以此图案化的光刻胶层为掩模进行一离子注入工艺，以将离子注入于预定编码的通道域中。然而，掩模式只读存储器的编码注入工艺中用来作为编码掩模的光掩模，通常会因电路设计的需求而在同一光掩模上形成单一(Isolated)图案区与密集(Dense)图案区。然而，在进行图案转移的曝光步骤时，由于单一图案区的曝光的光强度较密集图案区的曝光的光强度为强，因此容易使密集图案区与单一图案区中的曝光图案因为光学邻近效应(Optical Proximity Effect，OPE)，而使关键尺寸产生偏差。如此，将会使掩模式只读存储器在进行通道离子注入步骤时，导致离子注入区块的位置发生对不准(Misalignment)的现象，进而造成只读存储器存储单元内的数据错误，影响存储器的操作性能，使产品的可靠性降低。
公知方法中，为了解决掩模式只读存储器的编码掩模的密集图案区与单一图案区的曝光图案的关键尺寸不一致的问题，大多是利用光学邻近校正法(Optical Proximity Correction，OPC)或是相移式光掩模(Phase Shift Mask，PSM)技术等等。其中，光学邻近校正法是利用辅助图案的设计以消除邻近效应所造成的关键尺寸偏差现象。然而，此种方式必须设计具有特殊图案的光掩模。因此，其除了光掩模制作较为费时之外，更提高了制造光掩模的困难度与制造成本。此外，在光掩模制造完成之后，要进行光掩模图案的缺陷改良(Debug)也极为不易。
另外，在公知方法中，倘若编码注入工艺所使用的编码掩模有对准失误或是关键尺寸产生偏差的问题时，亦会使原先预定注入于通道区中的编码离子扩散至埋入式位线中。如此，将使得埋入式位线中的离子浓度改变，而使得埋入式位线的电流不足。
发明内容
因此，本发明的目的就是在提供一种掩模式只读存储器的结构及其制造方法，以避免因编码离子扩散至埋入式位线中，而导致埋入式位线的电流不足的问题。
本发明的再目的就是在提供一种掩模式只读存储器的结构及其制造方法，以避免公知利用编码注入工艺以进行存储器元件的编码时，会有单一图案区与密集图案区的关键尺寸产生偏差的问题。
本发明的另一目的是提供一种掩模式只读存储器的结构及其制造方法，在不需光学邻近校正法以及相移式光掩模技术的前提下，便能精确的将掩模式只读存储器完成编码，借以降低制作成本。
本发明提出一种掩模式只读存储器的结构，其包括一衬底、一埋入式位线、一图案化的堆栈层、一栅氧化层以及一字符线。其中，埋入式位线配置在衬底中。堆栈层配置在部分衬底的表面上，其中此堆栈层由一第一介电层、一终止层以及一第二介电层所构成。在本发明中，第一介电层与第二介电层的材质例如是氧化硅，而终止层的材质例如是氮化硅或氮氧化硅。另外，栅氧化层配置在部分衬底的表面上。而字符线横跨于埋入式位线的上方，而构成数个编码存储单元，其中在这些编码存储单元中，具有堆栈层者具有一第一数据(例如逻辑状态“0”)，而具有栅氧化层者具有一第二数据(例如逻辑状态“1”)。
本发明提出一种掩模式只读存储器的制造方法，此方法首先在一衬底上形成由一第一介电层、一终止层以及一第二介电层所构成的一堆栈层。其中，第一介电层与第二介电层的材质例如是氧化硅，而终止层的材质例如是氮化硅或氮氧化硅。接着，利用堆栈层作为一注入掩模进行一离子注入步骤，以在未被堆栈层覆盖的衬底中形成一埋入式位线。之后，在衬底的上方形成一第一光刻胶层，其中第一光刻胶层上具有一第一线/间距图案，在本发明中，第一线/间距图案是由与埋入式位线垂直的多个沟渠图案所构成。继之，移除未被第一光刻胶层所覆盖的第二介电层与终止层，而暴露出第一介电层。在将第一光刻胶层移除之后，于衬底的上方形成一第二光刻胶层，其中第二光刻胶层上具有一第二线/间距图案，且第二线/间距图案所延伸的方向是与第一线/间距图案所延伸的方向不同。在本发明中，第一线/间距图案所延伸的方向与第二线/间距图案所延伸的方向垂直，而且第二线/间距图案由与埋入式位线平行的多个沟渠图案所构成。之后，以第二光刻胶层与终止层作为一蚀刻掩模移除部分第二介电层与第一介电层，而暴露出衬底与终止层。接着，在暴露的衬底的表面形成一栅氧化层。然后，以垂直于埋入式位线的方向在衬底的上方形成一字符线，而构成多个编码存储单元，其中这些编码存储单元中，具有堆栈层者为一逻辑状态“0”，而具有栅氧化层者为一逻辑状态“1”。
本发明的掩模式只读存储器的结构及其制造方法，由于其编码的方法并非使用编码注入工艺，因此可避免公知方法会有编码离子扩散至埋入式位线中，而造成埋入式位线电流不足的问题。
本发明的掩模式只读存储器的结构及其制造方法，由于其利用图案化的堆栈层以对存储器元件作编码，因此可避免公知方法于形成编码掩模层时，会有单一图案区与密集图案区的关键尺寸不一致的问题。
本发明的掩模式只读存储器的结构及其制造方法，由于其编码的过程中不需利用复杂的光学邻近校正法或相移式光掩模技术，因此可大幅降低制作成本。
附图说明
图1A至图1F是依照本发明一较佳实施例的掩模式只读存储器的制造流程剖面示意图；以及
图2是依照本发明一较佳实施例的掩模式只读存储器元件的剖面示意图。
100：衬底
102、102a：第一介电层
104、104a：终止层
106、106a、106b：第二介电层
107：堆栈层
108：埋入式位线
109、114：光刻胶层
110、116：线/间距图案(沟渠图案)
112、118：开口
120：栅氧化层
122：字符线
200、300：光掩模
202、302：开口图案
具体实施方式
图1A至图1F所示，其为依照本发明一较佳实施例的掩模式只读存储器的制造流程剖面示意图。
请参照图1A，首先在一衬底100上形成由一第一介电层102、一终止层104以及一第二介电层106所构成的一堆栈层107。其中，形成堆栈层107的方法例如是先于衬底100上依序沉积一第一介电材质层(未绘示)、一终止材质层(未绘示)以及一第二介电材质层(未绘示)，之后利用一光刻蚀刻工艺以图案化第二介电材质层、终止材质层(未绘示)以及第一介电材质层而形成。在本实施例中，第一介电层102与第二介电层106的材质例如是氧化硅，而终止层104的材质例如是氮化硅或氮氧化硅。而且第一介电层102的厚度例如是200埃至800埃，终止层104的厚度例如是20埃至80埃，而第二介电层106的厚度例如是200埃至800埃。
接着，利用堆栈层107作为一注入掩模进行一离子注入步骤，以在未被堆栈层107所覆盖的衬底100中形成一埋入式位线108。
之后，请参照图1B，在衬底100上形成一光刻胶层109，覆盖住堆栈层107。接着，于光刻胶层109的上方设置一光掩模200。其中，光掩模200上具有一第一线/间距图案，在此，光掩模200上的第一线/间距图案系由多个矩形的开口图案202所构成。继之，进行一光刻工艺，以将光掩模200上的图案转移至光刻胶层109上，而于光刻胶层109中形成一第一线/间距图案。在本实施例中，第一线/间距图案由与埋入式位线108垂直的多个沟渠图案110所构成，且沟渠图案110暴露出部分堆栈层107。
然后，以光刻胶层109作为一蚀刻掩模进行一蚀刻工艺，移除沟渠图案110所暴露出的第二介电层106以及终止层104，而形成图案化的第二介电层106a与终止层104a并形成一开口图案112，暴露出第一介电层102(如图1C所示)。在此蚀刻工艺中，利用两阶段蚀刻步骤以先后图案化第二介电层106与终止层104。而由于终止层104与第二介电层106之间具有一蚀刻选择比，且第一介电层102与终止层104之间亦具有一蚀刻选择比，因此可轻易的控制此两阶段蚀刻步骤分别停止在终止层104以及第一介电层102上。
继之，请参照图1D，将光刻胶层109移除之后，在衬底100上形成另一光刻胶层114。接着，于光刻胶层114的上方设置一光掩模300。其中，光掩模300上具有一第二线/间距图案，在此，光掩模300上的第二线/间距图案是由多个矩形之开口图案302所构成。继之，进行一光刻工艺，以将光掩模300上的图案转移至光刻胶层114上，而于光刻胶层114中形成一第二线/间距图案。其中，第二线/间距图案所延伸的方向与第一线/间距图案所延伸的方向不相同。在本实施例中，第二线/间距图案所延伸的方向与第一线/间距图案所延伸的方向垂直，而且第二线/间距图案是由与埋入式位线108平行的多个沟渠图案116所构成，而沟渠图案116暴露出部分第一介电层102、部分终止层104a以及部分第二介电层106a。
然后，以光刻胶层114与终止层104a作为一蚀刻掩模进行一蚀刻工艺，移除沟渠图案116所暴露出的第二介电层106a以及第一介电层102，而形成图案化的第二介电层106b与第一介电层102a并形成一T形开口图案118，暴露出衬底100(如第1E图所示)。
之后，请参照图1F与图2，图2为图1F的存储器元件的剖面示意图。将光刻胶层114移除之后，在暴露出的衬底100表面形成一栅氧化层120。其中，形成栅氧化层102的方法例如是进行一热氧化工艺。继之，以垂直于埋入式位线108的方向于衬底100的上方形成一字符线122，而构成多个编码存储单元。其中，这些编码编码存储单元中，具有由第一介电层102a、终止层104a与第二介电层106b三层所所构成的堆栈层107a者为一逻辑状态“0”，其它不具有堆栈层107a，而仅有栅氧化层120者为一逻辑状态“1”。
本发明的掩模式只读存储器的结构，其包括一衬底100、一埋入式位线108、一图案化的堆栈层107a、一栅氧化层120以及一字符线122。其中，埋入式位线108配置在衬底100中。堆栈层107a配置在部分衬底100的表面上，其中此堆栈层107a由一第一介电层102a、一终止层104a以及一第二介电层106b所构成。在本发明中，第一介电层102a与第二介电层106b的材质例如是氧化硅，而终止层104a的材质例如是氮化硅或氮氧化硅。另外，栅氧化层120配置在部分衬底100的表面上。换言之，栅氧化层120配置在未配置有第一介电层102a、终止层104a以及第二介电层106b的衬底100表面上。而字符线122系横跨于埋入式位线108的上方，而构成数个编码存储单元，其中在这些编码存储单元中，具有堆栈层107a者为一逻辑状态“0”，而其它具有栅氧化层120者为一逻辑状态“1”。
值得注意的是，利用本发明所形成的掩模式只读存储器元件，其在两相邻的字符线122之间的衬底100表面上，包括配置有由第二介电层106b、终止层104a以及第一介电层102a所构成的三层结构，以及由终止层104a以及第一介电层102a所构成的二层结构。
在本发明中，由于掩模式只读存储器的编码方式，是利用图案化的堆栈层以对存储器元件作编码，而并非使用传统的编码注入工艺，因此可避免公知的编码注入工艺的编码掩模层，容易有单一图案区与密集图案区的关键尺寸不一致的问题。
另外，本发明的掩模式只读存储器的结构及其制造方法，由于其编码的方法并非使用传统编码注入工艺，因此可避免公知方法中会有编码离子扩散至埋入式位线中，而造成埋入式位线电流不足的问题。
再者，由于本发明的方法是利用两组线/间距图案的光掩模设计以图案化堆栈层，因此可使轻易的控制于堆栈层中所形成的开口尺寸缩小至0.12微米左右。
再者，本发明的掩模式只读存储器的结构及其制造方法，由于其编码的过程中不需利用复杂的光学邻近校正法或相移式光掩模技术，因此可大幅降低制作成本。
Claims (14)
1.一种掩模式只读存储器的结构，其特征是，该结构包括：
一衬底；
一图案化的堆栈层，呈长条状配置在该衬底的表面上，其中该堆栈层由一第一介电层、一终止层以及一第二介电层所构成；
一埋入式位线，呈长条状配置在相邻堆栈层中间的该衬底中，且该堆栈层和该埋入式位线是平行的相间的关系；
一栅氧化层，配置在部分该衬底的表面上；以及
一字符线，横跨于该埋入式位线的上方，而构成数个编码存储单元，其中该些编码存储单元中，具有该堆栈层者具有一第一数据状态，而具有该栅氧化层者具有一第二数据状态。
2.如权利要求1所述的掩模式只读存储器的结构，其特征是，该堆栈层由一第一氧化硅层、一氮氧化硅层以及一第二氧化硅层所构成。
3.如权利要求1所述的掩模式只读存储器的结构，其特征是，该堆栈层由一第一氧化硅层、一个氮化硅层以及一第二氧化硅层所构成。
4.如权利要求1所述的掩模式只读存储器的结构，其特征是，该第一介电层的厚度为200埃至800埃。
5.如权利要求1所述的掩模式只读存储器的结构，其特征是，该终止层的厚度为20埃至80埃。
6.如权利要求1所述的掩模式只读存储器的结构，其特征是，该第二介电层的厚度为200埃至800埃。
7.一种掩模式只读存储器的制造方法，其特征是，该制造方法包括：
在一衬底上形成由一第一介电层、一终止层以及一第二介电层所构成的一堆栈层，该堆栈层是呈长条状；
在未被该堆栈层覆盖的该衬底中形成一埋入式位线；
在该衬底上形成一第一光刻胶层，其中该第一光刻胶层上具有一第一线/间距图案，该第一线/间距图案为与该埋入式位线垂直的多个沟渠图案；
移除未被该第一光刻胶层所覆盖的该第二介电层与该终止层，暴露出该第一介电层；
移除该第一光刻胶层；
在该衬底上方形成一第二光刻胶层，其中该第二光刻胶层上具有一第二线/间距图案，该第二线/间距图案为与该埋入式位线平行的多个沟渠图案，且该第二线/间距图案所延伸的方向与该第一线/间距图案所延伸的方向不同；
以该第二光刻胶层与该终止层为一蚀刻掩模移除部分该第二介电层与该第一介电层，而暴露出该衬底与该终止层；
在暴露的该衬底的表面形成一栅氧化层；以及
以垂直于该埋入式位线的方向在该衬底上形成一字符线，而构成多个编码存储单元，其中该些编码存储单元中，具有该堆栈层者为一第一逻辑状态，而具有该栅氧化层者为一第二逻辑状态。
8.如权利要求7所述的掩模式只读存储器的制造方法，其特征是，该第一线/间距图案所延伸的方向与该第二线/间距图案所延伸的方向垂直。
9.如权利要求7所述的掩模式只读存储器的制造方法，其特征是，该第一介电层与该第二介电层的材质包括氧化硅。
10.如权利要求7所述的掩模式只读存储器的制造方法，其特征是，该终止层的材质选自氮化硅与氮氧化硅其中之一。
11.如权利要求7所述的掩模式只读存储器的制造方法，其特征是，该第一介电层的厚度为200埃至800埃。
12.如权利要求7所述的掩模式只读存储器的制造方法，其特征是，该终止层的厚度为20埃至80埃。
13.如权利要求7所述的掩模式只读存储器的制造方法，其特征是，该第二介电层的厚度为200埃至800埃。
14.如权利要求7所述的掩模式只读存储器的制造方法，其特征是，形成该埋入式位线的方法包括以该堆栈层为一注入掩模进行一离子注入步骤，以在未被该堆栈层所覆盖的该衬底中形成该埋入式位线。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN02146119.8A CN1280911C (zh) | 2002-10-29 | 2002-10-29 | 掩模式只读存储器的结构及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN02146119.8A CN1280911C (zh) | 2002-10-29 | 2002-10-29 | 掩模式只读存储器的结构及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1494158A CN1494158A (zh) | 2004-05-05 |
| CN1280911C true CN1280911C (zh) | 2006-10-18 |
Family
ID=34232635
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN02146119.8A Expired - Lifetime CN1280911C (zh) | 2002-10-29 | 2002-10-29 | 掩模式只读存储器的结构及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1280911C (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7868320B2 (en) * | 2005-05-31 | 2011-01-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
-
2002
- 2002-10-29 CN CN02146119.8A patent/CN1280911C/zh not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| CN1494158A (zh) | 2004-05-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7422937B2 (en) | Semiconductor device and manufacturing method thereof | |
| US5667940A (en) | Process for creating high density integrated circuits utilizing double coating photoresist mask | |
| US8609489B2 (en) | Methods of forming memory; and methods of forming vertical structures | |
| CN1280911C (zh) | 掩模式只读存储器的结构及其制造方法 | |
| US6908854B2 (en) | Method of forming a dual-layer resist and application thereof | |
| CN101436529B (zh) | 半导体器件的制造方法 | |
| EP0607522B1 (en) | Method of fabricating a high-density nonvolatile semiconductor memory | |
| CN1287448C (zh) | 非挥发性存储器的结构及其制造方法 | |
| US6872510B2 (en) | Photomask having small pitch images of openings for fabricating openings in a semiconductor memory device and a photolithographic method for fabricating the same | |
| CN1259722C (zh) | 掩模只读存储器的结构及其制造方法 | |
| US6720210B1 (en) | Mask ROM structure and manufacturing method thereof | |
| US20030235789A1 (en) | Photolithography process for Mask ROM coding | |
| CN1324692C (zh) | 编码布植工艺 | |
| KR20060031995A (ko) | 반도체 제조공정의 얼라인먼트 측정방법 | |
| CN1514486A (zh) | 非挥发性存储器及其制造方法 | |
| CN1280896C (zh) | 应用于掩模式只读存储器编码布植的光刻工艺 | |
| US20030181013A1 (en) | Method for fabricating read only memory | |
| CN1240109C (zh) | 形成开口图案的方法及其应用 | |
| CN1467791A (zh) | 应用于罩幕式只读存储器编码布植的微影工艺 | |
| KR0167608B1 (ko) | 롬의 게이트 전극 제조 방법 | |
| TWI312557B (en) | Photolithography process applying on code implantation of mask rom | |
| CN1245753C (zh) | 自行对准编码的罩幕式只读存储器的制造方法 | |
| CN1286166C (zh) | 只读存储器的制造方法 | |
| TW554492B (en) | Mask ROM structure and manufacturing method thereof | |
| KR100452634B1 (ko) | 플래쉬이이피롬셀제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CX01 | Expiry of patent term | ||
| CX01 | Expiry of patent term |
Granted publication date: 20061018 |