CN1259722C - 掩模只读存储器的结构及其制造方法 - Google Patents
掩模只读存储器的结构及其制造方法 Download PDFInfo
- Publication number
- CN1259722C CN1259722C CN02148979.3A CN02148979A CN1259722C CN 1259722 C CN1259722 C CN 1259722C CN 02148979 A CN02148979 A CN 02148979A CN 1259722 C CN1259722 C CN 1259722C
- Authority
- CN
- China
- Prior art keywords
- layer
- coding
- mentioned
- mask rom
- type bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 48
- 238000000034 method Methods 0.000 title claims description 45
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 150000002500 ions Chemical class 0.000 claims description 27
- 230000004888 barrier function Effects 0.000 claims description 25
- 238000003860 storage Methods 0.000 claims description 20
- 239000000463 material Substances 0.000 claims description 19
- 238000005468 ion implantation Methods 0.000 claims description 16
- 238000002513 implantation Methods 0.000 claims description 10
- 239000004065 semiconductor Substances 0.000 claims description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 8
- 229920005591 polysilicon Polymers 0.000 claims description 8
- 239000012774 insulation material Substances 0.000 claims description 4
- 238000003701 mechanical milling Methods 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- 239000007943 implant Substances 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims 4
- 239000000377 silicon dioxide Substances 0.000 claims 2
- 239000004744 fabric Substances 0.000 description 14
- 238000009792 diffusion process Methods 0.000 description 6
- 230000003287 optical effect Effects 0.000 description 6
- 229910052796 boron Inorganic materials 0.000 description 3
- -1 boron ion Chemical class 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 1
- 238000012940 design transfer Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
一种掩模只读存储器的结构及其制造方法，此结构包括一基底；多个栅极，配置在部分基底的上方；一栅介电层，配置在基底与栅极之间；多条埋入式位线，配置在栅极两侧的基底中；一绝缘层，配置在埋入式位线的上方以与栅极之间；多条字线，每一字线以垂直于埋入式位线的方向配置在相同一列的栅极上与绝缘层上；以及一编码层，配置在字线以与栅极之间。
Description
技术领域
本发明是有关于一种内存的结构及其制造方法，且特别是有关于一种掩模只读存储器(Mask ROM)的结构及其制造方法。
背景技术
一般掩模只读存储器的结构包括数条位线(Bit Line，BL)以及横跨于位线上的数条多晶硅字线(Word Line，WL)。而位于字线下方以及两相邻位线之间的区域则是存储单元的沟道区。对某些掩模只读存储器而言，其编程的方法利用于沟道中植入离子与否，来储存数据“0”或“1”。而此种将离子植入于特定的沟道区域的制作工艺又称为编码布植制作工艺。
通常掩模只读存储器的编码布植制作工艺，首先利用一光掩模将形成于基底上的光阻层图案化，而暴露欲编码的沟道区。接着，再以此图案化的光阻层为掩模进行一离子植入制作工艺，以将离子植入于预定编码的沟道域中。然而，掩模只读存储器的编码布植制作工艺中用来作为编码掩模的光掩模，通常会因电路设计的需求而在同一光掩模上形成单一(Isolated)图案区与密集(Dense)图案区。然而，在进行图案转移的曝光步骤时，由于单一图案区的曝光的光强度较密集图案区的曝光的光强度为弱，因此容易使密集图案区与单一图案区中的曝光图案因为光学邻近效应(Optical Proximity Effect，OPE)，而使关键尺寸产生偏差。如此，将会使掩模只读存储器在进行沟道离子植入步骤时，导致离子植入区块的位置发生对不准(Misalignment)的现象，进而造成只读存储器存储单元内的资料错误，影响内存的操作性能，使产品的可靠性降低。
公知方法中，为了解决掩模只读存储器的编码掩模的密集图案区与单一图案区的曝光图案的关键尺寸不一致的问题，大多是利用光学邻近校正法(Optical Proximity Correction，OPC)或是相移掩模(PhaseShift Mask，PSM)技术等等。其中，光学邻近校正法是利用辅助图案的设计以消除邻近效应所造成的关键尺寸偏差现象。然而，此种方式必须设计具有特殊图案的光掩模。因此，其除了光掩模制作较为费时之外，更提高了制造光掩模的困难度与制造成本。此外，在光掩模制造完成之后，要进行光掩模图案的缺陷改良(Debug)也极为不易。
另外，在公知方法中，通常掩模只读存储器的编码布植制作工艺所使用的编码离子利用硼离子。然而，植入于沟道区中硼离子却容易扩散至两侧的埋入式位线中。此外，倘若编码布植制作工艺所使用的编码掩模有对准失误或是关键尺寸产生偏差的问题时，亦会使原先预定植入于沟道区中的编码离子扩散至埋入式位线中。上述两种情形都将使得埋入式位线中的离子浓度改变，而使得埋入式位线的电流不足。
发明内容
本发明的目的就是在提供一种掩模只读存储器的结构及其制造方法，以避免编码离子扩散至埋入式位线中，而产生埋入式位线的电流不足的问题。
本发明的另一目的是提供一种掩模只读存储器的结构及其制造方法，在不需光学邻近校正法以及相移掩模技术的前提下，便能顺利完成掩模只读存储器的编码布植，借此以降低制作成本。
本发明提出一种掩模只读存储器的结构，此结构包括一基底、一栅介电层、多个栅极、多条埋入式位线、一绝缘层、多条字线以及一编码层。其中，栅极配置在部分基底的上方。栅介电层配置在基底与栅极之间。另外，埋入式位线配置在栅极两侧的基底中。而绝缘层配置在埋入式位线的上方以与栅极之间。另外，每一条字线则是以垂直于埋入式位线的方向配置在相同一列的栅极上以及绝缘层上。编码层配置在字线以与栅极之间，而构成多个编码存储单元。其中，在这些编码存储单元中，编码层中有一编码离子植入者具有一逻辑状态“1”，而在其它编码存储单元中，编码层中未有编码离子植入者具有一逻辑状态“0”。
本发明提出一种掩模只读存储器的制造方法，此方法首先在一基底上形成一栅介电层，并且在栅介电层上形成一长条状导电结构。之后，以长条状导电结构为一植入掩模进行一离子植入步骤，以在长条状导电结构两侧的基底中形成一埋入式位线。接着，以垂直于埋入式位线的方向图案化长条状导电结构，以形成多个栅极。继之，在基底上形成一绝缘层，覆盖住栅极。之后利用一化学机械研磨法或一回蚀刻法移除部分绝缘层，直到栅极暴露出来。如此一来，在埋入式位线的上方以与栅极之间便形成有绝缘层。继之，在栅极与绝缘层上依序形成一材料层与一导电层。之后，以垂直于埋入式位线的方向图案化导电层与材料层，而形成一字线以及一编码层，其中所形成的编码层位于字线以及相同一列的栅极之间。接着，在字线上形成一编码掩模层，并且以编码掩模层为一植入掩模进行一离子布植步骤，以在编码层中植入一编码离子，而构成数个编码存储单元。其中，在这些编码存储单元中，编码层中有编码离子植入者具有一逻辑状态“1”，而在其它编码存储单元中，编码层中未有编码离子植入者具有一逻辑状态“0”。
本发明的掩模只读存储器的结构及其制造方法，可防止编码离子扩散至埋入式位线中，因此可解决公知掩模只读存储器会有埋入式位线电流不足的问题。
本发明的掩模只读存储器的结构及其制造方法，由于其不需光学邻近校正法或相移掩模技术，即可顺利完成编码布植制作工艺，因此可降低组件的制作成本。
本发明的掩模只读存储器的结构及其制造方法，可提高其编码布植制作工艺的制作工艺裕度。
为让本发明的上述和其它目的、特征、和优点能更明显易懂，下文特举一较佳实施例，并配合附图，作详细说明。
附图说明
图1A图至图1D是依照本发明一较佳实施例的掩模只读存储器的制造流程立体示意图。
标号说明：
100：基底 102：栅介电层
104：长条状导电结构 104a：栅极
106：埋入式位线 108：绝缘层
110：编码层 112：字线
114：编码掩模层 116：离子植入步骤
118：编码离子
具体实施方式
图1A至图1D所示，其绘示为依照本发明一较佳实施例的掩模只读存储器的制造流程立体示意图。
请参照图1A，首先提供一基底100。接着，在基底100上形成一栅介电层102以及一长条状的导电结构104。其中，形成栅介电层102与长条状导电结构104的方法例如是先利用一热氧化法以在基底100的表面上形成一薄氧化层(未绘示)，之后在薄氧化层上形成一导电层(未绘示)。接着，图案化导电层以形成长条状导电结构104。然后，再将未被长条状导电结构104覆盖的薄氧化层移除，而形成栅介电层102。在本实施例中，长条状导电层104的材质例如是多晶硅。
继之，以长条状导电结构104为一植入掩模进行一离子植入步骤，以在长条状导电结构104两侧的基底100中形成一埋入式位线106。
之后，请参照图1B，以垂直于埋入式位线106的方向图案化长条状的导电结构104，而形成多个栅极104a。接着，在埋入式位线106的上方以与栅极104a之间形成一绝缘层108，用以使相邻的栅极104a以与栅极104a与埋入式位线106之间能彼此电性隔离。其中，形成绝缘层108的方法例如是先在基底100上方形成一绝缘材质层(未绘示)，覆盖住栅极104a，之后利用一回蚀刻法或一化学机械研磨法移除部分绝缘材质层，直到栅极104a暴露出来，如此便能于埋入式位线106的上方以及相邻的栅极104a之间形成有绝缘层108。
然后，请参照图1C，在相同一列的栅极104a上以及绝缘层108上形成一编码层110与一字线112。其中，形成编码层110与字线112的方法例如是在基底100的上方全面性的形成一半导体材料层，并且在半导体材料层(未绘示)上形成一导电层(未绘示)，覆盖住栅极104a以及绝缘层108。之后，以垂直于埋入式位线106的方向图案化导电层与半导体材料层，而形成字线112与编码层110。其中，编码层110位于字线112与相同一列的栅极104a之间。在本实施例中，编码层110的材质例如是未掺杂的多晶硅，而字线112的材质例如是经掺杂的多晶硅。
接着，请参照图1D，在基底100的上方形成一编码掩模层114，覆盖住字线112。之后，以编码掩模层114为一植入掩模进行一离子植入步骤116，以在编码层110中植入一编码离子118，而构成数个编码存储单元。其中，在这些编码存储单元中，编码层110中有一编码离子118植入者具有一逻辑状态“1”，而在其它编码存储单元中，编码层110中未有编码离子118植入者具有一逻辑状态“0”。在本实施例中，在编码层110中所植入的编码离子118例如是PH3离子。
特别值得一提的是，本发明的掩模只读存储器的编码布植制作工艺使用PH3离子作为编码离子，由于PH3离子较不会产生扩散现象，因此本发明使用PH3离子较公知编码布植制作工艺中使用硼离子更佳。
本发明的掩模只读存储器结构包括一基底100、一栅介电层102、多个栅极104a、多条埋入式位线106、一绝缘层108、多条字线112以及一编码层110。其中，栅极104a配置在部分基底100的上方。栅介电层102配置在基底100与栅极104a之间。另外，埋入式位线106配置在栅极104a两侧的基底100中。而绝缘层108配置在埋入式位线106的上方以与栅极104a之间。字线112以垂直于埋入式位线106的方向配置在相同一列的栅极104a上与绝缘层108上。编码层110则是配置在字线112以与栅极104a之间，而构成多个编码存储单元。其中，在这些编码存储单元中，编码层110中有一编码离子118植入者具有一逻辑状态“1”，而在其它编码存储单元中，编码层110中未有编码离子118植入者具有一逻辑状态“0”。
本发明的掩模只读存储器结构及其制造方法，由于编码离子118并非植入在两相邻的埋入式位线106之间的沟道区中，而是植入在栅极104a上方的编码层110中，因此可避免公知方法会有编码离子扩散至埋入式位线106中，而导致埋入式位线电流不足的问题。另外，由于本发明的编码布植掩模层114仅需大略的使预定编码布植的存储单元上的编码层110暴露出来，即使暴露出栅极104b两侧的绝缘层108上方的编码层110亦不会影响本发明掩模只读存储器组件的编码，因此本发明的方法可提高掩模只读存储器的制作工艺裕度。再者，在本发明的掩模只读存储器的制造方法中，即使编码掩模层114的开口会有单一图案区与密集图案区的关键尺寸不一的问题，但由于本发明的编码离子植入在编码层110中，因此本发明的掩模只读存储器组件的及格率并不会受到单一图案区与密集图案区的会有关键尺寸不一的影响。
综合以上所述，本发明具有下列优点：
1、本发明的掩模只读存储器的结构及其制造方法，可防止编码离子扩散至埋入式位线中，因此可解决公知掩模至只读存储器会有埋入式位线电流不足的问题。
2、本发明的掩模只读存储器的结构及其制造方法，其不需光学邻近校正法或相移掩模技术，即可顺利完成编码布植制作工艺，因此可降低组件的制作成本。
3、本发明的掩模只读存储器的结构及其制造方法，可提高其编码布植制作工艺的制作工艺裕度。
虽然本发明已以较佳实施例公开如上，然其并非用以限定本发明，任何熟悉此技术者，在不脱离本发明的精神和范围内，当可作些许之更动与润饰，因此本发明的保护范围当视权利要求书所界定者为准。
Claims (15)
1、一种掩模只读存储器的结构，其特征在于：包括：
一基底；
多个栅极，配置在部分该基底的上方；
一栅介电层，配置在该基底与上述这些栅极之间；
多条埋入式位线，配置在上述这些栅极两侧的该基底中；
一绝缘层，配置在上述这些埋入式位线上方以及上述这些栅极之间；
多条字线，每一上述这些字线以垂直于上述这些埋入式位线的方向配置在相同一列的上述这些栅极上与该绝缘层上；
一编码层，配置在上述这些字线以及上述这些栅极之间，而构成多个编码存储单元，其中在上述这些编码存储单元中，该编码层中有一编码离子植入者具有一逻辑状态“1”，而在其它上述这些编码存储单元中，该编码层中未有该编码离子植入者具有一逻辑状态“0”。
2、如权利要求1所述的掩模只读存储器的结构，其特征在于：该编码层的材质包括一半导体材料。
3、如权利要求2所述的掩模只读存储器的结构，其特征在于：该半导体材料包括未掺杂的多晶硅。
4、如权利要求1所述的掩模只读存储器的结构，其特征在于：该字线的材质包括经掺杂的多晶硅。
5、如权利要求1所述的掩模只读存储器的结构，其特征在于：该编码离子包括PH3离子。
6、如权利要求1所述的掩模只读存储器的结构，其特征在于：绝缘层的材质包括氧化硅。
7、一种掩模只读存储器的制造方法，其特征在于：包括：
在一基底上形成一栅介电层；
在该栅介电层上形成一长条状导电结构；
在该长条状导电结构两侧的该基底中形成一埋入式位线；
以垂直于该埋入式位线的方向图案化该长条状导电结构，以形成多个栅极；
在该埋入式位线的上方以及上述这些栅极之间形成一绝缘层；
以垂直于该埋入式位线的方向，在相同一列的上述这些栅极上与该绝缘层上形成一编码层与一字线，其中该编码层形成在该字线与相同一列的上述这些栅极之间；
在该字线上形成一编码掩模层；
以该编码掩模层为一植入掩模进行一离子布植步骤，以在该编码层中植入一编码离子，而构成多个编码存储单元，其中在上述这些编码存储单元中，该编码层中有该编码离子植入者具有一逻辑状态“1”，而在其它上述这些编码存储单元中，该编码层中未有该编码离子植入者具有一逻辑状态“0”。
8、如权利要求7所述的掩模只读存储器的制造方法，其特征在于：该编码层的材质包括一半导体材料。
9、如权利要求8所述的掩模只读存储器的制造方法，其特征在于：该半导体材料包括未掺杂的多晶硅。
10、如权利要求7所述的掩模只读存储器的制造方法，其特征在于：该字线的材质包括经掺杂的多晶硅。
11、如权利要求7所述的掩模只读存储器的制造方法，其特征在于：该编码离子包括PH3离子。
12、如权利要求7所述的掩模只读存储器的制造方法，其特征在于：形成该绝缘层的方法包括：
在该基底上方形成一绝缘材质层，覆盖上述这些栅极；
利用一回蚀刻法或一化学机械研磨法移除部分该绝缘材质层，直到上述这些栅极暴露出来。
13、如权利要求7所述的掩模只读存储器的制造方法，其特征在于：绝缘层的材质包括氧化硅。
14、如权利要求7所述的掩模只读存储器的制造方法，其特征在于：在相同一列的上述这些栅极上与该绝缘层上形成该编码层与该字线的方法包括：
在上述这些栅极上与该绝缘层上形成一半导体材料层；
在该半导体材料层上形成一导电层；
以垂直于该埋入式位线的方向图案化该导电层与该半导体材料层，以形成该字线与该编码层。
15、如权利要求7所述的掩模只读存储器的制造方法，其特征在于：形成该埋入式位线的方法包括以该长条状导电结构为一植入掩模进行一离子植入步骤，以在该长条状导电结构两侧的该基底中形成该埋入式位线。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN02148979.3A CN1259722C (zh) | 2002-11-14 | 2002-11-14 | 掩模只读存储器的结构及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN02148979.3A CN1259722C (zh) | 2002-11-14 | 2002-11-14 | 掩模只读存储器的结构及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1501505A CN1501505A (zh) | 2004-06-02 |
| CN1259722C true CN1259722C (zh) | 2006-06-14 |
Family
ID=34233427
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN02148979.3A Expired - Fee Related CN1259722C (zh) | 2002-11-14 | 2002-11-14 | 掩模只读存储器的结构及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1259722C (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103000585B (zh) * | 2011-09-08 | 2014-12-24 | 九齐科技股份有限公司 | 掩模型只读存储器的制造方法 |
-
2002
- 2002-11-14 CN CN02148979.3A patent/CN1259722C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1501505A (zh) | 2004-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7422937B2 (en) | Semiconductor device and manufacturing method thereof | |
| US20070166903A1 (en) | Semiconductor structures formed by stepperless manufacturing | |
| CN1259722C (zh) | 掩模只读存储器的结构及其制造方法 | |
| CN1139114C (zh) | 劈栅闪速存储单元的制造方法 | |
| US6670239B2 (en) | Non-volatile memory cell having bilayered floating gate and fabricating method thereof | |
| CN1280896C (zh) | 应用于掩模式只读存储器编码布植的光刻工艺 | |
| CN1324692C (zh) | 编码布植工艺 | |
| CN1280911C (zh) | 掩模式只读存储器的结构及其制造方法 | |
| US6720210B1 (en) | Mask ROM structure and manufacturing method thereof | |
| US6777762B2 (en) | Mask ROM structure having a coding layer between gates and word lines | |
| US6916713B2 (en) | Code implantation process | |
| CN1222040C (zh) | 罩幕式只读存储器及其制造方法 | |
| CN1514486A (zh) | 非挥发性存储器及其制造方法 | |
| CN1287448C (zh) | 非挥发性存储器的结构及其制造方法 | |
| CN1245753C (zh) | 自行对准编码的罩幕式只读存储器的制造方法 | |
| US20070166971A1 (en) | Manufacturing of silicon structures smaller than optical resolution limits | |
| CN117135921A (zh) | 闪存存储器版图、闪存存储器及其制作方法 | |
| CN117135922A (zh) | 闪存存储器版图、闪存存储器及其制作方法 | |
| CN1063288C (zh) | 与非逻辑非晶硅只读存储器及其制造方法 | |
| KR19980065692A (ko) | Nand형 마스크 롬의 제조방법 | |
| CN117979694A (zh) | 闪存存储器版图、闪存存储器及其制作方法 | |
| CN1521835A (zh) | 具有自行对准接触窗的存储器元件的制造方法及结构 | |
| CN1477714A (zh) | 双位罩幕式只读存储器的结构及其制造方法 | |
| KR19990011165A (ko) | 마스크-롬의 제조방법 | |
| CN1459868A (zh) | 双位操作的罩幕式只读存储器结构及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20060614 Termination date: 20191114 |