CN1287448C - 非挥发性存储器的结构及其制造方法 - Google Patents

Abstract

一种非挥发性存储器的制造方法，此方法首先在一基底上形成一长条状介电层，并且在长条状介电层两侧的基底中形成一埋入式位线。接着图案化长条状介电层，以形成数个块状介电层。之后在基底上形成一编码掩膜层，暴露出部分块状介电层。然后以编码掩膜层为一蚀刻掩膜，移除被暴露出的部分块状介电层。在将编码掩膜层移除之后，在基底的表面上形成一栅介电层，再于基底上形成一字符线。

Description

非挥发性存储器的结构及其制造方法

技术领域

本发明是有关于一种非挥发性存储器的结构及其制造方法，且特别是有关于一种掩膜式只读存储器(Mask ROM)的结构及其制造方法。

背景技术

一般掩膜式只读存储器的结构包括数条位线(Bit Line，BL)以及横跨于位线上的数条多晶硅字符线(Word Line，WL)。而位于字符线下方以及两相邻位线之间的区域则是存储单元的通道区。对某些掩膜式只读存储器而言，其程序化的方法是利用于通道中注入离子与否，来储存数据“0”或“1”。而此种将离子注入于特定的通道区域的工艺又称为编码布植工艺。

通常掩膜式只读存储器的编码布植工艺，是首先利用一光罩将形成于基底上的光阻层图案化，而暴露欲编码布植区。接着，再以此图案化的光阻层为掩膜进行一离子注入工艺，以将离子注入于预定编码布植区中。然而，掩膜式只读存储器的编码布植工艺中用来作为编码掩膜的光罩，通常会因电路设计的需求而在同一光罩上形成单一(Isolated)图案区与密集(Dense)图案区。然而，在进行图案转移的曝光步骤时，由于单一图案区的曝光的光强度较密集图案区的曝光的光强度为弱，因此容易使密集图案区与单一图案区中的曝光图案因为光学邻近效应(Optical Proximity Effect，OPE)，而使关键尺寸产生偏差。如此，将会使得掩膜式只读存储器的编码布植区的尺寸不一致，甚至使得掩膜式只读存储器在进行通道离子注入步骤时产生离子注入的位置发生对准失误(Misalignment)的现象，进而造成只读存储器存储单元内的数据错误。

公知方法中，为了解决掩膜式只读存储器的编码掩膜的密集图案区与单一图案区的曝光图案的关键尺寸不一致的问题，大多是利用光学邻近校正法(Optical Proximity Correction，OPC)或是相移式光罩(Phase Shift Mask，PSM)技术等等。其中，光学邻近校正法是利用辅助图案的设计以消除邻近效应所造成的关键尺寸偏差现象。然而，此种方式必须设计具有特殊图案的光罩。因此，其除了光罩制作较为费时之外，更提高了制造光罩的困难度与制造成本。此外，在光罩制造完成之后，要进行光罩图案的缺陷改良(Debug)也极为不易。

另外，在公知方法中，倘若编码布植工艺所使用的编码掩膜有对准失误或是关键尺寸产生偏差的问题时，亦会使原先预定注入于通道区中的编码离子扩散至埋入式位线中。如此，将使得埋入式位线中的离子浓度改变，而使得埋入式位线的电流不足。

发明内容

因此，本发明的目的就是在提供一种掩膜式只读存储器的结构及其制造方法，以避免公知方法容易发生编码离子扩散至埋入式位线中，而导致埋入式位线的电流不足的问题。

本发明的再一目的就是在提供一种掩膜式只读存储器的结构及其制造方法，以避免公知利用编码布植工艺以进行存储器元件的编码之后，会有单一图案区与密集图案区的编码布植区关键尺寸不一致的问题。

本发明的另一目的是提供一种掩膜式只读存储器的结构及其制造方法，在不需光学邻近校正法以及相移式光罩技术的前提下，便能精确的将掩膜式只读存储器完成编码，借以降低制作成本。

本发明提出一种非挥发性存储器的制造方法，此方法是首先在一基底上形成一长条状介电层，并且在长条状介电层两侧的基底中形成一埋入式位线。接着以垂直于埋入式位线的方向图案化长条状介电层，以形成数个块状介电层。之后在基底上形成一编码掩膜层，其中编码掩膜层具有一单一图案区的开口以及一密集图案区的开口，暴露出部分块状介电层，而单一图案区的开口与密集图案区的开口因光学邻近效应而存在有关键尺寸产生偏差的情形。继之，以编码掩膜层为一蚀刻掩膜，移除被编码掩膜层暴露出的部分块状介电层，其中移除暴露出的部分块状介电层的方法是利用一非等向蚀刻法。在本发明中，虽然编码掩膜层中的开口关键尺寸不一致，但由于非等向蚀刻工艺可以顺利的将被暴露出的块状介电层完全移除，因此，编码掩膜层中开口的关键尺寸不一致并不会对本发明的存储器元件造成影响。在将编码掩膜层移除之后，在未配置该块状介电层的该基底表面上形成一栅介电层，其中栅介电层的厚度与块状介电层的厚度不相同。之后，于基底上形成一字符线，其横跨在埋入式位线的上方，而构成数个编码存储单元，其中在这些编码存储单元中，具有块状介电层者具有一第一逻辑状态，而具有栅介电层者具有一第二逻辑状态。

本发明并提出一种非挥发性存储器，其包括一基底、一埋入式位线、数个块状介电层、一栅介电层以及一字符线。其中，埋入式位线配置在基底中。数个块状介电层配置在未配置有该埋入式位线的该基底的部分表面上，而栅介电层配置在未配置有块状介电层的该基底表面上，该栅介电层的厚度与该些块状介电层的厚度不相同。另外，字符线横跨于埋入式位线的上方，而构成数个编码存储单元，其中在这些编码存储单元中，具有块状介电层者具有一第一数据状态，而具有栅介电层者具有一第二数据状态。

由于本发明的掩膜式只读存储器的编码方式，利用块状介电层以与栅介电层厚度的差异来对存储器元件作编码，而并非使用传统的编码布植工艺，因此可避免公知因编码掩膜层的单一图案区与密集图案区的关键尺寸不一致，而造成存储器元件中编码布植区尺寸不一致的问题。

另外，本发明的掩膜式只读存储器的结构及其制造方法，由于其编码的方法并非使用传统编码布植工艺，因此可避免公知方法中会有编码离子扩散至埋入式位线中，而造成埋入式位线电流不足的问题。

再者，由于本发明利用两组线/间距图案的光罩设计以形成数个块状介电层，因此可使轻易的控制块状介电层的尺寸缩小至0.12微米左右。换言之，利用本发明的方法可以使所形成的存储器元件的关键尺寸缩小至0.12微米左右。

再者，本发明的掩膜式只读存储器的结构及其制造方法，由于其编码的过程中不需利用复杂的光学邻近校正法或相移式光罩技术，因此可大幅降低制作成本。

附图说明

图1A至图1F是依照本发明一较佳实施例的掩膜式只读存储器的制造流程剖面示意图；以及

图2为图1C的俯视示意图。

100：基底

102：长条状介电层

104：埋入式位线

106：块状介电层

108：编码掩膜层

110、112：开口

114：栅介电层

116：字符线

具体实施方式

图1A至图1F所示，其为依照本发明一较佳实施例的掩膜式只读存储器的制造流程剖面示意图。

请参照图1A，首先在一基底100上形成一长条状介电层102，其中基底100例如是P型硅基底，长条状介电层102例如是一长条状氧化硅层、一长条状氮化硅层或是一长条状氮氧化硅层，且形成长条状介电层102的方法例如是以化学气相沉积法在基底100上沉积一介电层(未绘示)之后，再利用一微影蚀刻工艺图案化介电层，而形成长条状介电层102。

接着，以长条状介电层102为一注入掩膜进行一离子注入步骤，以在长条状介电层102两侧的基底100中形成一埋入式位线104，其中埋入式位线104例如是一N型掺杂区。由于埋入式位线104是以长条状介电层102作为注入掩膜而形成的，因此埋入式位线104与长条状介电层102之间为自行对准。

之后，请参照图1B，以垂直于埋入式位线104的方向图案化长条状介电层102，而形成数个块状介电层106。其中，图案化长条状介电层102的方法例如是利用一微影蚀刻工艺。

特别值得一提的是，本发明的数个块状介电层106是利用两组线/间距图案的光罩设计而定义出的，因此本发明仅需使用248的曝光光源，就可以轻易的使块状介电层106的尺寸缩小至0.12微米左右。

请参照图1C，在形成块状介电层106之后，在基底100上形成一编码掩膜层108，其中编码掩膜层108具有一密集图案区的开口110与一单一图案区的开口112，且开口110、112暴露出部分块状介电层106，其俯视图如图2所示。在形成编码掩膜层108的微影工艺中，由于单一图案区的曝光的光强度较密集图案区的曝光的光强度为弱，因此密集图案区的开口110与单一图案区的开口112因为光学邻近效应之故，会有关键尺寸会产生偏差的情形，因而开口尺寸会不一致。

之后，以编码掩膜层108为一蚀刻掩膜进行一蚀刻步骤，以移除被暴露出的块状介电层106。其中，移除部分块状介电层106的方法例如是进行一非等向蚀刻工艺，此等向蚀刻工艺可以是一干式蚀刻工艺(蚀刻反应物为气体)或是一湿式蚀刻工艺(蚀刻反应物为液体)。在本实施例中，非等向蚀刻工艺中所使用的蚀刻反应物例如是缓冲氧化硅蚀刻液(BOE)、氢氟酸(HF)或是热磷酸等等。

在此，虽然编码掩膜层108的开口110、112存在有关键尺寸不一致的问题，但是由于本发明的存储器的编码方式并非使用编码布植工艺，而是使用非等向蚀刻工艺移除部分块状介电层106，以达到编码目的。因此，编码掩膜层108的开口110、112尺寸并不会对本发明的存储器元件的编码有不良的影响。

另外，值得一提的是，即使单一图案区的开口112所暴露出的块状介电层106可能未完全被暴露出，但由于移除开口110、112中的块状介电层106的方法是利用非等向蚀刻法，因此仍可以将开口112中的块状介电层106完全移除。此外，即使密集图案区的开口112除了暴露出的块状介电层106之外，还暴露出块状介电层106周围的基底100，但因块状介电层106与基底100之间具有一蚀刻选择比，因此即使密集图案区的开口112暴露出块状介电层112以及其周围的基底100，仍不会对本发明的掩膜式只读存储器有不良的影响。

之后，请参照图1D与图1E，移除编码掩膜层108，暴露出基底100以及部分未被移除的块状介电层106。然后，在基底100的表面形成一栅介电层114。其中，形成栅介电层114的方法例如是进行一热氧化工艺以在基底100的表面上形成一栅氧化层。在此，所形成的栅介电层114的厚度与块状介电层106的厚度不相同，例如是栅介电层114的厚度小于块状介电层106的厚度，其后续用来作为存储器元件中不同数据状态的区别。在本实施例中，栅介电层114的厚度例如是50埃至90埃，块状介电层106的厚度例如是120埃至160埃。

请参照图1F，在形成栅介电层114之后，在基底100的上方形成一字符线116，且字符线116横跨在埋入式位线104的上方，而构成多个编码存储单元。其中，所形成的编码存储单元中，具有块状介电层106者因启始电压较高因此具有一第一数据状态，具有栅介电层114者因启始电压较低因此具有一第二数据状态。

因此，本发明的掩膜式只读存储器包括一基底100、一埋入式位线104、数个块状介电层106、一栅介电层114以及一字符线116。

其中，埋入式位线104配置在基底100中。数个块状介电层106配置在部分基底100的表面上，而栅介电层114配置在其它未配置有块状介电层106的基底100表面上。另外，字符线116横跨于埋入式位线104的上方，而构成数个编码存储单元，其中在这些编码存储单元中，具有块状介电层106者因启始电压较高因此具有一第一数据状态，具有栅介电层114者因启始电压较低因此具有一第二数据状态。

由于本发明的掩膜式只读存储器的编码方式，是利用块状介电层以与栅介电层厚度的差异来对存储器元件作编码，而并非使用传统的编码布植工艺，因此可避免公知因编码掩膜层的单一图案区与密集图案区的关键尺寸不一致，而造成存储器元件中编码布植区尺寸不一致的问题。

另外，本发明的掩膜式只读存储器的结构及其制造方法，由于其编码的方法并非使用传统编码布植工艺，因此可避免公知方法中会有编码离子扩散至埋入式位线中，而造成埋入式位线电流不足的问题。

再者，由于本发明是利用两组线/间距图案的光罩设计以形成块状介电层，因此可使轻易的控制块状介电层的尺寸缩小至0.12微米左右。换言之，利用本发明的方法可以使所形成的存储器元件的关键尺寸缩小至0.12微米左右。

再者，本发明的掩膜式只读存储器的结构及其制造方法，由于其编码的过程中不需利用复杂的光学邻近校正法或相移式光罩技术，因此可大幅降低制作成本。

Claims (9)

1.一种非挥发性存储器的制造方法，其特征是，该方法包括：

形成一长条状介电层在一基底上；

形成一埋入式位线在该长条状介电层两侧的该基底中；

图案化该长条状介电层，以形成多个块状介电层；

形成一编码掩膜层在该基底上，以暴露出部分该块状介电层；

以该编码掩膜层为一蚀刻掩膜，移除被暴露出的部分该块状介电层；

移除该编码掩膜层；

在未配置该块状介电层的该基底表面上形成一栅介电层，其中该栅介电层的厚度与该块状介电层的厚度不相同；以及

形成一字符线在该基底上，该字符线横跨在该埋入式位线的上方。

2.如权利要求1所述的非挥发性存储器的制造方法，其特征是，该栅介电层的厚度小于该块状介电层的厚度。

3.如权利要求1所述的非挥发性存储器的制造方法，其特征是，该长条状介电层的材质包括氮化硅、氧化硅或氮氧化硅。

4.如权利要求1所述的非挥发性存储器的制造方法，其特征是移除被该编码掩膜层暴露出该块状介电层的方法包括一非等向蚀刻法。

5.如权利要求4所述的非挥发性存储器的制造方法，其特征是，该非等向蚀刻法包括一湿式蚀刻法或是一干式蚀刻法。

6.如权利要求1所述的非挥发性存储器的制造方法，其特征是，形成该埋入式位线的方法是利用该长条状介电层作为一注入掩膜进行一离子注入步骤，以在该基底中形成该埋入式位线。

7.一种非挥发性存储器，其特征是，该存储器包括：

一基底；

一埋入式位线，配置在该基底中；

多个块状介电层，配置在未配置有该埋入式位线的该基底的部分表面上；

一栅介电层，配置在未配置有该些块状介电层的该基底表面上，该栅介电层的厚度与该些块状介电层的厚度不相同；以及

一字符线，横跨于该埋入式位线的上方，而构成数个编码存储单元，其中该些编码存储单元中，具有该块状介电层者具有一第一数据状态，而具有该栅介电层者具有一第二数据状态。

8.如权利要求7所述的非挥发性存储器，其特征是，该栅介电层的厚度小于该些块状介电层的厚度。

9.如权利要求7所述的非挥发性存储器，其特征是，该块状介电层的材质包括氮化硅、氧化硅或氮氧化硅。

Images