CN101188188A - 图案化的方法 - Google Patents
图案化的方法 Download PDFInfo
- Publication number
- CN101188188A CN101188188A CNA2006101603942A CN200610160394A CN101188188A CN 101188188 A CN101188188 A CN 101188188A CN A2006101603942 A CNA2006101603942 A CN A2006101603942A CN 200610160394 A CN200610160394 A CN 200610160394A CN 101188188 A CN101188188 A CN 101188188A
- Authority
- CN
- China
- Prior art keywords
- layer
- patterning
- mask
- gas
- photoresist layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
一种图案化的方法。此方法是先在材料层上依序形成底层、多硅有机层与光致抗蚀剂层。接着,图案化光致抗蚀剂层,再以光致抗蚀剂层为掩模,图案化多硅有机层。之后,以多硅有机层为掩模,进行一蚀刻工艺,图案化底层,此蚀刻工艺所使用的反应气体包括保护气体、蚀刻气体以及载气,其中保护气体可在蚀刻的过程中在已图案化的底层的侧壁形成保护层。其后,以底层为掩模,图案化材料层,以形成一开口。然后,再移除该底层。
Description
技术领域
本发明涉及一种半导体工艺的方法,尤其涉及一种图案化的方法。
背景技术
在半导体工艺中,通常是藉由光刻工艺将图案形成在光致抗蚀剂层上,然后,再以光致抗蚀剂层作为蚀刻掩模,进行干式或是湿式蚀刻工艺,以将光致抗蚀剂层中的图案转移到下方的待图案化层。随着半导体元件的高度集成化,集成电路的最小线宽(Critical Dimension,CD)愈来愈小,因此,光刻所需的解析度愈来愈高。为因应高解析度的需求,光致抗蚀剂层的厚度愈来愈薄。然而,若是光致抗蚀剂层的厚度过薄,在后续的蚀刻过程中,很可能尚未完全将图案转移到下层的待图案化层,作为蚀刻掩模的光致抗蚀剂层即已被蚀刻殆尽,而无法达成图案化的目的。
已知已有一种能够使用薄光致抗蚀剂层来图案化的方法。该方法是在薄光致抗蚀剂层与待图案化层之间形成多层薄膜层,以藉由多层的图案转移,达到图案化的目的。然而,在进行图案转移的过程中,会有关键尺寸损失(CD loss)以及图案倾斜(tilt),造成尺寸偏差(CD bias)等问题,而且在图案疏松区与图案密集区所形成的关键尺寸差异非常大,即有所谓的负载效应(loading effect)。
为了减少尺寸偏差,现有的做法会将光致抗蚀剂层的图案放大,以藉由增加的尺寸来补偿关键尺寸损失以及图案倾斜所造成的尺寸偏差。然而,若是相邻的两个图案过于接近,很可能无法符合设计准则,或很容易发生桥接,而无法进行尺寸偏差的修补。因此,目前多层图案转移层所面临的尺寸偏差的问题仍亟需解决。
发明内容
本发明的目的是提供一种图案化的方法,可以降低疏松-密集负载效应。
本发明的又一目的是提供一种图案化的方法,可以减少关键尺寸损失。
本发明的再一目的是提供一种图案化的方法,可以改善图案倾斜的问题。
本发明提出一种图案化的方法。此方法是先在待图案化的材料层上依序形成底层、多硅有机层(silicon rich organic layer)与光致抗蚀剂层。然后,先图案化光致抗蚀剂层,再以光致抗蚀剂层为掩模,图案化多硅有机层。接着,以光致抗蚀剂层与多硅有机层为掩模,进行蚀刻工艺,图案化底层,此蚀刻工艺所使用的反应气体包括保护气体、蚀刻气体以及载气。其后,以多硅有机层与底层为掩模,图案化材料层,以形成一开口,之后,再移除底层。
依照本发明实施例所述,上述保护气体包括SO2或SiCl4,其含量为反应气体总量的0.5%至60%。当保护气体为SO2时,SO2含量为反应气体总量的30%至60%。当保护气体为SiCl4时,SiCl4含量为反应气体总量的0.5%至2%。蚀刻气体是选自于O2、NF3与氟烃组合所组成的族群。氟烃选自于CF4、CHF3、CH2F2、CH3F及其组合所组成的族群。载气选自于He、Ar、N2及其组合所组成的族群。
依照本发明实施例所述,上述多硅有机层的材质包括硅含量为5-30wt.%的有机硅聚合物。底层包括清漆树脂,如I-线光致抗蚀剂层。
依照本发明实施例所述,上述的图案化的方法,其中在图案化光致抗蚀剂层之后,图案化多硅有机层之前,还包括一修整步骤,以改变光致抗蚀剂层的图案。
依照本发明实施例所述,上述图案化光致抗蚀剂层的方法包括以浸润式光刻工艺进行曝光,且光致抗蚀剂层为一防水光致抗蚀剂层,或是顶面覆盖一防水层的光致抗蚀剂材料层。
依照本发明实施例所述,上述的图案化的方法可用来形成接触窗开口、介层窗开口及/或沟渠,其中材料层为一介电层,所形成的开口为一接触窗开口、介层窗开口及/或沟渠。
依照本发明实施例所述,上述的图案化的方法可用来形成栅极结构,其中材料层由下而上依序包括一栅介电层、一栅导电层与一掩模层,且形成在材料层中的开口为栅极结构之间的间隙。
依照本发明实施例所述,上述的图案化的方法可用来形成浅沟渠隔离结构,其中材料层由下而上包括一基底与一掩模层,且形成在材料层中的开口为一沟渠,且在材料层中形成开口之后,还在开口中形成绝缘层,然后,再移除掩模层。
本发明的图案化的方法可以减少关键尺寸损失,改善图案倾斜的问题并且减少负载效应。
为让本发明的上述和其他目的、特征和优点能更明显易懂,下文特举优选实施例,并配合附图,作详细说明如下。
附图说明
图1A至图1E为依据本发明实施例所绘示的一种图案化的方法的剖面示意图;
图2A至2E是依照本发明实施例所绘示的一种栅极结构的制造方法的流程剖面图;
图3A、3B、3C、3D、3E、3EE、3F、3G是依照本发明实施例所绘示的浅沟渠隔离结构的制造方法的制造流程剖面图。
主要元件符号说明
100、200、302:基底
102:材料层
106、206、306:底层
108、208、308:含硅有机层
110、210、310:光致抗蚀剂
112:预定的开口图案
114、214:开口图案
120、220、320:保护层
201:栅介电层
202:导电层
204、304:掩模层
212:预定的间隙图案
303:垫氧化层
314:预定的沟渠图案
W1、W2、W3:预定的宽度
具体实施方式
图1A至图1E为依据本发明实施例所绘示的一种图案化的方法的剖面示意图。
请参照图1A,提供一基底100,此基底100上已形成材料层102,此材料层102预定形成一开口图案112,此开口图案112的预定开口宽度为W1。首先,在材料层102上依序形成底层106、多硅有机层108与光致抗蚀剂层110。
光致抗蚀剂层110包括正光致抗蚀剂或负光致抗蚀剂,其可以是一般用于传统光刻工艺的光致抗蚀剂材料,如193nm光致抗蚀剂,或是用于浸润式光刻工艺(immersion lithography process)的防水光致抗蚀剂层,或是顶面覆盖一防水层的光致抗蚀剂材料层。光致抗蚀剂层110的厚度例如是约为500埃至2000埃。多硅有机层108的材质包括用于底层抗反射层(BARC)的有机硅材料,例如是硅含量为5-30wt.%的硅聚合物,如美国专利第6025117号所揭示者,其内容并入本案参考。多硅有机层108的形成方法例如是以旋转涂布方式形成,其厚度例如是约为250埃至500埃。底层106的材质包括清漆树脂,例如是I-线光致抗蚀剂层,厚度例如是约为1000埃至2500埃。
请参照图1B,将光致抗蚀剂层110图案化,以在光致抗蚀剂层110中形成开口图案114。图案化光致抗蚀剂层110的方法可以采用传统的光刻工艺,或是采用浸润式光刻工艺,来进行曝光,之后再进行显影以形成开口图案114。
若是在显影后检视时发现光致抗蚀剂层110中的开口图案114无法在后续工艺中形成与预定的开口112具有一致的宽度W1的开口时,可以在蚀刻多硅有机层108之前先进行一开口宽度的修整步骤,以使开口图案114的宽度符合所需。
接着,以光致抗蚀剂层110为掩模,蚀刻多硅有机层108,以使开口图案114转移至多硅有机层108。蚀刻的方法可以采用干式蚀刻法。在进行蚀刻的过程中,光致抗蚀剂层110因为蚀刻而耗损,当开口图案114完全转移至多硅有机层108时,光致抗蚀剂层110可能被完全去除或仍会有一小部分残留在多硅有机层108上。
其后,请参照图1C,以光致抗蚀剂层110及多硅有机层108为掩模,蚀刻底层106,以使开口图案114转移至底层106。当底层106完成图案化之后,多硅有机层108上的光致抗蚀剂层110已被蚀刻殆尽。蚀刻底层106的方法包括各向异性蚀刻法,如干式蚀刻法。其蚀刻工艺所使用的反应气体包括保护气体、蚀刻气体以及载气。保护气体包括SO2或SiCl4,其含量为反应气体总量的0.5%至60%。当保护气体为SO2时,优选的SO2含量为反应气体总量的30%至60%。当保护气体为SiCl4时,优选的SiCl4含量为反应气体总量的0.5%至2%。蚀刻气体是选自于O2、NF3与氟烃组合所组成的族群。氟烃选自于CF4、CHF3、CH2F2、CH3F及其组合所组成的族群。载气选自于He、Ar、N2及其组合所组成的族群。在蚀刻的过程中,保护气体可以在已蚀刻的底层的侧壁形成保护层120,防止其遭受蚀刻气体的破坏,以保持其图案的形状。当保护气体为SO2时,所形成的保护层120可能为聚合物;而当保护气体为SiCl4时,所形成的保护层120可能为氧化硅。在一实施例中,蚀刻底层106的工艺温度为摄氏15至70度,压力为3至100毫托,偏压为0-60瓦特。
然后,请参照图1D,以多硅有机层108为掩模,蚀刻材料层102,使开口图案114转移至材料层102。当开口图案114完全转移至材料层102时,多硅有机层108已被蚀刻殆尽。若是在进行蚀刻的过程中,多硅有机层108被蚀刻殆尽,则可以底层106为蚀刻掩模,继续进行蚀刻,直到开口图案114完全转移至材料层102。蚀刻材料层102的方法例如是干式蚀刻法,蚀刻的气体因待蚀刻的材料层102的不同而有所不同。
之后,请参照图1E,去除底层106。去除的方法可以采用干式去除法或是湿式去除法。
以上的图案化的方法可以用来形成接触窗开口、介层窗开口、或沟渠。也就是说,上述的材料层102可以是一层介电层例如是氧化硅或是介电常数低于4的低介电常数材料层或多孔材料层,介电层102中预定形成的开口图案112可以是接触窗开口、介层窗开口、或沟渠。当光致抗蚀剂层110的图案114经由多硅有机层108与底层106而转移至介电层102时,则可以在介电层中形成接触窗开口、介层窗开口、或沟渠。
以上的图案化的方法可以用来形成接触窗开口、介层窗开口、或沟渠之外,也可以用来形成栅极结构与浅沟渠隔离结构,以下将配合附图详细说明。
图2A至2E是依照本发明实施例所绘示的一种栅极结构的制造方法的流程剖面图。
请参照图2A,提供一基底200,此基底200上已形成介电层201以及导电层202,导电层202中预定形成数个间隙212,此间隙212的预定宽度为W2。导电层202例如是掺杂多晶硅层,或是掺杂多晶硅层与硅化金属层共同组成的多晶硅化金属层。在一实施例中,栅极导电层202还可能覆盖一掩模层204,如氧化硅或氮化硅。接着,在基底200上依序形成底层206、多硅有机层208与光致抗蚀剂层210。光致抗蚀剂层210可以采用正光致抗蚀剂或负光致抗蚀剂,如193nm光致抗蚀剂,其厚度为500至2000埃左右。多硅有机层208可以采用硅含量为5-30wt.%的硅聚合物,如美国专利第6025117号所揭示者,其厚度为250至500埃左右。底层206的材质例如是I-线光致抗蚀剂层,其厚度为2000至2500埃左右。在一实施例中,光致抗蚀剂层210的厚度为1200埃;多硅有机层208的厚度为300埃;底层206的厚度为1500埃;掩模层为550埃;栅极导电层202为800埃;栅介电层201为12埃。
请参照图2B,将光致抗蚀剂层210图案化,以在光致抗蚀剂层210中形成开口图案214。图案化光致抗蚀剂层210的方法可以采用传统的光刻工艺,或是采用浸润式光刻工艺,来进行曝光,之后,再进行显影以形成开口图案214。
若是在显影后检视时发现光致抗蚀剂层210中的开口图案214无法在后续工艺中形成与预定的间隙212具有一致的宽度W2的间隙时,可以在蚀刻多硅有机层208之前先进行一间隙宽度的修整步骤,以使开口图案214的宽度符合所需。修整步骤可以以四氟化碳和溴化氢作为反应气体,以蚀刻光致抗蚀剂层210。
接着,以光致抗蚀剂层210为掩模,蚀刻多硅有机层208,以使开口图案214转移至多硅有机层208。蚀刻的方法可以采用干式蚀刻法,例如是以含氟的气体,如全氟化物作为蚀刻气体。
其后,请参照图2C,以光致抗蚀剂层210与多硅有机层208为掩模,蚀刻底层206,以使开口图案214转移至底层206。当底层206完成图案化之后,多硅有机层208上的光致抗蚀剂层210已被蚀刻殆尽。蚀刻的方法可以采用各向异性蚀刻法,如干式蚀刻法。其蚀刻工艺所使用的反应气体包括保护气体、蚀刻气体以及载气。保护气体包括SO2或SiCl4,其含量为反应气体总量的0.5%至60%。当保护气体为SO2时,优选的SO2含量为反应气体总量的30%至60%。当保护气体为SiCl4时,优选的SiCl4含量为反应气体总量的0.5%至2%。蚀刻气体是选自于O2、NF3与氟烃组合所组成的族群。氟烃选自于CF4、CHF3、CH2F2、CH3F及其组合所组成的族群。载气选自于He、Ar、N2及其组合所组成的族群。在蚀刻的过程中,保护气体可以在已蚀刻的底层的侧壁形成保护层220,防止其遭受蚀刻气体的破坏,以保持其图案的形状。
然后,请参照图2D,以多硅有机层208为掩模,蚀刻掩模层204与导电层202,使开口图案214转移至掩模层204与导电层202。当开口图案214完全转移至导电层202时,多硅有机层208已被蚀刻殆尽。若是在进行蚀刻的过程中,多硅有机层208即已被蚀刻殆尽,则可以底层206为蚀刻掩模,继续进行蚀刻,直到开口图案214完全转移至导电层202。蚀刻导电层202的方法例如是干式蚀刻法,蚀刻的气体例如是全氟化碳或是氟化硫(SF6)。
之后,请参照图2E,去除底层206,使图案化的导电层202裸露出来。去除底层206的方法可以采用干式去除法,如氧等离子体灰化法。掩模层204可以选择去除之,或是留下来作为顶盖层。
实验
在多晶硅层上依序形成底层、多硅有机层以及光致抗蚀剂层,然后,以上述的方法进行图案的转移。在进行底层的蚀刻时,是以SO2/O2/He作为反应气体。其各阶段图案化后的关键尺寸(纳米)如表1所示。
表1
由以上的结果显示:在底层蚀刻之后,其所形成的图案的尺寸略大于多硅有机层者,此结果表示图案化的底层的侧壁应有一层保护层形成。此外,在密集区与疏松区的负载仅有1纳米,在误差的范围之内,显示本发明的方法确实可以克服密集区与疏松区之间的负载问题,且可以使得疏松区与密集区所形成的图案的关键尺寸非常接近。
图3A至3G是依照本发明实施例所绘示的一种浅沟渠隔离结构的制造方法的制造流程剖面图。
请参照图3A,提供一基底302,此基底302中预定形成数个沟渠312,此沟渠312的预定宽度为W3。基底302例如是整块为半导体的基材,如硅、锗、硅化锗、碳化硅,或是绝缘层上有硅(SOI)。接着,在基底302上形成垫氧化层303、掩模层304、底层306、多硅有机层308与光致抗蚀剂层310。光致抗蚀剂层310可以采用正光致抗蚀剂或负光致抗蚀剂,如193nm光致抗蚀剂,其厚度为500至2000埃左右。多硅有机层308可以采用用于底层抗反射层(BARC)的有机硅材料,例如是硅含量为5-30wt.%的硅聚合物,如美国专利第6025117号所揭示者,其内容并入本案参考,其厚度为250至500埃左右。底层306的材质例如是I-线光致抗蚀剂层,其厚度为1000至2500埃左右。掩模层304的材质例如是氮化硅,其形成的方法可以采用化学气相沉积法,其厚度略大于多硅有机层308的厚度,例如为250至900埃左右。
请参照图3B,将光致抗蚀剂层310图案化,以在光致抗蚀剂层310中形成沟渠图案314。图案化光致抗蚀剂层310的方法可以采用传统的光刻工艺,或是采用浸润式光刻工艺,来进行曝光,之后,再进行显影,以形成沟渠图案314。
若是在显影后检视时,发现光致抗蚀剂层310中的沟渠图案314无法在后续工艺中形成与预定宽度W3具有一致的宽度的沟渠时,可以在蚀刻多硅有机层308之前先进行一沟渠宽度的修整步骤,以使沟渠图案314的宽度符合所需。修整步骤可以以四氟化碳和溴化氢作为反应气体。
接着,以光致抗蚀剂层310为掩模,蚀刻多硅有机层308,以使沟渠图案314转移至多硅有机层308。蚀刻的方法可以采用干式蚀刻法,例如是以含氟的气体,如全氟化物作为蚀刻气体。在进行蚀刻的过程中,光致抗蚀剂层310因为蚀刻而耗损,因此,当沟渠图案314完全转移至多硅有机层308时,光致抗蚀剂层310可能会有一小部分残留在多硅有机层308上,或被蚀刻殆尽。
其后,请参照图3C,以光致抗蚀剂层310、多硅有机层308为硬掩模,蚀刻底层306,以使沟渠图案314转移至底层306。当底层306完成图案化之后,多硅有机层308上的光致抗蚀剂层310已被蚀刻殆尽。蚀刻的方法可以采用各向异性蚀刻法,如干式蚀刻法。其蚀刻工艺所使用的反应气体包括保护气体、蚀刻气体以及载气。保护气体包括SO2或SiCl4,其含量为反应气体总量的0.5%至60%。当保护气体为SO2时,优选的SO2含量为反应气体总量的30%至60%。当保护气体为SiCl4时,优选的SiCl4含量为反应气体总量的0.5%至2%。蚀刻气体是选自于O2、NF3与氟烃组合所组成的族群。氟烃选自于CF4、CHF3、CH2F2、CH3F及其组合所组成的族群。载气选自于He、Ar、N2及其组合所组成的族群。在蚀刻的过程中,保护气体可以在已蚀刻的底层的侧壁形成保护层320,防止其遭受蚀刻气体的破坏,以保持其图案的形状。
然后,请参照图3D,以多硅有机层308与底层306为掩模,蚀刻掩模层304,使沟渠图案314转移至掩模层304。在蚀刻的时候,可以选择对于多硅有机层308与掩模层304的蚀刻率相当的蚀刻剂来进行蚀刻。由于多硅有机层308的厚度小于掩模层304的厚度,因此,当沟渠图案314完全转移至掩模层304时,多硅有机层308已被蚀刻殆尽,在底层306上不会残留任何的多硅有机层308。
在蚀刻掩模层304之后,发现掩模层304中的沟渠图案314无法在后续工艺中形成与预定宽度W3具有一致宽度W3的沟渠312时,可以在蚀刻基底302之前先进行一沟渠宽度的修整步骤,以使沟渠图案314的宽度符合所需。在进行修整步骤时,底层306与掩模层304的去除速率必须大致相等,以确保其二者的沟渠图案314的一致性。修整步骤可以以四氟化碳或是三氟甲烷作为蚀刻气体,进行蚀刻来完成之。
之后,请参照图3E,去除底层306。去除底层306的方法可以采用干式去除法或是湿式去除法。干式去除法可以采用氧等离子体灰化法。之后,以掩模层304为掩模,蚀刻垫氧化层303与基底302,以使沟渠图案314转移至基底302,如图3F所示。蚀刻基底302的方法可以采用干式蚀刻法。
另一方法是,请参照图3EE,在沟渠图案314完全转移至掩模层304之后,可以先不去除底层306,而以底层306为掩模,蚀刻基底302,以使开口的图案314转移至基底302,以形成沟渠。若是在蚀刻的过程中,底层306消耗殆尽,则可以掩模层304作为掩模,继续进行蚀刻,直到沟渠图案314转移至基底302。若在蚀刻的过程中,底层306并未消耗殆尽,则在沟渠图案314完全转移至基底302之后,再将底层306去除,如图3F所示。
其后请参照图3G,在沟渠314中形成绝缘层316。形成绝缘层316的方法可以在基底302上形成一层绝缘材料例如是氧化硅,然后,再以掩模层304为终止层,去除多余的绝缘材料。去除多余的绝缘材料的方法可以采用回蚀刻法或是化学机械抛光法。然后,将掩模层304以及垫氧化层303去除,以完成浅沟渠隔离结构的制作。
本发明的图案化的方法中,在蚀刻底层的过程中使用了保护气体,其可以在底层已蚀刻的部分形成保护层,使得最终的标的层的关键尺寸损失减少,改善图案倾斜的问题并且降低疏松-密集负载效应。
Claims (16)
1.一种图案化的方法,包括:
在材料层上依序形成底层、多硅有机层与光致抗蚀剂层;
图案化该光致抗蚀剂层;
以该光致抗蚀剂层为掩模,图案化该多硅有机层;
以该光致抗蚀剂层与该多硅有机层为掩模,进行蚀刻工艺,图案化该底层,该蚀刻工艺所使用的反应气体包括保护气体、蚀刻气体以及载气;
以该多硅有机层与该底层为掩模,图案化该材料层,以形成开口;以及
移除该底层。
2.如权利要求1所述的图案化的方法,其中该保护气体包括SO2或SiCl4。
3.如权利要求2所述的图案化的方法,其中该保护气体为SO2,且SO2含量为反应气体总量的30%至60%。
4.如权利要求2所述的图案化的方法,其中该保护气体为SiCl4,且SiCl4含量为反应气体总量的0.5%至2%。
5.如权利要求1所述的图案化的方法,其中该蚀刻气体是选自于O2、NF3与氟烃组合所组成的族群。
6.如权利要求1所述的图案化的方法,其中该氟烃选自于CF4、CHF3、CH2F2、CH3F及其组合所组成的族群。
7.如权利要求1所述的图案化的方法,其中该载气选自于He、Ar、N2及其组合所组成的族群。
8.如权利要求1所述的图案化的方法,其中该保护气体的含量为反应气体总量的0.5%至60%。
9.如权利要求1所述的图案化的方法,其中该多硅有机层的材质包括硅含量为5-30wt.%的有机硅聚合物。
10.如权利要求1所述的图案化的方法,其中在图案化该光致抗蚀剂层之后,图案化该多硅有机层之前,还包括修整步骤,以改变该光致抗蚀剂层的图案。
11.如权利要求1所述的图案化的方法,其中该底层包括清漆树脂。
12.如权利要求1所述的图案化的方法,其中该底层包括I-线光致抗蚀剂层。
13.如权利要求1所述的图案化的方法,其中图案化该光致抗蚀剂层的方法包括以浸润式光刻工艺进行曝光,且该光致抗蚀剂层为防水光致抗蚀剂层,或是顶面覆盖防水层的光致抗蚀剂材料层。
14.一种使用如权利要求1所述的图案化的方法来形成接触窗开口、介层窗开口及/或沟渠的方法,其中该材料层为介电层,该开口为接触窗开口、介层窗开口及/或沟渠。
15.一种使用如权利要求1所述的图案化的方法来形成栅极结构的方法,其中该材料层由下而上依序包括栅介电层、栅导电层与掩模层,且该开口为栅极结构之间的间隙。
16.一种使用如权利要求1所述的图案化的方法来形成浅沟渠隔离结构的方法,其中该材料层由下而上包括基底与掩模层,该开口为沟渠,且还包括以下步骤:
在该沟渠中形成绝缘层;以及
移除该掩模层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNA2006101603942A CN101188188A (zh) | 2006-11-15 | 2006-11-15 | 图案化的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNA2006101603942A CN101188188A (zh) | 2006-11-15 | 2006-11-15 | 图案化的方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101188188A true CN101188188A (zh) | 2008-05-28 |
Family
ID=39480506
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA2006101603942A Pending CN101188188A (zh) | 2006-11-15 | 2006-11-15 | 图案化的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101188188A (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105161434A (zh) * | 2015-06-29 | 2015-12-16 | 上海华虹宏力半导体制造有限公司 | Pad刻蚀工艺方法 |
CN105374675A (zh) * | 2013-12-03 | 2016-03-02 | 中微半导体设备(上海)有限公司 | 半导体结构的形成方法 |
CN109216167A (zh) * | 2017-07-04 | 2019-01-15 | 联华电子股份有限公司 | 图案化方法 |
CN109755175A (zh) * | 2017-11-03 | 2019-05-14 | 中芯国际集成电路制造(上海)有限公司 | 互连结构及其形成方法 |
CN110648904A (zh) * | 2018-06-27 | 2020-01-03 | 台湾积体电路制造股份有限公司 | 用于制造半导体器件的图案形成方法和材料 |
-
2006
- 2006-11-15 CN CNA2006101603942A patent/CN101188188A/zh active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105374675A (zh) * | 2013-12-03 | 2016-03-02 | 中微半导体设备(上海)有限公司 | 半导体结构的形成方法 |
CN105374675B (zh) * | 2013-12-03 | 2018-02-09 | 中微半导体设备(上海)有限公司 | 半导体结构的形成方法 |
CN105161434A (zh) * | 2015-06-29 | 2015-12-16 | 上海华虹宏力半导体制造有限公司 | Pad刻蚀工艺方法 |
CN109216167A (zh) * | 2017-07-04 | 2019-01-15 | 联华电子股份有限公司 | 图案化方法 |
CN109216167B (zh) * | 2017-07-04 | 2020-08-11 | 联华电子股份有限公司 | 图案化方法 |
CN109755175A (zh) * | 2017-11-03 | 2019-05-14 | 中芯国际集成电路制造(上海)有限公司 | 互连结构及其形成方法 |
CN110648904A (zh) * | 2018-06-27 | 2020-01-03 | 台湾积体电路制造股份有限公司 | 用于制造半导体器件的图案形成方法和材料 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7141460B2 (en) | Method of forming trenches in a substrate by etching and trimming both hard mask and a photosensitive layers | |
KR100474546B1 (ko) | 반도체소자의 제조방법 | |
KR100955265B1 (ko) | 반도체 소자의 미세패턴 형성방법 | |
US4758305A (en) | Contact etch method | |
US20050170607A1 (en) | Method for manufacturing semiconductor device | |
US20030219988A1 (en) | Ashable layers for reducing critical dimensions of integrated circuit features | |
KR20110137521A (ko) | 반도체 소자의 패턴 형성 방법 | |
CN101188188A (zh) | 图案化的方法 | |
US20110254142A1 (en) | Stacked structure | |
KR100535030B1 (ko) | 반도체소자의 제조방법 | |
KR100465596B1 (ko) | 반도체소자의 제조방법 | |
KR20060114431A (ko) | 반도체소자의 제조방법 | |
CN100527367C (zh) | 堆栈结构以及以此堆栈结构图案化的方法 | |
KR100792409B1 (ko) | 텅스텐막을 희생 하드마스크로 이용하는 반도체소자 제조방법 | |
JP3585039B2 (ja) | ホール形成方法 | |
CN111640657B (zh) | 半导体器件及其形成方法 | |
KR100420413B1 (ko) | 반도체소자의 제조방법 | |
KR100816210B1 (ko) | 반도체 장치 형성 방법 | |
KR100324023B1 (ko) | 반도체소자의제조방법 | |
KR100632422B1 (ko) | 반도체 기판내에 구조를 형성하는 방법 | |
US5930659A (en) | Forming minimal size spaces in integrated circuit conductive lines | |
KR100910865B1 (ko) | 반도체소자 제조방법 | |
KR100300053B1 (ko) | 반도체소자의자기정렬콘택홀형성방법 | |
KR100369867B1 (ko) | 반도체소자의제조방법 | |
KR19980030049A (ko) | 반도체소자의 금속배선 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
AD01 | Patent right deemed abandoned |
Effective date of abandoning: 20080528 |
|
C20 | Patent right or utility model deemed to be abandoned or is abandoned |