CN1280896C - 应用于掩模式只读存储器编码布植的光刻工艺 - Google Patents

应用于掩模式只读存储器编码布植的光刻工艺 Download PDF

Info

Publication number
CN1280896C
CN1280896C CN03122211.0A CN03122211A CN1280896C CN 1280896 C CN1280896 C CN 1280896C CN 03122211 A CN03122211 A CN 03122211A CN 1280896 C CN1280896 C CN 1280896C
Authority
CN
China
Prior art keywords
mask
photoetching process
openings
coding
micron
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN03122211.0A
Other languages
English (en)
Other versions
CN1540747A (zh
Inventor
许伟华
张庆裕
钟维民
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Priority to CN03122211.0A priority Critical patent/CN1280896C/zh
Publication of CN1540747A publication Critical patent/CN1540747A/zh
Application granted granted Critical
Publication of CN1280896C publication Critical patent/CN1280896C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Memories (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

一种应用于掩模式只读存储器编码布植的光刻工艺,其首先提供一基底,其中基底上已形成有呈矩阵排列的复数个存储单元。接着,在基底上形成一光刻胶层,覆盖住存储单元。之后,在光刻胶层的上方设置一掩模版,其中掩模版上具有复数个编码开口与复数个虚拟开口,而且编码开口对应于一预定编码布植的沟道区,虚拟开口对应于其余的沟道区,且虚拟开口的尺寸小于一特定尺寸,以使虚拟开口在后续光刻工艺中无法转移至光刻胶层上。继之,进行一光刻工艺,以将掩模版上的编码开口转移至光刻胶层上。

Description

应用于掩模式只读存储器编码布植的光刻工艺
技术领域
本发明是有关于一种光刻工艺(Photolithography),且特别是有关于一种应用于掩模式只读存储器编码布植(Code Implantation)的光刻工艺。
背景技术
一般掩模式只读存储器的结构包括数条位线(Bit Line,BL)以及横跨于位线上的数条多晶硅字符线(Word Line,WL)。而位于字符线下方以及两相邻位线之间的区域则是存储单元的沟道区。对某些掩模式只读存储器而言,其程序化的方法利用于沟道中植入离子与否,来储存数据「0」或「1」。而此种将离子植入于特定的沟道区域的工艺又称为编码布植工艺。
通常掩模式只读存储器的编码布植工艺,首先利用一掩模版将形成于基底上的光刻胶层图案化,而暴露欲编码的沟道区。接着,再以此图案化的光刻胶层为掩模进行一离子植入工艺,以将离子植入于预定编码的沟道域中。然而,掩模式只读存储器的编码布植工艺中用来作为编码掩模的掩模版,通常会因电路设计的需求而在同一掩模版上形成单一(Isolated)图案区与密集(Dense)图案区。然而,在进行图案转移的曝光步骤时,由于单一图案区的曝光的光强度较密集图案区的曝光的光强度为强,因此容易使密集图案区与单一图案区中的曝光图案因为光学邻近效应(OpticalProximity Effect,OPE),而使关键尺寸产生偏差。如此,将会使掩模式只读存储器在进行沟道离子植入步骤时,导致离子植入区块的位置发生对不准(Misalignment)的现象,进而造成只读存储器存储单元内的数据错误,影响内存的操作性能,使产品的可靠性降低。
公知方法中,为了解决掩模式只读存储器的编码掩模的密集图案区与单一图案区的曝光图案的关键尺寸不一致的问题,大多是利用光学邻近校正法(Optical Proximity Correction,OPC)或是相移式掩模版(Phase ShiftMask,PSM)技术等等。其中,光学邻近校正法是利用辅助图案的设计以消除邻近效应所造成的关键尺寸偏差现象。然而,此种方式必须设计具有特殊图案的掩模版。因此,其除了掩模版制作较为费时之外,还提高了制造掩模版的困难度与制造成本。此外,在掩模版制造完成之后,要进行掩模版图案的缺陷改良(Debug)也极为不易。
发明内容
因此,本发明的目的就是在提供一种应用于掩模式只读存储器编码布植的光刻工艺,以使其能同时在存储单元矩阵的密集图案区与单一图案区中形成相同尺寸的开口,避免关键尺寸产生偏差。
本发明的另一目的是提供一种光刻工艺,在不需光学邻近校正法以及相移式掩模版技术的前提下,便能避免关键尺寸产生偏差。
本发明提出一种应用于掩模式只读存储器编码布植的光刻工艺,其首先提供一基底,其中基底上已形成有呈矩阵排列的复数个存储单元。接着,在基底上形成一光刻胶层,覆盖住存储单元。之后,将一掩模版设置在光刻胶层的上方,且此掩模版上具有复数个编码开口与复数个虚拟开口,其中掩模版上的编码开口对应于一预定编码布植的沟道区,而掩模版上的虚拟开口对应于其余预定不编码布植的沟道区。在此,虚拟开口的尺寸小于一特定尺寸,以使虚拟开口在后续光刻工艺中无法转移至光刻胶层上。在本发明中,虚拟开口的尺寸小于0.12微米,较佳的是小于0.09微米,而编码开口的尺寸较佳的是0.18微米至0.20微米。继之,进行一光刻工艺,以将掩模版上的编码开口转移至光刻胶层上。在此光刻工艺中所使用的一曝光光源为一波长为248nm的光源。在进行光刻工艺而将光刻胶层图案化之后,便可直接利用此图案化的光刻胶层做为一编码掩模层进行一编码布植步骤,以在预定编码布植的沟道区中植入一编码离子,而完成一掩模式只读存储器的编码布植工艺。
本发明提出一种光刻工艺,其首先在一基底上形成一光刻胶层。之后,将一掩模版设置在光刻胶层的上方,且此掩模版上具有复数个编码开口与复数个虚拟开口,其中掩模版上的编码开口对应于一预定成像区,而掩模版上的虚拟开口对应于一预定不成像区。在此,虚拟开口的尺寸小于一特定尺寸,以使虚拟开口在后续光刻工艺中无法转移至光刻胶层上。在本发明中,虚拟开口的尺寸小于0.12微米,较佳的是小于0.09微米,而编码开口的尺寸较佳的是0.18微米至0.20微米。继之,进行一光刻工艺,以将掩模版上的编码开口转移至光刻胶层上。在此光刻工艺中所使用的一曝光光源为一波长为248nm的光源。在进行光刻工艺而将光刻胶层图案化之后,便可直接利用此图案化的光刻胶层作为一蚀刻掩模或者是一离子植入掩模,以在基底的特定区域中蚀刻出开口,或是在基底的特定区域中植入离子。
本发明的光刻工艺,由于其利用于掩模版上设计均匀分布的开口,并将对应于预定不成像区的开口作小,而仅让光刻胶层上预定成像区之处能顺利成像。如此一来,通过均匀分布的开口便能避免曝光工艺因邻近效应而会产生有单一图案区与密集图案区的关键尺寸偏差的问题。
本发明的应用于掩模式只读存储器编码布植的光刻工艺,由于在图案化编码掩模层时不需使用光学邻近校正法或相移式掩模版技术,即可避免单一图案区与密集图案区的关键尺寸产生偏差,因此可大幅降低器件的制造成本。
为让本发明的上述和其它目的、特征、和优点能更明显易懂,下文特举一较佳实施例,并配合附图,作详细说明。
附图说明
图1A至图1D为依照本发明一较佳实施例的掩模式只读存储器的编码布植工艺的流程剖面示意图;以及
图2是依照本发明一较佳实施例的用于掩模式只读存储器的编码布植工艺的一掩模版上视图。
标示说明
100:基底              102:埋入式位线
104:栅氧化层          106:绝缘结构
108:字符线            110:光刻胶层
112:离子植入步骤      120:预定编码布植的沟道区
130:预定不编码布植的沟道区
200:掩模版            202:编码开口
204:虚拟开口          206:曝光步骤
具体实施方式
图1A至图1D所示,其绘示为依照本发明一较佳实施例的掩模式只读存储器的编码布植工艺的流程剖面示意图。
请参照图1A,一掩模式只读存储器由复数个矩阵排列的存储单元所构成,其包括配置在基底100中的复数条埋入式位线102,以及横跨于位线102上方的复数条多晶硅字符线108。其中,字符线108与埋入式位线102以及基底100之间,通过一绝缘结构106以及一栅氧化层104而电性隔离。其中,位于字符线108下方且在两相邻埋入式位线102之间的区域为存储单元的沟道区。
紧接着,利用一编码布植工艺以将此掩模式只读存储器程序化。其详细说明如下。
请参照图1B,在基底100上方形成一光刻胶层110,覆盖住字符线108。之后,将一掩模版200设置在光刻胶层110的上方。在本发明中,此掩模版200上具有复数个编码开口202与复数个虚拟开口204。其中,掩模版200上的编码开口202对应于一预定编码布植的沟道区120,而掩模版200上的虚拟开口204对应于其它预定不编码布植的沟道区130。请同时参照图2,其为掩模版200的上视图。
在掩模版200上具有复数个编码开口202与复数个虚拟开口204。其中,虚拟开口204的尺寸小于一特定尺寸,以使虚拟开口204在后续光刻工艺中无法转移至光刻胶层110上。在本实施例中,虚拟开口204的尺寸较佳的是小于0.12微米,更佳的是小于0.09微米。而编码开口202的尺寸例如是介于0.22微米至0.26微米之间,较佳的是介于0.18微米至0.20微米。
然后,请参照图1C,进行一曝光工艺206并紧接着进行一显影工艺,以将掩模版200上的编码开口202转移至光刻胶层110上。此曝光工艺206的曝光光源波长例如是介于230nm至270nm微米之间。在本实施例中,在曝光工艺206所使用的一曝光光源为一波长为248nm的光源。
值得注意的是,在本发明中,所使用的光刻胶层110可依据光阻材质的Dill照射参数而选择适合的光阻剂,以使其在曝光工艺206过程中,对应于掩模版200上的虚拟开口204处的光刻胶层110所吸收的能量不足而无法成像,并且使对应于掩模版200上的编码开口202处的光刻胶层110所吸收的能量足够而能够成像。
在本实施例中,由于掩模版200上的虚拟开口204的尺寸小于0.12微米,因此在使用248nm光源的曝光工艺206中因曝光分辨率的限制,虚拟开口204并不会被转移至光刻胶层110上。换言之,由于虚拟开口204的尺寸太小,大部分通过虚拟开口204的光线都会散射掉。而且,也由于虚拟开口204的面积太小,因此光线通过虚拟开口204而到达光刻胶层110的能量并不足够,因此对应有虚拟开口204处的光刻胶层110并不会成像,如此一来,在后续显影工艺之后对应有虚拟开口204处的光刻胶层110就不会形成有开口。
同理,由于编码开口202的尺寸足够大,因此通过编码开口202的光线而到达光刻胶层110的能量足够,以使对应有编码开口202处的光刻胶层110可以顺利成像,如此一来,在后续显影工艺之后对应有编码开口202处的光刻胶层110便会形成有开口。
特别值得一提的是,本发明的掩模版200除了具有编码开口202之外,在掩模版200上的对应预定不编码布植的沟道区之处皆设计有虚拟开口204,因此掩模版200上具有均匀散布的复数个开口。如此一来,利用此掩模版200以进行曝光工艺时,就不会产生有单一图案区与密集图案区的关键尺寸产生偏差的问题。
继之,请参照图1D,在将光刻胶层110图案化之后,以光刻胶层110为一编码掩模进行一编码布植步骤112,以在预定编码布植的沟道区120中植入一编码离子,而完成一掩模式只读存储器的编码布植工艺。
在本发明中,由于其利用于掩模版上设计均匀分布的开口,并将对应于预定不编码布植的沟道区的开口作小,以使其在曝光工艺中无法于光刻胶层中成像,而仅让对应于预定编码布植的沟道区的开口能转移至光刻胶层。因此本发明通过于掩模版上设计均匀分布的开口可避免公知方法中会产生有单一图案区与密集图案区的关键尺寸不一致的问题。
另外,由于本发明不需使用光学邻近校正法或相移式掩模版技术,即可避免单一图案区与密集图案区的关键尺寸产生偏差,因此可大幅降低掩模式只读存储器器件的制造成本。
本实施例以掩模罩只读存储器的编码布植工艺为例以详细说明之,但并非限定本发明的光刻工艺仅能应用在掩模罩只读存储器的编码布植工艺。本发明可应用在其它任何适用器件的光刻工艺中,例如形成接触窗的光刻工艺等等。
虽然本发明已以较佳实施例公开如上,然其并非用以限定本发明,任何熟悉此技术者,在不脱离本发明的精神和范围内,当可作些许之更动与润饰,因此本发明的保护范围当视权利要求书为准。

Claims (12)

1.一种应用于掩模式只读存储器编码布植的光刻工艺,其特征在于,包括:
提供一基底,该基底上已形成有呈矩阵排列的复数个存储单元;
在该基底上形成一光刻胶层,覆盖该些存储单元;
将一掩模版设置在该光刻胶层的上方,其中该掩模版上具有复数个编码开口与复数个虚拟开口,该些编码开口对应于一预定编码布植的沟道区,该些虚拟开口对应于其余的沟道区,且该虚拟开口的尺寸小于0.12微米的一特定尺寸,以使该虚拟开口无法转移至该光刻胶层上;以及
进行一光刻工艺,以将该掩模版上的该些编码开口转移至该光刻胶层上。
2、如权利要求1所述的应用于掩模式只读存储器编码布植的光刻工艺,其特征在于,该特定尺寸小于0.09微米。
3、如权利要求1所述的应用于掩模式只读存储器编码布植的光刻工艺,其特征在于,该些编码开口的尺寸介于0.22微米至0.26微米之间。
4、如权利要求1所述的应用于掩模式只读存储器编码布植的光刻工艺,其特征在于,该些编码开口的尺寸介于0.18微米至0.20微米之间。
5、如权利要求1所述的应用于掩模式只读存储器编码布植的光刻工艺,其特征在于,该光刻工艺的一曝光光源波长介于230nm至270nm之间。
6、如权利要求1所述的应用于掩模式只读存储器编码布植的光刻工艺,其特征在于,该光刻工艺的一曝光光源波长为248nm。
7.一种应用于半导体领域的光刻工艺,其特征在于,包括:
在一基底上形成一光刻胶层;
将一掩模版设置在该光刻胶层的上方,其中该掩模版上具有复数个编码开口与复数个虚拟开口,该些编码开口对应于一预定成像区,该些虚拟开口对应于一预定不成像区,且该虚拟开口的尺寸小于0.12微米的一特定尺寸,以使该虚拟开口无法转移至该光刻胶层上;以及
进行一光刻工艺,以将该掩模版上的该些编码开口转移至该光刻胶层上。
8、如权利要求7所述的应用于半导体领域的光刻工艺,其特征在于,该特定尺寸小于0.09微米。
9、如权利要求7所述的应用于半导体领域的光刻工艺,其特征在于,该些编码开口的尺寸介于0.22微米至0.26微米之间。
10、如权利要求7所述的应用于半导体领域的光刻工艺,其特征在于,该些编码开口的尺寸介于0.18微米至0.20微米之间。
11、如权利要求7所述的应用于半导体领域的光刻工艺,其特征在于,该光刻工艺的一曝光光源波长介于230nm至270nm之间。
12、如权利要求7所述的应用于半导体领域的光刻工艺,其特征在于,该光刻工艺的一曝光光源波长为248nm。
CN03122211.0A 2003-04-21 2003-04-21 应用于掩模式只读存储器编码布植的光刻工艺 Expired - Fee Related CN1280896C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN03122211.0A CN1280896C (zh) 2003-04-21 2003-04-21 应用于掩模式只读存储器编码布植的光刻工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN03122211.0A CN1280896C (zh) 2003-04-21 2003-04-21 应用于掩模式只读存储器编码布植的光刻工艺

Publications (2)

Publication Number Publication Date
CN1540747A CN1540747A (zh) 2004-10-27
CN1280896C true CN1280896C (zh) 2006-10-18

Family

ID=34320973

Family Applications (1)

Application Number Title Priority Date Filing Date
CN03122211.0A Expired - Fee Related CN1280896C (zh) 2003-04-21 2003-04-21 应用于掩模式只读存储器编码布植的光刻工艺

Country Status (1)

Country Link
CN (1) CN1280896C (zh)

Also Published As

Publication number Publication date
CN1540747A (zh) 2004-10-27

Similar Documents

Publication Publication Date Title
US7662523B2 (en) Photo mask, exposure method using the same, and method of generating data
KR20050063725A (ko) 레이아웃 설계 방법 및 포토마스크
JP2910424B2 (ja) 半導体装置の製造方法
US20100202181A1 (en) Semiconductor memory device
CN1280896C (zh) 应用于掩模式只读存储器编码布植的光刻工艺
US6582860B2 (en) Photomask having small pitch images of openings for fabricating openings in a semiconductor memory device and a photolithographic method for fabricating the same
US7144690B2 (en) Photolithographic methods of using a single reticle to form overlapping patterns
US20030235789A1 (en) Photolithography process for Mask ROM coding
US8304173B2 (en) Photomasks, methods of exposing a substrate to light, methods of forming a pattern, and methods of manufacturing a semiconductor device
CN1324692C (zh) 编码布植工艺
US6998316B2 (en) Method for fabricating read only memory including a first and second exposures to a photoresist layer
CN1259722C (zh) 掩模只读存储器的结构及其制造方法
US20190189458A1 (en) Method for Producing a Pattern of Features by Lithography and Etching
CN1467791A (zh) 应用于罩幕式只读存储器编码布植的微影工艺
US20030235790A1 (en) Method for forming opening and application thereof
CN1494158A (zh) 罩幕式只读存储器的结构及其制造方法
US20070166971A1 (en) Manufacturing of silicon structures smaller than optical resolution limits
KR20100134415A (ko) 반도체 소자의 제조 방법
US6916713B2 (en) Code implantation process
CN1245753C (zh) 自行对准编码的罩幕式只读存储器的制造方法
US20030077911A1 (en) Rom code mask with assistant features
TWI312557B (en) Photolithography process applying on code implantation of mask rom
CN1514486A (zh) 非挥发性存储器及其制造方法
CN1286166C (zh) 只读存储器的制造方法
CN1287448C (zh) 非挥发性存储器的结构及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20061018

Termination date: 20190421

CF01 Termination of patent right due to non-payment of annual fee