JP2005183619A - 不揮発メモリ装置 - Google Patents

不揮発メモリ装置 Download PDF

Info

Publication number
JP2005183619A
JP2005183619A JP2003421309A JP2003421309A JP2005183619A JP 2005183619 A JP2005183619 A JP 2005183619A JP 2003421309 A JP2003421309 A JP 2003421309A JP 2003421309 A JP2003421309 A JP 2003421309A JP 2005183619 A JP2005183619 A JP 2005183619A
Authority
JP
Japan
Prior art keywords
memory device
switching element
voltage
transistor
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2003421309A
Other languages
English (en)
Other versions
JP2005183619A5 (ja
Inventor
Takayuki Tsunoda
隆行 角田
Masahiko Hirai
匡彦 平井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2003421309A priority Critical patent/JP2005183619A/ja
Priority to PCT/JP2004/018522 priority patent/WO2005060001A1/en
Priority to US10/546,216 priority patent/US7359230B2/en
Publication of JP2005183619A publication Critical patent/JP2005183619A/ja
Publication of JP2005183619A5 publication Critical patent/JP2005183619A5/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0014—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0723—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips the record carrier comprising an arrangement for non-contact communication, e.g. wireless communication circuits on transponder cards, non-contact smart cards or RFIDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/80—Interconnections, e.g. terminals

Abstract

【課題】 ガラスや樹脂のような絶縁性表面を有する基板上に集積回路を形成し、所望のセルを選択することができるような不揮発メモリ装置を提供する。
【解決手段】 絶縁性表面を有する基板上に、記憶素子と、該記憶素子に電気的に接続されたスイッチング素子と、該スイッチング素子に電気的に接続された引き出し配線と、
が配置された不揮発メモリ装置であって、前記スイッチング素子が有機半導体を有し、
前記記憶素子は誘電体材料を含み、かつ高インピーダンス状態と低インピーダンス状態の少なくとも２つの状態を選択することにより情報を記憶する素子であることを特徴とする不揮発メモリ装置を提供する。
【選択図】 図１

Description

本発明はマトリックス配線とスイッチング素子と、記憶素子を有する不揮発メモリ装置に関する。
近年、有機物半導体材料を用いた、電子デバイスの開発が広く行なわれており、発光素子である有機ＥＬ（Ｅｌｅｃｔｒｏ−Ｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）、有機半導体レーザー等の開発が報告されている。
中でも、有機トランジスタの一種である、有機ＴＦＴは、その作成に高温プロセスを必要としないため、印刷技術などの活用により、ガラスや樹脂のような安価な基板上に集積回路をローコストで形成可能な技術として有望視されている。
他方、電源をオフとした後も情報が保持される不揮発性メモリの半導体集積回路は、単結晶シリコンを用いて構成された系が一般的であったが、近年、アモルファスシリコンや多結晶シリコンといった非結晶シリコン、或いは、有機物半導体やダイヤモンド、シリコン系カーバイドといった非シリコン系半導体を用いた素子や回路の開発が急速に進んでいる。
例えば、特許文献１には、記憶素子に含まれる誘電体の絶縁破壊を誘起するような書き込み動作電圧を印加することによりインピーダンスを変動させ、メモリ効果を得るという構成が開示されている。
このようなメモリ装置は、前述の有機半導体素子を用いて製造することができれば、ローコストで形成可能であると期待されてはいるが、現状単結晶シリコンで形成されたＦｌａｓｈメモリ、ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌ Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）に匹敵する機能を有するメモリ構造は開示されていない。
また、例えば、非特許文献１に記載されているような有機トランジスタの閾値電圧のシフトにより、ある読み出し電圧時での電流に二値状態が存在することを利用したものが提案されている。しかし、これを達成するのに十分な閾値電圧シフトを誘起するために印加する電圧および時間も１００Ｖかつ１分と実用には難しいものである。
また、特許文献２には、メモリ素子に有機物を用い、該素子のインピーダンスを電圧で変動させることにより、多値記憶できる構成が開示されている。
Ｕ．Ｓ．Ｐａｔ．Ｎｏ．６０３４８８２ 特開２００１−１８９４３１号公報 Ｊｏｕｒｎａｌ ｏｆ Ａｍｅｒｉｃａｎ Ｃｈｅｍｉｃａｌ Ｓｏｃｉｅｔｙ ２００３年１２５巻９４１４−９４２３頁
本発明は、従来の技術による構成が、ガラスや樹脂のような絶縁性表面を有する基板、特に、安価ではあるが高温プロセスに耐えられない基板上に所望のセルを選択できるような不揮発メモリ装置を形成することが、困難であるという課題を解決しようとするものである。したがって、本発明の目的は、スイッチング素子として有機物を用い、記憶素子として誘電体を含む素子構成とすることにより、ガラスや樹脂のような安価な基板上に集積回路を形成でき、所望のセルを選択することができるような不揮発メモリ装置を提供することを目的とする。
すなわち、本発明に係る不揮発メモリ装置は、
絶縁性表面を有する基板上に、
記憶素子と、該記憶素子に電気的に接続されたスイッチング素子と、
該スイッチング素子または前記記憶素子に電気的に接続された複数の引き出し配線と、が配置された不揮発メモリ装置であって、
前記スイッチング素子が有機半導体を有し、
前記記憶素子は誘電体材料を含み、かつ高インピーダンス状態と低インピーダンス状態の少なくとも２つの状態を選択することにより情報を記憶する素子であることを特徴とする。
本発明の構成によれば、有機半導体を含むスイッチング素子によって所望のセルを選択できる機構を持ち、さらにメモリ素子の「０」「１」二状態間の電流比も十分、大なる不揮発メモリ装置を安価なガラスや樹脂等の絶縁性表面を有する基板上に印刷法を用いて構築することができる。
本発明の不揮発メモリ装置は、記憶素子がインピーダンスの変化する素子であり、スイッチング素子が有機物半導体を有し、記憶素子が誘電体を有する。ここでは、メモリ素子における誘電体が、読み出し動作電圧より大きな書き込み電圧を印加されることにより、読み出し動作電圧における前記メモリ素子のインピーダンスが変化する動作が基本となる。
特に、メモリ素子における誘電体が、読み出し動作電電圧より大きな書き込み電圧を印加されることにより絶縁破壊に至り、読み出し動作電圧における前記メモリ素子のインピーダンスが不可逆的に減少することがより好ましい。このことにより、一旦書き込まれた情報は、書き換え不可能となり、セキュリティー上好都合となるばかりでなく、ＥＥＰＲＯＭなどに比べ簡単な駆動方法を選択することが出来る。
スイッチング素子が、有機物半導体を含むトランジスタであることがより好ましい。このことにより、高温プロセスやエッチングプロセスを経るシリコンなどの無機半導体からなるＴＦＴでは使用困難なガラスや樹脂基盤上にメモリアレイを作製可能となり、所望のメモリセルを選択することが出来る。トランジスタには、電界効果型、薄膜型、接合型などがあるが、いずれでも使用可能である。有機物半導体とは、その有機物が持つバンドギャップの間にフェルミレベルがあるような物質で、半導体特性を持つ。
特にメモリ素子における誘電体の絶縁破壊が印加電圧４８Ｖ以内で誘起されることが、より好ましい。このことにより、弱電系システムに搭載する際に必要な低電圧での駆動が可能となる。
また、弱電系システムを採用することにより、読み込み書き込み動作の繰り返しに強く、その電流比の減少を抑えることもできる。
スイッチング素子が、有機物半導体を含むダイオードであっても良い。この場合、比較的単純なマトリックス構造を持ったメモリ装置を構成することが出来る。
本発明の不揮発メモリ装置は、スイッチング素子または前記記憶素子に電気的に接続された複数の引き出し配線を有する。引き出し配線は、マトリクス構造を有し、特にビット線、ワード線のほかに、プレート線を設け、トランジスタの１端子がビット線の１つに接続され、トランジスタのさらに別の１端子がワード線の１つに接続され、トランジスタのさらに別の１端子がメモリ素子を介してプレート線の１つに接続される構成であることがより好ましい。プレート線は接地電位とする方が動作は簡単になる。また、前記記憶素子に印加される電圧を調節するために接地電位以外の電位を与えても良い。
本発明に係る不揮発性メモリ装置は、シリコン単結晶を基板としたエッヂングプロセスによる作成を必要とせず、絶縁性表面を有する基板を用いて良好な素子を作成することができる。特に、安価である樹脂またはガラスからなる基板を用いることが好ましい。
不揮発メモリ装置が、樹脂基板上に形成されることがより好ましい。このことにより、前記不揮発メモリ装置は、ＩＣカードまたはＩＣタグに利用することが可能である。また、ポリイミドのような可撓性の材料を用いることもできる。
こうしたＩＣカードやＩＣタグの電源は、外部から電力供給される非内蔵型あるいは、電池内臓型のいずれでもよく、その電圧は上記誘電体の絶縁破壊電圧以上であることがより好ましい。このようなＩＣカードまたはＩＣタグは、定期券、身分証あるいは荷物配送にかかわる不揮発メモリ装置として、用いてもよいし、あるいはレーザービームプリンタや複写機といった電子写真方式の画像形成装置におけるカートリッジ（すなわち感光体ドラムあるいはトナーなどを収容するための手段）に取り付けられていてもよく、あるいはピエゾ方式あるいはバブルジェット（登録商標）方式といったインクジェットプリンタのインクを収容するカートリッジに取り付けられていてもよい。その場合、さまざまな情報、あるいは大量の情報を製品出荷前乃至製品使用時に記憶することができるので好ましい。また、基板としてガラスも用いることができる。
以下、本発明の実施の形態について図面を参照して説明する。
図１に示す本実施形態の不揮発メモリ装置の構成について説明する。
ビット線ＢＬ１〜ＢＬ４とこれに交差するワード線ＷＬ１〜ＷＬ４と、マトリックス状に配置された、有機物半導体を含むスイッチング素子として有機ＴＦＴ（薄膜トランジスタ）Ｔ１１〜Ｔ４４、記憶素子であるメモリ素子Ｒ１１〜Ｒ４４各１個からなる単位セルＣ１１〜Ｃ４４からなる１６ビットメモリ装置の構成を示す。各有機ＴＦＴ Ｔ１１〜Ｔ４４のゲート電極はワード線に、ドレイン電極はビット線に、ソース電極はメモリ素子Ｒ１１〜Ｒ４４の一方の端子に接続され、メモリ素子Ｒ１１〜Ｒ４４の他方の端子はプレート線ＰＬ１〜ＰＬ４に接続される。
メモリ素子の構造は、誘電体材料が、電極間に配置された構造である。誘電体の配置例としては、スパッタリング法などによる誘電体薄膜の形成あるいはスピンオングラスなどの液状材料を電極間に塗布し乾燥させることで行うことができる。前記誘電体の具体例としては、アルミナ、酸化タンタル、酸化シリコンなどの無機誘電体やシルセスキオキサンなどのスピンオングラス材料、ポリメチルメタクリレート、ポリスチレン、ポリイミドなどの高分子材料、長鎖アルキル骨格を有する自己組織化分子などの有機誘電体などが挙げられる。
記憶素子の具体的な実施形態の一例として樹脂基板をポリイミド基板、銅と銀からなる二電極でサンドイッチ型に挟まれた誘電体からなるセルの特性を以下に示す。なお、誘電体はスパッタリング法で室温条件下、製膜して良好な絶縁特性を有するアルミナ薄膜とした例である。
図２は銅と銀からなる二電極で挟まれた膜厚１４ｎｍのアルミナ薄膜の印加電圧に対する電流値の変化の一例をプロットしたものである。電極間に印加する電圧を０Ｖから１０Ｖまで掃引するが、１回目と２回目で特性が大きく異なる。１回目の掃引では、印加電圧５Ｖ付近で絶縁破壊が発生した結果、電流量が大きく増加し低抵抗状態になり、２回目の掃引でもこの低抵抗状態が維持される。この抵抗変化は不可逆的であり、一旦、低抵抗状態になると、高抵抗状態に戻ることはない。よって、この一つのメモリ素子においては読み出し動作電圧を４Ｖ程度とすると、抵抗値は、高抵抗状態と低抵抗状態とで１０桁程度と大きく異なることになる。つまり樹脂基板を用いた構成でインピーダンスが不可逆的に減少することが示されている。
図３はＲ１１からＲ４４まで計１６個のメモリ素子について、そのインピーダンスが変化する閾電圧値である絶縁破壊の発生する電圧のヒストグラムの一例を表したものである。絶縁破壊電圧は４Ｖから６．５Ｖまでの分布を有している。したがって、この樹脂基板上に作成されたメモリアレイ回路は６．５Ｖを下限とする書き込み動作電圧、４Ｖを上限とする読み込み動作電圧で駆動可能であることがわかる。
また、所望の書き込み、読み込み動作電圧にあわせて絶縁膜膜厚を設定することができる。例えば、図４はアルミナ膜厚を１９ｎｍ，２３ｎｍ，３３ｎｍとした場合の電流値変化の一例をプロットしたものである。これからわかるように、膜厚が厚いほど絶縁破壊電圧は高電圧側へ、薄いほど低電圧側に位置する。そのため、上述の例に膜厚が制限されるものではない。
図５は有機半導体材料として樹脂基板に熱的損傷を与えない温度範囲で真空蒸着法により製膜されたペンタセンを用いた有機ＴＦＴをスイッチング素子とし、誘電体がアルミナの記憶素子からなるメモリ素子がポリイミド基板上に作製されたセルについて、そのメモリ基本動作の一例を表したものである。横軸はＴＦＴのドレイン電極と接続されたビットラインの電圧であり、縦軸は、ビットラインの電流である。なお、この例はゲート電極に接続されているワードラインの電圧を−２５Ｖにすることにより有機ＴＦＴをオン状態にして得られたものである。例えば、ビットライン電圧−１０Ｖに着目すれば、絶縁破壊前のファーストスキャンで２．９ｎＡ、絶縁破壊後のセカンドスキャンで２９３ｎＡと電流にメモリ動作に必要な二状態の存在が確認される。すなわち、この樹脂基板上に形成された有機ＴＦＴと誘電体によりメモリ素子の基本動作が示された。
次に、本メモリ装置の駆動方法について一例をあげて説明する。
まず、読み出し動作について説明する。各ＴＦＴは、ｐチャネル動作するとする。参照電位として（図１における「Ｒｅｆ．」）、−２Ｖをセンスアンプに印加する。次に、Ｃ２３のセルの情報を読み出す動作を行う。ワード線ＷＬ３に−２０Ｖを印加し、選択トランジスタＴ２３をＯＮ状態にする。次にビット線ＢＬ２に、−４Ｖを限度に、電圧を印加する。このとき、Ｃ２３が選択され、Ｒ２３が低抵抗状態のときは、電流がＢＬ２→Ｔ２３→接地と流れ、ＢＬ２の電位は、接地電位に近くなる。よって、ビット線ＢＬ２の電位は、参照電位より大きくなり、センスアンプＳＡ２は、「１」を出力する。一方、Ｒ２３が高抵抗のときは、ＢＬ２→Ｔ２３→接地と流れる電流はほとんどなくなり、ＢＬ２は電源電圧に近くなる。よって、ビット線ＢＬ２の電位は、参照電位より小さくなり、センスアンプＳＡ２は、「０」を出力する。
次に書き込み動作について説明する。Ｒ２３は初期状態として、高抵抗状態にあるとする。ワード線ＷＬ３に−２０Ｖを印加し、選択トランジスタＴ２３をＯＮ状態にする。次にビット線ＢＬ２に、−１０Ｖの電圧を印加する。このとき、Ｃ２３が選択され、Ｒ２３に５Ｖ以上の電圧が印加される結果、Ｒ２３は低抵抗状態に不可逆的に変移する。この動作によって、Ｃ２３に情報が書き込まれたことになる。
このような不揮発メモリ装置は従来のＩＣタグあるいはＩＣカードのメモリとして使用することができる。こうすることで、安価なＩＣタグ又はＩＣカードが作成できる。その用途としては、レーザービームプリンタや複写機といった電子写真方式の画像形成装置におけるカートリッジ（すなわち感光体ドラムあるいはトナーなどを収容するための手段）に取り付けられてもよく、あるいはピエゾ方式あるいはバブルジェット（登録商標）方式といったインクジェットプリンタのインクを収容するカートリッジに取り付けられてもよい。
（第１の実施形態）
次に、本実施形態の一例として、メモリ装置の試作工程について説明する。
図６から図１２は本実施形態に係るメモリ素子の作成工程を説明するための模式図である。
符号１は基板、２はコンタクト、３はワード線用下部電極、４はワード線、５はゲート電極、６はプレート線用電極、７はビット線用電極、８はメモリ素子下部電極、９はゲート絶縁膜、１０は誘電体膜、１１はソース電極、１２はドレイン電極、１３はメモリ素子上部電極、１４は有機半導体層、１５は保護膜、１６はビット線、１７はプレート線である。
まず、図６に示すように、ポリイミド樹脂からなる基板１の両面（表裏面）に銅箔をエッチング加工したワード線用電極３、ワード線４、ゲート電極５、プレート線用電極６、ビット線用電極７、メモリ素子下部電極８を、また図１２に示すようなビット線１６、プレート線１７を形成し、スルーホールをめっき銅で埋め込んだコンタクト２を形成した基板部分を用意する。ここで、ゲート電極５はワード線４に、プレート線用電極６はプレート線１７に、ビット線用電極７はビット線１６に接続される。
次に、図７に示すように、ゲート絶縁膜９として、スパッタリング法によりアルミナ薄膜を形成する。ゲート絶縁膜は、金属のマスクを通して、ゲート電極５を覆うように選択的に形成される。
次に、図８に示すように、誘電体膜１０として、スパッタリング法によりアルミナ薄膜を形成する。誘電体膜は、金属のマスクを通して、メモリ素子下部電極８を覆うように選択的に形成される。
次に、図９に示すように、ソース電極１１とドレイン電極１２及びメモリ素子上部電極１３として、スクリーン印刷法により銀電極を形成した。このとき、ドレイン電極１２はビット線用電極７を介してビット線に接続される。また、ソース電極１１は、メモリ素子下部電極８と接続されることになる。さらにメモリ素子上部電極１３はプレート線用電極６を介してプレート線１７と接続されることになる。
次に、図１０に示すように、有機半導体層１４として、ペンタセンを真空蒸着した。ゲート絶縁膜９と同様に、有機半導体層１４は金属マスクにより、ソース電極１１、ドレイン電極１２にはさまれた領域と各電極の一部を含めて、即ち電極間を覆うように、選択的に形成された。次に、保護膜１５として、ノボラック樹脂を塗布、硬化させた。これにより、ボトムコンタクト型と呼ばれる電極配置の有機ＴＦＴとメモリ素子からなるメモリ装置が印刷法により樹脂基板上に形成された。
また、図示していないが、有機半導体層１４をゲート絶縁膜上に金属マスクを通して選択的に形成し、その後、有機半導体層の上にソース電極１１、ドレイン電極１２を形成するトップコンタクト型と呼ばれる電極配置の有機ＴＦＴでも同様の効果が得られた。
また、図示していないが、前記ビット線は、センスアンプの１端子に接続され、他方の端子の参照電位と比較し、前記ビット線電位が参照電位より低い場合は、「０」（低電位：電源電圧に近い電圧）を出力し、前記ビット線電位が参照電位より高い場合は、「１」（高電位：接地電圧に近い電圧）を出力する。
このようにして試作したメモリ装置について、読み出し動作電圧−４Ｖ、書き込み動作電圧−１０Ｖを前提に駆動させる場合について説明する。
まず、読み出し動作について説明する。参照電位として（図１における「Ｒｅｆ．」）、−２Ｖをセンスアンプに印加する。次に、Ｃ２３のセルの情報を読み出す動作を行う。ワード線ＷＬ３に−２０Ｖを印加し、選択トランジスタＴ２３をＯＮ状態にする。次にビット線ＢＬ２に、−４Ｖの電圧を印加する。このとき、Ｃ２３が選択され、Ｒ２３が低抵抗状態のときは、電流がＢＬ２→Ｔ２３→接地と流れ、ＢＬ２の電位は、接地電位に近くなる。よって、ビット線ＢＬ２の電位は、参照電位より大きくなり、センスアンプＳＡ２は、「１」を出力する。一方、Ｒ２３が高抵抗のときは、ＢＬ２→Ｔ２３→接地と流れる電流はほとんどなくなり、ＢＬ２は電源電圧に近くなる。よって、ビット線ＢＬ２の電位は、参照電位より小さくなり、センスアンプＳＡ２は、「０」を出力する。
次に書き込み動作について説明する。Ｒ２３は初期状態として、高抵抗状態にあるとする。ワード線ＷＬ３に−２０Ｖを印加し、選択トランジスタＴ２３をＯＮ状態にする。次にビット線ＢＬ２に、−１０Ｖの電圧を印加する。このとき、Ｃ２３が選択され、Ｒ２３に５Ｖ以上の電圧が印加され、Ｒ２３は低抵抗状態に不可逆的に変移する。この動作によって、Ｃ２３に情報が書き込まれたことになる。
本実施形態に係る不揮発メモリ装置はスイッチング素子として、ダイオードを用いることができる。また本実施形態に係る不揮発メモリ装置はスイッチング素子として、接合型トランジスタを用いることができる。
（第２の実施形態）
本実施形態に係る不揮発メモリ装置はスイッチング素子として、ダイオードを用いることができる形態である。図１３に本実施形態に係る構成の一例を示す。本実施形態では第１の実施の形態と同様に、１つのセルがスイッチング素子と記憶素子とを有している。第１の実施の形態においてセルはスイッチング素子としてトランジスタ素子を有しているのに対して、第２の実施の形態ではダイオード素子を有している。
図１３に示すように本実施形態に係る不揮発メモリ装置はそのようなセルを行方向および列方向に複数有している（Ｃ１１乃至Ｃ４４）。ひとつのセルを例にあげれば、セルＣ１１はダイオードＤ１１とメモリ素子Ｍ１１とを有している。それぞれのメモリ素子は一方がそれぞれのセルのダイオードに接続されており、他方が共通して１つのワードラインＷＬに接続されている。ワードラインＷＬは複数ありそれぞれが複数のメモリ素子と列単位で接続されている。またダイオードの一端で、メモリ素子と接続していない側の一端は、共通して１つのラインＢＬに接続されている。ラインＢＬは複数あり、それぞれが複数のダイオードの一端と行単位に接続されている。
読み出し動作について説明する。例えばセルＣ２２を選択するとき、ＢＬ２に定電圧Ｖｃｃを印加し、抵抗Ｒ２を経て接地されたＢＬ２に電流が流れるようにする。この際、他のワードラインＷＬには、Ｖｃｃ以上の電圧を印加し、選択した以外のセルには電流が流れないようにする。このときのＢＬ２の電位を、参照電圧Ｒｅｆ．と比較することで、情報を読み出すことができる。
書き込み動作について説明する。例えばセルＣ２２を選択するとき、ＢＬ２に定電圧２Ｖｃｃを印加し、Ｒ２を経てＢＬ２に電流が流れるようにする。この際、他のワードラインＷＬには、２Ｖｃｃ以上の電圧を印加し、選択した以外のセルには電流が流れないようにする。このようにすると、選択されたＣ２２の記憶素子Ｄ２２には大きな電圧が印加され、インピーダンスが変化することになる。
（第３の実施形態）
本実施形態では第１の実施の形態と同様に、１つのセルがスイッチング素子と記憶素子とを有している。第１の実施の形態においては、記憶素子としてスパッタリング法によって作製されたアルミナを誘電体として用いていた。本実施例３では誘電体として、高分子材料であるポリイミドを用いた。実施例１と同様、メモリ装置として動作可能であることが確認された。
回路構成を示す回路図である。 メモリ素子の電流密度−電圧特性を示すグラフである。 メモリ素子の絶縁破壊電圧を示すヒストグラムである。 アルミナ膜厚の異なる記憶素子の電流密度―電圧特性を示すグラフである。 有機ＴＦＴと記憶素子が接続されたメモリ素子の基本動作を示すグラフである。 第１の実施形態のメモリ素子とトランジスタ素子を示す要部断面図である。 第１の実施形態のメモリ素子とトランジスタ素子を示す要部断面図である。 第１の実施形態のメモリ素子とトランジスタ素子を示す要部断面図である。 第１の実施形態のメモリ素子とトランジスタ素子を示す要部断面図である。 第１の実施形態のメモリ素子とトランジスタ素子を示す要部断面図である。 第１の実施形態のメモリ素子とトランジスタ素子を示す要部断面図である。 第１の実施形態のメモリ素子とトランジスタ素子を示す上面図である。 第２の実施の形態での回路構成を示す回路図である。
符号の説明
１ 基板
２ コンタクト
３ ワード線用下部電極
４ ワード線
５ ゲート電極
６ プレート線用電極
７ ビット線用電極
８ メモリ素子下部電極
９ ゲート絶縁膜
１０ 誘電体膜
１１ ソース電極
１２ ドレイン電極
１３ メモリ素子上部電極
１４ 有機半導体層
１５ 保護膜
１６ ビット線
１７ プレート線

Claims (8)

  1. 絶縁性表面を有する基板上に、
    記憶素子と、該記憶素子に電気的に接続されたスイッチング素子と、
    該スイッチング素子または前記記憶素子に電気的に接続された複数の引き出し配線と、が配置された不揮発メモリ装置であって、
    前記スイッチング素子が有機半導体を有し、
    前記記憶素子は誘電体材料を含み、かつ高インピーダンス状態と低インピーダンス状態の少なくとも２つの状態を選択することにより情報を記憶する素子であることを特徴とする不揮発メモリ装置。
  2. 前記記憶素子のインピーダンスが、読み出し動作電圧より大きな書き込み電圧を印加されることにより不可逆的に低インピーダンス状態となることを特徴とする請求項１に記載の不揮発メモリ装置。
  3. 前記スイッチング素子は、ソース電極、ドレイン電極、ゲート電極の少なくとも一つがスクリーン印刷、オフセット印刷、マイクロコンタクト印刷の印刷工程で作成されたトランジスタであることを特徴とする請求項１に記載の不揮発メモリ装置。
  4. 前記スイッチング素子はアノード電極、カソード電極の少なくとも一つがスクリーン印刷、オフセット印刷、マイクロコンタクト印刷の印刷工程で作成されたダイオードであることを特徴とする請求項１に記載の不揮発メモリ装置。
  5. 前記トランジスタの１端子がビット線の１つに接続され、前記トランジスタの別の１端子がワード線の１つに接続され、前記トランジスタのさらに別の１端子が前記記憶素子を介してプレート線の１つに接続されることを特徴とする請求項３に記載の不揮発メモリ装置。
  6. 請求項１に記載の前記不揮発メモリ装置を有するＩＣカードまたはＩＣタグ。
  7. 請求項６に記載のＩＣカードまたはＩＣタグのいずれかを有する電子写真方式の画像形成装置用のカートリッジ。
  8. 請求項７に記載のＩＣカードまたはＩＣタグのいずれかを有するインクジェットプリンタ用のカートリッジ。
JP2003421309A 2003-12-18 2003-12-18 不揮発メモリ装置 Withdrawn JP2005183619A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2003421309A JP2005183619A (ja) 2003-12-18 2003-12-18 不揮発メモリ装置
PCT/JP2004/018522 WO2005060001A1 (en) 2003-12-18 2004-12-06 Nonvolatile memory device
US10/546,216 US7359230B2 (en) 2003-12-18 2004-12-06 Nonvolatile memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003421309A JP2005183619A (ja) 2003-12-18 2003-12-18 不揮発メモリ装置

Publications (2)

Publication Number Publication Date
JP2005183619A true JP2005183619A (ja) 2005-07-07
JP2005183619A5 JP2005183619A5 (ja) 2007-02-01

Family

ID=34697277

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003421309A Withdrawn JP2005183619A (ja) 2003-12-18 2003-12-18 不揮発メモリ装置

Country Status (3)

Country Link
US (1) US7359230B2 (ja)
JP (1) JP2005183619A (ja)
WO (1) WO2005060001A1 (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007073943A (ja) * 2005-08-12 2007-03-22 Semiconductor Energy Lab Co Ltd 記憶装置及び半導体装置
JP2007073950A (ja) * 2005-08-12 2007-03-22 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2007173812A (ja) * 2005-12-21 2007-07-05 Palo Alto Research Center Inc 薄膜トランジスタバックプレーン回路およびその製造方法
JP2007273967A (ja) * 2006-03-10 2007-10-18 Semiconductor Energy Lab Co Ltd 記憶素子及び半導体装置
JP2007318116A (ja) * 2006-04-28 2007-12-06 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2008123595A (ja) * 2006-11-10 2008-05-29 Matsushita Electric Ind Co Ltd 半導体記憶装置
WO2008120286A1 (ja) * 2007-02-27 2008-10-09 Fujitsu Microelectronics Limited 半導体記憶装置、半導体記憶装置の製造方法、およびパッケージ樹脂形成方法
JP2011054733A (ja) * 2009-09-01 2011-03-17 National Institute For Materials Science 酸化アルミニウム薄膜を用いたスイッチング素子とこれを有する電子回路
US8421061B2 (en) 2006-03-10 2013-04-16 Semiconductor Energy Laboratory Co., Ltd. Memory element and semiconductor device including the memory element
US8536067B2 (en) 2005-08-12 2013-09-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8847209B2 (en) 2005-08-12 2014-09-30 Semiconductor Energy Laboratory Co., Ltd. Memory device and a semiconductor device

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004025676B4 (de) * 2004-05-26 2008-09-04 Qimonda Ag Integrierter Halbleiterspeicher mit organischem Auswahltransistor
DE102004041907B3 (de) * 2004-08-30 2006-03-23 Infineon Technologies Ag Resistive Speicheranordnung, insbesondere CBRAM-Speicher
DE602005024840D1 (de) * 2004-09-30 2010-12-30 Nxp Bv Integrierte schaltung mit speicherzellen mit einem programmierbaren widerstand und verfahren zum adressieren von speicherzellen mit einem programmierbaren widerstand
WO2006043573A1 (en) * 2004-10-18 2006-04-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method of the same
CN100592520C (zh) * 2004-10-22 2010-02-24 株式会社半导体能源研究所 半导体器件及包括其的显示装置
CN101044624A (zh) 2004-10-22 2007-09-26 株式会社半导体能源研究所 半导体器件
CN100576557C (zh) * 2004-11-26 2009-12-30 株式会社半导体能源研究所 半导体器件及其制造方法
US7926726B2 (en) * 2005-03-28 2011-04-19 Semiconductor Energy Laboratory Co., Ltd. Survey method and survey system
US7700984B2 (en) * 2005-05-20 2010-04-20 Semiconductor Energy Laboratory Co., Ltd Semiconductor device including memory cell
US8188461B2 (en) * 2005-05-31 2012-05-29 Semiconductor Energy Laboratory Co., Ltd. Organic memory device
US7868320B2 (en) 2005-05-31 2011-01-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8138075B1 (en) 2006-02-06 2012-03-20 Eberlein Dietmar C Systems and methods for the manufacture of flat panel devices
EP1850378A3 (en) * 2006-04-28 2013-08-07 Semiconductor Energy Laboratory Co., Ltd. Memory device and semicondutor device
US8283724B2 (en) 2007-02-26 2012-10-09 Semiconductor Energy Laboratory Co., Ltd. Memory element and semiconductor device, and method for manufacturing the same
JP5347377B2 (ja) * 2007-08-31 2013-11-20 大日本印刷株式会社 縦型有機トランジスタ、その製造方法及び発光素子
US7851281B2 (en) * 2007-11-28 2010-12-14 Panasonic Corporation Manufacturing method of flexible semiconductor device and flexible semiconductor device
WO2009145062A1 (en) 2008-05-16 2009-12-03 Semiconductor Energy Laboratory Co., Ltd. Light-emitting element, light-emitting device, and electronic device
JP5549105B2 (ja) * 2009-04-15 2014-07-16 ソニー株式会社 抵抗変化型メモリデバイスおよびその動作方法
JP5333311B2 (ja) * 2010-03-26 2013-11-06 ソニー株式会社 不揮発性記憶装置
JP5429638B2 (ja) * 2010-06-28 2014-02-26 株式会社リコー 画像形成装置及び画像形成装置の電源制御方法
CN102930898B (zh) * 2012-11-12 2015-07-15 中国电子科技集团公司第五十四研究所 一种构建多端口异步存储模块的方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5070385A (en) * 1989-10-20 1991-12-03 Radiant Technologies Ferroelectric non-volatile variable resistive element
JP3170101B2 (ja) 1993-04-15 2001-05-28 株式会社東芝 半導体装置及びその製造方法
JP3559580B2 (ja) 1993-12-17 2004-09-02 財団法人国際科学振興財団 半導体装置
US6034882A (en) 1998-11-16 2000-03-07 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
JP4297579B2 (ja) 1998-12-28 2009-07-15 日立マクセル株式会社 管理システム
US6385407B1 (en) * 1998-12-28 2002-05-07 Hitachi Maxell, Ltd. Accommodating enclosure and management system
JP2001189431A (ja) 1999-12-28 2001-07-10 Seiko Epson Corp メモリのセル構造及びメモリデバイス
EP1186042A1 (en) 2000-03-28 2002-03-13 Koninklijke Philips Electronics N.V. Integrated circuit with programmable memory element
US6587370B2 (en) 2000-11-01 2003-07-01 Canon Kabushiki Kaisha Magnetic memory and information recording and reproducing method therefor
US6724651B2 (en) 2001-04-06 2004-04-20 Canon Kabushiki Kaisha Nonvolatile solid-state memory and method of driving the same
JP2003086775A (ja) 2001-09-07 2003-03-20 Canon Inc 磁気メモリ装置およびその製造方法
JP4124635B2 (ja) * 2002-12-05 2008-07-23 シャープ株式会社 半導体記憶装置及びメモリセルアレイの消去方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007073943A (ja) * 2005-08-12 2007-03-22 Semiconductor Energy Lab Co Ltd 記憶装置及び半導体装置
JP2007073950A (ja) * 2005-08-12 2007-03-22 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US8847209B2 (en) 2005-08-12 2014-09-30 Semiconductor Energy Laboratory Co., Ltd. Memory device and a semiconductor device
US8536067B2 (en) 2005-08-12 2013-09-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2007173812A (ja) * 2005-12-21 2007-07-05 Palo Alto Research Center Inc 薄膜トランジスタバックプレーン回路およびその製造方法
US8421061B2 (en) 2006-03-10 2013-04-16 Semiconductor Energy Laboratory Co., Ltd. Memory element and semiconductor device including the memory element
JP2007273967A (ja) * 2006-03-10 2007-10-18 Semiconductor Energy Lab Co Ltd 記憶素子及び半導体装置
JP2007318116A (ja) * 2006-04-28 2007-12-06 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2008123595A (ja) * 2006-11-10 2008-05-29 Matsushita Electric Ind Co Ltd 半導体記憶装置
WO2008120286A1 (ja) * 2007-02-27 2008-10-09 Fujitsu Microelectronics Limited 半導体記憶装置、半導体記憶装置の製造方法、およびパッケージ樹脂形成方法
JP5163641B2 (ja) * 2007-02-27 2013-03-13 富士通セミコンダクター株式会社 半導体記憶装置、半導体記憶装置の製造方法、およびパッケージ樹脂形成方法
US8582343B2 (en) 2007-02-27 2013-11-12 Fujitsu Semiconductor Limited Semiconductor storage device, semiconductor storage device manufacturing method and package resin forming method
US8921125B2 (en) 2007-02-27 2014-12-30 Fujitsu Semiconductor Limited Method of making ferroelectric memory device with barrier layer and novolac resin passivation layer
JP2011054733A (ja) * 2009-09-01 2011-03-17 National Institute For Materials Science 酸化アルミニウム薄膜を用いたスイッチング素子とこれを有する電子回路

Also Published As

Publication number Publication date
WO2005060001A1 (en) 2005-06-30
US20060157772A1 (en) 2006-07-20
US7359230B2 (en) 2008-04-15

Similar Documents

Publication Publication Date Title
JP2005183619A (ja) 不揮発メモリ装置
JP2004128471A (ja) 不揮発メモリ装置
US7995402B2 (en) Method for erasing a semiconductor magnetic memory integrating a magnetic tunneling junction above a floating-gate memory cell
KR100692398B1 (ko) 전계 프로그램 가능 저장소자를 갖는 메모리 셀 및 이를동작하는 방법
EP0923135B1 (en) Ferroelectric memory device
US20100092656A1 (en) Printable ionic structure and method of formation
TW201903765A (zh) 用於多層記憶體陣列之多板線路架構
CN1574356A (zh) 超低成本固态存储器
JP2005530346A (ja) 半導体ポリマーフィルムを備えたメモリ素子
KR100455282B1 (ko) 램 및 롬 기능을 갖는 단일 트랜지스터를 포함하는 메모리소자와 그 동작 및 제조방법
JP2004342767A (ja) 半導体記憶装置及び半導体装置、並びに携帯電子機器
US7355879B2 (en) Semiconductor integrated circuit, operating method thereof, and IC card including the circuit
US7781806B2 (en) Optical erase memory structure
JP2010153591A (ja) 不揮発性可変抵抗素子とその駆動方法
US20070097762A1 (en) Semiconductor storage device, redundancy circuit thereof, and portable electronic device
US20070194367A1 (en) Storage node, nonvolatile memory device, methods of fabricating the same and method of operating the nonvolatile memory device
US10468459B2 (en) Multiple vertical TFT structures for a vertical bit line architecture
US6885053B1 (en) Nonvolatile memory and erasing method
JP2004348805A (ja) 半導体記憶装置
KR100593607B1 (ko) 강유전 반도체 물질을 포함하는 비휘발성 반도체 메모리소자 및 그 반도체 메모리 소자의 데이터 기입, 소거 및판독 방법
JP2006269611A (ja) 半導体装置、半導体パッケージ装置、強誘電体キャパシタの再生方法、強誘電体メモリ装置の初期化方法、および強誘電体メモリ装置の廃却方法
JP2004342282A (ja) 半導体記憶装置及び携帯電子機器
JP2004349352A (ja) 半導体記憶装置およびその動作方法、半導体装置ならびに携帯電子機器
KR980011426A (ko) 강유전체 게이트 캐패시터를 이용하는 불활성 메모리셀의 회로

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061211

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061211

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20080226