JP2007173812A - 薄膜トランジスタバックプレーン回路およびその製造方法 - Google Patents

薄膜トランジスタバックプレーン回路およびその製造方法 Download PDF

Info

Publication number
JP2007173812A
JP2007173812A JP2006337900A JP2006337900A JP2007173812A JP 2007173812 A JP2007173812 A JP 2007173812A JP 2006337900 A JP2006337900 A JP 2006337900A JP 2006337900 A JP2006337900 A JP 2006337900A JP 2007173812 A JP2007173812 A JP 2007173812A
Authority
JP
Japan
Prior art keywords
contact structure
thin film
base portion
film transistor
drain contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006337900A
Other languages
English (en)
Other versions
JP5420820B2 (ja
Inventor
Michael L Chabinyc
マイケル エル チャビニク
Rene A Lujan
エー ルハン レネ
Ana C Arias
シー アリアス アナ
Jackson H Ho
エイチ ホー ジャクソン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Palo Alto Research Center Inc
Original Assignee
Palo Alto Research Center Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Palo Alto Research Center Inc filed Critical Palo Alto Research Center Inc
Publication of JP2007173812A publication Critical patent/JP2007173812A/ja
Application granted granted Critical
Publication of JP5420820B2 publication Critical patent/JP5420820B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80Constructional details
    • H10K10/82Electrodes
    • H10K10/84Ohmic electrodes, e.g. source or drain electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/464Lateral top-gate IGFETs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/466Lateral bottom-gate IGFETs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10Organic polymers or oligomers
    • H10K85/111Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/113Heteroaromatic compounds comprising sulfur or selene, e.g. polythiophene
    • H10K85/1135Polyethylene dioxythiophene [PEDOT]; Derivatives thereof

Landscapes

  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】薄膜トランジスタバックプレーン回路について作製コストを抑えるとともに有機半導体へのキャリア注入を効率化する。
【解決手段】各薄膜トランジスタ110は、ドレインコンタクト構造Dと、ソースコンタクト構造Sと、ソースコンタクト構造とドレインコンタクト構造との間に配置された有機半導体領域115とを含む。各アドレスラインは複数の薄膜トランジスタの列のドレインコンタクト構造に接続されている。各アドレスラインと各薄膜トランジスタのソースコンタクト構造及びドレインコンタクト構造とはそれぞれ、ベース部分118−1,118−2と、ベース部分の少なくとも一つの表面に対向しベース部分に比べて薄いコンタクト層119−1,119−2とを含む。ベース部分は第一材料を含んで構成され、コンタクト層は有機半導体との電気接触性が第一材料に比べて良好な第二材料を含んで構成される。
【選択図】図1

Description

本発明は、薄膜トランジスタバックプレーン(backplane)回路およびその製造方法に係る。
近年、大面積の薄膜トランジスタ(TFT)バックプレーンが、ピクセルで構成された装置、例えば、撮像装置、ディスプレイ装置、センサ装置の製造に重要な適用例を見出している。TFTアレイバックプレーンは、一般に、フレキシブルまたは硬質の基板の上に形成された、TFTアレイと、関連するアドレス/データラインと、を備え、アレイを構成する各TFTは、関連する撮像領域、センサ領域、または表示形成領域にアクセスする(すなわち、個々に制御する)ように配置されている。各TFTとそれに関連する撮像/センサ/表示領域は、一般に、撮像/センサ/ディスプレイ装置のピクセルと称され、各ピクセルは動作中に周知のアドレス回路を用いてアドレス/データライン経由でアクセスされ、ピクセルからデータが外部の処理回路に転送されたり、表示データがピクセルに転送されたりする。
TFTバックプレーンは、一般に、既知の作製技術を用いて、硬質またはフレキシブルな基板上に作製される。従来の幾つかの撮像装置およびディスプレイ装置では、TFTバックプレーンは、一連のゲート構造と関連のアドレスラインとを形成するように基板上にパターン形成された第一金属層と、ゲート/アドレスライン上に形成された誘電層と、ソースおよびドレインのコンタクト構造(電極構造)と関連のデータラインとを形成するようにパターン形成された第二金属層とを含んでいる。従来の半導体(例えば非晶質シリコン)が、ゲートを覆ってソースコンタクト(ソース電極)とドレインコンタクト(ドレイン電極)との間にパターン形成される。次いで、撮像/ディスプレイ装置の撮像または表示形成の部分が、TFTバックプレーン上に形成され、既知の技術を用いてソースコンタクトに接続される。
最近、有機半導体(例としては、ペンタセン(pentacene)、α−ω−ジヘキシルセキシチオフェン(α−ω−dihexylsexithiophene)、ポリ(3−ヘキシルチオフェン)(poly(3-hexylthiophene))、およびポリ[5,5’−ビス(3−ドデシル−2−チエニル)−2,2’−ビチオフェン](poly[5,5'-bis(3-dodecyl-2-thienyl)-2,2'-bithiophene])が挙げられる)が、有機TFT(OTFT)アレイを形成するために使用されてきている。そのような有機半導体は、フレキシブル基板との相性が優れているので好ましい。有機半導体を使用すると、作製コストも低減される。作製コストの低下理由の一つは、溶液処理可能な有機半導体は、ジェット印刷、スクリーン印刷またはマイクロメカニカルモールド技術を用いてパターン形成し得るからである。ジェット印刷は、米国特許第5,972,419号「エレクトロルミネッセンスディスプレイとその製造方法(Electroluminescent Display and Method for Making the Same)」と、国際公開第01/46987A2号「インクジェット製造集積回路(Inkjet-Fabricated Integrated Circuits)」とに記載されている。スクリーン印刷は、「プリント技術で実現される全ポリマ電界効果トランジスタ(“All-Polymer Field Effect Transistor Realized by Printing Techniques" F.Garnier,R.Hajlaoui,A.Yassar,P.Srivastava Science 265 1994 p1684-1686)」に記載されている。マイクロモールド法は、米国特許第6,322,736号「基板上にマイクロ構造をモールド法で製造する方法(Method for Fabricating Molded Microstructures on Substrates)」に記載されている。これらを本明細書に参考文献として引用する。
高性能OTFTには、通常、キャリアの良好な注入が可能な金属製のソースコンタクトおよびドレインコンタクトが必要とされる。p−型有機半導体、例えば、ペンタセンまたはポリ(3−ヘキシルチオフェン)に対しては、高仕事関数(約5eV)を有し、一般に作製中に厚い酸化物層を形成しないコンタクト金属(電極金属)を使用して、良好な注入が得られる。ドーピングされた半導体ポリマ、例えば、ポリ(3,4−エチレンジオキシチオフェン)(poly(3,4-ethylenedioxythiophene))やポリアニリン(polyaniline)も、良好なキャリア注入特性を有するコンタクト(電極)を形成するために使用されているが、これらの材料は、一般に、金属と比較して低い導電率しか有しないので、高導電性の相互接続を必要とする電気回路には不適切である。n−型有機半導体、例えば、ペリレンテトラカルボン酸ジアミン(perylene tetracarboxylic dimide)またはパーフルオロアルキルチオフェン(perfluoroalkyl thiophenes,)に基づく有機半導体に対しては、カルシウムのような低仕事関数の電極が必要かも知れないが、場合によっては、より高い仕事関数の金属も好適であることが示されている。OTFTが、酸化物を形成したりまたは相性の低い仕事関数を有したりする高導電率金属(例えば、アルミニウムや銅)だけで作製される場合は、得られたOTFTは、有機半導体に対する電気的接触性が低い、すなわち、ソース/ドレインコンタクトと有機半導体材料との間の大きな寄生接触抵抗を示し、OTFTの性能が低くなる。貴金属、通常は金を使用して、高性能OTFTのソースおよびドレインのコンタクトを製造するのが好ましい。金は高仕事関数を有し、自然酸化膜を生じないからである。しかし、大面積をコンタクト金属で覆わなければならないディスプレイを製造するには金はコストが非常に高く、無駄になる金属の量も多い。有機半導体に対して良好な電気接触を形成するとして知られている他の貴金属として、例えば、パラジウムやプラチナがあるけれども、これらの貴金属は、一般に、金と同等またはそれ以上に高価であり、したがって、大面積ディスプレイでは同じコスト関連問題が生じる。
OTFTの作製に貴金属を使用することで高くなるコストを最小限に抑えるため、比較的安価なドーピングされた半導体ポリマ、例えば、ポリ(3,4−エチレンジオキシチオフェン)やポリアニリン、またはこれらの物質と導電性物質の微粒子、例えばカーボンナノチューブと混成物を使用してOTFTのソース電極とドレインの電極とを形成し、比較的安価な高導電性金属、例えばアルミニウムを使用してアドレスラインを形成することが提唱されている。しかし、これらのパーツが二つになる技術アプローチは、二つの別個の導電性材料を堆積しパターン形成する必要があることから複雑であり、作製の複雑さが増し、コストも増加する。したがって、貴金属の使用を回避するというコスト上の利点も実質的になくなってしまう。
米国特許第6,806,124号明細書 米国特許出願公開第2005/0042548号明細書 米国特許出願公開第2005/0127357号明細書
必要なことは、作製コストを最小限に抑えるとともに有機半導体にキャリア注入を効率的に行える、OTFTベースのバックプレーン回路および製造方法である。
本発明に係る薄膜トランジスタバックプレーン回路は、複数の薄膜トランジスタであって、各薄膜トランジスタがドレインコンタクト構造と、ソースコンタクト構造と、前記ソースコンタクト構造と前記ドレインコンタクト構造との間に配置された有機半導体領域とを含む複数の薄膜トランジスタと、複数のアドレスラインであって、各アドレスラインが前記複数の薄膜トランジスタの列の前記ドレインコンタクト構造に接続されている複数のアドレスラインと、を備え、前記各アドレスラインと前記各薄膜トランジスタの前記ソースコンタクト構造および前記ドレインコンタクト構造とがそれぞれ、ベース部分と、前記ベース部分の少なくとも一つの表面に対向して形成され前記ベース部分に比べて薄いコンタクト層と、を含んだ多層構造を備え、前記ベース部分が、第一材料を含んで構成され、前記コンタクト層が、前記有機半導体との電気接触性が前記第一材料に比べて良好な第二材料を含んで構成されていることを特徴とする。
また、本発明に係る薄膜トランジスタバックプレーン回路は、複数の薄膜トランジスタであって、各薄膜トランジスタがドレインコンタクト構造と、ソースコンタクト構造と、前記ソースコンタクト構造と前記ドレインコンタクト構造との間に配置された有機半導体領域とを含む複数の薄膜トランジスタと、複数のアドレスラインであって、各アドレスラインが前記複数の薄膜トランジスタの列の前記ドレインコンタクト構造に接続されている複数のアドレスラインと、を備え、前記各アドレスラインと前記各薄膜トランジスタの前記ソースコンタクト構造および前記ドレインコンタクト構造とがそれぞれ、ベース部分と、前記ベース部分の少なくとも一つの表面に対向して形成され前記ベース部分に比べて薄いコンタクト層と、を含んだ多層構造を備え、前記各薄膜トランジスタは、関連するドレインコンタクト構造の第一ベース部分と関連する有機半導体領域の第一部分との間に位置する第一インタフェース領域と、関連するソースコンタクト構造の第二ベース部分と前記関連する有機半導体領域の第二部分との間に位置する第二インタフェース領域と、を規定し、前記関連するドレインコンタクト構造の第一コンタクト層の少なくとも一部が前記第一インタフェース領域に配置され、前記関連するドレインコンタクト構造の第二コンタクト層の少なくとも一部が前記第二インタフェース領域に配置されていることを特徴とする。
また、薄膜トランジスタバックプレーン回路の製造方法は、第一ベース部分がドレインコンタクト構造と関連のアドレスラインとに関連し第二ベース部分がソースコンタクト構造に関連する複数のベース部分を所定の仕事関数を有する第一材料を含んで統合的に形成するステップと、前記複数のベース部分各々に一層以上のコンタクト層を統合的に形成するステップであって、前記一層以上のコンタクト層が前記所定の仕事関数に比べて高い仕事関数を有する第二材料を含むように前記一層以上のコンタクト層を統合的に形成するステップと、を備えることを特徴とする。
本発明は、例えばディスプレイ装置や撮像装置に使用し得るOTFTベースのバックプレーン回路の改良に関する。以下の説明は当業者が、特定の適用およびその要件の文脈で提供される本発明を理解し使用し得るように記載されている。本明細書に使用されている方向を示す用語、例えば、「上部」、「下部」、「側部」、「前部」、「背部」は、説明のために相対的な位置を記述するために示されており、絶対的な枠組みの参照を規定するものではない。さらに、「統合的に(または集積的に)(integrally)接続」や「統合的に(または集積的に)(integrally)作製」という用語は、本明細書では単一の堆積構造またはメッキ構造の二つの部分の間の接続関係を記述するために使用されており、相異なる時期に形成される二つの構造を示す「接続」、「形成」または「作製」という用語(修飾詞「統合的」を付すことなく用いる用語)とは厳密に区別される。さらに、「ソース」と「ドレイン」という用語は、OTFTの相対するコンタクト(ターミナル)を識別するために用いられるものであって、OTFTおよび周辺の回路の動作特性を規定するものではない(すなわち、アドレスラインは、幾つかの実施の形態では、OTFT「ソース」コンタクトに統合的に接続することは技術的に可能であるが、この場合、明快にするため、本明細書では統合的にドレインコンタクトに接続されると記述する)。好ましい実施の形態の種々の変形は当業者には明白であろうと思われ、本明細書に規定された一般原則は他の実施の形態にも適用し得る。したがって、本発明は、図示および説明した特定の実施の形態に限定されるものではなく、本明細書に開示された原理および新規な特徴と合致する最も広い範囲に与えられるべきである。
図1は、本発明の実施の形態に基づいて作製される例示的なOTFTバックプレーン回路100の一部を示す。バックプレーン回路100は、一般に、基板101と、基板101の上部表面101Uの上に形成された誘電層105と、OTFT110のアレイ(一つが示されている)と、一連のアドレスラインとを備え、一連のアドレスラインは、基板101の上部表面101Uの上に形成されたゲートライン(図示せず)と、一連のデータライン130(図1の左側に部分的に示される)とを含む。基板101は、実施の形態の一つでは、ポリエチレンナフタレート(polyethylene naphthalate)、ポリエチレンテレフタレート(polyethylene terephthalate)、ポリエチレン(polyethylene)、ポリプロピレン(poly-propylene)、ポリスチレン(polystyrene)、エポキシ樹脂(epoxy resins)、ポリイミド(polyimides)、ポリベンゾオキサゾール(polybenzoxazoles)、ポリエーテル(polyethers)、およびこれらのバリエーションに基づく安価でフレキシブルなポリマフィルムである。他の実施の形態では、基板101は、フレキシブルな金属ホイル(金属箔)、ガラス、またはクオーツ(石英)のうちの一つから選ばれる。誘電層105(例えば、二酸化ケイ素、窒化ケイ素、または架橋ポリ(ビニルフェノール)(cross-linked poly(vinylphenol)))は、既知の技術に従って形成される。OTFT110および関連するアドレスラインは以下に記載の方法で作製される。
図2Aは簡素化された画像センサ200を示し、当該画像センサ200は例示的なOTFTバックプレーン回路100を本発明の実際的な実施の形態に基づいて組み込んだ集積回路装置の代表的なものである。図2Aによれば、バックプレーン回路100はピクセルPのアレイを含んでおり、各ピクセルPは、図1に示されるものと同じOTFT110と、センサ112と、オプションの記憶キャパシタ(ストレージキャパシタ)114とを含んでいる。外部走査コントロール回路120は、一連のパラレルゲートライン125経由で一時に一行ずつOTFT110をオンにする。OTFT110の各行がオンになると、画像電荷が、対応するセンサ112から一連のパラレルデータ(アドレス)ライン130に転送される。これらのラインはそれぞれ外部読み出し増幅器135(図中では「AMP135」と表記している)に接続されている。同時に、読み出し増幅器135は各センサ112の電位をリセットする。このようにして各行について得られた増幅信号は、パラレル/シリアル変換器またはマルチプレクサ140により多重化され、次いで、既知の技術に従ってアナログ/デジタル変換器またはデジタイザ150に伝送される。
図2Bは、バックプレーン回路100のピクセルPをさらに詳細に示す。各OTFT110は、3個の電気的接続を有している。1個目は、センサ112とピクセル記憶キャパシタ114とに接続されたソースコンタクト構造(ソース電極構造)Sである。2個目は、関連するデータライン130に統合的に接続されたドレインコンタクト構造(ドレイン電極構造)Dである。データライン130は、OTFT110と同じ列に配列されたすべてのOTFTのドレインコンタクト構造に統合的に接続されている。そして3個目は、対応するゲートライン125に統合的に接続されたゲートコンタクト構造(ゲート電極構造)Gである。ゲートライン125は、OTFT110と同じ行に配列されたすべてのOTFTのゲートコンタクト構造に統合的に接続されている。図1は図2Bの切断線1−1に沿って切り取られたものであり、したがってデータライン130の一部が示されている。
再び図1を参照する。各OTFT110のソースコンタクト構造Sとドレインコンタクト構造Dと関連のデータライン130とは、同時かつ統合的に誘電層105の上部表面105Uの上に作製され、ゲート構造Gがソースコンタクト構造Sとドレインコンタクト構造Dとを隔てる間隙部の下に位置するように作製される。各OTFT110のゲートコンタクト構造Gは、第一金属形成手順の際に(ゲートライン125(図2Aおよび図2B参照)とともに)基板101の上部表面101Uの上に形成され、次いで、誘電層105が基板101とゲートコンタクト構造Gとの上に形成される。ソースコンタクト構造Sとドレインコンタクト構造Dとデータライン130とは第二金属形成手順の際に誘電層105の上部表面105Uの上に形成され(このことは以下に詳説する)、次いで、有機半導体領域115が、ソースとドレインとの各対を隔てる間隙部(例えばソースコンタクト構造Sとドレインコンタクト構造Dとの間)に配置される。このような方法でトランジスタ110とデータライン130とが完成した後、さらに処理が行われ、例えばOTFT110に画像センサ112が設けられる。
本発明に従えば、ソースコンタクト構造Sとドレインコンタクト構造Dとデータライン130とはそれぞれ多層構造(例えば構造117−1,117−2)で形成される。各多層構造(例えば構造117−1)は、比較的厚いベース部分(例えば118−1)と、比較的薄いコンタクト層(例えばコンタクト層119−1)とを含んでいる。比較的厚いベース部分は、比較的安価な第一材料の金属(例えば銅またはアルミニウム)を使用して形成される。比較的薄いコンタクト層は、有機半導体115に対する電気接触が比較的良好な(電気接触抵抗が低い)材料であって、比較的良好な電気接触性と比較的高い仕事関数とを有して良好なキャリア注入が可能な材料(例えば、金または他の貴金属、またはポリ(3,4−エチレンジオキシチオフェン)(PEDOT)やポリアニリン(PANI)のような導電性ポリマ)を使用して形成される。多層構造117−1,117−2の利用によれば、良好な電気接触性と高い仕事関数とを有する材質をコンタクト層119−1,119−2を作製するのに利用することによって、アルミニウムだけを使用して形成される従来のOTFTに比べて、有機半導体115への効率的なキャリア注入が容易になる。しかし、従来の金だけのコンタクト構造とは異なって、低価格のベース部分118−1,118−2を使用することによって、良好な電気接触性と高い仕事関数とを有するけれども比較的高価である材料の使用量が最小限に抑えられる。低価格のベース部分118−1,118−2は、有機半導体115に対する電気接触性は比較的低いが、関連するデータライン130の信頼性ある導電性が保持される。したがって、アドレスラインの高抵抗化というリスクを冒すことなく、非常に薄いコンタクト層119−1,119−2が容易になる。
本発明の態様の一つに従えば、ドレイン/ソースコンタクト層119−1,119−2は、関連するベース部分118−1,118−2の1つまたは複数の表面に形成される。例えば、コンタクト層119−1は、ベース部分118−1の上部表面118Uの上および/またはベース部分118−1の下部表面118Lの下に位置する一つ以上の水平部分を有するものとして、図1に示されている。さらに、コンタクト層119−1は、ベース部分118−1の側部表面118Sに沿って位置する垂直部分を含むものとして示されている。以下に記載される具体的な実施の形態に示されるように、コンタクト層119−1としては、0または一つ(すなわち上部または下部)の水平部分を含み、側部は含んでも含まなくてもよい。
本発明の態様の別の一つに従えば、ドレイン/ソースコンタクト層119−1,119−2は、ドレインコンタクト層119−1とソースコンタクト層119−2との少なくとも一部(例えば層部分の119−11,119−21)を関連するインタフェース領域(界面領域)116−1,116−2に設けることによって、可能な限り薄く統合的に形成される。上記関連のインタフェース領域116−1,116−2は、ソース/ドレインコンタクト構造S/Dと、それらの下に位置する誘電層105と、有機半導体領域115と、の接合または連接によって規定される領域である。金(または他の高価な材料)が、OTFTのコンタクト構造の形成にそもそも使用される必要がある場合は、可能な限り少なく使用するのが望ましい。一つの方策としては、金製のコンタクト層119−1,119−2を薄くすることによって、作製プロセスで利用する金の量を減少させ、これにより全体の製造コストを減らすことである。OTFTへのキャリア注入は、図1においてインタフェース領域116−1,116−2で示された、ゲート誘電体105の非常に近い位置(垂直距離で測って)で起こるので、金製のコンタクト層を薄くしても、コンタクト層がこのインタフェース領域に少なくとも部分的に位置しているならば、個々のデバイス性能を低下させるものではない。しかし、上記したように、金製のコンタクト層を単に薄くすると、抵抗が増大し、大面積ディスプレイのアドレスライン向けには望ましくはない。この抵抗の問題点は、厚いベース部分118−1,118−2の存在によって回避される。したがって、多層のコンタクト構造117−1,117−2を用いると、良好な電荷注入と抵抗の低いアドレスラインとが容易に得られる一方、作製コストが最小限に抑えられる。作製コストの抑制は、安価なベース部分118−1,118−2を、インタフェース領域116−1,116−2に位置する部分119−11,119−21を有した薄いコンタクト層119−1,119−2と組み合わせたことによる。
図3A〜図3Dは、本発明の実施の形態に基づいてバックプレーン構造を作製する方法を示す。図3Aを参照する。ゲート電極Gは、好適な導電性材料(例えばアルミニウム)を使って既知の技術に基づいて堆積され、パターン形成される。次いで、誘電層105が、ゲート電極と基板上部表面101Uの露出部分との上に形成される。次いで、導電性の極めて高い金属(例えば銅)層310が、誘電層105の上部表面105Uの上に形成され、次いで、レジストまたは他のマスク材料が堆積され、パターン形成され、マスク構造320が形成される。次いで、図3Bを参照する。銅の層が、既知の技術を用いてエッチングされ、ベース部分118−1,118−2が、バックプレーン回路の他のOTFTのベース部分とデータライン(図示せず)と共に、統合的に形成される。ベース部分118−1,118−2は、ゲート構造Gの上に位置する間隙部で隔てられている。次いで、金メッキ溶液、例えばマサチューセッツ州ダンバーズ(Danvers)のトランセン社(Transene Inc.)から得られる「ブライト無電解金メッキ(Bright Electroless Gold)」溶液に基板を浸漬することによって無電解メッキが行われ、ベース部分118−1,118−2の露出表面の上に金の薄い層が被覆される。ここで、本実施の形態では、レジストマスク320はベース部分118−1,118−2の上部表面に保持され、その結果、コンタクト層119−1Aがベース部分118−1の露出した側部表面118Sのみに形成され、コンタクト層119−2Aがベース部分118−2の露出した側部表面のみに形成される。ポリマでコンタクト層を形成するには、ポリマをベース部分に付着させるために調製された化学浴でベース部分を処理することによって行われる。図3Dに示されるように、有機半導体層115を、得られた二層構造117−1A,117−2Aを隔てる間隙部に堆積すると、OTFT110Aの作製が終了する。上記のように、完成したバックプレーン回路100Aは、多数のOTFT110Aと、断面がコンタクト構造117−1A,117−2Aに実質的に同一のアドレスライン(図示せず)と、を含んでいる。
図4A〜図4Cは別の実施の形態を示すものであり、メッキ処理の前に、ベース部分118−1,118−2からマスクを取り除く(図4A)。これにより、メッキ処理を行うと、コンタクト層119−1Aに加えて、コンタクト層119−1Bがベース部分118−1の上部表面118Uの上に形成される(図4B)。図4Cに示されるように、完成したOTFT110Bは、ベース部分118−1,118−2と側部コンタクト層部分119−1A,119−2Aと上部コンタクト層部分119−1B,119−2Bとを含んだコンタクト構造117−1B,117−2Bを備え、上記のように間隙部に堆積された有機半導体層115を伴っている。もちろん、上記のように、完成したバックプレーン回路100Bは、多数のOTFT110Bと、断面がコンタクト構造117−1B,117−2Bに実質的に同一のアドレスライン(図示せず)と、を含んでいる。
幾つかの別の構造と作製方法とを利用しても、本発明が提供する利点のうちの少なくとも幾つかから便益を得るバックプレーン回路を作製することが可能である。
例えば、図5は、OTFT110Cを含むバックプレーン回路100Cを示すが、ここではドレイン構造Dは、ベース部分118−1がコンタクト層部分119−1Cの上に配置された多層コンタクト構造117−1Cで形成され、ソース構造Sは、ベース部分118−2がコンタクト層部分119−2Cの上に配置された多層コンタクト構造117−2Cで形成される。この配置は、例えば、堆積後に単一のマスクと2種の別個のエッチング剤とを使用して、ベース部分材料とコンタクト層とをパターン形成することによって作製される。コンタクト構造117−1C,117−2Cは、標準的な方法(例えばスパッタリング)を使用して、誘電層105の上部表面105Uの上に薄いコンタクト層材料を堆積し、当該コンタクト層材料の上にベース部分材料を堆積し、リソグラフィー工程を一回用いて(すなわちマスクを一つ形成して)上記積層体をパターン形成し、次いで2段階エッチング法を用いてベース部分とコンタクト層材料とをエッチングすることによって、作製される。ここで、このようにして得られたコンタクト層部分119−1C,119−2Cはインタフェース領域116−1,116−2に位置する部分をそれぞれ含む。この2段階エッチング法と比較して無電解メッキ法(図3A〜図3Dを参照して上記に記載)の有利な点は、エッチングされた金の回収が困難かつ高価なので、無電解メッキを行った方が安価なことである。
以上では二層に配置した構造を参照して説明を行ったけれども、さらに一層またはそれ以上の層を作製プロセスに入れることも可能である。例えば、ソース/ドレイン/アドレスラインを三層構造で製造可能であり、この場合、高導電性ベース部分はアルミニウムであり、その上に無電解メッキによるニッケルと金とを含んだ薄いバイメタルコンタクト層を有する。作製プロセスの流れは図3A〜図3Dを参照して上記された流れと同様であるが、ニッケル層を堆積しその後に金の層を堆積するために異なる2回の無電解メッキ工程が必要である点が異なる。なお、上記ニッケル層は、コネチカット州ウェストヘィブン(West Haven)のエンソン社(Enthone Inc.)から入手可能なENPLATE NI-431を利用可能である。上記金の層は、コネチカット州ウェストヘィブン(West Haven)のエンソン社(Enthone Inc.)から販売のALUMON-5825のような浴を用いると、オプションの亜鉛層を介在して得られる。別の実施の形態の一つでは、多層構造は、クロムの薄い層と金の薄い層とを堆積し、その後に、より厚いTiWのベース層を堆積し、さらにその後に標準的なフォトリソグラフィーでパターン形成することで製造し得る。
本発明はインタフェース領域に配置されるコンタクト層の一部分を含むのが好ましいのであるが、コスト低減という本発明の利点は、インタフェース領域にコンタクト層の一部分を含まないソース/ドレインおよびアドレスラインの構造を形成することによって実現し得、またはゲート構造をインタフェース領域から離して配置する場合に実現し得る。例えば、図4Cを参照して、コンタクト層部分119−1B,119−2Bは含むけれども側部部分119−1A,119−2Aを省略した別法の実施の形態が形成される。図6は、OTFT110Dを含む別の一つのバックプレーン回路100Dの一部を示すものであり、ドレインコンタクト構造Dとソースコンタクト構造Sとが基板101の上部表面101Uの上に形成され、コンタクト層が上部表面101Uと有機半導体領域115−Dの下部表面115−DLとの間に配置された部分119−1D,119−2Dを含む。誘電層105−Dは有機半導体領域115−Dの上部表面115−DUの上に形成され、ゲート構造Gは誘電層105−D上に配置されている。OTFT110Dは、ゲート電極Gとドレインコンタクト構造Dとソースコンタクト構造Sとの間の距離が比較的大きいという理由から好ましさの程度はやや低い場合がある。また、場合によっては、図6に示されるように、標準的なエッチング法を用いて、ベース部分118−1D,118−2Dをそれぞれ超えて延びる層119−1D,119−2Dの部分を露出し、チャンネル領域に良好なキャリア注入を行うようにすることも可能である。
以上、本発明をある種特定の実施の形態に関して説明したが、本発明の諸々の発明的特徴は他の実施の形態にも同様に適用可能なことは当業者には明白であり、したがって、それらの諸々の発明的特徴はすべて本発明の範囲に入るものとされる。
本発明の実施の形態に基づいて形成されたソースとドレインとのコンタクト構造およびデータラインの一部を含んだ例示的なTFTバックプレーン回路の一部を示す頂部側面斜視図である。 本発明の実施の形態の別の一つに基づいて形成された図1のバックプレーン回路を含んだ例示的なディスプレイ装置を示す概略図である。 図2Aのディスプレイ装置のピクセルをさらに詳細に示す拡大図である。 本発明の実施の形態に基づくTFTバックプレーン回路の作製方法を示す側部断面図である。 本発明の実施の形態に基づくTFTバックプレーン回路の作製方法を示す側部断面図である。 本発明の実施の形態に基づくTFTバックプレーン回路の作製方法を示す側部断面図である。 本発明の実施の形態に基づくTFTバックプレーン回路の作製方法を示す側部断面図である。 本発明の実施の形態の別の一つに基づくTFTバックプレーン回路の作製方法を示す側部断面図である。 本発明の実施の形態の別の一つに基づくTFTバックプレーン回路の作製方法を示す側部断面図である。 本発明の実施の形態の別の一つに基づくTFTバックプレーン回路の作製方法を示す側部断面図である。 本発明の実施の形態の別の一つに基づくTFTバックプレーン回路を示す側部断面図である。 本発明の実施の形態のさらに別の一つに基づくTFTバックプレーン回路を示す側部断面図である。
符号の説明
100,100A,100B,100C,100D バックプレーン回路、110,110A,110B,110C,110D 薄膜トランジスタ(OTFT)、115,115−D 有機半導体領域、116−1,116−2 インタフェース領域、117−1,117−2,117−1A,117−2A,117−1B,117−2B,117−1C,117−2C,117−1D,117−2D 多層構造、118−1,118−2,118−1D,118−2D ベース部分、118L 下部表面、118S 側部表面、118U 上部表面、119−1,119−2 コンタクト層、119−11,119−21 コンタクト層の一部分、119−1A,119−2A 側部コンタクト層部分、119−1B,119−2B 上部コンタクト層部分、119−1C,119−2C 下部コンタクト層部分、119−1D,119−2D 下部に延びるコンタクト層部分。

Claims (3)

  1. 複数の薄膜トランジスタであって、各薄膜トランジスタがドレインコンタクト構造と、ソースコンタクト構造と、前記ソースコンタクト構造と前記ドレインコンタクト構造との間に配置された有機半導体領域とを含む複数の薄膜トランジスタと、
    複数のアドレスラインであって、各アドレスラインが前記複数の薄膜トランジスタの列の前記ドレインコンタクト構造に接続されている複数のアドレスラインと、
    を備え、
    前記各アドレスラインと前記各薄膜トランジスタの前記ソースコンタクト構造および前記ドレインコンタクト構造とがそれぞれ、ベース部分と、前記ベース部分の少なくとも一つの表面に対向して形成され前記ベース部分に比べて薄いコンタクト層と、を含んだ多層構造を備え、
    前記ベース部分が、第一材料を含んで構成され、
    前記コンタクト層が、前記有機半導体との電気接触性が前記第一材料に比べて良好な第二材料を含んで構成されていることを特徴とする、薄膜トランジスタバックプレーン回路。
  2. 複数の薄膜トランジスタであって、各薄膜トランジスタがドレインコンタクト構造と、ソースコンタクト構造と、前記ソースコンタクト構造と前記ドレインコンタクト構造との間に配置された有機半導体領域とを含む複数の薄膜トランジスタと、
    複数のアドレスラインであって、各アドレスラインが前記複数の薄膜トランジスタの列の前記ドレインコンタクト構造に接続されている複数のアドレスラインと、
    を備え、
    前記各アドレスラインと前記各薄膜トランジスタの前記ソースコンタクト構造および前記ドレインコンタクト構造とがそれぞれ、ベース部分と、前記ベース部分の少なくとも一つの表面に対向して形成され前記ベース部分に比べて薄いコンタクト層と、を含んだ多層構造を備え、
    前記各薄膜トランジスタは、関連するドレインコンタクト構造の第一ベース部分と関連する有機半導体領域の第一部分との間に位置する第一インタフェース領域と、関連するソースコンタクト構造の第二ベース部分と前記関連する有機半導体領域の第二部分との間に位置する第二インタフェース領域と、を規定し、
    前記関連するドレインコンタクト構造の第一コンタクト層の少なくとも一部が前記第一インタフェース領域に配置され、
    前記関連するドレインコンタクト構造の第二コンタクト層の少なくとも一部が前記第二インタフェース領域に配置されていることを特徴とする、薄膜トランジスタバックプレーン回路。
  3. 第一ベース部分がドレインコンタクト構造と関連のアドレスラインとに関連し第二ベース部分がソースコンタクト構造に関連する複数のベース部分を所定の仕事関数を有する第一材料を含んで統合的に形成するステップと、
    前記複数のベース部分各々に一層以上のコンタクト層を統合的に形成するステップであって、前記一層以上のコンタクト層が前記所定の仕事関数に比べて高い仕事関数を有する第二材料を含むように前記一層以上のコンタクト層を統合的に形成するステップと、
    を備えることを特徴とする、薄膜トランジスタバックプレーン回路の製造方法。
JP2006337900A 2005-12-21 2006-12-15 薄膜トランジスタバックプレーン回路 Active JP5420820B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/316,551 2005-12-21
US11/316,551 US7566899B2 (en) 2005-12-21 2005-12-21 Organic thin-film transistor backplane with multi-layer contact structures and data lines

Publications (2)

Publication Number Publication Date
JP2007173812A true JP2007173812A (ja) 2007-07-05
JP5420820B2 JP5420820B2 (ja) 2014-02-19

Family

ID=38231935

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006337900A Active JP5420820B2 (ja) 2005-12-21 2006-12-15 薄膜トランジスタバックプレーン回路

Country Status (2)

Country Link
US (1) US7566899B2 (ja)
JP (1) JP5420820B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009111000A (ja) * 2007-10-26 2009-05-21 Konica Minolta Holdings Inc 有機半導体素子の製造方法、及び有機半導体素子
JP2010267752A (ja) * 2009-05-14 2010-11-25 Sony Corp 薄膜トランジスタ、薄膜トランジスタの製造方法、および電子機器
WO2010146645A1 (ja) * 2009-06-15 2010-12-23 パイオニア株式会社 半導体装置および半導体装置の製造方法
WO2010146692A1 (ja) * 2009-06-18 2010-12-23 パイオニア株式会社 半導体装置および半導体装置の製造方法
JP2012074504A (ja) * 2010-09-28 2012-04-12 Toppan Printing Co Ltd 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP2013534726A (ja) * 2010-06-24 2013-09-05 メルク パテント ゲゼルシャフト ミット ベシュレンクテル ハフツング 有機電子装置における電極を改質する方法
KR101934978B1 (ko) * 2011-08-04 2019-01-04 삼성디스플레이 주식회사 박막 트랜지스터 및 박막 트랜지스터 표시판

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101202980B1 (ko) * 2005-04-06 2012-11-20 엘지디스플레이 주식회사 유기 반도체물질을 이용한 박막트랜지스터 어레이 기판 및그의 제조 방법
US8525287B2 (en) 2007-04-18 2013-09-03 Invisage Technologies, Inc. Materials, systems and methods for optoelectronic devices
US7923801B2 (en) 2007-04-18 2011-04-12 Invisage Technologies, Inc. Materials, systems and methods for optoelectronic devices
US20100044676A1 (en) 2008-04-18 2010-02-25 Invisage Technologies, Inc. Photodetectors and Photovoltaics Based on Semiconductor Nanocrystals
US8258021B2 (en) 2007-10-26 2012-09-04 Palo Alto Research Center Incorporated Protecting semiconducting oxides
US7586080B2 (en) * 2007-12-19 2009-09-08 Palo Alto Research Center Incorporated Producing layered structures with layers that transport charge carriers in which each of a set of channel regions or portions operates as an acceptable switch
US8283655B2 (en) * 2007-12-20 2012-10-09 Palo Alto Research Center Incorporated Producing layered structures with semiconductive regions or subregions
US8203195B2 (en) 2008-04-18 2012-06-19 Invisage Technologies, Inc. Materials, fabrication equipment, and methods for stable, sensitive photodetectors and image sensors made therefrom
JP2010040897A (ja) * 2008-08-07 2010-02-18 Sony Corp 有機薄膜トランジスタ、有機薄膜トランジスタの製造方法、および電子機器
US8253174B2 (en) * 2008-11-26 2012-08-28 Palo Alto Research Center Incorporated Electronic circuit structure and method for forming same
US8624330B2 (en) * 2008-11-26 2014-01-07 Palo Alto Research Center Incorporated Thin film transistors and high fill factor pixel circuits and methods for forming same
US8274084B2 (en) * 2008-11-26 2012-09-25 Palo Alto Research Center Incorporated Method and structure for establishing contacts in thin film transistor devices
WO2011156507A1 (en) 2010-06-08 2011-12-15 Edward Hartley Sargent Stable, sensitive photodetectors and image sensors including circuits, processes, and materials for enhanced imaging performance
TW201227972A (en) * 2010-11-17 2012-07-01 Imec Method for fabricating thin-film bottom-contact transistors and bottom-contact transistors thus obtained
JP2013045971A (ja) * 2011-08-25 2013-03-04 Sony Corp 薄膜トランジスタおよびその製造方法、ならびに電子機器
KR101544663B1 (ko) * 2012-01-26 2015-08-17 가부시키가이샤 제이올레드 박막 트랜지스터 어레이 장치 및 그것을 이용한 el 표시 장치

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003258256A (ja) * 2002-02-27 2003-09-12 Konica Corp 有機tft装置及びその製造方法
JP2004055652A (ja) * 2002-07-17 2004-02-19 Pioneer Electronic Corp 有機半導体素子
JP2004128471A (ja) * 2002-08-07 2004-04-22 Canon Inc 不揮発メモリ装置
JP2004146430A (ja) * 2002-10-22 2004-05-20 Konica Minolta Holdings Inc 有機薄膜トランジスタ、有機tft装置およびそれらの製造方法
JP2004179645A (ja) * 2002-11-13 2004-06-24 Canon Inc 撮像装置、放射線撮像装置及び放射線撮像システム
WO2005041302A1 (ja) * 2003-10-29 2005-05-06 Ideal Star Inc. 相補型misfet及び集積回路
JP2005150146A (ja) * 2003-11-11 2005-06-09 Univ Of Tokyo フレキシブル検知装置
JP2005183619A (ja) * 2003-12-18 2005-07-07 Canon Inc 不揮発メモリ装置
JP2005203728A (ja) * 2003-08-19 2005-07-28 Seiko Epson Corp 電極、電極形成方法、薄膜トランジスタ、電子回路、有機エレクトロルミネッセンス素子、表示装置および電子機器

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3246189B2 (ja) * 1994-06-28 2002-01-15 株式会社日立製作所 半導体表示装置
JP2000228284A (ja) * 1998-12-01 2000-08-15 Sanyo Electric Co Ltd カラーel表示装置
DE10116876B4 (de) * 2001-04-04 2004-09-23 Infineon Technologies Ag Verfahren zur Dotierung elektrisch leitfähiger organischer Verbindungen, organischer Feldeffekttransistor sowie Verfahren zu dessen Herstellung
US20030104649A1 (en) * 2001-08-15 2003-06-05 Mehmet Ozgur Method for making CMOS-based monolithic micro electromechanical system (MEMS) integrated circuits and integrated circuits made thereby
DE10153656A1 (de) * 2001-10-31 2003-05-22 Infineon Technologies Ag Verfahren zur Verringerung des Kontaktwiderstandes in organischen Feldeffekttransistoren durch Aufbringen einer reaktiven, die organische Halbleiterschicht im Kontaktbereich regio-selektiv dotierenden Zwischenschicht
US6617609B2 (en) * 2001-11-05 2003-09-09 3M Innovative Properties Company Organic thin film transistor with siloxane polymer interface
US6555411B1 (en) * 2001-12-18 2003-04-29 Lucent Technologies Inc. Thin film transistors
US6891190B2 (en) * 2002-05-23 2005-05-10 Motorola, Inc. Organic semiconductor device and method
EP1383179A2 (en) * 2002-07-17 2004-01-21 Pioneer Corporation Organic semiconductor device
TWI232991B (en) * 2002-11-15 2005-05-21 Nec Lcd Technologies Ltd Method for manufacturing an LCD device
US7285440B2 (en) * 2002-11-25 2007-10-23 International Business Machines Corporation Organic underlayers that improve the performance of organic semiconductors
US7358530B2 (en) * 2003-12-12 2008-04-15 Palo Alto Research Center Incorporated Thin-film transistor array with ring geometry
JP4774679B2 (ja) * 2004-03-31 2011-09-14 大日本印刷株式会社 有機半導体装置
US7372070B2 (en) * 2004-05-12 2008-05-13 Matsushita Electric Industrial Co., Ltd. Organic field effect transistor and method of manufacturing the same
JP2006148050A (ja) * 2004-10-21 2006-06-08 Seiko Epson Corp 薄膜トランジスタ、電気光学装置、及び電子機器
US7355199B2 (en) * 2004-11-02 2008-04-08 E.I. Du Pont De Nemours And Company Substituted anthracenes and electronic devices containing the substituted anthracenes
US7719496B2 (en) * 2004-11-23 2010-05-18 Samsung Mobile Display Co., Ltd. Organic thin film transistor, method of manufacturing the same, and flat panel display device with the organic thin film transistor
KR101142998B1 (ko) * 2004-12-20 2012-05-08 재단법인서울대학교산학협력재단 유기 절연막 및 유기 절연막을 포함하는 박막 트랜지스터표시판 및 그 제조 방법
US20060273303A1 (en) * 2005-06-07 2006-12-07 Xerox Corporation. Organic thin film transistors with multilayer electrodes

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003258256A (ja) * 2002-02-27 2003-09-12 Konica Corp 有機tft装置及びその製造方法
JP2004055652A (ja) * 2002-07-17 2004-02-19 Pioneer Electronic Corp 有機半導体素子
JP2004128471A (ja) * 2002-08-07 2004-04-22 Canon Inc 不揮発メモリ装置
JP2004146430A (ja) * 2002-10-22 2004-05-20 Konica Minolta Holdings Inc 有機薄膜トランジスタ、有機tft装置およびそれらの製造方法
JP2004179645A (ja) * 2002-11-13 2004-06-24 Canon Inc 撮像装置、放射線撮像装置及び放射線撮像システム
JP2005203728A (ja) * 2003-08-19 2005-07-28 Seiko Epson Corp 電極、電極形成方法、薄膜トランジスタ、電子回路、有機エレクトロルミネッセンス素子、表示装置および電子機器
WO2005041302A1 (ja) * 2003-10-29 2005-05-06 Ideal Star Inc. 相補型misfet及び集積回路
JP2005150146A (ja) * 2003-11-11 2005-06-09 Univ Of Tokyo フレキシブル検知装置
JP2005183619A (ja) * 2003-12-18 2005-07-07 Canon Inc 不揮発メモリ装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009111000A (ja) * 2007-10-26 2009-05-21 Konica Minolta Holdings Inc 有機半導体素子の製造方法、及び有機半導体素子
JP2010267752A (ja) * 2009-05-14 2010-11-25 Sony Corp 薄膜トランジスタ、薄膜トランジスタの製造方法、および電子機器
WO2010146645A1 (ja) * 2009-06-15 2010-12-23 パイオニア株式会社 半導体装置および半導体装置の製造方法
WO2010146692A1 (ja) * 2009-06-18 2010-12-23 パイオニア株式会社 半導体装置および半導体装置の製造方法
JP2013534726A (ja) * 2010-06-24 2013-09-05 メルク パテント ゲゼルシャフト ミット ベシュレンクテル ハフツング 有機電子装置における電極を改質する方法
JP2012074504A (ja) * 2010-09-28 2012-04-12 Toppan Printing Co Ltd 薄膜トランジスタ及び薄膜トランジスタの製造方法
KR101934978B1 (ko) * 2011-08-04 2019-01-04 삼성디스플레이 주식회사 박막 트랜지스터 및 박막 트랜지스터 표시판

Also Published As

Publication number Publication date
JP5420820B2 (ja) 2014-02-19
US20070158644A1 (en) 2007-07-12
US7566899B2 (en) 2009-07-28

Similar Documents

Publication Publication Date Title
JP5420820B2 (ja) 薄膜トランジスタバックプレーン回路
TWI253178B (en) Circuit fabrication method
TWI374545B (en) Manufacturing method of thin film transistor and thin film transistor, and display
US7399656B2 (en) Method of fabricating organic field effect transistors
EP1629546B8 (en) A field effect transistor arrangement and method of manufacturing a field effect transistor arrangement
JP2005079598A (ja) 有機半導体を用いた薄膜トランジスタ表示板及びその製造方法
US7915074B2 (en) Thin film transistor array panel and manufacturing method thereof
JP2008277371A (ja) 半導体装置、電子機器、および半導体装置の製造方法
WO2018176522A1 (zh) 垂直沟道有机薄膜晶体管及其制作方法
US20070235733A1 (en) Transistor, pixel electrode substrate, electro-optic device, electronic apparatus, and process for manufacturing semiconductor element
JP2006005330A (ja) 薄膜トランジスタ表示板及びその製造方法
TWI305056B (en) Thin film transistor substrate and method for fabricating the same
CN103855085A (zh) 薄膜器件、薄膜器件制造方法和显示器制造方法
KR20200130466A (ko) 비정질 금속 박막 트랜지스터
US20140231811A1 (en) Semiconductor device structure, method for manufacturing the same and pixel structure using the same
JP4706236B2 (ja) 半導体装置及びその製造方法
JP2005079549A (ja) 有機薄膜トランジスタ
US20140054568A1 (en) Semiconductor device, method of manufacturing the same, and electronic apparatus
WO2016201864A1 (zh) 薄膜晶体管及其制作方法、阵列基板、显示装置
CN100487919C (zh) 薄膜晶体管及其制造方法
US20080032440A1 (en) Organic semiconductor device and method of fabricating the same
CN101097936A (zh) 薄膜晶体管阵列面板及其制造方法
WO2014208442A1 (ja) 薄膜トランジスタ
JP4605319B2 (ja) 薄膜トランジスタの製造方法、及び薄膜トランジスタ
JP2009111000A (ja) 有機半導体素子の製造方法、及び有機半導体素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091211

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120911

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120918

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130326

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130625

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131029

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131121

R150 Certificate of patent or registration of utility model

Ref document number: 5420820

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250