CN101097936A - 薄膜晶体管阵列面板及其制造方法 - Google Patents

薄膜晶体管阵列面板及其制造方法 Download PDF

Info

Publication number
CN101097936A
CN101097936A CNA2007101292064A CN200710129206A CN101097936A CN 101097936 A CN101097936 A CN 101097936A CN A2007101292064 A CNA2007101292064 A CN A2007101292064A CN 200710129206 A CN200710129206 A CN 200710129206A CN 101097936 A CN101097936 A CN 101097936A
Authority
CN
China
Prior art keywords
source electrode
film transistor
thin
display panel
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007101292064A
Other languages
English (en)
Inventor
宋根圭
金保成
赵承奂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN101097936A publication Critical patent/CN101097936A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/464—Lateral top-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/125—Active-matrix OLED [AMOLED] displays including organic TFTs [OTFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/113—Heteroaromatic compounds comprising sulfur or selene, e.g. polythiophene

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

一种薄膜晶体管阵列面板，包括：基板；配置在所述基板上的多条数据线；层间绝缘层，配置在所述数据线上并且包括使所述数据线露出的接触孔；多个源电极，所述源电极中的每一个都配置在所述层间绝缘层上并且通过接触孔连接到数据线；多个像素电极，所述像素电极中的每一个都配置在所述层间绝缘层上并且包括面向所述源电极的漏电极；有机半导体，配置在所述源电极和所述漏电极上并且部分重叠所述源电极和所述漏电极；栅绝缘层，配置在所述有机半导体上；和栅线，配置在栅绝缘层上并且包括重叠所述有机半导体的栅电极。本发明还涉及薄膜晶体管阵列面板的制造方法。

Description

薄膜晶体管阵列面板及其制造方法
技术领域
本发明涉及一种薄膜晶体管阵列面板及其制造方法。
背景技术
平板显示器，例如液晶显示器(“LCD”)、有机发光二极管(“OLED”)显示器、电泳显示器等，包括多对场产生电极(field generating electrodes)以及插入其间的电光有源层。LCD包括作为电光有源层的液晶层，和OLED显示器包括作为电光有源层的有机发光层。
场产生电极对中的一个连接至开关元件并且接收电信号。电光有源层将该电信号转换为光信号，从而显示图像。
平板显示器使用薄膜晶体管(“TFT”)作为开关元件，TFT是一个三端元件。平板显示器包括传送扫描信号以控制TFT的栅线和传送施加于像素电极上的信号的数据线。
形成TFT的半导体通常由硅形成。已经积极地研究采用有机材料的有机薄膜晶体管(“OTFT”)来代替硅。
薄膜晶体管的特性受到有机半导体与栅绝缘层之间的接触特性的影响。在采用底栅的情况下，由于有机半导体与栅绝缘层之间的接触特性根据源漏电极的锥角变化，所以薄膜晶体管的特性不稳定。
发明内容
一个示意性的实施例提供了一种薄膜晶体管阵列面板及其制造方法，其具有稳定地保持有机半导体和栅绝缘层之间的接触特性而不受源漏电极的锥角的影响的优点。
一个示意性的实施例提供了一种薄膜晶体管阵列面板，包括：基板；配置在所述基板上的多条数据线；层间绝缘层，配置在所述数据线上并且包括使所述数据线露出的接触孔；多个源电极，所述源电极中的每一个都配置在所述层间绝缘层上并且通过接触孔连接到数据线；多个像素电极，所述像素电极中的每一个都配置在所述层间绝缘层上并且包括面向所述源电极的漏电极；有机半导体，配置在所述源电极和所述漏电极上并且部分重叠所述源电极和所述漏电极；栅绝缘层，配置在所述有机半导体上；和栅线，配置在栅绝缘层上并且包括重叠所述有机半导体的栅电极。
在一示意性实施例中，栅绝缘层和栅线可具有实质上相同的平面图案。
在一示意性实施例中，栅绝缘层可覆盖每一有机半导体的侧表面。
在一示意性实施例中，互相面向的源电极的侧面和漏电极的侧面可以曲折。有机半导体可以配置在面对的源和漏电极之间以及可接触层间绝缘层。
在一示意性实施例中，还可包括配置在基板上并且重叠有机半导体的遮光部件。
在一示意性实施例中，还可包括配置在与栅线相同的层上的存储电极线。
一示意性实施例提供了一种制造薄膜晶体管阵列面板的方法，所述方法包括：在基板上形成数据线，在所述数据线上形成层间绝缘层，在所述层间绝缘层上形成像素电极和连接到所述数据线的源电极，在所述源电极和像素电极上形成有机半导体，以及在所述有机半导体上形成栅绝缘层和栅线。所述像素电极和源电极的侧表面互相面对。所述有机半导体可以配置在所述相面对的侧表面之间。
在一示意性实施例中，形成栅绝缘层和栅线可以包括在有机半导体上层叠绝缘层和金属层，和同时对所述金属层和绝缘层进行构图。
在一示意性实施例中，形成有机半导体可以包括使用荫罩板。
在一示意性实施例中，形成源电极和像素电极可以包括在室温下形成ITO层，并且在所述ITO层上执行光刻工艺。
一示意性实施例提供了一种薄膜晶体管阵列面板，包括：基板；配置在所述基板上的源电极；面向所述源电极的漏电极；半导体，配置在所述源电极和漏电极上并且面向所述源电极和漏电极；栅绝缘层，配置在所述半导体上；以及栅线，配置在所述栅绝缘层上并且包括重叠所述半导体的栅电极。所述栅绝缘层和所述栅线可以具有实质上相同的平面图案。
在一示意性实施例中，半导体可以配置在相面向的漏和源电极之间。薄膜晶体管阵列面板还可包括配置在漏和源电极下的层间绝缘层，其中所述半导体接触所述层间绝缘层。
在一示意性实施例中，半导体可以是有机半导体。
在一示意性实施例中，源电极可以电连接到数据线。
在一示意性实施例中，源电极和漏电极可以是透明导电层。
附图说明
图1为根据本发明的薄膜晶体管阵列面板的示意性实施例的平面图；
图2为图1中薄膜晶体管阵列面板沿着线II-II的剖视图；
图3、5和7为示出了根据本发明的制造薄膜晶体管阵列面板的方法的示意性实施例的中间步骤的平面图；
图4为图3中薄膜晶体管阵列面板的一示意性实施例的沿着线IV-IV的剖视图；
图6为图5中薄膜晶体管阵列面板的一示意性实施例的沿着线VI-VI的剖视图；
图8为图7中薄膜晶体管阵列面板的一示意性实施例的沿着线VIII-VIII的剖视图。
具体实施方式
在下文中将参照附图对本发明进行更充分的描述，附图中示出了发明的优选实施例。作为所属技术领域的技术人员可以理解，在不偏离本发明的精神或范围内，所描述的实施例可以通过多种不同的方式修改。
在附图中，为了清楚，层、薄膜、面板、区域等的厚度都被放大了。同样的附图标记在整个说明书中表示同样的元件。需要理解的是，当元件例如层、薄膜、区域或者基板被描述为“在”另外的元件“上”或“连接到”另外的元件时，可以是直接在其它元件上面或直接连接到其他元件，或者也可以出现中间元件。相反，当一个元件被描述为“直接在”另一个元件“上”时，就不会出现中间元件。同样的附图标记一直表示同样的元件。如在这里使用的，术语“和/或”包括一个或一个以上相关列出项的任意一个和所有的组合。
与空间相关的术语，例如“在......下面”、“在......之下”、“上面的”等，可以在这里用来对描述一个元件或特征与其他元件或特征之间的关系简单地表述，如图所示。需要理解的是，除了在图中描述的方向以外，上述与空间相关的术语想要包含在使用或操作中器件的不同方向。例如，如果图中的器件翻过来，元件相对于其他元件或特征被描述为“在......下面”或“在......之下”则相对于其他元件或特征的方向为“在......上面”。因此，上述示意性的术语“在......下面”可包含在上和在下两个方向。器件可以是其他的方向(旋转90度或者在其他方向上)并且在这里使用的与空间相关的描述术语可以相应地被解释。
在这里使用的术语仅仅是为了描述具体的实施例而不是对本发明的限制。如在这里使用的，单数形式“一个”和“这个”也包括复数的形式，除非上下文以其他方式明确地说明。还需要理解，在本说明书中使用的术语“包括”和/或“由......构成”是列举出存在的所述特征、整体(integer)、步骤、操作、元件和/或部件，但是不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、部件和/或其组合。
在这里参照本发明理想化实施例(以及中间结构)的示意图的剖面图对本发明的实施例进行描述。同样，希望例如制造技术和/或公差造成的附图形状的变化。因而，本发明的实施例不应当解释为对这里示出的区域的特定形状的限定，而是包括了例如由制造引起的形状偏差。
例如，示出为矩形的注入区典型地具有圆形的或弯曲的特征，和/或注入浓度梯度在其边缘，而不是从注入到非注入区的二元变化。同样地，通过注入形成的埋置区域可能导致在埋置区域与通过其发生注入的表面之间的区域中的一些注入。因此，附图中表示的这些区域实质上是示意性的，它们的形状并不表示器件的区域的实际形状并且不作为本发明的范围的限制。
除非另行规定，在这里使用的所有术语(包括技术的和科学的术语)具有能够被任一本发明所属技术领域的普通技术人员通常理解的相同含义。还需要理解，例如那些常用词典中定义的术语应该解释为具有与在相应技术的上下文中的意义一致的意义并且不能解释为一种理想化的或过于正式的意义，除非在这里特别地这样定义。
在这里描述的所有方法能以适合的顺序进行，除非在这里另行说明或者根据上下文有明显的矛盾。任何一个以及所有的例子或者示意性的语言(例如，“例如”)的使用仅仅是想要更好地表述本发明并且不会造成对本发明的范围的限制，除非另行要求。在说明书中没有语言应当被解释为指出在这里使用的任何非要求的元件对发明的实施是必要的。
在下文中，将参照附图详细地描述本发明。
参照图1和图2详细地描述根据本发明的薄膜晶体管阵列面板的一个示意性的实施例。
图1为根据本发明的薄膜晶体管阵列面板的一个示意性的实施例的平面图，和图2为图1中薄膜晶体管阵列面板沿着线II-II的剖视图。
包括多条数据线171和多个遮光部件174的多个数据导体形成在绝缘基板110上。绝缘基板110可以由透明玻璃、硅树脂或塑料构成。
数据线171传输数据信号并且实质上在垂直(例如，图1中所示的纵向)方向上延伸。每条数据线171包括从数据线171水平(例如，图1中所示的横向)突出的多个凸部173以及配置为连接到另一层或外部驱动电路的宽端部179。在一个示意性的实施例中，产生数据信号的数据驱动电路(未示出)可以安装在贴装到基板110上的柔性印刷电路膜(未示出)上，可以直接安装在基板110上，或者可以被集成在基板110上。当数据驱动电路集成在基板110上时，数据线117可以延伸并且直接连接到数据驱动电路。
遮光部件174与数据线171分离。
数据导体171和174可以由低电阻导体形成。在一个示意性的实施例中，所述低电阻导体可以包括，但不限于，铝基金属例如铝(Al)或铝合金、银基金属例如银(Ag)或银合金、金基金属例如金(Au)或金合金、铜基金属例如铜(Cu)或铜合金、钼基金属例如钼(Mo)或钼合金、铬(Cr)、钽(Ta)或钛(Ti)。可选择地，数据导体171和174可以具有包括两个具有不同物理特性的导电层(未示出)的多层结构。
如在上述实施例中，数据导体171和174中每一个的侧表面可相对于基板110的表面(例如，上部的实质上平坦的表面)以约30至约80度范围内的角度倾斜。
层间绝缘层160形成在数据导体171和174上。层间绝缘层160可以包括无机绝缘材料或有机绝缘材料。在一个示意性的实施例中，无机绝缘材料可以是氮化硅(SiNx)或氧化硅(SiO2)。有机绝缘材料可以是聚丙烯酸(polyacryl)、聚酰亚胺或苯并环丁烷(benzocyclobutyne，C10H8)，其具有良好的耐用性。可选择地，层间绝缘层160可以具有包括无机绝缘材料和有机绝缘材料两者的双层结构。
露出数据线171的端部179的多个接触孔162和露出数据线171的凸部173的多个接触孔163形成在层间绝缘层160中。
多个源电极193、多个像素电极191以及多个接触辅助件82形成在层间绝缘层160上。在一个示意性的实施例中，源电极193、像素电极191以及接触辅助件82可以由ITO(铟锡氧化物)或IZO(铟锌氧化物)形成。
每一源电极193部分地交叠遮光部件174，并且通过接触孔163连接到数据线171。
像素电极191部分地交叠遮光部件174。像素电极191包括交替且面向源电极193的部分195(在下文中称为“漏电极”)。互相面对的源电极193的侧面和漏电极195的侧面配置成恒定间隔并且曲折(例如，在图1的平面图中示出的蜿蜒道路或路线)。因此，例如薄膜晶体管的沟道宽度能够被扩展。每一像素电极191交叠栅线121和/或数据线171以增加孔径比。
接触辅助件82通过接触孔162连接到数据线171的端部179。接触辅助件82改善了数据线171的端部179与外部器件(未示出)例如驱动IC之间的粘合，同时也保护了它们。
多个有机半导体岛154形成在源电极193和漏电极195上。如同所示的实施例，有机半导体154的分界线配置在遮光部件174的分界线(例如，外边缘)内。遮光部件174交叠半导体岛154的整个宽度，其中宽度理解为如图2中所示的从左到右的方向。
在一个示意性的实施例中，有机半导体154可以包括不溶的低分子化合物和/或可以通过使用荫罩板的真空蒸发形成。可选择地，有机半导体154可以包括可溶于水溶液或有机溶剂的高分子化合物或低分子化合物。在这种情况下，设置定义有机半导体154的隔离物(partition)，并且有机半导体154可以通过使用喷墨印刷的方法形成。
在一个示意性的实施例中，有机半导体154可以是包含并四苯取代基或并五苯取代基的衍生物，或者可以由低聚噻吩(oligothiophene)形成，该低聚噻吩是由4个或8个噻吩在噻吩环的2位或5位相连而成。
在一个示意性的实施例中，有机半导体154可以由thienylene、聚乙烯撑(polyvinylene)或噻吩形成。
栅绝缘层140形成在有机半导体154上。
栅绝缘层140可以包括无机绝缘材料或有机绝缘材料，并且其表面为平坦的。在一个示意性的实施例中，无机绝缘材料可以包括氮化硅或氧化硅，但不限于这些材料。可以使用OTS(octadecyl-trichloro-silane)对氧化硅进行表面处理。在一个示意性的实施例中，有机绝缘材料可以包括聚对二甲苯、含氟的碳氢化合物、马来酰亚胺-苯乙烯、聚乙烯苯酚(polyvinylphenol，“PVP”)或改性的氰乙基支链淀粉(cyanoethyl pullulan，“m-CEP”)，但不限于这些材料。
包括多个栅线121和多个存储电极线131的多个栅导体形成在栅绝缘层140上。
栅线121传输栅信号，和实质上在水平方向上(例如，图1中所示的横向)延伸并且与数据线171交叉。每个栅线121包括从栅线121向上(例如，图1中所示的纵向)凸出并且配置在遮光部件174上的多个栅电极124。每个栅线121的端部129具有被延伸或增加的宽度，被配置为连接到外部电路或另外的层。产生栅信号的栅驱动电路(未示出)可以安装在贴装到基板110上的柔性印刷电路膜(未示出)上，可以直接安装在基板110上，或者可以被集成在基板110上。当栅驱动电路集成在基板110上时，栅线121可以延伸并且直接连接到栅驱动电路。
向存储电极线131提供预定电压，并且每一个存储电极线131位于两相邻栅线121之间。每个存储电极线131包括多个存储电极133。每个存储电极133包括临近数据线171并且实质上平行于数据线171延伸的两个垂直部分(例如，边缘)，以及连接到所述垂直部分的水平部分(例如，边缘)。在示意性的实施例中，存储电极133的形状和/或配置是可以改变的。
同数据导体171和174一样，栅导体121和131也可由低电阻导体形成。
每个栅导体121和131的侧表面相对于基板110的表面(例如，上表面)倾斜。栅导体121和131的侧表面的倾斜角可以在约30至约80度的范围内。
栅电极124、源电极193和漏电极195与有机半导体154一起形成薄膜晶体管(“TFT”)。薄膜晶体管的沟道形成在临近栅绝缘层140的有机半导体154上。如同所示的实施例中，有机半导体1 54形成在源电极193和漏电极195上，和栅绝缘层140形成在有机半导体154上。因此，沟道稳定地形成而不会受到源电极193和漏电极195的锥度(例如，通过倾斜的侧表面形成)的影响。有利地，形成稳定的薄膜晶体管，不会受到栅绝缘层140和有机半导体154之间接触特性的影响。
每个像素电极191被施加来自薄膜晶体管的数据电压，和与被施加了公共电压的另一个显示面板(未示出)的公共电极(未示出)一起产生电场，从而决定了在两个电极之间的液晶层(未示出)中的液晶分子的方向。像素电极191和公共电极形成电容器(在下文中称为“液晶电容器”)，并且即使在薄膜晶体管关闭以后也保持施加的电压。
遮光部件174位于栅电极124和有机半导体154下面。进一步，遮光部件174阻挡入射光并且防止光泄漏电流。
现参照图3至12对根据本发明在图1和2中所示的薄膜晶体管阵列面板的制造方法的一个示意性的实施例进行详细的描述。
图3、5和7为示出了根据本发明的制造薄膜晶体管阵列面板的方法的示意性实施例的中间步骤的平面视图。图4为图3中的薄膜晶体管阵列面板沿着线IV-IV的剖视图，图6为图5中的薄膜晶体管阵列面板沿着线VI-VI的剖视图，以及图8为图7中的薄膜晶体管阵列面板沿着线VIII-VIII的剖视图。
如图3和4所示，金属层通过例如溅射工艺等层叠在绝缘基板110上，并且对金属层进行光刻工艺以形成数据导体171和174。
包括无机材料或有机材料的层间绝缘层160形成在数据导体171和174上。通过光刻工艺在层间绝缘层160上形成接触孔162和163。
如图5和6所示，非晶的ITO层层叠在层间绝缘膜160上，并接着经过光刻工艺，以形成多个源电极193、多个漏电极195、多个像素电极191和多个接触辅助件82。
在一个示意性的实施例中，非晶ITO层可以在大约80度或更低的温度下通过层叠ITO来形成。在一个示意性的实施例中，非晶ITO层可以在室温下通过层叠ITO形成。作为非晶ITO层的蚀刻剂，可以使用包含胺(NH2)成分的相对较弱的碱蚀刻剂。在使用包含胺(NH2)成分的相对较弱的碱蚀刻剂的地方，可减少在制造工艺中对有机材料形成的层间绝缘层160的损伤。在一个示意性的实施例中，可以加入使非晶ITO变为结晶ITO的退火工艺。
源电极193通过接触孔163连接到数据线171的凸部173，并且接触辅助件82通过接触孔162连接到数据线171的端部179。
如图7和8所示，具有开口的荫罩板配置在源电极193、漏电极195和像素电极191上。在配置荫罩板时，通过例如真空蒸发淀积有机半导体材料，以便在其上形成有机半导体岛154。然而，发明并不限于这些。可选择地，有机半导体岛154可以使用分子束淀积法、溅射法、旋涂法、接触印刷法、喷墨印刷法等形成。
再参见图1和2，绝缘层和用于栅的金属层形成在半导体154上。
用于栅的金属层和绝缘层被构图以便形成栅线121和栅绝缘层140。在一个示意性的实施例中，可以基本同时对栅线121和栅绝缘层140进行构图，从而对比利用用于栅线121和栅绝缘层140的各个掩模进行蚀刻工艺时可以减少掩模数量。在一个示意性的实施例中，对栅绝缘层140进行构图以便每一有机半导体154的侧表面不被暴露。
在一个示意性的实施例中，当栅线121和栅绝缘层140同时进行构图时，栅线121和栅绝缘层140可以具有实质上相同的平面图案(例如，剖面或轮廓)。
如同所示的实施例，能够形成沟道而不受源电极和漏电极的锥角的影响，同时可以简化工艺。有利地，薄膜晶体管的电学特性能够相对容易地制成实质上一致。
虽然结合目前认为是实际的示意性实施例描述了本发明，但是需要理解的是本发明不限于这些公开的实施例，相反，意欲覆盖包括在附加权利要求书的精神和范围内的各种修改和等效配置。
本申请要求2006年06月01日提交的韩国专利申请第10-2006-0049323号的优先权，并且其全部内容结合于此作为参考。

Claims (19)

1、一种薄膜晶体管阵列面板，包括：
基板；
多个数据线，配置在所述基板上；
层间绝缘层，配置在所述数据线上并且包括使所述数据线露出的接触孔；
多个源电极，每个源电极配置在所述层间绝缘层上并且通过所述接触孔中的一个连接到所述数据线中的一个；
多个像素电极，每个像素电极配置在所述层间绝缘层上并且包括面对源电极的漏电极；
有机半导体，配置在所述源电极和所述漏电极上并且与所述源电极和漏电极部分交叠；
栅绝缘层，配置在所述有机半导体上；以及
栅线，配置在所述栅绝缘层上并且包括与所述有机半导体交叠的栅电极。
2、根据权利要求1的薄膜晶体管阵列面板，其中所述栅绝缘层和所述栅线具有实质上相同的平面图案。
3、根据权利要求1的薄膜晶体管阵列面板，其中所述栅绝缘层覆盖每个有机半导体的侧表面。
4、根据权利要求1的薄膜晶体管阵列面板，其中互相面对的源电极的侧面和漏电极的侧面曲折。
5、根据权利要求4的薄膜晶体管阵列面板，其中所述有机半导体配置在面对的漏电极和源电极之间并且与所述层间绝缘层接触。
6、根据权利要求1的薄膜晶体管阵列面板，还包括配置在基板上并且与有机半导体交叠的遮光部件。
7、根据权利要求6的薄膜晶体管阵列面板，其中所述有机半导体的外边界之间的距离小于所述遮光部件的外边界之间的距离。
8、根据权利要求6的薄膜晶体管阵列面板，其中所述遮光部件由与数据线相同的材料制成。
9、根据权利要求1的薄膜晶体管阵列面板，还包括配置在与栅线相同的层上的存储电极线。
10、一种制造薄膜晶体管阵列面板的方法，该方法包括：
在基板上形成数据线；
在所述数据线上形成层间绝缘层；
在所述层间绝缘层上形成像素电极和连接到所述数据线的源电极，像素电极和源电极的侧表面互相面对；
在所述源电极和所述像素电极上形成有机半导体，所述有机半导体在互相面对的像素电极和源电极的所述侧表面之间；以及
在所述有机半导体上形成栅绝缘层和栅线。
11、根据权利要求10的方法，其中形成栅绝缘层和栅线包括：
在有机半导体上层叠绝缘层和金属层；以及
同时对金属层和绝缘层进行构图。
12、根据权利要求10的方法，其中形成有机半导体包括使用荫罩板。
13、根据权利要求10的方法，其中形成源电极和像素电极包括：
在室温下形成ITO层；以及
在所述ITO层上执行光刻工艺。
14、一种薄膜晶体管阵列面板，包括：
基板；
配置在所述基板上的源电极；
面对所述源电极的漏电极；
半导体，配置在所述源电极和所述漏电极上并且与所述源电极和漏电极部分交叠；
配置在所述半导体上的栅绝缘层；以及
栅线，配置在所述栅绝缘层上并且包括与所述半导体交叠的栅电极，
其中所述栅绝缘层和所述栅线具有实质上相同的平面图案。
15、根据权利要求14的薄膜晶体管阵列面板，其中所述半导体配置在面对的漏电极和源电极之间。
16、根据权利要求15的薄膜晶体管阵列面板，还包括配置在所述源电极和漏电极之下的层间绝缘层，所述半导体接触所述层间绝缘层。
17、根据权利要求16的薄膜晶体管阵列面板，还包括形成在所述层间绝缘层下的数据线以及所述源电极电连接到所述数据线。
18、根据权利要求14的薄膜晶体管阵列面板，其中所述半导体是有机半导体。
19、根据权利要求14的薄膜晶体管阵列面板，其中所述源电极和所述漏电极为透明导电层。
CNA2007101292064A 2006-06-01 2007-06-01 薄膜晶体管阵列面板及其制造方法 Pending CN101097936A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR49323/06 2006-06-01
KR1020060049323A KR20070115221A (ko) 2006-06-01 2006-06-01 박막 트랜지스터 표시판 및 그 제조 방법

Publications (1)

Publication Number Publication Date
CN101097936A true CN101097936A (zh) 2008-01-02

Family

ID=38420513

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007101292064A Pending CN101097936A (zh) 2006-06-01 2007-06-01 薄膜晶体管阵列面板及其制造方法

Country Status (4)

Country Link
US (1) US20070278492A1 (zh)
EP (1) EP1863095A2 (zh)
KR (1) KR20070115221A (zh)
CN (1) CN101097936A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106980213A (zh) * 2015-11-18 2017-07-25 三星显示有限公司 液晶显示装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4348644B2 (ja) * 2006-09-26 2009-10-21 セイコーエプソン株式会社 薄膜トランジスタ、電気光学装置および電子機器
CN102379042B (zh) * 2009-04-10 2015-04-29 三菱化学株式会社 场效应晶体管、其制造方法以及使用了该场效应晶体管的电子器件
KR102573853B1 (ko) 2016-09-20 2023-09-01 삼성디스플레이 주식회사 발광 표시 장치
TWI728916B (zh) * 2019-12-12 2021-05-21 群創光電股份有限公司 電子裝置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040266054A1 (en) * 2003-06-30 2004-12-30 Brazis Paul W. OFET channel fabrication

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106980213A (zh) * 2015-11-18 2017-07-25 三星显示有限公司 液晶显示装置

Also Published As

Publication number Publication date
KR20070115221A (ko) 2007-12-05
US20070278492A1 (en) 2007-12-06
EP1863095A2 (en) 2007-12-05

Similar Documents

Publication Publication Date Title
CN100517744C (zh) 有机薄膜晶体管阵列板及其制造方法
US7919778B2 (en) Making organic thin film transistor array panels
US7768000B2 (en) Thin film transistor array panel and manufacturing method thereof
KR101240652B1 (ko) 표시 장치용 박막 트랜지스터 표시판 및 그 제조 방법
CN101043047B (zh) 显示装置及其制造方法
KR101219046B1 (ko) 표시장치와 이의 제조방법
US7883921B2 (en) Thin film transistor array panel and manufacturing method thereof
US20070024766A1 (en) Organic thin film transistor display panel
US7915074B2 (en) Thin film transistor array panel and manufacturing method thereof
CN101017840A (zh) 有机薄膜晶体管阵列板
KR20060104092A (ko) 유기 박막 트랜지스터 표시판 및 그 제조 방법
CN1983620B (zh) 有机薄膜晶体管阵列面板
JP2007134482A (ja) 薄膜トランジスタ装置およびその製造方法、並びに、それを使用した薄膜トランジスタアレイおよび薄膜トランジスタディスプレイ
JP2005521205A (ja) アクティブマトリクス表示装置及びその製造方法
KR100695013B1 (ko) 박막트랜지스터 기판과 박막트랜지스터 기판의 제조방법
KR20070013132A (ko) 박막트랜지스터 기판과 박막트랜지스터 기판의 제조방법
CN1971967A (zh) 显示装置及其制造方法
CN101097936A (zh) 薄膜晶体管阵列面板及其制造方法
CN112420745A (zh) 显示基板及制备方法
EP1903609A2 (en) Method for manufacturing a thin film transistor array panel
CN113903751A (zh) 薄膜晶体管阵列衬底和显示器件
KR100626051B1 (ko) 유기 박막 트랜지스터, 그 제조방법 및 이를 구비한 평판디스플레이 장치
CN100459143C (zh) 平板显示器及其制造方法
KR20060097967A (ko) 유기 박막 트랜지스터 표시판 및 그 제조 방법
KR101482551B1 (ko) 유기 박막트랜지스터 액정표시장치용 어레이 기판 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication