CN112420745A - 显示基板及制备方法 - Google Patents

显示基板及制备方法 Download PDF

Info

Publication number
CN112420745A
CN112420745A CN202011245154.9A CN202011245154A CN112420745A CN 112420745 A CN112420745 A CN 112420745A CN 202011245154 A CN202011245154 A CN 202011245154A CN 112420745 A CN112420745 A CN 112420745A
Authority
CN
China
Prior art keywords
layer
metal
electrode
gate
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011245154.9A
Other languages
English (en)
Inventor
卢马才
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN202011245154.9A priority Critical patent/CN112420745A/zh
Publication of CN112420745A publication Critical patent/CN112420745A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

一种显示基板，至少包括：衬底基板以及第一薄膜晶体管、存储电容、第二薄膜晶体管和发光单元，且所述第一薄膜晶体管为无遮光层的薄膜晶体管，所述第二薄膜晶体管为具有顶部遮光层的薄膜晶体管；所述第二薄膜晶体管还包括缓冲层、第二有源层、第二栅极绝缘层、第二栅极、第二层间绝缘层、第二漏极和第二源级、遮光层以及钝化层；其中，所述第二漏极、所述第二源级和所述遮光层均通过第一金属薄膜经图案化后形成，所述遮光层完全覆盖所述第二栅极所在的区域，且所述遮光层的第一端延伸至所述第二漏极所在的区域。

Description

显示基板及制备方法
技术领域
本发明涉及显示技术领域，尤其涉及一种显示基板及制备方法。
背景技术
目前，有机发光二极体(Organic Light-Emitting Diode，OLED)或者微型发光二极管(Micro Light-Emitting Diode，Micro-LED)作为电流驱动器件，需要较大的电流通过能力、较好的器件稳定性、面内阈值电压(Threshold Voltage，Vth)的均匀性以及低漏电流等特性。研究发现，顶栅自对准氧化物半导体薄膜晶体管(Top Gate IGZO Thin FilmTransistor)具有较高的迁移率，较小寄生电容和低漏电流，比较适合作为电流驱动显示电路。对于底发射类显示基板而言，驱动薄膜晶体管(TFT)底部最好带有光阻挡层，可以阻挡环境光对TFT的特性影响，以及金属类的遮光层连接到源极之后对TFT的输出特性曲线有稳定作用。
然而，带有遮光层的顶栅自对准氧化物半导体薄膜晶体管(Top Gate IGZO ThinFilm Transistor)最少需要8道掩膜版(Mask)。由于掩膜版(Mask)造价昂贵，采用多次构图工艺制备显示基板，工艺复杂，且开发费用较高。同时，随着显示器的发展，越来越多的顶部出光的自发光类显示成为主流，对于TFT的遮光也有新的要求。
综上所述，因此需提供一种显示基板及制备方法，以解决上述技术问题。
发明内容
本发明提供一种显示基板及制备方法，以解决现有的显示基板及制备方法，由于带有遮光层的顶栅自对准氧化物半导体薄膜晶体管最少需要8道掩膜版，导致工艺复杂且开发费用较高的技术问题。
为达到上述目的，本发明实施例采用如下技术方案：
本发明实施例提供一种显示基板，所述显示基板至少包括：衬底基板以及分别形成于所述衬底基板上的第一薄膜晶体管、存储电容、第二薄膜晶体管和发光单元，且所述第一薄膜晶体管为无遮光层的薄膜晶体管，所述第二薄膜晶体管为具有顶部遮光层的薄膜晶体管；所述第二薄膜晶体管还包括设置于所述衬底基板上的缓冲层、设置于所述缓冲层上的第二有源层、设置于所述第二有源层上的第二栅极绝缘层、设置于所述第二栅极绝缘层上的第二栅极、设置于所述第二有源层上并完全覆盖所述第二栅极绝缘层以及所述第二栅极的第二层间绝缘层、设置于所述第二层间绝缘层边缘两端的第二漏极和第二源级、设置于所述第二层间绝缘层上的遮光层以及完全覆盖所述第二漏极、所述第二源级和所述遮光层的钝化层；
其中，所述第二漏极、所述第二源级和所述遮光层均通过第一金属薄膜经图案化后形成，所述遮光层完全覆盖所述第二栅极所在的区域，且所述遮光层的第一端延伸至所述第二漏极所在的区域。
在一些实施例中，所述遮光层的边缘两端至所述第二栅极的边缘两端之间在水平方向上的距离分别为0-5um。
在一些实施例中，所述遮光层还具有与所述第一端相对的第二端，所述第二端与所述第二源级电连接。
在一些实施例中，所述遮光层为电悬挂状态，所述遮光层的所述第一端未电连接所述第二漏极，与所述第一端相对的第二端未电连接所述第二源级。
在一些实施例中，所述第一薄膜晶体管还包括所述缓冲层、设置于所述缓冲层上并与所述第二有源层间隔设置的第一有源层、设置于所述第一有源层上的第一栅极绝缘层、设置于所述第一栅极绝缘层上的第一栅极、设置于所述第一有源层上并完全覆盖所述第一栅极绝缘层以及所述第一栅极的第一层间绝缘层、设置于所述第一层间绝缘层边缘两端的第一漏极与第一源级以及所述钝化层。
在一些实施例中，所述存储电容还包括所述缓冲层、设置于所述缓冲层上的第三栅极绝缘层、设置于所述第三栅极绝缘层上的第一金属层、设置于所述第一金属层上的第三层间绝缘层、设置于所述第三层间绝缘层上的第二金属层以及所述钝化层。
在一些实施例中，所述发光单元包括微型发光二极管发光层或者有机发光二极管发光单元。
在一些实施例中，所述Micro-LED发光单元包括Micro-LED半导体层、连接电极、第一电极以及第二电极，所述第一电极通过焊接层与所述显示基板上的像素电极电连接，所述第二电极通过另一所述焊接层与所述显示基板上的公共电极电连接。
本发明实施例还提供一种如上所述显示基板的制备方法，其特征在于，所述方法包括：
S10，在一衬底基板上沉积第一无机绝缘薄膜后形成缓冲层，之后在所述缓冲层上沉积半导体层薄膜，所述半导体层薄膜经第一道光刻工艺图案化后分别形成间隔设置的第一有源层以及第二有源层；
S20，在所述衬底基板上方沉积第二无机绝缘薄膜，所述第二无机绝缘薄膜经刻蚀工艺后分别形成设置于所述第一有源层上的第一栅极绝缘层、设置于所述第二有源层上的第二栅极绝缘层以及设置于所述缓冲层上的第三栅极绝缘层，之后在所述衬底基板上沉积第一金属薄膜，所述第一金属薄膜经第二道光刻工艺图案化后分别形成第一栅极、第二栅极以及设置于所述第三栅极绝缘层上的第一金属层；
S30，在所述衬底基板上方沉积第三无机绝缘薄膜，所述第三无机绝缘薄膜经第三道光刻工艺图案化后分别形成第一层间绝缘层、第二层间绝缘层、设置于所述第一金属层上的第三层间绝缘层以及设置于所述缓冲层上的第四层间绝缘层；
S40，在所述衬底基板上方镀一层所述第一金属薄膜，以第四道光刻工艺将所述第一金属薄膜图案化后形成第一漏级、第一源级、第二金属层、第二漏级、遮光层、第二源级以及第三金属层，所述遮光层完全覆盖所述第二栅极，且所述遮光层的第一端延伸至所述第二漏极所在的区域；
S50，在所述衬底基板上方沉积第四无机绝缘薄膜，所述第四无机绝缘薄膜经第五道光刻工艺图案化后形成钝化层，所述钝化层完全覆盖所述第一漏级、所述第一源级、所述第二金属层、所述第二漏级、所述遮光层以及部分所述第二源级；
S60，在所述第三金属层以及部分所述第二源级上镀一层第二金属薄膜，所述第二金属薄膜经第六道光刻工艺图案化后形成间隔设置的公共电极以及像素电极；
S70，在所述衬底基板上制备发光单元，最后得到所述显示基板。
在一些实施例中，所述第一金属薄膜以及所述第二金属薄膜为选自Mo金属层、Mo/Al/Mo金属层、Mo/Cu金属层、Mo/Cu/IZO金属层、IZO/Cu/IZO金属层、Mo/Cu/ITO金属层、Ni/Cu/Ni金属层、MoTiNi/Cu/MoTiNi金属层、NiCr/Cu/NiCr金属层以及CuNb金属层中的任意一种。
本发明实施例所提供的显示基板及制备方法，将顶栅自对准氧化物半导体薄膜晶体管中的遮光层设置在顶部并完全覆盖对应栅极所在区域，且与源漏极金属层经同一构图工艺图案化而成，此遮光层不但能够给栅自对准氧化物半导体薄膜晶体管带来顶部遮光作用，还能稳定栅自对准氧化物半导体薄膜晶体管的输出特性，同时制备包含此遮光层的顶栅自对准氧化物半导体薄膜晶体管只需6道光刻工艺即可制成，制程比传统的简单且成本较低。
附图说明
下面结合附图，通过对本发明的具体实施方式进行详细描述。
图1为本发明实施例提供的显示基板的电路示意图。
图2A为本发明第一实施例提供的显示基板的结构示意图。
图2B为本发明第二实施例提供的显示基板的结构示意图。
图3为本发明实施例提供的显示面板的制备方法的步骤流程图。
图4A-4G为本发明实施例提供的显示面板的制备方法的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接或可以相互通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
下文的公开提供了许多不同的实施方式或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本发明提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
本发明实施例针对现有的显示面板及制备方法，由于带有遮光层的顶栅自对准氧化物半导体薄膜晶体管最少需要8道掩膜版。导致制备过程中工艺复杂，且开发费用较高；同时，现有结构的遮光层难以阻挡环境光对TFT的特性影响的技术问题，本实施例能够解决该缺陷。
如图1所示，为本发明实施例提供的显示基板的3T1C(3transistor1capacitance，3个薄膜晶体管T1、T2、T3，1个存储电容Cst)像素驱动电路，其中，Vdata为数据驱动电压，Vgate为扫描电压，Vdd为恒流驱动电压，Vss为输出电压。薄膜晶体管T1为开关薄膜晶体管，且为无遮光层的薄膜晶体管；薄膜晶体管T2为驱动薄膜晶体管，且为具有顶部遮光层的薄膜晶体管，薄膜晶体管T3为感应薄膜晶体管，且为无遮光层的薄膜晶体管。
如图2A所示，为本发明第一实施例提供的显示基板的结构示意图。所述显示基板至少包括：衬底基板101以及分别形成于所述衬底基板101上的第一薄膜晶体管T1、存储电容Cst、第二薄膜晶体管T2和发光单元109，且所述第一薄膜晶体管为T1无遮光层的薄膜晶体管，所述第二薄膜晶体管T2为具有顶部遮光层的薄膜晶体管。
具体地，所述第二薄膜晶体管T2还包括设置于所述衬底基板101上的缓冲层102、设置于所述缓冲层102上的第二有源层1032、设置于所述第二有源层1032上的第二栅极绝缘层1042、设置于所述第二栅极绝缘层1042上的第二栅极1052、设置于所述第二有源层1032上并完全覆盖所述第二栅极绝缘层1042以及所述第二栅极1052的第二层间绝缘层1062、设置于所述第二层间绝缘层1062边缘两端的第二漏极1074和第二源级1076、设置于所述第二层间绝缘层1062上的遮光层1075以及完全覆盖所述第二漏极1074、所述第二源级1076和所述遮光层1075的钝化层108；
其中，所述第二漏极1074、所述第二源级1076和所述遮光层1075均通过第一金属薄膜经图案化后形成，所述遮光层1075完全覆盖所述第二栅极1074所在的区域，且所述遮光层1075的第一端延伸至所述第二漏极1074所在的区域。
具体地，所述遮光层1075的边缘两端至所述第二栅极1074的边缘两端之间在水平方向上的距离分别为0-5um。
在本发明第一实施例中，所述遮光层1075还具有与所述第一端相对的第二端，所述第二端与所述第二源级1076电连接。
具体地，所述第一薄膜晶体管T1还包括所述缓冲层102、设置于所述缓冲层102上并与所述第二有源层1032间隔设置的第一有源层1031、设置于所述第一有源层1031上的第一栅极绝缘层1041、设置于所述第一栅极绝缘层1041上的第一栅极1051、设置于所述第一有源层1031上并完全覆盖所述第一栅极绝缘层1041以及所述第一栅极1051的第一层间绝缘层1061、设置于所述第一层间绝缘层1061边缘两端的第一漏极1071与第一源级1072以及所述钝化层108。
具体地，所述存储电容Cst还包括所述缓冲层102、设置于所述缓冲层102上的第三栅极绝缘层1043、设置于所述第三栅极绝缘层1043上的第一金属层1053、设置于所述第一金属层1053上的第三层间绝缘层1063、设置于所述第三层间绝缘层1063上的第二金属层1073以及所述钝化层108。
具体地，所述发光单元109包括Micro-LED发光层或者OLED发光单元。在本发明第一实施例中，所述发光单元109优选为Micro-LED发光层，所述Micro-LED发光单元包括Micro-LED半导体层1091、连接电极1092、第一电极1093以及第二电极1094，所述第一电极1093通过焊接层1095与所述显示基板上的像素电极1076电连接，所述第二电极1094通过另一所述焊接层1095与所述显示基板上的公共电极1077电连接。
具体地，所述缓冲层102上的边缘两端还设置有第四层间绝缘层1064，所述第四层间绝缘层1064分别与部分所述第一有源层1031以及部分所述第二有源层1032相连。
如图2B所示，为本发明第二实施例提供的显示基板的结构示意图。本发明第二实施例提供的显示基板与本发明第一实施例提供的显示基板的不同之处仅在于，所述遮光层1075为电悬挂状态，所述遮光层1075的所述第一端未电连接所述第二漏极1074，与所述第一端相对的第二端未电连接所述第二源级1076。
如图3所示，本发明实施例还提供一种如上所述显示基板的制备方法，所述方法具体包括：
S10，在一衬底基板101上依次制备第一金属电路层102、第三钝化层103以及硬保护层201，所述第一金属电路层101由第一金属薄膜经图案化形成，所述第三钝化层103形成于所述衬底基板101上并部分覆盖所述第一金属电路层102，所述硬保护层201形成于所述第一金属电路层102上并完全覆盖所述第三钝化层103。
S10，在一衬底基板101上沉积第一无机绝缘薄膜后形成缓冲层102，之后在所述缓冲层102上沉积半导体层薄膜，所述半导体层薄膜经第一道光刻工艺图案化后分别形成间隔设置的第一有源层1031以及第二有源层1032。
具体地，所述S10还包括：
首先，提供一衬底基板101，在所述衬底基板101上沉积第一无机绝缘薄膜后形成缓冲层102；之后，在所述缓冲层102上沉积半导体层薄膜，所述半导体层薄膜经第一道光刻工艺图案化后分别形成间隔设置的第一有源层1031以及第二有源层1032。优选地，所述衬底基板101例如可以为塑料基板或者玻璃基板。在本发明一实施方式中，所述衬底基板101可以是柔性基板，例如聚酰亚胺基板。所述缓冲层102的材料优选为SiOx或SiNx或SiNx/SiOx或SiNOx等，所述半导体层薄膜的材料可以采用氧化物半导体材料，例如，铟锌氧化物(IZO)、镓铟氧化物(IGO)、铟镓锌氧化物(IGZO)、铟镓锡氧化物(IGTO)、铟镓锌锡氧化物(IGZTO)等。所述半导体层薄膜的材料也可以采用例如，非晶硅、单晶硅、低温多晶硅等，如图4A所示。
S20，在所述衬底基板101上方沉积第二无机绝缘薄膜，所述第二无机绝缘薄膜经刻蚀工艺后分别形成设置于所述第一有源层1031上的第一栅极绝缘层1041、设置于所述第二有源层1032上的第二栅极绝缘层1042以及设置于所述缓冲层102上的第三栅极绝缘层1043，之后在所述衬底基板101上沉积第一金属薄膜，所述第一金属薄膜经第二道光刻工艺图案化后分别形成第一栅极1051、第二栅极1052以及设置于所述第三栅极绝缘层1043上的第一金属层1053。
具体地，所述S20还包括：
首先，在所述衬底基板101上方沉积第二无机绝缘薄膜，所述第二无机绝缘薄膜经刻蚀工艺后自对准图案化后分别形成设置于所述第一有源层1031上的第一栅极绝缘层1041、设置于所述第二有源层1032上的第二栅极绝缘层1042以及设置于所述缓冲层102上的第三栅极绝缘层1043；优选地，所述第二无机绝缘薄膜的膜层材料可为SiOx、SiNx、Al2O3/SiNx/SiOx以及SiOx/SiNx/SiOx中的任意一种。之后，在所述衬底基板101上沉积第一金属薄膜，所述第一金属薄膜经第二道光刻工艺图案化后分别形成第一栅极1051、第二栅极1052以及设置于所述第三栅极绝缘层1043上的第一金属层1053；优选地，所述第一金属薄膜的膜层材料可为Mo或Mo/Al或Mo/Cu或Mo/Cu/IZO或IZO/Cu/IZO或Mo/Cu/ITO或Ni/Cu/Ni或MoTiNi/Cu/MoTiNi或NiCr/Cu/NiCr或CuNb中的任意一种。最后，分别对所述第一有源层1031以及所述第二有源层1032的源漏极区域进行金属化处理，如图4B所示。
S30，在所述衬底基板101上方沉积第三无机绝缘薄膜，所述第三无机绝缘薄膜经第三道光刻工艺图案化后分别形成第一层间绝缘层1061、第二层间绝缘层1062、设置于所述第一金属层1053上的第三层间绝缘层1063以及设置于所述缓冲层102上的第四层间绝缘层1064。
具体地，所述S30还包括：
首先，在所述衬底基板101上方沉积第三无机绝缘薄膜，所述第三无机绝缘薄膜经第三道光刻工艺图案化后分别形成第一层间绝缘层1061、第二层间绝缘层1062、设置于所述第一金属层1053上的第三层间绝缘层1063以及设置于所述缓冲层102上的第四层间绝缘层1064。其中，所述第一层间绝缘层1061完全覆盖所述第一栅极绝缘层1041以及第一栅极1051，所述第二层间绝缘层1062完全覆盖所述第二栅极绝缘层1042以及第二栅极1052。所述第三无机绝缘薄膜的膜层材料可以优选为SiOx或SiNx或SiNx/SiOx或SiNOx中的任意一种，如图4C所示。
S40，在所述衬底基板101上方镀一层所述第一金属薄膜，以第四道光刻工艺将所述第一金属薄膜图案化后形成第一漏级1071、第一源级1072、第二金属层1073、第二漏级1074、遮光层1075、第二源级1076以及第三金属层1077，所述遮光层1075完全覆盖所述第二栅极1052，且所述遮光层1075的第一端延伸至所述第二漏极1074所在的区域。
具体地，所述S40还包括：
在所述衬底基板101上方镀一层所述第一金属薄膜，以第四道光刻工艺将所述第一金属薄膜图案化后形成第一漏级1071、第一源级1072、第二金属层1073、第二漏级1074、遮光层1075、第二源级1076以及第三金属层1077。所述第一漏级1071以及所述第一源级1072分别与所述第一有源层1031电连接，所述第二漏级1074以及所述第二源级1076分别与所述第二有源层1032电连接；所述遮光层1075完全覆盖所述第二栅极1052，且所述遮光层1075的第一端延伸至所述第二漏极1074所在的区域。所述遮光层1075的边缘两端至所述第二栅极的边缘两端之间在水平方向上的距离分别为0-5um。在一优选实施例中，所述遮光层1075还具有与所述第一端相对的第二端，所述第二端与所述第二源级1076电连接。在另一优选实施例中，所述遮光层1075为电悬挂状态，所述遮光层1075的所述第一端未电连接所述第二漏极1074，与所述第一端相对的第二端未电连接所述第二源级1076，如图4D所示。
S50，在所述衬底基板101上方沉积第四无机绝缘薄膜，所述第四无机绝缘薄膜经第五道光刻工艺图案化后形成钝化层108，所述钝化层108完全覆盖所述第一漏级1071、所述第一源级1072、所述第二金属层1073、所述第二漏级1074、所述遮光层1075以及部分所述第二源级1076。
具体地，所述S50还包括：
首先，在所述衬底基板101正面沉积第四层无机绝缘薄膜，所述无机绝缘薄膜经光罩工艺后图案化为钝化层108，所述钝化层108完全覆盖所述第一漏级1071、所述第一源级1072、所述第二金属层1073、所述第二漏级1074、所述遮光层1075以及部分所述第二源级1076，所述钝化层108的膜层材料优选为SiOx，SiNx以及SiNOx中的任意一种，如图4E所示。
S60，在所述第三金属层1077以及部分所述第二源级1076上镀一层第二金属薄膜，所述第二金属薄膜经第六道光刻工艺图案化后形成间隔设置的公共电极1077以及像素电极1076。
具体地，所述S60还包括：
在所述第三金属层1077以及部分所述第二源级1076上镀一层第二金属薄膜，所述第二金属薄膜经第六道光刻工艺图案化后形成间隔设置的公共电极1077以及像素电极1076。优选地，所述第二金属薄膜选自Mo金属层、Mo/Al/Mo金属层、Mo/Cu金属层、Mo/Cu/IZO金属层、IZO/Cu/IZO金属层、Mo/Cu/ITO金属层、Ni/Cu/Ni金属层、MoTiNi/Cu/MoTiNi金属层、NiCr/Cu/NiCr金属层以及CuNb金属层中的任意一种，如图4F所示。
S70，在所述衬底基板101上制备发光单元109，最后得到所述显示基板。
具体地，所述S70还包括：
首先，在所述衬底基板101上制备发光单元109，所述发光单元109包括Micro-LED发光层或者OLED发光单元。在本发明一实施例中，所述发光单元109优选为Micro-LED发光层，所述Micro-LED发光单元包括Micro-LED半导体层1091、连接电极1092、第一电极1093以及第二电极1094，所述第一电极1093通过焊接层1095与所述显示基板上的像素电极1076电连接，所述第二电极1094通过另一所述焊接层1095与所述显示基板上的公共电极1077电连接，如图4G所示。
本发明提出一种带有顶部遮光层的显示基板，包括至少一种带有顶部遮光层的薄膜晶体管以及多个无顶部遮光层的薄膜晶体管。其中，此遮光层与源漏极金属电极遮光层为同一层。遮光层覆盖过栅极，到达薄膜晶体管金属化半导体区域漏极附近。此遮光层不但能够给薄膜晶体管带来顶部遮光作用，还能稳定薄膜晶体管输出特性，主要应用于顶部出光的自发光类显示驱动基板。此带有顶部遮光层的薄膜晶体管的制备制程只需要6道光罩(Mask)，制程流程依序为：氧化物半导体光罩制程、栅极光罩制程、层间绝缘层光罩制程、源漏极金属层光罩制程、钝化层光罩制程以及像素电极光罩制程。
综上所述，本发明实施例所提供的显示基板及制备方法，将顶栅自对准氧化物半导体薄膜晶体管中的遮光层设置在顶部并完全覆盖对应栅极所在区域，且与源漏极金属层经同一构图工艺图案化而成，此遮光层不但能够给栅自对准氧化物半导体薄膜晶体管带来顶部遮光作用，还能稳定栅自对准氧化物半导体薄膜晶体管的输出特性，同时制备包含此遮光层的顶栅自对准氧化物半导体薄膜晶体管只需6道光刻工艺即可制成，制程比传统的简单且成本较低。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
以上对本发明实施例所提供的一种显示基板及制备方法进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例的技术方案的范围。

Claims (10)

1.一种显示基板，其特征在于，所述显示基板至少包括：衬底基板以及分别形成于所述衬底基板上的第一薄膜晶体管、存储电容、第二薄膜晶体管和发光单元，且所述第一薄膜晶体管为无遮光层的薄膜晶体管，所述第二薄膜晶体管为具有顶部遮光层的薄膜晶体管；所述第二薄膜晶体管还包括设置于所述衬底基板上的缓冲层、设置于所述缓冲层上的第二有源层、设置于所述第二有源层上的第二栅极绝缘层、设置于所述第二栅极绝缘层上的第二栅极、设置于所述第二有源层上并完全覆盖所述第二栅极绝缘层以及所述第二栅极的第二层间绝缘层、设置于所述第二层间绝缘层边缘两端的第二漏极和第二源级、设置于所述第二层间绝缘层上的遮光层以及完全覆盖所述第二漏极、所述第二源级和所述遮光层的钝化层；
其中，所述第二漏极、所述第二源级和所述遮光层均通过第一金属薄膜经图案化后形成，所述遮光层完全覆盖所述第二栅极所在的区域，且所述遮光层的第一端延伸至所述第二漏极所在的区域。
2.根据权利要求1所述的显示基板，其特征在于，所述遮光层的边缘两端至所述第二栅极的边缘两端之间在水平方向上的距离分别为0-5um。
3.根据权利要求2所述的显示基板，其特征在于，所述遮光层还具有与所述第一端相对的第二端，所述第二端与所述第二源级电连接。
4.根据权利要求2所述的显示基板，其特征在于，所述遮光层为电悬挂状态，所述遮光层的所述第一端未电连接所述第二漏极，与所述第一端相对的第二端未电连接所述第二源级。
5.根据权利要求1所述的显示基板，其特征在于，所述第一薄膜晶体管还包括所述缓冲层、设置于所述缓冲层上并与所述第二有源层间隔设置的第一有源层、设置于所述第一有源层上的第一栅极绝缘层、设置于所述第一栅极绝缘层上的第一栅极、设置于所述第一有源层上并完全覆盖所述第一栅极绝缘层以及所述第一栅极的第一层间绝缘层、设置于所述第一层间绝缘层边缘两端的第一漏极与第一源级以及所述钝化层。
6.根据权利要求1所述的显示基板，其特征在于，所述存储电容还包括所述缓冲层、设置于所述缓冲层上的第三栅极绝缘层、设置于所述第三栅极绝缘层上的第一金属层、设置于所述第一金属层上的第三层间绝缘层、设置于所述第三层间绝缘层上的第二金属层以及所述钝化层。
7.根据权利要求1所述的显示基板，其特征在于，所述发光单元包括微型发光二极管发光层或者有机发光二极管发光单元。
8.根据权利要求7所述的显示基板，其特征在于，所述Micro-LED发光单元包括Micro-LED半导体层、连接电极、第一电极以及第二电极，所述第一电极通过焊接层与所述显示基板上的像素电极电连接，所述第二电极通过另一所述焊接层与所述显示基板上的公共电极电连接。
9.一种如权利要求1-8所述显示基板的制备方法，其特征在于，所述方法包括：
S10，在一衬底基板上沉积第一无机绝缘薄膜后形成缓冲层，之后在所述缓冲层上沉积半导体层薄膜，所述半导体层薄膜经第一道光刻工艺图案化后分别形成间隔设置的第一有源层以及第二有源层；
S20，在所述衬底基板上方沉积第二无机绝缘薄膜，所述第二无机绝缘薄膜经刻蚀工艺后分别形成设置于所述第一有源层上的第一栅极绝缘层、设置于所述第二有源层上的第二栅极绝缘层以及设置于所述缓冲层上的第三栅极绝缘层，之后在所述衬底基板上沉积第一金属薄膜，所述第一金属薄膜经第二道光刻工艺图案化后分别形成第一栅极、第二栅极以及设置于所述第三栅极绝缘层上的第一金属层；
S30，在所述衬底基板上方沉积第三无机绝缘薄膜，所述第三无机绝缘薄膜经第三道光刻工艺图案化后分别形成第一层间绝缘层、第二层间绝缘层、设置于所述第一金属层上的第三层间绝缘层以及设置于所述缓冲层上的第四层间绝缘层；
S40，在所述衬底基板上方镀一层所述第一金属薄膜，以第四道光刻工艺将所述第一金属薄膜图案化后形成第一漏级、第一源级、第二金属层、第二漏级、遮光层、第二源级以及第三金属层，所述遮光层完全覆盖所述第二栅极，且所述遮光层的第一端延伸至所述第二漏极所在的区域；
S50，在所述衬底基板上方沉积第四无机绝缘薄膜，所述第四无机绝缘薄膜经第五道光刻工艺图案化后形成钝化层，所述钝化层完全覆盖所述第一漏级、所述第一源级、所述第二金属层、所述第二漏级、所述遮光层以及部分所述第二源级；
S60，在所述第三金属层以及部分所述第二源级上镀一层第二金属薄膜，所述第二金属薄膜经第六道光刻工艺图案化后形成间隔设置的公共电极以及像素电极；
S70，在所述衬底基板上制备发光单元，最后得到所述显示基板。
10.根据权利要求9所述的显示基板的制备方法，其特征在于，所述第一金属薄膜以及所述第二金属薄膜为选自Mo金属层、Mo/Al/Mo金属层、Mo/Cu金属层、Mo/Cu/IZO金属层、IZO/Cu/IZO金属层、Mo/Cu/ITO金属层、Ni/Cu/Ni金属层、MoTiNi/Cu/MoTiNi金属层、NiCr/Cu/NiCr金属层以及CuNb金属层中的任意一种。
CN202011245154.9A 2020-11-10 2020-11-10 显示基板及制备方法 Pending CN112420745A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011245154.9A CN112420745A (zh) 2020-11-10 2020-11-10 显示基板及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011245154.9A CN112420745A (zh) 2020-11-10 2020-11-10 显示基板及制备方法

Publications (1)

Publication Number Publication Date
CN112420745A true CN112420745A (zh) 2021-02-26

Family

ID=74781245

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011245154.9A Pending CN112420745A (zh) 2020-11-10 2020-11-10 显示基板及制备方法

Country Status (1)

Country Link
CN (1) CN112420745A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113437089A (zh) * 2021-06-10 2021-09-24 惠州华星光电显示有限公司 面板及其制备方法
CN114203631A (zh) * 2021-12-10 2022-03-18 Tcl华星光电技术有限公司 显示面板的制造方法以及显示面板
WO2022205593A1 (zh) * 2021-03-29 2022-10-06 深圳市华星光电半导体显示技术有限公司 阵列基板及其制作方法
WO2023155249A1 (zh) * 2022-02-17 2023-08-24 深圳市华星光电半导体显示技术有限公司 驱动基板及其制作方法、显示面板
JP2023547741A (ja) * 2021-09-22 2023-11-14 ティーシーエル チャイナスター オプトエレクトロニクス テクノロジー カンパニー リミテッド 表示パネル及び電子表示装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003008026A (ja) * 2001-06-26 2003-01-10 Sanyo Electric Co Ltd 半導体装置及びそれを用いたアクティブマトリクス型表示装置
CN103472646A (zh) * 2013-08-30 2013-12-25 京东方科技集团股份有限公司 一种阵列基板及其制备方法和显示装置
KR20140042575A (ko) * 2012-09-28 2014-04-07 엘지디스플레이 주식회사 산화물 박막 트랜지스터, 제조방법 및 이를 구비한 어레이기판 및 제조방법
US20150187860A1 (en) * 2013-12-31 2015-07-02 Lg Display Co., Ltd. Organic light emitting display device and method of manufacturing the same
CN105742367A (zh) * 2014-12-02 2016-07-06 业鑫科技顾问股份有限公司 薄膜晶体管及使用该薄膜晶体管之显示阵列基板
CN110085678A (zh) * 2019-04-18 2019-08-02 深圳市华星光电半导体显示技术有限公司 显示面板和薄膜晶体管的制作方法
CN111584574A (zh) * 2020-05-13 2020-08-25 深圳市华星光电半导体显示技术有限公司 一种显示面板

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003008026A (ja) * 2001-06-26 2003-01-10 Sanyo Electric Co Ltd 半導体装置及びそれを用いたアクティブマトリクス型表示装置
KR20140042575A (ko) * 2012-09-28 2014-04-07 엘지디스플레이 주식회사 산화물 박막 트랜지스터, 제조방법 및 이를 구비한 어레이기판 및 제조방법
CN103472646A (zh) * 2013-08-30 2013-12-25 京东方科技集团股份有限公司 一种阵列基板及其制备方法和显示装置
US20150187860A1 (en) * 2013-12-31 2015-07-02 Lg Display Co., Ltd. Organic light emitting display device and method of manufacturing the same
CN105742367A (zh) * 2014-12-02 2016-07-06 业鑫科技顾问股份有限公司 薄膜晶体管及使用该薄膜晶体管之显示阵列基板
CN110085678A (zh) * 2019-04-18 2019-08-02 深圳市华星光电半导体显示技术有限公司 显示面板和薄膜晶体管的制作方法
CN111584574A (zh) * 2020-05-13 2020-08-25 深圳市华星光电半导体显示技术有限公司 一种显示面板

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022205593A1 (zh) * 2021-03-29 2022-10-06 深圳市华星光电半导体显示技术有限公司 阵列基板及其制作方法
CN113437089A (zh) * 2021-06-10 2021-09-24 惠州华星光电显示有限公司 面板及其制备方法
CN113437089B (zh) * 2021-06-10 2024-03-26 惠州华星光电显示有限公司 面板及其制备方法
JP2023547741A (ja) * 2021-09-22 2023-11-14 ティーシーエル チャイナスター オプトエレクトロニクス テクノロジー カンパニー リミテッド 表示パネル及び電子表示装置
CN114203631A (zh) * 2021-12-10 2022-03-18 Tcl华星光电技术有限公司 显示面板的制造方法以及显示面板
WO2023155249A1 (zh) * 2022-02-17 2023-08-24 深圳市华星光电半导体显示技术有限公司 驱动基板及其制作方法、显示面板

Similar Documents

Publication Publication Date Title
US10985068B2 (en) Organic light emitting diode display device and method of fabricating the same
CN112420745A (zh) 显示基板及制备方法
CN102097438B (zh) 平板显示装置及其制造方法
TWI553850B (zh) 有機電致發光顯示器及其製造方法
CN111192884A (zh) Oled显示装置及tft阵列基板的制备方法
KR101383712B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
WO2017206243A1 (zh) Amoled像素驱动电路的制作方法
CN105280137A (zh) 有机发光显示器及其制造方法
CN107731858A (zh) 一种阵列基板、其制作方法及显示面板
WO2016145914A1 (en) Thin film transistor, array substrate, and fabrication method thereof, and display apparatus
WO2019024760A1 (zh) 像素电路、其制造方法及显示装置
WO2018049744A1 (zh) Amoled像素驱动电路的制作方法
JP2005521205A (ja) アクティブマトリクス表示装置及びその製造方法
US9508828B2 (en) Array substrate and method of fabricating the same
WO2018023955A1 (zh) Oled显示装置的阵列基板及其制造方法
KR20100009385A (ko) 박막 트랜지스터 및 그 제조 방법
KR101293565B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR20150075184A (ko) 표시장치 및 그 제조방법
CN101097936A (zh) 薄膜晶体管阵列面板及其制造方法
KR20160058297A (ko) 유기발광다이오드 표시장치 및 그 제조방법
KR20080102665A (ko) 박막 트랜지스터 및 이를 포함하는 표시장치
KR100531292B1 (ko) 유기 ｅｌ 디스플레이 패널 제작 방법
CN110476255A (zh) 半导体装置以及半导体装置的制造方法
KR20080102664A (ko) 표시장치
CN110649003A (zh) 半导体基板、阵列基板、逆变器电路及开关电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination