KR101482551B1 - 유기 박막트랜지스터 액정표시장치용 어레이 기판 및 그 제조방법 - Google Patents

유기 박막트랜지스터 액정표시장치용 어레이 기판 및 그 제조방법 Download PDF

Info

Publication number
KR101482551B1
KR101482551B1 KR20140076719A KR20140076719A KR101482551B1 KR 101482551 B1 KR101482551 B1 KR 101482551B1 KR 20140076719 A KR20140076719 A KR 20140076719A KR 20140076719 A KR20140076719 A KR 20140076719A KR 101482551 B1 KR101482551 B1 KR 101482551B1
Authority
KR
South Korea
Prior art keywords
electrode
gate
source
region
film pattern
Prior art date
Application number
KR20140076719A
Other languages
English (en)
Other versions
KR20140088066A (ko
Inventor
박세영
강호철
허재석
노영훈
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR20140076719A priority Critical patent/KR101482551B1/ko
Publication of KR20140088066A publication Critical patent/KR20140088066A/ko
Application granted granted Critical
Publication of KR101482551B1 publication Critical patent/KR101482551B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Abstract

본 발명은 액정표시장치에 관한 것으로, 보다 상세하게는 고분자 물질을 반도체층으로 이용하는 유기 박막트랜지스터에서의 구동 특성을 향상시킬 수 있는 유기 박막트랜지스터 액정표시장치용 어레이 기판 및 그 제조방법에 관한 것이다.
이를 위한 본 발명에 따른 유기 박막트랜지스터 액정표시장치는 스위칭 영역, 화소 영역, 게이트 영역 및 데이터 영역으로 구분된 기판과; 구리, 은, 몰리브덴 중 어느 하나로 이루어지며, 상기 기판 상의 데이터 영역의 일 방향으로 구성된 데이터 배선과 상기 데이터 배선에서 연장된 소스 전극과 상기 소스 전극과 이격된 드레인 전극과; 상기 데이터 배선, 소스 및 드레인 전극의 노출된 상부 표면에 구성된 금속 산화막 패턴과; 상기 드레인 전극과 직접 측면 접촉된 화소 전극과; 상기 소스 및 드레인 전극의 중첩된 상부에 위치하는 유기 반도체층과; 상기 유기 반도체층과 게이트 영역을 덮는 게이트 절연막 패턴과; 상기 게이트 절연막 패턴 상부에 위치하고, 상기 게이트 영역에 대응된 게이트 배선과, 상기 게이트 배선에서 돌출된 게이트 전극과; 상기 게이트 전극 및 배선과 데이터 배선과 유기 반도체층을 덮으며, 상기 화소 영역을 노출하는 픽셀 오픈홀을 포함하는 보호막을 포함하는 것을 특징으로 한다.

Description

유기 박막트랜지스터 액정표시장치용 어레이 기판 및 그 제조방법{Array Substrate of Organic Thin Film Transistor Liquid Crystal Display Device and Method of Fabricating the same}
본 발명은 액정표시장치에 관한 것으로, 보다 상세하게는 고분자 물질을 반도체층으로 이용하는 유기 박막트랜지스터에서의 구동 특성을 향상시킬 수 있는 유기 박막트랜지스터 액정표시장치용 어레이 기판 및 그 제조방법에 관한 것이다.
정보화 사회가 발전함에 따라 표시 장치에 대한 요구도 다양한 형태로 점증하고 있으며, 이에 부응하여 근래에는 LCD(Liquid Crystal Display Device), PDP(Plasma Display Panel), VFD(Vacuum Fluorescent Display), ELD(Electro Luminescent Display) 등 여러 가지 평판 표시 장치가 연구되어 왔고, 일부는 이미 여러 장비에서 표시장치로 활용되고 있다.
그 중에, 현재 화질이 우수하고 경량, 박형, 저소비 전력의 장점으로 인하여 이동형 화상 표시장치의 용도로 CRT(Cathode Ray Tube)를 대체하면서 액정표시장치가 가장 많이 사용되고 있으며, 노트북 컴퓨터의 모니터와 같은 이동형의 용도 이외에도 방송신호를 수신하여 디스플레이하는 텔레비전 및 컴퓨터의 모니터 등으로 다양하게 개발되고 있다.
최근 액정표시장치의 박막트랜지스터 중 액티브층에 유기 반도체를 활용한 기술의 연구가 활발히 진행되고 있다.
통상적으로, 유기 반도체는 반도체 특성을 나타내는 공액성 유기 고분자인 폴리아세틸렌(polyacetylene)이 개발된 후, 다양한 합성방법, 필름 형태로의 용이성, 유연성, 전도성, 저렴한 생산비와 같은 유기물의 특성 때문에 새로운 전기전자 재료로서의 기능성 전자소자 및 광소자 등 광범위한 분야에서 활발히 연구되고 있다.
이러한 전도성 고분자를 이용한 소자 중에서, 유기물을 액티브층으로 사용하는 유기 박막트랜지스터(organic thin film transistor : OTFT)에 대한 연구가 폭넓게 진행 중에 있다. 상기 OTFT는 Si-TFT와 구조적으로 거의 같은 형태로 반도체 영역에 Si 대신에 유기물을 사용한다는 차이점이 있다.
이하, 첨부한 도면을 참조하여 종래의 유기 박막트랜지스터 액정표시장치 및 그 제조방법에 대하여 설명하기로 한다.
도 1은 종래에 따른 유기 박막트랜지스터 액정표시장치용 어레이 기판의 단위 화소를 나타낸 평면도이다.
도시한 바와 같이, 기판(10) 상에 수직 교차하여 화소 영역(P)을 정의하는 게이트 배선(20)과 데이터 배선(30)이 구성된다. 상기 게이트 배선(20)과 데이터 배선(30)의 교차지점에는 스위칭 역할을 하는 유기 박막트랜지스터(OT)가 구성된다.
상기 유기 박막트랜지스터(OT)는 게이트 배선(20)에서 연장된 게이트 전극(25)과, 상기 게이트 전극(25)과 일정 부분 중첩된 유기 반도체층(40)과, 상기 유기 반도체층(40)과 접촉된 소스 전극(32)과 상기 소스 전극(32)과 이격된 드레인 전극(34)을 포함한다.
상기 드레인 전극(34)과 직접 접촉하는 화소 전극(70)이 화소 영역(P)에 대응하여 구성된다.
이하, 첨부한 도면을 참조하여 종래에 따른 유기 박막트랜지스터에 대해 보다 상세히 설명하도록 한다.
도 2a와 도 2b는 도 1의 Ⅱ-Ⅱ'선을 따라 절단하여 나타낸 각각의 단면도로, 보다 상세하게는 게이트 전극, 유기 반도체층, 소스 및 드레인 전극의 형성 위치에 따른 4가지 방식을 나타낸 것이다.
이러한 4가지 방식에는 바텀 게이트/탑 콘택 구조(ⅰ), 바텀 게이트/바텀 콘택 구조(ⅱ), 탑 게이트/바텀 콘택 구조(ⅲ), 탑 게이트/ 탑 콘택 구조(ⅳ)가 있다.
우선, 도 2a는 게이트 전극(25)이 최 하부에 위치하는 바텀 게이트 방식을 각각 나타낸 것으로, 도면 좌측에는 게이트 전극(25) 상부에 게이트 절연막 패턴(45), 유기 반도체층(40), 소스 및 드레인 전극(32, 34)이 차례로 위치하는 탑 콘택 구조(ⅰ)를 나타낸 것이고, 도면 우측에는 게이트 전극(25) 상부에 게이트 절연막 패턴(45), 소스 및 드레인 전극(32, 34), 유기 반도체층(40)이 차례로 위치하는 바텀 콘택 구조(ⅱ)를 나타낸 것이다.
또한, 도 2b는 게이트 전극(25)이 최 상부에 위치하는 탑 게이트 방식을 각각 나타낸 것으로, 도면 좌측에는 소스 및 드레인 전극(32, 34), 유기 반도체층(40), 게이트 절연막 패턴(45), 게이트 전극(25)이 차례로 위치하는 바텀 콘택 구조(ⅲ)를 나타낸 것이고, 도면 우측에는 유기 반도체층(40), 소스 및 드레인 전극(32, 34), 게이트 절연막 패턴(45), 게이트 전극(25)이 차례로 위치하는 탑 콘택 구조(ⅳ)를 나타낸 것이다.
상기 게이트 전극(25), 게이트 절연막 패턴(45), 유기 반도체층(40), 소스 및 드레인 전극(32, 34)을 포함하여 유기 박막트랜지스터(OT)를 이룬다.
이러한 유기 박막트랜지스터(OT)는 200℃ 이하의 저온 공정으로 제작이 가능한 장점으로, 유리에 비해 내열성 및 내화학성이 약한 플라스틱 기판 상에도 형성할 수 있다는 장점이 있다.
특히, 200℃ 이하의 저온 공정으로 각 전극과 배선을 이루는 금속물질과 절연물질 등을 저온 증착 또는 코팅의 방법을 통해 형성하더라도 유기 박막트랜지스터(OT)의 특성에 별 영향을 주지 않지만, 채널을 형성하는 반도체층(40)으로 비정질 실리콘(a-Si:H)을 이용한 저온 공정으로 형성할 경우에는 내구 구조가 치밀하지 못한 관계로 전기 전도도 등의 중요 특성이 저하되는 문제를 유발할 수 있다.
따라서, 이를 극복하고자 비정질 실리콘 등의 종래의 반도체 물질 대신 반도체 특성을 가지는 펜타센(pentacene)과 같은 유기 물질을 이용하여 유기 반도체층(40)을 형성하고 있다.
이러한 펜타센과 같은 물질의 HOMO 에너지 준위는 금(Au)의 MOMO 에너지 준위와 비슷한 관계로, 펜타센과의 접촉 저항이 다른 금속 물질에 비해 우수한 장점을 가지고 있는 바, 금(Au)을 이용하여 소스 및 드레인 전극(32, 34)을 형성하고자 하는 연구가 활발히 진행되고 있다.
그러나, 금은 그 물질의 가격이 고가인 관계로 양산 적용하는 데 한계가 있을 뿐만 아니라, 스퍼터링 공정을 통해 금을 증착한다 하더라도 금의 물질 특성상 질산, 인산, 염산 및 불산을 포함하는 산 기반의 식각액에 반응이 잘 일어나지 않는 문제로, 수용액에 요오드를 혼합한 식각액으로 대체하고 있으나 이러한 요오드는 독성이 강해 환경 오염을 유발시킬 염려가 다분하여 그 사용에 제약을 받고 있는 상황이다.
본 발명은 전술한 문제를 해결하기 위해 안출된 것으로, 유기 반도체층과의 접촉 특성이 우수하면서 금의 전기 전도도에 버금가는 물질을 소스 및 드레인 전극으로 대체하는 것을 통해 유기 박막트랜지스터의 구동 특성을 개선하는 것을 목적으로 한다.
전술한 목적을 달성하기 위한 본 발명의 제 1 실시예에 따른 유기 박막트랜지스터 액정표시장치용 어레이 기판은, 스위칭 영역, 화소 영역, 게이트 영역 및 데이터 영역으로 구분된 기판과; 구리, 은, 몰리브덴 중 어느 하나로 이루어지며, 상기 기판 상의 데이터 영역의 일 방향으로 구성된 데이터 배선과 상기 데이터 배선에서 연장된 소스 전극과 상기 소스 전극과 이격된 드레인 전극과; 상기 데이터 배선, 소스 및 드레인 전극 각각의 상부 표면에 구성되며, 상기 데이터 배선, 소스 및 드레인 전극을 이루는 동일한 금속 물질의 산화물로 이루어진 단일층의 금속 산화막 패턴과; 상기 드레인 전극과 직접 접촉하며 형성된 화소 전극과; 상기 소스 및 드레인 전극 상에 각각 위치하는 상기 금속 산화막 패턴 위로 형성되며, 상기 소스 및 드레인 전극 각각과 중첩하며 상기 소스 및 드레인 전극의 이격영역에 대응하여 형성된 유기 반도체층과; 상기 유기 반도체층과 게이트 영역을 덮는 게이트 절연막 패턴과; 상기 게이트 절연막 패턴 상부에 위치하고, 상기 게이트 영역에 대응된 게이트 배선과, 상기 게이트 배선에서 돌출된 게이트 전극과; 상기 게이트 전극 및 배선과 데이터 배선과 유기 반도체층을 덮으며, 상기 화소 영역을 노출하는 픽셀 오픈홀을 포함하는 보호막을 포함한다.
이때, 상기 금속 산화막 패턴은 몰리브덴 산화물, 은 산화물, 구리 산화물 중 선택된 어느 하나인 것을 특징으로 한다. 상기 금속 산화막 패턴은 50 ~ 500Å 범위의 두께로 형성된다.
상기 화소 전극은 전단의 게이트 배선으로 연장 설계하여, 상기 전단의 게이트 배선을 제 1 전극으로 하고, 상기 제 1 전극과 중첩된 상기 화소 전극을 제 2 전극으로 하며, 상기 제 1 전극과 제 2 전극의 사이 공간에 개재된 상기 게이트 절연막 패턴을 유전체층으로 하는 스토리지 커패시터를 이루는 것을 특징으로 한다.
전술한 목적으로 달성하기 위한 본 발명의 제 2 실시예에 따른 유기 박막트랜지스터 액정표시장치용 어레이 기판은, 스위칭 영역, 화소 영역, 게이트 영역 및 데이터 영역으로 구분된 기판과; 상기 기판 상의 게이트 영역에 대응된 일 방향으로 구성된 게이트 배선과, 상기 게이트 배선에서 돌출된 게이트 전극과; 상기 게이트 배선과 게이트 전극의 상부를 덮는 게이트 절연막 패턴과; 구리, 은, 몰리브덴 중 어느 하나로 이루어지며, 상기 게이트 절연막 패턴 상의 상기 데이터 영역에 대응된 일 방향으로 구성된 데이터 배선과 상기 데이터 배선에서 연장된 소스 전극과 상기 소스 전극과 이격된 드레인 전극과; 상기 데이터 배선, 소스 및 드레인 전극 각각의 상부 표면에 구성되며, 상기 데이터 배선, 소스 및 드레인 전극을 이루는 동일한 금속 물질의 산화물로 이루어진 단일층의 금속 산화막 패턴과; 상기 드레인 전극과 직접 접촉하며 형성된 화소 전극과; 상기 소스 및 드레인 전극 상에 각각 위치하는 상기 금속 산화막 패턴 위로 형성되며, 상기 소스 및 드레인 전극 각각과 중첩하며 상기 소스 및 드레인 전극의 이격영역에 대응하여 형성된 유기 반도체층과; 상기 데이터 배선, 소스 및 드레인 전극과 유기 반도체층을 덮으며, 상기 화소 전극을 노출하는 픽셀 오픈홀을 포함하는 보호막을 포함한다.
본 발명에서는 첫째, 몰리브덴, 은, 구리 등을 포함하는 금속 물질을 이용하여 유기 박막트랜지스터의 소스 및 드레인 전극으로 사용되고, 이러한 소스 및 드레인 전극 상부에서 플라즈마 처리로 금속 산화막을 형성하는 것을 통해 유기 박막트랜지스터의 구동 특성을 향상시킬 수 있다.
둘째, 금에 비해 가격이 저렴하고 불산, 질산, 인산을 포함하는 산 기반의 식각액에 반응이 잘 일어나는 몰리브덴, 은, 구리를 적용하는 것을 통해 생산 수율을 개선할 수 있다.
도 1은 종래에 따른 유기 박막트랜지스터 액정표시장치용 어레이 기판의 단위 화소를 나타낸 평면도.
도 2a와 도 2b는 도 1의 Ⅱ-Ⅱ'선을 따라 절단하여 나타낸 각각의 단면도.
도 3은 본 발명의 제 1 실시예에 따른 유기 박막트랜지스터 액정표시장치용 어레이 기판의 단위 화소를 나타낸 평면도.
도 4는 도 3의 Ⅳ-Ⅳ'선을 따라 절단하여 나타낸 단면도.
도 5a 내지 도 5f는 도 3의 Ⅳ-Ⅳ'선을 따라 절단하여 공정 순서에 의해 나타낸 공정 단면도.
도 6은 유기 반도체층의 HOMO 에너지 준위와 LOMO 에너지 준위, 그리고 금, 몰리브덴, 몰리브덴 산화물의 일함수를 각각 나타낸 도면.
도 7a와 도 7b는 본 발명의 제 1 실시예에 따른 유기 박막트랜지스터의 구동 특성을 실험한 각각의 그래프.
도 8은 본 발명의 제 2 실시예에 따른 유기 박막트랜지스터 액정표시장치용 어레이 기판의 단위 화소를 나타낸 평면도.
도 9는 도 8의 Ⅸ-Ⅸ'선을 따라 절단하여 나타낸 단면도.
--- 제 1 실시예 ---
본 발명은 금에 비해 가격이 저렴하고, O2 플라즈마 처리를 통해 유기 반도체층과의 계면에서의 접촉 저항이 금 보다 작은 몰리브덴을 소스 및 드레인 전극으로 이용하는 것을 통해 탑 게이트/바텀 콘택 구조 유기 박막트랜지스터의 구동 특성을 향상시킬 수 있는 것을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 유기 박막트랜지스터 액정표시장치에 대해 설명하도록 한다.
도 3은 본 발명의 제 1 실시예에 따른 유기 박막트랜지스터 액정표시장치용 어레이 기판의 단위 화소를 나타낸 평면도이고, 도 4는 도 3의 Ⅳ-Ⅳ'선을 따라 절단하여 나타낸 단면도로, 탑 게이트/탑 콘택 구조를 일 예로 나타내고 있다.
도 3과 도 4에 도시한 바와 같이, 기판(110) 상의 일 방향으로 데이터 배선(130)과, 상기 데이터 배선(130)에서 연장된 소스 전극(132)과, 상기 소스 전극(132)과 이격된 드레인 전극(134)을 구성한다.
상기 데이터 배선(130), 소스 및 드레인 전극(132, 134)의 상부에는 금속 산화막 패턴(150)을 형성한다. 상기 금속 산화막 패턴(150)은 소스 및 드레인 전극(132, 134)의 노출된 표면에 O2 플라즈마를 통해 50 ~ 500Å 정도의 매우 얇은 두께로 형성한 것이다. 상기 금속 산화막 패턴(150)은 몰리브덴(Mo), 은(Ag), 구리(Cu)를 기초로 하는 몰리브덴 산화물(MoO3), 은 산화물(AgO3), 구리 산화물(CuO3) 중 선택된 어느 하나를 적용할 수 있다.
상기 드레인 전극(134)과 직접 접촉된 화소 전극(170)을 화소 영역(P)에 대응하여 구성한다. 상기 화소 전극(170)은 인듐-틴-옥사이드(ITO) 및 인듐-징크-옥사이드(IZO)를 포함하는 투명한 도전성 물질 그룹 중 선택된 하나로 구성된다.
상기 소스 전극(132)과 드레인 전극(134)의 이격된 사이로 펜타센(pentacene)과 폴리씨오펜(polythiophene) 등을 포함하는 유기 반도체 물질 그룹 중 선택된 하나로 유기 반도체층(140)을 형성한다. 상기 유기 반도체층(140)은 소스 전극(132)과 드레인 전극(134) 각각의 일 부분과 중첩된 아일랜드 형태의 패턴으로 구성된다.
상기 유기 반도체층(140)의 상부에는 게이트 절연막 패턴(145)과, 상기 데이터 배선(130)과 수직 교차하여 화소 영역(P)을 정의하는 게이트 배선(120)과, 상기 게이트 배선(120)에서 돌출된 게이트 전극(125)을 차례로 적층 구성한다.
상기 소스 및 드레인 전극(132, 134), 금속 산화막 패턴(150), 유기 반도체층(140), 게이트 절연막 패턴(145)과 게이트 전극(125)을 포함하여 탑 게이트/바텀 콘택 구조의 유기 박막트랜지스터(OT)를 이룬다.
상기 게이트 전극(125)의 상부에는 화소 영역(PA)에 대응된 화소 전극(170)을 노출하는 픽셀 오픈홀(POH)을 포함하는 보호막(155)을 구성한다. 상기 픽셀 오픈홀(POH)은 화소 전극(170)의 투과율을 향상시키는 기능을 한다.
상기 화소 전극(170)은 전단의 게이트 배선(120)과 중첩되도록 설계하여, 상기 전단의 게이트 배선(120)을 제 1 전극으로 하고, 상기 제 1 전극과 중첩된 화소 전극(170)을 제 2 전극으로 하며, 상기 제 1 전극과 제 2 전극의 사이 공간에 개재된 게이트 절연막 패턴(145)을 유전체층으로 하는 스토리지 커패시터(Cst)가 구성된다.
전술한 구성은 소스 및 드레인 전극(132, 134)과 유기 반도체층(140)의 사이 공간에 금속 산화막 패턴(150)이 개재된 구조로, 상기 금속 산화막 패턴(150)은 소스 및 드레인 전극(132, 134)과 유기 반도체층(140)의 계면 간 접촉 특성을 개선하는 역할을 한다. 따라서 유기 박막트랜지스터(OT)의 구동 특성을 향상시킬 수 있게 된다.
이에 대해서는, 이하 본 발명에 따른 유기 박막트랜지스터 액정표시장치용 어레이 기판의 제조방법을 통해 보다 상세히 설명하도록 한다.
도 5a 내지 도 5f는 도 3의 Ⅳ-Ⅳ'선을 따라 절단하여 공정 순서에 의해 나타낸 공정 단면도이다.
도 5a에 도시한 바와 같이, 기판(110) 상에 스위칭 영역(SA), 화소 영역(PA), 게이트 영역(GA) 및 데이터 영역(DA)을 정의하는 단계를 진행한다. 이때, 상기 기판(110)은 유리나 플라스틱 재질 중 선택된 어느 하나가 이용될 수 있다.
상기 다수의 영역(SA, PA, GA, DA)이 정의된 기판(110) 상에 몰리브덴(Mo), 은(Ag), 구리(Cu)를 포함하는 도전성 물질 그룹 중 선택된 하나로 소스 및 드레인 금속층(175)을 형성한다.
다음으로, 상기 소스 및 드레인 금속층(175)이 형성된 기판(110) 상부 전면에 O2 플라즈마 처리를 실시하는 단계를 진행한다.
도 5b에 도시한 바와 같이, 전술한 O2 플라즈마 처리를 통해 소스 및 드레인 금속층(175)의 노출된 표면 상부에는 금속 산화층(150a)이 형성된다. 상기 금속 산화층(150a)은 몰리브덴(Mo), 은(Ag), 구리(Cu)와 산화 반응된 몰리브덴 산화물(MoO3), 은 산화물(AgO3), 구리 산화물(CuO3) 중 선택된 어느 하나가 이용될 수 있다.
이러한 금속 산화층(150a)은 후속 공정으로 형성될 유기 반도체층(도 3의 140)과의 계면 간 접촉 특성을 개선하는 기능을 한다.
일반적으로, 상기 소스 및 드레인 금속층(175)은 2000 ~ 3000Å의 두께로 형성된다. 상기 금속 산화층(150a)의 두께를 위와 같이 매우 얇은 두께로 형성하는 것은 500Å 이상의 두께로 형성된 금속 산화층(150a)은 부도체 특성을 나타내게 되고 정공 주입이 어려워지는 문제를 야기할 수 있다. 따라서, 상기 금속 산화층(150a)은 소스 및 드레인 금속층(175)의 노출된 상부 표면에 매우 얇은 두께, 바람직하게는 50 ~ 500Å 범위의 두께로 형성한다.
도면으로 상세히 제시하는 않았지만, 이러한 몰리브덴, 은, 구리와 같은 금속 물질은 산화가 쉽게 되는 특성으로 대기 중에 방치하는 것만으로 자연 산화막(미도시)을 형성할 수 있으나, 자연 산화막의 경우 각 위치에서의 그 두께가 균일하게 형성되는 데 한계가 있기 때문에, O2 플라즈마 처리에 비해 그 신뢰성이 떨어지는 문제가 있다.
이에 대한 대안으로, O2 플라즈마 처리 대신 소스 및 드레인 금속층(175)을 오븐(미도시)에서 장시간 동안 열처리하는 것을 통해 금속 산화층(150a)을 형성하는 방법을 적용할 수 있다.
도 5c에 도시한 바와 같이, 상기 소스 및 드레인 금속층(도 5b의 175)과 금속 산화층(도 5b의 150a)을 일괄적으로 패턴하여, 상기 데이터 영역(DA)에 대응된 일 방향으로 데이터 배선(130)과, 상기 데이터 배선(130)에서 연장된 소스 전극(132)과, 상기 소스 전극(132)과 이격된 드레인 전극(134)을 형성한다. 전술한 패턴 공정으로, 상기 데이터 배선(130)과 소스 및 드레인 전극(132, 134)의 노출된 상부 표면에는 다수의 금속 산화막 패턴(150)이 각각 위치하게 된다.
다음으로, 상기 데이터 배선(130), 소스 및 드레인 전극(132, 134)과 금속 산화막 패턴(150)이 형성된 기판(110) 상부 전면에 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함하는 투명한 도전성 물질 그룹 중 선택된 하나로 투명 금속층(미도시)을 형성하고 이를 패턴하여, 상기 드레인 전극(134)과 직접 접촉하는 화소 전극(170)을 화소 영역(PA)에 대응하여 형성한다. 이때, 상기 화소 전극(170)은 전단에 위치하는 게이트 영역(GA)으로 연장 설계한다.
도 5d에 도시한 바와 같이, 상기 데이터 배선(130), 소스 및 드레인 전극(132, 134), 금속 산화막 패턴(150) 및 화소 전극(170)이 형성된 기판(110) 상부 전면에 액상의 펜타센(pentacene)과 폴리씨오펜(polythiophene)을 포함하는 유기 반도체 물질 그룹 중 선택된 하나로 유기 반도체 물질층(미도시)을 형성하고 이를 패턴하여, 상기 소스 및 드레인 전극(132, 134)과 중첩된 상부로 유기 반도체층(140)을 형성한다.
이러한 유기 반도체층(140)은 잉크젯 장치, 노즐(nozzle) 코팅 장치, 바(bar) 코팅 장치, 슬릿(slit) 코팅 장치 및 스핀(spin) 코팅 장치 중 선택된 어느 하나를 이용하여 전면에 소정의 두께로 코팅하는 것을 통해 형성할 수 있다.
도 5e에 도시한 바와 같이, 상기 유기 반도체층(140)이 형성된 기판(110) 상부 전면에 산화 실리콘(SiO2)과 질화 실리콘(SiNx)을 포함하는 무기절연물질 그룹이나 포토 아크릴(photo acryl)과 벤조싸이클로부텐(benzocyclobutene)을 포함하는 유기절연물질 그룹 중 선택된 하나로 게이트 절연층(미도시)을 형성하고 이를 패턴하여, 상기 유기 반도체층(140)과 게이트 영역(GA)을 덮는 게이트 절연막 패턴(145)을 형성한다. 이때, 상기 무기절연물질로 게이트 절연층을 형성할 경우에는 유기 반도체층(140)에 손상이 가해지지 않도록 저온 증착 공정으로 형성하는 것이 바람직하다.
다음으로, 상기 게이트 절연막 패턴(145)이 형성된 기판(110) 상부 전면에 구리(Cu), 몰리브덴(Mo), 알루미늄(Al) 및 알루미늄 합금(AlNd)을 포함하는 도전성 금속 물질 그룹 중 선택된 하나로 게이트 금속층(미도시)을 형성하고 이를 패턴하여, 상기 게이트 영역(GA)에 대응된 일 방향으로 게이트 배선(120)과, 상기 게이트 배선(120)에서 연장되고, 상기 유기 반도체층(140)과 중첩된 상부에 대응된 게이트 전극(125)을 형성한다. 상기 유기 반도체층(140)과 게이트 배선(120) 및 게이트 전극(125)의 하부에는 게이트 절연막 패턴(145)이 개재된 상태이다.
이때, 전단의 게이트 영역(GA)으로 연장 설계된 화소 전극(170)을 제 1 전극으로 하고, 상기 제 1 전극과 중첩된 전단의 게이트 배선(120)을 제 2 전극으로 하며, 상기 제 1 및 제 2 전극의 사이 공간에 개재된 게이트 절연막 패턴(145)을 유전체층으로 하는 스토리지 커패시터(Cst)가 형성된다.
상기 소스 및 드레인 전극(132, 134), 금속 산화막 패턴(150), 유기 반도체층(140)과 게이트 전극(125)을 포함하여 액정표시장치의 스위칭 역할을 하는 유기 박막트랜지스터(OT)를 이룬다.
일 예로, 전술한 몰리브덴(Mo)으로 형성된 소스 및 드레인 전극(132, 134)에 있어서, 몰리브덴(Mo) 자체의 일함수(work function)는 4.6eV이고 금(Au)의 일함수는 5.1eV이다. 이러한 몰리브덴(Mo) 자체의 일함수(4.6eV)는 금(Au)의 일함수(5.1eV)에 비해 유기 반도체층(140)의 HOMO 에너지 준위와 정확히 일치하지는 않지만 그 산화물인 몰리브덴 산화물(MoO3)은 일함수가 5.3eV로 정공의 주입 장벽을 더욱 낮출 수 있는 장점이 있다.
상기 HOMO(Highest Occupied Molecular Orbital) 에너지 준위는 전자가 있는 최고 에너지 준위의 분자궤도함수를 의미하며, LUMO(Lowest Unoccupied Molecular Orbital) 에너지 준위는 전자가 없는 최고 에너지 준위의 분자궤도함수를 일컫는다.
도 6은 유기 반도체층의 HOMO 에너지 준위와 LOMO 에너지 준위, 그리고 금(Au), 몰리브덴(Mo), 몰리브덴 산화물(MoO3)의 일함수를 각각 나타낸 것으로 도 5e와 연계하여 상세히 설명하도록 한다.
도 5e와 도 6에 도시한 바와 같이, 금(Au)의 일함수(5.1eV)와, 몰리브덴(Mo)의 일함수(4.6eV)는 유기 반도체층(140)의 HOMO 에너지 준위(5.0eV) 보다 높은 위치에 있기 때문에 정공을 주입함에 있어 에너지 장벽이 존재하게 되고 이러한 장벽은 금(Au) 또는 몰리브덴(Mo)으로 이루어진 소스 및 드레인 전극(132, 134)과 유기 반도체층(140) 간의 접촉 저항을 상승시키는 요인으로 작용하여 유기 박막트랜지스터(OT)의 구동 특성을 저해하는 문제를 초래한다.
이때, 상기 금(Au)의 일함수가 유기 반도체층(140)의 HOMO 에너지 준위 보다 위쪽에 위치하는 것으로 나타낸 것은 유기 반도체층(140)의 HUMO 에너지 준위가 2eV 정도의 편차로 위아래로 이동하는 특성을 나타내며, 주로 금(Au)의 일함수 보다 하부에 위치하게 된다.
하지만, 본 발명에서와 같이 몰리브덴(Mo)을 이용하여 소스 및 드레인 전극(132, 134)을 형성하고, O2 플라즈마 처리를 실시하여 매우 얇은 두께의 몰리브덴 산화물(MoO3)을 형성하게 되면, 몰리브덴 산화물(MoO3)의 일함수(5.3eV)가 유기 반도체층(140)의 HOMO 에너지 준위 보다 더 낮은 위치에 형성되기 때문에, 정공 주입을 함에 있어 에너지 장벽이 존재하지 않게 된다.
따라서, 본 발명의 제 1 실시예에서는 소스 및 드레인 전극(132, 134)과 유기 반도체층(140)의 사이 공간에 금속 산화막 패턴(150)이 개재된 구조로, 에너지 장벽 없이 게이트 전압에 따라 채널 내로 이동하는 전자의 흐름을 원활히 제어할 수 있는 장점이 있다.
즉, 상기 몰리브덴 산화물(MoO3)이 유기 반도체층(140)과 소스 및 드레인 전극(132, 134) 간의 접촉 저항을 나춰주는 기능을 하게 되는 바, 소스 및 드레인 전극(132, 134)과 유기 반도체층(140) 간의 접촉 계면에 위치하는 몰리브덴 산화물(MoO3)이 구동 전압의 인가시 채널(ch) 내로 이동하는 전하 이동도를 향상시키는 기능을 한다.
따라서, 금(Au)과 비교하여 상당히 저렴한 몰리브덴(Mo), 은(Ag), 구리(Cu) 등을 포함하는 도전성 물질을 이용하고, 이러한 몰리브덴(Mo)에 O2 플라즈마 처리 공정을 추가하는 것을 통해 공정상의 어려움 없이 유기 박막트랜지스터(OT)의 구동 특성을 개선할 수 있는 장점이 있다.
도 5f에 도시한 바와 같이, 게이트 전극(125)과 게이트 배선(120)이 형성된 기판(110) 상부 전면에 산화 실리콘과 질화 실리콘을 포함하는 무기절연물질 그룹이나 벤조싸이클로부텐과 포토 아크릴을 포함하는 유기절연물질 그룹 중 선택된 하나로 보호막(155)을 형성한다.
다음으로, 상기 화소 영역(PA)에 대응된 보호막(155)을 패턴하여, 상기 화소 전극(170)을 노출하는 픽셀 오픈홀(POH)을 형성한다. 상기 픽셀 오픈홀(POH)은 화소 전극(170)의 투과율을 개선시키는 기능을 한다.
이상으로, 본 발명에 따른 유기 박막트랜지스터 액정표시장치용 어레이 기판을 제작할 수 있다.
종합해 보면, 본 발명의 제 1 실시예에서는 금에 비해 가격이 저렴하고, O2플라즈마 처리를 통해 유기 반도체층과의 계면에서의 접촉 저항이 금 보다 작은 몰리브덴, 은, 구리 등을 소스 및 드레인 전극으로 이용하는 것을 통해 탑 게이트/바텀 콘택 구조 유기 박막트랜지스터의 구동 특성을 향상시킬 수 있다.
도 7a와 도 7b는 본 발명의 제 1 실시예에 따른 유기 박막트랜지스터의 구동 특성을 실험한 각각의 그래프로, 이를 참조하여 보다 상세히 설명하도록 한다.
우선, 도 7a는 게이트 전압에 따른 저항 값을 나타낸 것으로, 보다 상세하게는 금과 유기 반도체층 간의 접촉면(1), 몰리브덴과 유기 반도체층 간의 접촉면(2), 몰리브덴 산화물과 유기 반도체층(3) 간의 접촉면에서의 접촉 저항을 비교한 그래프이다.
이때, 게이트 전압에 따른 접촉 저항에 있어서, (1)에 비해 (2), (3)의 경우, 그 접촉 저항 값이 확연히 낮아진 것을 확인할 수 있다.
또한, 도 7b는 I-V 특성을 나타낸 그래프로, 보다 상세하게는 금(1)과 몰리브덴(2)으로 소스 및 드레인 전극을 각각 형성했을 때의 실험 결과를 나타낸 것이다.
이때, 게이트/소스 전압에 따른 드레인/소스 전류 값을 나타낸 것으로, 금(1)에 비해 몰리브덴(2)을 이용할 경우 게이트/소스 전압에 따른 드레인/소스 전류 값이 확연하게 상승한 것을 알 수 있다.
따라서, 본 발명의 제 1 실시예에서와 같이 금에 비해 산화 반응이 잘 일어나는 몰리브덴, 은, 구리와 같은 물질을 이용하여 소스 및 드레인 전극을 형성하는 것을 통해 박막트랜지스터의 구동 특성을 향상시킬 수 있는 장점이 있다.
--- 제 2 실시예 ---
본 발명의 제 2 실시예는 바텀 게이트/바텀 콘택 구조를 적용한 것을 특징으로 한다.
본 발명의 제 2 실시예는 제 1 실시예와 그 목적 및 효과에 있어서는 동일한 바, 그 구성에 대해서만 간략하게 설명하도록 한다.
도 8은 본 발명의 제 2 실시예에 따른 유기 박막트랜지스터 액정표시장치용 어레이 기판의 단위 화소를 나타낸 평면도이고, 도 9는 도 8의 Ⅸ-Ⅸ'선을 따라 절단하여 나타낸 단면도로, 바텀 게이트/바텀 콘택 구조를 나타낸 것이다.
도 8과 도 9에 도시한 바와 같이, 기판(210) 상에 일 방향으로 게이트 배선(220)과, 상기 게이트 배선(220)에서 연장된 게이트 전극(225)을 구성한다.
상기 게이트 배선(220)과 게이트 전극(225)의 상부를 덮는 게이트 절연막 패턴(145)을 구성한다. 상기 게이트 절연막 패턴(145) 상에는 게이트 배선(220)과 수직 교차하여 화소 영역(PA)을 정의하는 데이터 배선(230)과, 상기 데이터 배선(230)에서 연장된 소스 전극(232)과, 상기 소스 전극(232)과 이격된 드레인 전극(234)을 구성한다.
상기 데이터 배선(230), 소스 및 드레인 전극(232, 234)의 상부에는 금속 산화막 패턴(150)을 구성한다. 상기 금속 산화막 패턴(250)은 소스 및 드레인 전극(232, 234)의 노출된 표면에 O2 플라즈마를 통해 50 ~ 500Å 정도의 매우 얇은 두께로 형성한 것이다. 상기 금속 산화막 패턴(250)은 몰리브덴(Mo), 은(Ag), 구리(Cu)를 기초로 하는 몰리브덴 산화물(MoO3), 은 산화물(AgO3), 구리 산화물(CuO3) 중 선택된 어느 하나를 적용할 수 있다.
상기 드레인 전극(234)과 직접 접촉된 화소 전극(270)을 화소 영역(P)에 대응하여 구성한다. 상기 화소 전극(270)은 인듐-틴-옥사이드(ITO) 및 인듐-징크-옥사이드(IZO)를 포함하는 투명한 도전성 물질 그룹 중 선택된 하나로 구성된다.
상기 소스 전극(232)과 드레인 전극(234)의 이격된 상부 사이로 펜타센(pentacene)과 폴리씨오펜(polythiophene) 등을 포함하는 유기 반도체 물질 그룹 중 선택된 하나로 유기 반도체층(240)을 형성한다. 상기 유기 반도체층(240)은 소스 전극(232)과 드레인 전극(234) 각각의 일 부분과 중첩된 아일랜드 형태의 패턴으로 구성된다.
상기 게이트 전극(225), 게이트 절연막 패턴(245), 소스 및 드레인 전극(232, 234), 금속 산화막 패턴(250), 유기 반도체층(240)을 포함하여 바텀 게이트/바텀 콘택 구조의 유기 박막트랜지스터(OT)를 이룬다.
상기 유기 박막트랜지스터(OT)의 상부에는 화소 영역(PA)에 대응된 화소 전극(270)을 노출하는 픽셀 오픈홀(POH)을 포함하는 보호막(255)을 구성한다. 상기 픽셀 오픈홀(POH)은 화소 전극(270)의 투과율을 향상시키는 기능을 한다.
상기 화소 전극(270)은 전단의 게이트 배선(220)과 중첩되도록 연장 설계하여, 상기 전단의 게이트 배선(220)을 제 1 전극으로 하고, 상기 제 1 전극과 중첩된 화소 전극(270)을 제 2 전극으로 하며, 상기 제 1 전극과 제 2 전극의 사이 공간에 개재된 게이트 절연막 패턴(245)을 유전체층으로 하는 스토리지 커패시터(Cst)가 구성된다.
따라서, 본 발명의 제 2 실시예는 제 1 실시예와 그 구성 만을 달리할 뿐 제 1 실시예와 동일한 효과를 기대할 수 있다. 이러한 본 발명의 제 2 실시예의 제조방법은 제 1 실시예의 제조방법과 큰 차이가 없는 바 그 설명은 생략하도록 한다.
지금까지 설명한 바와 같이, 소스 및 드레인 전극 상부에 반도체층이 위치하는 구조에 대해서는 모두 적용할 수 있다는 것을 유추할 수 있는 바, 본 발명은 상기 제 1 및 제 2 실시예에 한정되는 것은 아니며, 본 발명의 정신 및 사상을 벗어나지 않는 한도 내에서 다양하게 변형 및 변경할 수 있다는 것은 자명한 사실일 것이다.
110 : 기판 120 : 게이트 배선
125 : 게이트 전극 130 : 데이터 배선
132 : 소스 전극 134 : 드레인 전극
140 : 유기 반도체층 145 : 게이트 절연막 패턴
150 : 금속 산화막 패턴 155 : 보호막
170 : 화소 전극 POH : 픽셀 오픈홀
Cst : 스토리지 커패시터

Claims (5)

  1. 스위칭 영역, 화소 영역, 게이트 영역 및 데이터 영역으로 구분된 기판과;
    구리, 은, 몰리브덴 중 어느 하나로 이루어지며, 상기 기판 상의 데이터 영역의 일 방향으로 구성된 데이터 배선과 상기 데이터 배선에서 연장된 소스 전극과 상기 소스 전극과 이격된 드레인 전극과;
    상기 데이터 배선, 소스 및 드레인 전극 각각의 상부 표면에 구성 되며, 상기 데이터 배선, 소스 및 드레인 전극을 이루는 동일한 금속 물질의 산화물로 이루어진 단일층의 금속 산화막 패턴과;
    상기 드레인 전극과 직접 접촉하며 형성된 화소 전극과;
    상기 소스 및 드레인 전극 상에 각각 위치하는 상기 금속 산화막 패턴 위로 형성되며, 상기 소스 및 드레인 전극 각각과 중첩하며 상기 소스 및 드레인 전극의 이격영역에 대응하여 형성된 유기 반도체층과;
    상기 유기 반도체층과 게이트 영역을 덮는 게이트 절연막 패턴과;
    상기 게이트 절연막 패턴 상부에 위치하고, 상기 게이트 영역에 대응된 게이트 배선과, 상기 게이트 배선에서 돌출된 게이트 전극과;
    상기 게이트 전극 및 배선과 데이터 배선과 유기 반도체층을 덮으며, 상기 화소 영역을 노출하는 픽셀 오픈홀을 포함하는 보호막
    을 포함하는 유기 박막트랜지스터 액정표시장치용 어레이 기판.
  2. 제 1 항에 있어서,
    상기 금속 산화막 패턴은 몰리브덴 산화물, 은 산화물, 구리 산화물 중 선택된 어느 하나인 것을 특징으로 하는 유기 박막트랜지스터 액정표시장치용 어레이 기판.
  3. 제 1 항에 있어서,
    상기 금속 산화막 패턴은 50 ~ 500Å 범위의 두께로 형성된 것을 특징으로 하는 유기 박막트랜지스터 액정표시장치용 어레이 기판.
  4. 제 1 항에 있어서,
    상기 화소 전극은 전단의 게이트 배선으로 연장 설계하여, 상기 전단의 게이트 배선을 제 1 전극으로 하고, 상기 제 1 전극과 중첩된 상기 화소 전극을 제 2 전극으로 하며, 상기 제 1 전극과 제 2 전극의 사이 공간에 개재된 상기 게이트 절연막 패턴을 유전체층으로 하는 스토리지 커패시터를 이루는 것을 특징으로 하는 유기 박막트랜지스터 액정표시장치용 어레이 기판.
  5. 스위칭 영역, 화소 영역, 게이트 영역 및 데이터 영역으로 구분된 기판과;
    상기 기판 상의 게이트 영역에 대응된 일 방향으로 구성된 게이트 배선과, 상기 게이트 배선에서 돌출된 게이트 전극과;
    상기 게이트 배선과 게이트 전극의 상부를 덮는 게이트 절연막 패턴과;
    구리, 은, 몰리브덴 중 어느 하나로 이루어지며, 상기 게이트 절연막 패턴 상의 상기 데이터 영역에 대응된 일 방향으로 구성된 데이터 배선과 상기 데이터 배선에서 연장된 소스 전극과 상기 소스 전극과 이격된 드레인 전극과;
    상기 데이터 배선, 소스 및 드레인 전극 각각의 상부 표면에 구성되며, 상기 데이터 배선, 소스 및 드레인 전극을 이루는 동일한 금속 물질의 산화물로 이루어진 단일층의 금속 산화막 패턴과;
    상기 드레인 전극과 직접 접촉하며 형성된 화소 전극과;
    상기 소스 및 드레인 전극 상에 각각 위치하는 상기 금속 산화막 패턴 위로 형성되며, 상기 소스 및 드레인 전극 각각과 중첩하며 상기 소스 및 드레인 전극의 이격영역에 대응하여 형성된 유기 반도체층과;
    상기 데이터 배선, 소스 및 드레인 전극과 유기 반도체층을 덮으며, 상기 화소 전극을 노출하는 픽셀 오픈홀을 포함하는 보호막
    을 포함하는 유기 박막트랜지스터 액정표시장치용 어레이 기판.
KR20140076719A 2014-06-23 2014-06-23 유기 박막트랜지스터 액정표시장치용 어레이 기판 및 그 제조방법 KR101482551B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20140076719A KR101482551B1 (ko) 2014-06-23 2014-06-23 유기 박막트랜지스터 액정표시장치용 어레이 기판 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20140076719A KR101482551B1 (ko) 2014-06-23 2014-06-23 유기 박막트랜지스터 액정표시장치용 어레이 기판 및 그 제조방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020080048562A Division KR101435474B1 (ko) 2008-05-26 2008-05-26 유기 박막트랜지스터 액정표시장치용 어레이 기판 및 그제조방법

Publications (2)

Publication Number Publication Date
KR20140088066A KR20140088066A (ko) 2014-07-09
KR101482551B1 true KR101482551B1 (ko) 2015-01-19

Family

ID=51736841

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20140076719A KR101482551B1 (ko) 2014-06-23 2014-06-23 유기 박막트랜지스터 액정표시장치용 어레이 기판 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101482551B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060115464A (ko) * 2005-05-06 2006-11-09 엘지.필립스 엘시디 주식회사 액정표시장치 및 그의 제조방법
KR100761085B1 (ko) * 2006-11-10 2007-09-21 삼성에스디아이 주식회사 유기박막트랜지스터, 이의 제조방법 및 이를 포함하는유기전계발광소자
KR20070104090A (ko) * 2006-04-21 2007-10-25 엘지.필립스 엘시디 주식회사 액상의 유기 반도체물질을 이용한 액정표시장치용 어레이기판의 제조방법
KR20070110262A (ko) * 2004-12-06 2007-11-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 유기 전계효과 트랜지스터 및 반도체장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070110262A (ko) * 2004-12-06 2007-11-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 유기 전계효과 트랜지스터 및 반도체장치
KR20060115464A (ko) * 2005-05-06 2006-11-09 엘지.필립스 엘시디 주식회사 액정표시장치 및 그의 제조방법
KR20070104090A (ko) * 2006-04-21 2007-10-25 엘지.필립스 엘시디 주식회사 액상의 유기 반도체물질을 이용한 액정표시장치용 어레이기판의 제조방법
KR100761085B1 (ko) * 2006-11-10 2007-09-21 삼성에스디아이 주식회사 유기박막트랜지스터, 이의 제조방법 및 이를 포함하는유기전계발광소자

Also Published As

Publication number Publication date
KR20140088066A (ko) 2014-07-09

Similar Documents

Publication Publication Date Title
US7919778B2 (en) Making organic thin film transistor array panels
US7382040B2 (en) Organic field effect transistor and display using same
US8586979B2 (en) Oxide semiconductor transistor and method of manufacturing the same
US8089065B2 (en) Organic thin film transistors
CN1983663B (zh) 显示装置及其制造方法
CN100593869C (zh) 平板显示器和平板显示器的制造方法
CN1893108B (zh) 平板显示装置及其制造方法
CN101609838B (zh) 有机发光二极管显示装置及其制造方法
EP3270408B1 (en) Thin film transistor, thin film transistor manufacturing method, and image display device using a thin film transistor
CN101114667A (zh) 有机薄膜晶体管基板及其制造方法
CN1971967A (zh) 显示装置及其制造方法
US11374027B2 (en) Manufacturing method of thin film transistor substrate and thin film transistor substrate
KR100670379B1 (ko) 유기 박막 트랜지스터, 그 제조방법 및 이를 구비한 유기발광 디스플레이 장치
US7897216B2 (en) Method for manufacturing organic device and electronic apparatus
CN101097936A (zh) 薄膜晶体管阵列面板及其制造方法
KR101482551B1 (ko) 유기 박막트랜지스터 액정표시장치용 어레이 기판 및 그 제조방법
CN101978523A (zh) 制造顶栅有机半导体晶体管的方法
KR20100039612A (ko) 표시 기판 및 이의 제조 방법
KR101435474B1 (ko) 유기 박막트랜지스터 액정표시장치용 어레이 기판 및 그제조방법
KR100626051B1 (ko) 유기 박막 트랜지스터, 그 제조방법 및 이를 구비한 평판디스플레이 장치
KR20080095540A (ko) 박막 트랜지스터 및 그 제조방법, 이를 포함하는평판표시장치
KR20070071412A (ko) 스위칭 소자의 제조 방법 및 표시 기판
KR101438038B1 (ko) 유기 박막트랜지스터 및 그 제조방법
US20070057252A1 (en) Organic thin film transistor with contact hole and method for fabricating the same
JP2015177099A (ja) トランジスタおよび表示装置

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20171218

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20181226

Year of fee payment: 5