JP2009111000A - 有機半導体素子の製造方法、及び有機半導体素子 - Google Patents

有機半導体素子の製造方法、及び有機半導体素子 Download PDF

Info

Publication number
JP2009111000A
JP2009111000A JP2007278716A JP2007278716A JP2009111000A JP 2009111000 A JP2009111000 A JP 2009111000A JP 2007278716 A JP2007278716 A JP 2007278716A JP 2007278716 A JP2007278716 A JP 2007278716A JP 2009111000 A JP2009111000 A JP 2009111000A
Authority
JP
Japan
Prior art keywords
organic semiconductor
electrode
layer
semiconductor element
underlayer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007278716A
Other languages
English (en)
Inventor
Satoshi Hisamitsu
聡史 久光
Mitsuyoshi Miyai
三嘉 宮井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Konica Minolta Inc
Original Assignee
Konica Minolta Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Konica Minolta Inc filed Critical Konica Minolta Inc
Priority to JP2007278716A priority Critical patent/JP2009111000A/ja
Publication of JP2009111000A publication Critical patent/JP2009111000A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】製造工程の複雑化と高価格化を招くことなく、優れた特性を得ることができる有機半導体素子の製造方法および有機半導体素子を提供する。
【解決手段】電極と該電極の上に成膜される有機半導体層を有する有機半導体素子の製造方法であって、電極は、所定の部材の上にパターン化された下地層を形成する工程と、下地層の上に触媒型無電解めっきによって触媒型無電解めっき層を形成する工程と、の少なくとも2つの工程によって形成され、有機半導体層は、触媒型無電解めっき層の上に成膜する。
【選択図】図1

Description

本発明は、有機半導体素子の製造方法、及び有機半導体素子に関し、特に電極と該電極に成膜される有機半導体膜を有する有機TFTの製造方法、及び有機TFTに関する。
近年、基板上に薄膜トランジスタ(以下、TFTとも記す)を形成する技術が大幅に進歩し、特にアクティブマトリクス型の大画面表示装置の駆動素子への応用開発が進められている。現在実用化されているTFTは、a−Siやpoly−SiといったSi系の無機材料で製造されているが、このような無機材料を用いたTFTの製造においては、真空プロセスや高温プロセスを必要とし、製造コストに大きく影響を及ぼしている。
そこで、このような問題に対応する為、近年、有機材料を用いたTFT(有機TFT)が種々検討されている。有機材料は無機材料に比べ、材料の選択肢が広く、また、有機TFTの製造工程においては、前述の真空プロセス、高温プロセスに代わり、印刷、塗布といった生産性に優れたプロセスが用いられるた為、製造コストを抑えることができる。さらに耐熱性の乏しい、例えば、プラスチックフィルム基板等にも形成することができる可能性があり、多方面への応用が期待されている。
ところで、このような有機TFTにおいて、優れた電気特性を得る為には、有機半導体とソース・ドレイン電極との電気的接触を高めることが肝要である。この為、ソース・ドレイン電極の材料として、有機半導体の仕事関数に近い値の仕事関数を有するAuやPt等の金属材料を用いる方法が提案されている。
そして、これらの材料を用いてソース・ドレイン電極を形成する方法としては、以下の方法等が知られている。
1.蒸着やスパッタによって形成した金属膜をエッチングまたはリフトオフによってパターンニングする方法。
2.金属微粒子インクを印刷によってパターンニングする方法。
3.触媒を印刷しめっきによりパターンニングする方法(特許文献1参照)。
4.パターン化された導電性ベース層上に無電解めっきによってNi層を形成し、形成したNi層上に置換めっきによってAu層を形成する方法(特許文献2参照)。
特開2004−158805号公報 特開2001−203364号公報
しかしながら、前記1に記載の方法は、真空プロセスとフォトリソプロセスを必要とし、工程の複雑化と高価格化を招くという問題がある。また、前記2に記載の方法は、良好な導電性を確保する為には、高温処理を行う必要があり、特にプラスチックフィルム基板等を用いる場合には適さない。また、前記3に記載の方法は、良好な導電性を有する金属電極を容易に形成することができるが、有機半導体との接触抵抗が大きくなり電気特性を損なうという問題がある。また、前記4に記載の方法においては、置換Auめっきは、下地Ni層の溶解に起因するピンホールが多数発生するという問題がある。
本発明は、上記課題を鑑みてなされたもので、製造工程の複雑化と高価格化を招くことなく、優れた特性を得ることができる有機半導体素子の製造方法および有機半導体素子を提供することを目的とする。
上記目的は、下記の1乃至12いずれか1項に記載の発明によって達成される。
1.電極と該電極の上に成膜される有機半導体層を有する有機半導体素子の製造方法であって、
前記電極は、
所定の部材の上にパターン化された下地層を形成する工程と、
前記下地層の上に触媒型無電解めっきによって触媒型無電解めっき層を形成する工程と、の少なくとも2つの工程によって形成され、
前記有機半導体層は、前記触媒型無電解めっき層の上に成膜することを特徴とする有機半導体素子の製造方法。
2.前記電極は、
前記下地層を形成する工程と、
前記下地層の上に置換めっきによって置換めっき層を形成する工程と、
前記置換めっき層の上に前記触媒型無電解めっき層を形成する工程と、の少なくとも3つの工程によって形成されることを特徴とする前記1に記載の有機半導体素子の製造方法。
3.前記触媒型無電解めっき層は、金、銀、銅、白金のいずれか1つ、またはこれらを含む合金であることを特徴とする前記2に記載の有機半導体素子の製造方法。
4.前記下地層は、ニッケル−リン合金、
前記置換めっき層は、金、
前記触媒型無電解めっき層は、金、
であることを特徴とする前記2または3に記載の有機半導体素子の製造方法。
5.前記電極を形成する際に、該電極と同じ層構成を有し該電極に接続される配線層を形成することを特徴とする前記1乃至4のいずれか1項に記載の有機半導体素子の製造方法。
6.前記下地層は、めっきによって形成されるものであって、
前記所定の部材の上に前記下地層のめっき触媒を前記電極、または前記電極及び前記配線層の形状に印刷し、
前記形状に印刷されためっき触媒を用いて前記下地層を形成することを特徴とする前記5に記載の有機半導体素子の製造方法。
7.前記下地層は、めっきによって形成されるものであって、
前記所定の部材の上に金属及び金属酸化物の微粒子またはそのいずれか一方を前記電極、または前記電極及び前記配線層の形状に印刷し、
前記形状に印刷された金属及び金属酸化物の微粒子またはそのいずれか一方の上に前記下地層のめっき触媒を吸着させ、
吸着されためっき触媒を用いて前記下地層を形成することを特徴とする前記5に記載の有機半導体素子の製造方法。
8.前記下地層の上にプライマー層を成膜した後、
前記めっき触媒、または前記金属及び金属酸化物の微粒子またはそのいずれか一方を前記電極、または前記電極及び前記配線層の形状に印刷することを特徴とする前記6または7に記載の有機半導体素子の製造方法。
9.前記触媒型無電解めっき層の上に前記有機半導体層を成膜する前に、
前記触媒型無電解めっき層の表面を、チオールまたはシランカップリング材または有機導電体からなる有機材料で覆うことを特徴とする前記1乃至8のいずれか1項に記載の有機半導体素子の製造方法。
10.前記有機半導体層は、印刷法によって成膜することを特徴とする前記1乃至9のいずれか1項に記載の有機半導体素子の製造方法。
11.前記有機半導体素子は、有機TFTであることを特徴とする前記1乃至10のいずれか1項に記載の有機半導体素子の製造方法。
12.前記1乃至11のいずれか1項に記載の有機半導体素子の製造方法を用いて製造されることを特徴とする有機半導体素子。
本発明によれば、電極を多層構成とし、有機半導体層が成膜される電極の最上層は、触媒型無電解めっきによって形成する構成とした。
触媒型無電解めっきは、めっき液中に還元剤が添加されており、還元剤が酸化されて放出された電子によって金属イオンの還元が起こり金属が析出するものであり、析出金属が還元剤の反応に対して触媒作用を有することに最大の特徴がある。つまり、この自己触媒作用により、金属析出反応は連続的に進行し、メッキ皮膜は成長するのでめっき皮膜を厚くすることができる。
したがって、有機半導体層が成膜される電極の最上層を、このような触媒型無電解めっきによって形成することにより、製造コストを抑えながら導電性の優れた電極が得られる。また、電極の表面が緻密で滑らかになり電極と有機半導体との電気的接触を高めることができる。その結果、優れた特性の有機半導体素子を得ることができる。
以下図面に基づいて、本発明に係る有機半導体素子の代表的な実施形態の1つである有機TFTを説明する。尚、本発明を図示の実施の形態に基づいて説明するが、本発明は該実施の形態に限られない。
最初に本発明に係る有機TFTの構成を図1を用いて説明する。図1は、有機TFT1の概略構成を示す断面図である。
有機TFT1は、図1に示すように、基板P、ゲート電極G、ゲート絶縁膜IF、ソース電極S、ドレイン電極D、半導体膜SF、及びパッシベーション膜PFなどから構成される。
基板Pは、ガラス基板やポリエチレンテレフタレート(PET)、ポリエーテルスルホン(PES)、PCなどの樹脂基板を用いることができるが、特に限定されるものではない。
ゲート電極Gは、蒸着、スパッタ技術などを用いて形成し、材料としては、Au、Ag、Pd、Al、Cr、Pt、Cu、ITOなどを用いることができるが、材料、形成方法ともに特に限定されるものではない。また、パターニング方法としては、フォトリソグラフィー技術などを用いる。尚、印刷法を用いて触媒を塗布し、めっきすることによって形成することもできる。
ゲート絶縁膜IFは、大気圧プラズマCVD法によってテトラエトキシシラン(TEOS)を原料としてSiO2膜を形成する方法、樹脂材料をスピンコートする方法などを用いて形成することができるが、特に限定されるものではない。
ソース電極S、ドレイン電極Dは、図1に示すように、後述の触媒層101、下地層102、めっき層103、104などの複数の層から構成され、少なくとも、後述の有機半導体層SFが成膜されるソース電極S、ドレイン電極Dの最上層は、触媒型無電解めっきによって形成する。
触媒層101は、触媒金属を含むナノ粒子をゲート絶縁膜IFの上に配置する方法、ゲート絶縁膜IFの上に配置した金属ペーストに選択的に触媒を吸着させる方法、触媒金属イオンをゲート絶縁膜IFの上に配置する方法などによって形成する。また下地層102は、蒸着やスパッタなどで形成することも可能であるが、製造コストを抑える為、めっきによって形成することが好ましい。尚、触媒層101、下地層102の形成方法は特に限定されない。また、ソース電極S、ドレイン電極Dの材料、形成方法の詳細は、後述する。
有機半導体層SFの成膜方法は特に限定されるものではなく、真空蒸着やスピンコートなども用いることができるが、スクリーン印刷、インクジェット、マイクロコンタクトプリント、ディスペンサ、凸版、転写などの印刷法を用いると、塗布と同時にパターニングもできる為、製造コストを低減することができ特に好適である。
有機半導体層SFの材料は、多環芳香族化合物や共役系高分子などを用いることができるが、特に限定されない。高分子材料、オリゴマー、低分子材料でもよく、塗布後に分子が分子間相互作用により規則正しく配列し結晶となるものが特に好ましい。ペンタセン、ポルフィリン、フタロシアニン、オリゴチオフェン、オリゴフェニレン、ポリチオフェン、ポリフェニレン、およびこれら誘導体などを用いることができる。具体的には、ペンタセン、6,13−ビス(トリイソプロピルシリルエチニル)ペンタセン、テトラベンゾポルフィリン、ポリ(3−ヘキシルチオフェン)などを用いることができる。また、これらの前駆体を成膜したあと熱処理することなどで有機半導体材料などに変換することもできる。
パッシベーション膜PFは、有機半導体層SFを外部雰囲気から遮断、保護する為に必要に応じて成膜する。
このような構成の有機TFT1において、本発明は、ソース電極S、ドレイン電極Dと有機半導体層SFとの電気的接触を高める為に、有機半導体層SFが成膜されるソース電極S、ドレイン電極Dの最上層を触媒型無電解めっきによって形成するものである。以下に実施例を用いてその詳細を説明する。
(実施例1)
実施例1による有機TFT1の製造方法を図1を用いて説明する。
最初に、住友ベークライト社製のPES基板PにCrをスパッタした後、フォトリソグラフィー法を用いてパターニングし、ゲート電極Gを形成した。続いてゲート電極Gの上に、JSR社製のアクリル樹脂PC403をスピンコートし、ゲート絶縁膜IFを形成した。
次に、AgPdナノインクをインクジェットプリンターを用いてゲート絶縁膜IFの上にソース電極Sおよびドレイン電極Dの形状に印刷し触媒層101を形成した。その後、180℃に加熱したオーブン中で溶媒を揮発させた。
次に、奥野製薬工業社製のNi−Pめっき液NNPニコロンLTCに5分間浸漬し、本発明の下地層に該当するNi−Pめっき層102を形成した。続いて同社製の置換Auめっき液フラッシュゴールドNCに10分間浸漬して置換Auめっき層103を形成した。さらに同社製の自己触媒型無電解Auめっき液セルフゴールドOTK−SDに10分間浸漬して触媒型無電解Auめっき層104を形成し、ソース電極Sおよびドレイン電極Dを完成させた。
次に、完成されたソース電極Sおよびドレイン電極Dを覆うように、TIPSペンタセン(6,13−ビス(トリイソプロピルシリルエチニル)ペンタセン)をインクジェット法(以下、IJ法とも記す)を用いて塗布し、有機半導体層SFを成膜した。
このようにして有機TFT1を10素子作成し、その特性を測定したところ、Ion(ON電流)の平均値は11.7μAと良好な特性を示し、また、そのばらつきは±20%と小さかった。
このように本発明に係る実施例1による有機TFT1においては、ソース電極Sおよびドレイン電極Dを多層構成とし、そのうち最も有機半導体層SFに近い層を触媒型無電解Auめっきにより形成した。このような構成にすることにより、製造コストを抑えながら導電性の優れた電極が得られるとともに、電極の表面が緻密で滑らかになり電極と有機半導体層SFとの電気的接触を高められることが確認できた。
また、Ni−Pめっき層102と触媒型無電解Auめっき層104の間に置換Auめっき層103を設けることにより、触媒型無電解めっきを安定して行なうことができ、表面が緻密で滑らかな電極を安定して得られることが確認できた。
また、有機半導体層SFと接触するソース電極Sおよびドレイン電極Dの最上層がAuであると電気的接触が特に良好であり、下地層(被置換めっき層)にニッケル−リン合金を用いることにより、Auの層をあまり厚くしなくても導電性を確保することができ製造コストを低減できることが確認できた。
(比較例1)
比較例1による有機TFT1のソース電極Sおよびドレイン電極Dの構成は、実施例1の場合における触媒型無電解Auめっき層104を有さないものであり、その他の構成は、実施例1の場合と同様である。
最初に、実施例1の場合と同様にして、触媒層101〜置換Auめっき層103を形成し、ソース電極Sおよびドレイン電極Dを完成させた。その後、完成されたソース電極Sおよびドレイン電極Dを覆うように、TIPSペンタセンをIJ法を用いて塗布し、有機半導体層SFを成膜した。
このようにして有機TFT1を10素子作成し、その特性を測定したところ、Ionの平均値は1.5μAと小さかった。これは、ソース電極Sおよびドレイン電極SとTIPSペンタセンとの接触抵抗が大きい為に電流が流れ難くなったものと考えられる。また、ばらつきは±50%と大きく、電極表面が均一でないことが想定できる。
(実施例2)
実施例2による有機TFT1の構成を図2に示す。図2は、実施例2による有機TFT1の概略構成を示す断面図である。
最初に、図2に示すように、アクリルラテックスをゲート絶縁膜IFの上にスピンコートにより成膜しプライマー層111を形成した。続いてプライマー層111の上に、実施例1の場合と同様にして、触媒層101〜触媒型無電解Auめっき層104を形成し、ソース電極Sおよびドレイン電極Dを完成させた。その後、完成されたソース電極Sおよびドレイン電極Dを覆うように、TIPSペンタセンをIJ法を用いて塗布し、有機半導体層SFを成膜した。
このようにして有機TFT1を10素子作成し、その特性を測定したところ、Ionの平均値は10.6μAと良好な特性を示し、また、そのばらつきは±10%であった。ばらつきが小さいのはプライマー層111を設けたことにより、AgPdナノインクの印刷安定性が高まった為と考えられる。
(実施例3)
実施例3による有機TFT1の構成を図3に示す。図3は、実施例3による有機TFT1の概略構成を示す断面図である。
最初に、図3に示すように、実施例1の場合と同様にして、触媒層101〜触媒型無電解Auめっき層104を形成した。続いて触媒型無電解Auめっき層104の表面をチオール113で修飾する為に、東京化成社製のペンタフルオロベンゼンチオールのエタノール溶液に20時間浸漬し、エタノールおよび純水で洗浄後、80℃で乾燥させ、ソース電極Sおよびドレイン電極Dを完成させた。その後、完成されたソース電極Sおよびドレイン電極Dを覆うように、TIPSペンタセンをIJ法を用いて塗布し、有機半導体層SFを成膜した。
このようにして有機TFT1を10素子作成し、その特性を測定したところ、Ionの平均値は13.0μAと良好な特性を示し、また、そのばらつきは±20%と小さかった。
(比較例2)
最初に、実施例1の場合と同様にして、ゲート電極G、ゲート絶縁膜IFを形成した。
次に、ポジレジスト薄膜をスピンコートし、フォトリソグラフィー法を用いてソース電極Sおよびドレイン電極Dを設けたい箇所のみレジスト薄膜を除去した。続いてAuをスパッタにより約50nmの厚みで全面に成膜した後、レジスト薄膜を除去してソース電極Sおよびドレイン電極Dを形成した。その後、完成されたソース電極Sおよびドレイン電極Dを覆うように、TIPSペンタセンをIJ法を用いて塗布し、有機半導体層SFを成膜した。
このようにして有機TFT1を10素子作成し、その特性を測定したところ、Ionの平均値は12.0μA、また、そのばらつきは±10%と良好な特性であった。これらの値は、実施例1〜3の場合と同等のレベルである。しかしながら、真空プロセスとフォトリソプロセスの回数が増える為、製造工程の複雑化と高価格化を招いた。
(実施例4)
実施例4による有機TFT1の構成を図4に示す。図4は、実施例4による有機TFT1の概略構成を示す断面図である。
最初に、実施例1の場合と同様にして、ゲート電極G、ゲート絶縁膜IFを形成した。
次に、塩化パラジウム溶液115を、マイクロディスペンサーを用いてゲート絶縁膜IFの上にソース電極Sおよびドレイン電極Dの形状に印刷した。
次に、実施例1の場合と同様にして、下地層102〜触媒型無電解Auめっき層104を形成し、ソース電極Sおよびドレイン電極Dを完成させた。
次に、完成されたソース電極Sおよびドレイン電極Dを覆うように、テトラベンゾポルフィリンの前駆体をIJ法を用いて塗布した後、210℃のホットプレートで加熱して前駆体を有機半導体に変換した。
このようにして有機TFT1を10素子作成し、その特性を測定したところ、Ionの平均値は17.6μAと良好な特性を示し、また、そのばらつきは±20%と小さかった。
(比較例3)
比較例3による有機TFT1のソース電極Sおよびドレイン電極Dの構成は、実施例4の場合における触媒型無電解Auめっき層104を有さず、また、有機半導体層SFの材料をTIPSペンタセンとするものであり、その他の構成は、実施例4の場合と同様である。
最初に、実施例1の場合と同様にして、ゲート電極G、ゲート絶縁膜IFを形成した。
次に、塩化パラジウム溶液115を、マイクロディスペンサーを用いてゲート絶縁膜IFの上にソース電極Sおよびドレイン電極Dの形状に印刷した。
次に、実施例1の場合と同様にして、下地層102〜置換Auめっき層103を形成し、ソース電極Sおよびドレイン電極Dを完成させた。
次に、完成されたソース電極Sおよびドレイン電極Dを覆うように、TIPSペンタセンをIJ法を用いて塗布し、有機半導体層SFを成膜した。
このようにして有機TFT1を10素子作成し、その特性を測定したところ、Ionの平均値は2.3μAと小さかった。ソース電極Sおよびドレイン電D極とTIPSペンタセンの接触抵抗が大きい為に電流が流れにくくなったものと考えられる。また、ばらつきは±50%と大きく、電極表面が均一でないことが想定できる。
(実施例5)
実施例5による有機TFT1の構成を図5に示す。図5は、実施例5による有機TFT1の概略構成を示す断面図である。
最初に、実施例1の場合と同様にして、ゲート電極G、ゲート絶縁膜IFを形成した。
次に、Agペースト117を、スクリーン印刷機を用いてゲート絶縁膜IFの上にソース電極Sおよびドレイン電極Dの形状に印刷し。その後、180℃に加熱したオーブン中で溶媒を揮発させた。
次に、奥野製薬工業社製のプリディップ液NNPアクセラBに30秒間、同社製の活性化液NNPアクセラに3分間、同社製のポストディップ液NNPポストディップ401に1分間、同社製のNi−Pめっき液NNPニコロンLTCに5分間浸漬してNi−Pめっき層102を形成した。続いて実施例1の場合と同様にして、置換Auめっき層103、触媒型無電解Auめっき層104を形成し、ソース電極Sおよびドレイン電極Dを完成させた。
次に、完成されたソース電極Sおよびドレイン電極Dを覆うように、TIPSペンタセンをIJ法を用いて塗布し、有機半導体層SFを成膜した。
このようにして有機TFT1を10素子作成し、その特性を測定したところ、Ionの平均値は10.1μAと良好な特性を示し、そのばらつきは±20%と小さかった。
(比較例4)
比較例4による有機TFT1のソース電極Sおよびドレイン電極Dの構成は、実施例5の場合における触媒型無電解Auめっき層104を有さないものであり、その他の構成は、実施例5の場合と同様である。
最初に、実施例1の場合と同様にして、ゲート電極G、ゲート絶縁膜IFを形成した。
次に、Agペースト117を、スクリーン印刷機を用いてゲート絶縁膜IFの上にソース電極Sおよびドレイン電極Dの形状に印刷した。その後、180℃に加熱したオーブン中で溶媒を揮発させた。
次に、奥野製薬工業社製のプリディップ液NNPアクセラBに30秒間、同社製の活性化液NNPアクセラに3分間、同社製のポストディップ液NNPポストディップ401に1分間、同社製のNi−Pめっき液NNPニコロンLTCに5分間浸漬してNi−Pめっき層102を形成した。続いて実施例1の場合と同様にして、置換Auめっき層103を形成し、ソース電極Sおよびドレイン電極Dを完成させた。
次に、完成されたソース電極Sおよびドレイン電極Dを覆うように、TIPSペンタセンをIJ法を用いて塗布し、有機半導体層SFを成膜した。
このようにして有機TFT1を10素子作成し、その特性を測定したところ、Ionの平均値は1.3μAと小さかった。これは、ソース電極およびドレイン電極DとTIPSペンタセンとの接触抵抗が大きい為に電流が流れ難くなったものと考えられる。また、ばらつきは±50%と大きく、電極表面が均一でないことが想定できる。
以上、本発明を実施の形態を参照して説明してきたが、本発明は前述の実施の形態に限定して解釈されるべきでなく、適宜変更、改良が可能であることは勿論である。例えば、実施例1乃至5においては、ソース電極Sおよびドレイン電極Dは、Ni−Pめっき層102と触媒型無電解Auめっき層104の間に置換Auめっき層103を設ける構成としたが、置換Auめっき層103を設けずに、Ni−Pめっき層102の上に触媒型無電解Auめっき層104を形成する構成としてもよい。この場合、触媒型無電解めっきの安定性は、実施例1乃至5に比べて劣るが、従来のように、置換Auめっき層の上に有機半導体層を成膜する場合よりも、有機半導体層との電気的接触は高められる。
また、ソース電極Sおよびドレイン電極Dを形成する際には、ソース電極Sおよびドレイン電極Dと同じ層構成を有し、ソース電極Sおよびドレイン電極D電極に接続される配線層を同時に形成するようにしてもよい。これにより、配線層を形成する工程を別途設ける必要がなく工程を簡略化することができ製造コストを低減することができる。
本発明の実施例1による有機TFTの構成を示す断面図である。 本発明の実施例2による有機TFTの構成を示す断面図である。 本発明の実施例3による有機TFTの構成を示す断面図である。 本発明の実施例4による有機TFTの構成を示す断面図である。 本発明の実施例5による有機TFTの構成を示す断面図である。
符号の説明
1 有機TFT
101 触媒層(AgPdナノインク)
102 Ni−Pめっき層(下地層)
103 置換Auめっき層
104 触媒型無電解Auめっき層
111 プライマー層
113 チオール
115 塩化パラジウム
117 Agペースト
D ドレイン電極
G ゲート電極
IF ゲート絶縁膜
P 基板
PF パッシベーション膜
S ソース電極
SF 有機半導体膜(有機半導体層)

Claims (12)

  1. 電極と該電極の上に成膜される有機半導体層を有する有機半導体素子の製造方法であって、
    前記電極は、
    所定の部材の上にパターン化された下地層を形成する工程と、
    前記下地層の上に触媒型無電解めっきによって触媒型無電解めっき層を形成する工程と、の少なくとも2つの工程によって形成され、
    前記有機半導体層は、前記触媒型無電解めっき層の上に成膜することを特徴とする有機半導体素子の製造方法。
  2. 前記電極は、
    前記下地層を形成する工程と、
    前記下地層の上に置換めっきによって置換めっき層を形成する工程と、
    前記置換めっき層の上に前記触媒型無電解めっき層を形成する工程と、の少なくとも3つの工程によって形成されることを特徴とする請求項1に記載の有機半導体素子の製造方法。
  3. 前記触媒型無電解めっき層は、金、銀、銅、白金のいずれか1つ、またはこれらを含む合金であることを特徴とする請求項2に記載の有機半導体素子の製造方法。
  4. 前記下地層は、ニッケル−リン合金、
    前記置換めっき層は、金、
    前記触媒型無電解めっき層は、金、
    であることを特徴とする請求項2または3に記載の有機半導体素子の製造方法。
  5. 前記電極を形成する際に、該電極と同じ層構成を有し該電極に接続される配線層を形成することを特徴とする請求項1乃至4のいずれか1項に記載の有機半導体素子の製造方法。
  6. 前記下地層は、めっきによって形成されるものであって、
    前記所定の部材の上に前記下地層のめっき触媒を前記電極、または前記電極及び前記配線層の形状に印刷し、
    前記形状に印刷されためっき触媒を用いて前記下地層を形成することを特徴とする請求項5に記載の有機半導体素子の製造方法。
  7. 前記下地層は、めっきによって形成されるものであって、
    前記所定の部材の上に金属及び金属酸化物の微粒子またはそのいずれか一方を前記電極、または前記電極及び前記配線層の形状に印刷し、
    前記形状に印刷された金属及び金属酸化物の微粒子またはそのいずれか一方の上に前記下地層のめっき触媒を吸着させ、
    吸着されためっき触媒を用いて前記下地層を形成することを特徴とする請求項5に記載の有機半導体素子の製造方法。
  8. 前記下地層の上にプライマー層を成膜した後、
    前記めっき触媒、または前記金属及び金属酸化物の微粒子またはそのいずれか一方を前記電極、または前記電極及び前記配線層の形状に印刷することを特徴とする請求項6または7に記載の有機半導体素子の製造方法。
  9. 前記触媒型無電解めっき層の上に前記有機半導体層を成膜する前に、
    前記触媒型無電解めっき層の表面を、チオールまたはシランカップリング材または有機導電体からなる有機材料で覆うことを特徴とする請求項1乃至8のいずれか1項に記載の有機半導体素子の製造方法。
  10. 前記有機半導体層は、印刷法によって成膜することを特徴とする請求項1乃至9のいずれか1項に記載の有機半導体素子の製造方法。
  11. 前記有機半導体素子は、有機TFTであることを特徴とする請求項1乃至10のいずれか1項に記載の有機半導体素子の製造方法。
  12. 請求項1乃至11のいずれか1項に記載の有機半導体素子の製造方法を用いて製造されることを特徴とする有機半導体素子。
JP2007278716A 2007-10-26 2007-10-26 有機半導体素子の製造方法、及び有機半導体素子 Pending JP2009111000A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007278716A JP2009111000A (ja) 2007-10-26 2007-10-26 有機半導体素子の製造方法、及び有機半導体素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007278716A JP2009111000A (ja) 2007-10-26 2007-10-26 有機半導体素子の製造方法、及び有機半導体素子

Publications (1)

Publication Number Publication Date
JP2009111000A true JP2009111000A (ja) 2009-05-21

Family

ID=40779203

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007278716A Pending JP2009111000A (ja) 2007-10-26 2007-10-26 有機半導体素子の製造方法、及び有機半導体素子

Country Status (1)

Country Link
JP (1) JP2009111000A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013024734A1 (ja) * 2011-08-15 2013-02-21 株式会社ニコン トランジスタの製造方法及びトランジスタ
WO2014199672A1 (ja) * 2013-06-11 2014-12-18 シャープ株式会社 半導体素子、および半導体素子の製造方法
WO2016067590A1 (ja) * 2014-10-29 2016-05-06 凸版印刷株式会社 薄膜トランジスタおよびその製造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002348680A (ja) * 2001-05-22 2002-12-04 Sharp Corp 金属膜パターンおよびその製造方法
JP2004158805A (ja) * 2002-11-08 2004-06-03 Asahi Kasei Corp 有機半導体素子の製造方法及び有機半導体素子
JP2006261517A (ja) * 2005-03-18 2006-09-28 Ricoh Co Ltd 有機薄膜トランジスタ、それを備えた表示装置および有機薄膜トランジスタの製造方法。
JP2006346962A (ja) * 2005-06-15 2006-12-28 Seiko Epson Corp パターンの形成方法及び液滴吐出ヘッド
JP2007042852A (ja) * 2005-08-03 2007-02-15 Kansai Paint Co Ltd トランジスタ及びその製造方法
JP2007042717A (ja) * 2005-08-01 2007-02-15 Tokyo Institute Of Technology テトラチアフルバレン誘導体、テトラセレナフルバレン誘導体及びp型有機電界効果トランジスタ
JP2007173812A (ja) * 2005-12-21 2007-07-05 Palo Alto Research Center Inc 薄膜トランジスタバックプレーン回路およびその製造方法
WO2007083087A1 (en) * 2006-01-18 2007-07-26 Qinetiq Limited Method of fabricating a semiconductor device

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002348680A (ja) * 2001-05-22 2002-12-04 Sharp Corp 金属膜パターンおよびその製造方法
JP2004158805A (ja) * 2002-11-08 2004-06-03 Asahi Kasei Corp 有機半導体素子の製造方法及び有機半導体素子
JP2006261517A (ja) * 2005-03-18 2006-09-28 Ricoh Co Ltd 有機薄膜トランジスタ、それを備えた表示装置および有機薄膜トランジスタの製造方法。
JP2006346962A (ja) * 2005-06-15 2006-12-28 Seiko Epson Corp パターンの形成方法及び液滴吐出ヘッド
JP2007042717A (ja) * 2005-08-01 2007-02-15 Tokyo Institute Of Technology テトラチアフルバレン誘導体、テトラセレナフルバレン誘導体及びp型有機電界効果トランジスタ
JP2007042852A (ja) * 2005-08-03 2007-02-15 Kansai Paint Co Ltd トランジスタ及びその製造方法
JP2007173812A (ja) * 2005-12-21 2007-07-05 Palo Alto Research Center Inc 薄膜トランジスタバックプレーン回路およびその製造方法
WO2007083087A1 (en) * 2006-01-18 2007-07-26 Qinetiq Limited Method of fabricating a semiconductor device
JP2009524231A (ja) * 2006-01-18 2009-06-25 キネティック リミテッド 半導体デバイスの製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013024734A1 (ja) * 2011-08-15 2013-02-21 株式会社ニコン トランジスタの製造方法及びトランジスタ
CN103733319A (zh) * 2011-08-15 2014-04-16 株式会社尼康 晶体管的制造方法及晶体管
JPWO2013024734A1 (ja) * 2011-08-15 2015-03-05 株式会社ニコン トランジスタの製造方法及びトランジスタ
US9401478B2 (en) 2011-08-15 2016-07-26 Nikon Corporation Method for manufacturing transistor and transistor
WO2014199672A1 (ja) * 2013-06-11 2014-12-18 シャープ株式会社 半導体素子、および半導体素子の製造方法
WO2016067590A1 (ja) * 2014-10-29 2016-05-06 凸版印刷株式会社 薄膜トランジスタおよびその製造方法
JPWO2016067590A1 (ja) * 2014-10-29 2017-08-10 凸版印刷株式会社 薄膜トランジスタおよびその製造方法
CN107078164A (zh) * 2014-10-29 2017-08-18 凸版印刷株式会社 薄膜晶体管及其制造方法

Similar Documents

Publication Publication Date Title
JP4100351B2 (ja) 薄膜トランジスタの製造方法
CN102024846B (zh) 3端子电子器件和2端子电子器件
TWI252525B (en) Method for forming metal monolayer film, method for forming wiring, and method for producing field effect transistors
JP5109223B2 (ja) 電界効果型トランジスタ
US7348593B2 (en) Thin film transistor and method of fabricating the same
US20130015444A1 (en) Evaporation mask, method of manufacturing evaporation mask, electronic device, and method of manufacturing electronic device
KR101508780B1 (ko) 유기 박막 트랜지스터의 제조방법 및 그에 의해 제조된 유기 박막 트랜지스터
JP2005150640A (ja) 薄膜トランジスタの製造方法、薄膜トランジスタ、薄膜トランジスタ回路、電子デバイスおよび電子機器
KR20100019375A (ko) 유기 박막 트랜지스터, 그 제조 방법, 및 전자 디바이스
JP4951878B2 (ja) 電界効果型トランジスタの製造方法
CN102867914A (zh) 电子器件和半导体器件的制造方法
JP5261744B2 (ja) 有機tftの製造方法、及び有機tft
JP2014123670A (ja) 薄膜トランジスタおよびその製造方法
JP2009111000A (ja) 有機半導体素子の製造方法、及び有機半導体素子
JP6043295B2 (ja) 電子デバイス
JP2007073856A (ja) 導電性パターンの形成方法、半導体装置の製造方法、および有機電界発光素子の製造方法
CN104332559A (zh) 一种低操作电压有机场效应晶体管及其制备方法
JP2006259383A (ja) 電子デバイス用基板の製造方法、電子デバイス用基板、電子デバイスおよび電子機器
JP2007258218A (ja) 有機トランジスタおよびその製造方法
JP2009524231A5 (ja)
JP5110143B2 (ja) 電界効果型トランジスタ
US7358184B2 (en) Method of forming a conductive via plug
JP2006156752A (ja) 有機半導体材料層のパターニング方法、半導体装置の製造方法、電界発光有機材料層のパターニング方法、有機エレクトロルミネッセンス表示装置の製造方法、導電性高分子材料層のパターニング方法、及び、配線層の形成方法
US20120132991A1 (en) Organic thin-film transistor, and process for production thereof
JP2009177214A (ja) 電界効果型トランジスタの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100611

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20110218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121022

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121106

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130305