JP5261744B2 - 有機ｔｆｔの製造方法、及び有機ｔｆｔ - Google Patents

Description

本発明は、有機ＴＦＴの製造方法、及び有機ＴＦＴに関し、特に電極と該電極に成膜される有機半導体膜を有する有機ＴＦＴの製造方法、及び有機ＴＦＴに関する。

近年、基板上に薄膜トランジスタ（以下、ＴＦＴとも記す）を形成する技術が大幅に進歩し、特にアクティブマトリクス型の大画面表示装置の駆動素子への応用開発が進められている。現在実用化されているＴＦＴは、ａ−Ｓｉやｐｏｌｙ−ＳｉといったＳｉ系の無機材料で製造されているが、このような無機材料を用いたＴＦＴの製造においては、真空プロセスや高温プロセスを必要とし、製造コストに大きく影響を及ぼしている。

そこで、このような問題に対応する為、近年、有機材料を用いたＴＦＴ（有機ＴＦＴ）が種々検討されている。有機材料は無機材料に比べ、材料の選択肢が広く、また、有機ＴＦＴの製造工程においては、前述の真空プロセス、高温プロセスに代わり、印刷、塗布といった生産性に優れたプロセスが用いられる為、製造コストを抑えることができる。さらに耐熱性の乏しい、例えばプラスチックフィルム基板等にも形成することができる可能性があり、多方面への応用が期待されている。

ところで、このような有機ＴＦＴにおいて、優れた電気特性と高い信頼性を得る為には、有機半導体とソース・ドレイン電極との電気的接触を高めることが肝要である。この為有機半導体の仕事関数に近い値の仕事関数を有するＡｕやＰｔ等の金属材料を用いてソース・ドレイン電極を形成する方法が提案されている。

例えば、真空蒸着や真空スパッタにより下地部材の上にＡｕ層を形成した後、フォトリソグラフィー法を用いてパターニングすることによりソース・ドレイン電極を形成する方法が知られている（特許文献１参照）。
特開２００３−２５８２６１号公報

特許文献１に記載の方法は、電極材料にＡｕを用いることにより、有機半導体とソース・ドレイン電極との接触抵抗が低く、優れた電気特性を得ることができる。しかしながら、高温試験による特性の劣化や外部負荷による特性の劣化といった信頼性面における問題があった。また、真空プロセスとフォトリソプロセスを必要とし、工程の複雑化と高価格化を招くという問題がある。

一方、ＩＪ法（インクジェット法）を用いた印刷により下地部材の上にソース・ドレイン電極を形成することも考えられる。この場合は、高い信頼性を得ることができる。しかしながら、インクジェット法で射出できる電極材料インクの選択肢は極めて少なく、有機ＴＦＴのソース・ドレイン電極材料として好適であるＡｕは用いることができない。この為、Ａｇナノ粒子やＡｇＰｄナノ粒子を溶媒に分散させたナノインクを用いているのが現状であり、優れた電気特性を得ることは困難なものである。

本発明は、上記課題を鑑みてなされたもので、製造工程の複雑化と高価格化を招くことなく、優れた特性と高い信頼性を得ることができる有機ＴＦＴの製造方法、及び有機ＴＦＴを提供することを目的とする。

上記目的は、下記の１乃至８いずれか１項に記載の発明によって達成される。

１．ソース・ドレイン電極と該ソース・ドレイン電極の上に成膜される有機半導体層を有する有機ＴＦＴの製造方法であって、
前記ソース・ドレイン電極は、
所定の部材の上にパターン化された下地層を形成する工程と、
前記下地層の上に該下地層を部分的に露出させる複数の開口を有する不連続な電極表面層を形成する工程と、の少なくとも２つの工程によって形成され、
前記有機半導体層は、前記電極表面層および前記複数の開口を介して部分的に露出した前記下地層の上に成膜することを特徴とする有機ＴＦＴの製造方法。

２．前記電極表面層は、金であることを特徴とする前記１に記載の有機ＴＦＴの製造方法。

３．前記下地層は、ニッケルまたは銅であることを特徴とする前記１または２に記載の有機ＴＦＴの製造方法。

４．前記電極表面層は、置換めっき法によって形成することを特徴とする前記１乃至３のいずれか１項に記載の有機ＴＦＴの製造方法。

５．前記下地層は、下地触媒型めっき法によって形成することを特徴とする前記１乃至４のいずれか１項に記載の有機ＴＦＴの製造方法。

６．前記下地層の厚みは、２０ｎｍ以上、２０００ｎｍ以下であることを特徴とする前記１乃至５のいずれか１項に記載の有機ＴＦＴの製造方法。

７．前記有機半導体層は、印刷法によって成膜することを特徴とする前記１乃至６のいずれか１項に記載の有機ＴＦＴの製造方法。

８．前記１乃至７のいずれか１項に記載の有機ＴＦＴの製造方法を用いて製造されることを特徴とする有機ＴＦＴ。

本発明によれば、ソース・ドレイン電極を所定の部材の上にパターン化された下地層と下地層の上に該下地層を部分的に露出させる複数の開口を有する不連続な電極表面層の少なくとも２つの層から形成し、有機半導体層を、電極表面層および複数の開口を介して部分的に露出した下地層の上に成膜する構成とした。

すなわち、有機半導体層が成膜される電極表面層を複数の開口を有する不連続な膜とした。これにより、温度変化や外部負荷等のストレスによりソース・ドレイン電極と有機半導体層との界面（接触面）に発生する応力変化の影響を抑えることができる。その結果、温度変化や外部負荷に係らず良好な接触状態を維持することができ、信頼性を高めることができる。

また、有機半導体層を、電極表面層および複数の開口を介して部分的に露出した下地層の２つの層の上に成膜するようにした。これにより、例えば、電極表面層を有機半導体の仕事関数に近い値の仕事関数を有し高いキャリア移動度が得られるＡｕとし、また、下地層を電極表面層であるＡｕや下地層が成膜される下地部材（例えば、ゲート絶縁膜）等との密着性に優れたＮｉまたはＣｕとした場合、有機半導体層は、これらの２つの層の上に成膜されるので、優れた電気特性と高い信頼性を得ることができる。

以下図面に基づいて、本発明に係る有機ＴＦＴの実施の形態を説明する。尚、本発明を図示の実施の形態に基づいて説明するが、本発明は該実施の形態に限られない。

最初に本発明の実施形態に係る有機ＴＦＴの構成を図１を用いて説明する。図１は、有機ＴＦＴ１の概略構成を示す断面図である。

有機ＴＦＴ１は、図１に示すように、基板Ｐ、ゲート電極Ｇ、ゲート絶縁膜ＩＦ、ソース電極Ｓ、ドレイン電極Ｄ、有機半導体膜ＳＦ、及びパッシベーション膜ＰＦなどから構成される。

基板Ｐは、ガラス基板やポリエチレンテレフタレート（ＰＥＴ）、ポリエーテルスルホン（ＰＥＳ）、ＰＣなどの樹脂基板を用いることができるが、特に限定されるものではない。

ゲート電極Ｇは、蒸着、スパッタ技術などを用いて形成し、材料としては、Ａｕ、Ａｇ、Ｐｄ、Ａｌ、Ｃｒ、Ｐｔ、Ｃｕ、ＩＴＯなどを用いることができるが、材料、形成方法ともに特に限定されるものではない。また、パターニング方法としては、フォトリソグラフィー技術などを用いる。尚、印刷法を用いて触媒を塗布し、めっきすることによって形成することやＩＪ法を用いて印刷することで形成することもできる。

ゲート絶縁膜ＩＦは、大気圧プラズマＣＶＤ法によってテトラエトキシシラン（ＴＥＯＳ）を原料としてＳｉＯ₂膜を形成する方法、樹脂材料をスピンコートする方法などを用いて形成することができるが、特に限定されるものではない。

ソース電極Ｓ、ドレイン電極Ｄは、図１に示すように、後述の触媒層１０１、下地層１０２、電極表面層１０３などの複数の層から構成される。尚、ソース電極Ｓ、ドレイン電極Ｄの材料、形成方法の詳細は後述する。

有機半導体層ＳＦの成膜方法は特に限定されるものではなく、真空蒸着やスピンコートなどを用いることができるが、スクリーン印刷、ＩＪ法、マイクロコンタクトプリント、ディスペンサ、凸版、転写などの印刷法を用いると、塗布と同時にパターニングもできる為、製造コストを低減することができ特に好適である。

有機半導体層ＳＦの材料は、多環芳香族化合物や共役系高分子などを用いることができるが、特に限定されない。高分子材料、オリゴマー、低分子材料でもよく、塗布後に分子が分子間相互作用により規則正しく配列し結晶となるものが特に好ましい。ペンタセン、ポルフィリン、フタロシアニン、オリゴチオフェン、オリゴフェニレン、ポリチオフェン、ポリフェニレン、およびこれら誘導体などを用いることができる。具体的には、ペンタセン、６，１３−ビス（トリイソプロピルシリルエチニル）ペンタセン、テトラベンゾポルフィリン、ポリ（３−ヘキシルチオフェン）などを用いることができる。また、これらの前駆体を成膜したあと熱処理することなどで有機半導体材料などに変換することもできる。

パッシベーション膜ＰＦは、有機半導体層ＳＦを外部雰囲気から遮断、保護する為に必要に応じて成膜する。

このような構成の有機ＴＦＴ１において、本発明は、ソース電極Ｓ、ドレイン電極Ｄと有機半導体層ＳＦとの電気的接触を高め、且つ安定して維持できるようにすることにより、優れた電気特性と高い信頼性を実現するものである。具体的には、ソース電極Ｓ、ドレイン電極Ｄを下地層１０２と、下地層１０２の上に該下地層１０２を部分的に露出させる複数の開口を有する不連続な電極表面層１０３の少なくとも２つの層から形成する。そして、有機半導体層ＳＦを、電極表面層１０３および複数の開口を介して部分的に露出した下地層１０２の２つの層の上に成膜するするものである。以下、その詳細について説明する。

ソース電極Ｓ、ドレイン電極Ｄは、図１に示したように、触媒層１０１、下地層１０２、電極表面層１０３などの複数の層から構成される。

下地層１０２は、ゲート絶縁膜ＩＦ、電極表面層１０３、有機半導体層ＳＦと触れるため、これらの膜との密着性に優れたＮｉ、Ｔｉ、Ｃｒ、Ｃｕなどを用いる。これらは電極表面層１０３の材料である後述のＡｕやゲート絶縁膜ＩＦの材料である樹脂または無機絶縁物などのいずれの材料とも密着性に優れ、また、低抵抗である。特にＮｉは、密着性に優れ、また、表面電極層１０３を形成する際に用いる後述の置換Ａｕめっきを容易に行うことができるので、最も好適である。

下地層１０２の形成方法としては、蒸着、スパッタ、下地触媒めっき法などを用いることができる。特に、下地触媒めっき法は、プロセスが簡便であることから好適である。具体的には、触媒となるインク、例えばＡｇＰｄナノ粒子やＰｄナノ粒子を分散させた液を印刷法を用いて、図１に示すようにソース電極Ｓおよびドレイン電極Ｄの形状に印刷して触媒層１０１を形成し、その触媒パターン上にＮｉめっきするものである。

また、別の方法としては、触媒効果のないＡｇナノインク（ナノ粒子分散液）を印刷法を用いて、図１に示すようにソース電極Ｓおよびドレイン電極Ｄの形状に印刷した後、触媒溶液（ＡｇＰｄナノ粒子やＰｄナノ粒子を分散させた液）に浸すことで、Ａｇナノインクのパターン上に選択的に触媒層１０１を形成し、その触媒パターン上にＮｉめっきする方法などもある。

尚、下地層１０２は、連続膜であることが望ましい。下地膜１０２が不連続な膜であると、その不連続部分が信頼性の低下を招く。

電極表面層１０３は、下地層１０２の上に、該下地層１０２を部分的に露出させる複数の開口を有する不連続な膜に形成する。

電極表面層１０３の材料は、Ａｕ、Ｐｔ、Ｐｄなどを用いることができるが、有機半導体の仕事関数に近い値の仕事関数を有し高いキャリア移動度が得られるＡｕが好適である。

電極表面層１０３を不連続な膜構造に形成する方法としては、以下の方法などが挙げられる。

１．真空蒸着またはスパッタにより成膜し、フォトリソグラフィー法を用いて、不連続な膜に加工する方法。

２．成膜前に数ｎｍ〜数μｍ程度の大きさの微粒子を下地層１０２の表面に配置しておき、その上に電極表面層１０３をスパッタにより成膜した後、微粒子を取り除くことにより、不連続な膜を形成する方法。

３．触媒を不連続な形状に印刷して触媒層１０１を形成し、その触媒パターン上に下地触媒めっき法を用いてめっきすることにより、不連続な膜を形成する方法。

４．置換めっき法を用い、下地層１０２の表面が完全に置換めっきされる前に、めっきプロセスを停止することにより、不連続な膜を形成する方法。

前記１、２項に記載の方法は、真空プロセスを用いるため、工程の複雑化と高価格化をを招く。また、前記１項に記載のフォトリソグラフィー法を用いる方法は、フォトマスク、露光器、現像、エッチング工程等の影響により、解像度が数μｍ程度が限界となり、粗いパターンの不連続膜しか形成できない。不連続膜のパターンは細かければ細かいほど、本発明の効果は大きくなる。前記２乃至４項に記載の方法は、細かいパターンの不連続膜が得られるため好ましい。

前記３、４項に記載の方法は、真空プロセスを使わないため、非常にプロセスが簡便であり、より好ましい。特に、置換めっき法を用いる前記４項に記載の方法は、最もプロセスが簡便であり、また、信頼性にも優れており好適である。

ここで、置換Ａｕめっき法を用いて電極表面層１０３を形成した場合のめっき状態を図２を用いて説明する。図２（ａ）は、電極表面層１０３を上から見た時の模式図、図２（ｂ）は、図２（ａ）において、電極表面層１０３の上に有機半導体層ＳＦを成膜したときのＡ−Ａ′断面を示す模式図である。

下地層１０２の表面が完全に置換めっきされる前に、めっきプロセスを停止することにより、図２（ａ）に示すように、下地層１０２の表面には、Ａｕ粒子１０３ａが散在した状態で置換され、不連続な電極表面層１０３が形成される。そして、散在するＡｕ粒子１０３ａの隙間（開口）から複数の部位において下地層１０２ａが露出している。

このような表面状態で、有機半導体膜ＳＦを成膜すると、有機半導体膜ＳＦは、図２（ｂ）に示すように、Ａｕ粒子１０３ａが散在した状態からなる電極表面層１０３と散在するＡｕ粒子１０３ａの隙間（開口）を介して露出した下地層１０２ａの２つの層と接することができる。

これにより、温度変化や外部負荷等のストレスによりソース電極Ｓ、ドレイン電極Ｄと有機半導体層ＳＦとの界面（接触面）に発生する応力変化をＡｕ粒子１０３ａの隙間（開口）で吸収することができ、その影響を抑えることができる。その結果、温度変化や外部負荷に係らず良好な接触状態を維持することができ、信頼性を高めることができる。また、有機半導体層ＳＦは、高いキャリア移動度が得られるＡｕからなる電極表面層１０３とＡｕやゲート絶縁膜ＩＦ等との密着性に優れたＮｉまたはＣｕからなる下地層１０２の２つの層の上に成膜されるので、優れた電気特性と高い信頼性を得ることができる。

次に、本発明に係る有機ＴＦＴの製造方法による実施例を説明する。

（実施例１）
最初に、ＡｇナノインクをＩＪ法を用いて住友ベークライト社製のＰＥＳ基板Ｐの上にゲート電極Ｇの形状に印刷しゲート電極Ｇを形成した。続いてゲート電極Ｇの上に、ＪＳＲ社製のアクリル樹脂ＰＣ４０３をスピンコートし、ゲート絶縁膜ＩＦを形成した。

次に、めっき触媒であるＡｇＰｄナノインクをＩＪ法を用いてゲート絶縁膜ＩＦの上にソース電極Ｓおよびドレイン電極Ｄの形状に印刷し触媒層１０１を形成した。

次に、奥野製薬工業社製のＮｉめっき液ＮＮＰニコロンＬＴＣに５分間浸漬して下地触媒型めっきを行い、厚みが２００ｎｍの下地層（Ｎｉめっき層）１０２を形成した。

続いて同社製の置換Ａｕめっき液フラッシュゴールドＮＣに浸漬して電極表面層（置換Ａｕめっき層）１０３を形成した。この時、電極表面層（置換Ａｕめっき層）１０３の厚みを０〜２００ｎｍの不連続な膜に形成する為、置換Ａｕめっき液への浸漬時間は５分間とし、下地層１０２の表面が完全に置換Ａｕめっきされる前に、めっきプロセスを停止した。

次に、完成されたソース電極Ｓおよびドレイン電極Ｄを覆うように、ＴＩＰＳペンタセンをＩＪ法を用いて塗布し、有機半導体層ＳＦを成膜した。

（比較例１）
図３に比較例１によるソース電極Ｓ、ドレイン電極Ｄの構成を示す。図３に示すように比較例１によるソース電極Ｓ、ドレイン電極Ｄの構成は単層構成である。スパッタ法を用いてゲート絶縁膜ＩＦの上にＡｕ層１０７を形成した後、フォトリソグラフィー法を用いてパターニングすることにより、厚みが２００ｎｍの連続な膜であるソース電極Ｓ、ドレイン電極Ｄを形成した。

（実施例２）
実施例２によるソース電極Ｓ、ドレイン電極Ｄの構成は、実施例１の場合と同様であるが、置換Ａｕめっき液への浸漬時間を、実施例１の場合の１／３とし、電極表面層（置換Ａｕめっき層）１０３の厚みを０〜７０ｎｍの不連続な膜に形成した。

（比較例２）
比較例２によるソース電極Ｓ、ドレイン電極Ｄの構成は、実施例１の場合と同様であるが、下地層（Ｎｉめっき層）１０２の表面が完全に置換Ａｕめっきされるまで置換Ａｕめっき液へ浸漬し、電極表面層（置換Ａｕめっき層）１０３の厚みを１００〜３００ｎｍの連続な膜に形成した。

（比較例３）
比較例３によるソース電極Ｓ、ドレイン電極Ｄの構成は、電極表面層（置換Ａｕめっき層）１０３を設けず、下地層（Ｎｉめっき層）１０２のみの単層構成とした。

このようにして製作した実施例１、実施例２、及び比較例１〜比較例３による有機ＴＦＴ１の信頼性試験結果を下記表１に示す。表１は、高温試験（１４０℃×１００時間）、折り曲げ試験（３ｃｍΦの曲げ）前後の有機ＴＦＴ１のキャリア移動度の測定結果を示す表である。

実施例１の場合は、キャリア移動度が高く、また、信頼性試験による特性の劣化も見られず、優れた特性と高い信頼性を得ることができることを確認できた。

一方、比較例１の場合は、ソース電極Ｓ、ドレイン電極ＤがＡｕ層であることから初期のキャリア移動度は高いものの、連続な膜であることから信頼性試験により特性の大きな劣化が見られた。

また、実施例２の場合は、初期のキャリア移動度は、実施例１の場合よりも若干低いもの、信頼性試験による特性の劣化は見られず、実施例１の場合と同様に、優れた特性と高い信頼性を得ることができることを確認できた。

一方、比較例２の場合は、実施例１の場合と同様に、初期のキャリア移動度は高いものの、めっきが過剰であり連続な膜であることから信頼性試験により特性の大きな劣化が見られた。

また、比較例３の場合は、置換Ａｕめっき層を有さないことから、キャリア移動度は、初期から著しく低い値を示した。

次に、実施例１の場合と同様の構成で、下地層（Ｎｉめっき層）１０２の厚みが異なる６種類の有機ＴＦＴ１を製作した。その信頼性試験結果を下記表２に示す。表２は、高温試験（１４０℃×１００時間）、折り曲げ試験（３ｃｍΦの曲げ）前後の有機ＴＦＴ１のキャリア移動度の測定結果を示す表である。

表２に示すように、下地層（Ｎｉめっき層）１０２の厚みが、２０ｎｍ〜２０００ｎｍの範囲において、キャリア移動度が高く、また、信頼性試験による特性の劣化も見られない。

このことにより、下地層（Ｎｉめっき層）１０２の厚みは、少なくとも数ｎｍ以上、より好適には２０ｎｍ以上あれば密着性は向上する。また、厚すぎるとＮｉ膜の内部応力が発生し、接触抵抗が大きくなる傾向があり、２０００ｎｍ以下が好ましいことが確認できた。

このように本発明の実施形態に係る有機ＴＦＴ１においては、ソース電極Ｓ、ドレイン電極Ｄをゲート絶縁膜ＩＦの上にパターン化された下地層（Ｎｉめっき層）１０２と下地層１０２の上に該下地層１０２を部分的に露出させる複数の開口を有する不連続な電極表面層（置換Ａｕめっき層）１０３の少なくとも２つの層から形成し、有機半導体層ＳＦを、電極表面層１０３および複数の開口を介して部分的に露出した下地層１０２の上に成膜する構成とした。

すなわち、有機半導体層ＳＦが成膜される電極表面層１０３を複数の開口を有する不連続な膜とした。これにより、温度変化や外部負荷等のストレスによりソース電極Ｓ、ドレイン電極Ｄと有機半導体層ＳＦとの界面（接触面）に発生する応力変化の影響を抑えることができる。その結果、温度変化や外部負荷に係らず良好な接触状態を維持することができ、信頼性を高めることができる。

また、有機半導体層ＳＦを、電極表面層１０３および複数の開口を介して部分的に露出した下地層１０２の２つの層の上に成膜するようにした。これにより、例えば、電極表面層１０３を有機半導体ＳＦの仕事関数に近い値の仕事関数を有し高いキャリア移動度が得られるＡｕとし、また、下地層１０２を電極表面層１０３であるＡｕや下地層１０２が成膜されるゲート絶縁膜ＩＦ等との密着性に優れたＮｉまたはＣｕとした場合、有機半導体層ＳＦは、これらの２つの層の上に成膜されるので、優れた電気特性と高い信頼性を得ることができる。

本発明の実施形態に係る有機ＴＦＴの構成を示す断面図である。 置換Ａｕめっきの状態を示す模式図である。 比較例１による有機ＴＦＴの構成を示す断面図である。

符号の説明

１ 有機ＴＦＴ
１０１ 触媒層（ＡｇＰｄナノインク）
１０２ Ｎｉめっき層（下地層）
１０３ 置換Ａｕめっき層（電極表面層）
１０７ Ａｕ層
Ｄ ドレイン電極
Ｇ ゲート電極
ＩＦ ゲート絶縁膜
Ｐ 基板
ＰＦ パッシベーション膜
Ｓ ソース電極
ＳＦ 有機半導体膜（有機半導体層）

Claims (8)

1. ソース・ドレイン電極と該ソース・ドレイン電極の上に成膜される有機半導体層を有する有機ＴＦＴの製造方法であって、
   前記ソース・ドレイン電極は、
   所定の部材の上にパターン化された下地層を形成する工程と、
   前記下地層の上に該下地層を部分的に露出させる複数の開口を有する不連続な電極表面層を形成する工程と、の少なくとも２つの工程によって形成され、
   前記有機半導体層は、前記電極表面層および前記複数の開口を介して部分的に露出した前記下地層の上に成膜され、
   前記電極表面層は、置換めっき法によって形成されることを特徴とする有機ＴＦＴの製造方法。
2. ソース・ドレイン電極と該ソース・ドレイン電極の上に成膜される有機半導体層を有する有機ＴＦＴの製造方法であって、
   前記ソース・ドレイン電極は、
   所定の部材の上にパターン化された下地層を形成する工程と、
   前記下地層の上に該下地層を部分的に露出させる複数の開口を有する不連続な電極表面層を形成する工程と、の少なくとも２つの工程によって形成され、
   前記有機半導体層は、前記電極表面層および前記複数の開口を介して部分的に露出した前記下地層の上に成膜され、
   前記下地層は、下地触媒型めっき法によって形成されることを特徴とする有機ＴＦＴの製造方法。
3. 前記電極表面層は、金であることを特徴とする請求項１または２に記載の有機ＴＦＴの製造方法。
4. 前記下地層は、ニッケルまたは銅であることを特徴とする請求項１乃至３のいずれか１項に記載の有機ＴＦＴの製造方法。
5. 前記下地層は、下地触媒型めっき法によって形成されることを特徴とする請求項１に記載の有機ＴＦＴの製造方法。
6. 前記下地層の厚みは、２０ｎｍ以上、２０００ｎｍ以下であることを特徴とする請求項１乃至５のいずれか１項に記載の有機ＴＦＴの製造方法。
7. 前記有機半導体層は、印刷法によって成膜されることを特徴とする請求項１乃至６のいずれか１項に記載の有機ＴＦＴの製造方法。
8. 請求項１乃至７のいずれか１項に記載の有機ＴＦＴの製造方法を用いて製造されることを特徴とする有機ＴＦＴ。

Images