JP4614652B2

JP4614652B2 - 薄膜トランジスタの作製方法、及び表示装置の作製方法

Info

Publication number: JP4614652B2
Application number: JP2003397643A
Authority: JP
Inventors: 厳藤井
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2003-11-27
Filing date: 2003-11-27
Publication date: 2011-01-19
Anticipated expiration: 2023-11-27
Also published as: JP2005159143A

Description

本発明は、対象の材料が混入された組成物を噴出する方法を用いた配線の作製方法、薄膜トランジスタの作製方法、及び表示装置の作製方法に関する。

ピエゾ方式やサーマルジェット方式に代表される液滴吐出技術が注目を集めている。この液滴吐出技術は活字、画像の描画に使われてきたが、半導体分野におけるパターン形成などへ応用する試みが始まっている。このような液滴吐出技術として、インクジェット法によって、膜パターンの形成方法を改善し、厚膜化を達成し、細線化の要請も満たし、導電膜とした場合に断線や短絡等の問題を生じない膜パターンの形成方法が提案されている（特許文献１参照）。

一方、半導体分野において、基板表面と、ゲート絶縁膜及びゲート絶縁膜との密着性を高めるため、基板の表面に粗面化処理を施したものがある（特許文献２参照）。
特開２００３−１３３６９１号公報特開平７−２７３３３２号公報

上記のような液滴吐出方法により配線等を形成する場合、薄膜トランジスタ（ＴＦＴとも表記する）の微細化が進むにつれ、高いパターニング精度が必要となってくる。そのため、自己整合的にＴＦＴを形成する必要性が高くなってくる。また上記文献はパターンの厚膜化を達成し、細線化の要請を検討しているが、密着性も検討すべき事項となっている。

そこで本発明は、液滴吐出方法によりパターンを形成する場合、自己整合的に形成し、さらに該パターンの密着性を高めることを課題とする。

本発明は、上記課題を鑑み、粗面化された面、及び該面上に設けられている第１のパターンにより、選択的にパターンを形成可能な方法により第２のパターンを自己整合的に形成することを特徴とする。第１のパターン上の表面は、粗面化された面と比べ、平坦性が高く、平坦な面とみなすことができる。そのため、粗面化された面と、平坦な面とにより、自己整合的に第２のパターンを形成することができる。

さらにこのとき、粗面化された面は、ゲート電極上の平坦な面と比較して、液滴に対して濡れ性が高く、親液性を示す。その結果、第２のパターンは、粗面化された面に優先的に形成され、平坦な面には形成されにくい。この特性を利用すると、自己整合的に第２のパターンを形成しやすくなり、好ましい。

またこのような粗面化された面上に、選択的にパターンを形成可能な方法を用いてパターンを形成することにより、パターンの密着性を高めることができる。

粗面化された面とは、表面に凹凸形状が形成された面であって、凹凸の高低差は、５０ｎｍ〜３００ｎｍ、好ましくは１００ｎｍ以下とする。そして凹凸の高低差は、凹凸形状上に形成する被膜の厚さによる設定することができる。

またパターンとは、ゲート配線（ゲート電極を含む）、ソース配線（ソース電極を含む）、若しくはドレイン配線（ドレイン電極を含む）等の配線、半導体膜若しくはゲート絶縁膜等の機能性薄膜、又はパターニングに使用するマスク等が挙げられる。

例えばパターンとして配線を形成する場合、配線の被形成面に粗面化処理を行う。その結果、配線の密着性を高めることができる。その後、機能性薄膜を形成すると、凹凸の高低差にもよるが、該機能性薄膜は、被形成面の表面の凹凸形状をうつすように（沿うように）形成することができる。そのため、機能性薄膜の表面にも凹凸形状が形成され、該機能性薄膜上に形成する第２の配線の密着性も高めることができる。すなわち、被形成面に粗面化処理を行った場合、被形成面のみではなく、被形成面の表面の凹凸形状をうつして形成される機能性薄膜によっても、配線の密着性を向上させることができる。

凹凸を形成する方法は、ドライエッチング法、フロスト加工法、又はサンドブラスト法がある。ドライエッチング法では、フッ素系ガスを用いればよく、例えばＣＨＦ₃とＯ₂との混合ガスを用いることができる。フロスト加工法とは、ガラス基板等をフッ酸（ＨＦ）に浸け、反応のムラによりミクロンオーダーの凹凸を形成する方法である。フッ酸の濃度、温度、又は反応減速剤等の添加剤によって、凹凸形状を制御することができる。サンドブラスト法とは、ガラス面に非常に細かい砂を吹き付けて削る方法である。圧力、吹き付けるの砂の粒子の大きさ、又は吹き付ける時間によって、凹凸形状を制御することができる。

選択的にパターンを形成可能な方法として、導電膜や絶縁膜などの材料が混入された組成物の液滴（ドットとも表記する）を選択的に吐出する液滴吐出法を用いることができる。液滴吐出法は、その方式によっては、インクジェット法とも呼ばれる。

このとき、組成物はドット状に吐出したり、ドットが連なった柱状に吐出することがある。また組成物がドット状又は柱状に吐出されることを単に滴下又は噴出と表記する。すなわち、複数のドットが連続して吐出されるため、ドットとして認識されず線状に吐出されることもあるが、合わせて滴下又は噴出と表記する。

導電体としては、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、タングステン（Ｗ）、ニッケル（Ｎｉ）、タンタル（Ｔａ）、ビスマス（Ｂｉ）、鉛（Ｐｂ）、インジウム（Ｉｎ）、錫（Ｓｎ）、亜鉛（Ｚｎ）、チタン（Ｔｉ）、若しくはアルミニウム（Ａｌ）、これらからなる合金、これらの分散性ナノ粒子、又はハロゲン化銀の微粒子を用いることができる。特に低抵抗な銀、銅を用いるとよい。

また透明導電膜として、インジウム錫酸化物（ＩＴＯ、Indium Tin Oxide）、酸化インジウムに２〜２０％の酸化亜鉛（ＺｎＯ）を混合したＩＺＯ（indium zinc oxide）、酸化インジウムに２〜２０％の酸化珪素（ＳｉＯ₂）を混合したＩＴＳＯ、有機インジウム、有機スズ、等を用いることもできる。

組成物中において導電体等の材料が効率よく分散するため、微粒子となる導電体の表面を有機物、又は導電物によりコーティングするとよい。また表面を覆う物質は、積層構造を有してもよい。表面を覆う物質は導電性を有すると好ましいが、絶縁性を有しても加熱処理等により除去すればよい。特に銅を用いる場合、半導体膜中等に銅が拡散することを防止するため、銅微粒子の表面を導電性材料等で覆うとよい。

本発明は、粗面化された面及び、選択的に形成されたパターン上の平坦な面を用いて、液滴吐出法により第２のパターンを自己整合的に形成することを特徴としている。そのため、液滴吐出法により形成するパターンとして、例えばソース電極及びドレイン電極を形成する場合、粗面化された面及び、選択的に形成されたゲート電極上の平坦な面により、自己整合的にソース電極及びドレイン電極を形成することができる。このとき、粗面化された面の凹凸形状により、ゲート電極の密着性は向上する。また、粗面化された基板の凹凸形状をうつして、ソース電極及びドレイン電極の被形成面が凹凸形状を有するため、ソース電極及びドレイン電極の密着性も向上する。すなわち本発明は、パターンの被形成面が凹凸形状を有することを特徴とする。

またパターンを形成する工程において、自己整合的に形成したいパターン以外は、液滴吐出法により形成しなくともよい。例えば、液滴吐出法により形成するパターンとして、ソース電極及びドレイン電極を形成する場合、ゲート電極は液滴吐出法により必ずしも形成する必要はない。

また本発明は、エレクトロルミネセンスと呼ばれる発光を発現する有機物、又は有機物と無機物の混合物を含む媒体を、電極間に介在させた発光素子と、ＴＦＴと、が接続された表示装置を特徴とする。また本発明は、液晶層を電極間に介在させた液晶素子と、ＴＦＴと、が接続された表示装置を特徴とする。このような表示装置のＴＦＴを、本発明の液滴吐出法を用いて形成することができる。

このように本発明は、パターンを自己整合的に形成し、さらに粗面化された基板によりパターンの密着性を高めることを特徴としており、薄膜トランジスタの構造等は限定されない。すなわち、結晶性半導体膜及び非結晶性半導体膜のいずれを有する薄膜トランジスタであってもよく、半導体膜より下方にゲート電極が設けられる所謂ボトムゲート型、及び半導体膜より上方にゲート電極が設けられる所謂トップゲート型のいずれの構造を有する薄膜トランジスタであってもよい。

以上のように、粗面化された面と、該面上に形成された第１のパターン上の平坦な面とにより、第２のパターンを自己整合的に形成することができる。
その結果、高いパターニング精度でパターンを形成することができ、薄膜トランジスタの微細化に対応することができる。

また粗面化された面により、該面上に形成するパターンの密着性を向上することができる。さらには、粗面化された面上に形成された機能性薄膜が、該形状をうつして形成することもできる。その結果、粗面化された面に接して形成されないパターンであっても、密着性を高めることができる。

また液滴吐出法により配線やマスク等のパターンを形成すると、材料の利用効率が向上し、コストの削減、廃液処理量の削減が可能となる。特に液滴吐出法によりパターンを形成すると、フォトリソグラフィー工程と比較して工程の簡略化を行うことができる。その結果、設備投資コストの削減、コストの削減、製造時間を短縮することができる。

以下に、本発明の実施の形態を図面に基づいて説明する。なお、実施の形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。

またＴＦＴはゲート、ソース、ドレインの３端子を有するが、ソース端子（ソース電極）、ドレイン端子（ドレイン電極）に関しては、トランジスタの構造上、明確に区別が出来ない。よって、素子間の接続について説明する際は、ソース電極、ドレイン電極のうち一方を第１の電極、他方を第２の電極と表記する。

（実施の形態１）
本実施の形態では、薄膜トランジスタの作製方法の一例について説明する。

まず図１（Ａ）に示すように、絶縁表面を有し、表面を粗面化した基板１００を用意する。粗面化した基板とは、表面に凹凸形状が形成された基板である。このとき凹凸の高低差は、粗面化した基板上に形成する被膜の厚さにもよるが、５０ｎｍ〜３００ｎｍ、好ましくは１００ｎｍ以下とする。このような基板の凹凸形状は、ドライエッチング法、フロスト加工法、又はサンドブラスト法により形成することができる。

基板には、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、ステンレス基板、バルク半導体膜等を用いることができる。また、ポリエチレン-テレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）に代表されるプラスチックや、アクリル等の可撓性を有する合成樹脂からなる基板は、一般的に他の基板と比較して耐熱温度が低い傾向にあるが、作製工程における処理温度に耐え得るのであれば用いることが可能である。特に、半導体膜を結晶化するための加熱工程を要しない非晶質半導体膜を有する薄膜トランジスタを形成する場合、可撓性を有する合成樹脂からなる基板を用いやすい。

基板上には、必要に応じて下地膜を形成してもよい。下地膜は、基板中に含まれるＮａなどのアルカリ金属やアルカリ土類金属が、半導体膜中に拡散し、半導体素子の特性に悪影響を及ぼすのを防ぐために形成する。そのため、アルカリ金属やアルカリ土類金属の半導体膜への拡散を抑えることができる酸化珪素、窒化珪素、窒化酸化珪素、酸化チタン（ＴｉＯｘ）、窒化チタンなどの絶縁体を用いて下地膜を形成することができる。特に、下地膜の材料は、該下地膜上に形成されるパターンと密着性の高いものを選択するとよい。例えば、Ａｇを用いてゲート電極を形成する場合、酸化チタンからなる下地膜を形成すると好ましい。なお下地膜は単層構造又は積層構造を有してもよい。

また下地膜は、不純物が半導体膜へ拡散することが防止できれば、必ずしも設ける必要はない。そのため、以下に示す本実施の形態のように、ゲート電極上にゲート絶縁膜を介して半導体膜を形成する場合、下地膜を設ける必要はない。それは、ゲート絶縁膜が半導体膜へ不純物の拡散を防止する機能を果たすことができるからである。

また基板材料からみて、下地膜を設けると好ましい場合がある。ガラス基板、ステンレス基板またはプラスチック基板のように、アルカリ金属やアルカリ土類金属が多少なりとも含まれている基板を用いる場合、不純物の拡散を防ぐという観点から下地膜を設けることは有効である。一方、石英基板など不純物の拡散がさして問題とならない場合は、必ずしも下地膜を設ける必要はない。

このように下地膜を形成する場合、下地膜に対して粗面化処理を行ってもよい。すなわち、ゲート電極の被形成面に粗面化処理を行えばよい。

その後図１（Ｂ）に示すように、液滴吐出法を用いて、溶媒中に導電体が混入した液滴を基板上に滴下して、ゲート電極１０３として機能する導電膜を形成する。導電膜は、単層構造及び積層構造のいずれを有してもよい。積層構造を有する場合、例えば下層導電膜として液滴吐出法によりＡｇを含む液滴を滴下し、上層導電膜として液滴吐出法やスパッタリング法によりＣｕを形成してもよい。Ｃｕのように低抵抗材料を形成することにより、配線抵抗が低減し、配線抵抗に伴う発熱や信号遅延を防止することができる。

また積層構造のゲート電極を形成する手段として、メッキ法を用いてもよい。えば、電気メッキ法又は無電解メッキ法により、液滴吐出法により形成された第１の導電膜の周りに第２の導電膜を形成してもよい。具体的には電気メッキ処理を行い、液滴吐出法により形成されたＡｇの周りに、Ｃｕを形成することができる。また電流を流す必要のない無電解メッキ処理を行い、液滴吐出法により形成されたＡｇの周りに、Ｃｕを形成してもよい。その結果、配線抵抗の低減、配線抵抗に伴う発熱や信号遅延を防止することができる。特に、第１の導電膜を微細化して形成する場合、第２の導電膜により配線抵抗を低下することができるため好ましい。またＣｕのように拡散性の高い導電体を形成する場合、拡散を防止するためＣｕを覆うようにバリア膜を形成するとよい。

本実施の形態では、テトラデカンの溶媒中にＡｇ₂Ｏの微粒子が分散している液滴を滴下する。このようなＡｇ₂Ｏは絶縁体であるが、焼成することにより還元され、導体であるＡｇとなる。また基板に粗面化処理を行った結果、基板とゲート電極との接着面積が大きくなり、密着性を高めることができる。

その後、液滴中の溶媒を除去する必要があるとき、焼成したり、乾燥させるため加熱処理を施す。具体的には、所定の温度、例えば２００℃〜３００℃で加熱すればよく、好ましくは酸素を有する雰囲気で加熱処理を行う。このときゲート電極表面に凹凸が生じないように加熱温度を設定する。特に本実施の形態のように銀（Ａｇ）を有する液滴を用いる場合、酸素及び窒素を有する雰囲気で加熱処理を行うとよい。例えば、酸素の組成比は、１０〜２５％となるように設定する。すると、液滴の溶媒中に含まれる接着剤等の熱硬化性樹脂などの有機物が分解されるため、有機物を含まない銀（Ａｇ）を得ることができる。その結果、ゲート電極表面の平坦性を高め、比抵抗値を低くすることができる。このとき、ゲート電極表面の平坦性の高い領域（平坦領域）１０と、粗面化処理による凹凸が形成された領域（凹凸領域）１１とが形成される。

またゲート電極は、銀（Ａｇ）以外にタンタル、タングステン、チタン、モリブデン、アルミニウム、銅から選ばれた元素、または前記元素を主成分とする合金材料もしくは化合物材料で形成することもできる。また導電膜は、液滴吐出法以外に、スパッタリング法、プラズマＣＶＤ法により形成することができる。スパッタリング法、プラズマＣＶＤ法により形成する導電膜として、リン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜や、ＡｇＰｄＣｕ合金を用いることができる。

図１（Ｃ）に示すように、ゲート電極を覆ってゲート絶縁膜１０４として機能する絶縁膜を形成する。このとき、ゲート電極上以外の凹凸領域に設けられたゲート絶縁膜は、基板の凹凸形状をうつして形成されるため、凹凸形状が反映された形状を有する。

絶縁膜としては、酸化珪素、窒化珪素又は窒化酸化珪素等の無機材料からなる絶縁体を用いることができる。また、ポリシラザン、ポリビニルアルコール等の有機材料からなる絶縁体を用いてもよい。無機材料からなる絶縁体を用いる場合、プラズマＣＶＤ法、又はスパッタリング法により形成することができる。また有機材料からなる絶縁体は、スピンコーティング法、ディップ法、又は液滴吐出法により形成することができる。このような絶縁膜は、積層構造又は単層構造を有することができる。

特に本実施の形態のように、銀（Ａｇ）をゲート電極として用いる場合、ゲート絶縁膜には窒化珪素膜を用いると好ましい。酸素を有する絶縁膜を用いると、銀（Ａｇ）と反応し、酸化銀が形成されゲート電極表面が荒れる恐れがあるからである。

ゲート絶縁膜上に、半導体膜１０５を形成する。このとき、ゲート電極上以外の凹凸領域に設けられた半導体膜は、基板の凹凸形状が反映された形状を有する。半導体膜は、プラズマＣＶＤ法、スパッタリング法、液滴吐出法等により形成することができる。半導体膜の膜厚は２５〜２００ｎｍ（好ましくは３０〜６０ｎｍ）とする。また半導体膜の材料は珪素だけではなくシリコンゲルマニウムも用いることができる。シリコンゲルマニウムを用いる場合、ゲルマニウムの濃度は０．０１〜４．５ａｔｏｍｉｃ％程度であることが好ましい。

また半導体膜は、非晶質半導体、非晶質状態と結晶状態とが混在したセミアモルファス半導体（ＳＡＳとも表記する）、非晶質半導体中に０．５ｎｍ〜２０ｎｍの結晶粒を観察することができる微結晶半導体、及び結晶性半導体から選ばれたいずれの状態を有してもよい。特に、０．５ｎｍ〜２０ｎｍの結晶を粒観察することができる微結晶状態はいわゆるマイクロクリスタル（μｃ）と呼ばれている。

ＳＡＳは、非晶質構造と結晶構造（単結晶、多結晶を含む）との中間的な構造を有し、自由エネルギー的に安定な第３の状態を有する半導体である。また短距離秩序を持ち格子歪みを有する結晶質な領域を含んでいる。そして少なくとも膜中の一部の領域には、０．５〜２０ｎｍの結晶領域を観測することができ、珪素を主成分とする場合にはラマンスペクトルが５２０ｃｍ^-1よりも低波数側にシフトしている。Ｘ線回折では珪素結晶格子に由来するとされる（１１１）、（２２０）の回折ピークが観測される。また未結合手（ダングリングボンド）の中和剤として、ＳＡＳには水素またはハロゲンを少なくとも１原子％またはそれ以上含ませている。

ＳＡＳは、珪化物気体をグロー放電分解することにより得ることができる。代表的な珪化物気体としては、ＳｉＨ₄であり、その他にもＳｉ₂Ｈ₆、ＳｉＨ₂Ｃｌ₂、ＳｉＨＣｌ₃、ＳｉＣｌ₄、ＳｉＦ₄などを用いることができる。珪化物気体を水素、水素とヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種または複数種の希ガス元素で希釈して用いることによりＳＡＳの形成を容易なものとすることができる。このとき希釈率が１０倍〜１０００倍の範囲となるように、珪化物気体を希釈すると好ましい。またＳｉ₂Ｈ₆及びＧｅＦ₄を用い、ヘリウムガスで希釈する方法を用いてＳＡＳを形成することができる。グロー放電分解による被膜の反応生成は減圧下で行うと好ましく、圧力は概略０．１Ｐａ〜１３３Ｐａの範囲で行えばよい。グロー放電を形成するための電力は１ＭＨｚ〜１２０ＭＨｚ、好ましくは１３ＭＨｚ〜６０ＭＨｚの高周波電力を供給すればよい。基板加熱温度は３００度以下が好ましく、１００〜２５０度の基板加熱温度が推奨される。

また結晶性半導体膜は、非晶質半導体膜を加熱又はレーザー照射により結晶化して形成することができる。また、直接、結晶性半導体膜を形成してもよい。この場合、ＧｅＦ₄、又はＦ₂等のフッ素系ガスと、ＳｉＨ₄、又はＳｉ₂Ｈ₆等のシラン系ガスとを用い、熱又はプラズマを利用して直接、結晶性半導体膜を形成することができる。

本実施の形態では、半導体膜１０５として、プラズマＣＶＤ法を用いて、珪素を主成分とする非晶質半導体膜（非晶質珪素膜、アモルファスシリコンとも表記する）を形成する。

次いで、一導電型を有する半導体膜を形成する。このとき、ゲート電極上以外の凹凸領域に設けられた一導電型を有する半導体膜は、基板の凹凸形状が反映された形状を有する。なお一導電型を有する半導体膜を形成すると、半導体膜と電極とのコンタクト抵抗が低くなり好ましいが、必要に応じて設ければよい。一導電型を有する半導体膜は、プラズマＣＶＤ法、スパッタリング法、液滴吐出法等を用いて形成することができる。本実施の形態では、プラズマＣＶＤ法によりＮ型を有する半導体膜１０６を形成する。

半導体膜１０５と、Ｎ型を有する半導体膜１０６とをプラズマＣＶＤ法により形成する場合、半導体膜と、Ｎ型を有する半導体膜、更にはゲート絶縁膜を連続形成することができる。具体的には、プラズマＣＶＤ装置の処理室内への原料ガスの供給を変化させることにより大気開放することなく、連続形成することができる。その結果、半導体膜と、Ｎ型を有する半導体膜、更にはゲート絶縁膜の各々の界面への不純物付着を防止することができる。

図１（Ｄ）に示すように、マスク１０７を用いて半導体膜１０５及びＮ型を有する半導体膜１０６を所望の形状にパターニングする。そのため、所望箇所にマスク１０７を形成し、該マスクを用いてドライエッチング又はウェットエッチングによりパターニングする。マスクは、液滴吐出法又はフォトリソグラフィー法により形成することができる。なお、材料の利用効率が向上し、コストの削減、廃液処理量の削減が可能となるため液滴吐出法を用いてマスクを形成すると好ましい。更に液滴吐出法によりマスクを形成すると、フォトリソグラフィー工程の簡略化を行うことができる。すなわち、フォトマスク形成、露光等が不要となり、設備投資コストの削減を達成でき、製造時間を短縮することができる。

マスク材料として、無機材料（酸化シリコン、窒化シリコン、酸化窒化シリコンなど）、感光性または非感光性の有機材料（ポリイミド、アクリル、ポリアミド、ポリイミドアミド、ポリビニルアルコール、レジストまたはベンゾシクロブテン）を用いることができる。例えばポリイミドを用いて液滴吐出法によりマスクを形成する場合、所望箇所に液滴吐出法によりポリイミドを吐出した後、焼成するため１５０〜３００℃で加熱処理を行うとよい。

パターニング後、マスクを除去するため、プラズマ処理を行う。なお、マスクは除去せずに絶縁膜として機能させることもできる。

図１（Ｅ）に示すように、ソース電極及びドレイン電極１０８として機能する導電膜を形成する。このとき、凹凸領域に形成された、ゲート絶縁膜、及びｎ型を有する半導体膜表面は凹凸形状を有する。この凹凸形状を有する面は、平坦面での液滴の接触角が９０°より小さい場合、ゲート電極上の平坦な面と比較して接触角は小さくなる。すなわち凹凸形状を有する面は、ゲート電極上の平坦な面と比較して、液滴に対して濡れ性が高く、親液性を示す。その結果、ソース電極及びドレイン電極は、凹凸形状を有する面に優先的に形成され、平坦領域には形成されにくくなる。この特性を利用すると、自己整合的にソース電極及びドレイン電極を形成することができる。このとき、平坦領域に形成されたゲート電極と、凹凸形状を有する面に優先的に形成されたソース電極及びドレイン電極とが、重ならない構造となる。

導電膜として、金、銀、銅、アルミニウム、チタン、モリブデン、タングステンもしくはシリコンの元素からなる膜又はこれらの元素を用いた合金膜を用いることができる。また導電膜は液滴吐出法、ＣＶＤ法及びスパッタリング法のいずれかを用いて形成することができる。導電膜は、単層構造及び積層構造のいずれを有してもよい。積層構造については、ゲート電極について説明した記載を参照することができる。

本実施の形態では、液滴吐出法により銀（Ａｇ）を有する液滴を用いて形成する。具体的には、図１（Ｂ）に示したゲート電極と同様にソース電極及びドレイン電極を形成すればよい。

その後、液滴の溶媒を除去する必要があるとき、焼成したり、乾燥させるため加熱処理を施す。

このように自己整合的にソース電極及びドレイン電極を形成することにより、ゲート長が微細化されるにつれて生じる、ソース電極及びドレイン電極のアライメントずれを防止することができる。

さらに、ゲート電極上の平坦な面上の撥液性を高めるため、撥液処理を行ってもよい。撥液処理としては、フッ素系のシランカップリング剤等を塗布する方法がある。また撥液処理として、ＣＨＦ₃、Ｏ₂混合ガス等を用いたプラズマ処理を行ってもよい。

その後図１（Ｆ）に示すように、ソース電極及びドレイン電極をマスクとして、Ｎ型を有する半導体膜１０６をエッチングする。Ｎ型を有する半導体膜が、ソース電極及びドレイン電極を短絡することを防止するためである。このとき、半導体膜１０５が多少エッチングされることがある。

以上のように、ソース電極及びドレイン電極まで設けられた薄膜トランジスタが完成する。本実施の形態の薄膜トランジスタは、半導体膜より下方にゲート電極が設けられた、所謂ボトムゲート型の薄膜トランジスタである。より詳細には、半導体膜が多少エッチングされている、所謂チャネルエッチ型である。このような薄膜トランジスタが複数設けられた基板をＴＦＴ基板と表記する。

本実施の形態における薄膜トランジスタは、粗面化された基板の凹凸に沿うような凹凸形状を有するゲート絶縁膜、半導体膜、ｎ型を有する半導体膜を有する。また本実施の形態における薄膜トランジスタは、ゲート電極と、ソース電極及びドレイン電極とが重ならない構造を有する。

本実施の形態で示した薄膜トランジスタは、液滴吐出法により自己整合的にソース電極及びドレイン電極を形成することを特徴としている。そのため、ソース電極及びドレイン電極以外のゲート電極やマスク等のパターン形成は液滴吐出法で形成しなくともよい。一方、本実施の形態で示した以外のパターンを、液滴吐出法により形成しても構わない。

以上のように、粗面化された基板の凹凸形状により、ソース電極及びドレイン電極を自己整合的に形成することができる。また粗面化された基板上により、基板上に形成するゲート電極の密着性を向上することができる。

（実施の形態２）
本実施の形態では、上記実施の形態と異なる方法により薄膜トランジスタを作製する例を説明する。具体的には、チャネル形成領域となる半導体膜上に絶縁膜が設けられた構成が異なり、その他の構成は上記実施の形態と同様であるため説明を省略する。

図２（Ａ）に示すように、上記実施の形態と同様に、表面を粗面化した基板１００上に、ゲート電極１３０、ゲート絶縁膜１０４、半導体膜１０５を順に形成する。具体的な形成方法は、上記実施の形態を参照すればよい。このとき、ゲート電極表面の平坦性の高い領域（平坦領域）１０と、粗面化処理による凹凸が形成された領域（凹凸領域）１１とが形成される。そして、ゲート電極上以外の凹凸領域に設けられたゲート絶縁膜、及び半導体膜は、基板の凹凸形状が反映された形状を有する。

その後、チャネル形成領域となる半導体膜上に、保護膜として機能する絶縁膜１１０を形成する。絶縁膜は、酸化珪素や、窒化珪素、窒化酸化珪素などの絶縁膜を用いることができる。また絶縁膜は、液滴吐出法、プラズマＣＶＤ法、又はスパッタリング法等により形成することができる。プラズマＣＶＤ法により絶縁膜を形成する場合、半導体膜、及び絶縁膜、さらにゲート絶縁膜を連続形成することができる。プラズマＣＶＤ法等により全面に絶縁膜を形成するとき、フォトリソグラフィー工程により所望の形状にパターニングする。フォトリソグラフィー工程として、例えば、レジスト等のマスク材を塗布し、ゲート電極をマスクとして、裏面から露光することにより、所望の形状のマスクを形成し、該マスクを用いて絶縁膜をパターニングすることができる。

また液滴吐出法により絶縁膜を形成する場合、材料の利用効率が向上し、コストの削減、廃液処理量の削減が可能となり好ましい。更に液滴吐出法により絶縁膜を形成すると、フォトリソグラフィー工程の省略を行うことができる。その結果、フォトマスクが不要となり、設備投資コストの削減、コストの削減を達成することができる。さらにフォトリソグラフィー工程を省略できるため、製造時間を短縮することができる。そのため本実施の形態では、液滴吐出法を用いてポリイミド又はポリビニルアルコール等を滴下して絶縁膜１１０を形成する。

図２（Ｂ）に示すように、一導電型を有する半導体膜を形成する。このとき、ゲート電極上以外の凹凸領域に設けられた一導電型を有する半導体膜は、基板の凹凸形状が反映された形状を有する。上記実施の形態と同様に、ｎ型を有する半導体膜１０６を形成する。特に、プラズマＣＶＤ法によりＮ型を有する半導体膜を形成する場合、半導体膜、Ｎ型を有する半導体膜、保護膜として機能する絶縁膜、更にはゲート絶縁膜を連続形成することができる。

図２（Ｃ）に示すように、マスク１０７を用いて半導体膜１０５及びＮ型を有する半導体膜１０６を所望の形状にパターニングする。上記実施の形態と同様に、マスクを形成する。具体的な形成方法は、上記実施の形態を参照すればよい。

図２（Ｄ）に示すように、ソース電極及びドレイン電極１０８として機能する導電膜を形成する。このとき、凹凸領域に形成された、ゲート絶縁膜、及びｎ型を有する半導体膜表面は凹凸形状を有する。この凹凸形状を有する面は、平坦面での液滴の接触角が９０°より小さい場合、ゲート電極上の平坦な面と比較して接触角は小さくなる。すなわち凹凸形状を有する面は、ゲート電極上の平坦な面と比較して、液滴に対して濡れ性が高く、親液性を示す。その結果、ソース電極及びドレイン電極は、凹凸形状を有する面に優先的に形成され、平坦領域には形成されにくくなる。この特性を利用すると、自己整合的にソース電極及びドレイン電極を形成することができる。このとき、平坦領域に形成されたゲート電極と、凹凸形状を有する面に優先的に形成されたソース電極及びドレイン電極とが、重ならない構造となる。

以上のように、ソース電極及びドレイン電極まで設けられた薄膜トランジスタが完成する。本実施の形態の薄膜トランジスタは、半導体膜より下方にゲート電極が設けられた、所謂ボトムゲート型の薄膜トランジスタである。より詳細には、半導体膜上に保護膜が設けられている、所謂チャネル保護型である。このような薄膜トランジスタが複数設けられた基板をＴＦＴ基板と表記する。

本実施の形態で示した薄膜トランジスタは、液滴吐出法により自己整合的にソース電極及びドレイン電極を形成することを特徴としている。そのため、ソース電極及びドレイン電極以外のゲート電極やマスク等のパターン形成は液滴吐出法で形成しなくともよい。一方、本実施の形態で示したパターン以外を液滴吐出法により形成しても構わない。

（実施の形態３）
本実施の形態では、上記実施の形態と異なる方法により薄膜トランジスタを作製する例を説明する。具体的には、半導体膜の下側に、ゲート電極、及びソース電極並びにドレイン電極を設ける構成が異なり、その他の構成は上記実施の形態と同様であるため説明を省略する。

図３（Ａ）に示すように、上記実施の形態と同様に、表面を粗面化した基板１００上に、ゲート電極１３０、ゲート絶縁膜１０４、を形成する。具体的な形成方法は、上記実施の形態を参照すればよい。このとき、ゲート電極表面の平坦性の高い領域（平坦領域）１０と、粗面化処理による凹凸が形成された領域（凹凸領域）１１とが形成される。そして、ゲート電極上以外の凹凸領域に設けられたゲート絶縁膜は、基板の凹凸形状が反映された形状を有する。

図３（Ｂ）に示すように、ソース電極及びドレイン電極１０８として機能する導電膜を形成する。このとき、凹凸領域に形成された、ゲート絶縁膜表面は凹凸形状を有する。この凹凸形状を有する面は、平坦面での液滴の接触角が９０°より小さい場合、ゲート電極上の平坦な面と比較して接触角は小さくなる。すなわち凹凸形状を有する面は、ゲート電極上の平坦な面と比較して、液滴に対して濡れ性が高く、親液性を示す。その結果、ソース電極及びドレイン電極は、凹凸形状を有する面に優先的に形成され、平坦領域には形成されにくくなる。この特性を利用すると、自己整合的にソース電極及びドレイン電極を形成することができる。このとき、平坦領域に形成されたゲート電極と、凹凸形状を有する面に優先的に形成されたソース電極及びドレイン電極とが、重ならない構造となる。

本実施の形態のように、ゲート絶縁膜一層のみ形成した後に、ソース電極及びドレイン電極を形成すると、ゲート絶縁膜の凹凸形状を有する面は正確に反映しているため、自己整合的にソース電極及びドレイン電極を形成しやすく、好ましい。

図３（Ｃ）に示すように、半導体膜１０５を形成する。その後、上記実施の形態と同様に、マスク１０７を形成する。具体的な半導体膜及びマスクの形成方法は、上記実施の形態を参照すればよい。

本実施の形態において一導電型を有する半導体膜を形成する場合、ソース電極及びドレイン電極と、半導体膜との間に形成する。そして、ソース電極及びドレイン電極の電気的接続を切断するため、エッチングする必要がある。その後、上述のように半導体膜を形成することができる。

その後図３（Ｄ）に示すように、マスクを用いて半導体膜１０５及びＮ型を有する半導体膜１０６を所望の形状にパターニングする。具体的なパターニング方法は、上記実施の形態を参照すればよい。

以上のように、ソース電極及びドレイン電極まで設けられた薄膜トランジスタが完成する。本実施の形態の薄膜トランジスタは、半導体膜より下方にゲート電極が設けられた、所謂ボトムゲート型の薄膜トランジスタである。より詳細には、半導体膜より下方にソース電極及びドレイン電極が設けられている、所謂逆コプラナー型である。このような薄膜トランジスタが複数設けられた基板をＴＦＴ基板と表記する。

本実施の形態における薄膜トランジスタは、粗面化された基板の凹凸に沿うような凹凸形状を有するゲート絶縁膜を有する。また本実施の形態における薄膜トランジスタは、ゲート電極と、ソース電極及びドレイン電極とが重ならない構造を有する。

（実施の形態４）
本実施の形態では、画素電極の形成方法について説明する。

図４において、実施の形態２に記載のＴＦＴを用いて説明するが、上記実施の形態に記載のいずれのＴＦＴを用いても構わない。また図４（Ａ）において、ソース電極及びドレイン電極と接続するように、該電極の下方に画素電極１２３を形成する場合を説明する。

まず、図４（Ａ）に示すように、上記実施の形態に基づき保護膜として機能する絶縁膜１１０を有するＴＦＴ１２０を形成する。ＴＦＴ作製工程において、ゲート絶縁膜形成後、半導体膜及びＮ型を有する半導体膜をパターニングし、ソース電極又はドレイン電極を形成する領域に画素電極１２３を形成する。

画素電極は透光性又は非透光性を有する材料から形成する。例えば、透光性を有する場合、ＩＴＯ等を用いることができ、非透光性を有する場合、金属膜を用いることができる。具体的な透光性を有する材料として、インジウム錫酸化物（ＩＴＯ、Indium Tin Oxide）、酸化インジウムに２〜２０％の酸化亜鉛（ＺｎＯ）を混合したＩＺＯ（indium zinc oxide）、酸化インジウムに２〜２０％の酸化珪素（ＳｉＯ₂）を混合したＩＴＯ−ＳｉＯｘ（便宜上ＩＴＳＯ又はＮＩＴＯと表記する）、有機インジウム、有機スズ等を用いることもできる。また非透光性を有する材料として、銀（Ａｇ）以外にタンタル、タングステン、チタン、モリブデン、アルミニウム、銅から選ばれた元素、または前記元素を主成分とする合金材料もしくは化合物材料を用いることができる。

画素電極は、スパッタリング法又は液滴吐出法により形成することができる。特に、液滴吐出法により画素電極を形成する場合、画素電極の被形成面である、ゲート絶縁膜は凹凸形状を有するため、画素電極の密着性を高めることができる。

図４（Ａ）においては、液滴吐出法を用いてＩＴＯの導電体が分散している液滴を滴下して画素電極を形成する。その後、液滴の溶媒を除去する必要があるとき、焼成したり、乾燥させるため加熱処理を施す。

図４（Ｂ）には、図４（Ａ）と異なり、ソース電極又はドレイン電極の上に画素電極１２３を形成する場合を説明する。画素電極は、上記図４（Ａ）と同様にスパッタリング法、又は液滴吐出法により形成することができる。特に、液滴吐出法により画素電極を形成する場合、画素電極の被形成面の一部である、ゲート絶縁膜は凹凸形状を有するため、画素電極の密着性を高めることができる。その後、液滴の溶媒を除去する必要があるとき、焼成したり、乾燥させるため加熱処理を施す。

図５には、図４と異なり、層間絶縁膜を形成して平坦化した後に、層間絶縁膜に開口部を形成し、ソース電極又はドレイン電極と、画素電極とを接続する場合を示す。

また図５において、実施の形態１に記載のＴＦＴを用いて説明するが、上記実施の形態に記載のいずれのＴＦＴを用いても構わない。

まず、ＴＦＴ１２０を覆うように絶縁膜１１３を設ける。絶縁膜は、窒素を有する絶縁体から形成すると好ましい。本実施の形態では、窒化珪素を用いて、絶縁膜を形成する。特に、銀（Ａｇ）からなるソース電極及びドレイン電極は、酸素を有する絶縁膜と接すると、酸化銀が形成されソース電極及びドレイン電極の表面が荒れる恐れがあるからである。

図５（Ａ）に示すように、層間絶縁膜１２１を形成する。層間絶縁膜の材料としては、有機材料や無機材料を用いることができる。有機材料としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト又はベンゾシクロブテン、シロキサン、ポリシラザンを用いることができる。シロキサンとは、珪素（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成され、置換基に少なくとも水素を含む、又は置換基にフッ素、アルキル基、又は芳香族炭化水素のうち少なくとも１種を有するポリマー材料、を出発原料として形成される。またポリシラザンとは、珪素（Ｓｉ）と窒素（Ｎ）の結合を有するポリマー材料、いわゆるポリシラザンを含む液体材料を出発原料として形成される。無機材料としては、酸化珪素、又は窒化珪素を用いることができる。

有機材料を用いる場合、液滴吐出法、スピンコーティング法、又はディップ法により層間絶縁膜を形成することができる。特に、液滴吐出法を用い有機材料を有する液滴を滴下し、加熱する前に、気体を噴きつける手段により、層間絶縁膜を平坦化すると好ましい。例えば、気体を噴きつける手段としては、基板等の不純物除去に使われているエアナイフを用いることができる。また気体としては、大気、酸素、又は窒素を用いることができる。その結果、層間絶縁膜表面に形成されたミクロな凹凸まで平坦化することができる。平坦化処理後、液滴中の溶媒を除去する必要があるとき、焼成したり、乾燥させるため加熱処理を施す。

本実施の形態では、シロキサンを用いて層間絶縁膜を形成する。層間絶縁膜１２１としてシロキサンを用いて形成しているため、窒素を有する絶縁膜、例えば窒化珪素、又は酸化窒化珪素を形成すると好ましい。

次いで、層間絶縁膜に開口部１２２を形成する。窒素を有する絶縁膜を形成する場合、層間絶縁膜と同時に窒素を有する絶縁膜に開口部が形成される。開口部は、フォトリソグラフィー法により形成することができる。例えば層間絶縁膜上に、レジスト等のマスク材を塗布し、露光工程により所望の形状を有するマスクを形成する。該マスクを用いて、ドライエッチング法又はウェットエッチング法により開口部を形成することができる。

その後図５（Ｂ）に示すように、画素電極１２３を形成する。画素電極は、図４（Ｂ）と同様にスパッタリング法や液滴吐出法により形成することができる。図５（Ｂ）では、画素電極としてＩＴＳＯを用いる。ＩＴＳＯは、液滴吐出法を用いてＩＴＯを構成する導電膜や、珪素が分散している液滴を滴下して形成することができる。または、珪素を有するＩＴＯのターゲットを用いたスパッタリング法により形成することができる。液滴吐出法により画素電極を形成する場合、液滴の溶媒を除去する必要があるとき、焼成したり、乾燥させるため加熱処理を施す。

このようにシロキサンを有する層間絶縁膜、ＩＴＳＯからなる画素電極からなる構成であって、好ましくは層間絶縁膜上に窒素を有する絶縁膜を形成する場合、発光素子を有する表示装置に適している。発光輝度や寿命を向上することができることがわかっているからである。またアクリル又はポリイミドからなる層間絶縁膜、ＩＴＯからなる画素電極からなる構成は、液晶素子を有する表示装置に適している。

また図６（Ａ）に示すように、液滴吐出法により、エッチャントを含む液滴を滴下して、層間絶縁膜１２１に開口部１２２を形成してもよい。液滴吐出法により開口部を形成すると、エッチャンの利用効率が向上し、コストの削減、廃液処理量の削減が可能となるからである。そして液滴吐出法により開口部を形成すると、フォトリソグラフィー工程の簡略化を行うことができる。その他の構成は、図５（Ａ）と同様であるため、説明を省略する。

その後、図６（Ｂ）に示すように、開口部に画素電極１２３を形成する。画素電極の形成方法は、上記を参照すればよい。

また図７（Ａ）に示すように、液滴吐出法により、層間絶縁膜の材料と、配線の材料とを滴下することにより画素電極の一部１２３ａを形成してもよい。

この場合、図２１（Ｂ）に示すように、平坦性を向上させるため、ＣＭＰ等により層間絶縁膜や配線の表面を研磨するとよい。また、上記気体を噴きつける手段を用いて平坦化を施してもよい。

その後、液滴吐出法により、層間絶縁膜上に画素電極１２３ｂを形成する。

このように、異種の材料を滴下するようにインクジェット装置を制御することによって、同一レイヤーに層間絶縁膜と、画素電極とを同時に形成することができる。その結果、層間絶縁膜に開口部を形成する必要がなくなり、フォトリソグラフィー工程が必要となる工程を削減することができる。

以上のような画素電極まで設けられた状態のＴＦＴ基板をモジュール用ＴＦＴ基板と表記する。

本実施の形態で示した薄膜トランジスタは、液滴吐出法により自己整合的にソース電極及びドレイン電極を形成することを特徴としている。そのため、ソース電極及びドレイン電極以外の層間絶縁膜や画素電極等のパターン形成は液滴吐出法で形成しなくともよい。一方、本実施の形態で示したパターン以外を液滴吐出法により形成しても構わない。

また液滴吐出法により画素電極やマスク等のパターンを形成したり、開口部を形成すると、材料の利用効率が向上し、コストの削減、廃液処理量の削減が可能となる。特に、層間絶縁膜に開口部を形成する工程に液滴吐出法を用いることにより、フォトリソグラフィー工程を削減することができ好ましい。
その結果、設備投資コストの削減、コストの削減、製造時間を短縮することができる。

（実施の形態５）
本実施の形態では、上記実施の形態で示した薄膜トランジスタを有し、液晶素子を有する表示装置（液晶表示装置）について説明する。また本実施の形態では、実施の形態２に記載のＴＦＴを用いて説明するが、上記実施の形態に記載のいずれのＴＦＴを用いても構わない。

なお、本実施の形態のように液晶表示装置に用いられるモジュール用ＴＦＴ基板を、液晶モジュール用ＴＦＴ基板と表記する。

図８には、上記実施で示したようなＴＦＴ基板に形成された薄膜トランジスタ１２０と、画素電極１２３とを有する液晶表示装置の断面を示す。画素電極１２３に透光性を有する導電膜（例えば、ＩＴＯやＩＴＳＯ）を用いると透過型液晶表示装置となり、非透過性、つまり反射性の高い導電膜（例えアルミニウム）を用いると反射型液晶表示装置を形成することができる。

図８（Ａ）に示すように、薄膜トランジスタ１２０、画素電極１２５を覆うように、配向膜１３１を形成する。

また図８（Ｂ）に示すように、対向基板１３５には、カラーフィルター１３４、対向電極１３３、配向膜１３１を順に形成する。カラーフィルター、対向電極、又は配向膜は液滴吐出法により形成することができる。図示していないが、ブラックマトリクスを形成し、ブラックマトリクスも液滴吐出法により形成することができる。

その後、基板１００と対向基板１３５とを、シール剤を用いて張り合わせ、その間に液晶を注入して液晶層１３６を形成し、液晶表示装置を形成する。液晶の注入は、真空状態となる処理室で行う。

なお液晶層は、滴下して形成してもよく、液晶を滴下する手段に液滴吐出法を用いてもよい。特に大型基板の場合、滴下して液晶を形成すると好ましい。液晶注入法を用いると、大型基板になるにつれ処理室が拡大し、基板の重量が重くなり、困難をきたすためである。

液晶を滴下する場合、まず一方の基板の周囲へシール剤を形成する。一方の基板と記載するのは、基板１００及び対向基板１３５のいずれにシール剤を形成してもよいからである。このとき、シール剤の始点と終点が一致し、閉じるようにシール剤を形成する。その後、一滴又は複数滴の液晶を滴下する。大型基板の場合、複数箇所に、複数滴の液晶を滴下する。そして真空状態とし、他方の基板と張り合わせる。真空状態とすると、不要な空気を取り除くことができ、空気に起因するシール剤の破損や膨張を防止することができるからである。

次いで、仮止めを行うためにシール剤が形成された領域の２点以上を固化し、接着させる。シール剤に紫外線硬化樹脂を用いる場合、シール剤が形成された領域の２点以上に紫外線を照射すればよい。その後、処理室から基板を取り出し、本止めを行うため、シール剤全体を固化し、接着させる。このとき、薄膜トランジスタや液晶に紫外線が照射されないように遮光材を配置するとよい。

また、基板間のギャップを保持するため、シール剤以外に、柱状又は球状のスペーサを用いるとよい。

その後、異方性導電膜を用いてＦＰＣ（フレキシブルプリントサーキット：Flexible Printed Circuit）を接着して外部端子と、信号線駆動回路又は走査線駆動回路とを接続すればよい。また信号線駆動回路又は走査線駆動回路を外部回路として形成してもよい。

このようにして液晶表示装置が完成する。

本実施の形態において、薄膜トランジスタは層間絶縁膜を形成しないため非常に薄い液晶表示装置を形成することができる。

また本実施の形態において、上記実施の形態に示すように、層間絶縁膜を形成して平坦性を高めてもよい。平坦性を高めると、配向膜を均一に形成することができ好ましい。また、電極間隔を均一にすることができ、液晶層へ均一に電圧を印加することができるため好ましい。

（実施の形態６）
本実施の形態では、上記実施の形態で示した薄膜トランジスタを有し、発光素子を有する表示装置（発光装置）の画素回路、及びその動作について説明する。

図９（Ａ）に示す画素は、列方向に信号線４１０及び電源線４１１、４１２、行方向に走査線４１４が配置される。また、スイッチング用ＴＦＴ４０１、駆動用ＴＦＴ４０３、電流制御用ＴＦＴ４０４、容量素子４０２及び発光素子４０５を有する。

図９（Ｃ）に示す画素は、ＴＦＴ４０３のゲート電極が、行方向に配置された電源線４１２に接続される点が異なっており、それ以外は図９（Ａ）に示す画素と同じ構成である。つまり、図９（Ａ）（Ｃ）に示す両画素は、同じ等価回路図を示す。しかしながら、行方向に電源線４１２が配置される場合（図９（Ａ））と、列方向に電源線４１２が配置される場合（図９（Ｃ））とでは、各電源線は異なるレイヤーの導電膜で形成される。ここでは、駆動用ＴＦＴ４０３のゲート電極が接続される配線に注目し、これらを作製するレイヤーが異なることを表すために、図９（Ａ）（Ｃ）として分けて記載する。

図９（Ａ）（Ｃ）に示す画素の特徴として、画素内にＴＦＴ４０３、４０４が直列に接続されており、ＴＦＴ４０３のチャネル長Ｌ(４０3)、チャネル幅Ｗ(４０3)、ＴＦＴ４０４のチャネル長Ｌ(4０４)、チャネル幅Ｗ(4０４)は、Ｌ(４０3)／Ｗ(４０3)：Ｌ(４０4)／Ｗ(４０４)＝５〜６０００：１を満たすように設定するとよい。

なお、ＴＦＴ４０３は、飽和領域で動作し発光素子４０６に流れる電流値を制御する役目を有し、ＴＦＴ４０４は線形領域で動作し発光素子４０６に対する電流の供給を制御する役目を有する。両ＴＦＴは同じ導電型を有していると作製工程上好ましく、本実施の形態ではｎチャネル型ＴＦＴとして形成する。またＴＦＴ４０３には、エンハンスメント型だけでなく、ディプリーション型のＴＦＴを用いてもよい。上記構成を有する本発明は、ＴＦＴ４０４が線形領域で動作するために、ＴＦＴ４０４のＶｇｓの僅かな変動は、発光素子４０６の電流値に影響を及ぼさない。つまり、発光素子４０６の電流値は、飽和領域で動作するＴＦＴ４０３により決定することができる。上記構成により、ＴＦＴの特性バラツキに起因した発光素子の輝度ムラを改善して、画質を向上させた表示装置を提供することができる。

図９（Ａ）〜（Ｄ）に示す画素において、ＴＦＴ４０１は、画素に対するビデオ信号の入力を制御するものであり、ＴＦＴ４０１がオンとなると、画素内にビデオ信号が入力される。すると、容量素子４０２にそのビデオ信号の電圧が保持される。なお図９（Ａ）（Ｃ）には、容量素子４０２を設けた構成を示したが、本発明はこれに限定されず、ビデオ信号を保持する容量がゲート容量などでまかなうことが可能な場合には、容量素子４０２を設けなくてもよい。

図９（Ｂ）に示す画素は、ＴＦＴ４０６と走査線４１６を追加している以外は、図９（Ａ）に示す画素構成と同じである。同様に、図９（Ｄ）に示す画素は、ＴＦＴ４０６と走査線４１６を追加している以外は、図９（Ｃ）に示す画素構成と同じである。

ＴＦＴ４０６は、新たに配置された走査線４１６によりオン又はオフが制御される。ＴＦＴ４０６がオンとなると、容量素子４０２に保持された電荷は放電し、ＴＦＴ４０４がオフとなる。つまり、ＴＦＴ４０６の配置により、強制的に発光素子４０５に電流が流れない状態を作ることができる。そのためＴＦＴ４０６を消去用ＴＦＴと呼ぶことができる。従って、図９（Ｂ）（Ｄ）の構成は、全ての画素に対する信号の書き込みを待つことなく、書き込み期間の開始と同時又は直後に点灯期間を開始することができるため、デューティ比を向上することが可能となる。

図９（Ｅ）に示す画素は、列方向に信号線４１０、電源線４１１、行方向に走査線４１４が配置される。また、スイッチング用ＴＦＴ４０１、駆動用ＴＦＴ４０３、容量素子４０２及び発光素子４０５を有する。図９（Ｆ）に示す画素は、ＴＦＴ４０６と走査線４１５を追加している以外は、図９（Ｅ）に示す画素構成と同じである。なお、図９（Ｆ）の構成も、ＴＦＴ４０６の配置により、デューティ比を向上することが可能となる。

特に、上記実施の形態のように非晶質半導体等を有する薄膜トランジスタを形成する場合、駆動用ＴＦＴの半導体膜を大きくすると好ましい。そのため、開口率を考慮すると、ＴＦＴの数が少ない図９（Ｅ）又は図９（Ｆ）を用いるとよい。

このようなアクティブマトリクス型の発光装置は、画素密度が増えた場合、各画素にＴＦＴが設けられているため低電圧駆動でき、有利であると考えられている。一方、一列毎にＴＦＴが設けられるパッシブマトリクス型の発光装置を形成することもできる。パッシブマトリクス型の発光装置は、各画素にＴＦＴが設けられていないため、高開口率となる。

以上のように、多様な画素回路を採用することができる。

（実施の形態７）
本実施の形態では、上記実施の形態で示した薄膜トランジスタを有し、図９（Ｅ）に示す画素回路を有する発光装置の構造について説明する。また本実施の形態では、実施の形態２に記載のＴＦＴを用いて説明するが、上記実施の形態に記載のいずれのＴＦＴを用いても構わない。

なお、本実施の形態のように発光装置に用いられるモジュール用ＴＦＴ基板を、発光モジュール用ＴＦＴ基板と表記する。

図１０（Ａ）に示すように、上記実施の形態で示したように第１の薄膜トランジスタ１２１と、第２の薄膜トランジスタ１２２を形成する。第１の薄膜トランジスタ１２１はスイッチング用ＴＦＴとして機能し、第２の薄膜トランジスタ１２２は駆動用ＴＦＴとして機能する。

スイッチング用ＴＦＴの一方の電極と、駆動用ＴＦＴのゲート電極を接続するため、配線１５０を形成する。配線は、銀（Ａｇ）、タンタル、タングステン、チタン、モリブデン、アルミニウム、銅から選ばれた元素、または前記元素を主成分とする合金材料もしくは化合物材料で形成することができる。また配線は、液滴吐出法以外、スパッタリング法、又はプラズマＣＶＤ法により形成することができる。本実施の形態では、液滴吐出法を用いて配線１５０を形成する。

その後、上記実施の形態で示したように画素電極を形成する。本実施の形態では、平坦性を高めるため、層間絶縁膜を形成する場合であって、上記実施の形態と異なり、接続配線１５１を形成後、層間絶縁膜を形成する例を説明する。

まず、図１０（Ａ）に示すように、第２の薄膜トランジスタ１２２のソース電極又はドレイン電極に接続配線１５１を形成する。接続配線は導電膜を柱状の形状となるように形成する。接続配線として、金、銀、銅、アルミニウム、チタン、モリブデン、タングステンもしくはシリコンの元素からなる膜又はこれらの元素を用いた合金膜を用いることができる。接続配線は液滴吐出法、ＣＶＤ法及びスパッタリング法のいずれかを用いて形成することができる。本実施の形態では、液滴吐出法により接続配線を形成する。液滴吐出法により形成する場合、接続配線を形成する領域上のノズル２０４から液滴を滴下する。このとき、接続配線を所望の高さにするため、複数回に渡って液滴を滴下するとよい。更に、液滴を滴下するたびに加熱処理を行うとよい。導電膜が焼成し、適切な硬度を有するようになるため、柱状の導電膜を簡便に形成することができる。但し、導電膜を有する液滴の粘性が所望の値であれば、一回又は少数回の液滴の滴下により、柱状の導電膜を形成することもできる。

図１０（Ｂ）に示すように、層間絶縁膜１２１を形成する。層間絶縁膜の材料や作製方法は上記実施の形態を参照すればよい。特に、マザーガラス基板が大型化する場合、スピンコーティング法を用いることが難しくなることが懸念されるため、大型マザーガラス基板を斜めに設置し、該基板の上端から層間絶縁膜材料を有する溶媒を滴下する方法を用いてもよい。層間絶縁膜を形成することにより平坦性を高めることができ好ましい。

その後、柱状の導電膜１５１と接続するように画素電極１２３を形成する。そのため、必要に応じて、層間絶縁膜１２１をエッチバックし、接続配線１５０の先端を露出する。画素電極の材料や作製方法は上記実施の形態を参照すればよい。本実施の形態では、スパッタリング法により、ＩＴＳＯを用いて画素電極を形成する。なお、画素電極にＩＴＳＯを用いる場合、層間絶縁膜上に窒化を有する絶縁膜を形成した後にＩＴＳＯを形成するとよい。本実施の形態では窒化珪素膜１５２を形成する。

次いで、画素電極１２３の端部を覆うように、隔壁又は土手として機能する絶縁膜１５３を形成する。絶縁膜１５３には、無機材料（酸化シリコン、窒化シリコン、酸化窒化シリコンなど）、感光性又は非感光性の有機材料（ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト又はベンゾシクロブテン）、シロキサン、ポリシラザン、及びそれらの積層構造を用いることができる。有機材料として、ポジ型感光性有機樹脂又はネガ型感光性有機樹脂を用いることができる。例えば、有機材料としてポジ型の感光性アクリルを用いた場合、露光処理により感光性有機樹脂をエッチングすると上端部に曲率を有する開口部を形成することができる。そのため、後に形成する電界発光層等の段切れを防止することができる。

絶縁膜１５３を形成後、大気圧下又は減圧下で加熱処理を行うと好ましい。加熱温度は、１００℃〜４５０℃、好ましくは２５０℃〜３５０℃で行うとよい。その結果、絶縁層１５３中又はその表面に吸着している水分を除去することができる。

なお本実施の形態では、画素電極にＩＴＳＯを用いるため、層間絶縁膜上に窒化珪素膜１５２を形成した後に画素電極１２３を形成する。

絶縁膜１５３の開口部に、電界発光層１３３を形成する。絶縁膜１５３に対する加熱処理の後、大気に晒さずに電界発光層を真空蒸着法や、減圧下の液滴吐出法で形成することが好ましい。また電界発光層を形成する前に、絶縁膜１５３にプラズマ処理を行ってもよい。

電界発光層の材料は、有機材料（低分子又は高分子を含む）、又は有機材料と無機材料の複合材料として用いることができる。また電界発光層は、液滴吐出法、塗布法又は蒸着法により形成することができる。高分子材料は、液滴吐出法又は塗布法が好ましく、低分子材料は蒸着法、特に真空蒸着法が好ましい。本実施の形態では、電界発光層として、低分子材料を真空蒸着法により形成する。

なお電界発光層が形成する分子励起子の種類としては一重項励起状態と三重項励起状態が可能である。基底状態は通常一重項状態であり、一重項励起状態からの発光は蛍光と呼ばれる。また、三重項励起状態からの発光は燐光と呼ばれる。電界発光層からの発光とは、どちらの励起状態が寄与する場合も含まれる。更には、蛍光と燐光を組み合わせて用いてもよく、各ＲＧＢの発光特性（発光輝度や寿命等）により蛍光及び燐光のいずれかを選択することができる。

詳細な電界発光層は、画素電極１２３側から順に、ＨＩＬ（ホール注入層）、ＨＴＬ（ホール輸送層）、ＥＭＬ（発光層）、ＥＴＬ（電子輸送層）、ＥＩＬ（電子注入層）の順に積層されている。なお電界発光層は、積層構造以外に単層構造、又は混合構造をとることができる。

具体的には、ＨＩＬとしてＣｕＰｃやＰＥＤＯＴ、ＨＴＬとしてα−ＮＰＤ、ＥＴＬとしてＢＣＰやＡｌｑ₃、ＥＩＬとしてＢＣＰ：ＬｉやＣａＦ₂をそれぞれ用いる。また例えばＥＭＬは、Ｒ、Ｇ、Ｂのそれぞれの発光色に対応したドーパント（Ｒの場合ＤＣＭ等、Ｇの場合ＤＭＱＤ等）をドープしたＡｌｑ₃を用いればよい。

なお、電界発光層は上記材料に限定されない。例えば、ＣｕＰｃやＰＥＤＯＴの代わりに酸化モリブデン（ＭｏＯｘ：ｘ＝２〜３）等の酸化物とα−ＮＰＤやルブレンを共蒸着して形成し、ホール注入性を向上させることもできる。

本実施の形態において、電界発光層１３３として、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の発光を示す材料を、それぞれ蒸着マスクを用いた蒸着法等によって選択的に形成することができる。液滴吐出法を用いる場合、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の発光を示す材料を、蒸着マスクを用いずに形成することができる。

さらに各ＲＧＢの電界発光層を形成する場合、カラーフィルターを用いて、高精細な表示を行うこともできる。カラーフィルターにより、各ＲＧＢの発光スペクトルにおけるブロードなピークを鋭くなるように補正できるからである。

以上、各ＲＧＢの電界発光層を形成する場合を説明したが、単色の発光を示す電界発光層を形成してもよい。この場合であってカラーフィルターや色変換層を組み合わせることによりフルカラー表示を行うことができる。例えば、白色又は橙色の発光を示す電界発光層を形成する場合、カラーフィルターやカラーフィルターと色変換層とを組み合わせたものを設けることによりフルカラー表示を行うことができる。カラーフィルターや色変換層は、例えば第２の基板（封止基板とも表記する）に形成し、基板へ張り合わせればよい。カラーフィルター、及び色変換層のいずれも液滴吐出法により形成することができる。

もちろん単色の発光を示す電界発光層を形成して単色表示を行ってもよい。例えば、単色発光を用いてエリアカラータイプの表示を行うことができる。エリアカラータイプは、パッシブマトリクス型の構造が適しており、主に文字や記号を表示することができる。

その後図１０（Ｃ）に示すように、電界発光層１３３及び絶縁膜１５３を覆うように発光素子の第２の電極１３４を形成する。

第１の電極１２３及び第２の電極１３４の材料は、仕事関数を考慮して選択する必要がある。そして第１の電極及び第２の電極は、画素構成により、いずれも陽極、又は陰極となりうる。本実施の形態では、第１の電極が接続される第２の薄膜トランジスタの極性がＮチャネル型であるため、第１の電極を陰極、第２の電極を陽極とすると好ましい。また第２の薄膜トランジスタの極性がｐチャネル型である場合、第１の電極を陽極、第２の電極を陰極とすると好ましい。

以下に、陽極及び陰極に用いる電極材料について説明する。

陽極として用いる電極材料としては、仕事関数の大きい（仕事関数４．０eV）金属、合金、電気伝導性化合物、及びこれらの混合物などを用いることが好ましい。具体例な材料としては、ＩＴＯ（indium tin oxide）、酸化インジウムに２〜２０%の酸化亜鉛（ＺｎＯ）を混合したＩＺＯ（indium zinc oxide）、ＩＴＳＯ（ＮＩＴＯ）、金、白金、ニッケル、タングステン、クロム、モリブデン、鉄、コバルト、銅、パラジウム、又は金属材料の窒化物（例えば、窒化チタン等）を用いることができる。

一方、陰極として用いる電極材料としては、仕事関数の小さい（仕事関数３．８eV以下）金属、合金、電気伝導性化合物、及びこれらの混合物などを用いることが好ましい。具体的な材料としては、元素周期律の１族又は２族に属する元素、すなわちリチウムやセシウム等のアルカリ金属、及びマグネシウム、カルシウム、ストロンチウム等のアルカリ土類金属、及びこれらを含む合金（Ｍｇ：Ａｇ、Ａｌ：Ｌｉ）や化合物（ＬｉＦ、ＣｓＦ、ＣａＦ₂）の他、希土類金属を含む遷移金属を用いて形成することができる。

また、本実施の形態において陰極材料を透光性とする必要がある場合、これら金属、又はこれら金属を含む合金を非常に薄く形成し、ＩＴＯ、ＩＺＯ、ＩＴＳＯ又はその他の金属（合金を含む）との積層により形成することができる。

このように第１の電極又は第２の電極として用いられる陽極材料又は陰極材料を、透光性、又は非透光性とすることにより、電界発光層からの光の射出方向を選択することができる。例えば、第１の電極及び第２の電極を、透光性を有する材料で形成する場合、電界発光層からの光が基板側１７０及び封止基板側１７１へ射出する両面発光型の表示を行うことができる。このとき、光の出射方向とならない側に設けられた非透光性の電極に、反射性の高い導電膜を用いることにより光を有効利用することができる。

これら第１の電極及び第２の電極は蒸着法、スパッタリング法、又は液滴吐出法等により形成することができる。

またスパッタリング法により、第２の電極として、例えばＩＴＯ、ＩＴＳＯ、又はそれらの積層体を形成する場合、スパッタリング時、電界発光層にダメージが入る恐れがある。スパッタリングによるダメージを低減するため、酸化モリブデン（ＭｏＯｘ：ｘ＝２〜３）等の酸化物が電界発光層の最上面に形成されると好ましい。そのため、ＨＩＬ等として機能する酸化モリブデン（ＭｏＯｘ：ｘ＝２〜３）又は酸化チタン（ＴｉＯｘ）等の酸化物を電界発光層の最上面に形成し、第１の電極側から順に、ＥＩＬ（電子注入層）、ＥＴＬ（電子輸送層）、ＥＭＬ（発光層）、ＨＴＬ（ホール輸送層）、ＨＩＬ（ホール注入層）、第２の電極の順に積層するとよい。すなわち、有機材料と無機材料とが混在した電界発光層を形成してもよい。このとき第１の電極は陰極として機能し、第２の電極は陽極として機能する。

特に本実施の形態では、第２の薄膜トランジスタの極性がＮチャネル型であるため、電子の移動方向を考慮すると、第１の電極を陰極、ＥＩＬ（電子注入層）、ＥＴＬ（電子輸送層）、ＥＭＬ（発光層）、ＨＴＬ（ホール輸送層）、ＨＩＬ（ホール注入層）、第２の電極を陽極とすると好ましい。

また本実施の形態において、層間絶縁膜を形成するため高い平坦性を有し、電界発光層へ均一に電圧を印加することができ好ましい。

その後、第２の電極上に保護膜として、スパッタリング法やＣＶＤ法により、窒素を含む絶縁膜、窒素を含む炭素膜（ＣＮｘ）、ＤＬＣ等を形成してもよい。特に、第２の電極にＩＴＳＯを用いる場合、保護膜として窒化珪素膜を形成すると好ましい。またこれら無機材料から成る膜上に、スチレンポリマー等の有機材料から成る膜を積層してもよい。その結果、水分や酸素の侵入を防止することができる。

図１１（Ａ）には、封止された発光装置の断面図を示す。シール剤１６３を介して、基板１００と対向基板１６１とが張り合わせられている。対向基板には、乾燥剤１６２を設けてもよい。乾燥剤により、水分や酸素の侵入を防止することができる。また更に、対向基板にカラーフィルターを形成してもよい。カラーフィルターにより、各ＲＧＢの発光スペクトルにおいてブロードなピークを鋭くなるように補正できるからである。シール剤は、熱硬化樹脂又は紫外線硬化樹脂からなり、圧力を加えながら加熱したり、紫外線を照射して第１の基板と第２の基板とを接着、固定させる。例えば、シール剤としてエポキシ系樹脂を用いることができる。シール剤には、スペーサが混入されており、基板１００と対向基板１６１との間隔、いわゆるギャップを保持している。スペーサとしては、球状又は柱状の形状を有しているものが使用され、本実施の形態では、円柱状のスペーサを使用し、円の直径がギャップとなる。

対向基板１６１で封止すると、第２の電極１３４との間に空間が形成される。空間には、不活性ガス、例えば窒素ガスを充填したり、吸水性の高い材料を形成して、さらに水分や酸素の侵入の防止を高めることができる。また透光性を有し、吸水性の高い樹脂を形成してもよい。透光性を有する樹脂により、発光素子からの光が第２の基板側へ出射される場合であっても、透過率を低減することなく形成することができる。

本実施の形態において、上記実施の形態で示したように、非晶質半導体膜を用いて薄膜トランジスタを形成しているため、信号線駆動回路又は走査線駆動回路は、ＩＣチップ１７２により形成する。このような駆動回路は、ＴＡＢ方式により実装される場合と、画素部の周辺にＣＯＧ方式により実装される場合と、ＳＡＳでＴＦＴを形成し、走査線駆動回路のみを基板上に一体形成し信号線駆動回路を別途ドライバＩＣとして実装する場合などがある。例えば、ＩＣチップ１７２により形成される信号線駆動回路は、ＦＰＣ１７１上に設置され、異方性導電膜１７０を介して薄膜トランジスタ１２１と接続する。また加圧や加熱により異方性導電膜を接着するときに、フィルム基板のフレキシブル性や加熱による軟化のため、クラックが生じないように注意する。このようにして接続されたＩＣチップから、ビデオ信号やクロック信号を受け取る。

図１１（Ｂ）には、図１１（Ａ）と異なり、対向基板を用いず封止する場合を示す。その他の構成は同様であるため、説明を省略する。

図１１（Ｂ）には、第２の電極１３４を覆って、保護膜１６５が設けられている。第２の保護膜として、エポキシ樹脂、ウレタン樹脂、又はシリコーン樹脂等の有機材料を用いることができる。また第２の保護膜は、液滴吐出法によりポリマー材料を滴下して形成してもよい。本実施の形態では、ディスペンサを用いてエポキシ樹脂を吐出し、乾燥させる。さらに保護膜上に、対向基板を設けてもよい。

このように対向基板を用いず封止すると、表示装置の軽量化、小型化、薄膜化を向上させることができる。

また本実施の形態においてコントラストを高めるため、偏光板又は円偏光板を設けてもよい。例えば、表示面の一面又は両面に偏光板、若しくは円偏光板を設けることができる。

図１６（Ａ）には、図１１に示す封止された発光装置の上面からみた外観を示し、ＦＰＣを介してコントロール回路６０１ａ及び電源回路６０２が実装されている。図１６（Ａ）におけるＤ−Ｄ’の断面図が図１１に相当しており、基板６００上には、上記実施の形態で示したように発光素子又は液晶素子が各画素に設けられた画素部６０３が設けられている。画素部６０３が有する薄膜トランジスタは、上記実施の形態のよう形成することができる。画素部６０３が有する画素を選択する走査線駆動回路６０４ａと、選択された画素にビデオ信号を供給する信号線駆動回路６０５ａとはＩＣチップにより実装されている。実装するＩＣの長辺、短辺の長さやその個数は、本実施の形態に限定されない。また、走査線駆動回路や信号線駆動回路は、画素部と一体形成してもよい。

プリント基板６０７にはコントロール回路６０１ａ、電源回路６０２、映像信号処理回路６０９ａ、ビデオＲＡＭ６１０ａ、オーディオ用回路６１１ａが設けられている。電源回路６０２、から出力された電源電圧、また、コントロール回路６０１ａ、映像信号処理回路６０９ａ、ビデオＲＡＭ６１０ａ、オーディオ用回路６１１ａからの各種信号はＦＰＣ６０６を介して走査線駆動回路６０４ａ、信号線駆動回路６０５ａに供給され、さらに画素部６０３へ供給される。

またプリント基板６０７の電源電圧及び各種信号は、複数の入力端子が配置されたインターフェース（I/F）部６０８を介して供給される。映像信号処理回路６０９ａは、インターフェース（Ｉ／Ｆ）部６０８から信号が入力される。さらに映像信号処理回路６０９ａはビデオＲＡＭ６１０ａと相互に信号のやりとりを行う。

本実施の形態ではプリント基板６０７がＦＰＣ６０６を用いて実装されているが、必ずしもこの構成に限定されない。ＣＯＧ(Chip on Glass)方式を用い、コントロール回路６０１ａ、電源回路６０２を直接基板上に実装させるようにしてもよい。また信号線駆動回路や走査線駆動回路等のＩＣチップの実装方法は、本実施の形態に限定されず、基板上に形成されたＩＣチップをワイヤボンディング法により、画素部の配線と接続してもよい。

また、プリント基板６０７において、引きまわしの配線間に形成される容量や配線自体が有する抵抗等によって、電源電圧や信号にノイズがのったり、信号の立ち上がりが鈍ったりすることがある。そこで、プリント基板６０７にコンデンサ、バッファ等の各種素子を設けて、電源電圧や信号にノイズがのったり、信号の立ち上がりが鈍ったりするのを防ぐようにしてもよい。

また結晶性半導体膜を有する薄膜トランジスタを用いてモジュールを形成する場合、駆動回路部として形成される素子を基板上に一体形成することができる。例えば、走査線駆動回路が有するバッファ回路を同一基板上に一体形成することができる。

コントランスを高めるため、モジュールの少なくとも画素部に偏光板、又は円偏光板を備えるとよい。例えば、Ｅ−Ｅ’の断面に相当する図１６（Ｂ）に示すように、封止基板側から表示を認識する場合、封止基板６５０から順に、１／４λ板６５１、１／２λ板６５２、偏光板６５３を設けるとよい。さらに偏光板上に反射防止膜６５４を設けてもよい。

（実施の形態８）
本実施の形態において、第１及び第２の薄膜トランジスタは、上記実施の形態で示した薄膜トランジスタを有し、図９（Ｅ）に示す画素回路を有する発光装置の上面図について説明する。また本実施の形態では、実施の形態２に記載のＴＦＴを用いて説明するが、上記実施の形態に記載のいずれのＴＦＴを用いても構わない。

図１２に示すように、粗面化された基板上に、液滴吐出法又はスパッタリング法により、スイッチング用ＴＦＴ１２１、駆動用ＴＦＴ１２２のゲート電極、及び走査線８０３を同一レイヤーで形成する。液滴吐出法によりゲート電極等を形成する場合、粗面化された基板の凹凸形状により密着性を高めることができる。

図示しないが、スイッチング用ＴＦＴ１２１、駆動用ＴＦＴ１２２が有するゲート絶縁膜、半導体膜、ｎ型を有する半導体膜を順に形成する。このとき凹凸領域において、ゲート絶縁膜、半導体膜、ｎ型を有する半導体膜は凹凸形状を有する。その後、半導体膜、及びｎ型を有する半導体膜を所望の形状にパターニングする。

そして、液滴吐出法又はスパッタリング法により、スイッチング用ＴＦＴ１２１、駆動用ＴＦＴ１２２のソース電極及びドレイン電極、信号線８０４、並びに電源線８０５を同一レイヤーで形成する。

その後、ソース電極及びドレイン電極のショートを防止するため、ソース電極及びドレイン電極を用いてｎ型を有する半導体膜をエッチングする。

またソース電極及びドレイン電極、信号線８０４、並びに電源線８０５を用いて、ゲート絶縁膜をエッチングする。すると、駆動用ＴＦＴのゲート電極が露出するため、該ゲート電極とスイッチング用ＴＦＴのソース電極又はドレイン電極とを導電膜１５０により接続することができる。導電膜は、液滴吐出法により形成することができる。

次いで、駆動用ＴＦＴのソース電極又はドレイン電極と接続するように、画素電極を形成する。本実施の形態では、ＩＴＳＯを用いて液滴吐出法により画素電極１２３を形成する。

また駆動用ＴＦＴのゲート電極と同一レイヤーの導電膜と、ゲート絶縁膜と、電源線と同一レイヤーの導電膜とにより容量素子４０２が形成される。

本実施の形態において、駆動用ＴＦＴは非晶質半導体膜を有するため、駆動用ＴＦＴのチャネル幅（Ｗ）が広くなるように設計するとよい。

（実施の形態９）
本実施の形態では、上記実施の形態におけるパターン形成に用いることができる液滴吐出装置について説明する。図１３において、大型基板１００上において、１つのパネルが形成される領域８３０を点線で示す。

図１３には、配線等のパターンの形成に用いる液滴吐出装置の一態様を示す。液滴吐出手段８０５は、ヘッド８０３を有し、ヘッド８０３は複数のノズル２０４を有する。本実施の形態では、十個のノズルが設けられたヘッドを三つ（８０３ａ、８０３ｂ、８０３ｃ）有する場合で説明するが、ノズルの数や、ヘッドの数は処理面積や工程等により設定することができる。

ヘッド８０３は、制御手段８０７に接続され、制御手段がコンピュータ８１０により制御することにより、予め設定されたパターンを描画することができる。描画するタイミングは、例えば、ステージ８０３上に固定された基板１００等に形成されたマーカー８１１を基準点として行えばよい。また、基板１００の縁を基準点として行ってもよい。これら基準点をＣＣＤなどの撮像手段８０４で検出し、画像処理手段８０９にてデジタル信号に変換させる。デジタル変化された信号をコンピュータ８１０で認識して、制御信号を発生させて制御手段８０７に送る。このようにパターンを描画するとき、パターン形成面と、ノズルの先端との間隔は、０．１ｃｍ〜１０ｃｍ、好ましくは０．１ｃｍ〜１ｃｍとするとよい。このように間隔を短くすることにより、液滴の着弾精度が向上する。

このとき、基板１００上に形成されるパターンの情報は記憶媒体８０８に格納されており、この情報を基にして制御手段８０７に制御信号を送り、各ヘッド８０３ａ、８０３ｂ、８０３ｃを個別に制御することができる。すなわち、ヘッド８０３ａ、８０３ｂ、８０３ｃが有する各ノズルから異なる材料を有する液滴を吐出することができる。例えばヘッド８０３ａ、８０３ｂが有するノズルは絶縁膜材料を有する液滴を吐出し、ヘッド８０３ｃが有するノズルは導電膜材料を有する液滴を吐出することができる。

さらにヘッド８０３が有する各ノズルを個別に制御することもできる。ノズルを個別に制御することができるため、特定のノズルから異なる材料を有する液滴を吐出することができる。例えば同一ヘッド８０３ａに、導電膜材料を有する液滴を吐出するノズルと、絶縁膜材料を有する液滴を吐出するノズルとを設けることができる。

また層間絶縁膜の形成工程のように大面積に対して液滴吐出処理を行う場合、層間絶縁膜材料を有する液滴を全ノズルから吐出させるとよい。更には、複数のヘッドが有する全ノズルから、層間絶縁膜材料を有する液滴を吐出するとよい。その結果、スループットを向上させることができる。もちろん、層間絶縁膜形成工程において、一つのノズルから層間絶縁膜材料を有する液滴を吐出し、複数走査することにより大面積に対して液滴吐出処理を行ってもよい。

そしてヘッド８０３をジグザグまたは往復させ、大型マザーガラスに対するパターン形成を行うことができる。このとき、ヘッドと基板を相対的に複数回走査させればよい。ヘッドを基板に対して走査するとき、進行方向に対してヘッドを斜めに傾けるとよい。

ヘッド８０３の幅は、大型マザーガラスから複数のパネルを形成する場合、ヘッドの幅は１つのパネルの幅と同程度とすると好ましい。１つのパネルが形成される領域８３０に対して一回の走査でパターン形成することができ、高いスループットが期待できるからである。

またヘッドの幅は、パネルの幅より小さくしてもよい。このとき、複数の幅の小さなヘッドを直列に配置し、１つのパネルの幅と同程度としてもよい。複数の幅の小さなヘッドを直列に配置することにより、ヘッドの幅が大きくなるにつれて懸念されるヘッドのたわみの発生を防止することができる。もちろん、幅の小さなヘッドを複数回走査することにより、パターン形成を行ってもよい。

このような液滴吐出法により組成物の液滴を吐出する工程は、減圧下で行うと好ましい。組成物を吐出して被処理物に着弾するまでの間に、該組成物の溶媒が蒸発し、組成物の乾燥と焼成の工程を省略することができるからである。また、減圧下で行うと、導電体の表面に酸化膜などが形成されないため好ましい。また組成物を滴下する工程は、窒素雰囲気中や有機ガス雰囲気中で行ってもよい。

また液滴吐出法として、ピエゾ方式を用いることができる。ピエゾ方式は、液滴の制御性に優れインク選択の自由度の高いことからインクジェットプリンターでも利用されている。なお、ピエゾ方式には、ＭＬＰ（Multi Layer Piezo）タイプとＭＬＣｈｉｐ（Multi Layer Ceramic Hyper Integrated Piezo Segments）タイプがある。また組成物の溶媒によっては、発熱体を発熱させ気泡を生じさせ溶液を押し出す、いわゆるサーマル方式を用いたインクジェット法でもよい。

（実施の形態１０）
上記実施の形態で示したモジュールを搭載した電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機又は電子書籍等）、記録媒体を備えた画像再生装置（具体的にはDigital Versatile Disc（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。特に、大型画面を有する大型テレビ等に上記実施の形態で示した液滴吐出法を用いることが望ましい。それら電子機器の具体例を図１９に示す。

図１４（Ａ）は大型のＥＬテレビジョン装置であり、筐体２００１、支持台２００２、表示部２００３、スピーカー部２００４、ビデオ入力端子２００５等を含む。表示部２００３は、画素部及び駆動回路部を有するモジュールが設けられている。画素部は、発光素子を有し、上記実施の形態で示した液滴吐出法より形成されたＴＦＴを有する。なお、表示装置は、パソコン用、ＴＶ放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。

コントランスを高めるため、少なくとも画素部に偏光板、又は円偏光板を備えるとよい。例えば、封止基板上へ１／４λ板、１／２λ板、偏光板の順に設けるとよい。さらに偏光板上に反射防止膜を設けてもよい。

図１４（Ｂ）はＥＬテレビジョン装置の主要な構成を示すブロック図を示している。表示パネルには、上記実施の形態で示すような構成として画素部９０１が形成されている。走査線駆動回路９０３と信号線駆動回路９０２とは、ＴＡＢ方式により実装される場合と、画素部の周辺に走査線駆動回路９０３と信号線駆動回路９０２とがＣＯＧ方式により実装される場合と、ＳＡＳでＴＦＴを形成し、画素部９０１と走査線駆動回路９０３を基板上に一体形成し信号線駆動回路９０２を別途ドライバＩＣとして実装する場合などがある。

外部回路の構成として、映像信号の入力側では、チューナ９０４で受信した信号のうち、映像信号を増幅する映像信号増幅回路９０５と、そこから出力される信号を赤、緑、青の各色に対応した色信号に変換する映像信号処理回路９０６と、その映像信号をドライバＩＣの入力仕様に変換するためのコントロール回路９０７などからなっている。コントロール回路９０７から、走査線駆動回路と信号線駆動回路にそれぞれ信号が出力する。デジタル駆動する場合には、コントロール回路と信号線駆動回路との間に信号分割回路９０８を設け、入力デジタル信号をｍ個に分割して供給する構成としてもよい。

チューナ９０４で受信した信号のうち、音声信号は、音声信号増幅回路９０９に送られ、その出力は音声信号処理回路９１０を経てスピーカー９１３に供給される。制御回路９１１は受信局（受信周波数）や音量の制御情報を入力部９１２から受け、チューナ９０４や音声信号処理回路９１０に信号を送出する。

このような外部回路を組みこんだ表示部を、筐体２００１に組みこんで、テレビジョン装置を完成させることができる。その他付属設備としてスピーカー２００４、ビデオ信号入力端子２００５や操作スイッチなどが備えられている。このように、本発明によりＥＬテレビジョン装置を完成させることができる。

勿論、本発明はテレビジョン装置に限定されず、パーソナルコンピュータのモニタをはじめ、鉄道の駅や空港などにおける情報表示盤や、街頭における広告表示盤など特に大面積の表示媒体として様々な用途に適用することができる。
また、液晶素子を有するテレビジョン装置を形成することもできる。

図１５（Ａ）は携帯端末のうちの携帯電話機であり、本体２１０１、筐体２１０２、表示部２１０３、音声入力部２１０４、音声出力部２１０５、操作キー２１０６、アンテナ２１０７等を含む。表示部２１０３は、画素部及び駆動回路部を有するモジュールが設けられている。画素部は、発光素子又は液晶素子を有し、上記実施の形態で示した液滴吐出法より形成されたＴＦＴを有する。またさらに表示部２１０３を大型マザーガラス基板から多面取り形成することにより、携帯電話機のコストを低減することができる。

図１５（Ｂ）はシート型の携帯電話機であり、本体２３０１、表示部２３０３、音声入力部２３０４、音声出力部２３０５、スイッチ２３０６、外部接続ポート２３０７等を含む。外部接続ポート２３０７を介して、別途用意したイヤホン２３０８を接続することができる。表示部２３０３には、センサを備えたタッチパネル式の表示画面が用いられており、表示部２３０３に表示されたタッチパネル式操作キー２３０９に触れることで、一連の操作を行うことができる。表示部２３０３は、画素部及び駆動回路部を有するモジュールが設けられている。画素部は、発光素子又は液晶素子を有し、上記実施の形態で示した液滴吐出法より形成されたＴＦＴを有する。またさらに表示部２３０３を大型マザーガラス基板から多面取り形成することにより、シート型の携帯電話機のコストを低減することができる。

このように小型の電子機器であっても、本発明を用いて表示部を形成することにより、大型マザーガラス基板から多面取り形成することができ、コストを低減することができる。

本発明の薄膜トランジスタの作製方法を示した図である。本発明の薄膜トランジスタの作製方法を示した図である。本発明の薄膜トランジスタの作製方法を示した図である。本発明の薄膜トランジスタの作製方法を示した図である。本発明の薄膜トランジスタの作製方法を示した図である。本発明の薄膜トランジスタの作製方法を示した図である。本発明の薄膜トランジスタの作製方法を示した図である。本発明の液晶表示装置を示した図である。本発明の発光装置の画素回路を示した回路図である。本発明の発光装置の作製方法を示した図である。本発明の発光装置を示した図である。本発明の発光装置の画素の上面図である。本発明の液滴吐出装置を示した図である。本発明の表示装置を示した図である。本発明の電子機器を示した図である。本発明のモジュールを示した図である。

Claims

基板表面に粗面化処理によって凹凸形状を有する領域を形成し、
前記凹凸形状を有する領域上の一部に、前記凹凸形状を有する領域と比べて表面の平坦性が高い第１の導電膜を形成し、
前記凹凸形状を有する領域及び前記第１の導電膜上に、前記凹凸形状を有する領域上においてはその表面が凹凸領域となり、前記第１の導電膜上においてはその表面が平坦領域となる絶縁膜を形成し、
第２の導電膜材料が混入された組成物を前記絶縁膜上に噴出することにより、第２の導電膜を前記凹凸領域上に自己整合的に形成する
ことを特徴とする薄膜トランジスタの作製方法。
請求項１において、
ドライエッチング法、フロスト加工法、又はサンドブラスト法により、前記粗面化処理を行うことを特徴とする薄膜トランジスタの作製方法。
請求項１又は請求項２において、
インクジェット法により、第１の導電膜材料が混入された組成物を噴出することにより前記第１の導電膜を形成することを特徴とする薄膜トランジスタの作製方法。
請求項１乃至請求項３のいずれか一において、
インクジェット法により、前記第２の導電膜材料が混入された組成物を噴出することを特徴とする薄膜トランジスタの作製方法。
基板表面に粗面化処理によって凹凸形状を有する領域を形成し、
前記凹凸形状を有する領域上の一部に、前記凹凸形状を有する領域と比べて表面の平坦性が高い第１の導電膜を形成し、
前記凹凸形状を有する領域及び前記第１の導電膜上に、前記凹凸形状を有する領域上においてはその表面が凹凸領域となり、前記第１の導電膜上においてはその表面が平坦領域となる絶縁膜を形成し、
前記絶縁膜上に、前記凹凸領域上においてはその表面が凹凸領域となり、前記絶縁膜を間に介した前記第１の導電膜上においてはその表面が平坦領域となる半導体膜を形成し、
第２の導電膜材料が混入された組成物を前記半導体膜上に噴出することにより、第２の導電膜を前記凹凸領域上に自己整合的に形成して薄膜トランジスタを形成し、
前記薄膜トランジスタを覆うように、第１の絶縁膜を形成し、
前記第１の絶縁膜上に第１の電極を形成し、
前記第１の電極の端部を覆うように第２の絶縁膜を形成し、
前記第２の絶縁膜間に電界発光層を形成し、
前記電界発光層を覆うように第２の電極を形成する
ことを特徴とする表示装置の作製方法。
基板表面に粗面化処理によって凹凸形状を有する領域を形成し、
前記凹凸形状を有する領域上の一部に、前記凹凸形状を有する領域と比べて表面の平坦性が高い第１の導電膜を形成し、
前記凹凸形状を有する領域及び前記第１の導電膜上に、前記凹凸形状を有する領域上においてはその表面が凹凸領域となり、前記第１の導電膜上においてはその表面が平坦領域となる絶縁膜を形成し、
前記絶縁膜上に、前記凹凸領域上においてはその表面が凹凸領域となり、前記絶縁膜を間に介した前記第１の導電膜上においてはその表面が平坦領域となる半導体膜を形成し、
第２の導電膜材料が混入された組成物を前記半導体膜上に噴出することにより、第２の導電膜を前記凹凸領域上に自己整合的に形成して薄膜トランジスタを形成し、
前記第２の導電膜と接続するように第１の電極を形成し、
前記第１の電極と対向するように第２の電極を配置し、
前記第１の電極と、前記第２の電極との間に液晶層を形成する
ことを特徴とする表示装置の作製方法。
請求項５又は請求項６において、
ドライエッチング法、フロスト加工法、又はサンドブラスト法により、前記粗面化処理を行うことを特徴とする表示装置の作製方法。
請求項５乃至請求項７のいずれか一において、
インクジェット法により、第１の導電膜材料が混入された組成物を噴出することにより前記第１の導電膜を形成することを特徴とする表示装置の作製方法。
請求項５乃至請求項８のいずれか一において、
インクジェット法により、前記第２の導電膜材料が混入された組成物を噴出することを特徴とする表示装置の作製方法。