JP2005159143A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2005159143A5 JP2005159143A5 JP2003397643A JP2003397643A JP2005159143A5 JP 2005159143 A5 JP2005159143 A5 JP 2005159143A5 JP 2003397643 A JP2003397643 A JP 2003397643A JP 2003397643 A JP2003397643 A JP 2003397643A JP 2005159143 A5 JP2005159143 A5 JP 2005159143A5
- Authority
- JP
- Japan
- Prior art keywords
- conductive film
- film
- forming
- insulating film
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Claims (12)
- 凹凸形状を有する領域に、第1の導電膜を形成し、
前記第1の導電膜を覆って絶縁膜を形成し、
前記第2の導電膜材料が混入された組成物を噴出することにより、第2の導電膜を形成する薄膜トランジスタの作製方法であって、
前記凹凸形状を有する面と、前記第1の導電膜の上面とにより、自己整合的に前記第2の導電膜を形成し、
前記絶縁膜は前記第1の導電膜及び前記凹凸形状を沿うように形成され、前記絶縁膜の凹凸形状により前記第2の導電膜の密着性が向上する
ことを特徴とする薄膜トランジスタの作製方法。 - 凹凸形状を有する領域に、第1の導電膜を形成し、
前記第1の導電膜を覆って絶縁膜を形成し、
前記第2の導電膜材料が混入された組成物を噴出することにより、第2の導電膜を形成する薄膜トランジスタの作製方法であって、
前記凹凸形状を有する面と、前記第1の導電膜の上面とにより、自己整合的に前記第2の導電膜を形成し、
前記凹凸形状により第1の導電膜の密着性が向上し、
前記絶縁膜は前記第1の導電膜及び前記凹凸形状を沿うように形成され、前記絶縁膜の凹凸形状により前記第2の導電膜の密着性が向上する
ことを特徴とする薄膜トランジスタの作製方法。 - 請求項1又は請求項2において、
ドライエッチング法、フロスト加工法、又はサンドブラスト法により、前記凹凸形状を有する領域を形成することを特徴とする薄膜トランジスタの作製方法。 - 請求項1乃至請求項3のいずれか一において、
インクジェット法により、前記第1の導電膜の材料が混入された組成物を噴出することを特徴とする薄膜トランジスタの作製方法。 - 請求項1乃至請求項4のいずれか一において、
インクジェット法により、前記第2の導電膜の材料が混入された組成物を噴出することを特徴とする薄膜トランジスタの作製方法。 - 凹凸形状を有する領域に、第1の導電膜を形成し、
前記第1の導電膜を覆って絶縁膜を形成し、
前記絶縁膜上に半導体膜を形成し、
前記半導体膜上に、導電体が混入された組成物を噴出するにより第2の導電膜を形成することにより薄膜トランジスタを形成し、
前記薄膜トランジスタを覆うように、第1の絶縁膜を形成し、
前記第1の絶縁膜上に第1の電極を形成し、
前記第1の電極の端部を覆うように第2の絶縁膜を形成し、
前記第2の絶縁膜間に電界発光層を形成し、
前記電界発光層を覆うように第2の電極を形成する表示装置の作製方法であって、
前記凹凸形状を有する面と、前記第1の導電膜の上面とにより、自己整合的に前記第2の導電膜を形成し、
前記絶縁膜は前記第1の導電膜及び前記凹凸形状を沿うように形成され、前記絶縁膜の凹凸形状により第2の導電膜の密着性が向上する
ことを特徴とする表示装置の作製方法。 - 凹凸形状を有する領域に、第1の導電膜を形成し、
前記第1の導電膜を覆って絶縁膜を形成し、
前記絶縁膜上に半導体膜を形成し、
前記半導体膜上に、導電体が混入された組成物を噴出するにより第2の導電膜を形成することにより薄膜トランジスタを形成し、
前記薄膜トランジスタを覆うように、第1の絶縁膜を形成し、
前記第1の絶縁膜上に第1の電極を形成し、
前記第1の電極の端部を覆うように第2の絶縁膜を形成し、
前記第2の絶縁膜間に電界発光層を形成し、
前記電界発光層を覆うように第2の電極を形成する表示装置の作製方法であって、
前記凹凸形状を有する面と、前記第1の導電膜の上面とにより、自己整合的に前記第2の導電膜を形成し、
前記凹凸形状により前記第1の導電膜の密着性が向上し、
前記絶縁膜は前記第1の導電膜及び前記凹凸形状を沿うように形成され、前記絶縁膜の凹凸形状により第2の導電膜の密着性が向上する
ことを特徴とする表示装置の作製方法。 - 凹凸形状を有する領域に、第1の導電膜を形成し、
前記第1の導電膜を覆って絶縁膜を形成し、
前記絶縁膜上に半導体膜を形成し、
前記半導体膜上に、導電体が混入された組成物を噴出するにより第2の導電膜を形成することにより薄膜トランジスタを形成し、
前記第2の導電膜と接続するように第1の電極を形成し、
前記第1の電極と対向するように第2の電極を配置し、
前記第1の電極と、前記第2の電極との間に液晶層を形成する表示装置の作製方法であって、
前記凹凸形状を有する面と、前記第1の導電膜の上面とにより、自己整合的に前記第2の導電膜を形成し、
前記絶縁膜は前記第1の導電膜及び前記凹凸形状を沿うように形成され、前記絶縁膜の凹凸形状により前記第2の導電膜の密着性が向上する
ことを特徴とする表示装置の作製方法。 - 凹凸形状を有する領域に、第1の導電膜を形成し、
前記第1の導電膜を覆って絶縁膜を形成し、
前記絶縁膜上に半導体膜を形成し、
前記半導体膜上に、導電体が混入された組成物を噴出するにより第2の導電膜を形成することにより薄膜トランジスタを形成し、
前記第2の導電膜と接続するように第1の電極を形成し、
前記第1の電極と対向するように第2の電極を配置し、
前記第1の電極と、前記第2の電極との間に液晶層を形成する表示装置の作製方法であって、
前記凹凸形状を有する面と、前記第1の導電膜の上面とにより、自己整合的に前記第2の導電膜を形成し、
前記凹凸形状により前記第1の導電膜の密着性が向上し、
前記絶縁膜は前記第1の導電膜及び前記凹凸形状を沿うように形成され、前記絶縁膜の凹凸形状により、前記第2の導電膜の密着性が向上する
ことを特徴とする表示装置の作製方法。 - 請求項6乃至請求項9のいずれか一において、
ドライエッチング法、フロスト加工法、又はサンドブラスト法により、前記凹凸形状を有する領域を形成することを特徴とする表示装置の作製方法。 - 請求項6乃至請求項10のいずれか一において、
インクジェット法により、前記第1の導電膜の材料が混入された組成物を噴出することを特徴とする表示装置の作製方法。 - 請求項6乃至請求項11のいずれか一において、
インクジェット法により、前記第2の導電膜の材料が混入された組成物を噴出することを特徴とする表示装置の作製方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003397643A JP4614652B2 (ja) | 2003-11-27 | 2003-11-27 | 薄膜トランジスタの作製方法、及び表示装置の作製方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003397643A JP4614652B2 (ja) | 2003-11-27 | 2003-11-27 | 薄膜トランジスタの作製方法、及び表示装置の作製方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2005159143A JP2005159143A (ja) | 2005-06-16 |
JP2005159143A5 true JP2005159143A5 (ja) | 2006-11-02 |
JP4614652B2 JP4614652B2 (ja) | 2011-01-19 |
Family
ID=34722744
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003397643A Expired - Fee Related JP4614652B2 (ja) | 2003-11-27 | 2003-11-27 | 薄膜トランジスタの作製方法、及び表示装置の作製方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4614652B2 (ja) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4572814B2 (ja) | 2005-11-16 | 2010-11-04 | セイコーエプソン株式会社 | アクティブマトリクス基板とその製造方法、及び電気光学装置並びに電子機器 |
US8785939B2 (en) | 2006-07-17 | 2014-07-22 | Samsung Electronics Co., Ltd. | Transparent and conductive nanostructure-film pixel electrode and method of making the same |
KR20090040435A (ko) * | 2006-07-17 | 2009-04-24 | 유니다임 | 투명하고 전도성이 있는 나노구조-필름 픽셀 전극과 이를 제조하는 방법 |
JP5098474B2 (ja) * | 2006-08-02 | 2012-12-12 | セイコーエプソン株式会社 | 液晶表示装置の製造方法 |
US8253137B2 (en) | 2007-07-18 | 2012-08-28 | Ricoh Company, Ltd. | Laminate structure, electronic device, and display device |
JP5261744B2 (ja) * | 2007-11-20 | 2013-08-14 | コニカミノルタ株式会社 | 有機tftの製造方法、及び有機tft |
JP2009141175A (ja) * | 2007-12-07 | 2009-06-25 | Sumitomo Chemical Co Ltd | 制御基板およびこの制御基板の製造方法 |
JP5151782B2 (ja) * | 2008-08-04 | 2013-02-27 | コニカミノルタホールディングス株式会社 | Tftアレイ基板の製造方法 |
JP5271170B2 (ja) * | 2009-06-26 | 2013-08-21 | 三菱電機株式会社 | 画像表示素子及びその製造方法 |
JP5271172B2 (ja) * | 2009-06-26 | 2013-08-21 | 三菱電機株式会社 | 画像表示素子及びその製造方法 |
JP6220497B2 (ja) * | 2011-06-09 | 2017-10-25 | 株式会社半導体エネルギー研究所 | 発光装置 |
CN106229293B (zh) * | 2016-08-04 | 2019-11-08 | 西安穿越光电科技有限公司 | 柔性有机发光二极管显示装置及面板的制造方法 |
CN106206659B (zh) * | 2016-08-04 | 2019-11-05 | 深圳市景方盈科技有限公司 | 有机发光二极管显示装置和面板的制作方法 |
CN106206661B (zh) * | 2016-08-04 | 2019-10-01 | 西安穿越光电科技有限公司 | 柔性有机发光二极管显示面板及装置 |
CN106206660B (zh) * | 2016-08-04 | 2019-12-13 | 宣城慧哲生产力促进中心有限公司 | 三维有机发光二极管显示面板及装置 |
JP2019050136A (ja) * | 2017-09-11 | 2019-03-28 | 株式会社ジャパンディスプレイ | 表示装置、および表示装置の製造方法 |
CN110729359A (zh) * | 2019-10-25 | 2020-01-24 | 深圳市华星光电半导体显示技术有限公司 | 一种薄膜晶体管、显示面板及薄膜晶体管的制作方法 |
KR102238146B1 (ko) | 2019-12-13 | 2021-04-08 | 주식회사 현대케피코 | 전동식 변속 레버 시스템의 제어 장치 및 그 제어 방법 |
-
2003
- 2003-11-27 JP JP2003397643A patent/JP4614652B2/ja not_active Expired - Fee Related
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2005159143A5 (ja) | ||
WO2005010997A3 (en) | Nonplanar device with stress incorporation layer and method of fabrication | |
JP2005334864A5 (ja) | ||
JP2016174180A5 (ja) | 液晶表示装置及び液晶表示装置の作製方法 | |
JP2006313906A5 (ja) | ||
JP2005093396A5 (ja) | ||
JP2009038368A5 (ja) | ||
WO2008007331A3 (en) | Semiconductor devices and methods of manufacture thereof | |
JP2009060095A5 (ja) | ||
JP2006054425A5 (ja) | ||
JP2007500952A5 (ja) | ||
TW200614515A (en) | Method of manufacturing thin film semiconductor device, thin film semiconductor device, electro-optical device, and electronic apparatus | |
JP2008172266A5 (ja) | ||
JP2005150105A5 (ja) | ||
JP2004241770A5 (ja) | ||
JP2005277323A5 (ja) | ||
JP2010271487A5 (ja) | ||
JP2004014875A5 (ja) | ||
TW200641445A (en) | Liquid crystal display apparatus and manufacturing method thereof | |
JP2005165309A5 (ja) | ||
JP2005115362A5 (ja) | ||
JP2005210081A5 (ja) | ||
JP2005210083A5 (ja) | ||
JP2005311341A5 (ja) | ||
JP2005159328A5 (ja) |