JP2005165309A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2005165309A5 JP2005165309A5 JP2004329505A JP2004329505A JP2005165309A5 JP 2005165309 A5 JP2005165309 A5 JP 2005165309A5 JP 2004329505 A JP2004329505 A JP 2004329505A JP 2004329505 A JP2004329505 A JP 2004329505A JP 2005165309 A5 JP2005165309 A5 JP 2005165309A5
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film transistor
- convex portion
- interlayer insulating
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Claims (8)
- 基板上に薄膜トランジスタを形成し、
前記薄膜トランジスタのソース配線またはドレイン配線上に、液滴吐出法による組成物の吐出と焼成を繰り返すことによって、柱状の凸状部を形成し、
前記薄膜トランジスタ上に平坦な層間絶縁膜を形成することを特徴とする半導体装置の作製方法。 - 基板上に薄膜トランジスタを形成し、
前記薄膜トランジスタのソース配線またはドレイン配線上に、導電性材料でなる柱状の凸状部を形成し、
前記薄膜トランジスタ及び前記凸状部上に平坦な層間絶縁膜を形成し、
前記層間絶縁膜を全面エッチバックすることにより、前記凸状部上の前記層間絶縁膜を除去して前記凸状部を露出し、
前記層間絶縁膜及び前記凸状部上に前記露出した凸状部と接する画素電極を形成することを特徴とする半導体装置の作製方法。 - 基板上に薄膜トランジスタを形成し、
前記薄膜トランジスタのソース配線またはドレイン配線上に、後に形成する層間絶縁膜の形成に用いる溶媒に対して撥液性を有する材料でなる柱状の凸状部を形成し、
前記薄膜トランジスタ上に、塗布法により前記溶媒を用いて平坦な前記層間絶縁膜を形成し、
前記凸状部を除去して前記層間絶縁膜にコンタクトホールを形成し、
前記コンタクトホールにおいて、前記薄膜トランジスタの前記ソース配線または前記ドレイン配線と接続する画素電極を形成することを特徴とする半導体装置の作製方法。 - 基板上に薄膜トランジスタを形成し、
前記薄膜トランジスタのソース配線またはドレイン配線上に柱状の凸状部を形成し、
前記凸状部にプラズマ処理を行い、前記凸状部が、後に形成する層間絶縁膜の形成に用いる溶媒に対して撥液性を有するようにし、
前記薄膜トランジスタ上に、塗布法により前記溶媒を用いて平坦な前記層間絶縁膜を形成し、
前記凸状部を除去して前記層間絶縁膜にコンタクトホールを形成し、
前記コンタクトホールにおいて、前記薄膜トランジスタの前記ソース配線または前記ドレイン配線と接続する画素電極を形成することを特徴とする半導体装置の作製方法。 - 請求項2において、前記導電性材料は、Ag、Au、Cu、W、またはAlの金属の粒子を主成分とした組成物であることを特徴とする半導体装置の作製方法。
- 請求項2乃至請求項5のいずれか一において、前記凸状部は、液滴吐出法による組成物の吐出と焼成を繰り返すことによって形成されることを特徴とする半導体装置の作製方法。
- 請求項1乃至請求項6のいずれか一において、前記薄膜トランジスタは逆スタガ型薄膜トランジスタまたは順スタガ型薄膜トランジスタであることを特徴とする半導体装置の作製方法。
- 請求項1乃至請求項7のいずれか一において、前記半導体装置は液晶表示装置であることを特徴とする半導体装置の作製方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004329505A JP4684625B2 (ja) | 2003-11-14 | 2004-11-12 | 半導体装置の作製方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003386023 | 2003-11-14 | ||
JP2004329505A JP4684625B2 (ja) | 2003-11-14 | 2004-11-12 | 半導体装置の作製方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2005165309A JP2005165309A (ja) | 2005-06-23 |
JP2005165309A5 true JP2005165309A5 (ja) | 2007-12-13 |
JP4684625B2 JP4684625B2 (ja) | 2011-05-18 |
Family
ID=34741820
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004329505A Expired - Fee Related JP4684625B2 (ja) | 2003-11-14 | 2004-11-12 | 半導体装置の作製方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4684625B2 (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3227353B2 (ja) * | 1995-07-13 | 2001-11-12 | 東芝セラミックス株式会社 | 炭化珪素膜被覆部材及びその製造方法 |
JP4566575B2 (ja) * | 2004-02-13 | 2010-10-20 | 株式会社半導体エネルギー研究所 | 発光装置の作製方法 |
JP4864649B2 (ja) * | 2005-11-11 | 2012-02-01 | 株式会社半導体エネルギー研究所 | 機能性を有する層、及びそれを有する可撓性基板の形成方法、並びに半導体装置の作製方法 |
CN101305315B (zh) | 2005-11-11 | 2010-05-19 | 株式会社半导体能源研究所 | 形成具有功能性的层的方法及半导体器件的制造方法 |
JP4764710B2 (ja) * | 2005-12-06 | 2011-09-07 | 株式会社ザイキューブ | 半導体装置とその製造方法 |
US7821613B2 (en) * | 2005-12-28 | 2010-10-26 | Semiconductor Energy Laboratory Co., Ltd. | Display device and manufacturing method thereof |
JP5369367B2 (ja) * | 2006-03-28 | 2013-12-18 | 凸版印刷株式会社 | 薄膜トランジスタおよびその製造方法 |
JP2008218626A (ja) * | 2007-03-02 | 2008-09-18 | Mitsubishi Electric Corp | Tftアレイ基板及びその製造方法 |
JP5364293B2 (ja) | 2007-06-01 | 2013-12-11 | 株式会社半導体エネルギー研究所 | 表示装置の作製方法およびプラズマcvd装置 |
US7858513B2 (en) * | 2007-06-18 | 2010-12-28 | Organicid, Inc. | Fabrication of self-aligned via holes in polymer thin films |
JP5359032B2 (ja) * | 2008-05-30 | 2013-12-04 | 凸版印刷株式会社 | 薄膜トランジスタ、薄膜トランジスタアレイ及び画像表示装置 |
JP5866783B2 (ja) * | 2011-03-25 | 2016-02-17 | セイコーエプソン株式会社 | 回路基板の製造方法 |
KR101975263B1 (ko) * | 2012-02-07 | 2019-05-08 | 삼성디스플레이 주식회사 | 박막트랜지스터 표시판과 이를 제조하는 방법 |
JP6878820B2 (ja) * | 2015-11-17 | 2021-06-02 | 株式会社リコー | 電界効果型トランジスタ、表示素子、表示装置、システム、及び電界効果型トランジスタの製造方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04220625A (ja) * | 1990-12-21 | 1992-08-11 | Sharp Corp | アクティブマトリクス液晶表示装置の製造方法 |
JP4000853B2 (ja) * | 2000-12-28 | 2007-10-31 | セイコーエプソン株式会社 | 分子膜パターンの形成方法、分子膜パターン、及び半導体装置の製造方法 |
JP2003124215A (ja) * | 2001-10-15 | 2003-04-25 | Seiko Epson Corp | パターン形成方法、半導体デバイス、電気回路、表示体モジュール、カラーフィルタおよび発光素子 |
JP3933497B2 (ja) * | 2002-03-01 | 2007-06-20 | シャープ株式会社 | 表示装置の製造方法 |
JP4042460B2 (ja) * | 2002-04-22 | 2008-02-06 | セイコーエプソン株式会社 | 製膜方法及びデバイス及び電子機器並びにデバイスの製造方法 |
-
2004
- 2004-11-12 JP JP2004329505A patent/JP4684625B2/ja not_active Expired - Fee Related
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2005165309A5 (ja) | ||
US9349760B2 (en) | Method of manufacturing a TFT-LCD array substrate having light blocking layer on the surface treated semiconductor layer | |
JP2008028395A5 (ja) | ||
JP2005334864A5 (ja) | ||
JP2006352087A5 (ja) | ||
JP2005311325A5 (ja) | ||
JP2003163337A5 (ja) | ||
MY158939A (en) | Method to form solder deposits on substrates | |
TW200629416A (en) | Semiconductor device and fabrication method thereof | |
EP1650807A3 (en) | Thin film transistor, electro-optical device and electronic apparatus | |
JP2005167228A5 (ja) | ||
JP2008536295A5 (ja) | ||
JP2007512680A5 (ja) | ||
EP1865371A3 (en) | Liquid crystal display panel and method of manufacturing the same | |
JP4884227B2 (ja) | 素子配置基板の製造方法 | |
CN106784014A (zh) | 薄膜晶体管及其制作方法、显示基板、显示装置 | |
JP2005159143A5 (ja) | ||
JP2004241770A5 (ja) | ||
JP2005346043A5 (ja) | ||
JP2005136383A5 (ja) | ||
JP2008085313A5 (ja) | ||
JP2005159327A5 (ja) | ||
JP2005109389A5 (ja) | ||
JP2005190992A5 (ja) | ||
JP2005210081A5 (ja) |