JP2005190992A5 - - Google Patents

Download PDF

Info

Publication number
JP2005190992A5
JP2005190992A5 JP2004324614A JP2004324614A JP2005190992A5 JP 2005190992 A5 JP2005190992 A5 JP 2005190992A5 JP 2004324614 A JP2004324614 A JP 2004324614A JP 2004324614 A JP2004324614 A JP 2004324614A JP 2005190992 A5 JP2005190992 A5 JP 2005190992A5
Authority
JP
Japan
Prior art keywords
film
forming
semiconductor film
electrode
droplet discharge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004324614A
Other languages
English (en)
Other versions
JP4831954B2 (ja
JP2005190992A (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2004324614A priority Critical patent/JP4831954B2/ja
Priority claimed from JP2004324614A external-priority patent/JP4831954B2/ja
Publication of JP2005190992A publication Critical patent/JP2005190992A/ja
Publication of JP2005190992A5 publication Critical patent/JP2005190992A5/ja
Application granted granted Critical
Publication of JP4831954B2 publication Critical patent/JP4831954B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Claims (15)

  1. 絶縁表面を有する基板上の下地前処理を行った領域に、液滴吐出法によりゲート電極を形成し、
    前記ゲート電極上に半導体膜を形成し、
    前記半導体膜上に、マスクを形成し、
    前記マスクを用いて前記半導体膜をパターニングし、
    前記パターニングされた半導体膜に下地前処理を行い、
    前記下地前処理を行った半導体膜上に、液滴吐出法によりソース電極及びドレイン電極を形成し
    前記ソース電極又は前記ドレイン電極上に柱状の導電膜を形成す
    ことを特徴とする表示装置の作製方法。
  2. 請求項1において、
    前記柱状の導電膜は、液滴吐出法により形成され、
    前記導電層となるドットを滴下するたびに加熱処理を行うことを特徴とする表示装置の作製方法。
  3. 絶縁表面を有する基板上の下地前処理を行った領域に、液滴吐出法によりゲート電極を形成し、
    前記ゲート電極上に半導体膜を形成し、
    前記半導体膜上に、マスクを形成し、
    前記マスクを用いて前記半導体膜をパターニングし、
    前記パターニングされた半導体膜に下地前処理を行い、
    前記下地前処理を行った半導体膜上に、液滴吐出法によりソース電極及びドレイン電極を形成し
    前記半導体膜、並びに前記ソース電極及びドレイン電極を覆うように、第1の絶縁膜を形成し、
    前記ソース電極又は前記ドレイン電極上において、前記第1の絶縁膜にコンタクトホールを形成し、
    前記コンタクトホールに柱状の導電膜を形成す
    ことを特徴とする表示装置の作製方法。
  4. 請求項において、
    液滴吐出法により、第1の絶縁膜上にマスクを形成し、
    前記マスクを用いて、エッチング法により前記第1の絶縁膜にコンタクトホールを形成することを特徴とする表示装置の作製方法。
  5. 絶縁表面を有する基板上の下地前処理を行った領域に、液滴吐出法によりゲート電極を形成し、
    前記ゲート電極上に半導体膜を形成し、
    前記半導体膜上に、マスクを形成し、
    前記マスクを用いて前記半導体膜をパターニングし、
    前記パターニングされた半導体膜に下地前処理を行い、
    前記下地前処理を行った半導体膜上に、液滴吐出法によりソース電極及びドレイン電極を形成し
    前記ソース電極又は前記ドレイン電極上に柱状の有機膜を形成し、
    前記柱状の有機膜、前記半導体膜、並びに前記ソース電極及びドレイン電極を覆うように、第1の絶縁膜を形成し、
    前記柱状の有機膜を除去して、前記第1の絶縁膜に開口部を形成し、
    前記開口部に、前記ソース電極又はドレイン電極と接続するように電極を形成す
    ことを特徴とする表示装置の作製方法。
  6. 請求項において、
    前記第1の絶縁膜は、前記柱状の有機膜に対して撥液性を有することを特徴とする表示装置の作製方法。
  7. 絶縁表面を有する基板上の下地前処理を行った領域に、液滴吐出法によりゲート電極を形成し、
    前記ゲート電極上に半導体膜を形成し、
    前記半導体膜上に、マスクを形成し、
    前記マスクを用いて前記半導体膜をパターニングし、
    前記パターニングされた半導体膜に下地前処理を行い、
    前記下地前処理を行った半導体膜上に、液滴吐出法によりソース電極及びドレイン電極を形成し
    前記半導体膜、並びに前記ソース電極及びドレイン電極の表面に、第1の絶縁膜に対して撥液性を有する有機膜を形成し、
    前記ソース電極又はドレイン電極上に選択的にマスクを形成し、
    前記マスクを用いて、前記有機膜を除去し、
    前記マスクを除去した後、前記第1の絶縁膜を形成することにより、前記マスク上の領域の前記第1の絶縁膜には開口部が形成され、
    前記開口部に、前記ソース電極又はドレイン電極と接続するように電極を形成す
    ことを特徴とする表示装置の作製方法。
  8. 請求項乃至のいずれか一において、
    前記ゲート電極上の前記半導体膜に接してチャネル保護膜を形成することを特徴とする表示装置の作製方法。
  9. 絶縁表面を有する基板上の下地前処理を行った領域に、液滴吐出法によりソース電極及びドレイン電極を形成し、
    前記ソース電極及びドレイン電極に半導体膜を形成し、
    前記半導体膜上に、マスクを形成し、
    前記マスクを用いて前記半導体膜をパターニングし、
    前記パターニングされた半導体膜に下地前処理を行い、
    前記下地前処理を行った半導体膜上に、液滴吐出法によりゲート電極を形成し
    前記ソース電極又は前記ドレイン電極上に柱状の導電膜を形成し、
    前記柱状の導電膜、前記半導体膜並びに前記ソース電極及びドレイン電極を覆うように、第1の絶縁膜を形成し、
    前記第1の絶縁膜上において、前記柱状の導電膜と接続するように電極を形成す
    ことを特徴とする表示装置の作製方法。
  10. 請求項乃至のいずれか一において
    気体を噴きつけることにより、前記第1の絶縁膜表面を平坦化することを特徴とする表示装置の作製方法。
  11. 絶縁表面を有する基板上の下地前処理を行った領域に、液滴吐出法により第1及び第2のゲート電極を形成し、
    前記第1及び第2のゲート電極上にそれぞれ、ゲート絶縁膜を介して第1及び第2の半導体膜を形成し、
    前記第1及び第2の半導体膜に下地前処理を行い、
    前記下地前処理が行われた第1及び第2の半導体膜上に、それぞれ液滴吐出法により第1及び第2のソース電極及びドレイン電極を形成し、
    前記ゲート絶縁膜をエッチングすることにより、前記第1のソース電極又は前記第1のドレイン電極と、前記第2のゲート電極とを接続するためのコンタクトホールを形成し、
    前記コンタクトホールに、液滴吐出法により導電膜を形成し
    前記第2のソース電極又は前記第2のドレイン電極上に柱状の導電膜を形成す
    ことを特徴とする表示装置の作製方法。
  12. 絶縁表面を有する基板上の下地前処理を行った領域に、液滴吐出法により第1及び第2のゲート電極を形成し、
    前記第1及び第2のゲート電極上にそれぞれ、ゲート絶縁膜を介して第1及び第2の半導体膜を形成し、
    前記第1及び第2の半導体膜をパターニングし、
    記パターニングされた第1及び第2の半導体膜に下地前処理を行い、
    前記下地前処理が行われた第1及び第2の半導体膜上に、それぞれ液滴吐出法により第1及び第2のソース電極及びドレイン電極を形成し、
    前記ソース電極及びドレイン電極を用いて、前記ゲート絶縁膜をエッチングすることにより、前記第1のソース電極又は前記第1のドレイン電極と、前記第2のゲート電極とを接続するためのコンタクトホールを形成し、
    前記コンタクトホールに、液滴吐出法により導電膜を形成し
    前記第2のソース電極又は前記第2のドレイン電極上に柱状の導電膜を形成す
    ことを特徴とする表示装置の作製方法。
  13. 請求項乃至12のいずれか一において、
    前記柱状の導電膜と電気的に接続された電極を形成し、液滴吐出法により前記電極と電気的に接続された電界発光層を形成することを特徴とする表示装置の作製方法。
  14. 請求項乃至13のいずれか一において、
    前記液滴吐出法はインクジェット法であることを特徴とする表示装置の作製方法。
  15. 請求項1乃至14のいずれか一において、
    前記半導体膜は、非晶質半導体、セミアモルファス半導体、微結晶半導体、有機半導体、及び結晶性半導体のいずれかであることを特徴とする表示装置の作製方法。
JP2004324614A 2003-11-14 2004-11-09 表示装置の作製方法 Expired - Fee Related JP4831954B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004324614A JP4831954B2 (ja) 2003-11-14 2004-11-09 表示装置の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003386020 2003-11-14
JP2003386020 2003-11-14
JP2004324614A JP4831954B2 (ja) 2003-11-14 2004-11-09 表示装置の作製方法

Publications (3)

Publication Number Publication Date
JP2005190992A JP2005190992A (ja) 2005-07-14
JP2005190992A5 true JP2005190992A5 (ja) 2007-10-25
JP4831954B2 JP4831954B2 (ja) 2011-12-07

Family

ID=34797141

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004324614A Expired - Fee Related JP4831954B2 (ja) 2003-11-14 2004-11-09 表示装置の作製方法

Country Status (1)

Country Link
JP (1) JP4831954B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2432714A (en) * 2005-10-06 2007-05-30 Seiko Epson Corp Thin film transistor and method for fabricating an electronic device
KR100688972B1 (ko) * 2006-06-01 2007-03-08 삼성전자주식회사 표시장치와 이의 제조방법
JP5145687B2 (ja) * 2006-10-25 2013-02-20 ソニー株式会社 デバイスの製造方法
JP4661864B2 (ja) * 2007-12-25 2011-03-30 セイコーエプソン株式会社 膜パターン形成方法及び発光装置の製造方法
JP5422972B2 (ja) * 2008-11-18 2014-02-19 コニカミノルタ株式会社 有機薄膜トランジスタアレイの製造方法、及び有機薄膜トランジスタアレイ
WO2011024770A1 (ja) * 2009-08-26 2011-03-03 株式会社アルバック 半導体装置、半導体装置を有する液晶表示装置、半導体装置の製造方法
KR101745341B1 (ko) 2009-09-04 2017-06-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 발광 장치를 제작하기 위한 방법
KR102246529B1 (ko) 2009-09-16 2021-04-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101278353B1 (ko) * 2010-05-11 2013-06-25 샤프 가부시키가이샤 액티브 매트릭스 기판 및 표시패널
WO2014106938A1 (ja) * 2013-01-07 2014-07-10 富士電機株式会社 透明有機薄膜トランジスタ及びその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3457819B2 (ja) * 1996-11-28 2003-10-20 カシオ計算機株式会社 表示装置
JP4651773B2 (ja) * 1999-04-06 2011-03-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2003058077A (ja) * 2001-08-08 2003-02-28 Fuji Photo Film Co Ltd ミクロファブリケーション用基板、その製造方法および像状薄膜形成方法
JP2003133691A (ja) * 2001-10-22 2003-05-09 Seiko Epson Corp 膜パターンの形成方法、膜パターン形成装置、導電膜配線、電気光学装置、電子機器、並びに非接触型カード媒体
JP4281342B2 (ja) * 2001-12-05 2009-06-17 セイコーエプソン株式会社 パターン形成方法および配線形成方法
JP2003257992A (ja) * 2002-03-06 2003-09-12 Matsushita Electric Ind Co Ltd 薄膜トランジスタの製造方法
JP2003282885A (ja) * 2002-03-26 2003-10-03 Sharp Corp 半導体装置およびその製造方法
JP4042460B2 (ja) * 2002-04-22 2008-02-06 セイコーエプソン株式会社 製膜方法及びデバイス及び電子機器並びにデバイスの製造方法
JP4042099B2 (ja) * 2002-04-22 2008-02-06 セイコーエプソン株式会社 デバイスの製造方法、デバイス及び電子機器

Similar Documents

Publication Publication Date Title
US9450034B2 (en) Display devices and methods of manufacturing display devices
JP2006352087A5 (ja)
JP2006100808A5 (ja)
JP2005334864A5 (ja)
JP2012080096A5 (ja)
WO2018090482A1 (zh) 阵列基板及其制备方法、显示装置
JP2008028395A5 (ja)
JP2006519478A (ja) 薄膜トランジスタを形成する方法およびこれに関連するシステム
JP2009230128A5 (ja)
CN107359177B (zh) 一种柔性背板的制作方法、液晶显示面板以及oled显示面板
KR20070093078A (ko) 전자 디바이스 어레이
CN104600083B (zh) 薄膜晶体管阵列基板及其制备方法、显示面板和显示装置
TW200727487A (en) Structure of thin film transistor array and method for making the same
WO2015096350A1 (zh) 阵列基板及其制备方法
TW201533897A (zh) 有機發光顯示面板及其製作方法
JP2012033896A5 (ja)
JP2005190992A5 (ja)
TW200742081A (en) Method for fabricating a thin film transistor
JP2005346043A5 (ja)
JP2005165309A5 (ja)
JP2008085313A5 (ja)
JP2005159327A5 (ja)
JP2007173816A5 (ja)
US20130207100A1 (en) Oxide tft array substrate, method for manufacturing the same, and electronic apparatus using the same
JP2005210081A5 (ja)