JP3457819B2

JP3457819B2 - 表示装置

Info

Publication number: JP3457819B2
Application number: JP33138896A
Authority: JP
Inventors: 裕康山田; 友之白嵜
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1996-11-28
Filing date: 1996-11-28
Publication date: 2003-10-20
Anticipated expiration: 2016-11-28
Also published as: JPH10161564A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、表示装置に関
し、さらに詳しくは、エレクトロルミネッセンス（以
下、ＥＬという）素子によりドットマトリクス表示パネ
ルを構成するＥＬ表示装置に関する。

【０００２】

【従来の技術】従来、自発光表示素子である有機ＥＬ素
子をドットマトリクス状に配置した表示装置が知られて
いる。この表示装置では、カソード・スキャンライン
（金属電極側）をコモンラインとし、ＩＴＯ（indume t
in oxide）でなるアノード・スキャンラインをデータラ
インとし、このデータライン側に正電圧をカソード選択
期間内で一斉に印加して、コモンラインとデータライン
とが直交する部分の有機ＥＬ素子を線順次駆動して画像
を表示している。しかし、このような表示装置にあって
は、コモンラインとデータラインとが直交する部分の有
機ＥＬ素子を線順次駆動して画像を表示するようになっ
ているため、コモンライン数およびデータライン数が多
くなるにしたがって、１画素当たりの選択時間（デュー
ティＨ）が短くなり、表示装置として必要な輝度を得る
ことができないという問題点がある。このため、１画素
当たりの輝度を高めるために有機ＥＬ素子に印加する電
圧を高くすると有機ＥＬ層の劣化や非発光部分（ダーク
スポット）が成長し易くなるなどの問題が発生する。

【０００３】このような問題に対処した表示装置とし
て、画素内に２つの薄膜トランジスタ（以下、ＴＦＴと
いう）を組み合わせて形成して各画素にメモリ性をもた
せたものが提案されている。この２つのＴＦＴのうち、
一方は選択トランジスタであり、他方はメモリトランジ
スタとしての機能を備えている。この表示装置は、ガラ
ス基板上の各画素領域内にこれら２つのＴＦＴが形成さ
れ、各画素領域内におけるＴＦＴが形成されていない領
域に、順次、透明なアノード電極、有機ＥＬ層、不透明
なカソード電極が積層された構成となっている。この表
示装置においては、電子と正孔との再結合により発生す
る励起エネルギーにより有機ＥＬ層が発光する機構にな
っている。すなわち、電圧印加時に、アノード電極から
正孔が、カソード電極から電子が、それぞれ有機ＥＬ層
に注入されることになる。ここで、キャリア注入効率
は、アノード電極のイオン化ポテンシャル、カソード電
極の電子親和力（仕事関数）に依存しており、キャリア
注入効率に起因する発光効率を向上するため、カソード
電極には低仕事関数の材料が選択されていた。しかしな
がら、低仕事関数の材料はマグネシウム等の金属からな
るため、有機ＥＬ層が発光する光に対し反射性を有して
おり、有機ＥＬ層は透明なＩＴＯ等のアノード電極側か
ら基板を介して発光するような構造になっている。な
お、上記したように、発光する有機ＥＬ層は２つのＴＦ
Ｔが形成された領域と平面的に重ならない配置となって
おり、表示光がＴＦＴへ入射するのを防止するよう配慮
されている。この理由は、ＴＦＴへ光が入射すると、Ｔ
ＦＴのチャネル領域で不要な光起電力が生じて誤動作を
引き起こす問題が発生するからである。

【０００４】

【発明が解決しようとする課題】しかしながら、上記し
た表示装置では、各画素において発光を起こす領域が２
つのＴＦＴを除いた領域に限定されるため、画素領域に
占める発光領域の割合（開口率）が低いという問題が挙
げられていた。また、有機ＥＬ層で発生した光は、ガラ
ス基板やその上に形成されたゲート絶縁膜などにより吸
収されて通過するため、ガラス基板から出射される表示
光の外部発光効率が低くなる点が指摘されていた。これ
ら２つの問題点によって、表示装置が高精細化するほど
開口率が低下して所望の輝度を得ることが困難になると
いう問題がある。

【０００５】この発明が解決しようとする課題は、各画
素部分の開口率を高くすることにより面発光輝度を確保
することができるとともに、高精細化しても消費電力の
増加を抑制でき、しかも発光寿命の長い表示装置を得る
には、どのような手段を講じればよいかという点にあ
る。

【０００６】

【課題を解決するための手段】請求項１記載の発明は、
基板上に設けられ、走査ライン及び信号ラインに接続さ
れたスイッチング素子と、前記スイッチング素子の上方
で、前記スイッチング素子と重なるとともに前記信号ラ
インと重ならないように配置された第１電極と、前記第
１電極上に設けられ、電界に応じて光を発光する電界発
光層と、前記スイッチング素子と重なり且つ前記スイッ
チング素子に接続されるとともに前記信号ラインと重な
らないように前記電界発光層上に配置され、前記電界発
光層の光を透過する第２電極と、を有する発光素子と、
からなることを特徴としている。

【０００７】請求項１記載の発明によれば、発光素子の
電界発光層が電界に応じて発光する光を、電界発光層を
挾んでなる、下方にスイッチング素子が設けられた第１
電極と第２電極のうち、第２電極の方から出射させるこ
とができるので、スイッチング素子により開口率を低く
することなく、表示光を発光することができる。

【０００８】

【０００９】請求項２記載の発明は、スイッチング素子
は、前記走査ライン及び前記信号ラインに接続された選
択トランジスタと、前記選択トランジスタに接続された
駆動トランジスタと、からなることを特徴としている。

【００１０】請求項３記載の発明は、選択トランジスタ
は、前記走査ラインに接続されたドレイン電極と、前記
信号ラインに接続されたゲート電極と、半導体層と、を
有する薄膜トランジスタであり、前記駆動トランジスタ
は、前記選択トランジスタのソース電極に接続されたゲ
ート電極と、前記第１電極に接続されたソース電極と、
半導体層と、を有する薄膜トランジスタであることを特
徴としている。

【００１１】請求項４記載の発明は、発光素子は、マト
リクス状に複数配置され、前記スイッチング素子は、前
記発光素子の下方に各々配置されていることを特徴とし
ている。

【００１２】

【００１３】請求項５記載の発明は、第１電極は、電界
発光層の発光する光と同じ波長域の光に対し反射性を有
するカソード電極であり、第２電極は、電界発光層の発
光する光と同じ波長域の光に対し透過性を有するアノー
ド電極であることを特徴としている。このため、第１電
極が、低仕事関数の電極材料を適用することができ、発
光効率を向上するとともに、電界発光層の発光する光が
スイッチング素子に入射することを抑制できるので、ス
イッチング素子への光入射による誤動作を防止すること
ができ、良好な輝度表示を行うことができ、さらにスイ
ッチング素子の外光によるちらつきがないので視認性が
向上する。また、電界発光層の発光する光を反射し、第
２電極側に出射するので表示輝度効率がよい。

【００１４】請求項６記載の発明は、選択トランジスタ
は、前記信号ラインからの前記電界発光層の発光輝度デ
ータに応じた信号電圧に応じた電圧を前記駆動トランジ
スタに印加するトランジスタであり、前記駆動トランジ
スタは、前記発光素子の次の選択期間まで前記発光輝度
データに応じた電圧を前記第１電極に印加し続けるトラ
ンジスタであることを特徴としている。

【００１５】請求項７記載の発明は、選択トランジスタ
は、消去期間に前記信号ラインから消去電圧が印加され
書き込み期間に前記信号ラインから書き込み電圧が印加
されることを特徴としている。

【００１６】請求項９記載の発明は、電界発光層は、電
界に応じて発光する有機エレクトロルミネッセンス層で
あることを特徴としている。

【００１７】

【発明の実施の形態】以下、この発明に係る表示装置の
詳細を図面に示す各実施形態に基づいて説明する。

【００１８】（実施形態１）まず、図１および図２を用
いて本発明に係る表示装置の実施形態１の構成を説明す
る。図１は本実施形態の表示装置の１画素部分を示す平
面図であり、図２は図１のＡ−Ａ断面図である。図中１
は表示装置を示している。この表示装置１は、図１およ
び図２に示すように、基体としてのガラス基板２の上
に、ｎチャネルの選択トランジスタＱ₁と、ｎチャネル
の駆動トランジスタとしてメモリトランジスタＱ₂と、
有機ＥＬ素子３などが形成されて構成されている。

【００１９】具体的な構成を説明すると、ガラス基板２
の上に例えばアルミニウム（Ａｌ）でなるゲートメタル
膜がパターニングされて、所定方向に沿って平行かつ等
間隔をなす複数のアドレス線４と、このアドレス線４に
一体的な、選択トランジスタＱ₁のゲート電極４Ａと、
メモリトランジスタＱ₂のゲート電極４Ｂと、が形成さ
れている。なお、これらゲート電極４Ａ、４Ｂおよびア
ドレス線４の表面には、陽極酸化膜５が形成されてい
る。また、これらアドレス線４、ゲート電極４Ａ、４Ｂ
およびガラス基板２の上には、窒化シリコンでなるゲー
ト絶縁膜６が形成されている。さらに、ゲート電極４
Ａ、４Ｂの上方のゲート絶縁膜６、ゲート絶縁膜６Ａの
上には、アモルファスシリコン（ａ−Ｓｉ）でなる半導
体層７Ａ、７Ｂがパターン形成されている。また、それ
ぞれの半導体層７Ａ、７Ｂの中央には、チャネル幅方向
に沿って形成されたブロッキング層８Ａ、８Ｂが形成さ
れている。そして、半導体層７Ａの上には、ブロッキン
グ層８Ａ上でソース側とドレイン側に分離されたオーミ
ック層９Ａ、９Ａが、形成されている。他方、半導体層
７Ｂの上には、ブロッキング層８Ｂ上でソース側とドレ
イン側に分離されたオーミック層９Ｂ、９Ｂが、形成さ
れている。さらに、選択トランジスタＱ₁においては、
ドレイン側のオーミック層９Ａに積層されて接続するデ
ータ線１０Ａと、ソース側のオーミック層９Ａに積層さ
れて接続するソース電極１０Ｂと、が形成されている。
このソース電極１０Ｂは、メモリトランジスタＱ₂のゲ
ート電極４Ｂに対して、ゲート絶縁膜６に開口したコン
タクトホール１１を介して接続されている。メモリトラ
ンジスタＱ₂においては、ソース側のオーミック層９Ｂ
に積層されて接続するＧＮＤ線１２と、一端がドレイン
側のオーミック層９Ｂに積層されて接続して他端が有機
ＥＬ素子３の後記するカソード電極１５に接続するドレ
イン電極１３が形成されている。このような選択トラン
ジスタＱ1とメモリトランジスタＱ₂とで電圧制御手段が
構成されている。

【００２０】次に、有機ＥＬ素子３の構成を説明する。
まず、上記した選択トランジスタＱ₁、メモリトランジ
スタＱ₂およびゲート絶縁膜６の上に、表示装置１の表
示領域全域に亙って、層間絶縁膜１４が堆積されてい
る。そして、上記したメモリトランジスタＱ₂のドレイ
ン電極１３の端部上の層間絶縁膜１４にコンタクトホー
ル１４Ａが形成されている。なお、メモリトランジスタ
Ｑ₂のドレイン電極１３の端部は、１画素領域の略中央
に位置するように設定されている。そして、層間絶縁膜
１４の上に、例えばＭｇＩｎでなるカソード電極１５が
パターン形成されている。このカソード電極１５は、１
画素領域の大部分を覆うような面積および形状（本実施
形態では略正方形）を有している。なお、本実施形態に
おいては、カソード電極１５が、相隣接するデータ線１
０Ａ、１０Ａと相隣接するアドレス線４、４とで囲まれ
る領域（１画素領域）を略覆うように形成されている。
ここで、選択トランジスタＱ₁とメモリトランジスタＱ₂
とは、カソード電極１５で全面的に覆われている。

【００２１】このように、各画素毎にパターン形成され
たカソード電極１５、および層間絶縁膜１４の上に、有
機ＥＬ層１６が表示領域全域に亙って形成されている。
さらに、有機ＥＬ層１６の上には、透明なＩＴＯ（indu
me tin oxide）でなるアノード電極１７が表示領域全域
に亙って形成されている。なお、図示しないが、アノー
ド電極１７の周縁部には、駆動電源が接続されている。

【００２２】ここで、本実施形態の表示装置１の作用・
効果について説明する。上記した構成でなる本実施形態
の表示装置１においては、カソード電極１５が、相隣接
するデータ線１０Ａ、１０Ａと相隣接するアドレス線
４、４とで囲まれる領域（１画素領域）を略覆うように
形成されているため、有機ＥＬ素子３は１画素領域の略
全域に亙って発光を行うことができる。このため、本実
施形態の表示装置１では、１画素当たりの開口率を飛躍
的に高めることができる。また、カソード電極１５が光
反射性を有するＭｇＩｎで形成されているため、カソー
ド電極１５とアノード電極１７との間に駆動電圧が印加
された場合に、有機ＥＬ層１６で発生した表示光は、下
方（ガラス基板２側）に漏れることなくアノード電極１
７側に出射されるため、選択トランジスタＱ₁およびメ
モリトランジスタＱ₂の半導体層７Ａ、７Ｂへ不要に光
が入射するのを防止することができる。このため、各ト
ランジスタの光起電力による誤動作を回避することがで
きる。また、表示光は、透明なアノード電極１７から出
射されるため、ガラス基板２などにより光吸収されるこ
とがなく、輝度の高い状態で出射される。

【００２３】次に、本実施形態の表示装置１の駆動原理
を説明する。まず、本実施形態の表示素子１の１画素部
分を図３および図４に示す等価回路図を用いて説明す
る。図３に示すように、本実施形態の表示素子の１画素
部分のＥＬ表示回路は、有機ＥＬ素子３と電圧制御手段
Ｖｃとから構成されている。この電圧制御手段Ｖｃは、
図４に示すように、選択トランジスタＱ₁とメモリトラ
ンジスタＱ₂とから構成されている。有機ＥＬ素子３に
おいては、アノード電極側に一定の駆動電源（Ｖｄｄ）
が接続され、そのカソード電極側に電圧制御手段Ｖｃが
接続され、電圧制御手段Ｖｃを構成するメモリトランジ
スタＱ₂のソース電極側はＧＮＤ線１２を介して接地さ
れている。

【００２４】これらの等価回路において、電圧制御手段
Ｖｃにより、選択時に入力画像データによる階調データ
に応じて有機ＥＬ素子３の発光輝度を変化させるように
電圧を制御することができる。図４に示したメモリトラ
ンジスタＱ₂は、ＥＥＰＲＯＭメモリ機能を有するＴＦ
Ｔであり、選択トランジスタＱ₁のゲート電極４Ａには
アドレス線４が接続されるとともに、そのドレイン側に
データ線１０Ａが接続されている。この選択トランジス
タＱ₁では、アドレス線４から入力される選択信号によ
りゲートがＯＮされることによって、データ線１０Ａか
ら入力される入力画像データが、メモリトランジスタＱ
₂に蓄積される。メモリトランジスタＱ₂では、そのゲー
ト電極４Ｂに入力される入力画像データ電圧Ｖａに含ま
れる階調情報により、ゲート電極４Ｂのメモリ深さ（書
き込み／消去によるＯＮ閾値電圧Ｖｔシフト量）で有機
ＥＬ素子３の発光輝度を制御する。このため、１フレー
ム中で、その画素データ書き込み時間以外は、その書き
込み情報に応じた出力（発光）をする。

【００２５】ここで、図５を用いて有機ＥＬ素子３の電
気特性の説明をする。図５においては、横軸はアノード
−カソード間電圧Ｖａｃを、その縦軸は輝度を設定し
て、電圧−輝度特性を示している。この図５に示すよう
に、本実施形態の有機ＥＬ素子３は、アノード−カソー
ド間電圧Ｖａｃが１／２Ｖｄｄ〜Ｖｄｄの範囲で制御さ
れることにより、その輝度特性が制御される。

【００２６】ところで、メモリトランジスタＱ₂は、ゲ
ート絶縁膜６Ａに不純物イオンがドープされた窒化シリ
コン膜でなり、ＥＥＰＲＯＭ機能をもつ。このため、メ
モリトランジスタＱ₂は、有機ＥＬ素子３を駆動するた
めの画素駆動用トランジスタとすることができる。

【００２７】また、選択トランジスタＱ₁のソース電極
１０Ｂは、メモリトランジスタＱ₂のゲート電極４Ｂに
接続され、ドレイン側にはデータ線１０Ａより書き込み
・消去電圧が印加される。これにより、線順次で各画素
領域のメモリトランジスタＱ₂にデータを書き込むの
に、選択トランジスタＱ₁のドレイン側のバイアスが画
像データで、選択トランジスタＱ₁のゲート電極４Ａが
アドレス選択とすれば、表示装置１における選択ライン
以外の領域の全画素は、メモリトランジスタＱ₂のゲー
ト電極４Ｂのデータに応じた階調で発光し続ける。

【００２８】次に、図６に示す表示装置１の駆動回路図
について説明する。この駆動回路図においては、４画素
分の表示回路を示している。同図に示すように、各画素
領域は、選択トランジスタＱ₁とメモリトランジスタＱ₂
と有機ＥＬ素子３とにより構成されている。各選択トラ
ンジスタＱ₁のゲート電極４Ａにはアドレス線４が接続
され、各選択トランジスタＱ₁のドレイン側にはデータ
線１０Ａが接続されている。また、アドレス線４におい
て、選択されたラインには正電位である選択電圧Ｖａｄ
が、非選択のラインにはグランド電位である非選択電圧
Ｖｎａｄが、印加されるよう設定されている。データ線
１０Ａには、選択期間に、発光輝度に応じた正電位であ
る書き込み電圧Ｖｒと、グランド電位または負電位であ
る消去電圧Ｖｅと、が印加されるように設定されてい
る。

【００２９】以下に、本実施形態の表示装置１の動作に
ついて説明する。まず、図６に示すように、第Ｍ列のア
ドレス線４を選択する場合において説明する。第Ｍ列の
アドレス線４には選択時に選択電圧Ｖａｄが印加され、
その他の列には非選択電圧Ｖｎａｄが印加される。第Ｍ
列に接続された選択トランジスタＱ₁には、選択期間の
第１フィールドに、まずデータ線１０Ａから消去電圧Ｖ
ｅが印加され、前の選択期間にメモリトランジスタＱ₂
のゲート絶縁膜６Ａに蓄積されたキャリアの抜き取りを
行う。次いで選択期間の第２フィールドに、データ線１
０Ａから書き込み電圧Ｖｒを印加する。書き込み電圧Ｖ
ｒに応じて有機ＥＬ素子３が階調発光を行う。非選択期
間中は、書き込み電圧Ｖｒに応じてメモリトランジスタ
Ｑ₂のゲート絶縁膜６Ａ内に蓄積されたキャリアの帯電
により、メモリトランジスタＱ₂のドレイン電流は流れ
続けるので、１フレーム期間発光し続けることができ
る。

【００３０】以上のように、本実施形態の表示装置１に
おいては、アドレス線４が非選択時での有機ＥＬ素子３
の発光状態を維持することができるため、高精細化して
も有機ＥＬ素子３を高輝度化せずに面発光状態を維持す
ることができる。例えば、従来の線順次方式の表示装置
において面輝度１００ｃｄを得ようとした場合、アドレ
ス線の数が４８０本あるとすると、４８０００ｃｄ程度
の発光輝度が必要だったものが、本実施形態では選択時
に非発光になったとしも約１００ｃｄ程度で良いことに
なる。

【００３１】また、アドレス線数が１０００本の場合も
従来４８０００ｃｄの発光輝度が必要だったものが、本
実施形態では、やはり１００ｃｄ程度で良い。ただし、
６０Ｈｚが１フレームとすると、アドレス線が増えると
画像データの書き込み／消去時間が足りなくなる。書き
込み、消去とも５０μｓでできるとすると、最大アドレ
ス本数はノンインタレース方式で３３３本、インタレー
ス方式で６６７本程度となる。

【００３２】ちなみに、本実施形態のように、ＳｉＮ膜
トラップを用いたメモリトランジスタＱ₂の保持時間は
非常に長い（通常１年〜１０年）ため、画面の変化部分
だけ書き換えていく方式であれば、書き込み・消去速度
がｍｓｅｃオーダもフリッカレスでＯＡ表示パネルレベ
ルの表示は可能であり、高品位な静止画を表示すること
ができる。したがって、本実施形態の表示装置１は、従
来提案されていた線順次駆動方式の有機ＥＬ表示パネル
に較べて、高輝度化した有機ＥＬ素子を用いずに面発光
状態を維持することができる。このため、高輝度かつ中
間階調表示を可能とした表示装置を実現することがで
き、その入力画像の表現力を向上させることができる。
アドレス線４の本数の増加に伴い、キャリアの電位を高
速に変位させるためにＰチャネル電流の影響がない程度
に消去電圧Ｖｅを負電位にしても良い。

【００３３】（実施形態２）図７〜図１１は本発明に係
る表示装置の実施形態２を示している。図７は本実施形
態の表示装置の１画素部を示す平面図であり、図８は図
７のＢ−Ｂ断面図、図９は図７のＣ−Ｃ断面図である。
また、図１０は等価回路図、図１１は本実施形態におけ
るアドレス線に出力されるアドレスデータ信号と電圧制
御手段の電圧値を示すタイミングチャートである。

【００３４】以下、本実施形態の表示装置の構成を説明
する。図中２１は、表示装置を示している。本実施形態
の表示装置２１では、図８および図９に示すように、ガ
ラス基板２２上に例えばＡｌ、ＩＴＯなどでなる接地電
極２３が表示領域全域に形成されている。この接地電極
２３上の全面には、例えばシリコン酸化膜でなる下地絶
縁膜２４が形成されている。そして、この下地絶縁膜２
４の上には、複数のアドレス線Ｘ₁〜Ｘnが互いに所定間
隔を隔てて平行に形成されている。また、アドレス線Ｘ
₁〜Ｘnおよび下地絶縁膜２４の上には、第１ゲート絶縁
膜２５が形成されている。さらに、第１ゲート絶縁膜２
５の上には、図７および図８に示すように、例えばアモ
ルファスシリコンでなる、第１半導体層２６と第２半導
体層２７とがパターン形成されている。ここで、第１半
導体層２６は、上記したアドレス線Ｘがゲート電極とし
ての機能を果たすようになっている。

【００３５】さらに、第１半導体層２６の上には、ゲー
ト長方向の中央をゲート幅方向に渡ってブロッキング層
２８がパターン形成されている。そして、第２半導体層
２７の上面および側壁を覆うように、第２ゲート絶縁膜
２９が形成されている。なお、ブロッキング層２８およ
び第２ゲート絶縁膜２９は、ＣＶＤ法にて成膜された、
例えば窒化シリコンで形成されている。そして、第１半
導体層２６のゲート幅方向の両側には、ソース電極３０
およびドレイン電極３１が第１半導体層２６に接続する
ように形成されている。このように、上記したアドレス
線Ｘと、第１ゲート絶縁膜２５と、第１半導体層２６
と、ソース・ドレイン電極３０、３１と、で選択トラン
ジスタとしての第１薄膜トランジスタＱ₃が構成されて
いる。なお、この第１薄膜トランジスタＱ₃の入力イン
ピーダンスは、大きくなるように設定されている。そし
て、図７に示すように、ドレイン電極３１はデータ線Ｙ
（Ｙ_j）と一体的にパターン形成されている。また、ソ
ース電極３０は、第２半導体層２７の中央上方を第２ゲ
ート絶縁膜２９を介して横切るゲート電極３２と一体的
にパターン形成されている。加えて、このソース電極３
０およびゲート電極３２は、図９に示すように、容量３
３を構成する容量上部電極３４とも一体的にパターン形
成されている。ところで、容量３４は、上記した容量上
部電極３４と、この容量上部電極３４の下に形成された
第２ゲート絶縁膜２９と、第１ゲート絶縁膜２５と、容
量下部電極３５と、から構成されている。なお、容量下
部電極３５は、下地絶縁膜２４に開口したコンタクトホ
ール２４Ａを介して接地電極２３と接続されている。

【００３６】また、第２半導体層２７のゲート電極３２
の両側方には、第２半導体層２７に接続されたソース電
極３６およびドレイン電極３７が形成されている。この
ように、第２半導体層２７と、第２ゲート絶縁膜２９
と、ゲート電極３２と、ソース電極３６およびドレイン
電極３７と、でメモリ用トランジスタとしての第２薄膜
トランジスタＱ₄が構成されている。なお、ドレイン電
極３７は、図７に示すように、データ線Ｙに平行に形成
された電源線３８に一体的に形成されている。また、ソ
ース電極３６は、後記する有機ＥＬ素子３９を構成する
ＥＬ上部電極４０と一体的にパターン形成されている。
上記したように、第１薄膜トランジスタＱ₃と第２薄膜
トランジスタＱ₄と容量３３とを接続・構成することに
より、電圧制御手段が構成されている。

【００３７】有機ＥＬ素子３９は、図８および図９に示
すように、例えばＩＴＯでなる透明なアノード電極とし
てのＥＬ上部電極４０と、このＥＬ上部電極４１の下に
形成された有機ＥＬ層４１と、この有機ＥＬ層４１の下
に形成された、例えばＭｇＩｎなどの遮光性をもつカソ
ード電極としてのＥＬ下部電極４２と、で構成されてい
る。この有機ＥＬ素子３９は、第１薄膜トランジスタＱ
₃と第２薄膜トランジスタＱ₄の上を覆いかつ表示領域全
域に亙って形成された層間絶縁膜４３の上に、形成され
ている。ＥＬ下部電極４２は、層間絶縁膜４３、第２ゲ
ート絶縁膜２９、第１ゲート絶縁膜２５および下地絶縁
膜２４に開口したコンタクトホール４４を介して、接地
電極２３に接続されている。このＥＬ下部電極４２は、
図７に二点鎖線で示す領域においてＥＬ上部電極突出部
４０Ａを除く領域を覆うように形成されている。すなわ
ち、ＥＬ下部電極４２は、矩形の電極であり、第１薄膜
トランジスタＱ₃、第２薄膜トランジスタＱ₄、容量３３
などを確実に覆う形状・面積を有し、１画素の占有面積
の大部分を占めるように形成されている。さらに、有機
ＥＬ層４１は、表示領域全域に亙って一枚の層をなすよ
うに形成されている。また、ＥＬ上部電極４０は、図７
の二点鎖線が示す領域に亙って形成されている。このＥ
Ｌ上部電極４０の突出部４０Ａは、同図に示すようにコ
ンタクトホール４５を介して、第２薄膜トランジスタＱ
₄のソース電極３６と接続されている。以上、本実施形
態の表示装置２１の構成を説明した。

【００３８】図１０は、本実施形態の表示装置２１の１
画素部分の等価回路図を示している。また、図１１は、
アドレス線Ｘ_iに選択信号が出力された場合の容量３３
の端子電圧を示すタイミングチャートである。以下、図
１０および図１１を用いて、本実施形態の表示装置２１
を発光させるための駆動方法を説明する。

【００３９】まず、図示しないデータドライバを駆動さ
せてデータ線Ｙ_jに電圧が設定された時点で、アドレス
線Ｘiに選択信号を出力して選択を行う。この場合、選
択信号は図１１に示すように、アドレス線Ｘの本数がＮ
とすると、１フレーム期間Ｔ中の１走査期間はＴ／Ｎに
なり、１走査期間の前半にグランド電位を印加し、次い
で後半にしきい値Ｖｔｈを越える書き込み電圧Ｖｒを印
加する。このとき、図１０に示した第１薄膜トランジス
タＱ₃はオンの状態となり、消去及び容量３３の端子電
圧量として書き込まれる。そして、容量３３の端子電圧
Ｖｃの電位状態に応じて、第２薄膜トランジスタＱ₄が
当該画素部分の有機ＥＬ層４１に印加する電界を制御す
る。本実施形態では、選択が解除された後でも、図１１
に示すように容量３３に電位（Ｖｃ）が保持されるた
め、第２薄膜トランジスタＱ₄は次回の選択時まで、保
持された電位Ｖｃにより、電源線３８からの負電位であ
る電位−Ｖ_DDを表示電圧に制御して有機ＥＬ層４１へ流
し続ける。この間、第２薄膜トランジスタＱ₄は電源線
３８から電流を供給される。このような動作を繰り返す
ことで、表示装置２１は発光状態を持続させることがで
きるため、コントラストを飛躍的に向上することが可能
となる。また、薄膜トランジスタを用いて有機ＥＬ層４
１へ流す電流を精密に制御できるため、階調表示が容易
となり、例えば画素部分をＲＧＢで整列させれば、フル
カラー表示も実現可能となる。

【００４０】本実施形態においては、第１および第２薄
膜トランジスタＱ₃、Ｑ₄がＭＯＳ型トランジスタである
が、これらがバイポーラトランジスタであっても、第１
のトランジスタにおいては選択信号電圧がベースに印加
された場合、１選択信号線あたりに多数の第１のトラン
ジスタが接続されていても、それぞれの第１のトランジ
スタの入力インピーダンスが大きく設定されていること
により、アドレス線を流れる電流量を小さく抑える作用
がある。このため、有機ＥＬ素子３９に要する電流量を
小さくすることができ、電源の寿命を長くすることがで
きる。また、第２のトランジスタにデータ信号電圧が印
加された場合も、このトランジスタの入力インピーダン
スが大きく設定されているため、容量３３に蓄積された
電圧の減衰を低く抑えることができ、データ信号電圧の
保持時間を長くすることが可能となる。

【００４１】本実施形態の表示装置２１は、上記したよ
うにＥＬ下部電極４２の面積が、１画素の占有領域の面
積に近い面積であるため画素の発光効率や開口率を飛躍
的に高くできる。また、ＥＬ下部電極４２は、遮光性を
もつ電極であるため、このＥＬ下部電極４２の下方に存
在する第１薄膜トランジスタＱ₃や第２薄膜トランジス
タＱ₄に表示光を出射させることがなく、両トランジス
タのチャネル領域に起電力を生じさせる光が入射するこ
とを防止できる。このため、表示特性が安定な駆動を行
うことができる。さらに、本実施形態においては、各画
素部分の開口率を向上して輝度を確保できるため、各有
機ＥＬ素子３９に印加する電圧を高くして高輝度化を図
る必要がなく、有機ＥＬ層４１に過剰の電圧を印加する
必要がなくなり、有機ＥＬ層４１の劣化を抑制すること
ができる。

【００４２】以上、実施形態１および実施形態２につい
て説明したが、本発明はこれらに限定されるものではな
く、構成の要旨に付随する各種の変更が可能である。例
えば、上記した実施形態１では、メモリトランジスタＱ
₂として、不純物がドープされた窒化シリコン膜でなる
ゲート絶縁膜を備えたＭＯＳトランジスタを適用した
が、ドープしていないゲート絶縁膜のトランジスタを適
用することも可能である。また、上記した実施形態で
は、カソード電極１５をＭｇＩｎで形成したが、光が透
過できない他のカソード材料を用いても勿論よい。さら
に、上記した実施形態１および実施形態２においては、
基体としてガラス基板２を用いたが、不透明な基板を適
用したり、合成樹脂からなる基板を適用しても勿論よ
い。さらにまた、上記した実施形態１では、半導体層を
アモルファスシリコンで形成したが、多結晶シリコンを
用いて形成してもよい。また、上記した実施形態１で
は、アノード電極１７から表示光が出射される構成とし
たが、アノード電極１７の前方にカラーフィルタを適宜
配置する構成としても勿論良い。実施形態２において
も、カラーフィルタを備える構成としても勿論よい。さ
らに、上記した実施形態１および実施形態２において
は、ＥＬ層を有機ＥＬ材料で形成したが、無機ＥＬ材料
を用いた構成としても勿論よい。又アノード電極上に透
明絶縁膜を形成してもよい。

【００４３】

【発明の効果】以上の説明から明らかなように、この発
明によれば、選択トランジスタと駆動トランジスタでな
る電圧制御手段を反射性電極が覆う構成としたため、ト
ランジスタに光入射がなく、光起電力に起因する誤動作
を防止することができる。また、カソード電極を画素領
域を略覆うように形成し、アノード電極側から光を出射
するので画素における開口率を大幅に向上させることが
できる。このため、各画素部分の輝度を確保できるた
め、各発光素子を高輝度化する必要がなく、電界発光層
に過剰の電圧を印加する必要がなくなり、電界発光層の
劣化を抑制する効果を奏する。

【図面の簡単な説明】

【図１】本発明に係る表示装置の実施形態１を示す平面
図。

【図２】図１のＡ−Ａ断面図。

【図３】実施形態１のＥＬ表示回路を示す等価回路図。

【図４】実施形態１のＥＬ表示回路の具体例を示す等価
回路図。

【図５】実施形態１の有機ＥＬ素子の電気特性を示すグ
ラフ。

【図６】実施形態１の表示装置の駆動回路図。

【図７】本発明に係る表示装置の実施形態２を示す平面
図。

【図８】図７のＢ−Ｂ断面図。

【図９】図７のＣ−Ｃ断面図。

【図１０】実施形態２のＥＬ表示回路を示す等価回路
図。

【図１１】実施形態２のタイミングチャート。

【符号の説明】

１表示装置２ガラス基板３有機ＥＬ素子４アドレス線４Ａ、４Ｂゲート電極６ゲート絶縁膜６Ａゲート絶縁膜７Ａ、７Ｂ半導体層１０Ａデータ線１０Ｂソース電極１２ＧＮＤ線１３ドレイン電極１５カソード電極１６有機ＥＬ層１７アノード電極Ｑ₁ 選択トランジスタＱ₂ メモリトランジスタ

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) G09F 9/30 - 9/46 H05B 33/00 - 33/28

Claims

(57)【特許請求の範囲】

【請求項１】基板上に設けられ、走査ライン及び信号
ラインに接続されたスイッチング素子と、前記スイッチング素子の上方で、前記スイッチング素子
と重なるとともに前記信号ラインと重ならないように配
置された第１電極と、前記第１電極上に設けられ、電界
に応じて光を発光する電界発光層と、前記スイッチング
素子と重なり且つ前記スイッチング素子に接続されると
ともに前記信号ラインと重ならないように前記電界発光
層上に配置され、前記電界発光層の光を透過する第２電
極と、を有する発光素子と、からなることを特徴とする表示装置。
【請求項２】前記スイッチング素子は、前記走査ライ
ン及び前記信号ラインに接続された選択トランジスタ
と、前記選択トランジスタに接続された駆動トランジス
タと、からなることを特徴とする請求項１記載の表示装
置。
【請求項３】前記選択トランジスタは、前記走査ライ
ンに接続されたドレイン電極と、前記信号ラインに接続
されたゲート電極と、半導体層と、を有する薄膜トラン
ジスタであり、前記駆動トランジスタは、前記選択トラ
ンジスタのソース電極に接続されたゲート電極と、前記
第２電極に接続されたソース電極と、半導体層と、を有
する薄膜トランジスタであることを特徴とする請求項２
記載の表示装置。
【請求項４】前記発光素子は、マトリクス状に複数配
置され、前記スイッチング素子は、前記発光素子の下方
に各々配置されていることを特徴とする請求項１乃至３
に記載の表示装置。
【請求項５】前記第１電極は、前記電界発光層の発光
する光と同じ波長域の光に対し反射性を有するカソード
電極であり、前記第２電極は、前記電界発光層の発光す
る光と同じ波長域の光に対し透過性を有するアノード電
極であることを特徴とする請求項１乃至４のいずれかに
記載の表示装置。
【請求項６】前記選択トランジスタは、前記信号ライ
ンからの前記電界発光層の発光輝度データに応じた信号
電圧に応じた電圧を前記駆動トランジスタに印加するト
ランジスタであり、前記駆動トランジスタは、前記発光
素子の次の選択期間まで前記発光輝度データに応じた電
圧を前記第２電極に印加し続けるトランジスタであるこ
とを特徴とする請求項２記載の表示装置。
【請求項７】前記選択トランジスタは、消去期間に前
記信号ラインから消去電圧が印加され書き込み期間に前
記信号ラインから書き込み電圧が印加されることを特徴
とする請求項２記載の表示装置。
【請求項８】前記電界発光層は、電界に応じて発光す
る有機エレクトロルミネッセンス層であることを特徴と
する請求項１乃至７のいずれかに記載の表示装置。