JP2006350310A

JP2006350310A - 表示装置及び電子機器

Info

Publication number: JP2006350310A
Application number: JP2006132880A
Authority: JP
Inventors: Shunpei Yamazaki; 舜平山崎; Jun Koyama; 潤小山; Yoshifumi Tanada; 好文棚田; Mitsuaki Osame; 光明納; Hajime Kimura; 肇木村; Ryota Fukumoto; 良太福本; Hiromi Yanai; 宏美柳井; Hideaki Shishido; 英明宍戸
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2005-05-20
Filing date: 2006-05-11
Publication date: 2006-12-28

Abstract

【課題】強い外光の下で表示画像の視認性が低下することを課題とする。
【解決手段】光センサを用いて外光を受光し、その外光強度に応じて、多階調の第１の表示モードと、それよりも階調数を少なくした第２の表示モードとを切り換える。なお、第１及び第２の表示モードの切り換えは、外光強度の情報を元にディスプレイコントローラにより制御する。これにより、暗所もしくは屋内の蛍光灯下から屋外の太陽光下まで広い範囲において視認性を確保することができる。また、第２の表示モードでは、ディスプレイコントローラにより、ソース信号線駆動回路に入力する入力するスタートパルス及びクロックパルスの周波数を小さく、駆動電圧を低く変化させる。これにより、第１の表示モードよりフレーム期間を長くすることも可能になり、消費電力を少なくすることができる。
【選択図】図１

Description

本発明は、デジタルビデオ信号を入力して、画像の表示を行う表示装置に関する。特に、発光素子を有する表示装置に関する。また、表示装置を用いた電子機器に関する。

発光素子を画素毎に配置し、それらの発光素子の発光を制御することによって、画像の表示を行う表示装置について以下に説明する。

ここで本明細書中では、発光素子は、電界が生じると発光する有機化合物層を陽極及び陰極で挟んだ構造を有する素子（ＯＬＥＤ素子）を示すものとして説明を行うが、これに限定されない。陽極と陰極の間に、電界を印加することで発光する素子であれば自由に用いることができる。

表示装置は、ディスプレイと、ディスプレイに信号を入力する周辺回路によって構成されている。

ディスプレイの構成について、図３６にブロック図を示す。図３６において、ディスプレイ３６００は、ソース信号線駆動回路３６０１と、ゲート信号線駆動回路３６０２と、画素部３６０３とによって構成されている。画素部は、マトリクス状に画素が配置された構成となっている。

画素部の各画素に、薄膜トランジスタ（以下、ＴＦＴと表記する）が配置されている。ここでは、画素毎に２つのＴＦＴを配置し、各画素の発光素子の発光を制御する手法について説明する。

図３７に、ディスプレイの画素部の構成を示す。画素部３７００には、ソース信号線Ｓ１〜Ｓｘ、ゲート信号線Ｇ１〜Ｇｙ、電源線Ｖ１〜Ｖｘが配置され、ｘ（ｘは自然数）列ｙ（ｙは自然数）行の画素が配置されている。各画素３８００は、選択ＴＦＴ３８０１と、駆動ＴＦＴ３８０２と、保持容量３８０３と、発光素子３８０４をそれぞれ有している。

図３８に、図３７で示した画素部の１つの画素を拡大して示す。画素は、ソース信号線Ｓ１〜Ｓｘのうちの１本Ｓと、ゲート信号線Ｇ１〜Ｇｙのうちの１本Ｇと、電源線Ｖ１〜Ｖｘのうちの１本Ｖと、選択ＴＦＴ３８０１と、駆動ＴＦＴ３８０２と、保持容量３８０３と、発光素子３８０４とによって構成されている。

選択ＴＦＴ３８０１のゲート電極は、ゲート信号線Ｇに接続され、選択ＴＦＴ３８０１のソース領域とドレイン領域は、一方はソース信号線Ｓに接続され、もう一方は、駆動ＴＦＴ３８０２のゲート電極と、保持容量３８０３の一方の電極に接続されている。駆動ＴＦＴ３８０２のソース領域とドレイン領域は、一方は、電源線Ｖに接続され、もう一方は、発光素子３８０４の陽極もしくは陰極に接続されている。保持容量３８０３の２つの電極のうち、駆動ＴＦＴ３８０２及び選択ＴＦＴ３８０１に接続されていない側は、電源線Ｖに接続されている。

ここで本明細書中では、駆動ＴＦＴ３８０２のソース領域もしくはドレイン領域が、発光素子３８０４の陽極と接続されている場合、発光素子３８０４の陽極を画素電極と呼び、陰極を対向電極と呼ぶ。一方、駆動ＴＦＴ３８０２のソース領域もしくはドレイン領域が、発光素子３８０４の陰極と接続されている場合、発光素子３８０４の陰極を画素電極と呼び、陽極を対向電極と呼ぶ。

また、電源線Ｖに与えられる電位を電源電位といい、対向電極に与えられる電位を対向電位と呼ぶことにする。

選択ＴＦＴ３８０１及び駆動ＴＦＴ３８０２は、Ｐチャネル型ＴＦＴでもＮチャネル型ＴＦＴでも構わない。

なお、保持容量３８０３は、必ずしも設ける必要はない。

例えば、駆動ＴＦＴ３８０２として用いるＮチャネル型ＴＦＴが、ゲート絶縁膜を介してゲート電極に重なるように設けられたＬＤＤ領域を有している場合、この重なり合った領域には一般的にゲート容量と呼ばれる寄生容量が形成されるが、この寄生容量を、駆動ＴＦＴ３８０２のゲート電極にかかる電圧を保持するための保持容量として積極的に用いることも可能である。

上記構成の画素において、画像を表示する際の動作を以下に説明する。

ゲート信号線Ｇに信号が入力されて、選択ＴＦＴ３８０１のゲート電極の電位が変化する。こうして導通状態となった選択ＴＦＴ３８０１のソースとドレインの間を介して、ソース信号線Ｓより駆動ＴＦＴ３８０２のゲート電極に信号が入力される。また、保持容量３８０３に信号が保持される。駆動ＴＦＴ３８０２のゲート電極に入力された信号によって、駆動ＴＦＴ３８０２のゲート電圧が変化し、ソースとドレインの間が導通状態となる。電源線Ｖの電位が、駆動ＴＦＴ３８０２を介して、発光素子３８０４の画素電極に与えられる。こうして、発光素子３８０４は発光する。

このような構成の画素において、階調を表現する手法について説明する。

階調の表現の方法には、大きくわけて、アナログ方式とデジタル方式とがある。アナログ方式と比べて、デジタル方式は、ＴＦＴのばらつきに強く、多階調化に向くなどの利点がある。

デジタル方式の階調表現方法の一例として、時間階調方式が知られている。この方式の駆動方法は、表示装置の各画素が発光する期間を制御することによって、階調を表現する手法である（特許文献１参照）。

１画像を表示する期間を１フレーム期間とすると、１フレーム期間は、複数のサブフレーム期間に分割される。

サブフレーム期間毎に、点灯もしくは非点灯とし、つまり、各画素の発光素子を発光させるか、させないかして、１フレーム期間あたりに発光素子が発光する期間を制御し、各画素の階調が表現される。

この時間階調方式の駆動方法について、図３９のタイミングチャートを用いて詳しく説明する。なお、図３９においては、４ビットのデジタル映像信号を用いて階調を表現する場合の例を示す。なお、画素及び画素部の構成としては、図３７及び図３８に示したものを参照する。ここで、対向電位は、外部電源（図示せず）によって、電源線Ｖ１〜Ｖｘの電位（電源電位）と同じ程度の電位か、電源線Ｖ１〜Ｖｘの電位との間に、発光素子３８０４が発光する程度の電位差を有するように切り換えることができる。

図３９（Ａ）において１フレーム期間Ｆ１は、複数のサブフレーム期間ＳＦ１〜ＳＦ４に分割される。

第１のサブフレーム期間ＳＦ１において、はじめにゲート信号線Ｇ１が選択され、ゲート信号線Ｇ１にゲート電極が接続された選択ＴＦＴ３８０１を有する画素においてそれぞれ、ソース信号線Ｓ１〜Ｓｘからデジタル映像信号が入力される。この入力されたデジタル映像信号によって、各画素の駆動ＴＦＴ３８０２は、オンの状態もしくはオフの状態となる。

ここで本明細書中では、ＴＦＴがオンの状態とは、そのゲート電圧によって、ソースとドレインの間が導通状態であることを示すとする。また、ＴＦＴがオフの状態とは、そのゲート電圧によって、ソースとドレインの間が、非導通状態であることを示すとする。

このとき、発光素子３８０４の対向電位は、電源線Ｖ１〜Ｖｘの電位（電源電位）とほぼ等しく設定されているので、駆動ＴＦＴ３８０２がオンの状態となった画素においても発光素子３８０４は発光しない。

ここで、図３９（Ｂ）は、各画素の駆動ＴＦＴ３８０２にデジタル映像信号を入力する動作を示すタイミングチャートである。

図３９（Ｂ）では、各ソース信号線に対応する信号をソース信号線駆動回路（図示せず）がサンプリングする期間を、Ｓ１〜Ｓｘで示した。サンプリングされた信号は、図中帰線期間において、全てのソース信号線に同時に出力される。こうして出力された信号は、ゲート信号線が選択した画素において、駆動ＴＦＴ３８０２のゲート電極に入力される。

全てのゲート信号線Ｇ１〜Ｇｙについて以上の動作を繰り返し、書き込み期間Ｔａ１が終了する。なお、第１のサブフレーム期間ＳＦ１の書き込み期間をＴａ１と呼ぶ。一般に第ｊ（ｊは自然数）のサブフレーム期間の書き込み期間をＴａｊと呼ぶことにする。

書き込み期間Ｔａ１が終了すると対向電位が、電源電位との間に発光素子３８０４が発光する程度の電位差を有するように変化する。こうして表示期間Ｔｓ１が始まる。なお、第１のサブフレーム期間ＳＦ１の表示期間をＴｓ１と呼ぶ。一般に第ｊ（ｊは自然数）のサブフレーム期間の表示期間をＴｓｊと呼ぶことにする。表示期間Ｔｓ１において、各画素の発光素子３８０４は、入力された信号に応じて、発光もしくは非発光の状態となる。

上記動作を全てのサブフレーム期間ＳＦ１〜ＳＦ４について繰り返し、１フレーム期間Ｆ１が終了する。ここで、サブフレーム期間ＳＦ１〜ＳＦ４の表示期間Ｔｓ１〜Ｔｓ４の長さを適宜設定し、１フレーム期間Ｆ１あたりで、発光素子３８０４が発光したサブフレーム期間の表示期間の累計によって階調を表現する。つまり、１フレーム期間中の点灯時間の総和をもって階調を表現する。

一般に、ｎビットのデジタルビデオ信号を入力して、２^ｎ階調を表現する手法について説明する。このとき、例えば、１フレーム期間をｎ個のサブフレーム期間ＳＦ１〜ＳＦｎに分割し、各サブフレーム期間ＳＦ１〜ＳＦｎの表示期間Ｔｓ１〜Ｔｓｎの長さの比が、Ｔｓ１：Ｔｓ２：・・・：Ｔｓｎ−１：Ｔｓｎ＝２^０：２^−１：・・・：２^{−（ｎ−２）}：２^{−（ｎ−１）}となるように設定する。なお、書き込み期間Ｔａ１〜Ｔａｎの長さは同じである。

１フレーム期間中に発光素子３８０４において、発光状態が選択された表示期間Ｔｓの総和を求めることによって、そのフレーム期間におけるその画素の階調が決まる。例えば、ｎ＝８のとき、全部の表示期間で画素が発光した場合の輝度を１００％とすると、Ｔｓ８とＴｓ７において画素が発光した場合には１％の輝度が表現でき、Ｔｓ６とＴｓ４とＴｓ１を選択した場合には６０％の輝度が表現できる。

なお、ひとつのサブフレーム期間をさらに複数のサブフレーム期間で構成してもよい。

ここで表示装置は、その消費電力をできるだけ少なくするよう望まれている。携帯情報機器等に組み込まれ利用される場合、特に消費電力を小さくすることが望まれている。

その場合、上述した４ビットの信号を入力して、２^４の階調を表現する表示装置においては、上位１ビットの信号のみを用いて階調を表現し、表示装置の消費電力を小さくする手法が用いられていた。（特許文献２参照）
特開２００１−３４３９３３号公報特開平１１−１３３９２１号公報

２^４の階調を表現する第１の表示モードにおける表示装置の駆動方法を示すタイミングチャートを図４０（Ａ）に、上位１ビットの信号のみを用いて階調を表現する第２の表示モードにおける表示装置の駆動方法を示すタイミングチャートを図４０（Ｂ）に示す。

第２の表示モードの場合、サブフレーム期間をひとつ設ければよいため、各駆動回路（ソース信号線駆動回路及びゲート信号線駆動回路）に入力するスタートパルス及びクロックパルスの周波数を小さくすることが可能であり、第１の表示モードで上位１ビットの階調を表現するよりも、消費電力を小さくできる。

また、第１の表示モードの書込期間の合計長が、第２の表示モードの書込期間の合計長よりも長い場合、発光素子の陰極と陽極の間の電圧を、表示を行っている期間にあわせて変化させれば、１フレーム期間当たりの有効な点灯期間の割合が増える。

しかし、このような表示装置では、各駆動回路の入力電圧は第１の表示モードと第２の表示モードと等しく、更なる低消費電力化につながらない。

また、従来の表示装置では、太陽光などの強い外光を受けたときに、発光素子の発光が外光に負けてしまい、表示がぼやけてしまう問題があった。例えば、従来の表示装置を用いた携帯電話の場合について、図４２に示す。図４２（Ａ）のような画面表示に対して、強い外光の下では、図４２（Ｂ）に示すように画面表示がほとんど黒として利用者に認識される。液晶を用いた表示装置では、反射型液晶表示装置を用いることによってこの問題を解決している。しかし、発光素子を用いた表示装置では、原理的に同様な解決方法を適用することができないため、問題となっていた。

本発明は、外光の強度すなわち周囲の明るさに応じて画像の階調数を変えることにより、暗所もしくは屋内の蛍光灯下から屋外の太陽光下まで広い範囲において視認性を確保することができ、なおかつ、表現する階調数を減らした駆動を行う場合に、より消費電力が少ない表示装置を提供することを課題とする。

本発明の表示装置では、高階調の表示が可能な第１の表示モードと、２階調表示で低消費電力な第２の表示モードとを備え、それぞれを切り換えて使用することができる。なお、本発明の表示装置には、外光の強度を検出する光センサを備えており、ある強度以上の外光が検出された場合には、階調数の少ない第２の表示モードに切り換えることにより、画像をはっきりと認識させることができる。また、第１の表示モードに対して第２の表示モードでは、表示装置が有する信号制御回路のメモリコントローラによって、デジタルビデオ信号の下位ビットの信号の、メモリへの書き込みを無くす。また、メモリからの下位ビットのデジタルビデオ信号の読み出しを無くす。こうして、各駆動回路は、第１の表示モードにおけるデジタル映像信号（第１のデジタル映像信号）に対して、情報量を少なくしたデジタル映像信号（第２のデジタル映像信号）をソース信号線駆動回路に入力する。この動作に対応して、ディスプレイコントローラは、各駆動回路（ソース信号線駆動回路及びゲート信号線駆動回路）に入力するスタートパルス及びクロックパルスの周波数を小さく、駆動電圧を低く変化させる。これらによって、表示に関与する書き込み期間及び表示期間を長く設定することもでき、消費電力を少なくすることができる。

なお２階調表示とは、表示装置がモノクロ表示装置の場合白と黒の２色表示のことを表し、表示装置がカラー表示装置の場合８色表示のことを表す。

また、第１の表示モードにくらべて、第２の表示モードは１フレームの期間自体を長く設定することも可能である。また、言うまでもなく、表示内容が確定し、書き込みが必要ない期間においては、スタートパルス、クロックパルスは停止させることが可能である。

また第２の表示モードで表示装置を駆動する際、ディスプレイコントローラを動作する電圧を低く設定し、ディスプレイコントローラの消費電力を小さくできるようにしてもよい。

上記構成によって、第２の表示モードでは、消費電力が少なく、また、有効な点灯期間の占める割合が大きい表示装置を提供することができる。

本発明の表示装置の一は、ディスプレイと、ディスプレイコントローラと、光センサとを有する表示装置において、１フレーム期間を複数のサブフレーム期間に分割し、複数のサブフレーム期間を点灯期間または非点灯期間とし、１フレーム期間中の点灯時間の総和をもってｎ（ｎは２以上の自然数）ビットの階調を表現する第１の表示モードと、ディスプレイを第１の表示モードよりも小さいクロック周波数と低い駆動電圧とで動作させ、１フレーム期間を点灯期間または非点灯期間とし、１フレーム期間中の点灯期間の総和をもって１ビットの階調を表現する第２の表示モードを有し、光センサを用いて外光を受光し、当該外光の強度に応じて第１の表示モード及び第２の表示モードをディスプレイコントローラで制御し、１ゲート選択期間を複数のサブゲート選択期間に分割し、サブゲート選択期間内に１行分のゲート信号線を選択することにより、１ゲート選択期間内に複数のゲート信号線を選択する構成とする。

また別の本発明の表示装置の一は、ディスプレイと、ディスプレイコントローラと、光センサとを有する表示装置において、１フレーム期間を複数のサブフレーム期間に分割し、複数のサブフレーム期間を点灯期間または非点灯期間とし、１フレーム期間中の点灯時間の総和をもってｎ（ｎは２以上の自然数）ビットの階調を表現する第１の表示モードと、ディスプレイを第１の表示モードよりも小さいクロック周波数と低い駆動電圧とで動作させ、第１の表示モードにおける１フレーム期間より長い１フレーム期間を点灯期間または非点灯期間とし、１フレーム期間中の点灯期間の総和をもって１ビットの階調を表現する第２の表示モードを有し、光センサを用いて外光を受光し、当該外光の強度に応じて第１の表示モード及び第２の表示モードをディスプレイコントローラで制御し、１ゲート選択期間を複数のサブゲート選択期間に分割し、サブゲート選択期間内に１行分のゲート信号線を選択することにより、１ゲート選択期間内に複数のゲート信号線を選択する構成とする。

また別の本発明の表示装置の一は、ディスプレイと、ディスプレイコントローラと、光センサとを有する表示装置において、１フレーム期間を複数のサブフレーム期間に分割し、複数のサブフレーム期間を点灯期間または非点灯期間とし、１フレーム期間中の点灯時間の総和をもってｎ（ｎは２以上の自然数）ビットの階調を表現する第１の表示モードと、ディスプレイを第１の表示モードよりも小さいクロック周波数と低い駆動電圧とで動作させ、１フレーム期間を複数のサブフレーム期間に分割し、複数のサブフレーム期間を点灯期間または非点灯期間とし、１フレーム期間中の点灯時間の総和をもってｍ（ｍはｎよりも小さい自然数）ビットの階調を表現する第２の表示モードを有し、光センサを用いて外光を受光し、当該外光の強度に応じて第１の表示モード及び第２の表示モードをディスプレイコントローラで制御し、１ゲート選択期間を複数のサブゲート選択期間に分割し、サブゲート選択期間内に１行分のゲート信号線を選択することにより、１ゲート選択期間内に複数のゲート信号線を選択する構成とする。

なお、本発明における第１の表示モードを選択した際の外光の強度は、第２の表示モードを選択した際の外光の強度より高い構成であってもよい。

なお、本発明における表示装置はフレームメモリを有し、第１の表示モードでは、フレームメモリにｎ（ｎは２以上の自然数）ビットのデータを書き込み、フレームメモリからｎビットのデータを読み出すことにより表示を行い、第２の表示モードでは、フレームメモリにｍ（ｍはｎよりも小さい自然数）ビットのデータを書き込み、フレームメモリからｎビットのデータを読み出すことにより表示を行う構成であってもよい。

なお、本発明における表示装置は画素毎に発光素子を有し、第１の表示モードにおいて発光素子に加えられる電圧は、第２の表示モードにおいて発光素子に印加される電圧より高い構成であってもよい。

なお、本発明における表示装置は画素毎に発光素子を有し、第１の表示モードにおいて発光素子に加えられる電流は、第２の表示モードにおいて発光素子に印加される電流より大きい構成であってもよい。

なお、本発明における第１の表示モードは、１フレーム期間が、画素への書き込み期間、表示期間、消去期間を有する３期間である構成であってもよい。

なお、本発明における第２の表示モードは、１フレーム期間が、画素への書き込み期間、表示期間、消去期間を有する３期間である構成であってもよい。

なお、本発明におけるディスプレイコントローラにおける駆動回路用電源制御回路は、第２の表示モードを用いる際に、第１の表示モードよりも低い電圧を出力する構成であってもよい。

なお、本発明における第１の表示モードにおいて、サブフレーム期間における点灯期間の総和により階調を表現し、第２の表示モードにおいて、サブフレーム期間における点灯期間の総和により階調を表現する構成であってもよい。

なお、本発明に示すスイッチは、様々な形態のものを用いることができ、一例として、電気的スイッチや機械的なスイッチなどがある。つまり、電流の流れを制御できるものであればよく、特定のものに限定されず、様々なものを用いることができる。例えば、トランジスタでもよいし、ダイオード（ＰＮダイオード、ＰＩＮダイオード、ショットキーダイオード、ダイオード接続のトランジスタなど）でもよいし、それらを組み合わせた論理回路でもよい。よって、スイッチとしてトランジスタを用いる場合、そのトランジスタは、単なるスイッチとして動作するため、トランジスタの極性（導電型）は特に限定されない。ただし、オフ電流が少ない方が望ましい場合、オフ電流が少ない方の極性のトランジスタを用いることが望ましい。オフ電流が少ないトランジスタとしては、ＬＤＤ領域を設けているものやマルチゲート構造にしているもの等がある。また、スイッチとして動作させるトランジスタのソース端子の電位が、低電位側電源（Ｖｓｓ、ＧＮＤ、０Ｖなど）に近い状態で動作する場合はＮチャネル型を、反対に、ソース端子の電位が、高電位側電源（Ｖｄｄなど）に近い状態で動作する場合はＰチャネル型を用いることが望ましい。なぜなら、ゲートソース間電圧の絶対値を大きくできるため、スイッチとして、動作しやすいからである。なお、Ｎチャネル型とＰチャネル型の両方を用いて、ＣＭＯＳ型のスイッチにしてもよい。ＣＭＯＳ型のスイッチにすると、スイッチを介して出力する電圧（つまりスイッチへの入力電圧）が、出力電圧に対して、高かったり、低かったりして、状況が変化する場合においても、適切に動作させることが出来る。

なお、本発明において、接続されているとは、電気的に接続されている場合と直接接続されている場合とを含むものとする。したがって、本発明が開示する構成において、所定の接続関係に加え、その間に電気的な接続を可能とする他の素子（例えば、スイッチやトランジスタや容量素子やインダクタや抵抗素子やダイオードなど）が配置されていてもよい。あるいは、間に他の素子を挟まずに、直接接続されて、配置されていてもよい。なお、電気的な接続を可能とする他の素子を間に介さずに接続されていて、直接接続されている場合のみを含む場合であって、電気的に接続されている場合を含まない場合には、直接接続されている、と記載するものとする。なお、電気的に接続されている、と記載する場合は、電気的に接続されている場合と直接接続されている場合とを含むものとする。

なお、本発明において、半導体装置とは半導体素子（トランジスタやダイオードなど）を含む回路を有する装置をいう。また、半導体特性を利用することで機能しうる装置全般でもよい。また、表示装置とは、表示素子（液晶素子や発光素子など）を有する装置のことを言う。なお、基板上に液晶素子やＥＬ素子などの表示素子を含む複数の画素やそれらの画素を駆動させる周辺駆動回路が形成された表示パネル本体のことでもよい。さらに、フレキシブルプリントサーキット（ＦＰＣ）やプリント配線基盤（ＰＷＢ）が取り付けられたものも含んでもよい。

なお、本明細書中において、ゲートとは、ゲート電極とゲート配線（ゲート線またはゲート信号線等とも言う）とを含んだ全体、もしくは、それらの一部のことを言う。ゲート電極とは、チャネル領域やＬＤＤ（ＬｉｇｈｔｌｙＤｏｐｅｄＤｒａｉｎ）領域などを形成する半導体と、ゲート絶縁膜を介してオーバーラップしている部分の導電膜のことを言う。ゲート配線とは、各画素のゲート電極の間を接続したり、ゲート電極と別の配線とを接続したりするための配線のことを言う。

ただし、ゲート電極としても機能し、ゲート配線としても機能するような部分も存在する。そのような領域は、ゲート電極と呼んでも良いし、ゲート配線と呼んでも良い。つまり、ゲート電極とゲート配線とが、明確に区別できないような領域も存在する。例えば、延伸して配置されているゲート配線とオーバーラップしてチャネル領域がある場合、その領域はゲート配線として機能しているが、ゲート電極としても機能していることになる。よって、そのような領域は、ゲート電極と呼んでも良いし、ゲート配線と呼んでも良い。

また、ゲート電極と同じ材料で形成され、ゲート電極とつながっている領域も、ゲート電極と呼んでも良い。同様に、ゲート配線と同じ材料で形成され、ゲート配線とつながっている領域も、ゲート配線と呼んでも良い。このような領域は、厳密な意味では、チャネル領域とオーバーラップしていなかったり、別のゲート電極と接続させる機能を有してなかったりする場合がある。しかし、製造マージンなどの関係で、ゲート電極やゲート配線と同じ材料で形成され、ゲート電極やゲート配線とつながっている領域がある。よって、そのような領域もゲート電極やゲート配線と呼んでも良い。

また、例えば、マルチゲートのトランジスタにおいて、１つのトランジスタのゲート電極と、別のトランジスタのゲート電極とは、ゲート電極と同じ材料で形成された導電膜で接続される場合が多い。そのような導電膜は、ゲート電極とゲート電極とを接続させるために用いられるため、ゲート配線と呼んでも良い。一方、マルチゲートのトランジスタを１つのトランジスタであると見なすことも出来るため、そのような導電膜をゲート電極と呼んでも良い。つまり、ゲート電極やゲート配線と同じ材料で形成され、それらとつながって配置されているものは、ゲート電極やゲート配線と呼んでも良い。また、例えば、ゲート電極とゲート配線とを接続してさせている部分の導電膜も、ゲート電極と呼んでも良いし、ゲート配線と呼んでも良い。

なお、ゲート端子とは、ゲート電極の領域や、ゲート電極と電気的に接続されている領域について、その一部分のことを言う。

なお、ソースとは、ソース領域とソース電極とソース配線（ソース線またはソース信号線等とも言う）とを含んだ全体、もしくは、それらの一部のことを言う。ソース領域とは、Ｐ型不純物（ボロンやガリウムなど）やＮ型不純物（リンやヒ素など）が多く含まれる半導体領域のことを言う。従って、少しだけＰ型不純物やＮ型不純物が含まれる領域、いわゆる、ＬＤＤ（ＬｉｇｈｔｌｙＤｏｐｅｄＤｒａｉｎ）領域は、ソース領域には含まれない。ソース電極とは、ソース領域とは別の材料で形成され、ソース領域と電気的に接続されて配置されている部分の導電層のことを言う。ただし、ソース電極は、ソース領域も含んでソース電極と呼ぶこともある。ソース配線とは、各画素のソース電極の間を接続したり、ソース電極と別の配線とを接続したりするための配線のことを言う。

しかしながら、ソース電極としても機能し、ソース配線としても機能するような部分も存在する。そのような領域は、ソース電極と呼んでも良いし、ソース配線と呼んでも良い。つまり、ソース電極とソース配線とが、明確に区別できないような領域も存在する。例えば、延伸して配置されているソース配線とオーバーラップしてソース領域がある場合、その領域はソース配線として機能しているが、ソース電極としても機能していることになる。よって、そのような領域は、ソース電極と呼んでも良いし、ソース配線と呼んでも良い。

また、ソース電極と同じ材料で形成され、ソース電極とつながっている領域や、ソース電極とソース電極とを接続する部分も、ソース電極と呼んでも良い。また、ソース領域とオーバーラップしている部分も、ソース電極と呼んでも良い。同様に、ソース配線と同じ材料で形成され、ソース配線とつながっている領域も、ソース配線と呼んでも良い。このような領域は、厳密な意味では、別のソース電極と接続させる機能を有していたりすることがない場合がある。しかし、製造マージンなどの関係で、ソース電極やソース配線と同じ材料で形成され、ソース電極やソース配線とつながっている領域がある。よって、そのような領域もソース電極やソース配線と呼んでも良い。

また、例えば、ソース電極とソース配線とを接続してさせている部分の導電膜も、ソース電極と呼んでも良いし、ソース配線と呼んでも良い。

なお、ソース端子とは、ソース領域の領域や、ソース電極や、ソース電極と電気的に接続されている領域について、その一部分のことを言う。

なお、ドレインについては、ソースと同様である。

なお、トランジスタはその構造上、ソースとドレインの区別が困難である。さらに、回路の動作によっては、電位の高低が入れ替わる場合もある。したがって、本明細書中では、ソースとドレインは特に特定せず、第１の電極、第２の電極と記述する。例えば、第１の電極がソースである場合には、第２の電極とはドレインを指し、逆に第１の電極がドレインである場合には、第２の電極とはソースを指すものとする。

なお、本発明において、ある物の上に形成されている、あるいは、〜上に形成されている、というように、〜の上に、あるいは、〜上に、という記載については、ある物の上に直接接していることに限定されない。直接接してはいない場合、つまり、間に別のものが挟まっている場合も含むものとする。従って例えば、層Ａの上に（もしくは層Ａ上に）、層Ｂが形成されている、という場合は、層Ａの上に直接接して層Ｂが形成されている場合と、層Ａの上に直接接して別の層（例えば層Ｃや層Ｄなど）が形成されていて、その上に直接接して層Ｂが形成されている場合とを含むものとする。また、〜の上方に、という記載についても同様であり、ある物の上に直接接していることに限定されず、間に別のものが挟まっている場合も含むものとする。従って例えば、層Ａの上方に、層Ｂが形成されている、という場合は、層Ａの上に直接接して層Ｂが形成されている場合と、層Ａの上に直接接して別の層（例えば層Ｃや層Ｄなど）が形成されていて、その上に直接接して層Ｂが形成されている場合とを含むものとする。なお、〜の下に、あるいは、〜の下方に、の場合についても、同様であり、直接接している場合と、接していない場合とを含むこととする。

なお、本発明においては、一画素とは、明るさを制御できる要素一つ分を示すものとする。よって、一例としては、一画素とは、一つの色要素を示すものとし、その色要素一つで明るさを表現する。従って、そのときは、Ｒ（赤）Ｇ（緑）Ｂ（青）の色要素からなるカラー表示装置の場合には、画像の最小単位は、Ｒの画素とＧの画素とＢの画素との三画素から構成されるものとする。なお、色要素は、三色に限定されず、それ以上でもよく、例えば、ＲＧＢＷ（Ｗは白）や、ＲＧＢに、イエロー、シアン、マゼンダを追加したものなどがある。また、別の例としては、１つの色要素について、複数の領域を用いて明るさを制御する場合は、その領域一つ分を一画素とする。よって、一例としては、面積階調を行う場合、一つの色要素につき、明るさを制御する領域が複数あり、その全体で階調を表現するわけであるが、明るさを制御する領域の一つ分を一画素とする。よって、その場合は、一つの色要素は、複数の画素で構成されることとなる。また、その場合、画素によって、表示に寄与する領域の大きさが異なっている場合がある。また、一つの色要素につき複数ある、明るさを制御する領域において、つまり、一つの色要素を構成する複数の画素において、各々に供給する信号を僅かに異ならせるようにして、視野角を広げるようにしてもよい。

なお、本発明において、画素は、マトリクス状に配置（配列）されている場合を含んでいる。ここで、画素がマトリクスに配置（配列）されているとは、縦縞と横縞を組み合わせたいわゆる格子状にストライプ配置されている場合を含んでいる。そして、三色の色要素（例えばＲＧＢ）でフルカラー表示を行う場合に、三つの色要素のドットがいわゆるデルタ配置されている場合も含むものとする。さらに、ベイヤー配置されている場合も含んでいる。

なお、本明細書中では、発光素子として、有機ＥＬ素子を例に挙げて説明するが、本発明の内容は、有機ＥＬ素子を用いた表示装置以外にも適用することが可能である。例えば、ＥＬ素子（有機ＥＬ素子、無機ＥＬ素子又は有機物及び無機物を含むＥＬ素子）、電子放出素子、液晶素子、電子インク、グレーティングライトバルブ（ＧＬＶ）、プラズマディスプレイ（ＰＤＰ）、デジタルマイクロミラーデバイス（ＤＭＤ）、圧電セラミックディスプレイ、カーボンナノチューブ、など、電気磁気的作用によりコントラストが変化する表示媒体を用いた表示装置に適用することができる。なお、ＥＬ素子を用いた表示装置としてはＥＬディスプレイ、電子放出素子を用いた表示装置としてはフィールドエミッションディスプレイ（ＦＥＤ）やＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎＥｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒＤｉｓｐｌｙ）など、液晶素子を用いた表示装置としては液晶ディスプレイ、透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、電子インクを用いた表示装置としては電子ペーパーがある。

本発明は、上記構成によって、表示装置の消費電力を抑えることができる。且つ、第２の表示モードにおいて、階調を表現するのに用いるサブフレームの数を少なくした場合においても、１フレーム期間あたりの表示期間を長くとることが可能となるので、本発明は、鮮明な画像表示が可能な表示装置及びその駆動方法を提供することが可能となる。

また、１フレーム期間あたりの発光素子の表示期間を多くとることができるので、１フレームあたりで同じ明るさを表現する場合、発光素子の陽極と陰極間に印加する電圧を小さく設定することができる。こうして、信頼性の高い表示装置を提供することが可能となる。

本発明は、発光素子として、ＯＬＥＤ素子を用いた表示装置だけでなく、ＦＥＤ、ＰＤＰ等その他の自発光型表示装置などについても適用が可能である。

以下、本発明の実施の形態について図面を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って本実施の形態の記載内容に限定して解釈されるものではない。

（実施の形態１）
本発明の実施の形態１について説明する。ここでは、第１の表示モードを従来例と同様に４ビットの例で説明する。

本発明の表示装置の駆動方法を示すタイミングチャートを図１に示す。一般に、ｎ（ｎは自然数）ビットのデジタルビデオ信号を入力する表示装置において、第１の表示モードにおいては、ｎビットのデジタル映像信号を用いて、ｎ個のサブフレーム期間ＳＦ１〜ＳＦｎによって２^ｎの階調を表現可能であり、切り換え動作によって、第２の表示モードにおいては、１ビットのデジタル映像信号を用いて、２階調を表現する場合についても応用することができる。

なお、更に一般的に、ｎ（ｎは自然数）ビットのデジタルビデオ信号を入力する表示装置において、第１の表示モードにおいては、ｎビットのデジタル映像信号を入力し、最低ｎ個のサブフレーム期間を用いてｎ階調を表現可能であり、切り換え動作によって、第２の表示モードにおいては、１ビットのデジタル映像信号を用い、２階調を表現する場合についても応用することができる。ここで、階調数をサブフレームの２のべき乗にしないのは、表示上で擬似輪郭などの対策を行う為である。この内容は特開２００２−１４９１１３号公報に記載されている。

４ビットの信号を入力して、２^４階調を表現する第１の表示モードの場合のタイミングチャートを図１（Ａ）に示す。

１フレーム期間を構成するサブフレーム期間ＳＦ１〜ＳＦ４のそれぞれの表示期間において、各画素の発光もしくは非発光状態が選択される。ここで、対向電位は、書き込み期間中は、電源電位とほぼ同じに設定され、表示期間においては、電源電位との間に発光素子が発光する程度の電位差を有するように変化する。この動作については、従来例と同様であるので、詳しい説明は省略する。

図１（Ｂ）に、上位１ビットの信号のみを用いて階調を表現する第２の表示モードの場合のタイミングチャートを示す。図１（Ａ）に示した第１の表示モードの第１位ビットに対応するサブフレーム期間と比較して、書き込み期間及び表示期間が長く設定されている。

そのため、第２の表示モードにおいて、発光状態が選択された発光素子の輝度は、第１の表示モードにおいて、第１位ビットに対応するサブフレーム期間の表示期間における発光素子の輝度と比較して、小さくすることができる。よって、第２の表示モードでは、その表示期間において、発光素子の陽極と陰極間に印加する電圧を小さく設定することができる。

また、図２に第１の表示モードより第２の表示モードのフレーム期間を長く設定した例を示す。時間階調を用いる場合はフレーム期間はあまり長く設定することはできない。それはフレーム期間を長くするとそれに比例してサブフレーム期間も長くなり、チラツキが目に見えるようになるためである。よって、第１の表示モードはフレーム期間を長くできない。しかし第２の表示モードは２階調であるので、階調起因のチラツキの問題は発生しない。よって、フレーム期間の長さは点灯期間によって決定される。ゆえに、画素の容量を大きくする、リークを減らすなどの方策によって、フレーム期間を長くすることが可能になる。フレーム期間が長くなれば、静止画などでは画面の書き込み回数を削減できる為、低電力化を図ることができる。

図３にディスプレイコントローラの構成を示す。図３において、発光素子用電源制御回路３０５は、発光素子の対向電極の電位（対向電位）を、書き込み期間中は電源電位とほぼ同じ電位に保たれるようにし、表示期間においては電源電位との間に発光素子が発光する程度の電位差を有するように制御している。ここで、第２の表示モードが選択された場合、ＣＰＵ１２０４から発光素子用電源制御回路３０５に階調コントロール信号３４が入力される。これによって、発光状態を選択された画素において、発光素子が発光する期間が長くなった分、発光素子の両電極間にかける電圧が小さくなるように、発光素子の対向電極の電位を変化させる。

これにより、第２の表示モードにおいて、発光素子の両電極間に印加する電圧の大きさを小さくすることができるので、印加される電圧による発光素子にかかるストレスを少なくすることできる。

また、駆動回路用電源制御回路３０６は、各駆動回路に入力される電源電圧を制御する。ここで、第２の表示モードが選択された場合、駆動回路用電源制御回路３０６に階調コントロール信号３４が入力されることで、出力されるソース信号線駆動回路用電源電圧及びゲート信号線駆動回路用駆動電圧を変更する。第１の表示モードに比べ第２の表示モードでは各駆動回路のクロックパルスの周波数が小さいため、低い電源電圧で各駆動電圧を動作させることができる。

ここで、第１及び第２の表示モードの切り換えについて説明する。本発明の表示装置には、外光強度を検出する光センサ１２０７を備えている。光センサ１２０７は外光を検出し、その強度に応じた電気信号を出力する（出力信号３５）。本発明の表示装置では、この光センサ１２０７の出力信号３５を用いて、第１及び第２の表示モードの切り換えを行う。

光センサ１２０７の出力信号３５は、アンプ（図示せず）を介して増幅され、ディスプレイコントローラ１２０２に入力される。ディスプレイコントローラは、光センサの出力信号３５の大きさに依存して表示させる画像の階調数を変化させるように動作する。もし、光センサの出力信号３５がある一定の値以上の場合、すなわち、外光強度が高い場合は、ディスプレイコントローラは表示させる画像の階調数を小さくするように動作する。すなわち、階調数の少ない第２の表示モードに切り換えるように動作する。一方、光センサの出力信号３５がある一定の値未満の場合、すなわち、外光強度が低い場合は、ディスプレイコントローラは表示させる画像の階調数を大きくするように動作する。すなわち、階調数の多い第１の表示モードに切り換えるように動作する。

具体的には、光センサの出力信号３５をＣＰＵ１２０４に入力し、ＣＰＵ１２０４で作られる階調コントロール信号３４を制御する。もし、光センサの出力信号３５がある一定の値以上の場合は、第２の表示モードに応じた階調コントロール信号を出力し、階調数を小さくする。一方、光センサの出力信号３５がある一定の値未満の場合は、第１の表示モードに応じた階調コントロール信号を出力し、階調数を大きくする。

このようにして太陽光などの強い外光の下で画像の階調数を小さくすることにより、画像をはっきりと認識させることができるようになり、暗所もしくは屋内の蛍光灯下から屋外の太陽光下まで広い範囲において視認性を確保することができる。

なお、光センサ１２０７の出力により第２の表示モードを選択する場合、通常では、白地の背景画像に黒地の表示画像を表示するが、それを反転させて、黒地の背景画像に白地の表示画像を表示してもよい。このようにすると、表示画面の視認性をさらに向上させることができるとともに、背景画像を黒地にしたため、発光部分の面積を削減でき、消費電力を削減できる。また、白地の表示画像の輝度を高くすることにより、表示画面の視認性をさらに向上させることができる。

なお、第１の表示モードと第２の表示モードの２つの表示モードを切り換える表示装置について示したが、第１の表示モードと第２の表示モードの他に、更に細かく、表現する階調の数を変えた表示モードを設定し、それらの複数の表示モードを切り換えて表示を行う場合に、適用することができる。

例えば、第１の表示モードよりも表現する階調数が少なく、第２の表示モードよりも表現する階調数が多い、第３の表示モードを設けてもよい。なお、一般的に、ｎ（ｎは自然数）ビットのデジタルビデオ信号を入力する表示装置において、第３の表示モードにおいては、ｑ（ｑは１＜ｑ＜ｎの自然数）ビットのデジタル映像信号を用いて、ｑ個のサブフレーム期間ＳＦ１〜ＳＦｑによって２^ｑ階調を表現することができる。また、ｑビットのデジタル映像信号を入力し、最低ｑ個のサブフレーム期間を用いてｑ階調を表現することも可能である。なお、新たに設ける表示モードは第３の表示モードのみに限定されない。更に表現できる階調数を細かく変えた表示モードを設定してもよい。

例えば、２^４階調を表現する第１の表示モード及び２階調を表現する第２の表示モードの他に、２^３階調を表現する第３の表示モードを設けてもよい。この場合のタイミングチャートを図４に示す。図４（Ａ）は、２^４階調を表現する第１の表示モードの場合のタイミングチャートを示し、図４（Ｂ）は、２階調を表現する第２の表示モードを示し、図４（Ｃ）は、３ビットの信号を入力して、２^３階調を表現する第３の表示モードの場合のタイミングチャートを示す。

第３の表示モードについては、１フレーム期間を構成するサブフレーム期間ＳＦ１〜ＳＦ３のそれぞれの表示期間において、各画素の発光もしくは非発光状態が選択される。ここで、対向電位は、書き込み期間中は、電源電位とほぼ同じに設定され、表示期間においては、電源電位との間に発光素子が発光する程度の電位差を有するように変化する。この動作については、従来例と同様であるので、詳しい説明は省略する。

ここで、第１、第２及び第３の表示モードの切り換えは、これまでと同様に、本発明の表示装置に備えられた光センサによって検出された外光の強度に基づいて行う。光センサの出力信号が大きい場合、すなわち、外光強度が高い場合は、階調数の少ない第２の表示モードに切り換える。一方、光センサの出力信号が小さい場合、すなわち、外光強度が低い場合は、階調数の多い第１の表示モードに切り換える。また、光センサの出力信号が中程度の場合、すなわち、外光強度が中程度の場合は、階調数が中程度の第３の表示モードに切り換える。

ところで、室内及び屋外の明るさは、照明の具合や天候などの気象条件、時刻などにより様々に変化する。例えば、照明のある室内における照度は８００〜１，０００ルクス前後であり、昼間の曇天下における照度は３２，０００ルクス程度であり、昼間の晴天下の照度は１００，０００ルクスに達する。したがって、例えば、室内にいる場合は階調数の多い第１の表示モードに切り換えて表示し、昼間の晴天時の場合は階調数の少ない第２の表示モードに切り換えて表示し、昼間の曇天時の場合は階調数が中程度の第３の表示モードに切り換えて表示すると、表示画像をはっきりと認識することができる。

このようにして外光の強度に応じて画像の階調数を変えることにより、画像をはっきりと認識させることができるようになり、暗所もしくは屋内の蛍光灯下から屋外の太陽光下まで広い範囲において視認性を確保することができる。

このように、第１の表示モードと第２の表示モードの他に、更に細かく、表現する階調の数を変えた表示モードを設定することによって、様々な場合によって、最適な表示モードを使い分けることができる。例えば、動画などを表示する場合には、表現できる階調数が多い第１の表示モードが好適である。また、電子メールなど文字が多い画像を表示する場合には、表現できる階調数が少ない第２の表示モードが好適である。さらに、漫画などの静止画像などを表示する場合には、表現できる階調数が中程度の第３の表示モードが好適である。なお、第１の表示モードとして表現できる階調数は、２^４階調以上が望ましい。また、第３の表示モードとして表現できる階調数は、２^３階調程度が望ましい。

なお、本実施形態では、外光強度に基づいて表示モードを切り換える例を説明したが、利用者が用途に応じて表示モードを選択する選択スイッチを表示装置に設けてもよい。また、選択スイッチにより表示モードを選択した場合であっても、外光強度に応じて、選択されている表示モードの階調を自動的に増減してもよい。

なお、第１及び第３の表示モードにおいて階調を表現する場合、サブフレームの個数については、特に限定されない。また、各サブフレーム期間の表示期間の長さや、どのサブフレームを点灯させるか、すなわち、サブフレームの選択方法についても、特に限定されない。

例えば、第１の表示モードにおいて２^４階調を表現する場合、１フレーム期間を４個のサブフレーム（ＳＦ１〜ＳＦ４）に分割し、ＳＦ１〜ＳＦ４の表示期間Ｔｓ１：Ｔｓ２：Ｔｓ３：Ｔｓ４の比を２^０：２^１：２^２：２^３とし、従来の時間階調方式に基づいてサブフレームを点灯させてもよい。この例を図５に示す。

また、階調の表現方法として、１フレームを分割してできた一部、もしくは全部のサブフレームにおける表示期間を順次足し合わせていくことにより、階調を表現してもよい。つまり、階調が大きくなるにしたがって、点灯するサブフレームが増えていくようにしてもよい。この場合、小さい階調において点灯しているサブフレームは、大きい階調においても点灯していることになる。このような階調方式を、本明細書中では、重ね合わせ時間階調方式と呼ぶことにする。例えば、第１の表示モードにおいて２^４階調を表現する場合に、重ね合わせ時間階調方式を適用した例を図６に示す。図６（Ａ）では、１フレーム期間を５個のサブフレーム（ＳＦ１〜ＳＦ５）に分割し、ＳＦ１〜ＳＦ５の表示期間Ｔｓ１：Ｔｓ２：Ｔｓ３：Ｔｓ４：Ｔｓ５の比を２^０：２^１：２^２：２^２：２^２とし、表示期間の長さが等しいＳＦ３〜ＳＦ５に対して、重ね合わせ時間階調方式を適用している。また、図６（Ｂ）では、１フレーム期間を５個のサブフレーム（ＳＦ１〜ＳＦ５）に分割し、ＳＦ１〜ＳＦ５の表示期間Ｔｓ１：Ｔｓ２：Ｔｓ３：Ｔｓ４：Ｔｓ５の比を２^２：２^１：２^０：２^２：２^２とし、表示期間の長さが等しいＳＦ１、ＳＦ４、ＳＦ５に対して、重ね合わせ時間階調方式を適用している。なお、重ね合わせ時間階調方式を適用すると、擬似輪郭を低減することができる。

なお、重ね合わせ時間階調方式を適用するサブフレームは、表示期間が等しいものに限定されない。また、サブフレームの出現順序については、これに限定されない。

なお、第１の表示モードと同様に、第３の表示モードにおいて階調を表現する場合も、例えば、従来の時間階調方式や重ね合わせ時間階調方式を用いてもよい。例えば、第３の表示モードにおいて２^３階調を表現する場合、従来の時間階調方式と重ね合わせ時間階調方式をそれぞれ適用した例を図７、図８に示す。図７は、１フレーム期間を３個のサブフレーム（ＳＦ１〜ＳＦ３）に分割し、ＳＦ１〜ＳＦ３の表示期間Ｔｓ１：Ｔｓ２：Ｔｓ３の比を２^０：２^１：２^２とし、従来の時間階調方式を適用した例である。また、図８（Ａ）は、１フレーム期間を４個のサブフレーム（ＳＦ１〜ＳＦ４）に分割し、ＳＦ１〜ＳＦ４の表示期間Ｔｓ１：Ｔｓ２：Ｔｓ３：Ｔｓ４の比を２^０：２^１：２^１：２^１とし、表示期間の長さが等しいＳＦ２〜ＳＦ４に対して、重ね合わせ時間階調方式を適用した例である。また、図８（Ｂ）は、１フレーム期間を４個のサブフレーム（ＳＦ１〜ＳＦ４）に分割し、ＳＦ１〜ＳＦ４の表示期間Ｔｓ１：Ｔｓ２：Ｔｓ３：Ｔｓ４の比を２^１：２^１：２^０：２^１とし、表示期間の長さが等しいＳＦ１、ＳＦ２、ＳＦ４に対して、重ね合わせ時間階調方式を適用した例を示す。なお、重ね合わせ時間階調方式を適用すると、擬似輪郭を低減することができる。

なお、重ね合わせ時間階調方式を適用する場合に、重ね合わせ時間階調方式を適用するサブフレームは、表示期間が等しいものに限定されない。また、サブフレームの出現順序については、これに限定されない。

なお、本発明の表示装置のディスプレイが有する画素部の構成としては、従来例において、図３７で示した構成の画素を用いることができる。また、それ以外の公知の構成の画素も、自由に用いることができる。

また、本発明の表示装置のディスプレイが有するソース信号線駆動回路及びゲート信号線駆動回路についても、公知の構成の回路を自由に用いることができる。

また第２の表示モードで表示装置を駆動する際、ディスプレイコントローラを駆動する電圧を低く設定し、ディスプレイコントローラの消費電力を小さくできるようにしてもよい。

また、本発明は、発光素子として、ＯＬＥＤ素子を用いた表示装置だけでなく、ＦＥＤ、ＰＤＰ等その他の自発光型表示装置などについても適用が可能である。

（実施の形態２）
本発明の実施の形態２について説明する。ここでは、第１の表示モードを従来例と同様に４ビットの例で説明する。

本発明の表示装置の駆動方法を示すタイミングチャートを図９に示す。一般に、ｎ（ｎは自然数）ビットのデジタルビデオ信号を入力する表示装置に注目する。第１の表示モードにおいては、ｎビットのデジタル映像信号を用いて、ｎ個のサブフレーム期間ＳＦ１〜ＳＦｎによって２^ｎの階調を表現可能である。一方、切り換え動作によって、第２の表示モードにおいては、ｍ（ｍは、ｎより小さな自然数）ビットのデジタル映像信号を用いて、２^ｍ階調を表現する。

なお、更に一般的に、ｎ（ｎは自然数）ビットのデジタルビデオ信号を入力する表示装置において、第１の表示モードにおいては、ｎビットのデジタル映像信号を入力し、最低ｎ個のサブフレーム期間を用いてｎ階調を表現可能である。一方、切り換え動作によって、第２の表示モードにおいては、ｍ（ｍは、ｎより小さな自然数）ビットのデジタル映像信号を用い、最低ｍ個のサブフレーム期間によって、ｍ階調を表現する。ここで、階調数をサブフレームの２のべき乗にしないのは、表示上で擬似輪郭などの対策を行う為である。この内容は特開２００２−１４９１１３号公報に記載されている。

４ビットの信号を入力して、２^４階調を表現する第１の表示モードの場合のタイミングチャートを図９（Ａ）に示す。

図９（Ｂ）に、上位２ビットの信号のみを用いて階調を表現する第２の表示モードの場合のタイミングチャートを示す。図９（Ａ）に示した第１の表示モードの上位２ビットに対応するサブフレーム期間の合計と比較して、書き込み期間及び表示期間が長く設定されている。そのため、第２の表示モードにおいて、発光状態が選択された発光素子の輝度は、第１の表示モードにおいて、上位２ビットに対応するサブフレーム期間の表示期間において発光状態が選択された発光素子の輝度と比較して、小さくすることができる。よって、第２の表示モードでは、その表示期間において、発光素子の陽極と陰極間に印加する電圧を小さく設定することができる。

ディスプレイコントローラの構成については実施の形態１で説明した構成を用いることが出来る。

ここで、第１及び第２の表示モードの切り換えは、実施の形態１と同様に、本発明の表示装置に備えられた光センサによって検出された外光の強度に基づいて行う。光センサの出力信号がある一定の値以上の場合、すなわち、外光強度が高い場合は、階調数の少ない第２の表示モードに切り換える。一方、光センサの出力信号がある一定の値未満の場合、すなわち、外光強度が低い場合は、階調数の多い第１の表示モードに切り換える。

なお、本実施形態では、第１の表示モードと第２の表示モードの２つの表示モードを切り換える表示装置について示したが、第１の表示モードと第２の表示モードの他に、更に細かく、表現する階調の数を変えた表示モードを設定し、それらの複数の表示モードを切り換えて表示を行う場合に、適用することができる。

例えば、第１の表示モードよりも表現する階調数が少なく、第２の表示モードよりも表現する階調数が多い、第３の表示モードを設けてもよい。なお、一般的に、ｎ（ｎは自然数）ビットのデジタルビデオ信号を入力する表示装置において、第３の表示モードにおいては、ｑ（ｑはｍ＜ｑ＜ｎの自然数）ビットのデジタル映像信号を用いて、ｑ個のサブフレーム期間ＳＦ１〜ＳＦｑによって２^ｑの階調を表現することができる。また、ｑビットのデジタル映像信号を入力し、最低ｑ個のサブフレーム期間を用いてｑ階調を表現することも可能である。なお、新たに設ける表示モードは第３の表示モードのみに限定されない。更に表現できる階調数を細かく変えた表示モードを設定してもよい。

例えば、２^４階調を表現する第１の表示モード及び２^２階調を表現する第２の表示モードの他に、２^３階調を表現する第３の表示モードを設けてもよい。この場合のタイミングチャートを図１０に示す。図１０（Ａ）は、２^４階調を表現する第１の表示モードの場合のタイミングチャートを示し、図１０（Ｂ）は、２^２階調を表現する第２の表示モードを示し、図１０（Ｃ）は、３ビットの信号を入力して、２^３階調を表現する第３の表示モードの場合のタイミングチャートを示す。

なお、第１、第２、第３の表示モードにおいて階調を表現する場合、サブフレームの個数については、特に限定されない。また、各サブフレーム期間の表示期間の長さや、どのサブフレームを点灯させるか、すなわち、サブフレームの選択方法についても、特に限定されない。各表示モードで階調を表現する場合、例えば、従来の時間階調方式や重ね合わせ時間階調方式を適用してもよい。

以下に、本発明の実施例について説明する。

時間階調方式の駆動方法を行うための信号を、ディスプレイのソース信号線駆動回路及びゲート信号線駆動回路に入力する回路について、図１１を用いて説明する。

本明細書中では、表示装置に入力される映像信号を、デジタルビデオ信号と呼ぶことにする。なおここでは、４ビットのデジタルビデオ信号を入力して、画像を表示する表示装置を例に説明する。ただし、本発明は４ビットに限定されるものではない。

信号制御回路１２０１にデジタルビデオ信号が読み込まれ、ディスプレイ１２００にデジタル映像信号（ＶＤ）を出力する。

また、本明細書中では、信号制御回路１２０１においてデジタルビデオ信号を編集し、ディスプレイに入力する信号に変換したものを、デジタル映像信号と呼ぶ。

ディスプレイ１２００の、ソース信号線駆動回路１１０７及びゲート信号線駆動回路１１０８を駆動するための信号及び駆動電圧は、ディスプレイコントローラ１２０２によって入力されている。

なお、ディスプレイ１２００のソース信号線駆動回路１１０７は、シフトレジスタ１１１０、ＬＡＴ（Ａ）１１１１、ＬＡＴ（Ｂ）１１１２によって構成される。他に、図示していないが、レベルシフタやバッファ等を設けてもよい。また、本発明はこのような構成に限定するものではない。

信号制御回路１２０１は、ＣＰＵ１２０４、メモリＡ１２０５、メモリＢ１２０６及びメモリコントローラ１２０３によって構成されている。

信号制御回路１２０１に入力されたデジタルビデオ信号は、メモリコントローラ１２０３によって制御され、メモリＡ１２０５に入力される。ここで、メモリＡ１２０５は、ディスプレイ１２００の画素部１１０９の全画素分の４ビットのデジタルビデオ信号を、記憶可能な容量を有する。メモリＡ１２０５に１フレーム期間分の信号が記憶されると、メモリコントローラ１２０３によって、各ビットの信号が順に読み出され、デジタル映像信号ＶＤとして、ソース信号線駆動回路に入力される。

メモリＡ１２０５に記憶された信号の読み出しが始まると、今度は、メモリＢ１２０６にメモリコントローラ１２０３を介して次のフレーム期間に対応するデジタルビデオ信号が入力され、記憶され始める。メモリＢ１２０６もメモリＡ１２０５と同様に、表示装置の全画素分の４ビットのデジタルビデオ信号を記憶可能な容量を有するとする。

このように、信号制御回路１２０１は、それぞれ１フレーム期間分ずつの４ビットのデジタルビデオ信号を記憶することができるメモリＡ１２０５及びメモリＢ１２０６を有し、このメモリＡ１２０５とメモリＢ１２０６とを交互に用いて、デジタルビデオ信号をサンプリングする。

ここでは、２つのメモリＡ１２０５及びメモリＢ１２０６を、交互に用いて信号を記憶する信号制御回路１２０１について示したが、一般に、複数フレーム分の情報を記憶することができるメモリを有し、これらのメモリを交互に用いることができる。

上記動作を行う、表示装置のブロック図を図１２に示す。表示装置は、信号制御回路１２０１と、ディスプレイコントローラ１２０２と、ディスプレイ１２００と、光センサ１２０７とによって構成されている。

ディスプレイコントローラ１２０２は、ディスプレイ１２００に、スタートパルスＳＰやクロックパルスＣＬＫ、駆動電圧を供給している。

光センサ１２０７は外光を検出し、その強度に応じた電気信号を、アンプ（図示せず）を介してＣＰＵ１２０４に入力する。

図１２では、４ビットのデジタルビデオ信号を入力し、第１の表示モードにおいて、４ビットのデジタル映像信号を用いて階調を表現する表示装置を例に示している。メモリＡ１２０５は、デジタルビデオ信号の第１のビット〜第４のビットの情報をそれぞれ記憶するメモリ１２０５＿１〜１２０５＿４によって構成されている。同様にメモリＢ１２０６も、デジタルビデオ信号の第１のビット〜第４のビットの情報をそれぞれ記憶するメモリ１２０６＿１〜１２０６＿４によって構成されている。これらの各ビットに対応するメモリはそれぞれ、１ビット分の信号を、１画面を構成する画素数分記憶可能な数の記憶素子を有している。

一般に、ｎビットのデジタル映像信号を用いて階調を表現することが可能な表示装置において、メモリＡ１２０５は、第１のビット〜第ｎのビットの情報をそれぞれ記憶するメモリ１２０５＿１〜１２０５＿ｎによって構成される。同様に、メモリＢ１２０６も、第１のビット〜第ｎのビットの情報をそれぞれ記憶するメモリ１２０６＿１〜１２０６＿ｎによって構成される。これらの各ビットに対応するメモリは、それぞれ１ビット分の信号を、１画面を構成する画素数分記憶可能な容量を有している。

メモリコントローラ１２０３の構成を、図１３に示す。図１３において、メモリコントローラ１２０３は、階調制限回路１３０１、メモリＲ／Ｗ回路１３０２、基準発振回路１３０３、可変分周回路１３０４、ｘカウンタ１３０５ａ、ｙカウンタ１３０５ｂ、ｘデコーダ１３０６ａ、ｙデコーダ１３０６ｂによって構成されている。

図１１、図１２等において記したメモリＡ１２０５及びメモリＢ１２０６等のメモリの両方をまとめてメモリと表記する。また、メモリは、複数の記憶素子によって構成される。それらの記憶素子は、（ｘ、ｙ）のアドレスによって選択されるものとする。

ＣＰＵ１２０４からの信号が、階調制限回路１３０１を介して、メモリＲ／Ｗ回路１３０２に入力される。階調制限回路１３０１では、第１の表示モードもしくは第２の表示モードのいずれかに応じて、信号をメモリＲ／Ｗ回路１３０２に入力する。メモリＲ／Ｗ回路１３０２は、階調制限回路１３０１の信号に応じて、各ビットに対応するデジタルビデオ信号それぞれを、メモリに書き込むかどうかを選択する。同様に、メモリに書き込まれたデジタル映像信号を読み出す動作を選択する。

なお、階調制限回路１３０１に入力されるＣＰＵ１２０４からの信号は、光センサ１２０７によって検出された外光強度に応じた出力信号によって制御される。もし、光センサ１２０７の出力信号がある一定の値以上の場合、すなわち、外光強度が高い場合は、階調制限回路１３０１が階調数の少ない第２の表示モードに応じた信号を出力するような信号をＣＰＵ１２０４から入力する。一方、光センサ１２０７の出力信号がある一定の値未満の場合、すなわち、外光強度が低い場合は、階調制限回路１３０１が階調数の多い第１の表示モードに応じた信号を出力するような信号をＣＰＵ１２０４から入力する。

また、ＣＰＵ１２０４からの信号は、基準発振回路１３０３に入力される。基準発振回路１３０３からの信号は、可変分周回路１３０４に入力され、適当な周波数の信号に変換される。ここで、可変分周回路１３０４には、第１の表示モードもしくは第２の表示モードのいずれかに応じた階調制限回路１３０１からの信号が入力されている。この信号によって、可変分周回路１３０４からの信号は、ｘカウンタ１３０５ａ及びｘデコーダ１３０６ａを介してメモリのｘアドレスを選択する。同様に、可変分周回路からの信号は、ｙカウンタ１３０５ｂ及びｙデコーダ１３０６ｂに入力され、メモリｙアドレスを選択する。

このような構成のメモリコントローラ１２０３を用いることで、外光強度に応じて表示する階調数を変えることができると同時に、高階調表示が必要ない場合に、信号制御回路に入力されるデジタルビデオ信号のうち、メモリに書き込まれ、またメモリから読み出される信号の情報量を抑えることができる。また、メモリから信号を読み出す周波数を変化させることができる。

また、ディスプレイコントローラ１２０２の構成について、以下に説明する。

図３は、本発明のディスプレイコントローラの構成を示した図である。ディスプレイコントローラ１２０２は、基準クロック発生回路３０１、可変分周回路３０２、水平クロック発生回路３０３、垂直クロック発生回路３０４、発光素子用電源制御回路３０５、駆動回路用電源制御回路３０６によって構成されている。

ＣＰＵ１２０４から入力されるクロック信号３１は、基準クロック発生回路３０１に入力され、基準クロックを発生する。この基準クロックは、可変分周回路３０２を介して、水平クロック発生回路３０３及び垂直クロック発生回路３０４に入力される。可変分周回路３０２には、ＣＰＵ１２０４から階調コントロール信号３４が入力される。この信号によって、基準クロックの周波数を変化させる。

なお、可変分周回路３０２において基準クロックの周波数を変化させる度合いは、実施者が適宜定めることができる。

なお、ＣＰＵ１２０４から入力される階調コントロール信号３４は、光センサ１２０７によって検出された外光強度に応じた出力信号によって制御される。もし、光センサ１２０７の出力信号がある一定の値以上の場合、すなわち、外光強度が高い場合は、階調数の少ない第２の表示モードに応じた階調コントロール信号を入力する。一方、光センサ１２０７の出力信号がある一定の値未満の場合、すなわち、外光強度が低い場合は、階調数の多い第１の表示モードに応じた階調コントロール信号を入力する。

また、水平クロック発生回路３０３には、ＣＰＵ１２０４から水平周期を定める、水平周期信号３２が入力され、ソース信号線駆動回路用のクロックパルスＳ＿ＣＬＫ及び、スタートパルスＳ＿ＳＰが出力されている。同様に、垂直クロック発生回路３０４には、ＣＰＵ１２０４から垂直周期を定める垂直周期信号３３が入力され、ゲート信号線駆動回路用のクロックパルスＧ＿ＣＬＫ及びスタートパルスＧ＿ＳＰが出力されている。

このようにして、外光強度に応じて表示する階調数を変えることができると同時に、高階調表示が必要ない場合は、信号制御回路のメモリコントローラにおいて、メモリからの下位ビットの信号の読み出しを無くし、また、メモリからの信号の読み出しの周波数を小さくする。この動作に対応して、ディスプレイコントローラは、各駆動回路（ソース信号線駆動回路及びゲート信号先駆動回路）に入力するサンプリングパルスＳＰ及びクロックパルスＣＬＫの周波数を小さくし、画像を表現するサブフレーム期間の書き込み期間及び表示期間を長く設定することができる。

例えば、第１の表示モードにおいて、１フレーム期間を４つのサブフレーム期間に分割し、それぞれのサブフレーム期間の表示期間Ｔｓ１：Ｔｓ２：Ｔｓ３：Ｔｓ４の比を２^０：２^−１：２^−２：２^−３として、４ビットのデジタル映像信号を用いて、２^４の階調を表現する表示装置を考える。簡単にするために、各サブフレーム期間の表示期間Ｔｓ１〜Ｔｓ４の長さを、８、４、２、１とする。また、各サブフレーム期間の書き込み期間Ｔａ１〜Ｔａ４の長さを１とする。また、第２の表示モードにおいて、上位１ビットの信号を用いて階調を表現する場合を考える。

このとき、第２の表示モードにおいて、階調表現に関与するビットに対応する第１の表示モードにおけるサブフレーム期間が、１フレーム期間あたりに占める割合は、９／１９となる。

本発明の構成を用いない場合、例えば、図４１で示したような従来の駆動方法を用いる場合は、第２の表示モードにおいて、１フレーム期間の内の１０／１９が、表示に関与しない期間となってしまう。

一方、本発明は上記構成によって、第２の表示モードにおいては、ディスプレイの各駆動回路に入力されるクロック信号等の周波数を変化させ、第１の表示モードにおける書き込み期間の１９／９倍の長さの書き込み期間を設定し、同様に表示期間も、第１の表示モードの第１ビットに対応するサブフレーム期間ＳＦ１の表示期間Ｔｓ１の１９／９倍の長さに設定する。これによって、１フレーム期間を、サブフレーム期間ＳＦ１が占めるようにすることができる。こうして、第２の表示モードにおいて、１フレーム期間中において表示に関与しない期間を減らすことができる。

こうして、第２の表示モードにおいても、１フレーム期間あたりの発光素子の表示期間を多くとることができる。

なお、本実施例では、第１の表示モードで１フレーム期間を４つのサブフレーム期間に分割して、４ビットのデジタル映像信号を用いて、２^４の階調をしたが、ひとつのサブフレーム期間をさらに複数のサブフレーム期間で構成してもよい。例えば、１フレーム期間を６つのサブフレーム期間に分割してもよい。

発光素子用電源制御回路３０５は、発光素子の対向電極の電位（対向電位）を、書き込み期間中は電源電位とほぼ同じ電位に保たれるようにし、表示期間においては電源電位との間に発光素子が発光する程度の電位差を有するように、制御している。ここで、発光素子用電源制御回路３０５にも、階調コントロール信号３４が入力される。これによって、発光状態を選択された画素において、発光素子が発光する期間が長くなった分、発光素子の両電極間にかける電圧が小さくなるように、発光素子の対向電極の電位を変化させる。また、階調コントロール信号３４は、光センサ１２０７によって検出された外光強度に応じた出力信号によって制御されているため、外光強度に応じて、発光素子の両電極間にかける電圧を変化させることができる。

なお、本実施例では、第１及び第２の表示モードの２種類の表示モードがある場合について述べているが、第１及び第２の表示モードの他に、表現する階調数を変えた表示モードを設定した場合についても同様に、発光素子の対向電極の電位を変化させてもよい。

例えば、２^４階調を表現する第１の表示モード及び２階調を表現する第２の表示モードの他に、２^３階調を表現する第３の表示モードを設けた場合を考える。第３の表示モードにおいても、ディスプレイコントローラの動作により、１フレーム期間あたりの発光素子の表示期間を、第１の表示モードの場合よりも多くとることができる。よって、第３の表示モードに対して、発光素子の両電極間にかける電圧を小さくしてもよい。ただし、発光素子の両電極間にかける電圧は、第２の表示モードの場合よりは小さくならない。したがって、第１、第２、第３の表示モードに対して、発光素子用電源制御回路３０５によって、発光素子の対向電極の電位を変化させることができる。なお、第１、第２、第３の表示モードに対する対向電極の電位の例を図１４に示す。各表示モードに対する１フレーム期間あたりの表示期間の長さを比較すると、第２の表示モードが一番長く、以下、第３の表示モード、第１の表示モードの順に短くなる。よって、対向電極の電位は、第２の表示モードの場合に一番高くし、以下、第３の表示モード、第１の表示モードの順に低くすればよい。

このように、第２及び第３の表示モードにおいて、発光素子の両電極間に印加する電圧の大きさを小さくすることができるので、印加される電圧による発光素子のストレスを少なくすることできる。

また、駆動回路用電源制御回路３０６は、各駆動回路に入力される電源電圧を制御する。ここで、駆動回路用電源制御回路３０６にも、階調コントロール信号３４が入力されることで、出力される駆動回路用電源電圧を変更する。第１の表示モードに比べ第２の表示モードでは各駆動回路のクロックパルスの周波数が小さいため、低い電源電圧で各駆動回路を動作させることができる。また、階調コントロール信号３４は、光センサ１２０７によって検出された外光強度に応じた出力信号によって制御されているため、外光強度に応じて、駆動回路用電源電圧を変更することができる。

なお、駆動回路用電源制御回路３０６には、特許第３１１０２５７号に開示されている技術など公知の構成のものを用いてもよい。

また第２の表示モードで表示装置を駆動する際、ディスプレイコントローラの消費電力を小さくできるように、ディスプレイコントローラを駆動する電圧を低く設定できるような手段を有していてもよい。

前述した信号制御回路１２０１、メモリコントローラ１２０３、ＣＰＵ１２０４、メモリ１２０５、１２０６、ディスプレイコントローラ１２０２は、ディスプレイ１２００の画素と同一基板上に形成してもよいし、ＬＳＩチップで形成しディスプレイ１２００の基板上にＣＯＧで貼り付けを行ってもよいし、基板上にＴＡＢをもちいて貼り付けを行ってもよいし、ディスプレイとは別の基板上に形成し、電気配線にて接続を行ってもよい。

本実施例では、光センサ１２０７の出力により２階調表示である第２の表示モードを選択する場合に表示画像の明暗を反転させる手段を備えた表示装置について説明する。本実施例の表示装置のブロック図を図４３に示す。実施例１で示した表示装置の例と比較して、デジタル映像信号を信号制御回路１２０１からディスプレイ１２００に直接入力させるのではなく、スイッチ４３０１を介して入力させる部分が異なる。スイッチ４３０１には、インバータ回路４３０２があり、スイッチ４３０１の切り換えによって、デジタル映像信号がそのままディスプレイに入力されるか、明暗が反転して入力されるかを選択することができる。これにより、通常では、白地の背景画像に黒地の表示画像を反転させて、黒地の背景画像に白地の表示画像を表示させることができる。このようにすると、表示画面の視認性をさらに向上させることができるとともに、背景画像を黒地にしたため、発光部分の面積を削減でき、消費電力を削減できる。また、白地の表示画像の輝度を高くすることにより、表示画面の視認性をさらに向上させることができる。

なお、ディスプレイコントローラやメモリコントローラ、画素部の構成などは、実施例１に記載のものを用いてもよい。

図４３に示した表示装置を搭載した携帯電話の例を図４４に示す。図４４（Ａ）に示す携帯電話は、第１の筐体４４０１、第２の筐体４４０２、表示画面４４０３、スピーカー４４０４、アンテナ４４０５、ヒンジ４４０６、キーボード４４０７、マイクロフォン４４０８、光センサ４４０９により構成されている。本発明の表示装置は、第１の筐体４４０１の中に装着されている。

図４４（Ａ）は、外光が弱い場合の表示を示している。表示画面４４０３においては、白地の背景画像に黒文字が表示されている。外光が弱い場合、目の感度は表示画面の発光輝度に合わせられる。

図４４（Ｂ）は、外光が強い場合の表示を示している。外光が強い場合は、白地の背景画像が外光に負けてしまうので、光センサ４４０９において外光の強度を検出し、映像の明暗を反転させ、背景画像を黒地に、文字を白色に変更する。このように背景画像を黒地にすることにより、白文字の部分をはっきりと認識させることが可能となり、表示画面の視認性をさらに向上させることができる。さらに、背景画像を黒地にしたため、発光部分の面積を削減でき、消費電力を削減できる。また、白文字の輝度を高くすることにより、表示画面の視認性をさらに向上させることができる。

なお、本実施例では携帯電話の例について示したが、それらに限定されず、携帯情報端末、パーソナルコンピュータ、ビデオカメラ、画像再生装置など、様々な表示装置を用いる電子機器に使用することが可能である。

なお、本実施例は、実施例１の内容と自由に組み合わせて実施することが可能である。

本実施例では、本発明の表示装置のソース信号線駆動回路の構成例について説明する。ソース信号線駆動回路の構成例を図１５に示す。

ソース信号線駆動回路は、シフトレジスタ１５０１と、走査方向切り換え回路、ＬＡＴ（Ａ）１５０２及びＬＡＴ（Ｂ）１５０３によって構成されている。なお、図１５では、シフトレジスタ１５０１からの出力の１つに対応する、ＬＡＴ（Ａ）１５０２の一部とＬＡＴ（Ｂ）１５０３の一部のみを図示するが、シフトレジスタ１５０１からの全ての出力に対して、同様の構成のＬＡＴ（Ａ）１５０２及びＬＡＴ（Ｂ）１５０３が対応する。

シフトレジスタ１５０１は、クロックドインバータ、インバータ、ＮＡＮＤ回路によって構成されている。シフトレジスタ１５０１には、ソース信号線駆動回路用スタートパルスＳ＿ＳＰが入力され、ソース信号線駆動回路用クロックパルスＳ＿ＣＬＫとその極性が反転した信号であるソース信号線駆動回路用反転クロックパルスＳ＿ＣＬＫＢによって、クロックドインバータが導通状態、非導通状態と変化することによって、ＮＡＮＤ回路から順に、ＬＡＴ（Ａ）１５０２にサンプリングパルスを出力する。

また、走査方向切り換え回路は、スイッチによって構成され、シフトレジスタ１５０１の走査方向を、図面向かって左右に切り換える働きをする。図１５では、左右切り換え信号Ｌ／ＲがＬｏの信号に対応する場合、シフトレジスタ１５０１は、図面向かって左から右に順にサンプリングパルスを出力する。一方、左右切り換え信号Ｌ／ＲがＨｉの信号に対応する場合、図面向かって右から左に順にサンプリングパルスを出力する。

各ステージのＬＡＴ（Ａ）１５０２は、クロックドインバータと、インバータによって構成されている。

ここで、各ステージのＬＡＴ（Ａ）１５０２とは、１本のソース信号線に入力する映像信号を取り込むＬＡＴ１５０４を示すものとする。

ここでは、実施例１において説明した信号制御回路より出力されたデジタル映像信号はＶＤは、ｐ分割（ｐは自然数）されて入力される。つまり、ｐ本のソース信号線への出力に対応する信号が並列に入力される。サンプリングパルスが、バッファを介して、ｐ個のステージのＬＡＴ（Ａ）１５０２のクロックドインバータに同時に入力されると、ｐ分割された入力信号はｐ個のステージのＬＡＴ（Ａ）１５０２において、それぞれ同時にサンプリングされる。

ここでは、ｘ本のソース信号線に信号電圧を出力するソース信号線駆動回路を例に説明しているので、１水平期間あたり、ｘ／ｐ個のサンプリングパルスが順にシフトレジスタより出力される。各サンプリングパルスに応じて、ｐ個のステージのＬＡＴ（Ａ）１５０２は、同時にｐ本のソース信号線への出力に対応するデジタル映像信号をサンプリングする。

本明細書中では、このようにソース信号線駆動回路に入力するデジタル映像信号を、ｐ相の並列信号に分割し、ｐ個のデジタル映像信号を１つのサンプリングパルスによって同時に取り込む手法を、ｐ分割駆動と呼ぶことにする。図１５では４分割を行っている。

上記分割駆動を行うことによって、ソース信号線駆動回路のシフトレジスタのサンプリングにマージンを持たせることができる。こうして表示装置の信頼性を向上させることができる。

各ステージのＬＡＴ（Ａ）１５０２に１水平期間の信号がすべて入力されると、ラッチパルスＬＳ及びその極性が反転した、反転ラッチパルスＬＳＢが入力されて、各ステージのＬＡＴ（Ａ）１５０２に入力された信号を各ステージのＬＡＴ（Ｂ）１５０３へ一斉に出力する。

なお、ここで各ステージのＬＡＴ（Ｂ）１５０３とは、各ステージのＬＡＴ（Ａ）１５０２からの信号をそれぞれ入力する、ＬＡＴ（Ｂ）のことを示すとする。

ＬＡＴ（Ｂ）１５０３の各ステージは、クロックドインバータ及び、インバータによって構成されている。ＬＡＴ（Ａ）１５０２の各ステージより出力された信号は、ＬＡＴ（Ｂ）１５０３に保持されると同時に、各ソース信号線Ｓ１〜Ｓｘに出力される。

なお、ここでは図示しなかったが、レベルシフタやバッファ等を適宜設けてもよい。

シフトレジスタ１５０１及びＬＡＴ（Ａ）１５０２、ＬＡＴ（Ｂ）１５０３に入力されるスタートパルスＳ＿ＳＰ、クロックパルスＳ＿ＣＬＫ等は、発明の実施の形態で示したディスプレイコントローラから入力されている。

本発明では、ビット数の少ないデジタル映像信号を、ソース信号線駆動回路のＬＡＴ（Ａ）に入力する動作を、信号制御回路によって行い、同時に、ソース信号線駆動回路のシフトレジスタに入力されるクロックパルスＳ＿ＣＬＫや、スタートパルスＳ＿ＳＰ等の周波数を小さくし、ソース信号線駆動回路を動作させる駆動電圧を低くする動作を、ディスプレイコントローラによって行う。

こうして、第２の表示モードにおいて、ソース信号線駆動回路がデジタル映像信号をサンプリングする動作を少なくして、表示装置の消費電力を抑えることができる。

なお、本発明の表示装置は、本実施例のソース信号線駆動回路の構成に限らず、公知の構成のソース信号線駆動回路を自由に用いることができる。

また、ソース信号線駆動回路の構成により、ディスプレイコントローラからソース信号線駆動回路に入力される信号線の数や、駆動電圧の電源線の本数も異なった構成になる。

本実施例は、実施例１〜実施例２と自由に組み合わせて実施することが可能である。

本実施例では、本発明の表示装置のゲート信号線駆動回路の構成例について説明する。

ゲート信号線駆動回路は、シフトレジスタ、走査方向切り換え回路等によって構成されている。なお、ここでは図示しなかったが、レベルシフタやバッファ等を適宜設けてもよい。

シフトレジスタには、スタートパルスＧ＿ＳＰ、クロックパルスＧ＿ＣＬＫ、駆動電圧等が入力されて、ゲート信号線選択信号を出力している。

ゲート信号線駆動回路の構成について、図１６を用いて説明する。シフトレジスタ１６０１は、クロックドインバータ１６０２と１６０３、インバータ１６０４、ＮＡＮＤ回路１６０７によって構成されている。シフトレジスタ１６０１には、スタートパルスＧ＿ＳＰが入力され、クロックパルスＧ＿ＣＬＫとその極性が反転した信号である反転クロックパルスＧ＿ＣＬＫＢによって、クロックドインバータ１６０２及び１６０３が導通状態、非導通状態と変化することによって、ＮＡＮＤ回路１６０７から順に、サンプリングパルスを出力する。

また、走査方向切り換え回路は、スイッチ１６０５及びスイッチ１６０６によって構成され、シフトレジスタの操作方向を、図面向かって左右に切り換える働きをする。図１６では、走査方向切り換え信号Ｕ／ＤがＬｏの信号に対応する場合、シフトレジスタは、図面向かって左から右に順に、サンプリングパルスを出力する。一方、走査方向切り換え信号Ｕ／ＤがＨｉの信号に対応する場合、図面向かって右から左に順にサンプリングパルスを出力する。

シフトレジスタから出力されたサンプリングパルスは、ＮＯＲ回路１６０８に入力され、イネーブル信号ＥＮＢと演算される。この演算は、サンプリングパルスのなまりによって、となり合うゲート信号線が同時に選択される状況を防ぐために行われる。ＮＯＲ回路１６０８から出力された信号は、バッファ１６０９、１６１０を介して、ゲート信号線Ｇ１〜Ｇｙに出力される。

シフタレジスタに入力されるスタートパルスＧ＿ＳＰ、クロックパルスＧ＿ＣＬＫ、駆動電圧等は、実施の形態で示したディスプレイコントローラから入力されている。

本発明では、第２の表示モードにおいて、ゲート信号線駆動回路のシフトレジスタに入力されるクロックパルスＧ＿ＣＬＫや、スタートパルスＧ＿ＳＰ等の周波数を小さくし、ゲート信号線駆動回路を動作させる駆動電圧を低くする動作を、ディスプレイコントローラによって行う。

こうして、第２の表示モードにおいて、ゲート信号線駆動回路のサンプリングの動作を少なくし、表示装置の消費電力を抑えることができる。

なお、本発明の表示装置は、本実施例のゲート信号線駆動回路の構成に限らず、公知の構成のゲート信号線駆動回路を自由に用いることができる。

また、ゲート信号線駆動回路の構成により、ディスプレイコントローラからゲート信号線駆動回路に入力される信号線の数や、駆動電圧の電源線の本数も異なった構成になる。

本実施例は、実施例１〜実施例３と自由に組み合わせて実施することが可能である。

時間階調を用いた表示装置では以上に述べてきた、書き込み期間と表示期間を分離する方式のほかに、書き込みと表示を同時に行うような駆動方法も提案されている。具体的には特開２００１−３４３９３３号公報に開示されている。この方式では従来の選択ＴＦＴ、駆動ＴＦＴのほかに消去ＴＦＴを追加し、階調数を向上させることができる。

具体的には、ゲート信号線駆動回路を複数設けて、第１のゲート信号線駆動回路で書き込みを行い、全ラインが書き込み終わる前に第２のゲート信号線駆動回路で消去を行うものである。４ビット程度では余り効力はないが、階調が６ビット以上になる場合や、擬似輪郭対策でサブフレームを多く増やさねばならない場合には、非常に有効な対策である。本発明はこのような駆動方法をとる表示装置においても適応可能である。

この駆動方法を実現するための画素構成の例を図１８、図１９、図２０に示す。

図１８は、消去ＴＦＴを設けた例である。図１８に示した画素は、第１のゲート信号線１８０１、第２のゲート信号線１８０２、ソース信号線１８０３、電源線１８０４、選択ＴＦＴ１８０５、保持容量１８０６、駆動ＴＦＴ１８０７、発光素子１８０８、消去ＴＦＴ１８０９から構成される。

選択ＴＦＴ１８０５は、ゲート電極が、第１のゲート信号線１８０１に接続され、第１の電極が、ソース信号線１８０３に接続され、第２の電極が、保持容量１８０６の第２の電極、及び消去ＴＦＴ１８０９の第２の電極、及び駆動ＴＦＴ１８０７のゲート電極に接続される。駆動ＴＦＴ１８０７は、第１の電極が、電源線１８０４に接続され、第２の電極が、発光素子１８０８の陽極に接続される。消去ＴＦＴ１８０９は、ゲート電極が、第２のゲート信号線１８０２に接続され、第１の電極が、電源線１８０４に接続される。

次に、図１８に示した画素構成の動作について説明する。まず、信号を書き込む場合は、第１のゲート信号線１８０１の電位を、ソース信号線１８０３の最も高い電位、もしくは、電源線１８０４の電位よりも高くすることにより、第１のゲート信号線１８０１を選択し、選択ＴＦＴ１８０５をオン状態にして、ソース信号線１８０３から信号を保持容量１８０６に入力する。これにより、保持容量１８０６に保持された信号に応じて、駆動ＴＦＴ１８０７の電流が制御され、電源線１８０４から、発光素子１８０８に電流が流れる。その結果、発光素子１８０８が点灯する。

信号を消去したい場合は、第２のゲート信号線１８０２の電位を、ソース信号線１８０３の最も高い電位、もしくは、電源線１８０４の電位よりも高くすることにより、第２のゲート信号線１８０２を選択し、消去ＴＦＴ１８０９をオン状態にして、駆動ＴＦＴ１８０７がオフ状態になるようにする。これにより、電源線１８０４から発光素子１８０８に電流が流れないようになる。その結果、非点灯期間を作ることができ、点灯期間の長さを自由に制御できるようになる。

図１８では、消去ＴＦＴ１８０９を用いていたが、別の方法を用いることも出来る。なぜなら、強制的に非点灯期間をつくればよいので、発光素子１８０８に電流が供給されないようにすればよいからである。よって、電源線１８０４から発光素子１８０８に電流が流れる経路のどこかに、スイッチを配置して、そのスイッチのオンオフを制御して、非点灯期間を作ればよい。あるいは、駆動ＴＦＴ１８０７のゲート・ソース間電圧を制御して、駆動ＴＦＴ１８０７が強制的にオフになるようにすればよい。

図１９は、駆動ＴＦＴ１８０７を強制的にオフにする場合の例である。図１９に示した画素は、第１のゲート信号線１９０１、第２のゲート信号線１９０２、ソース信号線１９０３、電源線１９０４、選択ＴＦＴ１９０５、保持容量１９０６、駆動ＴＦＴ１９０７、発光素子１９０８、消去ダイオード１９０９から構成される。

選択ＴＦＴ１９０５は、ゲート電極が、第１のゲート信号線１９０１に接続され、第１の電極が、ソース信号線１９０３に接続され、第２の電極が、保持容量１９０６の第２の電極、及び消去ダイオード１９０９の第２の電極、及び駆動ＴＦＴ１９０７のゲート電極に接続される。駆動ＴＦＴ１９０７は、第１の電極が、電源線１９０４に接続され、第２の電極が、発光素子１９０８の陽極に接続される。消去ダイオード１９０９は、第１の電極が、第２のゲート信号線１９０２に接続される。

なお、保持容量１９０６は、駆動ＴＦＴ１９０７のゲート電位を保持する機能を有する。よって、駆動ＴＦＴ１９０７のゲート電極と電源線１９０４の間に接続されているが、これに限定されない。駆動ＴＦＴ１９０７のゲート電位を保持できるように配置されていればよい。また、駆動ＴＦＴ１９０７のゲート容量などを用いて駆動ＴＦＴ１９０７のゲート電位を保持できる場合は、保持容量１９０６を省いてもよい。

次に、図１９に示した画素構成の動作について説明する。まず、信号を書き込む場合は、第１のゲート信号線１９０１の電位を、ソース信号線１９０３の最も高い電位、もしくは、電源線１９０４の電位よりも高くすることにより、第１のゲート信号線１９０１を選択し、選択ＴＦＴ１９０５をオン状態にして、ソース信号線１９０３から信号を保持容量１９０６に入力する。これにより、保持容量１９０６に保持された信号に応じて、駆動ＴＦＴ１９０７の電流が制御され、電源線１９０４から、発光素子１９０８に電流が流れる。その結果、発光素子１９０８が点灯する。

信号を消去したい場合は、第２のゲート信号線１９０２の電位を、ソース信号線１９０３の最も高い電位、もしくは、電源線１９０４の電位よりも高くすることにより、第２のゲート信号線１９０２を選択し、消去ダイオード１９０９がオンして、第２のゲート信号線１９０２から駆動ＴＦＴ１９０７のゲート電極へ電流が流れるようにする。その結果、駆動ＴＦＴ１９０７がオフ状態になる。これにより、電源線１９０４から、発光素子１９０８に電流が流れないようになる。その結果、非点灯期間を作ることができ、点灯期間の長さを自由に制御できるようになる。

信号を保持しておきたい場合は、第２のゲート信号線１９０２の電位を、ソース信号線１９０３の最も高い電位、もしくは、電源線１９０４の電位よりも低くすることにより、第２のゲート信号線１９０２を非選択しておく。すると、消去ダイオード１９０９がオフするので、駆動ＴＦＴ１９０７のゲート電位は保持される。

なお、消去ダイオード１９０９は、整流性がある素子であれば、なんでもよい。ＰＮ型ダイオードでもよいし、ＰＩＮ型ダイオードでもよいし、ショットキー型ダイオードでもよいし、ツェナー型ダイオードでもよい。

また、トランジスタを用いて、ダイオード接続（ゲートとドレインを接続）して、用いてもよい。その場合の回路図を図２０に示す。消去ダイオード１９０９として、ダイオード接続されたトランジスタ２００９を用いている。ここでは、Ｎチャネル型を用いているが、これに限定されない。Ｐチャネル型を用いてもよい。

図１７（Ａ）に第１の表示モードで表示を行う場合のタイミングチャートを示す。図１７（Ａ）では４ビット目で第２のゲート信号線駆動回路で消去を行って点灯期間を短縮している。

図１７（Ｂ）に第２の表示モードで表示を行う場合のタイミングチャートを示す。図１７（Ｂ）に示す第２表示モードにおいては第２のゲート信号線駆動回路で消去を行う必要がないので、第２のゲート信号線駆動回路にスタートパルスＧ＿ＳＰ、クロックパルスＧ＿ＣＬＫを入力する必要はない。

本実施例は実施例１〜実施例４と自由に組み合わせることができる。

また、実施例５と同様に書き込みと表示を同時に行う別の方式も提案されている。この場合の第１の表示モードにおけるタイミングチャートを図２１（Ａ）に、第２の表示モードにおけるタイミングチャートを図２１（Ｂ）に示す。この場合の画素構成は図３８に示すような従来と同じものである。図２１に示した駆動方法は、第１の表示モードでは、１ゲート選択期間において、複数の行を同時に選択し、第２の表示モードでは、１ゲート選択期間において、１行のみを選択するというものである。

第１の表示モードでの駆動方法について、具体的に説明すると、図２２に示すように、１ゲート選択期間を複数のサブゲート選択期間に分割する（図２２の場合は、３つに分割している）。そして、各サブゲート選択期間内で、各々のゲート信号線の電位を高くすることにより、各々のゲート信号線を選択し、その時に対応する信号をソース信号線に入力する。例えば、ある１ゲート選択期間において、第１のサブゲート選択期間ではｉ行目を選択し、第２のサブゲート選択期間ではｊ行目を選択し、第３のサブゲート選択期間ではｋ行目を選択する。そして、次の１ゲート選択期間では、第１のサブゲート選択期間ではｉ＋１行目を選択し、第２のサブゲート選択期間ではｊ＋１行目を選択し、第３のサブゲート選択期間ではｋ＋１行目を選択する。このようにすると、１ゲート選択期間において、あたかも同時に３行分を選択したかのように動作させることが可能となる。

本実施例の駆動方法を実施するときのゲート信号線駆動回路の構成例を図２３に示す。例えば、図２２に示したように、１ゲート選択期間を３つのサブゲート選択期間に分割する場合、第１のシフトレジスタ２３０１、第２のシフトレジスタ２３０２及び第３のシフトレジスタ２３０３を用意する。なお、シフトレジスタについては、例えば、実施例５で示したゲート信号線駆動回路（図１６）に記載のシフトレジスタ１６０１を用いてもよい。シフトレジスタ２３０１、２３０２、２３０３は、それぞれスタートパルスＧ＿ＳＰ１、Ｇ＿ＳＰ２、Ｇ＿ＳＰ３により駆動し、それぞれサンプリングパルスを出力する。次に、それぞれのサンプリングパルスと１ゲート選択期間分割用信号Ｇ＿ＣＰ１、Ｇ＿ＣＰ２、Ｇ＿ＣＰ３をＡＮＤ回路２３０４、２３０５、２３０６に入力し、論理積を計算する。最後に、ＡＮＤ回路２３０４、２３０５、２３０６の出力をＯＲ回路２３０７に入力し、論理和を計算する。そして、ＯＲ回路２３０７の出力信号がＨｉとなる期間のみ、ゲート信号線が選択される。

なお、スタートパルスＧ＿ＳＰ１、Ｇ＿ＳＰ２、Ｇ＿ＳＰ３、及び１ゲート選択期間分割用信号Ｇ＿ＣＰ１、Ｇ＿ＣＰ２、Ｇ＿ＣＰ３は、ディスプレイコントローラから送られる。本実施例におけるディスプレイコントローラの構成例を図２４に示す。図２４に示した例では、それぞれのシフトレジスタに対するスタートパルス及び１ゲート選択期間分割用信号を生成する垂直クロック発生回路２４０４＿１、２４０４＿２、２４０４＿３を設けている。これにより、それぞれのシフトレジスタを独立に駆動できるようになる。

次に、本実施例のゲート信号線駆動回路のタイミングチャートを図２５、図２６、図２７に示す。図２５は、シフトレジスタ２３０１を用いて、ｉ行目のゲート線を選択する場合を示している。

なお、１ゲート選択期間分割用信号は、１ゲート選択期間を１周期とする信号とし、１ゲート選択期間分割用信号Ｇ＿ＣＰ１は、１ゲート選択期間の最初の１／３期間のみＨｉの信号で、残りの２／３期間はＬｏの信号とする。同様に、１ゲート選択期間分割用信号Ｇ＿ＣＰ２は、１ゲート選択期間の真ん中の１／３期間のみＨｉの信号で、残りの２／３期間はＬｏの信号とし、１ゲート選択期間分割用信号Ｇ＿ＣＰ３は、１ゲート選択期間の最後の１／３期間のみＨｉの信号で、残りの２／３期間はＬｏの信号とする。

例えば、シフトレジスタ２３０１のｉ行目のサンプリングパルスのみがＨｉの信号となる場合を考える。ここで、各シフトレジスタのｉ行目のサンプリングパルスと１ゲート選択期間分割用信号に対するＡＮＤ回路の出力信号をＡＮＤ１＿ｉ、ＡＮＤ２＿ｉ、ＡＮＤ３＿ｉに示す。シフトレジスタ２３０１のｉ行目のサンプリングパルスのみがＨｉの信号となっているため、１ゲート選択期間分割用信号Ｇ＿ＣＰ１との論理積を計算すると、１ゲート選択期間の最初の１／３期間のみＨｉとなる信号が得られる。また、シフトレジスタ２３０２、２３０３のｉ行目のサンプリングパルスはＬｏの信号となっているため、１ゲート選択期間分割用信号との論理積を計算すると、１ゲート選択期間中Ｌｏとなる信号が得られる。最後にＡＮＤ１＿ｉ、ＡＮＤ２＿ｉ、ＡＮＤ３＿ｉの論理和を計算すると、１ゲート選択期間の最初の１／３期間のみＨｉとなる信号が得られる。したがって、ｉ行目のゲート信号線が１ゲート選択期間の最初の１／３期間のみ選択される。

図２６は、シフトレジスタ２３０２を用いて、ｊ行目のゲート線を選択する場合を示している。例えば、シフトレジスタ２３０２のｊ行目のサンプリングパルスのみがＨｉの信号となる場合を考える。ここで、各シフトレジスタのｊ行目のサンプリングパルスと１ゲート選択期間分割用信号に対するＡＮＤ回路の出力信号をＡＮＤ１＿ｊ、ＡＮＤ２＿ｊ、ＡＮＤ３＿ｊに示す。シフトレジスタ２３０２のｊ行目のサンプリングパルスのみがＨｉの信号となっているため、１ゲート選択期間分割用信号Ｇ＿ＣＰ２との論理積を計算すると、１ゲート選択期間の真ん中の１／３期間のみＨｉとなる信号が得られる。また、シフトレジスタ２３０１、２３０３のｊ行目のサンプリングパルスはＬｏの信号となっているため、１ゲート選択期間分割用信号との論理積を計算すると、１ゲート選択期間中Ｌｏとなる信号が得られる。最後にＡＮＤ１＿ｊ、ＡＮＤ２＿ｊ、ＡＮＤ３＿ｊの論理和を計算すると、１ゲート選択期間の真ん中の１／３期間のみＨｉとなる信号が得られる。したがって、ｊ行目のゲート信号線が１ゲート選択期間の真ん中の１／３期間のみ選択される。

図２７は、シフトレジスタ２３０３を用いて、ｋ行目のゲート線を選択する場合を示している。例えば、シフトレジスタ２３０３のｋ行目のサンプリングパルスのみがＨｉの信号となる場合を考える。ここで、各シフトレジスタのｋ行目のサンプリングパルスと１ゲート選択期間分割用信号に対するＡＮＤ回路の出力信号をＡＮＤ１＿ｋ、ＡＮＤ２＿ｋ、ＡＮＤ３＿ｋに示す。シフトレジスタ２３０３のｋ行目のサンプリングパルスのみがＨｉの信号となっているため、１ゲート選択期間分割用信号Ｇ＿ＣＰ３との論理積を計算すると、１ゲート選択期間の最後の１／３期間のみＨｉとなる信号が得られる。また、シフトレジスタ２３０１、２３０２のｋ行目のサンプリングパルスはＬｏの信号となっているため、１ゲート選択期間分割用信号との論理積を計算すると、１ゲート選択期間中Ｌｏとなる信号が得られる。最後にＡＮＤ１＿ｋ、ＡＮＤ２＿ｋ、ＡＮＤ３＿ｋの論理和を計算すると、１ゲート選択期間の最後の１／３期間のみＨｉとなる信号が得られる。したがって、ｋ行目のゲート信号線が１ゲート選択期間の最後の１／３期間のみ選択される。

また、ゲート信号線選択回路の別の構成例を図３０に示す。例えば、１ゲート選択期間を３つのサブゲート選択期間に分割する場合、第１のシフトレジスタ３００１、第２のシフトレジスタ３００２及び第３のシフトレジスタ３００３を用意し、シフトレジスタ３００１と、シフトレジスタ３００２及び３００３とを、画素部３０００の両側に配置する。シフトレジスタ３００１については、シフトレジスタ３００１の出力であるサンプリングパルスと１ゲート選択期間分割用信号Ｇ＿ＣＰ１をＡＮＤ回路３００４に入力する。そして、ＡＮＤ回路３００４の出力信号がＨｉとなる期間のみ、ゲート信号線が選択される。一方、シフトレジスタ３００２、３００３については、それぞれのシフトレジスタが出力するサンプリングパルスと１ゲート選択期間分割用信号Ｇ＿ＣＰ２、Ｇ＿ＣＰ３をそれぞれＡＮＤ回路３００５、ＡＮＤ回路３００６に入力し、これらの出力をＯＲ回路３００７に入力する。そして、ＯＲ回路３００７の出力信号がＨｉとなる期間のみ、ゲート信号線が選択される。なお、ＡＮＤ回路３００４及びＯＲ回路３００７の出力線とゲート信号線の間には、スイッチ３００８、３００９が接続されている。これらのスイッチは、ディスプレイコントローラから送られるスイッチ制御信号Ｇ＿ＳＷによって制御され、ＡＮＤ回路３００４及びＯＲ回路３００７の出力信号がＨｉとなるゲート信号線に接続されるスイッチをオンにすることにより、ゲート信号線が選択される。

なお、各行のゲート信号線の両側に接続されている一対のスイッチ３００８、３００９は、排他的に動作するように制御する。例えば、シフトレジスタ３００１を用いて、ｉ行目のゲート信号線を選択する場合、ｉ行目のゲート信号線に接続されているスイッチのうち、スイッチ３００８をオンにし、スイッチ３００９をオフにする。これにより、シフトレジスタ３００１の出力のみがｉ行目のゲート信号線に入力される。また、シフトレジスタ３００２を用いて、ｊ行目のゲート信号線を選択する場合、ｊ行目のゲート信号線に接続されているスイッチのうち、スイッチ３００９をオンにし、スイッチ３００８をオフにする。これにより、シフトレジスタ３００２の出力のみがｊ行目のゲート信号線に入力される。

このように、本実施例のゲート信号線駆動回路を用いることによって、１ゲート選択期間中に３行分のゲート信号線を選択することが可能となる。

なお、各表示モードを切り換える際に、スタートパルスや１ゲート選択期間分割用信号のタイミングを変化させてもよい。例えば、２^４階調を表現する第１の表示モード及び２階調を表現する第２の表示モード、２^３階調を表現する第３の表示モードを設けた場合、各表示モードにおけるスタートパルス及び１ゲート選択期間分割用信号のタイミングチャートの一例を図２８、図２９に示す。なお、図２８、図２９に示した例は、第１及び第３の表示モードでは、１ゲート選択期間において、複数の行を同時に選択し、第２の表示モードでは、１ゲート選択期間において１行のみ選択する場合について示している。

第１及び第３の表示モードのときは、図２８に示すような信号にする。図２８は、図２５〜図２７で用いたものと同じである。このようにすることにより、１ゲート選択期間内に複数のゲート信号線を選択でき、ゲート信号線駆動回路のシフトレジスタに入力されるクロックパルスＧ＿ＣＬＫやスタートパルスＧ＿ＳＰ等の周波数を小さくし、ゲート信号線駆動回路を動作させる駆動電圧を低くすることができる。

また、第２の表示モードのときは、図２９（Ａ）、（Ｂ）に示すような信号にする。図２９（Ａ）は、３段のシフトレジスタに共通のスタートパルスＧ＿ＳＰを入力する方法である。１ゲート選択期間分割用信号については、図２８に示したものと同じである。このようにすると、３段のシフトレジスタを用いて同じゲート信号線を１ゲート選択期間の１／３期間ずつ選択する。つまり、１ゲート選択期間に１行分のゲート信号線を選択できる。図２９（Ｂ）は、３段のシフトレジスタのいずれか１段のみを用いて、ゲート信号線を選択する方法である。例えば、スタートパルスについては、Ｇ＿ＳＰ１を１ゲート選択期間中のみＨｉの信号となるようにし、Ｇ＿ＳＰ２、Ｇ＿ＳＰ３は常にＬｏの信号とする。また、１ゲート選択期間分割用信号については、Ｇ＿ＣＰ１を常にＨｉの信号とし、Ｇ＿ＣＰ２、Ｇ＿ＣＰ３は常にＬｏの信号とする。このようにすると、第１のシフトレジスタ２３０１を用いて１ゲート選択期間に１行分のゲート信号線を選択できる。

なお、一般に１ゲート選択期間をａ個（ａは２以上の自然数）のサブゲート選択期間に分割する場合は、シフトレジスタをａ段用意し、本実施例と同様の方法でゲート信号線駆動回路を構成すればよい。

次に、本実施例の駆動方法を実施するときのソース信号線駆動回路の構成例を図３１に示す。図３１は、ｉ列目のソース信号先駆動回路について示している。例えば、図２２に示したように、１ゲート選択期間を３つのサブゲート選択期間に分割する場合、第１の及び第２のラッチ回路を３組用意する。そして、第１及び第２のラッチ回路の各組では、それぞれ異なる行のビデオ信号を保持する。例えば、第１及び第２のラッチ回路Ａ３１０２、３１０３ではｉ行目のビデオ信号を保持し、第１及び第２のラッチ回路Ｂ３１０４、３１０５ではｊ行目のビデオ信号を保持し、第１及び第２のラッチ回路Ｃ３１０６、３１０７ではｋ行目のビデオ信号を保持する。そして、どの行のビデオ信号をｉ列目のソース信号線に入力するかを切り換えスイッチ３１１５により選択し、レベルシフタ３１０８を介して入力する。なお、切り換えスイッチの動作は、３個のサブゲート選択期間ごとに異なるスイッチがオンするように制御すればよい。例えば、図１０、図２３で示したゲート信号線駆動回路で用いた１ゲート選択期間分割用信号Ｇ＿ＣＰを用い、１ゲート選択期間の最初の１／３期間は、第１及び第２のラッチ回路Ａ３１０２、３１０３に保持したｉ行目のビデオ信号だけをソース信号線に入力すればよい。同様に、１ゲート選択期間の真ん中の１／３期間は、第１及び第２のラッチ回路Ｂ３１０４、３１０５に保持したｊ行目のビデオ信号だけをソース信号線に入力し、１ゲート選択期間の最後の１／３期間は、第１及び第２のラッチ回路Ｃ３１０６、３１０７に保持したｋ行目のビデオ信号だけをソース信号線に入力すればよい。

このようなソース信号線駆動回路を用いることによって、１ゲート選択期間内に３行分のビデオ信号をソース信号線に入力することができる。このソース信号線駆動回路と、図１０、図２３で示したゲート信号線駆動回路を併用することにより、１ゲート選択期間内に複数のゲート信号線を選択するという駆動方法を実施することができる。

このような駆動方法を用いると、１フレーム期間あたりの発光素子の表示期間を多くとることができるため、輝度を向上させることが可能となる。また、各駆動回路（ソース信号線駆動回路及びゲート信号線駆動回路）のシフトレジスタに入力されるクロックパルスやスタートパルス等の周波数を小さくし、各駆動回路を動作させる駆動電圧を低くすることができる。さらに、回路構成が簡単にできるため、廉価版の表示装置に適応が可能である。

なお、このような駆動方法の詳細については、例えば、特開２００１−３２４９５８号公報、特開２００２−１０８２６４号公報、特開２００４−４５０１号公報等に記載されており、その内容を本願と組み合わせて適用することが出来る。

なお、本実施例では第２の表示モードにおいてフレーム期間を分割しているが、分割しない構成でもよい。

なお、本実施例では、第２の表示モードにおいて、１ゲート選択期間に１行のみ選択したが、第２の表示モードにおいて、１ゲート選択期間に複数の行を同時に選択してもよい。

なお、本実施例は実施例１〜実施例４と自由に組み合わせることができる。

また、以上では時間階調を定電圧駆動、すなわち、画素中の駆動ＴＦＴを線型領域で動作させることにより、外部の電源電圧がそのまま発光素子にかかるように駆動している。しかし、この方式は、発光素子が劣化し、印加電圧対輝度の特性が変化すると、焼きつきになって、表示が悪化するという欠点がある。そのため、定電流駆動、すなわち、画素中の駆動ＴＦＴを飽和領域で動作させることにより、駆動ＴＦＴを電流源として使う駆動法がある。この場合においても、駆動ＴＦＴの動作期間を制御することにより、時間階調は可能である。それについての記述は特開２００２−１０８２８５号公報に記載されているが、本発明はこのような定電流時間階調についても、適応が可能である。図３２に示すのは駆動ＴＦＴの動作点である。定電流駆動をおこなう場合には動作点３２０５があるような飽和領域で、定電圧駆動を行う場合には動作点３２０６があるような線型領域で動作をおこなう。

なお、本実施例は、実施例１〜実施例６と自由に組み合わせて実施することが可能である。

これまでは、階調の表現方法として、時間階調方式を用いた例について説明したが、本発明は、他の階調表現方式でも適用できる。例えば、面積階調方式を用いた駆動方法でも適用できる。面積階調方式を適用する場合の画素構成の一例を、図３３、図３４に示す。面積階調を行う画素の特徴としては、ひとつの画素に、独立に制御できる複数の発光素子があることである。図３３、図３４における発光素子３３１１、３４１１は、共に、３個の発光素子をもち、そのうち２個を独立に制御できる。独立に制御できる２個の発光素子は、相対的にみて、一方が１の輝度、もう一方が２の輝度を発光することができる。このようにすれば、発光素子を発光もしくは非発光の２値で駆動する場合にも、ひとつの画素内で、０、１、２、３の輝度を表現できることになる。

図３３は、ソース信号線を複数設け、どのソース信号線にどのような信号を入力するかを制御して、発光させる発光素子の数を変えることにより、階調を表現する場合の構成例である。図３３では、ゲート信号線３３０１の電位を高くすることにより、ゲート信号線３３０１を選択し、第１及び第２の選択ＴＦＴ３３０５、３３０６をオン状態にして、第１及び第２のソース信号線３３０２、３３０３から信号を第１及び第２の保持容量３３０７、３３０８にそれぞれ入力する。すると、その信号に応じて、第１及び第２の駆動ＴＦＴ３３０９、３３１０の電流が制御され、電源線３３０４から発光素子３３１１に電流が流れる。

このとき、第１及び第２のソース信号線に入力する信号によって、発光する発光素子３３１１の数が変化する。例えば、第１のソース信号線３３０２にＨｉの信号を入力し、第２のソース信号線３３０３にＬｏの信号を入力すると、第１の駆動ＴＦＴ３３０９のみがオン状態となるため、２個の発光素子が発光する。一方、第１のソース信号線３３０２にＬｏの信号を入力し、第２のソース信号線３３０３にＨｉの信号を入力すると、第２の駆動ＴＦＴ３３１０のみがオン状態となるため、１個の発光素子が発光する。また、第１及び第２のソース信号線３３０２、３３０３にＨｉの信号を入力すると、第１及び第２の駆動ＴＦＴ３３０９、３３１０が共にオン状態となるため、３個の発光素子が発光する。

また、図３４は、ゲート信号線を複数設け、どのゲート信号線を選択するかを制御して、発光させる発光素子の数を変えることにより、階調を表現する場合の構成例である。図３４では、第１及び第２ゲート信号線３４０１、３４０２の電位を高くすることにより、第１及び第２のゲート信号線３４０１、３４０２を選択し、第１及び第２の選択ＴＦＴ３４０５、３４０６をオン状態にして、ソース信号線３４０３から信号を第１及び第２の保持容量３４０７、３４０８にそれぞれ入力する。すると、その信号に応じて、第１及び第２の駆動ＴＦＴ３４０９、３４１０の電流が制御され、電源線３４０４から発光素子３４１１に電流が流れる。

このとき、第１及び第２のゲート信号線のうち、どのゲート信号線を選択するかによって、発光する発光素子３４１１の数が変化する。例えば、第１のゲート信号線３４０１のみを選択した場合は、第１の選択ＴＦＴ３４０５のみがオン状態となり、第１の駆動ＴＦＴ３４０９のみの電流が制御されるため、２個の発光素子が発光する。一方、第２のゲート信号線３４０２のみを選択した場合は、第２の選択ＴＦＴ３４０６のみがオン状態となり、第２の駆動ＴＦＴ３４１０のみの電流が制御されるため、１個の発光素子が発光する。また、第１及び第２のゲート信号線３４０１、３４０２の両方を選択すると、第１及び第２の選択ＴＦＴ３４０５、３４０６がオン状態となり、第１及び第２の駆動ＴＦＴ３４０９、３４１０の電流が制御されるため、３個の発光素子が発光する。

このような画素回路を用いることにより、本発明を面積階調方式に適用することが可能となる。

なお、本実施例は、実施例１〜実施例７と自由に組み合わせて実施することが可能である。

本実施例では、本発明の表示装置を構成するＴＦＴの構造について説明する。本実施例では、ＴＦＴの半導体層にアモルファスシリコン（ａ−Ｓｉ：Ｈ）膜を用いた場合について説明する。図４５にはトップゲートのＴＦＴ、図４６及び図４７にはボトムゲートのＴＦＴの場合について示す。

アモルファスシリコンを半導体層に用いたトップゲート構造のＴＦＴの断面を図４５（Ａ）に示す。図４５（Ａ）に示すように、基板４５０１上に下地膜４５０２が形成されている。さらに下地膜４５０２上に画素電極４５０３が形成されている。また、画素電極４５０３と同層に同じ材料からなる第１の電極４５０４が形成されている。

基板はガラス基板、石英基板、セラミック基板などを用いることができる。また、下地膜４５０２としては、窒化アルミニウム（ＡｌＮ）や酸化珪素（ＳｉＯ_２）、酸化窒化珪素（ＳｉＯ_ｘＮ_ｙ）などの単層やこれらの積層を用いることができる。

また、下地膜４５０２上に配線４５０５及び配線４５０６が形成され、画素電極４５０３の端部が配線４５０５で覆われている。配線４５０５及び配線４５０６の上部にＮ型の導電型を有するＮ型半導体層４５０７及びＮ型半導体層４５０８が形成されている。また、配線４５０５と配線４５０６の間であって、下地膜４５０２上に半導体層４５０９が形成されている。そして、半導体層４５０９の一部はＮ型半導体層４５０７及びＮ型半導体層４５０８上にまで延長されている。なお、この半導体層はアモルファスシリコン（ａ−Ｓｉ：Ｈ）、微結晶半導体（μ−Ｓｉ：Ｈ）等の非結晶性を有する半導体膜で形成されている。また、半導体層４５０９上にゲート絶縁膜４５１０が形成されている。また、ゲート絶縁膜４５１０と同層の同じ材料からなる絶縁膜４５１１が第１の電極４５０４上にも形成されている。なお、ゲート絶縁膜４５１０としては酸化珪素膜や窒化珪素膜などが用いられる。

また、ゲート絶縁膜４５１０上に、ゲート電極４５１２が形成されている。また、ゲート電極と同層に同じ材料でなる第２の電極４５１３が第１の電極４５０４上に絶縁膜４５１１を介して形成されている。第１の電極４５０４及び第２の電極４５１３で絶縁膜４５１１を挟まれた容量素子４５１９が形成されている。また、画素電極４５０３の端部、駆動ＴＦＴ４５１８及び容量素子４５１９を覆い、層間絶縁膜４５１４が形成されている。

層間絶縁膜４５１４及びその開口部に位置する画素電極４５０３上に有機化合物を含む層４５１５及び対向電極４５１６が形成され、画素電極４５０３と対向電極４５１６とで有機化合物を含む層４５１５が挟まれた領域では発光素子４５１７が形成されている。

また、図４５（Ａ）に示す第１の電極４５０４を図４５（Ｂ）に示すように第１の電極４５２０で形成してもよい。第１の電極４５２０は配線４５０５及び４５０６と同層の同一材料で形成されている。

また、アモルファスシリコンを半導体層に用いたボトムゲート構造のＴＦＴを用いた表示装置のパネルの部分断面を図４６に示す。

基板４６０１上に下地膜４６０２が形成されている。さらに下地膜４６０２上にゲート電極４６０３が形成されている。また、ゲート電極と同層に同じ材料からなる第１の電極４６０４が形成されている。ゲート電極４６０３の材料にはリンが添加された多結晶シリコンを用いることができる。多結晶シリコンの他に、金属とシリコンの化合物であるシリサイドでもよい。

また、ゲート電極４６０３及び第１の電極４６０４を覆うようにゲート絶縁膜４６０５が形成されている。ゲート絶縁膜４６０５としては酸化珪素膜や窒化珪素膜などが用いられる。

また、ゲート絶縁膜４６０５上に、半導体層４６０６が形成されている。また、半導体層４６０６と同層に同じ材料からなる半導体層４６０７が形成されている。

基板はガラス基板、石英基板、セラミック基板などを用いることができる。また、下地膜４６０２としては、窒化アルミニウム（ＡｌＮ）や酸化珪素（ＳｉＯ_２）、酸化窒化珪素（ＳｉＯ_ｘＮ_ｙ）などの単層やこれらの積層を用いることができる。

半導体層４６０６上にはＮ型の導電性を有するＮ型半導体層４６０８、４６０９が形成され、半導体層４６０７上にはＮ型半導体層４６１０が形成されている。

Ｎ型半導体層４６０８、４６０９上にはそれぞれ配線４６１１、４６１２が形成され、Ｎ型半導体層４６１０上には配線４６１１及び４６１２と同層の同一材料からなる導電層４６１３が形成されている。

半導体層４６０７、Ｎ型半導体層４６１０及び導電層４６１３からなる第２の電極が構成される。なお、この第２の電極と第１の電極４６０４でゲート絶縁膜４６０５を挟み込んだ構造の容量素子４６２０が形成されている。

また、配線４６１１の一方の端部は延在し、その延在した配線４６１１上部に接して画素電極４６１４が形成されている。

また、画素電極４６１４の端部、駆動ＴＦＴ４６１９及び容量素子４６２０を覆うように層間絶縁膜４６１５が形成されている。

画素電極４６１４及び層間絶縁膜４６１５上には有機化合物を含む層４６１６及び対向電極４６１７が形成され、画素電極４６１４と対向電極４６１７とで有機化合物を含む層４６１６が挟まれた領域では発光素子４６１８が形成されている。

容量素子の第２の電極の一部となる半導体層４６０７及びＮ型半導体層４６１０は設けなくてもよい。つまり第２の電極は導電層４６１３とし、第１の電極４６０４と導電層４６１３でゲート絶縁膜が挟まれた構造の容量素子としてもよい。

なお、図４６（Ａ）において、配線４６１１を形成する前に画素電極４６１４を形成することで、図４６（Ｂ）に示すような、画素電極４６１４からなる第２の電極４６２１と第１の電極４６０４でゲート絶縁膜４６０５が挟まれた構造の容量素子４６２２を形成することができる。

なお、図４６では、逆スタガ型のチャネルエッチ構造のＴＦＴについて示したが、もちろんチャネル保護構造のＴＦＴでもよい。チャネル保護構造のＴＦＴの場合について、図４７（Ａ）、（Ｂ）を用いて説明する。

図４７（Ａ）に示すチャネル保護型構造のＴＦＴは図４６（Ａ）に示したチャネルエッチ構造の駆動ＴＦＴ４６１９の半導体層４６０６のチャネルが形成される領域上にエッチングのマスクとなる絶縁物４７０１が設けられている点が異なり、他の共通しているところは共通の符号を用いている。

また、同様に、図４７（Ｂ）に示すチャネル保護型構造のＴＦＴは図４６（Ｂ）に示したチャネルエッチ構造の駆動ＴＦＴ４６１９の半導体層４６０６のチャネルが形成される領域上にエッチングのマスクとなる絶縁物４７０１が設けられている点が異なり、他の共通しているところは共通の符号を用いている。

本発明の画素を構成するＴＦＴの半導体層（チャネル形成領域やソース領域やドレイン領域など）に非晶質半導体膜を用いることで、製造コストを削減することができる。

なお、本発明の画素構成の適用することができるＴＦＴの構造や、容量素子の構造は上述した構成に限られず、さまざまな構成のＴＦＴの構造や、容量素子の構造のものを用いることができる。

例えば、本実施例では、ＴＦＴの半導体層にアモルファスシリコン（ａ−Ｓｉ：Ｈ）膜を用いた場合について説明したが、これに限定されない。半導体層にポリシリコン（ｐ−Ｓｉ）膜を用いてもよい。

なお、本発明において、トランジスタは、様々な形態のトランジスタを適用させることが出来る。よって、適用可能なトランジスタの種類に限定はない。したがって、非晶質シリコンや多結晶シリコンに代表される非単結晶半導体膜を用いた薄膜トランジスタ（ＴＦＴ）、半導体基板やＳＯＩ基板を用いて形成されるＭＯＳ型トランジスタ、接合型トランジスタ、バイポーラトランジスタ、ＺｎＯ、ａ−ＩｎＧａＺｎＯなどの化合物半導体を用いたトランジスタ、有機半導体やカーボンナノチューブを用いたトランジスタ、その他のトランジスタを適用することができる。なお、非単結晶半導体膜には水素またはハロゲンが含まれていてもよい。また、トランジスタが配置されている基板の種類は、様々なものを用いることができ、特定のものに限定されることはない。従って例えば、単結晶基板、ＳＯＩ基板、ガラス基板、石英基板、プラスチック基板、紙基板、セロファン基板、石材基板などに配置することが出来る。また、ある基板でトランジスタを形成し、その後、別の基板にトランジスタを移動させて、別の基板上に配置するようにしてもよい。

なお、トランジスタの構成は、様々な形態をとることができる。特定の構成に限定されない。例えば、ゲート本数が２本以上になっているマルチゲート構造を用いてもよい。マルチゲート構造にすることにより、オフ電流を低減したり、トランジスタの耐圧を向上させて信頼性を良くしたり、飽和領域で動作する時に、ドレイン・ソース間電圧が変化しても、ドレイン・ソース間電流があまり変化せず、フラットな特性にすることができる。また、チャネルの上下にゲート電極が配置されている構造でもよい。チャネルの上下にゲート電極が配置されている構造にすることにより、チャネル領域が増えるため、電流値を大きくしたり、空乏層ができやすくなってＳ値をよくしたりすることができる。また、チャネルの上にゲート電極が配置されている構造でもよいし、チャネルの下にゲート電極が配置されている構造でもよいし、正スタガ構造であってもよいし、逆スタガ構造でもよいし、チャネル領域が複数の領域に分かれていてもよいし、並列に接続されていてもよいし、直列に接続されていてもよい。また、チャネル（もしくはその一部）にソース電極やドレイン電極が重なっていてもよい。チャネル（もしくはその一部）にソース電極やドレイン電極が重なっている構造にすることにより、チャネルの一部に電荷がたまって、動作が不安定になることを防ぐことができる。また、ＬＤＤ領域があってもよい。ＬＤＤ領域を設けることにより、オフ電流を低減したり、トランジスタの耐圧を向上させて信頼性を良くしたり、飽和領域で動作する時に、ドレイン・ソース間電圧が変化しても、ドレイン・ソース間電流があまり変化せず、フラットな特性にすることができる。

なお、配線や電極は、アルミニウム（Ａｌ）、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、ネオジウム（Ｎｄ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、マグネシウム（Ｍｇ）、スカンジウム（Ｓｃ）、コバルト（Ｃｏ）、亜鉛（Ｚｎ）、ニオブ（Ｎｂ）、シリコン（Ｓｉ）、リン（Ｐ）、ボロン（Ｂ）、ヒ素（Ａｓ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）、錫（Ｓｎ）、酸素（Ｏ）で構成された群から選ばれた一つ又は複数の元素、もしくは、前記群から選ばれた一つ又は複数の元素を成分とする化合物や合金材料（例えば、インジウム錫酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）、酸化珪素を添加したインジウム錫酸化物（ＩＴＳＯ）、酸化亜鉛（ＺｎＯ）、アルミニウムネオジウム（Ａｌ−Ｎｄ）、マグネシウム銀（Ｍｇ−Ａｇ）など）、もしくは、これらの化合物を組み合わせた物質などを有して形成される。もしくは、それらとシリコンの化合物（シリサイド）（例えば、アルミニウムシリコン、モリブデンシリコン、ニッケルシリサイドなど）や、それらと窒素の化合物（例えば、窒化チタン、窒化タンタル、窒化モリブデン等）を有して形成される。なお、シリコン（Ｓｉ）には、ｎ型不純物（リンなど）やｐ型不純物（ボロンなど）を多く含んでいてもよい。これらの不純物を含むことにより、導電率が向上したり、通常の導体と同様な振る舞いをするので、配線や電極として利用しやすくなったりする。なお、シリコンは、単結晶でもよいし、多結晶（ポリシリコン）でもよいし、非晶質（アモルファスシリコン）でもよい。単結晶シリコンや多結晶シリコンを用いることにより、抵抗を小さくすることが出来る。非晶質シリコンを用いることにより、簡単な製造工程で作ることが出来る。なお、アルミニウムや銀は、導電率が高いため、信号遅延を低減することができ、エッチングしやすいので、パターニングしやすく、微細加工を行うことが出来る。なお、銅は、導電率が高いため、信号遅延を低減することが出来る。なお、モリブデンは、ＩＴＯやＩＺＯなどの酸化物半導体や、シリコンと接触しても、材料が不良を起こすなどの問題が生じることなく製造できたり、パターニングやエッチングがしやすかったり、耐熱性が高いため、望ましい。なお、チタンは、ＩＴＯやＩＺＯなどの酸化物半導体や、シリコンと接触しても、材料が不良を起こすなどの問題が生じることなく製造できたり、耐熱性が高いため、望ましい。なお、タングステンは、耐熱性が高いため、望ましい。なお、ネオジウムは、耐熱性が高いため、望ましい。特に、ネオジウムとアルミニウムとの合金にすると、耐熱性が向上し、アルミニウムがヒロックをおこしにくくなるため、望ましい。なお、シリコンは、トランジスタが有する半導体層と同時に形成できたり、耐熱性が高いため、望ましい。なお、インジウム錫酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）、酸化珪素を添加したインジウム錫酸化物（ＩＴＳＯ）、酸化亜鉛（ＺｎＯ）、シリコン（Ｓｉ）は、透光性を有しているため、光を透過させるような部分に用いることができるため、望ましい。たとえば、画素電極や共通電極として用いることができる。

なお、これらが単層で配線や電極を形成していてもよいし、多層構造になっていてもよい。単層構造で形成することにより、製造工程を簡略化することができ、工程日数を少なくでき、コストを低減することが出来る。また、多層構造にすることにより、それぞれの材料のメリットを生かし、デメリットを低減させ、性能の良い配線や電極を形成することが出来る。たとえば、抵抗の低い材料（アルミニウムなど）を多層構造の中に含むようにすることにより、配線の低抵抗化を図ることができる。また、耐熱性が高い材料を含むようにすれば、例えば、耐熱性が弱いが、別のメリットを有する材料を、耐熱性が高い材料で挟むような積層構造にすることにより、配線や電極全体として、耐熱性を高くすることが出来る。例えば、アルミニウムを含む層を、モリブデンやチタンを含む層で挟んだような形にした積層構造にすると望ましい。また、別の材料の配線や電極などと直接接するような部分がある場合、お互いに悪影響を及ぼすことがある。例えば、一方の材料が他方の材料の中に入っていって、性質を変えてしまい、本来の目的を果たせなくなったり、製造するときに、問題が生じて、正常に製造できなくなったりすることがある。そのような場合、ある層を別の層で挟んだり、覆ったりすることにより、問題を解決することが出来る。例えば、インジウム錫酸化物（ＩＴＯ）と、アルミニウムを接触させたい場合は、間に、チタンやモリブデンを挟むことが望ましい。また、シリコンとアルミニウムを接触させたい場合は、間に、チタンやモリブデンを挟むことが望ましい。

なお、本実施例は、実施例１〜実施例８と自由に組み合わせて実施することが可能である。

外光の強度を検出する光センサは、部品として表示装置に実装されていてもよいし、ディスプレイに一体形成されていてもよい。ディスプレイにいったい形成されている場合には、表示面を光センサの受光面として併用することができ、意匠上優れた効果を発揮する。すなわち、表示装置に光センサが付属していることを意識させることなく、その外光強度に基づく階調制御を行うことができる。

ここで、ディスプレイ上に光センサを一体形成する場合の構成例を図４８に示す。なお、図４８では、エレクトロルミネセンスによる発光をする発光素子（ＯＬＥＤ素子）とその動作を制御するＴＦＴで画素を構成する場合を示している。

図４８は、透光性を有する基板４８００上に形成された駆動ＴＦＴ４８０１、容量素子４８０２、透光性材料により形成された第１の電極（画素電極）４８１１、有機化合物層４８１２及び透光性材料により形成された第２の電極４８１３（対向電極）が設けられている。そして、第２の電極４８１３上に形成された絶縁膜４８０３上に、ｐ型層４８２２、実質的に真性なｉ型層４８２３及びｎ型層４８２４の積層体からなる光電変換素子４８２０と、ｐ型層に接続された電極４８２１、ｎ型層に接続された電極４８２５が設けられる。

本実施例では、光センサ素子として光電変換素子４８２０を用いる。発光素子４８１０及び光電変換素子４８２０は同一の基板４８００上に形成されており、発光素子４８１０から発せられる光は、映像を構成し、利用者が視認する。一方、光電変換素子４８２０は、外光を検出し、その外光強度に応じた電気信号をコントローラ（ＣＰＵ）に送る役割を持つ。このようにして、発光素子と光センサ（光電変換素子）を同時に形成することができ、セットの小型化に貢献できる。

なお、光電変換素子４８２０は、絶縁膜４８０４上に形成してもよい。

なお、本実施例は、実施例１〜実施例９と自由に組み合わせて実施することが可能である。

本明細書中では、発光素子は、電界が生じると発光する有機化合物層を、陽極及び陰極で挟んだ構造を有する素子（ＯＬＥＤ素子）を示すものとしている。ただし、これに限定されるものではない。

また、本明細書中において、発光素子とは、一重項励起子から基底状態に遷移する際の発光（蛍光）を利用するものと、三重項励起子から基底状態に遷移する際の発光（燐光）を利用するものの両方を示すものとしている。

有機化合物層としては、正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層等が挙げられる。発光素子は、基本的に、陽極／発光層／陰極の順に積み重ねた構造で示されるが、この他に、陽極／正孔注入層／発光層／電子注入層／陰極の順に積み重ねた構造や、陽極／正孔注入層／正孔輸送層／発光層／電子輸送層／電子注入層／陰極の順に積み重ねた構造などがある。

なお、有機化合物層は、正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層等が、明確に区別された積層構造を有するものに限定されない。つまり、有機化合物層は、正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層等を構成する材料が、混合した層を有する構造であってもよい。

また、無機物が混合されていてもよい。

また、ＯＬＥＤ素子の有機化合物層としては、低分子材料、高分子材料、中分子材料のいずれの材料であってもよい。

なお、本明細書中において、中分子材料とは、分子数が２０以下または連鎖する分子の長さが１０μｍ以下で、昇華性を有さないものとする。

本実施例は、実施例１〜実施例１０と自由に組み合わせて実施することが可能である。

本実施例では、本発明の表示装置を利用した電子機器について図３５を用いて説明する。

図３５（Ａ）に本発明の表示装置を用いた携帯情報端末の模式図を示す。携帯情報端末は、本体３５０１ａ、操作スイッチ３５０１ｂ、電源スイッチ３５０１ｃ、アンテナ３５０１ｄ、表示部３５０１ｅ、外部入力ポート３５０１ｆ、光センサ３５０１ｇによって構成されている。本発明の表示装置は、表示部３５０１ｅに用いることができる。本発明によって、強い外光下でも視認性の高い表示部を構成することができ、利用者にとって使いやすい携帯情報端末を提供することができる。

図３５（Ｂ）に本発明の表示装置を用いたパーソナルコンピュータの模式図を示す。パーソナルコンピュータは、本体３５０２ａ、筐体３５０２ｂ、表示部３５０２ｃ、操作スイッチ３５０２ｄ、電源スイッチ３５０２ｅ、外部入力ポート３５０２ｆ、光センサ３５０２ｇによって構成されている。本発明の表示装置は、表示部３５０２ｃに用いることができる。本発明によって、強い外光下でも視認性の高い表示部を構成することができ、利用者にとって使いやすいパーソナルコンピュータを提供することができる。

図３５（Ｃ）に本発明の表示装置を用いた画像再生装置の模式図を示す。画像再生装置は、本体３５０３ａ、筐体３５０３ｂ、記録媒体３５０３ｃ、表示部３５０３ｄ、音声出力部３５０３ｅ、操作スイッチ３５０３ｆ、光センサ３５０３ｇによって構成されている。本発明の表示装置は、表示部３５０３ｄに用いることができる。本発明によって、強い外光下でも視認性の高い表示部を構成することができ、利用者にとって使いやすい画像再生装置を提供することができる。

図３５（Ｄ）に本発明の表示装置を用いたテレビの模式図を示す。テレビは、本体３５０４ａ、筐体３５０４ｂ、表示部３５０４ｃ、操作スイッチ３５０４ｄ、光センサ３５０４ｅによって構成されている。本発明の表示装置は、表示部３５０４ｃに用いることができる。本発明によって、強い外光下でも視認性の高い表示部を構成することができ、利用者にとって使いやすいテレビを提供することができる。

図３５（Ｅ）に本発明の表示装置を用いたヘッドマウントディスプレイの模式図を示す。ヘッドマウントディスプレイは、本体３５０５ａ、モニター部３５０５ｂ、頭部固定バンド３５０５ｃ、表示部３５０５ｄ、光学系３５０５ｅ、光センサ３５０５ｆによって構成されている。本発明の表示装置は、表示部３５０５ｄに用いることができる。本発明によって、強い外光下でも視認性の高い表示部を構成することができ、利用者にとって使いやすいヘッドマウントディスプレイを提供することができる。

図３５（Ｆ）に本発明の表示装置を用いたビデオカメラの模式図を示す。ビデオカメラは、本体３５０６ａ、筐体３５０６ｂ、接続部３５０６ｃ、受像部３５０６ｄ、接眼部３５０６ｅ、バッテリ３５０６ｆ、音声入力部３５０６ｇ、表示部３５０６ｈ、光センサ３５０６ｉによって構成されている。本発明の表示装置は、表示部３５０６ｈに用いることができる。本発明によって、強い外光下でも視認性の高い表示部を構成することができ、利用者にとって使いやすいビデオカメラを提供することができる。

本発明は、上記応用電子機器に限定されず、様々な電子機器に応用することができる。

本実施例は、実施例１〜実施例１１と自由に組み合わせて実施することが可能である。

本発明の表示装置の駆動方法を示すタイミングチャートを示す図。本発明の表示装置の駆動方法を示すタイミングチャートを示す図。本発明の表示装置のディスプレイコントローラの構成を示す図。本発明の表示装置の駆動方法を示すタイミングチャートを示す図。本発明の表示装置の駆動方法を示す図。本発明の表示装置の駆動方法を示す図。本発明の表示装置の駆動方法を示す図。本発明の表示装置の駆動方法を示す図。本発明の表示装置の駆動方法を示すタイミングチャートを示す図。本発明の表示装置の駆動方法を示すタイミングチャートを示す図。本発明の表示装置の構成を示すブロック図。本発明の表示装置の構成を示すブロック図。本発明の表示装置のメモリコントローラの構成を示す図。本発明の表示装置の駆動方法を示す図。本発明の表示装置のソース信号線駆動回路の構成を示す図。本発明の表示装置のゲート信号線駆動回路の構成を示す図。本発明の表示装置の駆動方法を示すタイミングチャートを示す図。本発明の表示装置の画素の構成を示す図。本発明の表示装置の画素の構成を示す図。本発明の表示装置の画素の構成を示す図。本発明の表示装置の駆動方法を示すタイミングチャートを示す図。本発明の表示装置の駆動方法を示すタイミングチャートを示す図。本発明の表示装置のゲート信号線駆動回路の構成を示す図。本発明の表示装置のディスプレイコントローラの構成を示す図。本発明の表示装置の駆動方法を示すタイミングチャートを示す図。本発明の表示装置の駆動方法を示すタイミングチャートを示す図。本発明の表示装置の駆動方法を示すタイミングチャートを示す図。本発明の表示装置の駆動方法を示すタイミングチャートを示す図。本発明の表示装置の駆動方法を示すタイミングチャートを示す図。本発明の表示装置のゲート信号線駆動回路の構成を示す図。本発明の表示装置のソース信号線駆動回路の構成を示す図。本発明の駆動ＴＦＴの動作条件を示す図。本発明の表示装置の画素の構成を示す図。本発明の表示装置の画素の構成を示す図。本発明の電子機器を示す図。従来のディスプレイの構成を示すブロック図。従来の表示装置の画素部の構成を示す図。従来の表示装置の画素の構成を示す図。従来の時間階調方式の駆動方法を示すタイミングチャートを示す図。従来の表示装置の駆動方法を示すタイミングチャートを示す図。従来の表示装置の駆動方法を示すタイミングチャートを示す図。従来の表示装置の問題点を示す図。本発明の表示装置の構成を示すブロック図。本発明の表示装置を搭載した携帯電話の例を示す図。本発明の表示装置に用いるＴＦＴの構造を示す図。本発明の表示装置に用いるＴＦＴの構造を示す図。本発明の表示装置に用いるＴＦＴの構造を示す図。本発明の表示装置の構成を示す図。

符号の説明

３１クロック信号
３２水平周期信号
３３垂直周期信号
３４階調コントロール信号
３５出力信号
３０１基準クロック発生回路
３０２可変分周回路
３０３水平クロック発生回路
３０４垂直クロック発生回路
３０５発光素子用電源制御回路
３０６駆動回路用電源制御回路
１１０７ソース信号線駆動回路
１１０８ゲート信号線駆動回路
１１０９画素部
１１１０シフトレジスタ
１１１１ＬＡＴ（Ａ）
１１１２ＬＡＴ（Ｂ）
１２００ディスプレイ
１２０１信号制御回路
１２０２ディスプレイコントローラ
１２０３メモリコントローラ
１２０４ＣＰＵ
１２０５メモリＡ
１２０６メモリＢ
１２０７光センサ
１３０１階調制限回路
１３０２メモリＲ／Ｗ回路
１３０３基準発振回路
１３０４可変分周回路
１５０１シフトレジスタ
１５０２ＬＡＴ（Ａ）
１５０３ＬＡＴ（Ｂ）
１５０４ＬＡＴ
１６０１シフトレジスタ
１６０２クロックドインバータ
１６０４インバータ
１６０５スイッチ
１６０６スイッチ
１６０７ＮＡＮＤ回路
１６０８ＮＯＲ回路
１６０９バッファ
１８０１ゲート信号線
１８０２ゲート信号線
１８０３ソース信号線
１８０４電源線
１８０５選択ＴＦＴ
１８０６保持容量
１８０７駆動ＴＦＴ
１８０８発光素子
１８０９消去ＴＦＴ
１９０１ゲート信号線
１９０２ゲート信号線
１９０３ソース信号線
１９０４電源線
１９０５選択ＴＦＴ
１９０６保持容量
１９０７駆動ＴＦＴ
１９０８発光素子
１９０９消去ダイオード
２００９トランジスタ
２３０１シフトレジスタ
２３０２シフトレジスタ
２３０３シフトレジスタ
２３０４ＡＮＤ回路
２３０７ＯＲ回路
２４０４垂直クロック発生回路
３０００画素部
３００１シフトレジスタ
３００２シフトレジスタ
３００３シフトレジスタ
３００４ＡＮＤ回路
３００５ＡＮＤ回路
３００６ＡＮＤ回路
３００７ＯＲ回路
３００８スイッチ
３００９スイッチ
３１０２ラッチ回路Ａ
３１０４ラッチ回路Ｂ
３１０６ラッチ回路Ｃ
３１０８レベルシフタ
３１１５スイッチ
３２０５動作点
３２０６動作点
３３０１ゲート信号線
３３０２ソース信号線
３３０３ソース信号線
３３０４電源線
３３０５選択ＴＦＴ
３３０７保持容量
３３０９駆動ＴＦＴ
３３１０駆動ＴＦＴ
３３１１発光素子
３４０１ゲート信号線
３４０２ゲート信号線
３４０３ソース信号線
３４０４電源線
３４０５選択ＴＦＴ
３４０６選択ＴＦＴ
３４０７保持容量
３４０９駆動ＴＦＴ
３４１０駆動ＴＦＴ
３４１１発光素子
３６００ディスプレイ
３６０１ソース信号線駆動回路
３６０２ゲート信号線駆動回路
３６０３画素部
３７００画素部
３８００各画素
３８０１選択ＴＦＴ
３８０２駆動ＴＦＴ
３８０３保持容量
３８０４発光素子
４３０１スイッチ
４３０２インバータ回路
４４０１筐体
４４０２筐体
４４０３表示画面
４４０４スピーカー
４４０５アンテナ
４４０６ヒンジ
４４０７キーボード
４４０８マイクロフォン
４４０９光センサ
４５０１基板
４５０２下地膜
４５０３画素電極
４５０４第１の電極
４５０５配線
４５０６配線
４５０７Ｎ型半導体層
４５０８Ｎ型半導体層
４５０９半導体層
４５１０ゲート絶縁膜
４５１１絶縁膜
４５１２ゲート電極
４５１３第２の電極
４５１４層間絶縁膜
４５１５有機化合物を含む層
４５１６対向電極
４５１７発光素子
４５１８駆動ＴＦＴ
４５１９容量素子
４５２０第１の電極
４６０１基板
４６０２下地膜
４６０３ゲート電極
４６０４第１の電極
４６０５ゲート絶縁膜
４６０６半導体層
４６０７半導体層
４６０８Ｎ型半導体層
４６１０Ｎ型半導体層
４６１１配線
４６１３導電層
４６１４画素電極
４６１５層間絶縁膜
４６１６有機化合物を含む層
４６１７対向電極
４６１８発光素子
４６１９駆動ＴＦＴ
４６２０容量素子
４６２１第２の電極
４６２２容量素子
４７０１絶縁物
４８００基板
４８０１駆動ＴＦＴ
４８０２容量素子
４８０３絶縁膜
４８０４絶縁膜
４８１０発光素子
４８１１電極（画素電極）
４８１２有機化合物層
４８１３第２の電極
４８２０光電変換素子
４８２１電極
４８２２ｐ型層
４８２３ｉ型層
４８２４ｎ型層
４８２５電極
１３０５ａｘカウンタ
１３０５ｂｙカウンタ
１３０６ａｘデコーダ
１３０６ｂｙデコーダ
３５０１ａ本体
３５０１ｂ操作スイッチ
３５０１ｃ電源スイッチ
３５０１ｄアンテナ
３５０１ｅ表示部
３５０１ｆ外部入力ポート
３５０１ｇ光センサ
３５０２ａ本体
３５０２ｂ筐体
３５０２ｃ表示部
３５０２ｄ操作スイッチ
３５０２ｅ電源スイッチ
３５０２ｆ外部入力ポート
３５０２ｇ光センサ
３５０３ａ本体
３５０３ｂ筐体
３５０３ｃ記録媒体
３５０３ｄ表示部
３５０３ｅ音声出力部
３５０３ｆ操作スイッチ
３５０３ｇ光センサ
３５０４ａ本体
３５０４ｂ筐体
３５０４ｃ表示部
３５０４ｄ操作スイッチ
３５０４ｅ光センサ
３５０５ａ本体
３５０５ｂモニター部
３５０５ｃ頭部固定バンド
３５０５ｄ表示部
３５０５ｅ光学系
３５０５ｆ光センサ
３５０６ａ本体
３５０６ｂ筐体
３５０６ｃ接続部
３５０６ｄ受像部
３５０６ｅ接眼部
３５０６ｆバッテリ
３５０６ｇ音声入力部
３５０６ｈ表示部
３５０６ｉ光センサ
Ｓ１ソース信号線
Ｇ１ゲート信号線
Ｖ１電源線

Claims

ディスプレイと、ディスプレイコントローラと、光センサとを有する表示装置において、
１フレーム期間を複数のサブフレーム期間に分割し、前記複数のサブフレーム期間を点灯期間または非点灯期間とし、前記１フレーム期間中の点灯時間の総和をもってｎ（ｎは２以上の自然数）ビットの階調を表現する第１の表示モードと、
前記ディスプレイを前記第１の表示モードよりも小さいクロック周波数と低い駆動電圧とで動作させ、１フレーム期間を点灯期間または非点灯期間とし、前記１フレーム期間中の点灯時間の総和をもって１ビットの階調を表現する第２の表示モードを有し、
前記光センサを用いて外光を受光し、当該外光の強度に応じて前記第１の表示モード及び前記第２の表示モードを前記ディスプレイコントローラで制御し、
１ゲート選択期間を複数のサブゲート選択期間に分割し、前記サブゲート選択期間内に１行分のゲート信号線を選択することにより、１ゲート選択期間内に複数のゲート信号線を選択することを特徴とする表示装置。
ディスプレイと、ディスプレイコントローラと、光センサとを有する表示装置において、
１フレーム期間を複数のサブフレーム期間に分割し、前記複数のサブフレーム期間を点灯期間または非点灯期間とし、前記１フレーム期間中の点灯時間の総和をもってｎ（ｎは２以上の自然数）ビットの階調を表現する第１の表示モードと、
前記ディスプレイを前記第１の表示モードよりも小さいクロック周波数と低い駆動電圧とで動作させ、前記第１の表示モードにおける１フレーム期間より長い１フレーム期間を点灯期間または非点灯期間とし、前記１フレーム期間中の点灯時間の総和をもって１ビットの階調を表現する第２の表示モードを有し、
前記光センサを用いて外光を受光し、当該外光の強度に応じて前記第１の表示モード及び前記第２の表示モードを前記ディスプレイコントローラで制御し、
１ゲート選択期間を複数のサブゲート選択期間に分割し、前記サブゲート選択期間内に１行分のゲート信号線を選択することにより、１ゲート選択期間内に複数のゲート信号線を選択することを特徴とする表示装置。
請求項１または請求項２において、
前記第１の表示モードを選択した際の前記外光の強度は、前記第２の表示モードを選択した際の前記外光の強度より高いことを特徴とする表示装置。
請求項１乃至請求項３において、
前記表示装置はフレームメモリを有し、
前記第１の表示モードでは、前記フレームメモリにｎ（ｎは２以上の自然数）ビットのデータを書き込み、前記フレームメモリからｎビットのデータを読み出すことにより表示を行い、
前記第２の表示モードでは、前記フレームメモリに１ビットのデータを書き込み、前記フレームメモリから１ビットのデータを読み出すことにより表示を行うことを特徴とする表示装置。
請求項１乃至請求項４のいずれか一項において、
前記表示装置は画素毎に発光素子を有し、
前記第１の表示モードにおいて前記発光素子に加えられる電圧は、前記第２の表示モードにおいて前記発光素子に印加される電圧より高いことを特徴とする表示装置。
請求項１乃至請求項４のいずれか一項において、
前記表示装置は画素毎に発光素子を有し、
前記第１の表示モードにおいて前記発光素子に加えられる電流は、前記第２の表示モードにおいて前記発光素子に印加される電流より大きいことを特徴とする表示装置。
請求項１乃至請求項６のいずれか一項において、
前記第１の表示モードは、前記１フレーム期間が、画素への書き込み期間、点灯期間、消去期間の３期間を有する構成であることを特徴とする表示装置。
請求項１乃至請求項７のいずれか一項において、
前記ディスプレイコントローラにおける駆動回路用電源制御回路は、前記第２の表示モードを用いる際に、前記第１の表示モードよりも低い電圧を出力することを特徴とする表示装置。
請求項１乃至請求項８のいずれか一項において、
前記第１の表示モードにおいて、前記サブフレーム期間における点灯期間の総和により階調を表現することを特徴とする表示装置。
ディスプレイと、ディスプレイコントローラと、光センサとを有する表示装置において、
１フレーム期間を複数のサブフレーム期間に分割し、前記複数のサブフレーム期間を点灯期間または非点灯期間とし、前記１フレーム期間中の点灯時間の総和をもってｎ（ｎは２以上の自然数）ビットの階調を表現する第１の表示モードと、
前記ディスプレイを前記第１の表示モードよりも小さいクロック周波数と低い駆動電圧とで動作させ、１フレーム期間を複数のサブフレーム期間に分割し、前記複数のサブフレーム期間を点灯期間または非点灯期間とし、前記１フレーム期間中の点灯時間の総和をもってｍ（ｍはｎよりも小さい自然数）ビットの階調を表現する第２の表示モードを有し、
前記光センサを用いて外光を受光し、当該外光の強度に応じて前記第１の表示モード及び前記第２の表示モードを前記ディスプレイコントローラで制御し、
１ゲート選択期間を複数のサブゲート選択期間に分割し、前記サブゲート選択期間内に１行分のゲート信号線を選択することにより、１ゲート選択期間内に複数のゲート信号線を選択することを特徴とする表示装置。
請求項１０において、
前記第１の表示モードを選択した際の前記外光の強度は、前記第２の表示モードを選択した際の前記外光の強度より高いことを特徴とする表示装置。
請求項１０または請求項１１において、
前記表示装置はフレームメモリを有し、
前記第１の表示モードでは、前記フレームメモリにｎ（ｎは２以上の自然数）ビットのデータを書き込み、前記フレームメモリからｎビットのデータを読み出すことにより表示を行い、
前記第２の表示モードでは、前記フレームメモリにｍ（ｍはｎよりも小さい自然数）ビットのデータを書き込み、前記フレームメモリからｍビットのデータを読み出すことにより表示を行うことを特徴とする表示装置。
請求項１０乃至請求項１２のいずれか一項において、
前記表示装置は画素毎に発光素子を有し、
前記第１の表示モードにおいて前記発光素子に加えられる電圧は、前記第２の表示モードにおいて前記発光素子に印加される電圧より高いことを特徴とする表示装置。
請求項１０乃至請求項１２のいずれか一項において、
前記表示装置は画素毎に発光素子を有し、
前記第１の表示モードにおいて前記発光素子に加えられる電流は、前記第２の表示モードにおいて前記発光素子に印加される電流より大きいことを特徴とする表示装置。
請求項１０乃至請求項１４のいずれか一項において、
前記第１の表示モードは、前記１フレーム期間が、画素への書き込み期間、点灯期間、消去期間を有する３期間であることを特徴とする表示装置。
請求項１０乃至請求項１５のいずれか一項において、
前記第２の表示モードは、前記１フレーム期間が、画素への書き込み期間、点灯期間、消去期間を有する３期間であることを特徴とする表示装置。
請求項１０乃至請求項１６のいずれか一項において、
前記ディスプレイコントローラにおける駆動回路用電源制御回路は、前記第２の表示モードを用いる際に、前記第１の表示モードよりも低い電圧を出力することを特徴とする表示装置。
請求項１０乃至請求項１７のいずれか一項において、
前記第１の表示モードにおいて、前記サブフレーム期間における点灯期間の総和により階調を表現し、
前記第２の表示モードにおいて、前記サブフレーム期間における点灯期間の総和により階調を表現することを特徴とする表示装置。
請求項１乃至請求項１８のいずれか一項における前記表示装置を表示部に具備することを特徴とする電子機器。