以下、本発明の実施の形態について図面を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。
本発明の表示装置は、走査線駆動回路と、信号線駆動回路と、走査線と信号線に対応して複数の画素がマトリクスに配置された画素部とを有し、各画素は、書き込まれた信号を保存する手段を有している。
走査線駆動回路は、信号の書き込みを行う画素行を選択する信号を走査線に入力する。また、信号線駆動回路は画素へ書き込む信号を信号線に入力する。
本発明の表示装置の動作について説明する。書き込み期間(アドレス期間)においては、走査線駆動回路により、画素を選択する信号が入力された走査線に接続された画素行が選択される。そして、選択された画素行のそれぞれの画素に、各列の信号線から信号が書き込まれる。そして、各画素は書き込まれた信号を保存する。こうして、発光期間(サスティン期間)には、画素は書き込まれた信号により制御される状態(点灯状態や非点灯状態など)を維持する。
この動作をくり返し行うことにより、動画表示や静止画表示の書き換え等を行うことができる。
そして、本発明の表示装置は、信号の書き込みを行う画素の信号のデータが、すでにその画素へ書き込まれている画素のデータ(つまり、画素に保存されているデータ)と等しいときに、画素に信号を入力しない手段を有している。
なお、走査線には複数の画素が接続されている。そして、走査線によりそれらの画素が選択されることで、それらの画素への信号の書き込みが可能となる。よって、信号の書き込みを行う走査線に接続されている画素行の信号のデータが、すでにその画素行に書き込まれている信号のデータと等しいとき、その画素行への信号の入力をしない手段を有している。つまり、ある一つの走査線に接続されている複数の画素単位で、書き込みを行う画素の信号のデータと、すでにそれらの画素に書き込まれている信号のデータが一致しているかを判断し、一致している場合には、それらの画素へ信号の入力を停止する手段を有している。
また、走査線駆動回路は、信号の書き込みを行う画素行の信号のデータが、すでにその画素行に書き込まれている信号のデータと等しいとき、その画素行を選択する信号をその画素行が接続された走査線に入力しない手段を有している。
本発明の表示装置の基本的な構成を図71に示す。本発明の表示装置は、信号線駆動回路7101と走査線駆動回路7102と画素部7103とを有する。画素部7103には走査線G1〜Gmと信号線S1〜Snとに対応してマトリクスに画素7104が配置されている。なお、各画素7104は、書き込まれた信号を保存する手段を有している。
走査線駆動回路7102は、走査線G1〜Gmのいずれか一の走査線Giに信号を入力することにより、信号を書き込む画素を選択する。つまり、画素を選択する信号が入力された走査線Gi(走査線G1〜Gmのいずれか一)に接続された画素行が選択される。
また、信号線駆動回路7101には、ビデオ信号(Video Data)が入力されている。そして、信号線駆動回路7101は、各列の画素に対応したビデオ信号を信号線S1〜Snのそれぞれに入力する。なお、信号線駆動回路7101から信号線S1〜Snに入力される信号はビデオ信号に限られない。例えば、全ての列の画素に、画素を強制的に非点灯とする信号(消去信号)を入力しても構わない。
表示装置の動作について説明する。
画素への信号書き込み動作時には、走査線駆動回路7102により、信号を書き込む画素行を選択する。そして、信号線駆動回路7101から信号線S1〜Snを介して、この選択された画素行のそれぞれの列の画素7104へ信号が書き込まれる。なお、画素7104へ信号が書き込まれると、各画素は書き込まれた信号を保存する。
同様に、次々と画素7104を選択し、それらの画素7104に信号を書き込む。そして、画素部7103の全ての画素7104に信号の書き込みが行われると画素7104への書き込み期間が終了する。
そして、画素7104は書き込まれた信号を一定期間保存しているため、画素の発光動作時には、画素へ書き込まれた信号に応じた各画素の状態(点灯又は非点灯)を維持することができる。
そして、書き込み動作と発光動作をくり返し行うことにより、動画を表示することができる。また、静止画表示の場合においても、画像が書き換えられる度に書き込み動作と発光動作が行われる。
ここで、本発明の表示装置は、信号の書き込みを行う画素への信号のデータが、すでにその画素へ書き込まれている画素の信号のデータと一致している場合、その画素へは信号の書き込みを停止するようにする。つまり、その画素行の信号書き込み動作時において、その画素行を選択しない場合、その画素行の走査線にその画素行が選択されない信号を入力しつづけるか、若しくはその画素行の走査線をフローティングにする。こうすることにより、その画素行への信号の書き込みを停止するようにする。つまり、1本の走査線につながっている画素に書き込まれた信号のデータが、それらの画素へ書き込みを行おうとする信号のデータと全て一致しているときだけ、その画素に信号の書き込みを停止する。よって、それらの画素のうち一つでも信号のデータが異なる場合には、その走査線につながっている画素の全てに信号の書き込みを行う。なぜなら、走査線に画素を選択する信号を入力すると、信号線の電位が否応なしに画素に入力されてしまう。そして、画素のデータが書き換わってしまう。そのため、全ての信号のデータが一致する場合のみ、その走査線を選択しないようにする。
ここで、画素を選択する信号を走査線に入力すると、走査線の配線交差容量や走査線に接続されたトランジスタのゲート容量に代表される負荷容量に電荷を充放電することになる。そこで、本発明の表示装置のように、信号の書き込みを行う走査線に接続されている画素行の信号のデータが、すでにその画素行に書き込まれている信号のデータと等しいとき、その画素行に接続された走査線にその画素行を選択する信号を入力しないようにする。すると、充放電の回数を減らすことができ、消費電力を低減することができる。
また、信号の書き込みを行う走査線に接続されている画素行の信号のデータが、すでにその画素行に書き込まれている信号のデータと等しい場合、その画素行への信号書き込み動作時において、その画素行分の信号線をフローティングにすると、さらに大幅な消費電力の低減を図ることができる。なぜなら、一つの走査線に接続されている画素と同数の信号線の配線交差容量への充放電を省略することができるからである。なお、フローティングにしなくとも、その信号線に入力した直前の信号をそのまま出力するようにしてもよい。なぜなら、その信号線にはすでに配線交差容量への充放電が完了しているため、それほど消費電力はかからないからである。また、消費電力を抑えられるのであれば、他の電位を設定してもよい。例えば、画素へ書き込まれた信号が漏れにくいような電位を入力してもよい。
また、さらに、ビデオ信号の書き込みを行う行の走査線に接続されている画素行の信号のデータが、すでにその画素行に書き込まれている信号のデータと等しい場合、信号線駆動回路にそのビデオ信号の入力を停止するようにするとよい。ビデオ信号を入力しなくても、その画素行には、すでに同じビデオ信号が保存されており、書き換える必要がないため、問題なく動作できる。こうすることにより、さらなる消費電力の低減を図ることが可能である。なぜなら、シリアルなデータとして信号線駆動回路7101にビデオ信号が入力されるため、ビデオ信号を伝送するビデオ信号線には、高い周波数のビデオ信号が入力される。よって、この消費電力は高いものとなる。したがって、このビデオ信号の入力を減らすことにより、さらなる消費電力の低減が可能となる。
特に本発明は、解像度(縦×横)がVGA(640×480)以上高い表示装置に好適である。なぜなら、解像度が高くなるにつれて画素数が増え、それに伴い走査線や信号線の数が増えるからである。つまり、一つの走査線に640個の画素が接続されている場合、画素を選択するためには、走査線の配線交差容量の他に例えば640個のトランジスタのゲート容量に電荷の充放電を行うことになる。また、1画素がR(赤)、G(緑)、B(青)の色要素からなる場合には1920(640×3)個分のゲート容量となる。さらに、信号線の数も640本(1画素がRGBの色要素からなる場合には1920本)となる。
よって、走査線の充放電の回数が減ると大幅な消費電力の低減が図られる。また、そのとき、信号線をフローティングにするか又は前の行に入力していた信号を入力することにより大幅な消費電力の低減を図ることが可能となる。
VGA以上高い解像度(縦×横)としては、例えば、SVGA(800×600)、XGA(1024×768)、Quad−VGA(1380×960)、SXGA(1280×1024)、SXGA+(1400×1050)、UXGA(1600×1200)、QXGA(2048×1536)、QUXGA(3200×2400)、QUXGA Wide(3840×2400)などである。なお、ここに示した解像度は例示であってこれに限定されない。
なお、画素部において行方向と列方向にマトリクスに配置された画素を有する表示装置において、一行分の画素に信号を入力するための画素を選択する走査線が複数の場合には、その一行分の画素のうち、一つの走査線に接続された画素行分のデータについて、比較する。例えば、一行分の画素に信号を入力するための画素を選択する走査線が2つの場合について図79に示す。信号線駆動回路7901と、第1の走査線駆動回路7902と、第2の走査線駆動回路7906と、画素部とを備え、画素部は第1の画素領域7903と第2の画素領域7907とからなる。そして、信号線駆動回路7901からは信号線S1〜Snと信号線S’1〜S’nとが画素部に伸張して配置されている。また、第1の走査線駆動回路7902からは走査線G1〜Gmが第1の画素領域7903に伸張して配置されている。また、第2の走査線駆動回路7906からは走査線G’1〜G’mが第2の画素領域7907に伸張して配置されている。つまり、第1の画素領域7903においては、第1の走査線駆動回路7902から走査線G1〜Gmのいずれか一に画素を選択する信号を入力することにより、第1の画素領域7903の画素行を選択し、そのとき信号線駆動回路7901から信号線S1〜Snに入力される信号が各画素7904に書き込まれる。また、第2の画素領域7907においては、第2の走査線駆動回路7906から走査線G’1〜G’mのいずれか一に画素を選択する信号を入力することにより、第2の画素領域7907の画素行を選択し、そのとき信号線駆動回路7901から信号線S’1〜S’nに入力される信号が各画素7904に書き込まれる。このような構成の場合、それぞれの画素領域毎に信号の書き込みを行う画素行のデータがすでにその画素行に入力されているデータと等しいかどうかを比較し、等しい場合には、その画素行へ信号の書き込みを停止する。
つまり、本発明の表示装置は第1の画素領域7903の画素行へ書き込む信号のデータがすでにその画素行に書き込まれているデータと等しいとき、その画素行へ信号の入力を停止する。また、第2の画素領域7907の画素行へ書き込む信号のデータがすでにその画素行に書き込まれているデータと等しいとき、その画素行へ信号の入力を停止する。よって、画素部の一行分の画素において、第1の画素領域7903の画素行又は第2の画素領域7907の画素行に入力する信号のデータと、すでにそれぞれの画素行に書き込まれている信号のデータと比較する。そして、第1の画素領域7903の画素行のみ、書き込む信号のデータと書き込まれている信号のデータが等しい場合には、第1の画素領域7903のその画素行は選択しないが第2の画素領域7907の画素行は選択する。逆に、第2の画素領域7907の画素行のみ、書き込む信号のデータと書き込まれている信号のデータが等しい場合には、第2の画素領域7907のその画素行は選択しないが第1の画素領域7903の画素行は選択する。
なお、第1の画素領域の走査線G1〜Gmと第2の画素領域の走査線G’1〜G’mの数は同じでなくてもよい。また、信号線S1〜Snと信号線S’1〜S’nの数も同じでなくてもよい。また、画素部は、2つの画素領域からなる場合に限定されない。つまり、3つ以上の画素領域であってもよい。
このように、本発明の表示装置は、一つの走査線に接続された画素行に入力する信号のデータが、すでにその画素行に入力されている信号のデータと等しいときにその画素行へ信号の入力を停止するものである。
このように、一行分の画素へ信号の書き込みを行うための画素を選択する走査線を2つにすることにより、信号入力をとめる頻度が高くなる。なぜなら、すでに入力されているデータと同じかどうかを比較するときの画素数が少なくなるからである。数が少ないためデータが等しくなりやすい。そのため、消費電力を低減しやすくなる。
(実施の形態1)
本実施の形態では、本発明を時間階調方式に適用した場合における表示装置とその動作について詳しく説明する。
図1に示す表示装置は、信号線駆動回路101と、走査線駆動回路102と、画素部103とを有している。また、信号線駆動回路101から列方向に伸張した信号線S1〜Snと、走査線駆動回路から行方向に伸張した走査線G1〜Gmに対応して、複数の画素104が画素部103にマトリクスに配置されている。また、走査線駆動回路102は、出力制御回路105を有している。
走査線駆動回路102には、クロック信号(G_CLK)、クロック反転信号(G_CLKB)、スタートパルス信号(G_SP)、出力制御信号(G_ENABLE)などの信号が入力される。
クロック信号(G_CLK)は、一定の間隔でH(Hight)とL(Low)を繰り返す信号で、クロック反転信号(G_CLKB)は、クロック信号(G_CLK)と極性の反転する信号である。そして、これらの信号により、走査線駆動回路102の同期をとったり、処理の実行のタイミングを制御する。よって、走査線駆動回路102にスタートパルス信号(G_SP)が入力されると、クロック信号(G_CLK)やクロック反転信号(G_CLKB)にしたがって、画素行が接続された各走査線G1〜Gmにそれぞれの画素行を選択するタイミングの走査信号が生成される。つまり、この走査信号は、走査線駆動回路102に接続された走査線を介して画素行を一つずつ順に選択するタイミングの信号である。
また、信号線駆動回路101には、クロック信号(S_CLK)、クロック反転信号(S_CLKB)、スタートパルス信号(S_SP)、ビデオ信号(Video Data)などの信号が入力される。
クロック信号(S_CLK)は、一定の間隔でH(Hight)とL(Low)を繰り返す信号で、クロック反転信号(S_CLKB)は、クロック信号(S_CLK)と極性の反転する信号である。そして、これらの信号により、信号線駆動回路101の同期をとったり、処理の実行のタイミングを制御する。よって、信号線駆動回路101にスタートパルス信号(S_SP)が入力されると、クロック信号(S_CLK)やクロック反転信号(S_CLKB)にしたがって、画素の列に対応したサンプリングパルスが生成される。つまり、サンプリングパルスは、ある画素へ書き込むビデオ信号が信号線駆動回路101に入力されているときに、その画素の列のデータとして変換するためのタイミングを制御する信号である。よってこのサンプリングパルスにより、シリアルのデータとして信号線駆動回路101に入力されるビデオ信号(Video Data)をパラレルのデータにすることができる。なお、線順次方式の表示装置の場合には、このパラレルのビデオ信号のデータは、信号線駆動回路101で保持し、同時に信号線S1〜Snのそれぞれへ入力する。また、点順次方式の場合には、サンプリングパルスのタイミングに従ってシリアルのビデオ信号のデータをパラレルのビデオ信号のデータとして順々に信号線S1〜Snのそれぞれに入力する。こうして、信号線駆動回路101は、それぞれ各列の画素に応じたビデオ信号を信号線S1〜Snのそれぞれへ入力する。
したがって、通常は走査線駆動回路102によって生成された走査信号のタイミングで信号の書き込みを行う画素行が選択される。そして、信号線駆動回路101から信号線S1〜Snに入力されたビデオ信号は、選択された画素行の各列の画素104に書き込まれる。そして、各画素104は書き込まれたビデオ信号のデータを一定期間保存する。
各画素行が順次選択され、全ての画素104に各画素104に対応したビデオ信号が書き込まれると画素への信号の書き込みが終了する。なお、各画素104は、書き込まれた信号のデータを一定期間保持することによって、点灯又は非点灯の状態を維持することができる。
そして、各画素104に書き込まれたビデオ信号のデータによって各画素104の点灯又は非点灯を制御し、発光時間の長さによって階調を表現する。なお、1表示領域(1フレーム)分の画像を完全に表示するための期間を1フレーム期間といい、本実施の形態の表示装置は1フレーム期間に複数のサブフレーム期間を有する。この1フレーム期間中の各サブフレーム期間の長さは概略等しくても、異なっていてもよい。つまり、1フレーム期間中において、サブフレーム期間毎に各画素104の点灯又は非点灯を制御し、画素104毎の点灯時間の合計時間の違いによって階調を表現する。
このように、通常は、走査線駆動回路102に接続された走査線G1〜Gmを介して、それぞれの走査線に接続された画素行の全てを選択する。しかし、本発明の表示装置は、ある走査線に接続された画素へ書き込む信号が、すでにその画素へ書き込まれている信号と同じ場合に、その画素を選択しない。つまり、1フレーム期間中のあるサブフレーム期間において、画素への信号の書き込みを行う画素行における一行分の信号のデータが、すでにその画素行へ書き込まれている一行分の信号のデータと同じ場合には、その画素行に信号を入力しないようにする。信号を入力しなくても、すでに書き込まれている信号と同じなので問題ない。
そこで、1フレーム期間中のあるサブフレーム期間において、画素への信号の書き込みを行う画素行における一行分の信号のデータが、すでにその画素行へ書き込まれている一行分の信号のデータと一致するか否かを示す出力制御信号(G_ENABLE)が走査線駆動回路102へ入力されている。そして、一致することを示す出力制御信号(G_ENABLE(L))が走査線駆動回路102に入力されていた場合には、その画素行へ信号を入力しないようにする。そのため、走査線駆動回路102は、その画素行の接続された走査線に、その画素行を選択する信号を入力しないようにする。つまり、その画素行の走査線に画素行を選択しないためのL信号を入力するか、その画素行の走査線をフローティングにする。その結果、その走査線に接続された画素には、信号が入力されない。
また、さらに、1フレーム期間中のあるサブフレーム期間において、画素への信号の書き込みを行う画素行における一行分の信号のデータが、すでにその画素行へ書き込まれている一行分の信号のデータと同じ場合、信号線駆動回路へビデオ信号(Video Data)の入力を行わないようにするとよい。こうすることにより、さらなる消費電力の低減を図ることが可能である。なぜなら、信号線駆動回路101にはビデオ信号線を介して、シリアルなデータとしてビデオ信号が入力されるため、ビデオ信号線には高い周波数の信号が入力される。よって、この消費電力は高いものとなる。したがって、このビデオ信号の入力を減らすことにより、さらなる消費電力の低減が可能となる。なお通常、ビデオ信号などはFPC等から信号線駆動回路へ供給される。ここで、本発明の表示装置の表示パネルの構成の一例を図72に示す。基板7200上に信号線駆動回路7201と走査線駆動回路7202と画素部7203とを有し、画素部7203には走査線と信号線に対応してマトリクスに画素7204が配置されている。そして、この表示パネルにはFPC7205が接続されている。つまり、FPC7205から表示パネルの走査線駆動回路7202にクロック信号(G_CLK)や、クロック反転信号(G_CLKB)や、スタートパルス信号(G_SP)など、信号線駆動回路7201にクロック信号(S_CLK)や、クロック反転信号(S_CLKB)や、スタートパルス信号(S_SP)や、ビデオ信号(Digital Video Data)などが入力されている。つまり、信号の書き込みを行わない画素行のビデオ信号のデータは、FPC7205から信号線駆動回路7201へ入力しないようにすることにより、より消費電力を低減する。
ここで、本実施の形態の表示装置の走査線駆動回路102に適用可能な走査線駆動回路の一例を図6(a)に示す。
まず、図6(a)に示す走査線駆動回路は、パルス出力回路601と出力制御回路602とバッファ回路603とを有する。パルス出力回路601には、クロック信号(G_CLK)、クロック反転信号(G_CLKB)及びスタートパルス信号(G_SP)などが入力されている。そして、それらの信号のタイミングに従って、出力制御回路602に走査信号(SC.1〜SC.m)を入力する。
ここで、出力制御回路602には出力制御信号(G_ENABLE)が入力されている。そして、出力制御信号(G_ENABLE)により、信号の書き込みを停止する画素行の選択を停止するように制御している。出力制御回路602から出力された走査信号(SC.1〜SC.m)はバッファ回路603によって、電流供給能力の高い画素選択信号(G.1〜G.m)に変換され、走査線G1〜Gmに入力される。
次に、図6(a)のさらに詳しい構成例を図6(b)に示す。また、図33のタイミングチャートを用いてこの走査線駆動回路の動作について説明する。
パルス出力回路611は複数段のフリップフロップ回路(FF)614とANDゲート615を有し、ANDゲート615の二つの入力端子は、隣り合うフリップフロップ回路(FF)614の出力端子が接続されている。つまり、各段のフリップフロップ回路(FF)614はANDゲート615より一つ冗長に設けられ、隣り合うフリップフロップ回路(FF)614の出力が、走査線G1〜Gmに対応して設けられた各段のANDゲート615に入力される。
それぞれのフリップフロップ回路(FF)614にはクロック信号(G_CLK)、クロック反転信号(G_CLKB)が入力され、フリップフロップ回路614の第1段目にスタートパルス信号(G_SP)が入力される。図33においてパルス3301がスタートパルス信号である。このパルス3301は、次の段のフリップフロップ回路614に入力される際にクロック信号の1パルス分遅れる。よって、冗長に設けられた第1段目のフリップフロップ回路614と次の段のフリップフロップ回路614の出力が入力される一段目のANDゲート615の出力はパルス3302のようにクロック信号の1パルス分になる。このパルス3302は走査信号SC.1として出力制御回路612の一段目に対応したANDゲート616の一方の入力端子に入力される。同様にi行目のANDゲート615の出力はパルス3303、m行目のANDゲート615の出力はパルス3304のようにそれぞれ走査信号SC.i、走査信号SC.mとして出力制御回路612のそれぞれの段のANDゲート616の一方の入力端子に入力される。
また、出力制御回路612のそれぞれの段のANDゲート616の他方の入力端子には共に出力制御信号(G_ENABLE)が入力されている。この出力制御信号にしたがってそれぞれの段のANDゲート616に入力された走査信号SC.1〜SC.mのタイミングで画素を選択するかしないかが制御される。つまり、ANDゲート616に、入力された走査信号SC.1〜SC.mのタイミングで画素を選択する場合には、走査信号SC1.1〜SC.mはバッファ回路613の各段のバッファ回路617により電流供給能力の高い画素選択信号G.1〜G.mに変換される。そして、それぞれの走査線G1〜Gmに画素選択信号G.1〜G.mが入力される。
一方、ANDゲート616に入力された走査信号SC.1〜SC.mを出力しない場合には、図33に示すように、i行目の走査信号SC.iが出力されるタイミングと同時に出力制御信号(G_ENABLE)にパルス3308が入力され、i行目の画素を選択する画素選択信号G.iのパルスは出力されない。なお、パルス3308は、Lレベルの信号であり、1フレーム期間中のあるサブフレーム期間において、画素への信号の書き込みを行うi行目における画素一行分の信号のデータが、すでにそのi行目の画素へ書き込まれている信号のデータと同じ場合に入力される信号である。こうして、i行目の画素が接続された走査線には画素選択信号G.iのパルスは入力されず、i行目の画素は選択されない。
なお、本実施の形態に適用可能な走査線駆動回路102の構成は図6の構成に限られない。よって、ある走査線に接続された画素を選択しないとき、その走査線をフローティングにするような構成であってもよい。
なお、画素を選択する信号を走査線に入力すると、走査線の配線交差容量や走査線に接続されたトランジスタのゲート容量に代表される負荷容量に電荷を充放電することになる。そこで、本実施の形態に示す表示装置のように、信号の書き込みを行う走査線に接続されている画素行の信号のデータが、すでにその画素行に書き込まれている信号のデータと等しいとき、その画素行の接続された走査線にその画素行を選択する信号を入力しないようにすると、充放電の回数を減らすことができ、消費電力を低減することができる。
また、本発明の表示装置は、信号線駆動回路101にも出力制御回路を有していることが好ましい。そして、1フレーム期間中のあるサブフレーム期間において、画素への信号の書き込みを行う画素行における一行分の信号のデータが、すでにその画素行へ書き込まれている一行分の信号のデータと同じ場合には、信号線駆動回路101の出力制御回路もビデオ信号を出力しないようにするとよい。そのときの、信号線駆動回路101からの出力は、画素を点灯状態とする信号でもよいし、非点灯状態とする信号でもよい。1行前の信号と同じ信号を入力してもよい。同じ信号の場合、充放電しないので、電力を消費しない。信号線には、できるだけ消費電力がかからないような信号を入力すればよい。また、信号線S1〜Snをフローティングにしてもよい。なぜなら、画素に信号を入力しないため、信号線の電位は何でもよい。そのため、最も消費電力が少なくなるような状態にすればよい。
そこで、その画素行分の信号線をフローティングにすると、さらに大幅な消費電力の低減を図ることができる。なぜなら、走査線に接続されている画素分と同数の信号線の配線交差容量への充放電を省略することができるからである。なお、フローティングにしなくとも、その信号線に入力した直前の信号をそのまま出力するようにしても、その信号線にはすでに配線交差容量への充放電が完了しているため、それほど消費電力はかからないからである。
なお、本発明の表示装置は、画素行を選択しているときに、信号線駆動回路から信号線の一列づつにビデオ信号を入力し、画素の一つずつに信号の書き込みを行う点順次方式であってもよいし、選択している画素行の全ての画素に同時に信号の書き込みを行う線順次方式であってもよい。
なお、本実施の形態において、説明した駆動方法は部分表示(いわゆるパーシャル表示)を行う際にも用いることができる。つまり、図76(A)は画面全面に表示を行う場合を示しており、図76(B)は上部に表示をし、下部は非表示としている場合であり、図76(C)は上部と下部を非表示とし、その間の領域を表示領域としている場合である。非表示領域の画素に一度、非表示とする信号が書き込まれたら、表示領域の画素にくり返し信号の書き込みを行う際には非表示領域の画素を選択しないようにすれば消費電力を減らすことができる。なお、リフレッシュ動作として、表示領域の画素へ信号を数回書き込んだら、非表示領域の画素も非表示とする信号を書き込むようにしてもよい。
(実施の形態2)
本実施の形態においては、本発明の線順次方式の表示装置とその動作について説明する。
図3に線順次方式の表示装置の模式図を示す。信号線駆動回路301が図1の表示装置の信号線駆動回路101に相当する。他の共通するところは図1と共通の符号を用いて、その説明を省略する。
信号線駆動回路301は、パルス出力回路302と、第1ラッチ回路303と、第2ラッチ回路304と、出力制御回路305と、を有する。
パルス出力回路302には、クロック信号(S_CLK)、クロック反転信号(S_CLKB)、スタートパルス信号(S_SP)などが入力される。そして、これらの信号のタイミングにしたがって、サンプリングパルスが出力される。
パルス出力回路302により出力されたサンプリングパルスは、第1のラッチ回路303に入力される。第1のラッチ回路303にはビデオ信号(Video Data)が入力されており、サンプリングパルスが入力されるタイミングに従って、第1のラッチ回路303の各段にビデオ信号のデータを保持する。
第1のラッチ回路303において、最終段までビデオ信号のデータの保持が完了すると、水平帰線期間中に、第2のラッチ回路304にラッチパルス信号(Latch Pulse)が入力され、第1のラッチ回路303に保持されていたビデオ信号のデータは、一斉に第2のラッチ回路304に転送される。その後、第2のラッチ回路304に保持されたビデオ信号のデータは画素1行分が同時に出力制御回路305に出力される。
出力制御回路305には出力制御信号(S_ENABLE)が入力されている。そして、出力制御信号のレベルにより、出力制御回路305がビデオ信号を出力するかしないかを決定する。つまり、ビデオ信号を信号線S1〜Snに入力するかしないかを決定する。なお、本実施の形態の表示装置は、信号線駆動回路に出力制御回路305を有していなくとも消費電力の低減を図ることができるが、出力制御回路305を有することにより、さらなる消費電力の低減を図ることができる。出力制御回路305により、ビデオ信号を出力しない場合には、信号線S1〜Snをフローティングにしてもいいし、信号線S1〜Snに固定電位を出力してもいいし、前の行の画素へ入力していたのと同じ信号を出力し続けてもよい。つまり、消費電力が小さくなるような電位を出力しておけばよい。消費電力を低減するには、電荷の充放電を行わないようにすればよい。電位を変化させると電荷が充放電されるので、電位を変化させなければよい。
ここで、本実施の形態の線順次の方式の表示装置の信号線駆動回路301に適用可能な信号線駆動回路の一例を図8(a)に示す。
図8(a)に示す信号線駆動回路はパルス出力回路801、第1のラッチ回路802、第2のラッチ回路803、出力制御回路804を有する。パルス出力回路801には、クロック信号(S_CLK)、クロック反転信号(S_CLKB)、スタートパルス信号(S_SP)が入力される。これらの信号にしたがって順次サンプリングパルスが出力される。
パルス出力回路801から出力されるサンプリングパルスは第1のラッチ回路802に入力され、その信号のタイミングにしたがってビデオ信号(Digital Video Data)が第1のラッチ回路802に保持される。
第1のラッチ回路802において、最終段までビデオ信号の保持が完了すると、水平帰線期間中に、第2のラッチ回路803にラッチパルス(Latch Pulse)が入力され、第1のラッチ回路802に保持されていたビデオ信号は、一斉に第2のラッチ回路803に転送される。
第2のラッチ回路803に転送されたビデオ信号は、出力制御回路804に入力される。さらに、出力制御回路804には出力制御信号(S_ENABLE)が入力されており、この信号によりビデオ信号を信号線S1〜Snに出力するかしないかが制御される。
なお、出力制御回路804では、ビデオ信号を出力しないときに、信号線S1〜Snをフローティングにしてもいいし、固定電位を設定してもよい。固定電位としては、消費電力を低減するような電位を設定しておけばよい。
なお、出力制御信号(S_ENABLE)は、1フレーム期間中のあるサブフレーム期間において、画素への信号の書き込みを行う画素行における一行分のビデオ信号のデータが、前回のサブフレーム期間における一行分のビデオ信号のデータと同じ場合に、出力制御信号はLレベルとなり、一行分のデータが一つでも異なる場合に出力制御信号がHレベルとなる。
つまり、出力制御信号(S_ENABLE)がLレベルのときには、出力制御回路804からビデオ信号が出力されず、Hレベルのとき出力制御回路804からビデオ信号が出力される。
図8(b)には、信号線駆動回路のさらに詳細な構成を示す。また、図34のタイミングチャートを用いてこの信号線駆動回路の動作について説明する。
パルス出力回路811はフリップフロップ回路(FF)815等を複数段用いて構成され、クロック信号(S_CLK)、クロック反転信号(S_CLKB)、スタートパルス信号(S_SP)が入力される。
なお、図34において、TGi−1、TGi、TGi+1、TGi+2はあるサブフレーム期間におけるそれぞれi−1行目の画素、i行目の画素、i+1行目、i+2行目の画素へ入力するビデオ信号を信号線駆動回路の第1のラッチ回路812にラッチする期間を示している。つまり、1ゲート選択期間に相当する。そして、TGi−1にはビデオ信号のデータ3404、TGiにはビデオ信号のデータ3405、TGi+1にはビデオ信号のデータ3406が第1のラッチ回路812に入力される。
まず、TGi−1についての動作の説明をする。それぞれのフリップフロップ回路(FF)815にはクロック信号(S_CLK)、クロック反転信号(S_CLKB)が入力され、フリップフロップ回路815の第1段目にスタートパルス信号(S_SP)が入力される。図34において、パルス3401がTGi−1のスタートパルス信号である。
このパルス3401は、次の段のフリップフロップ回路815に入力される際にクロック信号のパルス分遅れる。このパルス3402はサンプリングパルスSamp.1として第1のラッチ回路812の一列目の画素に対応したLAT1に入力される。同様にn段目のフリップフロップ回路815の出力はパルス3403のようにサンプリングパルスSamp.nとして第1のラッチ回路812のn列目の画素に対応したLAT1に入力される。
また、TGi−1において、第1のラッチ回路812には、ビデオ信号のデータ3404が入力されており、サンプリングパルスが入力されるタイミングに従って、画素の各列に対応した各段のLAT1にビデオ信号を保持する。なお、ここでのサンプリングパルスが入力されるタイミングとは、サンプリングパルスがHレベルからLレベルに立ち下がるときのことである。このときに、第1のラッチ回路812に入力されているビデオ信号が、第1のラッチ回路812のそれぞれの段に保持される。
第1のラッチ回路812において、最終段までビデオ信号の保持が完了すると、水平帰線期間中に、第2のラッチ回路813にラッチパルス(Latch Pulse)3407が入力され、第1のラッチ回路812に保持されていたビデオ信号は、一斉に第2のラッチ回路813に転送される。その後、第2のラッチ回路813に保持されたビデオ信号は1行分が同時に出力制御回路814へ入力される。
なお、出力制御回路814には出力制御信号(S_ENABLE)が入力されており、この信号のレベルによりビデオ信号を信号線S1〜Snに出力するかしないかが制御される。
なお、出力制御信号(S_ENABLE)は、1フレーム期間中のあるサブフレーム期間において、画素への信号の書き込みを行う画素行における一行分のビデオ信号のデータが、前回のサブフレーム期間における一行分のビデオ信号のデータと同じ場合に、出力制御信号はLレベルとなり、一行分のデータが一つでも異なる場合に出力制御信号がHレベルとなる。
つまり、出力制御信号(S_ENABLE)がLレベルのときには、出力制御回路814の各段に設けられたアナログスイッチがオフするため出力制御回路814からビデオ信号が出力されず、Hレベルのときには、各段に設けられたアナログスイッチがオンするため出力制御回路814からビデオ信号が出力される。
続いて、TGiに移る。すると、出力制御信号(S_ENABLE)はHレベルであるため第2のラッチ回路813に保持されたビデオ信号のデータ3404が出力制御回路814を介して信号線S1〜Snに出力される。そして、再び、フリップフロップ回路815の第1段目にスタートパルス信号(S_SP)が入力される。パルス3408がTGiのスタートパルス信号である。すると、再びサンプリングパルスが出力される。そして、このサンプリングパルスのタイミングに従ってビデオ信号のデータ3405が第1のラッチ回路812の各段に保持される。そして、ラッチパルス3409が入力されると、このビデオ信号のデータ3405が第2のラッチ回路813に一斉に転送される。そして、このビデオ信号のデータ3405は1行分が同時に出力制御回路814へ入力される。
続いて、TGi+1に移る。すると、出力制御信号(S_ENABLE)はLレベルであるため第2のラッチ回路813に保持されたビデオ信号のデータ3405は出力制御回路814から出力されない。つまり、信号線S1〜Snはフローティングとなっている。そして、再び、フリップフロップ回路815の第1段目にスタートパルス信号(S_SP)が入力される。パルス3410がTGi+1のスタートパルス信号である。すると、再びサンプリングパルスが出力される。そして、このサンプリングパルスのタイミングに従ってビデオ信号のデータ3406が第1のラッチ回路812の各段に保持される。そして、ラッチパルス3412が入力されると、このビデオ信号のデータ3406が第2のラッチ回路813に一斉に転送される。そして、このビデオ信号のデータ3406は1行分が同時に出力制御回路814へ入力される。
続いて、TGi+2に移る。すると、出力制御信号(S_ENABLE)はHレベルであるため第2のラッチ回路813に保持されたビデオ信号のデータ3406が出力制御回路814を介して信号線S1〜Snに出力される。また、再び、フリップフロップ回路815の第1段目にスタートパルス信号(S_SP)が入力される。パルス3413がTGi+2のスタートパルス信号である。
そして、書き込み期間においては、上述した動作を繰り返し、サブフレーム分のビデオ信号の処理を行う。さらに、サブフレーム分の処理を繰り返すことで1フレームの画像を表示することができる。
なお、i行目の画素へ書き込むビデオ信号のデータがすでにi行目の画素に書き込まれている信号のデータと等しいため、i行目の画素への信号書き込み時間、つまり、TGi+1の間は信号線S1〜Snをフローティングにしている。よって、信号線への充放電を省略することができ、消費電力の低減を図ることができる。
また、信号の書き込みを停止する画素行のビデオ信号を、シリアルからパラレルの信号に変換する期間においては、信号のデータ保持の開始のきっかけとなるスタートパルス信号(S_SP)のパルスを入力しないようにしてもよい。つまり、図68に示すように、TGiのときには、スタートパルス信号(S_SP)のパルスを入力しない。よって、パルス出力回路811からサンプリングパルスが出力されないため、第1のラッチ回路812でのビデオ信号のデータ3405の保持が行われない。したがって、第1のラッチ回路812への電荷の充放電を省略することができる。よって、さらなる消費電力を低減することができる。他の信号の説明は図34と同様であるので省略する。
また、信号の書き込みを停止する画素行のビデオ信号を、シリアルからパラレルの信号に変換する期間においては、信号線駆動回路へビデオ信号の入力を停止するようにしてもよい。つまり、図69に示すように、TGiのときには、ビデオ信号(Video Data)を信号線駆動回路へ入力しないようにしてもよい。なぜならこのときTGiで保持するビデオ信号は、信号線S1〜Snへ出力されないため、そもそもビデオ信号の入力をする必要がないからである。そして、このビデオ信号の入力を停止することにより、ビデオ線への電荷の充放電が省略できるので消費電力が低減される。そして、TGiはビデオ線へ消費電力が小さくなるような電位を入力すればよい。または、ビデオ信号をフローティングにしてもよい。他の信号の説明は図34と同様であるので省略する。なお、このような場合、外部から信号が入力される接続端子と信号線駆動回路が画素部を挟んで形成されている場合に特に有効である。そのような構成を図80に示す。図80は、基板8000上に信号線駆動回路8001、走査線駆動回路8002、画素部8003及び接続端子部8005を有している。画素部8003上には、画素部8003を覆うように対向電極8004が形成され、対向電極8004は、接続端子部に形成された対向電極の低電源電位が入力される複数の接続端子8007から伸張した接続端子8007のパッドより幅広の配線とコンタクトホール8008を介して接続されている。そして、ビデオ信号が入力される接続端子8006はビデオ線8009により信号線駆動回路8001と接続されている。本構成の場合には、対向電極8004への電源供給ラインの抵抗(接続端子8007とFPC端子との接触抵抗や、対向電極8004と接続端子8007との間の配線抵抗など)を小さくすることができる。よって、電源供給ラインでの電圧降下を低減し、対向電極の電位を正常にすることができる。そして、ビデオ線8009のように引き回し配線が長くなっても、ビデオ線8009の充放電を減らすことができるので消費電力の低減を図ることができる。
また、信号の書き込みを停止する画素行のビデオ信号を、シリアルからパラレルの信号に変換する期間においては、クロック信号(S_CLK)やクロック反転信号(S_CLKB)等の入力を停止するようにしてもよい。つまり、図70に示すように、TGiのときには、クロック信号(S_CLK)やクロック反転信号(S_CLKB)を信号線駆動回路へ入力しないようにしてもよい。例えば、クロック信号(S_CLK)とクロック反転信号(S_CLKB)とで互いに反転している一定の電位(一方がHレベル、他方がLレベル)を入力するようにしてもよい。なぜなら、一定の電位にしておけば、電荷の充放電が行われない。よって、消費電力が低減されるからである。他の信号の説明は図34と同様であるので省略する。
また、信号の書き込みを停止する画素行のビデオ信号を、シリアルからパラレルの信号に変換する期間においては、ラッチパルスの入力を停止するようにしてもよい。つまり、図104に示すように、TGiのときには、ラッチパルス(Latch Pulse)を信号線駆動回路へ入力しないようにしてもよい。すると、第1のラッチ回路812から第2のラッチ回路813への信号の転送が行われないため、電荷の充放電を省略することができる。よって、消費電力を低減することができる。他の信号の説明は図34と同様であるので省略する。
また、信号の書き込みを停止する画素行のビデオ信号を、シリアルからパラレルの信号に変換する期間においては、信号のデータ保持の開始のきっかけとなるスタートパルス信号(S_SP)のパルスを入力しないようにしてもよい。また、信号線駆動回路へビデオ信号の入力を停止するようにしてもよい。つまり、図82に示すように、TGiのときには、スタートパルス信号(S_SP)のパルスを入力しない。よって、パルス出力回路811からサンプリングパルスが出力されないため、第1のラッチ回路812でのビデオ信号のデータ3405の保持が行われない。したがって、第1のラッチ回路812への電荷の充放電を省略することができる。また、ビデオ信号(Video Data)を信号線駆動回路へ入力しない。なぜならTGiで保持したビデオ信号は、信号線S1〜Snへ出力されないため、そもそもビデオ信号の入力をする必要がないからである。そして、このおビデオ信号の入力を停止することにより、ビデオ線への電荷の充放電が省略できるので消費電力が低減される。そして、TGiはビデオ線へ消費電力が小さくなるような電位を入力すればよい。よって、消費電力を低減することができる。他の信号の説明は図34と同様であるので省略する。
また、信号の書き込みを停止する画素行のビデオ信号を、シリアルからパラレルの信号に変換する期間においては、信号のデータ保持の開始のきっかけとなるスタートパルス信号(S_SP)のパルスを入力しないようにしてもよい。また、クロック信号(S_CLK)やクロック反転信号(S_CLKB)等の入力を停止するようにしてもよい。つまり、図83に示すように、TGiのときには、スタートパルス信号(S_SP)のパルスを入力しない。よって、パルス出力回路811からサンプリングパルスが出力されないため、第1のラッチ回路812でのビデオ信号のデータ3405の保持が行われない。したがって、第1のラッチ回路812への電荷の充放電を省略することができる。よって、消費電力を低減することができる。また、クロック信号(S_CLK)やクロック反転信号(S_CLKB)を信号線駆動回路へ入力しない。例えば、クロック信号(S_CLK)とクロック反転信号(S_CLKB)で反転している一定の電位(一方がHレベル、他方がLレベル)を入力するようにしてもよい。なぜなら、一定の電位にしておけば、電荷の充放電が行われない。よって、消費電力が低減されるからである。他の信号の説明は図34と同様であるので省略する。
また、信号の書き込みを停止する画素行のビデオ信号を、シリアルからパラレルの信号に変換する期間においては、信号のデータ保持の開始のきっかけとなるスタートパルス信号(S_SP)のパルスを入力しないようにしてもよい。また、ラッチパルスの入力を停止するようにしてもよい。つまり、図84に示すように、TGiのときには、スタートパルス信号(S_SP)のパルスを入力しない。よって、パルス出力回路811からサンプリングパルスが出力されないため、第1のラッチ回路812でのビデオ信号のデータ3405の保持が行われない。したがって、第1のラッチ回路812への電荷の充放電を省略することができる。また、ラッチパルス(Latch Pulse)を信号線駆動回路へ入力しない。すると、第1のラッチ回路812から第2のラッチ回路813への信号の転送が行われないため、電荷の充放電を省略することができる。よって、さらに消費電力を低減することができる。他の信号の説明は図34と同様であるので省略する。
また、信号の書き込みを停止する画素行のビデオ信号を、シリアルからパラレルの信号に変換する期間においては、信号線駆動回路へビデオ信号の入力を停止するようにしてもよい。また、クロック信号(S_CLK)やクロック反転信号(S_CLKB)等の入力を停止するようにしてもよい。つまり、図85に示すように、TGiのときには、ビデオ信号(Video Data)を信号線駆動回路へ入力しないようにしてもよい。なぜならTGiで保持したビデオ信号は、信号線S1〜Snへ出力されないため、そもそもビデオ信号の入力をする必要がないからである。そして、このおビデオ信号の入力を停止することにより、ビデオ線への電荷の充放電が省略できるので消費電力が低減される。そして、TGiはビデオ線へ消費電力が小さくなるような電位を入力すればよい。さらに、TGiのときには、クロック信号(S_CLK)やクロック反転信号(S_CLKB)を信号線駆動回路へ入力しない。例えば、クロック信号(S_CLK)とクロック反転信号(S_CLKB)で反転している一定の電位(一方がHレベル、他方がLレベル)を入力するようにしてもよい。なぜなら、一定の電位にしておけば、電荷の充放電が行われない。よって、消費電力が低減されるからである。他の信号の説明は図34と同様であるので省略する。
また、信号の書き込みを停止する画素行のビデオ信号を、シリアルからパラレルの信号に変換する期間においては、信号線駆動回路へビデオ信号の入力を停止するようにしてもよい。また、ラッチパルスの入力を停止するようにしてもよい。つまり、図86に示すように、TGiのときには、ビデオ信号(Video Data)を信号線駆動回路へ入力しないようにしてもよい。なぜならTGiで保持したビデオ信号は、信号線S1〜Snへ出力されないため、そもそもビデオ信号の入力をする必要がないからである。そして、このおビデオ信号の入力を停止することにより、ビデオ線への電荷の充放電が省略できるので消費電力が低減される。そして、TGiはビデオ線へ消費電力が小さくなるような電位を入力すればよい。また、TGiのときには、ラッチパルス(Latch Pulse)を信号線駆動回路へ入力しない。すると、第1のラッチ回路812から第2のラッチ回路813への信号の転送が行われないため、電荷の充放電を省略することができる。よって、消費電力を低減することができる。他の信号の説明は図34と同様であるので省略する。
また、信号の書き込みを停止する画素行のビデオ信号を、シリアルからパラレルの信号に変換する期間においては、クロック信号(S_CLK)やクロック反転信号(S_CLKB)等の入力を停止するようにしてもよい。また、ラッチパルスの入力を停止するようにしてもよい。つまり、図87に示すように、TGiのときには、クロック信号(S_CLK)やクロック反転信号(S_CLKB)を信号線駆動回路へ入力しないようにしてもよい。例えば、クロック信号(S_CLK)とクロック反転信号(S_CLKB)で反転している一定の電位(一方がHレベル、他方がLレベル)を入力するようにしてもよい。なぜなら、一定の電位にしておけば、電荷の充放電が行われない。よって、消費電力が低減されるからである。さらに、TGiのときには、ラッチパルス(Latch Pulse)を信号線駆動回路へ入力しないようにしてもよい。すると、第1のラッチ回路812から第2のラッチ回路813への信号の転送が行われないため、電荷の充放電を省略することができる。よって、消費電力を低減することができる。他の信号の説明は図34と同様であるので省略する。
また、信号の書き込みを停止する画素行のビデオ信号を、シリアルからパラレルの信号に変換する期間においては、信号のデータ保持の開始のきっかけとなるスタートパルス信号(S_SP)のパルスを入力しないようにしてもよい。また、信号線駆動回路へビデオ信号の入力を停止するようにしてもよい。また、クロック信号(S_CLK)やクロック反転信号(S_CLKB)等の入力を停止するようにしてもよい。つまり、図88に示すように、TGiのときには、スタートパルス信号(S_SP)のパルスを入力しない。よって、パルス出力回路811からサンプリングパルスが出力されないため、第1のラッチ回路812でのビデオ信号のデータ3405の保持が行われない。したがって、第1のラッチ回路812への電荷の充放電を省略することができる。また、ビデオ信号(Video Data)を信号線駆動回路へ入力しない。なぜならTGiで保持したビデオ信号は、信号線S1〜Snへ出力されないため、そもそもビデオ信号の入力をする必要がないからである。そして、このおビデオ信号の入力を停止することにより、ビデオ線への電荷の充放電が省略できるので消費電力が低減される。そして、TGiはビデオ線へ消費電力が小さくなるような電位を入力すればよい。よって、消費電力を低減することができる。また、TGiのときには、クロック信号(S_CLK)やクロック反転信号(S_CLKB)を信号線駆動回路へ入力しないようにしてもよい。例えば、クロック信号(S_CLK)とクロック反転信号(S_CLKB)で反転している一定の電位(一方がHレベル、他方がLレベル)を入力するようにしてもよい。なぜなら、一定の電位にしておけば、電荷の充放電が行われない。よって、消費電力が低減されるからである。他の信号の説明は図34と同様であるので省略する。
また、信号の書き込みを停止する画素行のビデオ信号を、シリアルからパラレルの信号に変換する期間においては、信号のデータ保持の開始のきっかけとなるスタートパルス信号(S_SP)のパルスを入力しないようにしてもよい。また、クロック信号(S_CLK)やクロック反転信号(S_CLKB)等の入力を停止するようにしてもよい。また、ラッチパルスの入力を停止するようにしてもよい。つまり、図89に示すように、TGiのときには、スタートパルス信号(S_SP)のパルスを入力しない。よって、パルス出力回路811からサンプリングパルスが出力されないため、第1のラッチ回路812でのビデオ信号のデータ3405の保持が行われない。したがって、第1のラッチ回路812への電荷の充放電を省略することができる。よって、消費電力を低減することができる。また、クロック信号(S_CLK)やクロック反転信号(S_CLKB)を信号線駆動回路へ入力しない。例えば、クロック信号(S_CLK)とクロック反転信号(S_CLKB)で反転している一定の電位(一方がHレベル、他方がLレベル)を入力するようにしてもよい。なぜなら、一定の電位にしておけば、電荷の充放電が行われない。よって、消費電力が低減されるからである。また、TGiのときには、ラッチパルス(Latch Pulse)を信号線駆動回路へ入力しないようにしてもよい。すると、第1のラッチ回路812から第2のラッチ回路813への信号の転送が行われないため、電荷の充放電を省略することができる。よって、消費電力を低減することができる。他の信号の説明は図34と同様であるので省略する。
また、信号の書き込みを停止する画素行のビデオ信号を、シリアルからパラレルの信号に変換する期間においては、信号線駆動回路へビデオ信号の入力を停止するようにしてもよい。また、クロック信号(S_CLK)やクロック反転信号(S_CLKB)等の入力を停止するようにしてもよい。また、ラッチパルスの入力を停止するようにしてもよい。つまり、図90に示すように、TGiのときには、ビデオ信号(Video Data)を信号線駆動回路へ入力しないようにしてもよい。なぜならTGiで保持したビデオ信号は、信号線S1〜Snへ出力されないため、そもそもビデオ信号の入力をする必要がないからである。そして、このおビデオ信号の入力を停止することにより、ビデオ線への電荷の充放電が省略できるので消費電力が低減される。そして、TGiはビデオ線へ消費電力が小さくなるような電位を入力すればよい。さらに、TGiのときには、クロック信号(S_CLK)やクロック反転信号(S_CLKB)を信号線駆動回路へ入力しない。例えば、クロック信号(S_CLK)とクロック反転信号(S_CLKB)で反転している一定の電位(一方がHレベル、他方がLレベル)を入力するようにしてもよい。なぜなら、一定の電位にしておけば、電荷の充放電が行われない。よって、消費電力が低減されるからである。また、TGiのときには、ラッチパルス(Latch Pulse)を信号線駆動回路へ入力しないようにしてもよい。すると、第1のラッチ回路812から第2のラッチ回路813への信号の転送が行われないため、電荷の充放電を省略することができる。よって、消費電力を低減することができる。他の信号の説明は図34と同様であるので省略する。
また、信号の書き込みを停止する画素行のビデオ信号を、シリアルからパラレルの信号に変換する期間においては、信号のデータ保持の開始のきっかけとなるスタートパルス信号(S_SP)のパルスを入力しないようにしてもよい。また、信号線駆動回路へビデオ信号の入力を停止するようにしてもよい。また、クロック信号(S_CLK)やクロック反転信号(S_CLKB)等の入力を停止するようにしてもよい。また、ラッチパルスの入力を停止するようにしてもよい。つまり、図91に示すように、TGiのときには、スタートパルス信号(S_SP)のパルスを入力しない。よって、パルス出力回路811からサンプリングパルスが出力されないため、第1のラッチ回路812でのビデオ信号のデータ3405の保持が行われない。したがって、第1のラッチ回路812への電荷の充放電を省略することができる。また、ビデオ信号(Video Data)を信号線駆動回路へ入力しない。なぜならTGiで保持したビデオ信号は、信号線S1〜Snへ出力されないため、そもそもビデオ信号の入力をする必要がないからである。そして、このおビデオ信号の入力を停止することにより、ビデオ線への電荷の充放電が省略できるので消費電力が低減される。そして、TGiはビデオ線へ消費電力が小さくなるような電位を入力すればよい。よって、消費電力を低減することができる。また、TGiのときには、クロック信号(S_CLK)やクロック反転信号(S_CLKB)を信号線駆動回路へ入力しないようにしてもよい。例えば、クロック信号(S_CLK)とクロック反転信号(S_CLKB)で反転している一定の電位(一方がHレベル、他方がLレベル)を入力するようにしてもよい。なぜなら、一定の電位にしておけば、電荷の充放電が行われない。よって、消費電力が低減されるからである。また、TGiのときには、ラッチパルス(Latch Pulse)を信号線駆動回路へ入力しないようにしてもよい。すると、第1のラッチ回路812から第2のラッチ回路813への信号の転送が行われないため、電荷の充放電を省略することができる。よって、消費電力を低減することができる。他の信号の説明は図34と同様であるので省略する。
なお、本発明の表示装置に適用可能な信号線駆動回路はこれに限られない。つまり、1フレーム期間中のあるサブフレーム期間において、画素への信号の書き込みを行う画素行における一行分の画素のビデオ信号のデータが、すでにその画素行に書き込まれている一行分の信号のデータと同じ場合に、その画素行が選択されていなければその画素行への信号の書き込みは行われない。よって、前の行の画素へ入力した信号をそのまま信号線へ入力し続けてもいいし、消費電力が小さくなる電位を信号線へ入力し続ける構成であってもよい。
よって、出力制御回路814は有していなくともよい。しかし、上述したように、前の行の画素へ入力した信号をそのまま出力するとより消費電力が低減されるため、信号の書き込みを停止する画素行のビデオ信号を、第1のラッチ回路812にてラッチさせるための期間においては、信号のデータ保持の開始のきっかけとなるスタートパルス信号(S_SP)のパルスを入力しないようにするか、ラッチパルスの入力を停止するようにするのが望ましい。
つまり、信号の書き込みを停止する画素行のビデオ信号を、シリアルからパラレルの信号に変換する期間においては、ラッチパルスの入力を停止するようにする。つまり、図92に示すように、TGiのときには、ラッチパルス(Latch Pulse)を信号線駆動回路へ入力しないようにしてもよい。すると、第1のラッチ回路812から第2のラッチ回路813への信号の転送が行われないため、電荷の充放電を省略することができる。よって、消費電力を低減することができる。また、TGiでラッチパルスが入力されないことから、第1のラッチ回路812から第2のラッチ回路813へはビデオ信号のデータ3405の転送が行われない。よって、第2のラッチ回路813にはビデオ信号のデータ3404のデータがそのまま保持されている。そして、TGi+1においてもこの信号を信号線S1〜Snへ出力する。よって、信号線S1〜Snへ改めて充放電を行う必要がないため消費電力を低減することができる。他の信号の説明は図34と同様であるので省略する。
また、信号の書き込みを停止する画素行のビデオ信号を、シリアルからパラレルの信号に変換する期間においては、ラッチパルスの入力を停止するようにする。また、信号のデータ保持の開始のきっかけとなるスタートパルス信号(S_SP)のパルスを入力しないようにしてもよい。つまり、図93に示すように、TGiのときには、ラッチパルス(Latch Pulse)を信号線駆動回路へ入力しないようにしてもよい。すると、第1のラッチ回路812から第2のラッチ回路813への信号の転送が行われないため、電荷の充放電を省略することができる。よって、消費電力を低減することができる。また、TGiでラッチパルスが入力されないことから、第1のラッチ回路812から第2のラッチ回路813へはビデオ信号のデータ3405の転送が行われない。よって、第2のラッチ回路813にはビデオ信号のデータ3404のデータがそのまま保持されている。そして、TGi+1においてもこの信号を信号線S1〜Snへ出力する。よって、信号線S1〜Snへ改めて充放電を行う必要がないため消費電力を低減することができる。また、TGiにおいて、第1のラッチ回路812から第2のラッチ回路813へは信号の転送が行われないため、TGiのときには、スタートパルス信号(S_SP)のパルスを入力しない。よって、パルス出力回路811からサンプリングパルスが出力されないため、第1のラッチ回路812でのビデオ信号のデータ3405の保持が行われない。したがって、第1のラッチ回路812への電荷の充放電を省略することができる。他の信号の説明は図34と同様であるので省略する。
つまり、信号の書き込みを停止する画素行のビデオ信号を、シリアルからパラレルの信号に変換する期間においては、ラッチパルスの入力を停止するようにする。また、信号線駆動回路へビデオ信号の入力を停止するようにしてもよい。つまり、図94に示すように、TGiのときには、ラッチパルス(Latch Pulse)を信号線駆動回路へ入力しない。すると、第1のラッチ回路812から第2のラッチ回路813への信号の転送が行われないため、電荷の充放電を省略することができる。よって、消費電力を低減することができる。また、TGiでラッチパルスが入力されないことから、第1のラッチ回路812から第2のラッチ回路813へはビデオ信号のデータ3405の転送が行われない。よって、第2のラッチ回路813にはビデオ信号のデータ3404のデータがそのまま保持されている。そして、TGi+1においてもこの信号を信号線S1〜Snへ出力する。よって、信号線S1〜Snへ改めて充放電を行う必要がないため消費電力を低減することができる。TGiのときには、ビデオ信号(Video Data)を信号線駆動回路へ入力しないようにしてもよい。なぜならTGiで保持したビデオ信号は、信号線S1〜Snへ出力されないため、そもそもビデオ信号の入力をする必要がないからである。そして、このおビデオ信号の入力を停止することにより、ビデオ線への電荷の充放電が省略できるので消費電力が低減される。そして、TGiはビデオ線へ消費電力が小さくなるような電位を入力すればよい。また、他の信号の説明は図34と同様であるので省略する。
つまり、信号の書き込みを停止する画素行のビデオ信号を、シリアルからパラレルの信号に変換する期間においては、ラッチパルスの入力を停止するようにする。また、クロック信号(S_CLK)やクロック反転信号(S_CLKB)等の入力を停止するようにする。つまり、図95に示すように、TGiのときには、ラッチパルス(Latch Pulse)を信号線駆動回路へ入力しないようにしてもよい。すると、第1のラッチ回路812から第2のラッチ回路813への信号の転送が行われないため、電荷の充放電を省略することができる。よって、消費電力を低減することができる。また、TGiでラッチパルスが入力されないことから、第1のラッチ回路812から第2のラッチ回路813へはビデオ信号のデータ3405の転送が行われない。よって、第2のラッチ回路813にはビデオ信号のデータ3404のデータがそのまま保持されている。そして、TGi+1においてもこの信号を信号線S1〜Snへ出力する。よって、信号線S1〜Snへ改めて充放電を行う必要がないため消費電力を低減することができる。また、TGiのときには、クロック信号(S_CLK)やクロック反転信号(S_CLKB)を信号線駆動回路へ入力しないようにしてもよい。例えば、クロック信号(S_CLK)とクロック反転信号(S_CLKB)で反転している一定の電位(一方がHレベル、他方がLレベル)を入力するようにしてもよい。なぜなら、一定の電位にしておけば、電荷の充放電が行われない。よって、消費電力が低減されるからである。他の信号の説明は図34と同様であるので省略する。
また、信号の書き込みを停止する画素行のビデオ信号を、シリアルからパラレルの信号に変換する期間においては、ラッチパルスの入力を停止するようにする。また、信号のデータ保持の開始のきっかけとなるスタートパルス信号(S_SP)のパルスを入力しないようにしてもよい。また、信号線駆動回路へビデオ信号の入力を停止するようにする。つまり、図96に示すように、TGiのときには、ラッチパルス(Latch Pulse)を信号線駆動回路へ入力しないようにしてもよい。すると、第1のラッチ回路812から第2のラッチ回路813への信号の転送が行われないため、電荷の充放電を省略することができる。よって、消費電力を低減することができる。また、TGiでラッチパルスが入力されないことから、第1のラッチ回路812から第2のラッチ回路813へはビデオ信号のデータ3405の転送が行われない。よって、第2のラッチ回路813にはビデオ信号のデータ3404のデータがそのまま保持されている。そして、TGi+1においてもこの信号を信号線S1〜Snへ出力する。よって、信号線S1〜Snへ改めて充放電を行う必要がないため消費電力を低減することができる。また、TGiにおいて、第1のラッチ回路812から第2のラッチ回路813へは信号の転送が行われないため、TGiのときには、スタートパルス信号(S_SP)のパルスを入力しない。よって、パルス出力回路811からサンプリングパルスが出力されないため、第1のラッチ回路812でのビデオ信号のデータ3405の保持が行われない。したがって、第1のラッチ回路812への電荷の充放電を省略することができる。TGiのときには、ビデオ信号(Video Data)を信号線駆動回路へ入力しないようにしてもよい。なぜならTGiで保持したビデオ信号は、信号線S1〜Snへ出力されないため、そもそもビデオ信号の入力をする必要がないからである。そして、このおビデオ信号の入力を停止することにより、ビデオ線への電荷の充放電が省略できるので消費電力が低減される。そして、TGiはビデオ線へ消費電力が小さくなるような電位を入力すればよい。他の信号の説明は図34と同様であるので省略する。
また、信号の書き込みを停止する画素行のビデオ信号を、シリアルからパラレルの信号に変換する期間においては、ラッチパルスの入力を停止するようにする。また、信号のデータ保持の開始のきっかけとなるスタートパルス信号(S_SP)のパルスを入力しないようにしてもよい。また、クロック信号(S_CLK)やクロック反転信号(S_CLKB)等の入力を停止するようにする。つまり、図97に示すように、TGiのときには、ラッチパルス(Latch Pulse)を信号線駆動回路へ入力しないようにしてもよい。すると、第1のラッチ回路812から第2のラッチ回路813への信号の転送が行われないため、電荷の充放電を省略することができる。よって、消費電力を低減することができる。また、TGiでラッチパルスが入力されないことから、第1のラッチ回路812から第2のラッチ回路813へはビデオ信号のデータ3405の転送が行われない。よって、第2のラッチ回路813にはビデオ信号のデータ3404のデータがそのまま保持されている。そして、TGi+1においてもこの信号を信号線S1〜Snへ出力する。よって、信号線S1〜Snへ改めて充放電を行う必要がないため消費電力を低減することができる。また、TGiにおいて、第1のラッチ回路812から第2のラッチ回路813へは信号の転送が行われないため、TGiのときには、スタートパルス信号(S_SP)のパルスを入力しない。よって、パルス出力回路811からサンプリングパルスが出力されないため、第1のラッチ回路812でのビデオ信号のデータ3405の保持が行われない。したがって、第1のラッチ回路812への電荷の充放電を省略することができる。TGiのときには、クロック信号(S_CLK)やクロック反転信号(S_CLKB)を信号線駆動回路へ入力しないようにしてもよい。例えば、クロック信号(S_CLK)とクロック反転信号(S_CLKB)で反転している一定の電位(一方がHレベル、他方がLレベル)を入力するようにしてもよい。なぜなら、一定の電位にしておけば、電荷の充放電が行われない。よって、消費電力が低減されるからである。他の信号の説明は図34と同様であるので省略する。
つまり、信号の書き込みを停止する画素行のビデオ信号を、シリアルからパラレルの信号に変換する期間においては、ラッチパルスの入力を停止するようにする。また、信号線駆動回路へビデオ信号の入力を停止するようにしてもよい。また、クロック信号(S_CLK)やクロック反転信号(S_CLKB)等の入力を停止するようにする。つまり、図98に示すように、TGiのときには、ラッチパルス(Latch Pulse)を信号線駆動回路へ入力しない。すると、第1のラッチ回路812から第2のラッチ回路813への信号の転送が行われないため、電荷の充放電を省略することができる。よって、消費電力を低減することができる。また、TGiでラッチパルスが入力されないことから、第1のラッチ回路812から第2のラッチ回路813へはビデオ信号のデータ3405の転送が行われない。よって、第2のラッチ回路813にはビデオ信号のデータ3404のデータがそのまま保持されている。そして、TGi+1においてもこの信号を信号線S1〜Snへ出力する。よって、信号線S1〜Snへ改めて充放電を行う必要がないため消費電力を低減することができる。TGiのときには、ビデオ信号(Video Data)を信号線駆動回路へ入力しないようにしてもよい。なぜならTGiで保持したビデオ信号は、信号線S1〜Snへ出力されないため、そもそもビデオ信号の入力をする必要がないからである。そして、このおビデオ信号の入力を停止することにより、ビデオ線への電荷の充放電が省略できるので消費電力が低減される。そして、TGiはビデオ線へ消費電力が小さくなるような電位を入力すればよい。TGiのときには、クロック信号(S_CLK)やクロック反転信号(S_CLKB)を信号線駆動回路へ入力しないようにしてもよい。例えば、クロック信号(S_CLK)とクロック反転信号(S_CLKB)で反転している一定の電位(一方がHレベル、他方がLレベル)を入力するようにしてもよい。なぜなら、一定の電位にしておけば、電荷の充放電が行われない。よって、消費電力が低減されるからである。また、他の信号の説明は図34と同様であるので省略する。
また、信号の書き込みを停止する画素行のビデオ信号を、シリアルからパラレルの信号に変換する期間においては、ラッチパルスの入力を停止するようにする。また、信号のデータ保持の開始のきっかけとなるスタートパルス信号(S_SP)のパルスを入力しないようにしてもよい。また、信号線駆動回路へビデオ信号の入力を停止するようにする。また、クロック信号(S_CLK)やクロック反転信号(S_CLKB)等の入力を停止するようにする。つまり、図99に示すように、TGiのときには、ラッチパルス(Latch Pulse)を信号線駆動回路へ入力しないようにしてもよい。すると、第1のラッチ回路812から第2のラッチ回路813への信号の転送が行われないため、電荷の充放電を省略することができる。よって、消費電力を低減することができる。また、TGiでラッチパルスが入力されないことから、第1のラッチ回路812から第2のラッチ回路813へはビデオ信号のデータ3405の転送が行われない。よって、第2のラッチ回路813にはビデオ信号のデータ3404のデータがそのまま保持されている。そして、TGi+1においてもこの信号を信号線S1〜Snへ出力する。よって、信号線S1〜Snへ改めて充放電を行う必要がないため消費電力を低減することができる。また、TGiにおいて、第1のラッチ回路812から第2のラッチ回路813へは信号の転送が行われないため、TGiのときには、スタートパルス信号(S_SP)のパルスを入力しない。よって、パルス出力回路811からサンプリングパルスが出力されないため、第1のラッチ回路812でのビデオ信号のデータ3405の保持が行われない。したがって、第1のラッチ回路812への電荷の充放電を省略することができる。TGiのときには、ビデオ信号(Video Data)を信号線駆動回路へ入力しないようにしてもよい。なぜならTGiで保持したビデオ信号は、信号線S1〜Snへ出力されないため、そもそもビデオ信号の入力をする必要がないからである。そして、このおビデオ信号の入力を停止することにより、ビデオ線への電荷の充放電が省略できるので消費電力が低減される。そして、TGiはビデオ線へ消費電力が小さくなるような電位を入力すればよい。TGiのときには、クロック信号(S_CLK)やクロック反転信号(S_CLKB)を信号線駆動回路へ入力しないようにしてもよい。例えば、クロック信号(S_CLK)とクロック反転信号(S_CLKB)で反転している一定の電位(一方がHレベル、他方がLレベル)を入力するようにしてもよい。なぜなら、一定の電位にしておけば、電荷の充放電が行われない。よって、消費電力が低減されるからである。他の信号の説明は図34と同様であるので省略する。
また、信号の書き込みを停止する画素行のビデオ信号を、シリアルからパラレルの信号に変換する期間においては、信号のデータ保持の開始のきっかけとなるスタートパルス信号(S_SP)のパルスを入力しないようにしてもよい。つまり、図100に示すように、TGiのときには、スタートパルス信号(S_SP)のパルスを入力しない。よって、パルス出力回路811からサンプリングパルスが出力されないため、第1のラッチ回路812でのビデオ信号のデータ3405の保持が行われない。したがって、第1のラッチ回路812への電荷の充放電を省略することができる。よって、ラッチパルス3409が入力されることによって、第2のラッチ回路813に転送される信号のデータはもともと第2のラッチ回路813に保持されているデータと同じなので、第2のラッチ回路813への充放電はほとんどない。また、TGi+1にて信号線S1〜Snへ出力する信号のデータもTGiにて信号線S1〜Snへ出力したビデオ信号のデータ3404なので、信号線S1〜Snへの電荷の充放電はほとんどない。よって、消費電力を低減することができる。また、他の信号の説明は図34と同様であるので省略する。
また、信号の書き込みを停止する画素行のビデオ信号を、シリアルからパラレルの信号に変換する期間においては、信号のデータ保持の開始のきっかけとなるスタートパルス信号(S_SP)のパルスを入力しないようにしてもよい。また、信号線駆動回路へビデオ信号の入力を停止する。つまり、図101に示すように、TGiのときには、スタートパルス信号(S_SP)のパルスを入力しない。よって、パルス出力回路811からサンプリングパルスが出力されないため、第1のラッチ回路812でのビデオ信号のデータ3405の保持が行われない。したがって、第1のラッチ回路812への電荷の充放電を省略することができる。よって、ラッチパルス3409が入力されることによって、第2のラッチ回路813に転送される信号のデータはもともと第2のラッチ回路813に保持されているデータと同じなので、第2のラッチ回路813への充放電はほとんどない。また、TGi+1にて信号線S1〜Snへ出力する信号のデータも信号線S1〜Snへ出力したビデオ信号のデータ3404なので、信号線S1〜Snへの電荷の充放電はほとんどない。よって、消費電力を低減することができる。TGiのときには、ビデオ信号(Video Data)を信号線駆動回路へ入力しないようにしてもよい。なぜならTGiで保持したビデオ信号は、信号線S1〜Snへ出力されないため、そもそもビデオ信号の入力をする必要がないからである。そして、このおビデオ信号の入力を停止することにより、ビデオ線への電荷の充放電が省略できるので消費電力が低減される。そして、TGiはビデオ線へ消費電力が小さくなるような電位を入力すればよい。また、他の信号の説明は図34と同様であるので省略する。
また、信号の書き込みを停止する画素行のビデオ信号を、シリアルからパラレルの信号に変換する期間においては、信号のデータ保持の開始のきっかけとなるスタートパルス信号(S_SP)のパルスを入力しないようにしてもよい。また、クロック信号(S_CLK)やクロック反転信号(S_CLKB)等の入力を停止する。つまり、図102に示すように、TGiのときには、スタートパルス信号(S_SP)のパルスを入力しない。よって、パルス出力回路811からサンプリングパルスが出力されないため、第1のラッチ回路812でのビデオ信号のデータ3405の保持が行われない。したがって、第1のラッチ回路812への電荷の充放電を省略することができる。よって、ラッチパルス3409が入力されることによって、第2のラッチ回路813に転送される信号のデータはもともと第2のラッチ回路813に保持されているデータと同じなので、第2のラッチ回路813への充放電はほとんどない。また、TGi+1にて信号線S1〜Snへ出力する信号のデータもにて信号線S1〜Snへ出力したビデオ信号のデータ3404なので、信号線S1〜Snへの電荷の充放電はほとんどない。よって、消費電力を低減することができる。TGiのときには、クロック信号(S_CLK)やクロック反転信号(S_CLKB)を信号線駆動回路へ入力しないようにしてもよい。例えば、クロック信号(S_CLK)とクロック反転信号(S_CLKB)で反転している一定の電位(一方がHレベル、他方がLレベル)を入力するようにしてもよい。なぜなら、一定の電位にしておけば、電荷の充放電が行われない。よって、消費電力が低減されるからである。また、他の信号の説明は図34と同様であるので省略する。
また、信号の書き込みを停止する画素行のビデオ信号を、シリアルからパラレルの信号に変換する期間においては、信号のデータ保持の開始のきっかけとなるスタートパルス信号(S_SP)のパルスを入力しないようにしてもよい。また、信号線駆動回路へビデオ信号の入力を停止する。また、クロック信号(S_CLK)やクロック反転信号(S_CLKB)等の入力を停止するつまり、図103に示すように、TGiのときには、スタートパルス信号(S_SP)のパルスを入力しない。よって、パルス出力回路811からサンプリングパルスが出力されないため、第1のラッチ回路812でのビデオ信号のデータ3405の保持が行われない。したがって、第1のラッチ回路812への電荷の充放電を省略することができる。よって、ラッチパルス3409が入力されることによって、第2のラッチ回路813に転送される信号のデータはもともと第2のラッチ回路813に保持されているデータと同じなので、第2のラッチ回路813への充放電はほとんどない。また、TGi+1にて信号線S1〜Snへ出力する信号のデータも信号線S1〜Snへ出力したビデオ信号のデータ3404なので、信号線S1〜Snへの電荷の充放電はほとんどない。よって、消費電力を低減することができる。TGiのときには、ビデオ信号(Video Data)を信号線駆動回路へ入力しないようにしてもよい。なぜならTGiで保持したビデオ信号は、信号線S1〜Snへ出力されないため、そもそもビデオ信号の入力をする必要がないからである。そして、このおビデオ信号の入力を停止することにより、ビデオ線への電荷の充放電が省略できるので消費電力が低減される。そして、TGiはビデオ線へ消費電力が小さくなるような電位を入力すればよい。TGiのときには、クロック信号(S_CLK)やクロック反転信号(S_CLKB)を信号線駆動回路へ入力しないようにしてもよい。例えば、クロック信号(S_CLK)とクロック反転信号(S_CLKB)で反転している一定の電位(一方がHレベル、他方がLレベル)を入力するようにしてもよい。なぜなら、一定の電位にしておけば、電荷の充放電が行われない。よって、消費電力が低減されるからである。また、他の信号の説明は図34と同様であるので省略する。
(実施の形態3)
続いて、図4に点順次方式の表示装置の模式図を示す。信号線駆動回路401が図1の表示装置の信号線駆動回路101に相当する。他の共通するところは図1と共通の符号を用いて、その説明を省略する。
信号線駆動回路401は、パルス出力回路402と、スイッチ群403と、出力制御回路404と、を有する。
パルス出力回路402には、クロック信号(S_CLK)、クロック反転信号(S_CLKB)、スタートパルス信号(S_SP)などが入力される。そして、これらの信号のタイミングにしたがって、サンプリングパルスが出力される。
パルス出力回路402により出力されたサンプリングパルスは、スイッチ群403に入力される。スイッチ群403のそれぞれのスイッチの一方の端子にはビデオ信号(Video Data)が入力されており、他方の端子が出力制御回路404を介して信号線S1〜Snへ接続されている。スイッチ群403は、サンプリングパルスが入力されるタイミングに従って、各段のスイッチが順次オンする。
そして、出力制御回路404には出力制御信号(S_ENABLE)が入力されている。そして、出力制御信号のレベルにより、出力制御回路404がビデオ信号を信号線S1〜Snに出力するかしないかを決定する。出力制御回路404により、信号線S1〜Snへビデオ信号を出力しない場合には、信号線S1〜Snをフローティングにしてもいいし、信号線S1〜Snにある所定の電位を出力してもいいし、前の行の画素へ入力したのと同じ信号を入力してもよい。つまり、消費電力が小さくなるような電位を設定しておけばよい。消費電力を低減するには、信号線を電荷充放電しないようにすればよい。電位を変化させると電荷が充放電されるので電位を変化させなければよい。
なお、出力制御信号は、1フレーム期間中のあるサブフレーム期間において、画素への信号の書き込みを行う画素行における一行分のビデオ信号のデータが、すでに画素行に書き込まれている一行分のビデオ信号のデータと同じ場合にビデオ信号を出力しないためのLレベルの信号とし、一つでも異なる場合にはビデオ信号を出力するHレベルの信号とする。
また、出力制御回路404を設けない構成としてもよい。その場合には、1フレーム期間中のあるサブフレーム期間において、画素への信号の書き込みを行う画素行における一行分のビデオ信号のデータが、すでにその画素行に書き込まれている一行分の信号のデータと同じ場合に、サンプリングスイッチを順次選択するような信号を出力するために入力するスタートパルス信号(S_SP)をスイッチ群403に入力しないようにする。すると、パルス出力回路402からはサンプリングパルスが出力されないため、スイッチ群403はオンせず、全ての段においてオフしているため信号線S1〜Snをフローティングにすることができる。こうして、スイッチ群403の各段のスイッチをオンするために必要となる充放電を省略することができ消費電力の低減を図ることができる。また、このときスイッチ群403にその画素行のビデオ信号のデータを入力しないようにするとさらに消費電力が低減されるため好ましい。
ここで、本実施の形態の点順次の方式の表示装置の信号線駆動回路401に適用可能な信号線駆動回路の一例を図9(a)に示す。
図9(a)の信号線駆動回路はパルス出力回路901、スイッチ群902、出力制御回路903を有する。パルス出力回路901には、クロック信号(S_CLK)、クロック反転信号(S_CLKB)、スタートパルス信号(S_SP)が入力される。これらの信号にしたがって順次サンプリングパルスが出力される。
パルス出力回路901から出力されるサンプリングパルスはスイッチ群902に入力され、その信号のタイミングにしたがってビデオ信号(Video Data)が出力制御回路903に入力される。
さらに、出力制御回路903には出力制御信号(S_ENABLE)が入力されており、この信号によりビデオ信号を信号線S1〜Snに出力するかしないかが制御される。
なお、出力制御回路903では、ビデオ信号を出力しないときに、信号線S1〜Snをフローティングにしてもいいし、固定電位を設定してもよい。固定電位としては、消費電力を低減するような電位を設定しておけばよい。
なお、出力制御信号(S_ENABLE)は、1フレーム期間中のあるサブフレーム期間において、画素への信号の書き込みを行う画素行における一行分のビデオ信号のデータが、前回のサブフレーム期間における一行分のビデオ信号のデータと同じ場合に、出力制御信号はLレベルとなり、一行分のデータが一つでも異なる場合に出力制御信号がHレベルとなる。
つまり、出力制御信号(S_ENABLE)がLレベルのときには、出力制御回路903からビデオ信号が出力されず、Hレベルのとき出力制御回路903からビデオ信号が出力される。
図9(b)には、信号線駆動回路のさらに詳細な構成を示す。また、図81のタイミングチャートを用いてこの信号線駆動回路の動作について説明する。
パルス出力回路911は複数段のフリップフロップ回路(FF)914と、ANDゲート915を有し、ANDゲート915の二つの入力端子は、隣り合うフリップフロップ回路(FF)914との出力端子と接続されている。つまり、各段のフリップフロップ回路(FF)914はANDゲート915より一つ冗長に設けられ、隣り合うフリップフロップ回路(FF)914の出力が、信号線S1〜Snに対応して設けられた各段のANDゲート915に入力される。
なお、図81において、TGi−1、TGi、TGi+1はあるサブフレーム期間におけるそれぞれi−1行目の画素、i行目の画素、i+1行目の画素へビデオ信号を入力する期間を示している。そして、TGi−1にはビデオ信号のデータ8106、TGiにはビデオ信号のデータ8105、TGi+1にはビデオ信号のデータ8104が信号線駆動回路に入力されている。
まず、TGi+1についての動作の説明をする。それぞれのフリップフロップ回路(FF)914にはクロック信号(S_CLK)、クロック反転信号(S_CLKB)が入力され、フリップフロップ回路914の第1段目にスタートパルス信号(S_SP)が入力される。図81において、パルス8101がTGi+1のスタートパルス信号である。
このパルス8101は、次の段のフリップフロップ回路914に入力される際にクロック信号のパルス分遅れる。よって、冗長に設けられた第1段目のフリップフロップ回路914と次の段のフリップフロップ回路914の出力が入力される一行目のANDゲート915の出力は、パルス8102のようにクロックパルス分の波長となる。このパルス8102はサンプリングパルスSamp.1としてスイッチ群912の一列目の画素に対応したスイッチのオンオフを制御する。同様にn列目のANDゲート915の出力はパルス8103のようにサンプリングパルスSamp.nとしてスイッチ群912のn列目の画素に対応したスイッチのオンオフを制御する。
また、TGi+1において、スイッチ群912には、ビデオ信号のデータ8104が入力されており、サンプリングパルスが入力されるタイミングに従って、画素の各列に対応した各段のスイッチをオンさせる。
なお、出力制御回路913には出力制御信号(S_ENABLE)が入力されており、この信号のレベルによりビデオ信号を信号線S1〜Snに出力するかしないかが制御される。
なお、出力制御信号(S_ENABLE)は、1フレーム期間中のあるサブフレーム期間において、画素への信号の書き込みを行う画素行における一行分のビデオ信号のデータが、前回のサブフレーム期間における一行分のビデオ信号のデータと同じ場合に、出力制御信号はLレベルとなり、一行分のデータが一つでも異なる場合に出力制御信号がHレベルとなる。
つまり、出力制御信号(S_ENABLE)がLレベルのときには、出力制御回路913の各段に設けられたアナログスイッチがオフするため出力制御回路913からビデオ信号が出力されず、Hレベルのときには、各段に設けられたアナログスイッチがオンするため出力制御回路913からビデオ信号の出力が可能となる。
また、TGi+1において、出力制御信号(S_ENABLE)はHレベルの信号なので、出力制御回路の各段のアナログスイッチはオンしている。よって、スイッチ群912のオンした段に対応する信号線へそれぞれの列の画素のビデオ信号が入力される。
なお、図81においては、TGi−1のときにも、TGi+1と同様にフリップフロップ回路914の第1段目にスタートパルス信号(S_SP)が入力される。図81において、パルス8108がTGi−1のスタートパルス信号である。そして、ビデオ信号のデータ8106は、出力制御回路913から出力される。
しかし、図81において、TGiのときには、スタートパルス信号が入力されないため、サンプリングパルスが生成されず、スイッチ群912の各段のスイッチはオンせずオフしているため、ビデオ信号のデータ8105は出力制御回路913へ入力されない。
また、出力制御信号(S_ENABLE)がLレベルであることから、出力制御回路913の各段に設けられたアナログスイッチがオフするため信号線S1〜Snはフローティングとなる。
つまり、i行目の画素に入力されている信号のデータはビデオ信号のデータ8105と等しいためi行目の画素には信号の書き込みを停止する。信号線等への充放電を省略し、消費電力を削減している。
なお、出力制御回路913は有していなくともよい。なぜならTGiにはスタートパルス信号(S_SP)が入力されないため、スイッチ群912の各段のスイッチはオンしないためフローティングとなっているからである。
また、信号の書き込みを停止する画素行のビデオ信号は、信号線駆動回路へビデオ信号の入力を停止するようにしてもよい。つまり、図82に示すように、TGiのときには、ビデオ信号(Video Data)を信号線駆動回路へ入力しないようにしてもよい。そして、TGiは消費電力が小さくなるような電位を入力すればよい。他の信号の説明は図81と同様であるので省略する。
また、信号の書き込みを停止する画素行のビデオ信号は信号線駆動回路へクロック信号な等の入力を停止するようにしてもよい。つまり、図83に示すように、TGiのときには、クロック信号(S_CLK)やクロック反転信号(S_CLKB)を信号線駆動回路へ入力しないようにしてもよい。他の信号の説明は図81と同様であるので省略する。
また、信号の書き込みを停止する画素行のビデオ信号は信号線駆動回路へビデオ信号やクロック信号等の入力を停止するようにしてもよい。つまり、図84に示すように、TGiのときには、クロック信号(S_CLK)、クロック反転信号(S_CLKB)及びビデオ信号(Video Data)を信号線駆動回路へ入力しないようにしてもよい。他の信号の説明は図81と同様であるので省略する。
なお、本発明の表示装置に適用可能な信号線駆動回路はこれに限られない。つまり、1フレーム期間中のあるサブフレーム期間において、画素への信号の書き込みを行う画素行における一行分の画素のビデオ信号のデータが、すでにその画素行に書き込まれている一行分の信号のデータと同じ場合に、その画素行が選択されていなければその画素行への信号の書き込みは行われないため、前の行の画素へ入力した信号をそのまま信号線へ入力し続けてもいいし、消費電力が小さくなる電位を信号線へ入力し続ける構成であってもよい。
(実施の形態4)
本実施の形態では、実施の形態1、実施の形態2及び実施の形態3で示した表示装置の周辺駆動回路(走査線駆動回路や信号線駆動回路)に適用可能な他の構成を示す。
本発明の表示装置に適用可能な走査線駆動回路の構成について図5(a)に示す。
まず、図5(a)に示す走査線駆動回路は、パルス出力回路501とバッファ回路502とを有する。パルス出力回路501には、クロック信号(G_CLK)、クロック反転信号(G_CLKB)及びスタートパルス信号(G_SP)などが入力されている。そして、それらの信号のタイミングに従って、バッファ回路502に走査信号(SC.1〜SC.m)を入力する。走査信号はバッファ回路502によって、電流供給能力の高い画素選択信号(G.1〜G.m)に変換され、走査線G1〜Gmに入力される。ここで、バッファ回路502には出力制御信号(G_ENABLE)が入力されている。そして、出力制御信号(G_ENABLE)により、画素選択信号G.1〜G.mのうち信号の書き込みを停止する画素行の走査線への入力を停止するように制御している。
さらに詳しい構成例を図5(b)に示す。
パルス出力回路511は複数段のフリップフロップ回路(FF)513とANDゲート514を有し、ANDゲート514の二つの入力端子は、隣り合うフリップフロップ回路(FF)513の出力端子が接続されている。つまり、各段のフリップフロップ回路(FF)513はANDゲート514より一つ冗長に設けられ、隣り合うフリップフロップ回路(FF)513の出力が、走査線G1〜Gmに対応して設けられた各段のANDゲート514に入力される。
それぞれのフリップフロップ回路(FF)513にはクロック信号(G_CLK)、クロック反転信号(G_CLKB)が入力され、フリップフロップ回路513の第1段目にスタートパルス信号(G_SP)が入力される。スタートパルス信号は、次の段のフリップフロップ回路513に入力される際にクロック信号の1パルス分遅れる。よって、冗長に設けられた第1段目のフリップフロップ回路513と次の段のフリップフロップ回路513の出力が入力される一行目のANDゲート514の出力されるパルスはクロック信号の1パルス分になる。このパルスは走査信号SC.1として出力制御回路512の一段目に対応したバッファ回路(Buf.)515の入力端子に入力される。同様にi行目のANDゲート514の出力、m行目のANDゲート514の出力はそれぞれ走査信号として出力制御回路512のそれぞれの段のバッファ回路515の入力端子に入力される。
また、出力制御回路512の各段のバッファ回路515はそれぞれ出力制御端子を有し、出力制御信号(G_ENABLE)が入力されている。出力制御回路512によって、電流供給能力の高い画素選択信号(G.1〜G.m)に変換され、走査線G1〜Gmに入力される。ここで、出力制御回路512の各段には共に出力制御信号(G_ENABLE)が入力されている。そして、出力制御信号(G_ENABLE)にしたがって出力制御回路512の段毎に走査信号(SC.1〜SC.m)の電流供給能力を高くした画素選択信号(G.1〜G.m)を出力するかしないかを決定する。
なお、出力制御回路を備えたバッファ回路の一例を図5(c)に示す。Pチャネル型トランジスタ521とPチャネル型トランジスタ522と、Nチャネル型トランジスタ523と、Nチャネル型トランジスタ524とが直列に接続されている。そして、Pチャネル型トランジスタ521のソース端子に高電源電位Vddが設定され、Nチャネル型トランジスタ524のソース端子に低電源電位Vssが設定されている。Nチャネル型トランジスタ524のゲート端子には出力制御信号(G_ENABLE)が入力され、Pチャネル型トランジスタ521のゲート端子にはインバータ525により出力制御信号(G_ENABLE)が反転された信号が入力されている。そして、Pチャネル型トランジスタ522及びNチャネル型トランジスタ523のゲート端子は共に接続され、走査信号(SC.1〜SC.mのいずれか一)が入力される。ここで、出力制御信号(G_ENABLE)がHレベルのときには、Nチャネル型トランジスタ524及びPチャネル型トランジスタ521がオンしているため、走査信号(SC.1〜SC.mのいずれか一)の反転した信号をPチャネル型トランジスタ522又はNチャネル型トランジスタ523のいずれかから出力する。一方、出力制御信号(G_ENABLE)がLレベルのときには、Nチャネル型トランジスタ524及びPチャネル型トランジスタ521がオフしているため、バッファ回路から信号は出力されず、このバッファ回路の接続されている走査線はフローティングとなる。なお、図5(c)の場合だと走査信号(SC.1〜SC.m)と画素選択信号(G.1〜G.m)のレベルが反転してしまうので、さらに各段に奇数個ずつ、例えば1つずつのインバータを設けるとよい。この場合、さらに設けるインバータは図5(c)に示すバッファ回路の入力側に配置するとよい。図5(c)に示すバッファ回路の出力側に配置すると、さらに設けるインバータの入力がフローティングになった場合、走査線への出力が不安定な状態となるからである。
また、本発明の表示装置に適用可能な別の走査線駆動回路の構成例について説明する。
まず、図7(a)に示す走査線駆動回路は、パルス出力回路701とバッファ回路702と出力制御回路703とを有する。パルス出力回路701には、クロック信号(G_CLK)、クロック反転信号(G_CLKB)及びスタートパルス信号(G_SP)などが入力されている。そして、それらの信号のタイミングに従って、バッファ回路702に走査信号(SC.1〜SC.m)を入力する。走査信号(SC.1〜SC.m)はバッファ回路702によって、電流供給能力の高い画素選択信号(G.1〜G.m)に変換され、出力制御回路703に入力される。ここで、出力制御回路703には出力制御信号(G_ENABLE)が入力されている。そして、出力制御信号(G_ENABLE)により、画素選択信号(G.1〜G.m)のうち信号の書き込みを停止する画素行の走査線への出力を停止するように制御している。
さらに詳しい構成例を図7(b)に示す。パルス出力回路711は複数段のフリップフロップ回路(FF)714とANDゲート715を有し、ANDゲート715の二つの入力端子は、隣り合うフリップフロップ回路(FF)714の出力端子が接続されている。つまり、各段のフリップフロップ回路(FF)714はANDゲート715より一つ冗長に設けられ、隣り合うフリップフロップ回路(FF)714の出力が、走査線G1〜Gmに対応して設けられた各段のANDゲート715に入力される。
それぞれのフリップフロップ回路(FF)714にはクロック信号(G_CLK)、クロック反転信号(G_CLKB)が入力され、フリップフロップ回路714の第1段目にスタートパルス信号(G_SP)が入力される。スタートパルス信号は、次の段のフリップフロップ回路714に入力される際にクロック信号の1パルス分遅れる。よって、冗長に設けられた第1段目のフリップフロップ回路714と次の段のフリップフロップ回路714の出力が入力される一行目のANDゲート715の出力されるパルスはクロック信号の1パルス分になる。このパルスは走査信号SC.1としてバッファ回路712の一段目に対応したバッファ回路(Buf.)716の入力端子に入力される。同様にi行目のANDゲート715の出力、m行目のANDゲート715の出力はそれぞれ走査信号としてバッファ回路712のそれぞれの段のバッファ回路716の入力端子に入力される。
また、バッファ回路712の各段のバッファ回路716とそれぞれ対応する走査線G1〜Gmとは出力制御回路713の各段のスイッチ717を介して接続されている。このスイッチ717は、それぞれ制御端子を有し、制御端子に出力制御信号(G_ENABLE)が入力されている。そして、出力制御信号(G_ENABLE)にしたがってバッファ回路712の段毎に走査信号(SC.1〜SC.m)の電流供給能力を高くした画素選択信号(G.1〜G.m)を出力するかしないかを決定する。ここで、例えば一段目のバッファ回路716から画素選択信号G.1のパルスが出力されるタイミングのときに、出力制御信号(G_ENABLE)がLレベルである場合は、一段目のスイッチ717がオフするため、一段目のスイッチ717に接続されている走査線G1はフローティングになる。一方、全ての段において、バッファ回路716から画素選択信号(G.1〜G.m)のパルスが出力されるタイミングときに、出力制御信号(G_ENABLE)がHレベルのときには、全ての段のスイッチ717は、1垂直期間中オンしているため、走査線G1〜Gmに画素選択信号(G.1〜G.m)が順次入力される。
また、走査線駆動回路としては、図35(a)のような構成を用いてもよい。
デコーダ回路3501に走査線選択データが入力され、そのデータにより選択された画素行に対応するパルス信号が出力される。そして、バッファ回路3502により電流供給能力の高くした信号が画素選択信号としてG1〜Gmのいずれかに出力される。
より詳しい構成は図35(b)に示す。ここでは、4つの走査線選択データにより16個の走査線を選択する場合についての一例を示す。
デコーダ回路3511には、画素行を選択する走査線G1〜G16に対応して設けられたANDゲート3513を有する。また、デコーダ回路3511には、入力1〜入力4の4つの走査線選択データが入力されている。そして、各ANDゲート3513は入力1又はこの反転したデータ、入力2又はこの反転したデータ、入力3又はこの反転したデータ及び入力4又はこの反転したデータがそれぞれのANDゲート3513毎に異なった組み合わせにより選択される。
こうして、4つの入力により、16個の走査線G1〜G16を任意に選択することができる。
なお、本発明の表示装置の走査線駆動回路は上述した構成に限定されるものではない。例えば、レベルシフタを有していてもよい。なお、レベルシフタとは、信号のレベルをシフトさせるものである。
例えば、図11(a)の構成はパルス出力回路501の出力がレベルシフタ1101に入力され、レベルシフタ1101の出力がバッファ回路502に入力され、バッファ回路502から走査線G1〜Gmに順次画素を選択する信号を入力するものである。この構成は、図5(a)の構成にレベルシフタ1101を追加したもので、詳細は図5(a)の説明を参照されたい。
また、図11(b)の構成はパルス出力回路601の出力が出力制御回路602に入力され、出力制御回路602の出力がレベルシフタ1102に入力され、レベルシフタ1102の出力がバッファ回路603に入力され、バッファ回路603から走査線G1〜Gmに順次画素を選択する信号を入力するものである。この構成は、図6(a)の構成にレベルシフタ1102を追加したもので、詳細は図6(a)の説明を参照されたい。
また、図11(c)の構成はパルス出力回路701の出力がレベルシフタ1103に入力され、レベルシフタ1103の出力がバッファ回路702に入力され、バッファ回路702の出力が出力制御回路703に入力され、出力制御回路703から走査線G1〜Gmに順次画素を選択する信号を入力するものである。この構成は、図7(a)の構成にレベルシフタ1103を追加したもので、詳細は図7(a)の説明を参照されたい。
また、図11(d)の構成はデコーダ回路3501の出力がレベルシフタ1104に入力され、レベルシフタ1104の出力がバッファ回路3502に入力され、バッファ回路3502から走査線G1〜Gmに順次画素を選択する信号を入力するものである。この構成は、図35(a)の構成にレベルシフタ1104を追加したもので、詳細は図35(a)の説明を参照されたい。
このように、本発明の表示装置には様々な構成の走査線駆動回路を適用することができる。つまり、一つの走査線に接続された画素行に入力する信号が、すでにその画素行に入力されている信号と同じ場合に、その画素行を選択しないような構成であればよい。つまり、その画素行の接続された走査線に入力する信号を画素の選択されないLレベルの信号とするか、その走査線をフローティングにすればよい。
また、実施の形態2で示した図8とは異なる構成であって、本発明の線順次方式の表示装置に適用可能な信号線駆動回路を図77(a)、(b)に示す。
図77(a)に示す信号線駆動回路はパルス出力回路7701、出力制御回路7702、第1のラッチ回路7703、第2のラッチ回路7704を有する。パルス出力回路7701には、クロック信号(S_CLK)、クロック反転信号(S_CLKB)、スタートパルス信号(S_SP)が入力される。これらの信号にしたがって順次サンプリングパルスが出力される。
パルス出力回路7701から出力されるサンプリングパルスは出力制御回路7702に入力される。また、出力制御回路7702には出力制御信号(S_ENABLE)が入力されており、この信号によりサンプリングパルスを第1のラッチ回路7703に入力するか否かが制御される。
ここで、出力制御信号(S_ENABLE)は、1フレーム期間中のあるサブフレーム期間において、画素への信号の書き込みを行う画素行における一行分のビデオ信号のデータが、前回のサブフレーム期間における一行分のビデオ信号のデータと同じ場合に、出力制御信号はLレベルとなり、一行分のデータが一つでも異なる場合に出力制御信号がHレベルとなる。
そして、出力制御回路7702に入力される出力制御信号(S_ENABLE)がHレベルのときにはサンプリングパルスを出力するため、サンプリングパルスは第1のラッチ回路7703に入力され、その信号のタイミングにしたがってビデオ信号(Video Data)が第1のラッチ回路7703に保持される。第1のラッチ回路7703において、最終段までビデオ信号の保持が完了すると、水平帰線期間中に、第2のラッチ回路7704にラッチパルス(Latch Pulse)が入力され、第1のラッチ回路7703に保持されていたビデオ信号は、一斉に第2のラッチ回路7704に転送される。
一方、出力制御信号(S_ENABLE)がLレベルのときには、出力制御回路7702からサンプリングパルスが出力されず、第1のラッチ回路7703にはビデオ信号のラッチが行われない。よって、消費電力を低減することができる。
その後、第2のラッチ回路7704に入力されている信号が信号線S1〜Snへ入力される。
なお、出力制御信号(S_ENABLE)がLレベルのときには、第1のラッチ回路7703ではビデオ信号のラッチが行われないため、前の行のビデオ信号が入力されたままである。よって、第2のラッチ回路7704に保持されているデータも前の行のビデオ信号のままである。しかし、このとき走査線駆動回路が画素を選択していないため、画素へは信号が書き込まれない。よって、消費電力を低減することができる。また、第2のラッチ回路7704から各信号線S1〜Snに入力する信号は、すでにそれぞれの信号線に充放電が行われているため消費電力はあまりかからない。
図77(b)には、信号線駆動回路のさらに詳細な構成を示す。
パルス出力回路7711はフリップフロップ回路(FF)7715等を複数段用いて構成され、クロック信号(S_CLK)、クロック反転信号(S_CLKB)、スタートパルス信号(S_SP)が入力される。これらの信号のタイミングに従って順次サンプリングパルスが出力される。なお、図77(b)の構成においては、次の段のフリップフロップ回路に入力される度にスタートパルス信号(S_SP)が1パルス分遅れる構成のフリップフロップ回路7715で構成されるパルス出力回路7711を用いたが、上述した図52のパルス出力回路5211のような構成を用いてもよい。
パルス出力回路7711により出力されたサンプリングパルスは、出力制御回路7712に入力される。また、出力制御回路7712には出力制御信号(S_ENABLE)が入力されており、この信号によりサンプリングパルスを第1のラッチ回路7713に入力するか否かが制御される。
ここで、出力制御信号(S_ENABLE)は、1フレーム期間中のあるサブフレーム期間において、画素への信号の書き込みを行う画素行における一行分のビデオ信号のデータが、前回のサブフレーム期間における一行分のビデオ信号のデータと同じ場合に、出力制御信号はLレベルとなり、一行分のデータが一つでも異なる場合に出力制御信号がHレベルとなる。
そして、出力制御回路7712に入力される出力制御信号(S_ENABLE)がHレベルのときにはサンプリングパルスを出力するため、サンプリングパルスは第1のラッチ回路7713の各段のLAT1に入力され、その信号のタイミングにしたがってビデオ信号(Video Data)が第1のラッチ回路7713に保持される。第1のラッチ回路7713において、最終段までビデオ信号の保持が完了すると、水平帰線期間中に、第2のラッチ回路7714にラッチパルス(Latch Pulse)が入力され、第1のラッチ回路7713に保持されていたビデオ信号は、一斉に第2のラッチ回路7714に転送される。
一方、出力制御信号(S_ENABLE)がLレベルのときには、出力制御回路7712からサンプリングパルスが出力されず、第1のラッチ回路7713にはビデオ信号のラッチが行われない。よって、消費電力を低減することができる。
その後、第2のラッチ回路7714に入力されている信号が信号線S1〜Snへ入力される。
なお、出力制御信号(S_ENABLE)がLレベルのときには、第1のラッチ回路7713ではビデオ信号のラッチが行われないため、前の行のビデオ信号が入力されたままである。よって、第2のラッチ回路7714に保持されているデータも前の行のビデオ信号のままである。しかし、このとき走査線駆動回路が画素を選択していないため、画素へは信号が書き込まれない。よって、消費電力を低減することができる。また、第2のラッチ回路7714から各信号線S1〜Snに入力する信号は、すでにそれぞれの信号線に充放電が行われているため消費電力はあまりかからない。
また、実施の形態3で示した図9とは異なる構成であって、本発明の点順次方式の表示装置に適用可能な信号線駆動回路を図78(a)、(b)に示す。
図78(a)に示す信号線駆動回路はパルス出力回路7801、出力制御回路7802、スイッチ群7803、を有する。パルス出力回路7801には、クロック信号(S_CLK)、クロック反転信号(S_CLKB)、スタートパルス信号(S_SP)が入力される。これらの信号にしたがって順次サンプリングパルスが出力される。
パルス出力回路7801から出力されるサンプリングパルスは出力制御回路7802に入力される。また、出力制御回路7802には出力制御信号(S_ENABLE)が入力されており、この信号によりサンプリングパルスをスイッチ群7803に入力するか否かが制御される。
ここで、出力制御信号(S_ENABLE)は、1フレーム期間中のあるサブフレーム期間において、画素への信号の書き込みを行う画素行における一行分のビデオ信号のデータが、前回のサブフレーム期間における一行分のビデオ信号のデータと同じ場合に、出力制御信号はLレベルとなり、一行分のデータが一つでも異なる場合に出力制御信号がHレベルとなる。
そして、出力制御回路7802に入力される出力制御信号(S_ENABLE)がHレベルのときにはサンプリングパルスを出力するため、サンプリングパルスはスイッチ群7803に入力され、その信号のタイミングにしたがってスイッチ群7803の各段のスイッチがオンする。スイッチ群7803の最終段までスイッチがオンすると画素1行分のビデオ信号が信号線S1〜Snに出力される。
一方、出力制御信号(S_ENABLE)がLレベルのときには、出力制御回路7802からサンプリングパルスが出力されず、スイッチ群7803の各段のスイッチはオンせずオフのままである。よって、信号線S1〜Snはフローティングとなり、充放電が行われない。よって、消費電力を低減することができる。
図78(b)には、信号線駆動回路のさらに詳細な構成を示す。
パルス出力回路7811はフリップフロップ回路(FF)7814等を複数段用いて構成され、クロック信号(S_CLK)、クロック反転信号(S_CLKB)、スタートパルス信号(S_SP)が入力される。これらの信号のタイミングに従って順次サンプリングパルスが出力される。なお、図78(b)の構成においては、次の段のフリップフロップ回路に入力される度にスタートパルス信号(S_SP)が1パルス分遅れる構成のフリップフロップ回路7814で構成されるパルス出力回路7811を用いたが、上述した図52のパルス出力回路5211のような構成を用いてもよい。
パルス出力回路7811により出力されたサンプリングパルスは、出力制御回路7812に入力される。また、出力制御回路7812には出力制御信号(S_ENABLE)が入力されており、この信号によりサンプリングパルスをスイッチ群7813に入力するか否かが制御される。
ここで、出力制御信号(S_ENABLE)は、1フレーム期間中のあるサブフレーム期間において、画素への信号の書き込みを行う画素行における一行分のビデオ信号のデータが、前回のサブフレーム期間における一行分のビデオ信号のデータと同じ場合に、出力制御信号はLレベルとなり、一行分のデータが一つでも異なる場合に出力制御信号がHレベルとなる。
そして、出力制御回路7812に入力される出力制御信号(S_ENABLE)がHレベルのときにはサンプリングパルスを出力するため、サンプリングパルスはスイッチ群7813の各段のスイッチがオンする。スイッチ群7813の最終段までスイッチがオンすると画素1行分のビデオ信号が信号線S1〜Snに出力される。
一方、出力制御信号(S_ENABLE)がLレベルのときには、出力制御回路7812からサンプリングパルスが出力されず、スイッチ群7813の各段のスイッチはオンせずオフのままである。よって、信号線S1〜Snはフローティングとなり、充放電が行われない。よって、消費電力を低減することができる。
(実施の形態5)
本実施の形態においては、実施の形態1に示した表示装置に適用可能な画素及び駆動方法について説明する。つまり、時間階調法を用いた表示装置の画素や駆動方法について説明する。
実施の形態1の表示装置に適用可能な画素構成について説明する。なお、図10、図13、図15、図16、図17、図18、図19、図21、図47、図53及び図67に示す画素は、表示素子として例えばEL素子などのような自発光型の表示素子が適している。なお、これらは一画素のみを図示しているが、表示装置の画素部には行方向と列方向にマトリクスに複数の画素が配置されている。
図10に示す画素は、駆動用トランジスタ1001、スイッチング用トランジスタ1002、容量素子1003、表示素子1004、走査線1005、信号線1006、電源線1007を有している。スイッチング用トランジスタ1002は、ゲート端子が走査線1005に接続され、第1端子(ソース端子又はドレイン端子)が信号線1006に接続され、第2端子(ソース端子又はドレイン端子)が駆動用トランジスタ1001のゲート端子と接続されている。また、スイッチング用トランジスタ1002の第2端子は容量素子1003を介して電源線1007と接続されている。さらに、駆動用トランジスタ1001は第1端子(ソース端子又はドレイン端子)が電源線1007に接続され、第2端子(ソース端子又はドレイン端子)が表示素子1004の第1の電極と接続されている。表示素子1004の第2の電極1008には低電源電位が設定されている。なお、低電源電位とは、電源線1007に設定される高電源電位を基準にして低電源電位<高電源電位を満たす電位であり、低電源電位としては例えばGND、0Vなどが設定されていても良い。この高電源電位と低電源電位との電位差を表示素子1004に印加して、表示素子1004に電流を流して表示素子1004を発光させるため、高電源電位と低電源電位との電位差が表示素子1004の順方向しきい値電圧以上となるようにそれぞれの電位を設定する。なお、容量素子1003は駆動用トランジスタ1001のゲート容量を代用して省略することも可能である。駆動用トランジスタ1001のゲート容量については、ソース領域やドレイン領域やLDD領域などとゲート電極とが重なってオーバーラップしているような領域で容量が形成されていてもよいし、チャネル領域とゲート電極との間で容量が形成されていてもよい。
走査線1005で画素が選択されているとき、つまりスイッチング用トランジスタ1002がオンになっているときに信号線1006から画素にビデオ信号が入力される。そして、ビデオ信号に相当する電圧分の電荷が容量素子1003に蓄積され、容量素子1003はその電圧を保持する。この電圧は駆動用トランジスタ1001のゲート端子と第1端子間の電圧であり、駆動用トランジスタ1001のゲートソース間電圧Vgsに相当する。
一般に、トランジスタの動作領域は、線形領域と飽和領域とに分けることが出来る。その境目は、ドレインソース間電圧をVds、ゲートソース間電圧をVgs、しきい値電圧をVthとすると、(Vgs−Vth)=Vdsの時になる。(Vgs−Vth)>Vdsの場合は、線形領域であり、Vds、Vgsの大きさによって電流値が決まる。一方、(Vgs−Vth)<Vdsの場合は飽和領域になり、理想的には、Vdsが変化しても、電流値はほとんど変わらない。つまり、Vgsの大きさだけによって電流値が決まる。
ここで、電圧入力電圧駆動方式の場合には、駆動用トランジスタ1001のゲート端子には、駆動用トランジスタ1001が十分にオンするか、オフするかの二つの状態となるようなビデオ信号を入力する。つまり、駆動用トランジスタ1001は線形領域で動作させる。
よって、駆動用トランジスタ1001がオンするビデオ信号であるときには、理想的には電源線1007に設定されている電源電位Vddをそのまま表示素子1004の第1の電極に設定する。
つまり、理想的には表示素子1004に印加する電圧を一定にし、表示素子1004から得られる輝度を一定にする。そして、1フレーム期間内に複数のサブフレーム期間を設け、サブフレーム期間毎に画素へのビデオ信号の書き込みを行い、サブフレーム期間毎に画素の点灯又は非点灯を制御し、その点灯しているサブフレーム期間の合計によって、階調を表現する。
次に、図13の画素構成について説明する。図13に示す画素は、駆動用トランジスタ1301、スイッチング用トランジスタ1302、電流制御用トランジスタ1309、容量素子1303、表示素子1304、走査線1305、信号線1306、電源線1307、配線1310を有している。スイッチング用トランジスタ1302は、ゲート端子が走査線1305に接続され、第1端子(ソース端子又はドレイン端子)が信号線1306に接続され、第2端子(ソース端子又はドレイン端子)が駆動用トランジスタ1301のゲート端子と接続されている。また、スイッチング用トランジスタ1302の第2端子は容量素子1303を介して電源線1307と接続されている。さらに、駆動用トランジスタ1301は、第1端子(ソース端子又はドレイン端子)も電源線1307に接続され、第2端子(ソース端子又はドレイン端子)が、電流制御用トランジスタ1309の第1端子(ソース端子又はドレイン端子)と接続されている。電流制御用トランジスタ1309は、第2端子(ソース端子に又はドレイン端子)が表示素子1304の第1電極と接続され、ゲート端子が配線1310と接続されている。つまり、駆動用トランジスタ1301と電流制御用トランジスタ1309は直列に接続されている。なお、表示素子1304の第2の電極1308には低電源電位が設定されている。なお、低電源電位とは、電源線1307に設定される高電源電位を基準にして低電源電位<高電源電位を満たす電位であり、低電源電位としては例えばGND、0Vなどが設定されていても良い。
また、本画素構成においては、画素の点灯時に一定の電流を表示素子1304に供給するため、電流制御用トランジスタ1309を飽和領域で動作させる。つまり、電流制御用トランジスタ1309のゲートソース間電圧Vgsとドレインソース間電圧Vdsが(Vgs−Vth)<Vdsとなるように配線1310と電源線1307と第2の電極1308の電位を設定する。なお、Vthは電流制御用トランジスタ1309のしきい値電圧を示している。よって、理想的には、Vdsが変化しても、電流値はほとんど変わらない。つまり、Vgsの大きさだけによって電流値が決まるため、電源線1307と配線1310に設定された電位により電流値が決定される。なお、容量素子1303は駆動用トランジスタ1301のゲート容量を代用して削除しても良い。
走査線1305で画素が選択されているとき、つまりスイッチング用トランジスタ1302がオンになっているときに信号線1306から画素にビデオ信号が入力される。そして、ビデオ信号に相当する電圧分の電荷が容量素子1303に蓄積され、容量素子1303はその電圧を保持する。この電圧は駆動用トランジスタ1301のゲート端子と第1端子間の電圧であり、駆動用トランジスタ1301のゲートソース間電圧Vgsに相当する。
そして、この駆動用トランジスタ1301のVgsが駆動用トランジスタ1301を十分にオンするか、オフするかの二つの状態となるようなビデオ信号を入力する。つまり、駆動用トランジスタ1301は線形領域で動作させる。
よって、駆動用トランジスタ1301がオンするビデオ信号であるときには、理想的には電源線1307に設定されている電源電位Vddをそのまま電流制御用トランジスタ1309の第1端子に設定する。このとき、電流制御用トランジスタ1309の第1端子がソース端子となり、配線1310と電源線1307によって設定される電流制御用トランジスタ1309のゲートソース間電圧によって、表示素子1304に供給される電流が決定される。
つまり、理想的には表示素子1304に印加する電流を一定にし、表示素子1304から得られる輝度を一定にする。そして、1フレーム期間内に複数のサブフレーム期間を設け、サブフレーム期間毎に画素へのビデオ信号の書き込みを行い、サブフレーム期間毎に画素の点灯非点灯を制御し、その点灯しているサブフレーム期間の合計によって、階調を表現する。
続いて、図15の画素構成について説明する。図15に示す画素は、駆動用トランジスタ1501、スイッチング用トランジスタ1502、容量素子1503、表示素子1504、第1の走査線1505、信号線1506、電源線1507、整流素子1509、第2の走査線1510を有している。スイッチング用トランジスタ1502は、ゲート端子が第1の走査線1505に接続され、第1端子(ソース端子又はドレイン端子)が信号線1506に接続され、第2端子(ソース端子又はドレイン端子)が駆動用トランジスタ1501のゲート端子と接続されている。さらに、駆動用トランジスタ1501のゲート端子は整流素子1509を介して第2の走査線1510と接続されている。また、スイッチング用トランジスタ1502の第2端子は容量素子1503を介して電源線1507と接続されている。また、駆動用トランジスタ1501は、第1端子(ソース端子又はドレイン端子)が電源線1507に接続され、第2端子(ソース端子又はドレイン端子)が表示素子1504の第1の電極と接続されている。表示素子1504の第2の電極1508には低電源電位が設定されている。なお、低電源電位とは、電源線1507に設定される高電源電位を基準にして低電源電位<高電源電位を満たす電位であり、低電源電位としては例えばGND、0Vなどが設定されていても良い。この高電源電位と低電源電位との電位差を表示素子1504に印加して、表示素子1504に電流を流して表示素子1504を発光させるため、高電源電位と低電源電位との電位差が表示素子1504の順方向しきい値電圧以上となるようにそれぞれの電位を設定する。なお、容量素子1503は駆動用トランジスタ1501のゲート容量を代用して削除しても良い。
本画素構成は、図10の画素に、整流素子1509と第2の走査線1510を追加したものである。よって、駆動用トランジスタ1501、スイッチング用トランジスタ1502、容量素子1503、表示素子1504、第1の走査線1505、信号線1506、電源線1507は、それぞれ図10の画素の駆動用トランジスタ1001、スイッチング用トランジスタ1002、容量素子1003、表示素子1004、走査線1005、信号線1006、電源線1007に相当し、書き込みの動作や発光の動作は同様であるためここではその説明を省略する。
消去動作について説明する。消去動作時には、第2の走査線1510にHレベルの信号を入力する。すると、整流素子1509に電流が流れ、容量素子1503によって保持されていた駆動用トランジスタ1501のゲート電位をある電位に設定することができる。つまり、駆動用トランジスタ1501のゲート端子の電位を、ある電位に設定し、画素へ書き込まれたビデオ信号に関わらず、駆動用トランジスタ1501を強制的にオフさせることができる。
なお、整流素子1509には、ダイオード接続したトランジスタを用いることが可能である。さらに、ダイオード接続したトランジスタの他にも、PN接合やPIN接合のダイオードやショットキー型のダイオードやカーボンナノチューブで形成されたダイオードなどを用いてもよい。ダイオード接続したNチャネル型トランジスタを適用した場合を図16に示す。ダイオード接続トランジスタ1601の第1端子(ソース端子又はドレイン端子)を駆動用トランジスタ1501のゲート端子と接続する、またダイオード接続トランジスタ1601の第2端子(ソース端子又はドレイン端子)をゲート端子と接続するとともに、第2の走査線1510に接続する。すると、第2の走査線1510がLレベルのときにはダイオード接続トランジスタ1601はゲート端子とソース端子が接続されているため電流が流れないが、第2の走査線1510にHレベルの信号を入力したときにダイオード接続トランジスタ1601の第2端子はドレイン端子となるためダイオード接続トランジスタ1601に電流が流れる。よって、ダイオード接続トランジスタ1601は整流作用を奏する。
また、ダイオード接続したPチャネル型トランジスタを適用した場合は図17に示す。ダイオード接続トランジスタ1701の第1端子(ソース端子又はドレイン端子)を第2の走査線1510に接続する。また、ダイオード接続トランジスタ1701の第2端子(ソース端子又はドレイン端子)をゲート端子と接続するとともに、駆動用トランジスタ1501のゲート端子と接続する。すると、第2の走査線1510がLレベルのときにはダイオード接続トランジスタ1701はゲート端子とソース端子が接続されているため電流が流れないが、第2の走査線1510にHレベルの信号を入力したときにダイオード接続トランジスタ1701の第2端子はドレイン端子となるため電流が流れる。よって、ダイオード接続トランジスタ1701は整流作用を奏する。なお、第2の走査線1510に入力するLレベルの信号は、画素に非点灯となるビデオ信号が書き込まれているときに整流素子1509、ダイオード接続トランジスタ1601、ダイオード接続トランジスタ1701に電流が流れないような電位とする。また、第2の走査線1510に入力するHレベルの信号は、画素に書き込まれたビデオ信号に関わらず、駆動用トランジスタ1501がオフするような電位をゲート端子に設定することができるような電位とする。
また、画素へ書き込まれた信号を消去させるために消去用トランジスタを設けてもよい。図18に示す画素は、図10の画素に消去用トランジスタ1809と第2の走査線1810を追加したものである。よって、駆動用トランジスタ1801、スイッチング用トランジスタ1802、容量素子1803、表示素子1804、第1の走査線1805、信号線1806、電源線1807は、それぞれ図10の画素の駆動用トランジスタ1001、スイッチング用トランジスタ1002、容量素子1003、表示素子1004、走査線1005、信号線1006、電源線1007に相当し、書き込みの動作や発光の動作は同様であるためここではその説明を省略する。
消去動作について説明する。消去動作時には、第2の走査線1810にHレベルの信号を入力する。すると、消去用トランジスタ1809がオンし、駆動用トランジスタ1801のゲート端子と第1端子を同電位にすることができる。つまり、駆動用トランジスタ1801のゲートソース間電圧を0Vにすることができる。なお、第2の走査線1810のHレベルの電位は、電源線1807の電位よりも消去用トランジスタ1809のしきい値電圧Vth以上高いことが望ましい。こうして、駆動用トランジスタ1801を強制的にオフさせることができる。
また、整流素子や消去用トランジスタは図13のような画素構成に適用することも可能である。一例として、図13の画素に整流素子を追加した構成を図19に示す。図19の構成において、駆動用トランジスタ1301のゲート端子が整流素子1901を介して第2の走査線1902と接続されている。なお、書き込みの動作や発光の動作は図13の説明と同様であるためここではその説明を省略する。
消去動作について説明する。消去動作時には、第2の走査線1902にHレベルの信号を入力する。すると、整流素子1901に電流が流れ、容量素子1303によって保持されていた駆動用トランジスタ1301のゲート電位をある電位に設定することができる。つまり、駆動用トランジスタ1301のゲート端子の電位を、ある電位に設定し、画素へ書き込まれたビデオ信号に関わらず、駆動用トランジスタ1301を強制的にオフさせることができる。こうして、画素を強制的に非点灯にする。なお、整流素子1901としてはNチャネル型のトランジスタやPチャネル型のトランジスタをダイオード接続したものを用いることができる。
図15、図16、図17、図18、図19のように第2の走査線を設けて、第2の走査線を選択することにより画素を非点灯とする信号を駆動用トランジスタのゲート端子に入力する場合には、例えば、図74に示すような表示装置の構成を用いることができる。
信号線駆動回路7401、第1の走査線駆動回路7402、第2の走査線駆動回路7405、画素部7403と、を有している。また、信号線駆動回路7401から列方向に伸張した信号線S1〜Snと、第1の走査線駆動回路7402及び第2の走査線駆動回路7405から行方向に伸張したそれぞれの第1の走査線G1〜Gm、第2の走査線R1〜Rmに対応して、複数の画素7404が画素部7403にマトリクスに配置されている。
第1の走査線駆動回路7402には、クロック信号(G_CLK)、クロック反転信号(G_CLKB)、スタートパルス信号(G_SP)などの信号が入力される。そして、それらの信号にしたがって、選択する画素行の第1の走査線Gi(第1の走査線G1〜Gmのうちいずれか一)に信号を出力する。そして、信号の書き込みを行う画素行を選択する。
また、第2の走査線駆動回路7405には、クロック信号(R_CLK)、クロック反転信号(R_CLKB)、スタートパルス信号(R_SP)などの信号が入力される。そして、それらの信号にしたがって、選択する画素行の第2の走査線Ri(第2の走査線R1〜Rmのうちいずれか一)に信号を出力する。そして、信号の消去を行う画素行を選択する。
また、信号線駆動回路7401には、クロック信号(S_CLK)、クロック反転信号(S_CLKB)、スタートパルス信号(S_SP)、ビデオ信号(Digital Video Data)などの信号が入力される。そして、それらの信号にしたがって、各信号線S1〜Snへそれぞれ各列の画素に応じたビデオ信号を出力する。
よって、信号線S1〜Snに入力されたビデオ信号は、第1の走査線Gi(走査線G1〜Gmのうちいずれか一)に入力された信号によって選択された画素行の各列の画素7404に書き込まれる。そして、各第1の走査線G1〜Gmにより各画素行が選択され、全ての画素7404に各画素7404に対応したビデオ信号が書き込まれる。そして、各画素7404は書き込まれたビデオ信号のデータを一定期間保持する。そして各画素7404は、ビデオ信号のデータを一定期間保持することによって、点灯又は非点灯の状態を維持することができる。
ここで、本実施の形態の表示装置は、各画素7404に書き込まれた信号のデータによって各画素7404の点灯又は非点灯を制御し、発光時間の長さによって階調を表現する時間階調方式の表示装置である。なお、1表示領域分の画像を完全に表示するための期間を1フレーム期間といい、本発明の表示装置は1フレーム期間に複数のサブフレーム期間を有する。この1フレーム期間中の各サブフレーム期間の長さは概略等しくても、異なっていてもよい。つまり、1フレーム期間中において、サブフレーム期間毎に各画素7404の点灯又は非点灯を制御し、画素7404毎の点灯時間の合計時間の違いによって階調を表現する。
また、本実施の形態の表示装置は、信号線駆動回路7401や第1の走査線駆動回路7402及び第2の走査線駆動回路7405に出力制御回路を有している。つまり、1フレーム期間中のあるサブフレーム期間において、画素への信号の書き込み又は消去を行う画素行における一行分のビデオ信号のデータが、すでにその画素行へ書き込まれている一行分のビデオ信号のデータと同じ場合に、第1の走査線駆動回路7402又は第2の走査線駆動回路7405の出力制御回路は、その画素行を選択する信号を出力しないようにする。つまり、その画素行の走査線に画素行を選択しないためのL信号を入力するか、その画素行の走査線をフローティングにする。また、信号線駆動回路7401の出力制御回路もビデオ信号を出力しないようにする。信号線駆動回路7401からの出力は、画素を点灯状態とする信号でもよいし、非点灯状態とする信号でもよい。できるだけ消費電力がかからないような信号を入力すればよい。また、信号線S1〜Snをフローティングにしてもよい。
したがって、本実施の形態の表示装置によれば、ある画素行に着目して、その画素行にすでに入力されている信号が、これから入力しようとしている信号と同じであれば、その画素行には信号を入力しないようにすることができるので、走査線や信号線の充放電の回数を減らすことができ、消費電力の低減を図ることができる。
また、図21の画素構成の場合には、整流素子を設けなくとも画素を強制的に非点灯にすることができる。例えば、図13の画素構成において、配線1310の代わりに第2の走査線2101を設け、電流制御用トランジスタ1309のゲート端子を第2の走査線2101に接続する。画素に書き込まれたビデオ信号に関わらず、画素を強制的に非点灯にするには、第2の走査線2101にHレベルの信号を入力する。すると、電流制御用トランジスタ1309がオフするため、画素に書き込まれたビデオ信号にかかわらず画素を非点灯にすることができる。なお、強制的に画素を非点灯にするとき以外には、第2の走査線2101は一定の電位を設定しておき、電流制御用トランジスタ1309に流れる電流が一定になるようにしておく。
続いて図47の画素について説明する。図47の画素は、電流源回路4701と、スイッチ4702と、表示素子4703と、信号保持手段4704と、電源線4705とを有する。
表示素子4703の画素電極はスイッチ4702と電流源回路4701を介して電源線4705と接続されている。
なお、信号保持手段4704には画素の点灯非点灯を制御する信号が入力され、この信号を保持する。そして、この信号によりスイッチ4702のオンオフが制御される。
また、表示素子4703の対向電極4706と電源線4705に設定する電位は電流源回路4701にプログラミングした電流値の電流を正常に供給することができるように設定する。
本画素構成によれば、一定の電流値を電流源回路4701にプログラミングすることで、常に表示素子4703へ一定の電流を供給することができるので、画素毎の発光のばらつきを改善することができる。また、表示素子4703の電流電圧特性が、温度変化に起因して変化しても、一定の電流を供給することができるので、温度変化に伴う表示素子4703の輝度の変化を抑制することができる。
また、表示素子4703は経時的に劣化してしまい、電流電圧特性が変化してしまう。しかし、本画素構成では、一定の電流を供給することができるので、経時劣化に伴う表示素子4703の輝度の変化を抑制することができる。また、経時劣化が進むと、電流輝度特性が変化する。つまり、同じ電流値の電流を流しても劣化した表示素子4703の輝度は劣化していない表示素子4703よりも輝度が低くなってしまう。そこで、本画素において、電流源回路4701にプログラミングする電流値を経時変化に伴ってプログラムすることにより経時変化に伴う輝度の減少を抑制することができる。
図47の画素の基本的な構成の一例を図53に示す。駆動用トランジスタ5301と、スイッチング用トランジスタ5302と、容量素子5303と、表示素子5304と、走査線5305と、信号線5306と、電源線5307と、電流源回路5309とを有する。
スイッチング用トランジスタ5302は、ゲート端子が走査線5305に接続され、第1端子(ソース端子又はドレイン端子)が信号線5306に接続され、第2端子(ソース端子又はドレイン端子)が駆動用トランジスタ5301のゲート端子と接続されている。また、スイッチング用トランジスタ5302の第2端子(ソース端子又はドレイン端子)は容量素子5303を介して電源線5307と接続されている。さらに、駆動用トランジスタ5301は第1端子(ソース端子又はドレイン端子)が電流源回路5309を介して電源線5307に接続され、第2端子(ソース端子又はドレイン端子)が表示素子5304の第1の電極と接続されている。表示素子5304の第2の電極5308には低電源電位が設定されている。なお、低電源電位とは、電源線5307に設定される高電源電位を基準にして低電源電位<高電源電位を満たす電位であり、低電源電位としては例えばGND、0Vなどが設定されていても良い。この高電源電位と低電源電位は、電流源回路5309にプログラミングした電流値の電流を正常に流せるような電位を設定する。なお、容量素子5303は駆動用トランジスタ5301のゲート容量を代用して省略することも可能である。駆動用トランジスタ5301のゲート容量については、ソース領域やドレイン領域やLDD領域などとゲート電極とが重なってオーバーラップしているような領域で容量が形成されていてもよいし、チャネル領域とゲート電極との間で容量が形成されていてもよい。
本画素構成の動作について説明する。走査線5305で画素が選択されているとき、つまりスイッチング用トランジスタ5302がオンになっているときに信号線5306から画素にビデオ信号が入力される。そして、電荷が容量素子5303に蓄積され、容量素子5303は駆動用トランジスタ5301のゲート電位を保持する。
一般に、トランジスタの動作領域は、線形領域と飽和領域とに分けることが出来る。その境目は、ドレインソース間電圧をVds、ゲートとソース間電圧をVgs、しきい値電圧をVthとすると、(Vgs−Vth)=Vdsの時になる。(Vgs−Vth)>Vdsの場合は、線形領域であり、Vds、Vgsの大きさによって電流値が決まる。一方、(Vgs−Vth)<Vdsの場合は飽和領域になり、理想的には、Vdsが変化しても、電流値はほとんど変わらない。つまり、Vgsの大きさだけによって電流値が決まる。
ここで、本構成の場合には、駆動用トランジスタ5301は線形領域で動作させる。駆動用トランジスタ5301のゲート端子には、駆動用トランジスタ5301が十分にオンするか、オフするかの二つの状態となるようなビデオ信号を入力する。
よって、駆動用トランジスタ5301がオンするビデオ信号であるときには、電流源回路5309にプログラミングされた電流値の電流をそのまま表示素子5304の第1の電極に設定する。
つまり、表示素子5304に印加する電流を一定にし、表示素子5304から得られる輝度を一定にする。そして、1フレーム期間内に複数のサブフレーム期間を設け、サブフレーム期間毎に画素へのビデオ信号の書き込みを行い、サブフレーム期間毎に画素の点灯又は非点灯を制御し、その点灯しているサブフレーム期間の合計によって、階調を表現する。
さらに、詳しい構成例を図67に示す。駆動用トランジスタ6701と、スイッチング用トランジスタ6702と、第1の容量素子6703と、表示素子6704と、走査線6705と、信号線6706と、電源線6707と、電流源トランジスタ6712と、第2の容量素子6713と、第1のスイッチ6714と、第2のスイッチ6715とを有する。
スイッチング用トランジスタ6702は、ゲート端子が走査線6705に接続され、第1端子(ソース端子又はドレイン端子)が信号線6706に接続され、第2端子(ソース端子又はドレイン端子)が駆動用トランジスタ6701のゲート端子と接続されている。また、スイッチング用トランジスタ6702の第2端子(ソース端子又はドレイン端子)は第1の容量素子6703を介して電源線6707と接続されている。さらに、駆動用トランジスタ6701は第1端子(ソース端子又はドレイン端子)が、電流源トランジスタ6712の第1端子(ソース端子又はドレイン端子)に接続されている。そして、電流源トランジスタ6712の第2端子(ソース端子又はドレイン端子)は電源線6707に接続されている。また、電流源トランジスタ6712の第1端子は第2のスイッチ6715を介して電流供給線6711と接続されている。また、電流源トランジスタ6712は、第2端子が第1のスイッチ6714を介してゲート端子と接続されている。また、電流源トランジスタ6712は、ゲート端子と第1端子との間に第2の容量素子6713が接続されている。また、電流供給線6711は電流源6710を介して配線6716と接続されている。
本構成においては、電流源トランジスタ6712と第2の容量素子6713と、第1のスイッチ6714と、第2のスイッチ6715とから構成される電流源回路6709が図53の画素の電流源回路5309に相当し、画素への信号の書き込み動作や発光動作については共通するため省略する。よって、ここでは、電流源回路6709へのプログラミングについて説明する。
電流源回路6709へ電流をプログラミングする際、第1のスイッチ6714及び第2のスイッチ6715をオンにする。すると、過渡的には電流源6710に流れる電流が分散して第2の容量素子6713及び電流源トランジスタ6712に流れる。そして、定常状態になると、電流源6710に流れる電流が電流源トランジスタ6712に流れるようになる。そして、その電流を流すための電流源トランジスタ6712のゲート端子と第1端子間電圧、つまり、ゲート端子とソース端子間の電圧Vgs分の電荷が容量素子6713に蓄積されている。
この状態になったら、第1のスイッチ6714及び第2のスイッチ6715をオフにする。こうして、容量素子6713によって、電流源トランジスタ6712のゲート端子とソース端子間の電圧Vgsを保持する。すると、電流源回路6709へのプログラミングは完了する。つまり、駆動用トランジスタ6701がオンすれば、表示素子6704へ電流源6710に流れる電流と概略等しい電流を流すことができる。
なお、本実施の形態の表示装置には様々な画素を適用することができ、上述した画素に限られない。
続いて、実施の形態1に示す表示装置に適用可能な駆動方法について説明する。
まず、画素への信号書き込み期間(アドレス期間)と発光期間(サスティン期間)とが分離されている場合の駆動方法について図14を用いて説明する。ここでは、一例として4ビットのデジタル時間階調の場合について説明する。
なお、1表示領域分の画像を完全に表示するための期間を1フレーム期間という。1フレーム期間は複数のサブフレーム期間を有し、1サブフレーム期間はアドレス期間とサスティン期間とを有する。アドレス期間Ta1〜Ta4は、全行分の画素への信号書き込みにかかる時間を示し、期間Tb1〜Tb4は一行分の画素(又は一画素分)への信号書き込みにかかる時間を示している。また、サスティン期間Ts1〜Ts4は、画素へ書き込まれたビデオ信号にしたがって点灯又は非点灯状態を維持する時間を示し、その長さの比をTs1:Ts2:Ts3:Ts4=23:22:21:20=8:4:2:1としている。どのサスティン期間で発光するかによって階調を表現している。
動作について説明する。まず、アドレス期間Ta1において、1行目から順に走査線に画素選択信号が入力され、画素が選択される。そして、画素が選択されているときに、信号線から画素へビデオ信号が入力される。そして、画素にビデオ信号が書き込まれると、画素は再び信号が入力されるまでその信号を保持する。この書き込まれたビデオ信号によってサスティン期間Ts1における各画素の点灯、非点灯が制御される。同様に、アドレス期間Ta2、Ta3、Ta4において画素へビデオ信号が入力され、そのビデオ信号によってサスティン期間Ts2、Ts3、Ts4における各画素の点灯、非点灯が制御される。そして、それぞれのサブフレーム期間において、アドレス期間中は点灯せず、アドレス期間が終了した後、サスティン期間が始まり、点灯させるための信号が書き込まれている画素が点灯する。
ここで、本発明の表示装置においては、前のサブフレーム期間におけるアドレス期間に入力したビデオ信号と、後のサブフレーム期間において入力するビデオ信号とが一行分の画素において同じ場合に、後のサブフレーム期間においてはその一行分の画素への信号の書き込みを停止するようにする。
なお、1フレーム期間中の1番最初のサブフレーム期間においては1つ前のフレーム期間の最後のサブフレーム期間の同じ行の1行分の画素と信号のデータを比較する。そして、その1行分の画素の信号のデータが同じときには、1フレーム期間中の1番最初のサブフレーム期間のその行の画素へは信号の書き込みを行わない。
その結果、電荷の充放電を減らし、消費電力を低減することができる。
例えば、後のサブフレーム期間においては、その一行分の画素の接続された走査線には、画素を選択する信号を入力しないことにより、走査線の配線交差容量やその走査線に接続されたトランジスタのゲート容量への電荷の充放電を省略することができる。そのため、その走査線には画素を選択しない信号を入力し続けてもいいし、その走査線をフローティングにしてもいい。
また、後のサブフレーム期間においては、その一行分の画素への信号の書き込みを時間において、その信号線をフローティングにするか、電荷の充放電が少なくなる電位をその信号線に入力するようにすることにより、消費電力を低減することができる。電荷の充放電が少なくなる電位としては、直前に書き込みを行った一行分の画素への信号をそのまま信号線に入力するとよい。
なお、ここでは4ビット階調を表現する場合について説明したが、ビット数及び階調数はこれに限定されない。また、点灯の順番はTs1、Ts2、Ts3、Ts4である必要はなく、ランダムでもよいし、複数に分割して発光をさせてもよい。
なお、このような駆動方法は、例えば、図10で示した画素や、図13で示した画素を有する表示装置において用いることができる。アドレス期間Ta1〜Ta4において、表示素子1004の第2の電極1008や、表示素子1304の第2の電極1308の電位をサスティン期間より高く設定し、表示素子1004のや表示素子1304の順方向しきい値電圧以下となるようにすればよい。あるいは、表示素子1304の第2電極1308をフローティングにすればよい。
続いて、画素への信号書き込み期間(アドレス期間)と発光期間(サスティン期間)とが分離されていない場合の駆動方法について説明する。つまり、ビデオ信号の書き込み動作が完了した行の画素は、次に画素へ信号の書き込み(又は消去)が行われるまで、信号を保持する。書き込み動作から次にこの画素へ信号の書き込みが行われるまでの期間をデータ保持時間という。そして、このデータ保持時間中は画素に書き込まれたビデオ信号に従って、画素が点灯又は非点灯となる。同じ動作が、最終行まで行われ、アドレス期間が終了する。そして、データ保持時間が終了した行から順に次のサブフレーム期間の信号書き込み動作へ移る。
このように、信号書き込み動作が完了しデータ保持時間となると、直ちに画素へ書き込まれたビデオ信号に従って画素が点灯又は非点灯となる駆動方法の場合には、データ保持時間をアドレス期間より短くしようとしても、同時に2行に信号を入力できないため、アドレス期間を重ならないようにしなければならないので、データ保持時間を短くすることができない。よってその結果、高階調表示を行うことが困難になる。
よって、消去期間を設けることによって、アドレス期間より短いデータ保持時間を設定する。消去期間を設けアドレス期間より短いデータ保持時間を設定する場合の駆動方法について図20(A)を用いて説明する。
アドレス期間Ta1において、1行目から順に走査線に走査信号が入力され、画素が選択される。そして、画素が選択されているときに、信号線から画素へビデオ信号が入力される。そして、画素にビデオ信号が書き込まれると、画素は再び信号が入力されるまでその信号を保持する。この書き込まれたビデオ信号によってサスティン期間Ts1における各画素の点灯、非点灯が制御される。つまり、ビデオ信号の書き込み動作が完了した行においては、直ちに書き込まれたビデオ信号にしたがって、画素が点灯又は非点灯の状態となる。同じ動作が、最終行まで行われ、アドレス期間Ta1が終了する。そして、データ保持時間が終了した行から順に次のサブフレーム期間の信号書き込み動作へ移る。同様に、アドレス期間Ta2、Ta3、Ta4において画素へビデオ信号が入力され、そのビデオ信号によってサスティン期間Ts2、Ts3、Ts4における各画素の点灯、非点灯が制御される。そして、サスティン期間TS4はその終期を消去動作の開始によって設定される。なぜなら、各行の消去時間Teに画素に書き込まれた信号の消去が行われると、次の画素への信号の書き込みが行われるまでは、アドレス期間に画素に書き込まれたビデオ信号に関わらず、強制的に非点灯となるからである。つまり、消去時間Teが始まった行の画素からデータ保持時間が終了する。
よって、アドレス期間とサスティン期間とを分離せずに、アドレス期間より短い高階調且つデューティー比(1フレーム期間中の点灯期間の割合)の高い表示装置を提供することができる。また、瞬間輝度を低くすることが可能であるため表示素子の信頼性の向上を図ることが可能である。
ここで、本発明の表示装置においては、1フレーム期間中のあるサブフレーム期間において、画素への信号の書き込みを行う画素行における一行分のビデオ信号のデータが、すでにその画素行に書き込まれている一行分のビデオ信号のデータと同じ場合に、その一行分の画素への信号の書き込みを停止するようにする。つまり、このような駆動方法は、高階調表示を行うときに好適である。そして高階調表示を行うときには、画素への信号の書き込み回数を増えてしまう。よって、本発明の表示装置のように充放電の回数を減らすことにことで、消費電力の低減を図ることができるからである。
なお、ここでは4ビット階調を表現する場合について説明したが、ビット数及び階調数はこれに限定されない。また、点灯の順番はTs1、TS2、TS3、TS4である必要はなく、ランダムでもよいし、複数に分割して発光をしてもよい。
上記の消去時間を開始するための消去動作は図15、図16、図17の構成において第2の走査線1510、図18の構成において第2の走査線1810、図19構成において第2の走査線1902に信号を入力することにより画素を選択して行うことができる。
このような画素を有する表示装置の一例を図74に示す。信号線駆動回路7401、第1の走査線駆動回路7402、第2の走査線駆動回路7405、画素部7403を有し、画素部7403には画素7404が第1の走査線G1〜Gm及び第2の走査線R1〜Rmと信号線S1〜Snに対応してマトリクスに配置されている。
なお、第1の走査線Gi(第1の走査線G1〜Gmのうちいずれか一)は図15、図16、図17の第1の走査線1505や、図18の第1の走査線1805や、図19の第1の走査線1305に相当し、第2の走査線Ri(第2の走査線R1〜Rmのうちいずれか一)は図15、図16、図17の第2の走査線1510や、図18の第2の走査線1810や、図19の第2の走査線1902に相当し、信号線Sj(信号線S1〜Snのうちいずれか一)は、図15、図16、図17の第1の信号線1506や、図18の信号線1806や、図19の信号線1306に相当する。
第1の走査線駆動回路7402には、クロック信号(G_CLK)、クロック反転信号(G_CLKB)、スタートパルス信号(G_SP)、出力制御信号(G_ENABLE)などの信号が入力される。そして、それらの信号にしたがって、選択する画素行の第1の走査線Gi(第1の走査線G1〜Gmのうちいずれか一)に信号を出力する。
第2の走査線駆動回路7405には、クロック信号(R_CLK)、クロック反転信号(R_CLKB)、スタートパルス信号(R_SP)、出力制御信号(R_ENABLE)などの信号が入力される。そして、それらの信号にしたがって、選択する画素行の第2の走査線Ri(第2の走査線R1〜Rmのうちいずれか一)に信号を出力する。
また、信号線駆動回路7401には、クロック信号(S_CLK)、クロック反転信号(S_CLKB)、スタートパルス信号(S_SP)、ビデオ信号(Digital Video Data)、出力制御信号(S_ENABLE)などの信号が入力される。そして、それらの信号にしたがって、各信号線S1〜Snへそれぞれ各列の画素に応じたビデオ信号を出力する。
よって、信号線S1〜Snに入力されたビデオ信号は、第1の走査線Gi(第1の走査線G1〜Gmのうちいずれか一)に入力された信号によって選択された画素行の各列の画素7404に書き込まれる。そして、各第1の走査線G1〜Gmにより各画素行が選択され、全ての画素7404に各画素7404に対応したビデオ信号が書き込まれる。そして、各画素7404は書き込まれたビデオ信号のデータを一定期間保持する。各画素7404は、ビデオ信号のデータを一定期間保持することによって、点灯又は非点灯の状態を維持することができる。
また、第2の走査線Ri(第1の走査線R1〜Rmのうちいずれか一)に入力された信号によって選択された画素行の各列の画素7404には、画素を非点灯とする信号(消去信号ともいう)が書き込まれる。そして、各第2の走査線R1〜Rmにより各画素行を選択することで、非点灯期間を設定することができる。例えば、図20において、消去時間Teがこの第2の走査線Riにおける1ゲート選択期間(1水平期間)である。
また、本発明の表示装置は、信号線駆動回路7401や第1の走査線駆動回路7402や第2の走査線駆動回路7405に出力制御回路を有している。
つまり、1フレーム期間中のあるサブフレーム期間において、画素へのビデオ信号の書き込みを行う画素行における一行分のビデオ信号のデータが、すでにその画素行へ書き込まれている一行分の信号(ビデオ信号や消去信号)のデータと一致するか否かを示す情報が、出力制御信号(G_ENABLE)により第1の走査線駆動回路7402へ、出力制御信号(S_ENABLE)により信号線駆動回路7401へ伝えられる。この消去信号は以前のサブフレーム期間において、第2の走査線駆動回路により選択された、一行分の画素を非点灯にする。一致する場合には、第1の走査線駆動回路7402の出力制御回路は、その画素行を選択する信号を出力しないようにする。つまり、その画素行の第1の走査線に画素行を選択しないためのL信号を入力するか、その画素行の第1の走査線をフローティングにする。また、信号線駆動回路7401の出力制御回路もビデオ信号を出力しないようにする。信号線駆動回路7401からの出力は、画素を点灯状態とする信号でもよいし、非点灯状態とする信号でもよい。できるだけ消費電力がかからないような信号を入力すればよい。また、信号線S1〜Snをフローティングにしてもよい。
また、1フレーム期間中のあるサブフレーム期間において、信号の消去を行う画素行へすでに書き込まれている一行分の画素の信号のデータが全て非点灯の場合、その情報が出力制御信号(G_ENABLE)により第2の走査線駆動回路7405へ伝えられる。すると第2の走査線駆動回路7405の出力制御回路は、その画素行を選択する信号を出力しないようにする。つまり、その画素行の第2の走査線に画素行を選択しないためのL信号を入力するか、その画素行の第2の走査線をフローティングにする。また、信号線駆動回路7401の出力制御回路もビデオ信号を出力しないようにする。
したがって、本発明の表示装置によれば、ある画素行に着目して、その画素行にすでに入力されている信号が、これから入力しようとしている信号と同じであれば、その画素行には信号を入力しないようにすることができるので、走査線や信号線の充放電の回数を減らすことができ、消費電力の低減を図ることができる。
また、図10の画素構成によっても、図20(B)に示すように、1水平期間において、書き込み動作用の書き込み時間と消去動作用の消去時間を設けることによって、図20(A)のようにデータ保持時間がアドレス期間より短い場合の階調を表現することができる。例えば、図37に示すように、1水平期間を2つに分割する。ここでは、前半が書き込み時間、後半が消去時間として説明する。そして、分割された水平期間内で、各々の走査線1005を選択し、そのときに対応する信号を信号線1006に入力する。例えば、ある1水平期間において、前半はi行目を選択し、後半はj行目を選択する。すると、1水平期間において、あたかも同時に2行分を選択したかのように動作させることが可能となる。つまり、それぞれの1水平期間の前半の書き込み時間を用いて、書き込み時間Tb1〜Tb4に信号線1006から画素へビデオ信号を書き込む。そして、このときの1水平期間の後半の消去時間には画素を選択しない。また、別の1水平期間の後半の消去時間を用いて消去時間Teに信号線1006から画素へ消去信号を入力する。このときの1水平期間の前半の書き込み時間には画素を選択しない。このようにすることによって、開口率の高い画素を有する表示装置を提供することができ、歩留まりの向上を図ることができる。
ここで、本発明の表示装置においては、1フレーム期間中のあるサブフレーム期間において、画素への信号の書き込みを行う画素行における一行分のビデオ信号のデータが、すでにその画素行に入力されている一行分の信号(ビデオ信号や消去信号)のデータと同じ場合に、その一行分の画素へのビデオ信号の書き込みを停止するようにする。1フレーム期間中のあるサブフレーム期間において、画素への消去信号の入力を行う画素行における一行分の信号(ビデオ信号や消去信号)のデータが、画素を非点灯とする信号である場合に、その一行分の画素への消去信号の入力を停止するようにする。高階調表示を行うときには、画素への信号の書き込みや消去回数が増えてしまう。しかし、本発明の表示装置は充放電の回数を減らすことにことで、消費電力の低減を図ることができる。つまり、このような駆動方法は、高階調表示を行うときに好適である。
このような画素を有する表示装置の一例を図75に示す。信号線駆動回路7501、第1の走査線駆動回路7502、第2の走査線駆動回路7505、画素部7503を有し、画素部7503には画素7504が走査線G1〜Gmと信号線S1〜Snに対応してマトリクスに配置されている。
第1の走査線駆動回路7502は、パルス出力回路7506と、出力制御回路7507と、スイッチ群7510と、を有している。
第2の走査線駆動回路7505は、パルス出力回路7509と、出力制御回路7508と、スイッチ群7511と、を有している。
なお、走査線Gi(走査線G1〜Gmのいずれか一)は図10の走査線1005に相当し、信号線Sj(信号線S1〜Snのうちいずれか一)は図10の信号線1006に相当する。
第1の走査線駆動回路7502には、クロック信号(G_CLK)、クロック反転信号(G_CLKB)、スタートパルス信号(G_SP)、出力制御信号(G_ENABLE)、制御信号(WE)などの信号が入力される。そして、それらの信号にしたがって、選択する画素行の第1の走査線Gi(第1の走査線G1〜Gmのうちいずれか一)に画素を選択する信号を出力する。なお、このときの信号は図37のタイミングチャートに示すように1水平期間の前半に出力されるパルスである。
第2の走査線駆動回路7505には、クロック信号(R_CLK)、クロック反転信号(R_CLKB)、スタートパルス信号(R_SP)、出力制御信号(R_ENABLE)、制御信号(WE’)などの信号が入力される。そして、それらの信号にしたがって、選択する画素行の第2の走査線Ri(第2の走査線R1〜Rmのうちいずれか一)に信号を出力する。なお、このときの信号は図37のタイミングチャートに示すように1水平期間の後半に出力されるパルスである。
また、信号線駆動回路7501には、クロック信号(S_CLK)、クロック反転信号(S_CLKB)、スタートパルス信号(S_SP)、ビデオ信号(Digital Video Data)、出力制御信号(S_ENABLE)などの信号が入力される。そして、それらの信号にしたがって、各信号線S1〜Snへそれぞれ各列の画素に応じたビデオ信号を出力する。
よって、信号線S1〜Snに入力されたビデオ信号は、第1の走査線駆動回路7502から走査線Gi(走査線G1〜Gmのうちいずれか一)に入力された信号によって選択された画素行の各列の画素7504に書き込まれる。そして、各走査線G1〜Gmにより各画素行が選択され、全ての画素7504に各画素7504に対応したビデオ信号が書き込まれる。そして、各画素7504は書き込まれたビデオ信号のデータを一定期間保持する。各画素7504は、ビデオ信号のデータを一定期間保持することによって、点灯又は非点灯の状態を維持することができる。
また、第2の走査線駆動回路7505から走査線Gi(走査線G1〜Gmのうちいずれか一)に入力された信号によって選択された画素行の各列の画素7504には、画素を非点灯とする信号(消去信号ともいう)が信号線S1〜Snから書き込まれる。そして、各走査線G1〜Gmにより各画素行を選択することで、非点灯期間を設定することができる。例えば、第2の走査線駆動回路7505から走査線Giに入力された信号によってi行目の画素が選択される時間は、図20において、消去時間Teである。
また、本発明の表示装置は、信号線駆動回路7501や第1の走査線駆動回路7502や第2の走査線駆動回路7505に出力制御回路を有している。つまり、1フレーム期間中のあるサブフレーム期間において、画素への信号の書き込みを行う画素行における一行分の信号(ビデオ信号や消去信号)のデータが、すでにその画素行へ書き込まれている一行分の信号(ビデオ信号や消去信号)のデータと一致するか否かを示す信号が、出力制御信号(G_ENABLE)により第1の走査線駆動回路7502に、出力制御信号(R_ENABLE)により第2の走査線駆動回路7505に、出力制御信号(S_ENABLE)により信号線駆動回路7501に入力され、一致する場合には、第1の走査線駆動回路7502や第2の走査線駆動回路7505の出力制御回路は、その画素行を選択する信号を出力しないようにする。つまり、その画素行の走査線に画素行を選択しないためのL信号を入力するか、その画素行の走査線をフローティングにする。また、信号線駆動回路7501の出力制御回路もビデオ信号を出力しないようにする。信号線駆動回路7501からの出力は、画素を点灯状態とする信号でもよいし、非点灯状態とする信号でもよい。できるだけ消費電力がかからないような信号を入力すればよい。また、信号線S1〜Snをフローティングにしてもよい。
したがって、本発明の表示装置によれば、ある画素行に着目して、その画素行にすでに入力されている信号が、これから入力しようとしている信号と同じであれば、その画素行には信号を入力しないようにすることができるので、走査線や信号線の充放電の回数を減らすことができ、消費電力の低減を図ることができる。
なお、本発明の表示装置の画素構成は上述した構成に限られず、様々な画素構成を適用することが可能である。また、本発明の駆動方法は上述した駆動方法に限られずさまざまな駆動方法を適用することが可能である。
なお、本発明の表示装置によれば、1フレーム期間中のあるサブフレーム期間において、画素への信号の書き込みを行う画素行における一行分の信号のデータが、すでにその画素行に書き込まれている一行分の信号のデータと同じ場合に、その一行分の画素への信号の書き込みを停止するようにするため、充放電の回数を減らすことができ、消費電力の低減を図ることが可能である。
特に、高階調の表示を行うためサブフレーム数が増えた場合に、より消費電力の低減を図ることが可能である。
なお、本実施の形態の表示装置の走査線駆動回路には図51の構成を適用することができる。
まず、図51に示す走査線駆動回路は、パルス出力回路5101と、出力制御回路5102と、バッファ回路5103と、スイッチ群5104とを有する。パルス出力回路5101は複数段のフリップフロップ回路(FF)5105とANDゲート5106とを有し、ANDゲート5106の二つの入力端子は、隣り合うフリップフロップ回路(FF)5105の出力端子が接続されている。つまり、各段のフリップフロップ回路(FF)5105はANDゲート5106より一つ冗長に設けられ、隣り合うフリップフロップ回路(FF)5105の出力が、走査線G1〜Gmに対応して設けられた各段のANDゲート5106に入力される。
それぞれのフリップフロップ回路(FF)5105にはクロック信号(G_CLK)、クロック反転信号(G_CLKB)が入力され、フリップフロップ回路5105の第1段目にスタートパルス信号(G_SP)が入力される。スタートパルス信号は、次の段のフリップフロップ回路5105に入力される際にクロック信号の1パルス分遅れる。よって、冗長に設けられた第1段目のフリップフロップ回路5105と次の段のフリップフロップ回路5105の出力が入力される一行目のANDゲート5106から出力されるパルスはクロック信号の1パルス分になる。このパルスは走査信号SC.1として出力制御回路5102の一段目に対応したANDゲート5107の一方の入力端子に入力される。同様にi行目のANDゲート5106の出力、m行目のANDゲート5106の出力はそれぞれ走査信号として出力制御回路5102のそれぞれの段のANDゲート5107の一方の入力端子に入力される。出力制御回路5102のANDゲート5106の他方の入力端子には出力制御信号(G_ENABLE)が入力されている。そして、出力制御信号(G_ENABLE)にしたがって走査信号を出力するかしないかを決定する。ここで、例えば一段目のANDゲート5106から走査信号のパルスが出力されるタイミングのときに、出力制御信号(G_ENABLE)がLレベルである場合は、一段目のANDゲート5107の出力はLレベルとなる。一方、全ての段において、ANDゲート5106から走査信号のパルスが出力されるタイミングときに、出力制御信号(G_ENABLE)がHレベルのときには、出力制御回路5102からは走査信号のパルスが順次出力される。
出力制御回路5102から出力された走査信号はバッファ回路5103の各段のバッファ回路5108に入力され、電流供給能力が高い画素選択信号として出力される。
バッファ回路5103から出力された画素選択信号は一水平期間中の前半又は後半がスイッチ群5104を介して走査線G1〜Gmに供給される。つまり、スイッチ群5104の各段のスイッチ5109は一水平期間中の前半又は後半にオンする。
(実施の形態6)
本実施の形態では、本発明の表示装置の主要な構成について説明する。まず、図2のブロック図を用いて説明する。本構成は、1フレーム期間中のあるサブフレーム期間において、画素への信号の書き込みを行う画素行における一行分のビデオ信号のデータが、前回のサブフレーム期間における一行分のビデオ信号のデータと同じ場合には、その画素行に信号の書き込みを停止するようにする表示装置である。
アナログビデオ信号(Analog Video Data)がアナログデジタル変換回路201に入力されると、デジタルビデオ信号(Digital Video Data)に変換し、アナログデジタル変換回路201からメモリ書き込み選択回路202にデジタルビデオ信号を入力する。
メモリ書き込み選択回路202では、ディスプレイコントローラ207から入力される信号に従って、フレームメモリA203又はフレームメモリB204のいずれかにサブフレーム毎のデータに分割して、1フレーム分のデジタルビデオ信号を書き込む。なお、図2では、フレームメモリA203及びフレームメモリB204内のそれぞれのサブフレームとしてSF1、SF2、SF3を示しているがサブフレームの数はこれに限定されない。
また、判別回路205では、ディスプレイコントローラ207から入力される信号にしたがって、フレームメモリA203又はフレームメモリB204のいずれかにおいて、画素へビデオ信号を書き込むタイミングが前後の関係にあるサブフレーム期間の互いの対応する一行分の画素に入力するビデオ信号のデータを比較する。そして、この一行分の画素に入力するビデオ信号のデータが一致するか、しないかを示す書き込み制御信号をメモリ読み出し選択回路206及びディスプレイコントローラ207に入力する。
そして、メモリ読み出し選択回路206は、ディスプレイコントローラ207からの信号に従って、フレームメモリA203又はフレームメモリB204のいずれかに書き込まれた1フレーム分のデジタルビデオ信号を読み出し、そのビデオ信号をディスプレイコントローラ207へ入力する。ここで、判別回路205によって、画素へビデオ信号を書き込むタイミングが前後の関係にあるサブフレーム期間の互いのそれぞれの対応する一行分の画素に入力するビデオ信号のデータが一致していたことを示す信号がメモリ読み出し選択回路206に入力されていた場合には、メモリ読み出し選択回路206では、ディスプレイコントローラ207からの信号に関わらず、フレームメモリA203又はフレームメモリB204のいずれかに書き込まれた1フレーム分のデジタルビデオ信号のうち、後のサブフレーム期間のその一行分の画素のビデオ信号の読み出しを停止する。
また、ディスプレイコントローラ207は、スタートパルス信号(G_SP、S_SP)やクロック信号(G_CLK、S_CLK)や出力制御信号(G_ENABLE、S_ENABLE)や駆動電圧やビデオ信号(Digital Video Data)などをディスプレイ208に入力する。
つまり、ディスプレイコントローラ207は、1フレーム期間中のあるサブフレーム期間において、画素への信号の書き込みを行う画素行における一行分のビデオ信号のデータが、前回のサブフレーム期間における一行分のビデオ信号のデータと同じ場合に、その画素行のビデオ信号をシリアルデータからパラレルデータに変換するサンプリングパルスを出力しないようにするため、その画素行に対応するスタートパルス信号(S_SP)信号を出力しないようにする。また、ディスプレイコントローラ207は、走査線駆動回路からの走査信号や信号線駆動回路からのビデオ信号の出力をするかしないかを制御するための出力制御信号(G_ENABLE、S_ENABLE)をディスプレイ208に入力する。
なお、図2においてのディスプレイ208は、基板上に画素がマトリクスに配置された画素部と、画素部の周辺駆動回路(走査線駆動回路や信号線駆動回路など)とが形成された表示パネルに該当する。なお、表示パネルは、周辺駆動回路をICチップ上に形成し、COG(Chip on Glass)等により基板上に実装されたものであっても、周辺駆動回路を画素部とともに基板上に一体形成されたものであってもよい。なお、ICチップとは、半導体基板若しくは絶縁基板の表面又は半導体基板の内部に、半導体素子を含む素子で電子回路を構成しているチップ状のものをいう。なお、ICチップの中で、シリコンウェハ上に回路パターンを焼き付けて製造されたものを半導体チップともいう。
次に、他の表示装置の主要な構成について説明する。図23に示すブロック図を用いて説明する。
アナログビデオ信号(Analog video data)がアナログデジタル変換回路2301に入力されると、デジタルビデオ信号(Digital video data)に変換し、アナログデジタル変換回路2301からメモリ書き込み選択回路2302にデジタルビデオ信号を入力する。
メモリ書き込み選択回路2302では、ディスプレイコントローラ2307から入力される信号に従って、フレームメモリA2303又はフレームメモリB2304のいずれかにサブフレーム毎のデータに分割して1フレーム分のデジタルビデオ信号を書き込む。なお、図23では、フレームメモリA2303及びフレームメモリB2304内のサブフレームとしてSF1、SF2、SF3を示しているがサブフレームの数はこれに限定されない。
また、メモリ読み出し選択回路2306は、ディスプレイコントローラ2307からの信号に従って、フレームメモリA2303又はフレームメモリB2304のいずれかに書き込まれた1フレーム分のデジタルビデオ信号を読み出し、そのビデオ信号をラインメモリ2309へ入力する。
また、判別回路2305には、フレームメモリA2303又はフレームメモリB2304のいずれの、どのサブフレームの、どの画素行のデータがラインメモリ2309に入力されたかを示す信号がディスプレイコントローラ2307から入力される。その信号にしたがって画素一行分のデータと前のサブフレームにおける同じ行の画素一行分のデータと比較する。そして、この一行分の画素に入力するビデオ信号のデータが一致するか、しないかを示す書き込み制御信号をラインメモリ2309及びディスプレイコントローラ2307に入力する。
ラインメモリ2309から一行分の画素に入力するビデオ信号のデータをディスプレイコントローラ2307に入力する。ここで、判別回路2305によって、ラインメモリ2309に入力された画素行のデータが前のサブフレームにおいてその画素行に書き込まれたデータと一致していたことを示す信号がラインメモリ2309に入力されていた場合には、ラインメモリ2309は、その一行分の画素のビデオ信号をディスプレイコントローラ2307に入力しない。
また、ディスプレイコントローラ2307は、スタートパルス信号(G_SP、S_SP)やクロック信号(G_CLK、S_CLK)や出力制御信号(G_ENABLE、S_ENABLE)や駆動電圧やビデオ信号(Digital Video Data)などをディスプレイ2308に入力する。
つまり、ディスプレイコントローラ2307は、1フレーム期間中のあるサブフレーム期間において、画素への信号の書き込みを行う画素行における一行分のビデオ信号のデータが、前回のサブフレーム期間における一行分のビデオ信号のデータと同じ場合に、その画素行のビデオ信号をシリアルデータからパラレルデータに変換するサンプリングパルスを出力しないようにするため、その画素行に対応するスタートパルス信号(S_SP)を出力しないようにする。また、ディスプレイコントローラ2307は、走査線駆動回路からの走査信号や信号線駆動回路からのビデオ信号の出力をするかしないかを制御するための出力制御信号(G_ENABLE、S_ENABLE)をディスプレイ2308に入力する。また、前回のサブフレーム期間における一行分のビデオ信号のデータと同じ場合にそのビデオ信号のデータはディスプレイ2308に入力しない。
なお、本発明の表示装置の主要な構成を示すブロック図は図2や、図23の構成に限定されない。画素へ入力する信号がすでにその画素に入力されている信号と同じ場合にその画素へ信号の入力を停止するようにする構成であれば構わない。よって、ここでの画素へ入力する信号はビデオ信号に限らず、画素を強制的に非点灯にする信号(消去信号)であっても構わない。
(実施の形態7)
本実施の形態においては、実施の形態6で示した図2の判別回路205や図23の判別回路2305に適用可能な回路構成について説明する。
判別回路の一例を図38に示す。直列に画素列と同数のスイッチ4006が接続されている。直列に接続されたスイッチ4006の一端はLレベルの電位(ここではGNDとする)が設定され、他端は出力端子4009と接続されている。また、直列に接続されたスイッチ4006の他端と出力端子4009の間にプルアップ抵抗4007を介してHレベルの電位(例えば電源電位Vdd)が設定されている配線4008が接続されている。したがって、直列に接続されたスイッチ4006の全てがオンしているときには出力端子4009から出力される出力制御信号(ENABLE)はLレベルの信号となる。一方、直列に接続されたスイッチ4006の一つでもオフしていると出力端子4009から出力される出力制御信号(ENABLE)はHレベルの信号となる。
NORゲート4003には前後するサブフレームの同じ画素行の同じ画素列のビデオ信号のデータがそれぞれ入力されている。また、ANDゲート4004にも前後するサブフレームの同じ画素行の同じ画素列のビデオ信号のデータがそれぞれ入力されている。そして、NORゲート4003とANDゲートのそれぞれの出力がORゲート4005に入力される。そして、ORゲート4005の出力によりスイッチ4006のオンオフを制御する。
つまり、SFx−1のi行目の画素データ4001とSFxのi行目の画素データ4002のうち同じあるj列の画素データの比較結果はj列の画素に対応するスイッチ4006のオンオフによって決定される。つまりj列の画素に対応するスイッチ4006がオンするときには、SFx−1のi行目の画素データ4001とSFxのi行目の画素データ4002のうち、同じあるj列の画素データが一致した場合である。そして不一致の場合にはj列の画素に対応するスイッチ4006はオフする。つまり、SFx−1のi行目の画素データ4001とSFxのi行目の画素データ4002の全ての画素列のデータが一致した場合にのみ出力制御信号(ENABLE)はLレベルとなり、一つの画素列でも不一致している場合には出力制御信号(ENABLE)はHレベルとなる。
判別回路の動作について更に詳しく説明する。まず、SFx−1のi行目の画素データ4001とSFxのi行目の画素データ4002が全ての列において一致している場合について説明する。図39では、SFx−1のi行目の画素データ4001とSFxのi行目の画素データ4002が1列目はHレベル、Hレベル、2列目はLレベル、Lレベル、3列目はHレベル、Hレベル、・・・n−1列目はHレベル、Hレベル、n列目はLレベル、Lレベルであるとする。つまり、SFx−1のi行目の画素データ4001とSFxのi行目の画素データ4002が全ての列において一致している。
すると、1列目は共にHレベルであるため、NORゲート4003とANDゲート4004の入力端子には共にHレベルが入力されている。するとNORゲート4003の出力はLレベル、ANDゲート4004の出力はHレベルとなる。よって、ORゲート4005の入力端子にはHレベルとLレベルの信号が入力されるためORゲートの出力はHレベルとなる。そして、1列目のスイッチ4006はこのORゲートから出力されるHレベルの信号によりオンする。また、2列目は共にLレベルであるため、NORゲート4003とANDゲート4004の入力端子には共にLレベルが入力されている。するとNORゲート4003の出力はHレベル、ANDゲート4004の出力はLレベルとなる。よって、ORゲート4005の入力端子にはHレベルとLレベルの信号が入力されるためORゲートの出力はHレベルとなる。そして、2列目のスイッチ4006はこのORゲートから出力されるHレベルの信号によりオンする。同様に全ての列のスイッチ4006がオンし、出力端子4009の出力制御信号(ENABLE)はLレベルとなる。
次に、SFx−1のi行目の画素データ4001とSFxのi行目の画素データ4002のうち一つでも不一致の列の画素データがある場合について説明する。図40では、SFx−1のi行目の画素データ4001とSFxのi行目の画素データ4002が1列目はHレベル、Hレベル、2列目はLレベル、Hレベル、3列目はHレベル、Lレベル、・・・n−1列目はLレベル、Lレベル、n列目はLレベル、Lレベルであるとする。つまり、SFx−1のi行目の画素データ4001とSFxのi行目の画素データ4002のうち、すくなくとも2列目と3列目の画素データが不一致である。
すると、1列目は共にHレベルであるため、NORゲート4003とANDゲート4004の入力端子には共にHレベルが入力されている。するとNORゲート4003の出力はLレベル、ANDゲート4004の出力はHレベルとなる。よって、ORゲート4005の入力端子にはHレベルとLレベルの信号が入力されるためORゲートの出力はHレベルとなる。そして、1列目のスイッチ4006はこのORゲートから出力されるHレベルの信号によりオンする。一方、2列目はSFx−1のi行目の画素データがLレベル、SFxのi行目の画素データがHレベルであるため、NORゲート4003とANDゲート4004のそれぞれの入力端子には、Lレベル及びHレベルが入力されている。するとNORゲート4003の出力はLレベル、ANDゲート4004の出力はLレベルとなる。よって、ORゲート4005の入力端子には共にLレベルの信号が入力されるためORゲート4005の出力はLレベルとなる。そして、2列目のスイッチ4006はこのORゲートから出力されるLレベルの信号によりオフする。また、3列目もSFx−1のi行目の画素データがHレベル、SFxのi行目の画素データがLレベルであるため、ORゲート4005の出力はLレベルとなる。そして、3列目のスイッチ4006はこのOR4005ゲートから出力されるLレベルの信号によりオフする。したがって、少なくとも2列目と3列目のスイッチ4006がオフし、出力端子4009の出力制御信号(ENABLE)はHレベルとなる。
なお、図38の構成は一例であって、判別回路の構成はこれに限られない。
よって、図73のような構成でもよい。
画素行と同数のORゲート7303の二つの入力端子には前後するサブフレームの同じ画素行の同じ画素列のビデオ信号のデータがそれぞれ入力されている。また、各ORゲート7303の出力がORゲートの数と同数の入力端子を持つANDゲート7304の入力端子にそれぞれ入力されている。そして、ANDゲートの出力によりスイッチ7305のオンオフを制御する。
つまり、SFx−1のi行目の画素データ7301とSFxのi行目の画素データ7302のうち同じあるj列の画素データの比較結果はj列の画素に対応するORゲート7303の出力によって決定される。つまりj列の画素に対応するORゲート7303の出力がHレベルであるときには、SFx−1のi行目の画素データ7301とSFxのi行目の画素データ7302のうち、同じあるj列の画素データが一致した場合である。そして不一致の場合にはj列の画素に対応するORゲート7303の出力はLレベルとなる。そして、全ての画素の列に対応するORゲート7303の出力がHレベルとなったときのみANDゲート7304の出力はHレベルとなり、スイッチ7305がオンする。つまり、SFx−1のi行目の画素データ7301とSFxのi行目の画素データ7302の全ての画素列のデータが一致した場合にのみ出力制御信号(ENABLE)はLレベルとなり、一つの画素列でも不一致している場合には出力制御信号(ENABLE)はHレベルとなる。
なお、本実施の形態において示した判別回路は例示であってこれに限定されない。
(実施の形態8)
本実施の形態では、表示装置に用いる表示パネルの構成について図36(a)、(b)を用いて説明する。
本実施の形態では、本発明の表示装置に適用可能な表示パネルについて図36を用いて説明する。なお、図36(a)は、表示パネルを示す上面図、図36(b)は図36(a)をA−A’で切断した断面図である。点線で示された信号線駆動回路3601、画素部3602、第2の走査線駆動回路3603、第1の走査線駆動回路3606を有する。また、封止基板3604、シール材3605を有し、シール材3605で囲まれた内側は、空間3607になっている。
なお、配線3608は第2の走査線駆動回路3603、第1の走査線駆動回路3606及び信号線駆動回路3601に入力される信号を伝送するための配線であり、外部入力端子となるFPC(フレキシブルプリントサーキット)3609からビデオ信号、クロック信号、スタート信号等を受け取る。FPC3609と表示パネルとの接合部上にはICチップ(メモリ回路や、バッファ回路などが形成された半導体チップ)3619がCOG(Chip On Glass)等で実装されている。なお、ここではFPCしか図示されていないが、このFPCにはプリント配線基盤(PWB)が取り付けられていても良い。本明細書における表示装置とは、表示パネル本体だけでなく、それにFPCもしくはPWBが取り付けられた状態をも含むものとする。また、ICチップなどが実装されたものを含むものとする。
次に、断面構造について図36(b)を用いて説明する。基板3610上には画素部3602とその周辺駆動回路(第2の走査線駆動回路3603、第1の走査線駆動回路3606及び信号線駆動回路3601)が形成されているが、ここでは、信号線駆動回路3601と、画素部3602が示されている。
なお、信号線駆動回路3601はNチャネル型TFT3620やPチャネル型TFT3621を用いてCMOS回路を構成している。また、本実施の形態では、基板上に周辺駆動回路を一体形成した表示パネルを示すが、必ずしもその必要はなく、周辺駆動回路の全部若しくは一部をICチップなどに形成し、COGなどで実装しても良い。
また、画素部3602はスイッチング用TFT3611と、駆動用TFT3612とを含む画素を構成する複数の回路を有している。なお、駆動用TFT3612のソース電極は第1の電極3613と接続されている。また、第1の電極3613の端部を覆って絶縁物3614が形成されている。ここでは、ポジ型の感光性アクリル樹脂膜を用いることにより形成する。
また、カバレッジを良好なものとするため、絶縁物3614の上端部または下端部に曲率を有する曲面が形成されるようにする。例えば、絶縁物3614の材料としてポジ型の感光性アクリルを用いた場合、絶縁物3614の上端部のみに曲率半径(0.2μm〜3μm)を有する曲面を持たせることが好ましい。また、絶縁物3614として、感光性の光によってエッチャントに不溶解性となるネガ型、或いは光によってエッチャントに溶解性となるポジ型のいずれも使用することができる。
第1の電極3613上には、有機化合物を含む層3616、および第2の電極3617がそれぞれ形成されている。ここで、陽極として機能する第1の電極3613に用いる材料としては、仕事関数の大きい材料を用いることが望ましい。例えば、ITO(インジウムスズ酸化物)膜、インジウム亜鉛酸化物(IZO)膜、窒化チタン膜、クロム膜、タングステン膜、Zn膜、Pt膜などの単層膜の他、窒化チタンとアルミニウムを主成分とする膜との積層、窒化チタン膜とアルミニウムを主成分とする膜と窒化チタン膜との3層構造等を用いることができる。なお、積層構造とすると、配線としての抵抗も低く、良好なオーミックコンタクトがとれ、さらに陽極として機能させることができる。
また、有機化合物を含む層3616は、蒸着マスクを用いた蒸着法、またはインクジェット法によって形成される。有機化合物を含む層3616には、元素周期律第4族金属錯体をその一部に用いることとし、その他、組み合わせて用いることのできる材料としては、低分子系材料であっても高分子系材料であっても良い。また、有機化合物を含む層に用いる材料としては、通常、有機化合物を単層もしくは積層で用いる場合が多いが、本実施の形態においては、有機化合物からなる膜の一部に無機化合物を用いる構成も含めることとする。さらに、公知の三重項材料を用いることも可能である。
さらに、有機化合物を含む層3616上に形成される第2の電極(陰極)3617に用いる材料としては、仕事関数の小さい材料(Al、Ag、Li、Ca、またはこれらの合金MgAg、MgIn、AlLi、CaF2、またはCa3N2)を用いればよい。なお、有機化合物を含む層3616で生じた光が第2の電極3617を透過させる場合には、第2の電極(陰極)3617として、膜厚を薄くした金属薄膜と、透明導電膜(ITO(インジウムスズ酸化物)、酸化インジウム酸化亜鉛合金(In2O3―ZnO)、酸化亜鉛(ZnO)等)との積層を用いるのが良い。
さらにシール材3605で封止基板3604を基板3610と貼り合わせることにより、基板3610、封止基板3604、およびシール材3605で囲まれた空間3607に表示素子3618が備えられた構造になっている。なお、空間3607には、不活性気体(窒素やアルゴン等)が充填される場合の他、シール材3605で充填される構成も含むものとする。
なお、シール材3605にはエポキシ系樹脂を用いるのが好ましい。また、これらの材料はできるだけ水分や酸素を透過しない材料であることが望ましい。また、封止基板3604に用いる材料としてガラス基板や石英基板の他、FRP(Fiberglass−Reinforced Plastics)、PVF(ポリビニルフロライド)、マイラー、ポリエステルまたはアクリル等からなるプラスチック基板を用いることができる。
以上のようにして、表示パネルを得ることができる。
図36示すように、信号線駆動回路3601、画素部3602、第2の走査線駆動回路3603及び第1の走査線駆動回路3606を一体形成することで、表示装置の低コスト化が図れる。
なお、表示パネルの構成としては、図36(a)に示したように信号線駆動回路3601、画素部3602、第2の走査線駆動回路3603及び第1の走査線駆動回路3606を一体形成した構成に限られず、信号線駆動回路3601に相当する図42(a)に示す信号線駆動回路4201をICチップ上に形成して、COG等で表示パネルに実装した構成としても良い。なお、図42(a)の基板4200、画素部4202、第2の走査線駆動回路4203、第1の走査線駆動回路4204、FPC4205、ICチップ4206、ICチップ4207、封止基板4208、シール材4209は図36(a)の基板3610、画素部3602、第2の走査線駆動回路3603、第1の走査線駆動回路3606、FPC3609、ICチップ3619、ICチップ3619、封止基板3604、シール材3605に相当する。
つまり、高速動作が要求される信号線駆動回路のみを、CMOS等を用いてICチップに形成し、低消費電力化を図る。また、ICチップはシリコンウエハ等の半導体チップとすることで、より高速動作且つ低消費電力化を図れる。
そして、第1の走査線駆動回路4203や第2の走査線駆動回路4204を画素部4202と一体形成することで、低コスト化が図れる。
こうして、高精細な表示装置の低コスト化が図れる。また、FPC3609と基板3610との接続部において機能回路(メモリ回路やバッファ回路)が形成されたICチップを実装することで基板面積を有効利用することができる。
また、図36(a)の信号線駆動回路3601、第2の走査線駆動回路3603及び第1の走査線駆動回路3606に相当する図42(b)の信号線駆動回路4211、第2の走査線駆動回路4214及び第1の走査線駆動回路4213をICチップ上に形成して、COG等で表示パネルに実装した構成としても良い。この場合には高精細な表示装置をより低消費電力にすることが可能である。よって、より消費電力が少ない表示装置とするため、画素部に用いられるトランジスタの半導体層にはポリシリコンを用いることが望ましい。なお、図42(b)の基板4210、画素部4212、第FPC4215、ICチップ4216、ICチップ4217、封止基板4218、シール材4219は図36(a)の基板3610、画素部3602、FPC3609、ICチップ3619、ICチップ3619、封止基板3604、シール材3605に相当する。
また、画素部4212のトランジスタの半導体層にアモルファスシリコンを用いることにより低コスト化を図ることができる。さらに、大型の表示パネルを作製することも可能となる。
上述した表示パネルの構成を、図41(a)の模式図で示す。基板4101上に、複数の画素が配置された画素部4102を有し、画素部4102の周辺には、第2の走査線駆動回路4103、第1の走査線駆動回路4104及び信号線駆動回路4105を有している。
第2の走査線駆動回路4103、第1の走査線駆動回路4104及び信号線駆動回路4105に入力される信号はフレキシブルプリントサーキット(Flexible Print Circuit:FPC)4106を介して外部より供給される。
なお、図示していないが、FPC4106上にCOG(Chip On Glass)やTAB(Tape Automated Bonding)等によりICチップが実装されていても良い。つまり、画素部4102と一体形成が困難な、第2の走査線駆動回路4103、第1の走査線駆動回路4104及び信号線駆動回路4105の一部のメモリ回路やバッファ回路などをICチップ上に形成して表示装置に実装しても良い。
ここで、本発明の表示装置は、図41(b)に示すように、第2の走査線駆動回路4103及び第1の走査線駆動回路4104を画素部4102の片側に配置しても良い。なお、図41(b)に示す表示装置は、図41(a)に示す表示装置と、第2の走査線駆動回路4103の配置が異なるだけであるので同様の符号を用いている。また、第2の走査線駆動回路4103及び第1の走査線駆動回路4104は一つの駆動回路で同様の機能を果たすようにしても良いし、いずれか一つの走査線駆動回路であってもよい。つまり、画素構成や駆動方法により適宜構成を変更すればよい。
また、画素の行方向及び列方向にそれぞれ第1の走査線駆動回路、第2の走査線駆動回路及び信号線駆動回路を設けなくても良い。例えば、図43(a)に示すようにICチップ上に形成された周辺駆動回路4301が図42(b)に示す、第2の走査線駆動回路4214、第1の走査線駆動回路4213及び信号線駆動回路4211の機能を有するようにしても良い。なお、図43(a)の基板4300、画素部4302、第FPC4304、ICチップ4305、ICチップ4306、封止基板4307、シール材4308は図36(a)の基板3610、画素部3602、FPC3609、ICチップ3619、ICチップ3619、封止基板3604、シール材3605に相当する。
なお、図43(a)の表示装置の信号線の接続を説明する模式図を図43(b)に示す。基板4310、周辺駆動回路4311、画素部4312、FPC4313、FPC4314有する。FPC4313より周辺駆動回路4311に外部からの信号及び電源電位が入力される。そして、周辺駆動回路4311からの出力は、画素部4312の有する画素に接続された行方向の走査線や列方向の信号線に入力される。
さらに、表示素子3618に適用可能な表示素子の例を図44(a)、(b)に示す。つまり、実施の形態1で示した画素に適用可能な表示素子の構成について図44(a)、(b)を用いて説明する。
図44(a)の表示素子は、基板4401の上に陽極4402、正孔注入材料からなる正孔注入層4403、その上に正孔輸送材料からなる正孔輸送層4404、発光層4405、電子輸送材料からなる電子輸送層4406、電子注入材料からなる電子注入層4407、そして陰極4408を積層させた素子構造である。ここで、発光層4405は、一種類の発光材料のみから形成されることもあるが、2種類以上の材料から形成されてもよい。また本発明の素子の構造は、この構造に限定されない。
また、図44で示した各機能層を積層した積層構造の他、高分子化合物を用いた素子、発光層に三重項励起状態から発光する三重項発光材料を利用した高効率素子など、バリエーションは多岐にわたる。ホールブロック層によってキャリヤの再結合領域を制御し、発光領域を二つの領域にわけることによって得られる白色表示素子などにも応用可能である。
図44に示す本発明の素子作製方法は、まず、陽極4402(ITO)を有する基板4401に正孔注入材料、正孔輸送材料、発光材料を順に蒸着する。次に電子輸送材料、電子注入材料を蒸着し、最後に陰極4408を蒸着で形成する。
次に、正孔注入材料、正孔輸送材料、電子輸送材料、電子注入材料、発光材料の材料に好適な材料を以下に列挙する。
正孔注入材料としては、有機化合物でればポルフィリン系の化合物や、フタロシアニン(以下「H2Pc」と記す)、銅フタロシアニン(以下「CuPc」と記す)などが有効である。また、使用する正孔輸送材料よりもイオン化ポテンシャルの値が小さく、かつ、正孔輸送機能をもつ材料であれば、これも正孔注入材料として使用できる。導電性高分子化合物に化学ドーピングを施した材料もあり、ポリスチレンスルホン酸(以下「PSS」と記す)をドープしたポリエチレンジオキシチオフェン(以下「PEDOT」と記す)や、ポリアニリンなどが挙げられる。また、絶縁体の高分子化合物も陽極の平坦化の点で有効であり、ポリイミド(以下「PI」と記す)がよく用いられる。さらに、無機化合物も用いられ、金や白金などの金属薄膜の他、酸化アルミニウム(以下「アルミナ」と記す)の超薄膜などがある。
正孔輸送材料として最も広く用いられているのは、芳香族アミン系(すなわち、ベンゼン環−窒素の結合を有するもの)の化合物である。広く用いられている材料として、4,4’−ビス(ジフェニルアミノ)−ビフェニル(以下、「TAD」と記す)や、その誘導体である4,4’−ビス[N−(3−メチルフェニル)−N−フェニル−アミノ]−ビフェニル(以下、「TPD」と記す)、4,4’−ビス[N−(1−ナフチル)−N−フェニル−アミノ]−ビフェニル(以下、「α−NPD」と記す)がある。4,4’,4”−トリス(N,N− ジフェニル−アミノ)−トリフェニルアミン(以下、「TDATA」と記す)、4,4’,4”−トリス[N−(3−メチルフェニル)−N− フェニル−アミノ]−トリフェニルアミン(以下、「MTDATA」と記す)などのスターバースト型芳香族アミン化合物が挙げられる。
電子輸送材料としては、金属錯体がよく用いられ、先に述べたAlq、BAlq、トリス(4−メチル−8−キノリノラト)アルミニウム(以下、「Almq」と記す)、ビス(10−ヒドロキシベンゾ[h]−キノリナト)ベリリウム(以下、「Bebq」と記す)などのキノリン骨格またはベンゾキノリン骨格を有する金属錯体などがある。また、ビス[2−(2−ヒドロキシフェニル)−ベンゾオキサゾラト]亜鉛(以下、「Zn(BOX)2」と記す)、ビス[2−(2−ヒドロキシフェニル)−ベンゾチアゾラト]亜鉛(以下、「Zn(BTZ)2」と記す)などのオキサゾール系、チアゾール系配位子を有する金属錯体もある。さらに、金属錯体以外にも、2−(4−ビフェニリル)−5−(4−tert−ブチルフェニル)−1,3,4−オキサジアゾール(以下、「PBD」と記す)、OXD−7などのオキサジアゾール誘導体、TAZ、3−(4−tert−ブチルフェニル)−4−(4−エチルフェニル)−5−(4−ビフェニリル)−1,2,4−トリアゾール(以下、「p−EtTAZ」と記す)などのトリアゾール誘導体、バソフェナントロリン(以下、「BPhen」と記す)、BCPなどのフェナントロリン誘導体が電子輸送性を有する。
電子注入材料としては、上で述べた電子輸送材料を用いることができる。その他に、フッ化カルシウム、フッ化リチウム、フッ化セシウムなどの金属ハロゲン化物や、酸化リチウムなどのアルカリ金属酸化物のような絶縁体の、超薄膜がよく用いられる。また、リチウムアセチルアセトネート(以下、「Li(acac)」と記す)や8−キノリノラト−リチウム(以下、「Liq」と記す)などのアルカリ金属錯体も有効である。
発光材料としては、先に述べたAlq、Almq、BeBq、BAlq、Zn(BOX)2、Zn(BTZ)2などの金属錯体の他、各種蛍光色素が有効である。蛍光色素としては、青色の4,4’−ビス(2,2 − ジフェニル−ビニル)−ビフェニルや、赤橙色の4−(ジシアノメチレン)−2−メチル−6−(p−ジメチルアミノスチリル)−4H−ピランなどがある。また、三重項発光材料も可能であり、白金ないしはイリジウムを中心金属とする錯体が主体である。三重項発光材料として、トリス(2−フェニルピリジン)イリジウム、ビス(2−(4’−トリル)ピリジナト−N,C2’)アセチルアセトナトイリジウム(以下「acacIr(tpy)2」と記す)、 2,3,7,8,12,13,17,18−オクタエチル−21H,23Hポルフィリン−白金などが知られている。
以上で述べたような各機能を有する材料を、各々組み合わせ、高信頼性の表示素子を作製することができる。
また、実施の形態1で示した画素構成の駆動用トランジスタの極性を変更し、Nチャネル型のトランジスタにして、表示素子の対向電極の電位と電源線に設定する電位との高低を逆にすれば、図44(a)とは逆の順番に層を形成した表示素子を用いることができる。つまり、図44(b)に示すように、基板4401の上に陰極4408、電子注入材料からなる電子注入層4407、その上に電子輸送材料からなる電子輸送層4406、発光層4405、正孔輸送材料からなる正孔輸送層4404、正孔注入材料からなる正孔注入層4403、そして陽極4402を積層させた素子構造である。
また、表示素子は発光を取り出すために少なくとも陽極又は陰極の一方が透明であればよい。そして、基板上にTFT及び表示素子を形成し、基板とは逆側の面から発光を取り出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対側の面から発光を取り出す両面射出構造の表示素子があり、本発明の画素構成はどの射出構造の表示素子にも適用することができる。
上面射出構造の表示素子について図45(a)を用いて説明する。
基板4500上に下地膜4505を介して駆動用TFT4501が形成され、駆動用TFT4501のソース電極に接して第1の電極4502が形成され、その上に有機化合物を含む層4503と第2の電極4504が形成されている。
また、第1の電極4502は表示素子の陽極である。そして第2の電極4504は表示素子の陰極である。つまり、第1の電極4502と第2の電極4504とで有機化合物を含む層4503が挟まれているところが表示素子となる。
また、ここで、陽極として機能する第1の電極4502に用いる材料としては、仕事関数の大きい材料を用いることが望ましい。例えば、窒化チタン膜、クロム膜、タングステン膜、Zn膜、Pt膜などの単層膜の他、窒化チタンとアルミニウムを主成分とする膜との積層、窒化チタン膜とアルミニウムを主成分とする膜と窒化チタン膜との3層構造等を用いることができる。なお、積層構造とすると、配線としての抵抗も低く、良好なオーミックコンタクトがとれ、さらに陽極として機能させることができる。光を反射する金属膜を用いることで光を透過させない陽極を形成することができる。
また、陰極として機能する第2の電極4504に用いる材料としては、仕事関数の小さい材料(Al、Ag、Li、Ca、またはこれらの合金MgAg、MgIn、AlLi、CaF2、またはCa3N2)からなる金属薄膜と、透明導電膜(ITO(インジウムスズ酸化物)、インジウム亜鉛酸化物(IZO)、酸化亜鉛(ZnO)等)との積層を用いるのが良い。こうして薄い金属薄膜と、透明性を有する透明導電膜を用いることで光を透過させることが可能な陰極を形成することができる。
こうして、図45(a)の矢印に示すように表示素子からの光を上面に取り出すことが可能になる。つまり、図36の表示パネルに適用した場合には、基板3610側に光が射出することになる。従って上面射出構造の表示素子を表示装置に用いる場合には封止基板3604は光透過性を有する基板を用いる。
また、光学フィルムを設ける場合には、封止基板3604に光学フィルムを設ければよい。
なお、第1の電極4502を陰極として機能するMgAg、MgIn、AlLi等の仕事関数の小さい材料からなる金属膜を用いることができる。そして、第2の電極4504にはITO(インジウムスズ酸化物)膜、インジウム亜鉛酸化物(IZO)などの透明導電膜を用いることができる。よって、この構成によれば、上面射出の透過率を高くすることができる。
また、下面射出構造の表示素子について図45(b)を用いて説明する。射出構造以外は図45(a)と同じ構造の表示素子であるため同じ符号を用いて説明する。
ここで、陽極として機能する第1の電極4502に用いる材料としては、仕事関数の大きい材料を用いることが望ましい。例えば、ITO(インジウムスズ酸化物)膜、インジウム亜鉛酸化物(IZO)膜などの透明導電膜を用いることができる。透明性を有する透明導電膜を用いることで光を透過させることが可能な陽極を形成することができる。
また、陰極として機能する第2の電極4504に用いる材料としては、仕事関数の小さい材料(Al、Ag、Li、Ca、またはこれらの合金MgAg、MgIn、AlLi、CaF2、またはCa3N2)からなる金属膜を用いることができる。こうして、光を反射する金属膜を用いることで光が透過しない陰極を形成することができる。
こうして、図45(b)の矢印に示すように表示素子からの光を下面に取り出すことが可能になる。つまり、図36の表示パネルに適用した場合には、基板3610側に光が射出することになる。従って下面射出構造の表示素子を表示装置に用いる場合には基板3610は光透過性を有する基板を用いる。
また、光学フィルムを設ける場合には、基板3610に光学フィルムを設ければよい。
両面射出構造の表示素子について図45(c)を用いて説明する。射出構造以外は図45(a)と同じ構造の表示素子であるため同じ符号を用いて説明する。
ここで、陽極として機能する第1の電極4502に用いる材料としては、仕事関数の大きい材料を用いることが望ましい。例えば、ITO(インジウムスズ酸化物)膜、インジウム亜鉛酸化物(IZO)膜などの透明導電膜を用いることができる。透明性を有する透明導電膜を用いることで光を透過させることが可能な陽極を形成することができる。
また、陰極として機能する第2の電極4504に用いる材料としては、仕事関数の小さい材料(Al、Ag、Li、Ca、またはこれらの合金MgAg、MgIn、AlLi、CaF2、またはCa3N2)からなる金属薄膜と、透明導電膜(ITO(インジウムスズ酸化物)、酸化インジウム酸化亜鉛合金(In2O3―ZnO)、酸化亜鉛(ZnO)等)との積層を用いるのが良い。こうして薄い金属薄膜と、透明性を有する透明導電膜を用いることで光を透過させることが可能な陰極を形成することができる。
こうして、図45(c)の矢印に示すように表示素子からの光を両面に取り出すことが可能になる。つまり、図36の表示パネルに適用した場合には、基板3610側と封止基板3604側に光が射出することになる。従って両面射出構造の表示素子を表示装置に用いる場合には基板3610および封止基板3604は、ともに光透過性を有する基板を用いる。
また、光学フィルムを設ける場合には、基板3610および封止基板3604の両方に光学フィルムを設ければよい。
また、白色の表示素子とカラーフィルターを用いてフルカラー表示を実現する表示装置にも本発明を適用することが可能である。
図46に示すように、基板4600上に下地膜4602が形成され、その上に駆動用TFT4601が形成され、駆動用TFT4601のソース電極に接して第1の電極4603が形成され、その上に有機化合物を含む層4604と第2の電極4605が形成されている。
また、第1の電極4603は表示素子の陽極である。そして第2の電極4605は表示素子の陰極である。つまり、第1の電極4603と第2の電極4605とで有機化合物を含む層4604が挟まれているところが表示素子となる。図46の構成では白色光を発光する。そして、表示素子の上部に赤色のカラーフィルター4606R、緑色のカラーフィルター4606G、青色のカラーフィルター4606Bを設けられており、フルカラー表示を行うことができる。また、これらのカラーフィルターを隔離するブラックマトリクス(BMともいう)4607が設けられている。
上述した表示素子の構成は組み合わせて用いることができ、本発明の表示装置に適宜用いることができる。また、上述した表示パネルの構成や、表示素子は例示であり、もちろん他の構成を本発明の表示装置に適用することもできる。
(実施の形態9)
本発明は様々な電子機器に適用することができる。具体的には電子機器の表示部に適用することができる。そのような電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ、ナビゲーションシステム、音響再生装置(カーオーディオ、オーディオコンポ等)、コンピュータ、ゲーム機器、携帯情報端末(モバイルコンピュータ、携帯電話、携帯型ゲーム機又は電子書籍等)、記録媒体を備えた画像再生装置(具体的にはDigital Versatile Disc(DVD)等の記録媒体を再生し、その画像を表示しうる発光装置を備えた装置)などが挙げられる。
図26(A)は発光装置であり、筐体26001、支持台26002、表示部26003、スピーカー部26004、ビデオ入力端子26005等を含む。本発明の表示装置を表示部26003に用いることができる。なお、発光装置は、パーソナルコンピュータ用、テレビジョン放送受信用、広告表示用などの全ての情報表示用発光装置が含まれる。本発明の表示装置を表示部26003に用いた発光装置は、消費電力の低減を図ることができる。
図26(B)はカメラであり、本体26101、表示部26102、受像部26103、操作キー26104、外部接続ポート26105、シャッター26106等を含む。
本発明を表示部26102に用いたデジタルカメラは、消費電力の低減を図ることができる。
図26(C)はコンピュータであり、本体26201、筐体26202、表示部26203、キーボード26204、外部接続ポート26205、ポインティングマウス26206等を含む。本発明を表示部26203に用いたコンピュータは、消費電力の低減を図ることができる。
図26(D)はモバイルコンピュータであり、本体26301、表示部26302、スイッチ26303、操作キー26304、赤外線ポート26305等を含む。本発明を表示部26302に用いたモバイルコンピュータは、消費電力の低減を図ることができる。
図26(E)は記録媒体を備えた携帯型の画像再生装置(具体的にはDVD再生装置)であり、本体26401、筐体26402、表示部A26403、表示部B26404、記録媒体(DVD等)読み込み部26405、操作キー26406、スピーカー部26407等を含む。表示部A26403は主として画像情報を表示し、表示部B26404は主として文字情報を表示することができる。本発明を表示部A26403や表示部B26404に用いた画像再生装置は、消費電力の低減を図ることができる。
図26(F)はゴーグル型ディスプレイであり、本体26501、表示部26502、アーム部26503を含む。本発明を表示部26502に用いたゴーグル型ディスプレイは、消費電力の低減を図ることができる。
図26(G)はビデオカメラであり、本体26601、表示部26602、筐体26603、外部接続ポート26604、リモコン受信部26605、受像部26606、バッテリー26607、音声入力部26608、操作キー26609等を含む。本発明を表示部26602に用いたビデオカメラは、消費電力の低減を図ることができる。
図26(H)は携帯電話機であり、本体26701、筐体26702、表示部26703、音声入力部26704、音声出力部26705、操作キー26706、外部接続ポート26707、アンテナ26708等を含む。
近年、携帯電話機はゲーム機能やカメラ機能、電子マネー機能等を搭載し、高付加価値の携帯電話機のニーズが強くなっている。このように多機能化し、携帯電話機は使用頻度が高まる一方で、一回の充電により長時間使用できることが要求される。本発明を表示部26703に用いた携帯電話機は消費電力の低減を図ることができる。よって、長時間の使用が可能となる。
このように本発明は、あらゆる電子機器に適用することが可能である。
(実施の形態10)
本実施の形態においては、画素部を複数の領域に分けて、それぞれの領域で別々に画素への信号の書き込みを行うことが可能な表示装置について説明する。つまり、領域毎にドライバから信号の書き込みを行うようにしてもよい。
画素部を2つの領域に分割し、それぞれ別の駆動回路によって信号の書き込みを行うことができる表示装置の例を図24に示す。
図24に示す表示装置は第1の画素領域2405と、第2の画素領域2406と、第1の画素領域2405の画素行を選択する走査線駆動回路2403と、第1の画素領域2405にビデオ信号を入力する信号線駆動回路2401と、第2の画素領域2406の画素行を選択する走査線駆動回路2404と、第1の画素領域2406にビデオ信号を入力する信号線駆動回路2402と、を有する。
第1の画素領域2405には走査線G1〜Gmと信号線S1〜Snに対応してマトリクスに画素2407が配置されている。また第2の画素領域2406には走査線G’1〜G’mと信号線S’1〜S’nに対応してマトリクスに画素2407が配置されている。
走査線駆動回路2403には、クロック信号(G1_CLK)、クロック反転信号(G1_CLKB)、スタートパルス信号(G1_SP)、出力制御信号(G1_ENABLE)などが入力され、信号を書き込む画素行を選択する。そして、信号線駆動回路2401には、クロック信号(S1_CLK)、クロック反転信号(S1_CLKB)、スタートパルス信号(S1_SP)、出力制御信号(S1_ENABLE)、ビデオ信号(Digital Video Data1)などが入力され、走査線駆動回路2403により選択されている画素行にビデオ信号を入力する。なお、画素行の選択は走査線G1〜Gmに走査信号を、画素行へのビデオ信号の入力は信号線S1〜Snへそれぞれビデオ信号を入力することにより行われる。
なお、前のサブフレーム期間におけるアドレス期間に入力したビデオ信号と、後のサブフレーム期間において入力するビデオ信号とが一行分の画素において同じ場合に、後のサブフレーム期間においてはその一行分の画素への信号の書き込みを行わないようにする。そのため、前のサブフレーム期間におけるアドレス期間に入力したビデオ信号と、後のサブフレーム期間において入力するビデオ信号とが一行分の画素において同じかどうかを示す出力制御信号(G1_ENABLE、S1_ENABLE)が走査線駆動回路2403及び信号線駆動回路2401にそれぞれ入力される。
また、走査線駆動回路2404には、クロック信号(G2_CLK)、クロック反転信号(G2_CLKB)、スタートパルス信号(G2_SP)、出力制御信号(G2_ENABLE)などが入力され、信号を書き込む画素行を選択する。そして、信号線駆動回路2402には、クロック信号(S2_CLK)、クロック反転信号(S2_CLKB)、スタートパルス信号(S2_SP)、出力制御信号(S2_ENABLE)、ビデオ信号(Digital Video Data2)などが入力され、走査線駆動回路2404により選択されている画素行にビデオ信号を入力する。なお、画素行の選択は走査線G’1〜G’mに走査信号を、画素行へのビデオ信号の入力は信号線S’1〜S’nへそれぞれビデオ信号を入力することにより行われる。
なお、前のサブフレーム期間におけるアドレス期間に入力したビデオ信号と、後のサブフレーム期間において入力するビデオ信号とが一行分の画素において同じ場合に、後のサブフレーム期間においてはその一行分の画素への信号の書き込みを行わないようにする。そのため、前のサブフレーム期間におけるアドレス期間に入力したビデオ信号と、後のサブフレーム期間において入力するビデオ信号とが一行分の画素において同じかどうかを示す出力制御信号(G2_ENABLE、S2_ENABLE)が走査線駆動回路2404及び信号線駆動回路2402にそれぞれ入力される。
なお、第1の画素領域2405と第2の画素領域2406とは別々にビデオ信号が書き込まれるが、第1の画素領域2405と第2の画素領域2406とで一つの表示部としての画像を表示する。つまり、一つの表示部としての画像のデータが、ビデオ信号(Digital Video Data1)とビデオ信号(Digital Video Data2)に分割されてそれぞれの信号線駆動回路に入力されている。
本構成のように画素部を分割することにより、信号書き込み期間を短くすることができるため、高精細化かつ高階調表示が可能な表示装置を提供することが可能となる。
なお、高精細化かつ高階調表示に伴って、信号の書き込み回数が増えてしまうことによって消費電力が増加してしまう。しかし、本発明の表示装置は前のサブフレーム期間におけるアドレス期間に入力したビデオ信号と、後のサブフレーム期間において入力するビデオ信号とが一行分の画素において同じ場合に、後のサブフレーム期間においてはその一行分の画素への信号の書き込みを行わないようにするため、消費電力を低減することができる。
また、本実施の形態の構成は、画素領域毎に画素への信号の書き込みができるので大表示容量の表示装置(表示画素数の多い表示装置)に適用するとよい。つまり、表示容量が大きくなると、全行の画素への書き込みに要する時間が長くなってしまうが、本実施の形態の構成のように画素領域毎に画素への信号の書き込みを行えば領域を分けた分だけ全ての画素への書き込みにようする時間を短くすることができる。